DE3722615C2 - - Google Patents
Info
- Publication number
- DE3722615C2 DE3722615C2 DE3722615A DE3722615A DE3722615C2 DE 3722615 C2 DE3722615 C2 DE 3722615C2 DE 3722615 A DE3722615 A DE 3722615A DE 3722615 A DE3722615 A DE 3722615A DE 3722615 C2 DE3722615 C2 DE 3722615C2
- Authority
- DE
- Germany
- Prior art keywords
- scan
- circuit
- data
- test
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31816—Soft error testing; Soft error rate evaluation; Single event testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Description
Die Erfindung betrifft eine integrierte Halbleiter-
Schaltungsanordnung gemäß dem Oberbegriff des
Anspruchs 1. Sie bezieht sich insbesondere
auf eine Prüfschaltung einer integrierten Halb
leiter-Schaltungsanordnung, die einen Abtastweg
benutzt.
Der Integrationsgrad bzw. die Integrationsdichte
von Halbleiter-Schaltungsanordnungen hat sich
bemerkenswert erhöht dank der Fortschritte
in den Feinwerktechniken und diese Tendenz
läßt erwarten, daß der Integrationsgrad auch
in Zukunft weiter zunimmt. Mit einer Steigerung
des Integrationsgrades (der Anzahl der Gatter)
wächst der Schwierigkeitsgrad der Prüfung von
integrierten Halbleiter-Schaltungsanordnungen
exponentiell. Die Leichtigkeit, mit der die
Prüfung einer bestimmten Anordnung durchgeführt
werden kann, wird durch zwei Faktoren bestimmt:
die Leichtigkeit, mit der ein Fehler an jedem Anschluß sein kann (Wahrnehmbarkeit), und die Leichtigkeit, mit der jeder Anschluß auf einen gewünschten logischen Wert gesetzt werden kann (Steuerbarkeit). Im allgemeinen sind die Wahrnehmbarkeit und Steuerbarkeit der tiefer gelegenen Anschlüsse (weit von der Peripherie liegende Bereiche) eines großen logischen Schaltungsnetzwerkes sehr gering.
die Leichtigkeit, mit der ein Fehler an jedem Anschluß sein kann (Wahrnehmbarkeit), und die Leichtigkeit, mit der jeder Anschluß auf einen gewünschten logischen Wert gesetzt werden kann (Steuerbarkeit). Im allgemeinen sind die Wahrnehmbarkeit und Steuerbarkeit der tiefer gelegenen Anschlüsse (weit von der Peripherie liegende Bereiche) eines großen logischen Schaltungsnetzwerkes sehr gering.
Die Abtastprüfmethode ist als ein Verfahren zur
Prüfung einer integrierten Halbleiter-Schaltungs
anordnung bekannt. Nach dieser Methode werden
Registerschaltungen mit einer Schieberegister
funktion an geeigneten Stellen in das logische
Schaltungsnetzwerk eingeführt und diese Register
schaltungen werden durch einen Schieberegister
weg verbunden. Im Prüfbetrieb wird ein Prüf
mustersignal seriell von außerhalb des inte
grierten Halbleiter-Schaltungschips zugeführt
(eingegeben) und vorbestimmte Daten werden in
jedem Register eingestellt. Gewünschte logische
Signale werden an die logischen Schaltungen
angelegt, die mit den Datenausgängen dieser
Registerschaltungen verbunden sind, wodurch die
logischen Schaltungen in Betrieb gesetzt werden.
Die Ergebnisse der logischen Operationen werden
von den parallelen Eingängen der Register
schaltungen in die parallelen Registerschaltungen
eingegeben. Sie werden dann seriell nach außer
halb des zu prüfenden Chips abgeführt, so daß
die Wahrnehmbarkeit und Steuerbarkeit der tiefer
gelegenen Anschlüsse des großen logischen
Schaltungsnetzwerks erhöht werden.
Die grundlegende Idee der Abtastprüfmethode
in bezug auf eine pegelempfindliche synchrone
Schaltung wird in der US 37 83 254
offenbart.
Da hier jedoch die zu prüfende Schaltung auch
eine asynchrone Folgeschaltung einschließt,
erfolgt eine Erläuterung des Standes der
Technik unter Berücksichtigung der
JP 56-74 668 A.
Fig. 1 zeigt ein Beispiel einer bekannten
Prüfschaltung, die die Abtastwegmethode ver
wendet, um eine Folgeschaltung vom Asynchron
typ zu prüfen. In diesem Diagramm sind
Kombinationsschaltungsblöcke 35 und 37, ein
Asynchronschaltungsblock 36 enthaltend eine
Folgeschaltung, Abtastregister (S. R.) 8 bis 16
zwischen den Schaltungsblöcken und Daten
selektoren (D. S.) 26 bis 34 jeweils zur Auswahl
und Ausgabe des Ausgangssignals entweder des
zugeordneten Schaltungsblocks oder des Abtast
registers dargestellt. Der Ausgang jedes
Schaltungsblocks ist direkt mit dem Daten
eingang D der Abtastregister und dem Daten
eingang D der Datenselektoren verbunden.
Andererseits ist der Ausgang Q des zugeordneten
Abtastregisters mit dem Prüfdateneingang (TD)
der Datenselektoren verbunden.
Der Prüfbetriebsauswahlanschluß (MS) 1 ist
mit jedem Betriebsauswahlanschluß (MS) der
Abtastregister und Datenselektoren verbunden.
Weiterhin sind ein Abtast-ein-Anschluß (SI) 2
sowie ein Abtast-aus-Anschluß (SO) 38 vorgesehen.
Der Abtast-ein-Anschluß 2 ist mit dem
Abtast-ein-Anschluß (SI) des Abtastregisters
8 verbunden. Der Ausgang Q des Abtastregisters
8 ist mit dem Abtast-ein-Anschluß (SI) des
Abtastregisters 9 verbunden. Auf diese Weise
ist der Ausgang Q jedes Abtastregisters nach
einander mit dem Abtast-ein-Anschluß (SI)
des nächsten Abtastregisters verbunden. Hier
durch wird zwischen dem Abtast-ein-Anschluß 2
und dem Abtast-aus-Anschluß 38 ein Schiebe
register gebildet. Es sind normale Dateneingänge
3 bis 5 vorgesehen und ein Abtasttakteingang
(TS) ist mit dem Takteingang T des Abtast
registers verbunden.
Fig. 2 zeigt ein Ausführungsbeispiel der Abtast
register mit dem Betriebsauswahlanschluß MS,
dem Dateneingang D, dem Abtast-ein-Anschluß SI
und dem Takteingang T. Weiterhin sind ein
Inverter 51, UND-Glieder 52 und 53 mit je
zwei Eingängen, ein ODER-Glied 54 mit zwei
Eingängen, ein flankengesteuertes Flip-Flop 55
vom D-Typ (im folgenden "D-FF" bezeichnet)
und der Datenausgang Q dargestellt.
Fig. 3 zeigt ein Ausführungsbeispiel der Daten
selektoren gemäß Fig. 1 mit dem Betriebsauswahl
anschluß MS , dem Prüfdateneingang TD, dem Daten
eingang D, einem Inverter 60, zwei UND-Gliedern
61 und 62 mit je zwei Eingängen, einem ODER-Glied
63 mit zwei Eingängen und einem Ausgang Y.
Im folgenden wird die Funktion der beschriebenen
Schaltung erläutert.
Zunächst wird die gewöhnliche Betriebsweise
erklärt. Hierbei wird ein Signal mit dem
hohen Pegel ("H") an den Prüfbetriebsauswahl
anschluß 1 (MS) gelegt und der Abtasttakt
anschluß 6 (TS oder T) ist auf den niedrigen
Spannungspegel ("L") festgelegt. Somit sind
die Ein- und Ausgänge der zugeordneten
Schaltungsblöcke direkt durch jeden Daten
selektor verbunden.
Dieser Vorgang wird mit Bezug auf Fig. 3
erläutert. Wenn das Signal "H" zum Betriebs
auswahlanschluß (MS) geliefert wird, überträgt
die Datenauswahlschaltung die Daten vom Daten
eingang D durch das UND-Glied 62 und das
ODER-Glied 63 zum Ausgang Y. Da der Ausgang
des Schaltungsblocks direkt mit dem Datenein
gang D des Datenselektors verbunden ist, sind
die Ein- und Ausgänge der zugeordneten Schaltungs
blöcke direkt verbunden.
Während des Prüfvorgangs werden jedoch der
Abtastbetrieb und der Prüfbetrieb in der
folgenden Weise nacheinander wiederholt durch
geführt, wobei jeder Schaltungsblock geprüft
wird.
- 1. Abtastbetrieb:
- (a) Durch Anlegen des Signals "H" an den Prüfbetriebsauswahlanschluß 1 ist die Betriebsart auf den Abtastbetrieb einge stellt. Somit werden im Abtastregister (S. R.) die Eingangsdaten vom Abtast-ein- Anschluß (SI) ausgewählt. Im Datenselektor (D. S.) werden die Eingangsdaten vom Dateneingang D wirksam gemacht.
- (b) Weiterhin werden die in jedes Abtast register einzubringenden Prüfdaten auf einanderfolgend über den Abtast-ein- Anschluß 2 in Übereinstimmung mit einem an den Abtasttaktanschluß 6 angelegten Taktsignal zugeführt. Dieser Vorgang wird im folgenden als "Abtasteingabe" bezeichnet.
- (c) Zur gleichen Zeit werden die Ausgangsdaten jedes Schaltungsblocks, die im vorher gehenden Prüfbetrieb erhalten wurden, nach einander über den Abtast-aus-Anschluß 38 herausgeholt. Dieser Vorgang wird im folgenden als "Abtastausgabe" bezeichnet.
Diese Operationen werden nachfolgend anhand
der Fig. 2 und 3 beschrieben. Zunächst werden
im Abtastregister (Fig. 2), wenn das Signal
"H" an den Betriebsauswahlanschluß (MS) gelegt
ist, die Daten vom Abtast-ein-Anschluß (SI)
über das UND-Glied 53 sowie das ODER-Glied 54
synchron mit einem an den Takteingang T ge
legten Takt dem D-FF 55 zugeführt und in diesem
gehalten. Zur gleichen Zeit werden die Daten,
die im D-FF 55 gehalten wurden, über den Ausgang Q
ausgelesen. Zu dieser Zeit werden, da das Signal
"H" auch zum Betriebsauswahlanschluß MS des
Datenselektors (Fig. 3) geliefert wird, die
Daten vom Dateneingang D auch über den Ausgang Y
des Datenselektors ausgegeben.
- 2. Prüfbetrieb:
- (a) Nachdem die gewünschten Daten in jedes Abtastregister eingegeben sind, wird das Signal "L" an den Prüfbetriebsauswahl anschluß 1 angelegt, wodurch der Prüf betrieb eingestellt wird.
- (b) Hierdurch werden die Ausgabedaten jedes Abtastregisters über den Prüfdateneingang TD des Datenselektors jedem Schaltungs block zugeführt.
- (c) Gleichzeitig werden gewünschte Prüfdaten zu den Dateneingängen 3 bis 5 geliefert.
- (d) Nach Beendigung der Operation der Schaltungs blöcke wird ein Taktsignal auf den Abtast takteingang 6 gegeben. Hierdurch wird das Ausgangssignal jedes Schaltungsblocks über den zugeordneten Dateneingang D dem D-FF 55 im Abtastregister zugeführt und in diesem gehalten.
Diese Vorgänge werden nun anhand der Fig. 2 und 3
erläutert. Zuerst werden im Abtastregister (Fig. 2),
wenn das Signal "L" an den Betriebsauswahl
anschluß MS gelegt ist, die Daten vom Datenein
gang D über das UND-Glied 52 und das ODER-Glied 54
synchron mit einem an den Takteingang T gelegten
Takt dem D-FF 55 zugeführt und in diesem gehalten.
In diesem Fall werden, da das Signal "L" auch zum
Betriebsauswahlanschluß MS des Datenselektors
(Fig. 3) geliefert wird, die Daten vom Prüfdaten
eingang TD über das UND-Glied 61 und das ODER-Glied 63
zum Ausgang Y geführt.
Obgleich die Prüfung jedes Schaltungsblocks
in dieser Schaltungsanordnung wie vorbeschrieben
durchgeführt werden kann, wählt der Datenselektor
die Ausgangsdaten jedes Schaltungsblocks während
des Abtastvorganges aus. Daher wird, selbst
Wenn der Ausgangswert des Abtastregisters während
des Abtastvorganges nacheinander wechselt, der
Zustand des die Folgeschaltung enthaltenden
Schaltungsblocks 36 nicht geändert. Demgemäß
kann, wie in diesem Beispiel, selbst dann, wenn
der vom Abtastweg umgebene Schaltungsblock
eine Folgeschaltung vom Asynchrontyp ist, noch
eine Abtastprüfung durchgeführt werden.
Da die bekannte Vorrichtung in der vorstehend
dargelegten Weise ausgebildet ist, kann auch
eine Abtastprüfung eines eine asynchrone Folge
schaltung einschließenden Blockes vorgenommen
werden. Jedoch werden üblicherweise, wenn die
Betriebsart vom Prüfbetrieb auf den Abtast
betrieb umgeschaltet wird, die zur Folgeschaltung
zu liefernden Daten von dem seriellen Eingangs
signalwert zum Ausgangssignalwert des benach
barten Schaltungsblocks gewechselt. Es ist daher
schwer, den Eingang derart einzustellen, daß
der Zustand der zu prüfenden asynchronen Folge
schaltung sich nicht ändert. In zahlreichen
Fällen hat dieses Problem zur Folge, daß eine
Abtastprüfung nicht wirksam durchgeführt
werden kann.
Ausgehend von den vorerwähnten Problemen der
bekannten Vorrichtungen ist es die Aufgabe der
vorliegenden Erfindung, eine integrierte
Halbleiterschaltungsanordnung zu schaffen,
die zur einfachen Durchführung einer Abtast
prüfung eines eine asynchrone Folgeschaltung
enthaltenden Schaltungsblocks geeignet ist.
Diese Aufgabe wird erfindungsgemäß durch die
im kennzeichnenden Teil des Anspruchs 1
angegebenen Merkmale gelöst. Eine vorteilhafte
Weiterbildung dieser Schaltungsanordnung
ergibt sich aus Anspruch 2.
Die erfindungsgemäße integrierte Halbleiter-
Schaltungsanordnung umfaßt eine Verriegelungs
schaltung, die mit dem Ausgang eines Abtast
registers verbunden ist und während der Prüfung
kontinuierlich die vor Durchführung des Abtast
vorganges im Abtastbetrieb gespeicherten
Ausgangsdaten des Abtastregisters liefert, und
eine Auswahlschaltung zur Auswahl entweder
der Ausgangsdaten des Schaltungsblocks der
vorhergehenden Stufe im normalen Arbeitsbetrieb
oder der Ausgangsdaten der Verriegelungschaltung
im Prüfbetrieb und zur Zuführung der ausge
wählten Ausgangsdaten zum Schaltungsblock
der nächsten Stufe.
Bei der erfindungsgemäßen Schaltungsanordnung
sind die Ein- und Ausgänge der zugeordneten
Schaltungsblöcke im normalen Arbeitsbetrieb
miteinander verbunden. Im Prüfbetrieb jedoch
sind der Ausgang der Verriegelungsschaltung
und der Eingang des zugeordneten Schaltungs
blocks miteinander verbunden. Im Abtastbetrieb
werden die zuvor gelieferten Prüfdaten in der
mit dem Abtastregister verbundenen Verriege
lungsschaltung gehalten und kontinuierlich
dem entsprechenden Schaltungsblock zugeführt.
Die Erfindung wird im folgenden anhand von in
den Figuren dargestellten Ausführungsbeispielen
näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild einer bekannten
integrierten Halbleiter-
Schaltungsanordnung,
Fig. 2 ein Blockschaltbild einer Abtast
registerschaltung in der Schaltungs
anordnung nach Fig. 1,
Fig. 3 ein Blockschaltbild einer Selektions
schaltung in der Schaltungs
anordnung nach Fig. 1,
Fig. 4 ein Blockschaltbild einer inte
grierten Halbleiter-Schaltungs
anordnung gemäß einem Ausführungs
beispiel der Erfindung,
Fig. 5 ein Blockschaltbild einer Ver
riegelungsschaltung in der Schaltungs
anordnung nach Fig. 4,
Fig. 6 ein Blockschaltbild einer Abtast
registerschaltung, gemäß einem
weiteren Ausführungsbeispiel der
Erfindung, und
Fig. 7 ein Blockschaltbild einer inte
grierten Halbleiter-Schaltungs
anordnung gemäß dem weiteren
Ausführungsbeispiel der Erfindung
unter Verwendung der Abtast
registerschaltung nach Fig. 6.
Fig. 4 zeigt die Ausgestaltung einer integrierten
Halbleiter-Schaltungsanordnung gemäß einem Aus
führungsbeispiel der Erfindung. In diesem Block
schaltbild sind Kombinationsschaltungsblöcke
35 und 37, ein Asynchronschaltungsblock 36 ent
haltend eine Folgeschaltung, Abtastregister (S. R.)
8 bis 16 zwischen den Schaltungsblöcken, Ver
riegelungsschaltungen (L) 17 bis 25, von denen
jede mit dem Dateneingang D an den Ausgang Q
des Abtastregisters angeschlossen ist, und Daten
selektoren (D. S.) 26 bis 34 jeweils zur Auswahl
des Ausgangssignals entweder des zugeordneten
Schaltungsblocks oder der Verriegelungsschaltung
dargestellt. Der Ausgang Q jeder Verriegelungs
schaltung ist mit dem Prüfdateneingang (TD) der
zugeordneten Selektionsschaltung verbunden.
Der Ausgang jedes Schaltungsblocks ist direkt
mit dem Dateneingang D des zugeordneten Abtast
registers und dem Dateneingang D der Selektions
schaltung verbunden. Der Ausgang Y jeder Selektions
schaltung ist mit dem Eingang des korrespon
dierenden Schaltungsblocks verbunden.
Der Prüfbetriebsauswahlanschluß (MS) 1 ist mit dem
Betriebsauswahlsanschluß (MS) jedes Abtast
registers verbunden. Es sind ein Abtast-ein-Anschluß 2
und ein Abtast-aus-Anschluß 38 vorgesehen.
Der Abtast-ein-Anschluß (SI) 2 ist mit dem
Abtast-ein-Anschluß (SI) des Abtastregisters 8
verbunden. Der Ausgang Q des Abtastregisters 8
ist weiterhin mit dem Abtast-ein-Anschluß (SI)
des nächsten Abtastregisters 9 verbunden.
In entsprechender Weise ist der Ausgang Q
eines Abtastregisters aufeinanderfolgend mit
dem Abtast-ein-Anschluß (SI) des jeweils nächsten
Abtastregisters verbunden. Hierdurch wird zwischen
dem Abtast-ein-Anschluß 2 und dem Abtast-aus-
Anschluß 38 ein Abtastweg gebildet. Es sind
weiterhin ein Abtasttakteingang (TS) 6 und
ein Verriegelungstakteingang (TL) 7 vorgesehen.
Der Abtasttakteingang 6 ist mit dem Takteingang
T jedes Abtastregisters verbunden. Der Ver
riegelungstakteingang 7 ist mit dem Takteingang
T jeder Verriegelungsschaltung verbunden.
Ein Datenauswahlanschluß (DS) 39 ist mit dem
Betriebsauswahlanschluß (MS) jeder Selektions
schaltung verbunden. Schließlich sind gewöhnliche
Dateneingänge 3 bis 5 vorhanden.
Fig. 5 zeigt ein Beispiel für die Ausbildung
der Verriegelungsschaltung. Hierin sind der
Dateneingang D, der Takteingang T, ein Inverter 41,
zwei UND-Glieder 42 und 43 mit je zwei Eingängen,
zwei NOR-Glieder 44 und 45 mit je zwei Eingängen
und der Ausgang Q der Verriegelungsschaltung
dargestellt.
Wenn ein positives Taktsignal auf den Takteingang T
gegeben wird, hält die Verriegelungsschaltung die
Eingangsdaten des Dateneingangs D und führt
gleichzeitig die gehaltenen Daten über den
Ausgang Q heraus. Solange, wie das Signal "L" am
Takteingang T gehalten wird, führt die Ver
riegelungsschaltung den Haltevorgang durch
unabhängig von dem Datenwert, der auf den Daten
eingang D gegeben wird.
Die Arbeitsweise der Schaltung wird nachfolgend
erläutert. Die Funktionen des Abtastregisters
und der Selektionsschaltung selbst werden
nicht näher beschrieben, da sie in gleicher
Weise wie die in der bekannten Schaltung arbeiten.
Zunächst wird der normale Arbeitsbetrieb darge
stellt. Hierbei wird das Signal "H" zu dem
Datenauswahlanschluß 39 geliefert, wodurch jede
Selektionsschaltung in der Lage ist, die Daten
des Dateneingangs D auszuwählen. Dadurch sind
die jeweiligen Schaltungsblöcke durch jede
Auswahlschaltung verbunden. Die Funktionen des
Abtastregisters und der Verriegelungsschaltung
sind unbeachtlich, da sie keine Wirkung auf
die Schaltungsblöcke haben. Im Prüfbetrieb
jedoch werden die Operationen des Abtast- und
Prüfbetriebes in der folgenden Weise nacheinander
wiederholt und jeder Schaltungsblock wird geprüft.
- 1. Abtastbetrieb:
- (a) Das Signal "L" wird zum Datenauswahl anschluß 39 geführt, wodurch die Selektions schaltung in die Lage versetzt wird, die Daten auf der Seite des Prüfdateneingangs (TD) auszuwählen. Folglich werden die Aus gangsdaten der Verriegelungsschaltung dem Schaltungsblock zugeführt.
- (b) Der Takteingang 7 wird auf dem Signal pegel "L" festgehalten und jede Ver riegelungsschaltung wird in den Halte zustand versetzt. Die vorhergehenden Prüfdaten werden kontinuierlich zum Schaltungsblock geliefert.
- (c) Das Signal "H" wird an den Prüfbetriebs auswahlanschluß 1 gelegt. Die Eingangs daten des Abtastregisters (S. R.) werden auf den Abtast-ein-Anschluß (SI) gegeben.
- (d) Die Prüfdaten, die vom Abtast-ein-Anschluß 2 zu jedem Abtastregister geleitet werden, werden synchron zu einem auf den Ab tasteingang 6 eingegebenen Takt aufeinander folgend "eingetastet".
- (e) Zur gleichen Zeit werden die vom vorher gehenden Prüfbetrieb erhaltenen Ausgangs daten jedes Schaltungsblocks aufeinander folgend vom Abtast-aus-Anschluß "ausge tastet".
- 2. Prüfbetrieb:
- (a) Nachdem die gewünschten Prüfdaten in jedes Abtastregister geführt sind, wird an den Takteingang 7 ein positiver Takt angelegt.
- (b) Die im zugeordneten Abtastregister gesetzten Prüfdaten werden somit in jeder Ver riegelungsschaltung gehalten. Die neuen Prüfdaten werden zum Schaltungsblock geliefert.
- (c) Gleichzeitig werden die Prüfdaten auch von den Dateneingängen 3 bis 5 zugeführt.
- (d) Als nächstes wird das Signal "L" zum Prüfbetriebsauswahlanschluß 1 gegeben und der Eingang des Abtastregisters wird auf den Dateneingang D gesetzt.
- (e) Nach Beendigung der Operation jedes Schaltungsblocks wird über den Abtast takteingang 6 ein Takt zugeführt. Die Ausgangsdaten jedes Schaltungsblocks werden im Abtastregister gehalten.
Jeder Schaltungsblock kann somit auf diese Weise
geprüft werden und im vorbeschriebenen Aus
führungsbeispiel hält die Verriegelungsschaltung
nicht nur das vorhergehende Prüfmuster während
des Abtastvorganges, sondern liefert dieses
Muster auch kontinuierlich zum Eingang jedes
Schaltungsblocks. Daher ändert sich der Zustand
jedes Schaltungsblocks nicht, selbst wenn der
Wert des Abtastregisters nacheinander während
des Abtastvorganges wechselt, und die Abtast
prüfung kann für jeden Schaltungsblock leicht
durchgeführt werden.
Obgleich der Fall, bei dem ein Abtastregister unter
Verwendung eines D-FF vom flankengesteuerten
Typ gebildet ist, im vorhergehenden Ausführungs
beispiel beschrieben wurde, kann das Abtastregister
auch unter Einsatz eines D-FF vom Master-Slave-Typ
aufgebaut sein. Weiterhin kann ein pegel
empfindliches Abtastregister mit einem Zweiphasen
takt benutzt werden, wie in Fig. 6 gezeigt ist.
In Fig. 6 sind Inverter 73 bis 76, Übertragungs
tore 77 bis 79 in Form von MOS-Transistoren
vom n-Typ, ein erster Abtasttakteingang T 1,
ein Datentakteingang TD und ein zweiter
Abtasttakteingang T 2 dargestellt. In dieser
Ausgestaltung sind die Lasttreiberfähigkeiten
der Inverter 74 und 76 geringer als die der
anderen Inverter. Daher werden die jeder
Verriegelung zugeordneten Daten gehalten, wenn
die Übertragungstore 77 bis 79 geöffnet sind.
Beim Schiebevorgang werden Eingangstakte an
die jeweiligen Takteingänge T 1, TD und T 2 ge
legt, so daß die Übertragungstore 77 bis 79 nicht
gleichzeitig eingeschaltet werden.
Fig. 7 zeigt ein Ausführungsbeispiel mit einem
Abtastregister gemäß Fig. 6. Es sind Takt
eingänge 70 und 71 gezeigt, die dem Abtast
takteinang T 1 bzw. dem Datentakteingang TD
des Abtastregisters entsprechen. Diese Takt
eingänge dienen auch als Auswahlsignale der
Eingangsdaten für die Verriegelungsschaltung
in der ersten Stufe des Abtastregisters.
Ein Takteingang 72 ist für das Verschieben
der in der Verriegelungsschaltung der ersten
Stufe gehaltenen Daten zur Verriegelungs
schaltung der zweiten Stufe im Abtastregister
vorgesehen. Eine Wirkung entsprechend der beim
ersten Ausführungsbeispiel kann auch beim gerade
erwähnten Ausführungsbeispiel erhalten werden.
Wie vorstehend beschrieben wurde, ist gemäß
der Erfindung eine Verriegelungsschaltung
mit dem Ausgang des Abtastregisters verbunden.
Weiterhin ist eine Auswahlschaltung vorgesehen,
um die Ausgangsdaten entweder der Verriegelungs
schaltung oder des zugeordneten Schaltungs
blocks der ersten Stufe auszuwählen. Der
Ausgang der Selektionsschaltung ist mit dem
Eingang des zugeordneten Schaltungsblocks
verbunden. Daher kann im normalen Arbeits
betrieb das Signal zwischen den Schaltungs
blöcken unabhängig vom Abtastregister über
tragen und empfangen werden. Weiterhin wird
im Abtastbetrieb des Prüfvorganges das von der
Abtastoperation empfangene Prüfmuster gehalten
und kann kontinuierlich zum Schaltungsblock
der nächsten Stufe geliefert werden. Somit kann
die Abtastprüfung der asynchronen Folgeschaltung
leicht durchgeführt werden. Es ist daher möglich,
eine hochintegrierte Halbleiter-Schaltungs
anordnung zu erhalten, die eine asynchrone
Folgeschaltung enthält, in der die Tastschaltung
leicht und mit minimalen Kosten entworfen werden
kann.
Claims (2)
1. Integrierte Halbleiterschaltungsanordnung, die Daten
zwischen einer Mehrzahl von Schaltungsblöcken überträgt,
von denen wenigstens einer eine Folgeschaltung
enthält, die zur Prüfung jedes der Schaltungsblöcke
unter Verwendung eines Abtastprüfverfahrens geeignet ist,
bei der eine Mehrzahl von Abtastregistern jeweils zwischen
der Mehrzahl von Schaltungsblöcken vorgesehen ist, wobei die
Anzahl der Abtastregister der Anzahl der Bits der zu
übertragenden Daten zugeordnet ist, im Prüfbetrieb jedes
der Abtastregister die Ausgangsdaten des Schaltungsblocks
in der vorhergehenden Stufe oder die Prüfdaten
für die Abtastprüfung synchron mit einem externen Takt
hält und weitergibt, die Mehrzahl von Abtastregistern
über einen Schieberegisterweg miteinander verbunden sind,
so daß sie insgesamt die Funktion eines einzigen Schieberegisters
besitzen, Selektionsschaltungen vorgesehen sind
zur Ausgabe der Ausgangsdaten des zugeordneten Schaltungsblocks
der vorhergehenden Stufe zum Schaltungsblock
der nachfolgenden Stufe im normalen Arbeitsbetrieb,
Prüfdateneinstellmittel zur Eingabe serieller
Prüfdaten von außerhalb der Schaltungsanordnung zu jedem
der Abtastregister vorgesehen sind, Prüfergebnisausgabemittel
für die aufeinanderfolgende Ausgabe der Daten der Abtastregister
als serielle Daten nach außerhalb der Schaltungsanordnung
vorgesehen sind, und Betriebsartenumschaltmittel
zum Umschalten zwischen dem normalen Arbeitsbetrieb und
dem Prüfbetrieb sowie zwischen dem Abtastbetrieb und dem Prüfbetrieb
vorgesehen sind,
dadurch gekennzeichnet, daß
den Selektionsschaltungen (26 bis 34) zugeordnete Verriegelungsschaltungen
(17 bis 25) mit den Ausgängen
der Abtastregister (8 bis 16) verbunden sind zum
Halten und kontinuierlichen Weitergeben der Ausgangsdaten
im zugeordneten Abtastregister, die vor der
Abtastoperation gespeichert wurden, im Abtastbetrieb
des Prüfvorganges, und zum Halten und Weitergeben der
Ausgangsdaten des zugeordneten Abtastregisters synchron
mit einem externen Takt im Prüfbetrieb, und daß
die Selektionsschaltungen (26 bis 34) auch zur Ausgabe
der Ausgangsdaten der zugeordneten Verriegelungsschaltung
zum Schaltungsblock der nächsten Stufe im
Prüfbetrieb vorgesehen sind.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die Abtastregister
als pegelempfindliche Abtastregister unter
Verwendung eines Zweiphasentaktes
arbeiten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61183684A JPH0785099B2 (ja) | 1986-08-04 | 1986-08-04 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3722615A1 DE3722615A1 (de) | 1988-02-18 |
DE3722615C2 true DE3722615C2 (de) | 1991-07-18 |
Family
ID=16140118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873722615 Granted DE3722615A1 (de) | 1986-08-04 | 1987-07-06 | Integrierte halbleiter-schaltungsanordnung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4856002A (de) |
JP (1) | JPH0785099B2 (de) |
KR (1) | KR910000608B1 (de) |
DE (1) | DE3722615A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2220272B (en) * | 1988-06-29 | 1992-09-30 | Texas Instruments Ltd | Improvements in or relating to integrated circuits |
NL8900151A (nl) * | 1989-01-23 | 1990-08-16 | Philips Nv | Werkwijze voor het testen van een schakeling, alsmede schakeling geschikt voor een dergelijke werkwijze. |
JP2779538B2 (ja) * | 1989-04-13 | 1998-07-23 | 三菱電機株式会社 | 半導体集積回路メモリのためのテスト信号発生器およびテスト方法 |
US5043986A (en) * | 1989-05-18 | 1991-08-27 | At&T Bell Laboratories | Method and integrated circuit adapted for partial scan testability |
JP2632731B2 (ja) * | 1989-08-02 | 1997-07-23 | 三菱電機株式会社 | 集積回路装置 |
JP2567972B2 (ja) * | 1990-06-06 | 1996-12-25 | 富士通株式会社 | フリップフロップ回路及び半導体集積回路 |
JPH0455778A (ja) * | 1990-06-26 | 1992-02-24 | Toshiba Corp | 半導体装置のテスト方法 |
US5166604A (en) * | 1990-11-13 | 1992-11-24 | Altera Corporation | Methods and apparatus for facilitating scan testing of asynchronous logic circuitry |
US6202185B1 (en) * | 1997-10-15 | 2001-03-13 | Altera Corporation | Methods and apparatus for facilitating scan testing of circuitry |
US6157210A (en) * | 1997-10-16 | 2000-12-05 | Altera Corporation | Programmable logic device with circuitry for observing programmable logic circuit signals and for preloading programmable logic circuits |
US6728799B1 (en) * | 2000-01-13 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Hybrid data I/O for memory applications |
JP2005156183A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Microelectronics Corp | スキャンテスト回路 |
JP4922055B2 (ja) * | 2007-04-27 | 2012-04-25 | ルネサスエレクトロニクス株式会社 | スキャンテスト回路、及びスキャンテスト制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3783254A (en) * | 1972-10-16 | 1974-01-01 | Ibm | Level sensitive logic system |
JPS5674668A (en) * | 1979-11-22 | 1981-06-20 | Nec Corp | Logical device |
JPH0772744B2 (ja) * | 1984-09-04 | 1995-08-02 | 株式会社日立製作所 | 半導体集積回路装置 |
US4745355A (en) * | 1985-06-24 | 1988-05-17 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
US4710933A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Parallel/serial scan system for testing logic circuits |
US4710931A (en) * | 1985-10-23 | 1987-12-01 | Texas Instruments Incorporated | Partitioned scan-testing system |
US4701921A (en) * | 1985-10-23 | 1987-10-20 | Texas Instruments Incorporated | Modularized scan path for serially tested logic circuit |
US4718065A (en) * | 1986-03-31 | 1988-01-05 | Tandem Computers Incorporated | In-line scan control apparatus for data processor testing |
-
1986
- 1986-08-04 JP JP61183684A patent/JPH0785099B2/ja not_active Expired - Lifetime
-
1987
- 1987-06-12 US US07/062,439 patent/US4856002A/en not_active Expired - Lifetime
- 1987-07-06 DE DE19873722615 patent/DE3722615A1/de active Granted
- 1987-07-21 KR KR1019870007913A patent/KR910000608B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS6338180A (ja) | 1988-02-18 |
KR910000608B1 (ko) | 1991-01-28 |
DE3722615A1 (de) | 1988-02-18 |
US4856002A (en) | 1989-08-08 |
KR880003248A (ko) | 1988-05-14 |
JPH0785099B2 (ja) | 1995-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3725822C2 (de) | ||
DE3832113C2 (de) | ||
DE3130714C2 (de) | ||
DE3725823C2 (de) | ||
DE3722615C2 (de) | ||
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2349377C2 (de) | Schaltwerk zur Durchführung von Datenverarbeitungsoperationen | |
DE2413805C2 (de) | Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3709032C2 (de) | ||
EP0144078A2 (de) | Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik | |
DE2842750A1 (de) | Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen | |
DE3725821C2 (de) | ||
EP0046500B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE3824684A1 (de) | Pseudo-zufalls-rauschcode-generator | |
DE10063307A1 (de) | Auffangschaltung für Daten und deren Ansteuerungsverfahren | |
DE3723121A1 (de) | Pruefsteuerschaltung fuer integrierte schaltungen | |
DE3727941C2 (de) | ||
DE3743586C2 (de) | ||
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE3838940A1 (de) | Schaltung mit testfunktionsschaltung | |
DE3918886C2 (de) | Rücksetzanordnung in einer Datenverarbeitungseinheit | |
DE3838939C2 (de) | ||
DE60315922T2 (de) | Scan-Path-Flip-Flop-Schaltung für eine integrierte Speicherschaltung | |
DE4107172C2 (de) | Schaltungsanordnung zum Testen integrierter digitaler Schaltungen | |
WO2003027696A2 (de) | Elektronischer baustein und verfahren zu dessen qualifizierungsmessung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |