DE3727723C2

DE3727723C2 - Verfahren zur Prüfung eines Trägers mit mehreren integrierten Digitalschaltungen, geeignete integrierte Schaltung zum Anbringen auf einem auf diese Weise zu prüfenden Träger und Träger mit mehreren derartigen integrierten Schaltungen

Info

Publication number: DE3727723C2
Application number: DE3727723A
Authority: DE
Inventors: Wilhelm Albert Sauerwald; Franciscus Gerardus Maria Jong
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1986-09-10
Filing date: 1987-08-20
Publication date: 1999-02-04
Anticipated expiration: 2007-08-21
Also published as: DE3727723A1; FR2603704A1; FR2603704B1; GB2195185A; SE465441B; IT8721824A0; IT1230685B; SE8703460L; GB2195185B; KR960003991B1; US5657329A; JP2641214B2; US5430735A; NL8602274A; SE8703460D0; KR880004327A; JPS6370177A; NL192801B; NL192801C; GB8720812D0

Description

BEREICH DER ERFINDUNG.

Die Erfindung betrifft ein Verfahren zur Prüfung auf einem Träger angebrachter integrierter Schaltungen, bei dem einer in einen Eingabezustand gebrachten integrierten Schaltung über ihren ersten Anschluss seriell ein Prüf muster zum Zwischenspeichern zugeführt wird, bei dem an schliessend die integrierten Schaltungen zur Bildung eines Ergebnismusters aus dem Prüfmuster in einen Ausgabezustand gebracht werden, bei dem danach aus einigen in einem Aus gabezustand gebrachten integrierten Schaltungen über ihren zweiten Anschluss seriell das Ergebnismuster zur Lieferung einer Kennzeichnung eines guten/mangelhaften Betriebs der integrierten Schaltungen bzw. ihrer Verbindungs funktion ausgegeben wird. Ein Beispiel derartiger Träger ist mit Druckverdrahtung versehen, aber die Erfindung beschränkt sich nicht auf die Verbindungstechnologie. Mit der wachsenden Kompliziertheit integrierter Schal tungen wird auch der Bedarf an einem zuverlässigen Prüf verfahren grösser, weil das Ablehnen eines Produkts in einem früheren Schritt der Produktion normalerweise viel weniger kostspielig ist, als das Ablehnen in einem späteren Produktionsschritt. Nun ist es möglich, eine integrierte Schaltung vor der Montage auf einem derartigen Träger weitgehend zu prüfen, so dass die Möglichkeit eines nicht-detektierten Fehlers in einer derartigen integrierten Schaltung vernachlässigbar klein ist. Daneben erscheint das Prüfen des Trägers zusammen mit den montierten Schaltungen in einer strukturellen Prüfung vorteilhaft, weil eine integrierte Schaltung beim Anbringen Schaden genommen haben oder eine Verbindungs funktion defekt sein kann.

Unter der Verbindungsfunktion zwischen zwei (oder mehr) integrierten Schaltungen sei das Operations verhalten und damit implizit die gute/mangelhafte Struk tur der folgenden Elemente oder eines Teils dieser Elemente verstanden:

a) das auf dem Träger angebrachte Leitermuster auf Unterbrechungen und/oder Kurzschlüssen prüfen;
b) die Verbindung zwischen diesen Leitern und den Anschlussstiften des Moduls mit integrierter Schaltung;
c) die Verbindung zwischen diesen Anschluss stiften und den auf dem Substrat der integrierten Schal tung angebrachten Verbindungsflächen, beispielsweise mit Hilfe eines Verbindungsdrahts;
d) mögliche vorhandene Pufferelemente zwischen der Verbindungsfläche und der Zufuhr/Abfuhr für das betreffende Bit des Prüf/Ergebnismusters;
e) mögliche zwischen den so verbundenen integrier ten Schaltungen angebrachte weitere Elemente, wenigstens hinsichtlich ihrer Digitalfunktion. Es können passive Elemente sein, beispielsweise ein eine Zwischenverbindung an Erde legender Abschlusswiderstand. Es kann auch eine an sich nicht prüfbare integrierte Schaltung sein, beispielsweise ein in herkömmlicher TTL-Logik ausgeführ ter Modul, wie z. B. eine Triggerschaltung.

STAND DER TECHNIK.

Bekanntlich können zusammengebaute integrierte Schaltungen nach dem Abtastprüfprinzip (sog. Scantest) geprüft werden, wie es beispielsweise in der US-PS 3 761 695 beschrieben ist, wobei die verschiedenen inte grierten Schaltungen nacheinander an die Reihe kommen. Das Abtastprüfprinzip basiert darauf, dass in dem Eingabe- und Ausgabezustand eine Anzahl in der integrierten Schaltung vorhandener bistabiler Elemente zu Schiebe register geschaltet werden, so dass die Prüf- bzw. Ergebnismuster serienweise in dieses Schieberegister eingeführt aus ihm herausgeführt werden können. Im Ausführungszustand werden diese bistabilen Elemente verwendet, als wäre die Schaltung in normalem Betrieb. Es lässt sich der in der Patentschrift erwähnte Grundsatz zum Schlangenkonzept erweitern. Der Begriff Schlange umfasst, dass die Integrationsschaltungen verkettet sind. Die Prüf- und Ergebnismuster können in dieser Kette dadurch umlaufen, dass eine Ausgabeleitung für Ergebnis muster einer Schaltung der Kette auch als Eingabeleitung für Prüfmuster einer folgenden Schaltung der Kette ar beitet. Durch die Reihenverbindung der Integrationsschal tung müssen die Prüf/Ergebnismuster oft mehrere integrier te Schaltungen durchlaufen, bevor sie zur Stelle ange langen. Bei gleichzeitiger Verwendung mehrerer Prüf/ Ergebnismuster sollen sie weiter in geeigneten Abständen entlang der auf diese Weise gebildeten Schlangenverbindung für richtiges Eingeben bzw. richtiges Auswerten angeordnet werden. Die Prüfung hat dadurch eine lange Dauer und erfordert eine unterbrochene Überwachung durch die Prüf anordnung, so dass letztere ihre Verarbeitungskapazität nicht abwechselnd auf die Zufuhr eines Prüfmusters und auf das Auswerten eines bereits empfangenen Ergebnismusters richten kann.

Ein weiterer Nachteil des beschriebenen Schlangen konzepts ist, dass, wenn eine der Schaltungen funktions unfähig ist, es in vielen Fällen nicht möglich ist, die anderen integrierten Schaltungen zu prüfen, wenn durch die serielle Übertragung Prüf- und/oder Ergebnismuster verstümmelt werden. Weiter müssen alle auf diese Weise vorhandenen integrierten Schaltungen untereinander synchron betrieben werden und sie müssen auch alle die betreffende Prüfanordnung enthalten. Dies bedeutet eine starke Ein schränkung der Anwendbarkeit dieses Konzepts.

Obiges Problem gilt genau so bei der Prüfung der Verbindungsfunktion zwischen zwei oder mehreren integrierten Schaltungen. Dabei werden einer oder mehreren integrierten Schaltungen Prüfmuster zugeführt, über die Verbindungsfunktion kommuniziert und Ergebnismuster einer oder mehrerer integrierter Schaltungen, derselben oder anderer, ausgegeben. Das Prüfmuster gelangt dabei an ein Ausgangsregister, während das Ergebnismuster aus einem Eingangsregister oft einer anderen integrierten Schaltung ausgegeben wird. Für eine innere Prüfung an der integrierten Schaltung wird oft das Prüfmuster einem Eingangsregister zugeführt, während das Ergebnismuster oft aus einem Ausgangsregister derselben integrierten Schaltung ausgegeben wird.

Aus der DE 31 30 714 A1 ist ein Testsystem bekannt, bei dem ein Steuerregister verwendet wird, das jedoch in der Datenkette liegt. Dadurch werden die Testmuster vermischt mit den Steuerdaten für die Steuerregister übertragen, so daß die Übertragung und Verteilung der Testmuster langsam erfolgt. Außerdem muß jedem Testmuster ein Befehlsmuster folgen. Eine entsprechende Situation liegt vor, wenn Ergebnisdaten aus der Kette herausgeschoben werden sollen. Dabei wird der Inhalt der Steuerregister zusammen mit den Ergebnisdaten herausgeschoben, wodurch der gesamte Schiebeprozeß insbesondere bei vielen in Reihe geschalteten integrierten Schaltungen bezüglich der reinen Ergebnismuster wesentlich verzögert wird, da der zwangsläufig vorhandene Inhalt der Steuerregister nicht benötigt wird. Ferner besteht keine Möglichkeit, einzelne integrierte Schaltungen zu umgehen, die in bestimmten Testschritten nicht von Bedeutung sind.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, bei dem eine fehlerhafte Schaltung oder eine fehlerhafte Verbindungsfunktion die Prüfung anderer integrierter Schaltungen oder von Verbindungsfunktionen auf demselben Träger nicht beeinträchtigt und eine Steuerung unterschiedlicher Prüfvorgänge leicht verwirklichbar ist.

Diese Aufgabe wird erfindungsgemäss durch die im kennzeichnenden Teil des Patentanspruchs 1 gelöst.

Die erfindungsgemässe Lösung hat den Vorteil, dass die Anschlusstechnik einfach ist, so dass u. a. nur eine kleine Oberfläche des Trägers belegt wird. Es ist eine beliebige Adressierbarkeit der integrierten Schaltungen verwirklichbar, die Methodik ist auf bestehende Prüfverfahren anwendbar, und je integrierte Schaltung sind Funktionsänderungen und Ergänzungen möglich, ohne dass die Schnittstelle zum Prüfen geändert zu werden braucht.

Durch die einfach einstellbare Modussteuerung sind nach Bedarf viele verschiedene Moden verwirklichbar. Mittels des Kurzschlusses ist meistens auch bei grossen Mängeln eine Prüfung anderer integrierter Schaltungen bzw. hinsichtlich anderer integrierter Schaltungen vorhandener Verbindungsfunktionen durchführbar. Im zweiten Modus kann das Prüfmuster sowohl für eine Prüfung des Inneren einer integrierten Schaltung als auch für eine Prüfung einer Verbindungsfunktion verwendet werden.

Die Erfindung bezieht sich weiter auf einen Träger mit einer Anzahl integrierter Schaltungen, der mit Hilfe dieses Verfahrens leicht prüfbar ist. Ausserdem bezieht sich die Erfindung auf eine zum Anbringen auf einem derartigen Träger geeignete integrierte Schaltung, wonach die integrierte Schaltung und/oder die Verbindungsfunktionen prüfbar sind. Weitere vorteilhafte Verwirklichungen sind in den Unteransprüchen angegeben.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild einer integrierten Schaltung, die den Grundsatz der Erfindung verkörpert,

Fig. 2 weitere Einzelheiten des Zusammenhangs in einem Teil der Fig. 1,

Fig. 3 ein Ausführungsbeispiel eines Trägers mit mehreren integrierten Schaltungen.

In Fig. 1 ist ein Blockschaltbild einer inte grierten Schaltung dargestellt, die den Grundsatz der Erfindung verkörpert. Das Gehäuse ist mit dem Block 20 angegeben. Die Schaltung enthält vier Register 30, 32, 34 und 36. Das Schieberegister 30 wird über den Schalter 42 vom Eingang 22 für den Empfang einer Modussteuersignal folge gespeist; in diesem einfachen Beispiel enthält diese Folge vier Bits. Die Speicherung erfolgt durch Synchro nisation mittels Taktimpulse an der Klemme CL und durch ein erstes Steuersignal an der Klemme TST, das angibt, dass ein serielles Muster empfangen wird, und durch ein zweites Steuersignal an der Klemme C/D, das den Schalter 42 in die obere Stellung bringt und so die Empfangsmög lichkeit der Modussteuersignalfolge signalisiert. Im Nicht- Prüfzustand sind die Register 32, 34, 36 transparent und für die Aussenwelt nicht bemerkbar.

Die eigentliche Benutzerfunktion der Schaltung erfüllen die bistabilen Elemente des Registers 34 (in diesem Beispiel ebenfalls vier) und der Block 38, der hier nicht näher erörterte kombinatorische Logik enthält (und qgf. weitere Elemente). Die bistabilen Elemente des Registers 34 arbeiten mittels der Zwei richtungsverbindung mit dem Block 38 als innere Flipflops dieses Blocks. In den Eingabe/Ausgabezuständen wird das Register 34 auf die übliche Abtastprüfweise zur Kommuni kation eines Prüf/Ergebnismusters mit der Aussenwelt betrieben. In einer anderen Verwirklichung arbeiten sie zur Speicherung von Information, mit der innere Flipflops im Block 38 auf einen betreffenden Wert voreinstellbar sind. In diesem Fall wird die eigentliche Funktion der integrierten Schaltung vollständig vom Block 38 erfüllt. Die Flipflops des Registers 34 bzw. die Flipflops, die von ihm eingestellt werden, können geographisch an einer beliebigen Stelle im Block 38 liegen. Die Benutzer funktion wird der Einfachheit halber nicht näher er läutert. Weiter ist es möglich, dass die innere Abtast prüfung nicht implementiert ist, sondern dass der Ausgang des Registers 32 direkt an den Eingang des Registers 36 angeschlossen ist.

Das Register 32 enthält in diesem Beispiel sechs Stufen, die über den Eingang 26 auf parallele Weise gefüllt werden können. Weiter kann es über den Eingang 22 und die Schalter 42 und 44, wenn nur in den richtigen Stellungen, seriell gefüllt werden. Das Register 32 hat einen seriellen Eingang zum Register 34 und einen parallelen Ausgang zum Block 38 mit (kombinatorischer) Logik. Zur Prüfung der Verbindungsfunktion wird parallel ein Ergeb nismuster empfangen, das seriell ausgegeben wird. Zur Prüfung des Blocks 38 wird seriell ein Prüfmuster emp fangen, das parallel ausgegeben wird. Es ist nicht un bedingt notwendig, dass beide letztere Massnahmen auch tatsächlich implementiert werden.

Das Register 36 enthält in diesem Beispiel sechs Stufen, die vom Block 38 mit (kombinatorischer) Logik parallel gefüllt werden können. Weiter kann es vom Register 34 aus seriell gefüllt werden. Das Register 36 kann seine Information dem Eingang 24 seriell weiter leiten, wenn nur die Schalter 46 und 48 in den richtigen Stellungen stehen. Das Register 32 hat einen parallelen Ausgang über die Ausgänge 28. Zur Prüfung der Verbindungs funktion wird seriell ein Prüfmuster empfangen, das parallel ausgegeben wird. Zur Prüfung des Blocks 38 wird parallel ein Ergebnismuster empfangen, das seriell aus gegeben wird. Es ist nicht unbedingt notwendig, dass beide letztere Massnahmen auch tatsächlich implementiert werden.

Das Schieberegister 30 hat einen Serienausgang zum Ausgang 24, wenn sich nur der Schalter 46 in der richtigen Stellung befindet. In bestimmten Fällen ist diese letzte Verbindung überflüssig und das Register 30 hat keinen Serienausgang. Weiter befindet sich zwischen dem Serieneingang 22 und dem Serienausgang 24 ein logischer Kurzschluss 40, der unter der Bedingung aktiv ist, dass die vier Schalter 42, 44, 46 und 48 alle in der richtigen Stellung stehen. Gegebenenfalls enthält dieser logische Kurzschluss einen getakteten Puffer, wodurch Zeitver zögerungseffekte standardisierbar sind und es dabei kein Definitionsproblem gibt, wenn eine (grosse) Anzahl dieser Kurzschlüsse in Reihe geschaltet sind. Schliesslich ent hält die integrierte Schaltung noch einen Decoder 50, der an das Schieberegister 30 (oder an einen Teil dieses Schieberegisters) angeschlossen ist. Der Decoder 50 kann bestimmte Bits oder Bitkombinationen im Schieberegister 30 decodieren und darauf ein bestimmtes inneres Steuer signal für die integrierte Schaltung 20 bilden. In einer anderern Ausführungsform ist der Inhalt des Schieberegis ters 30 schon ganz ausdecodiert und der Decoder 50 über flüssig. Das hier zwischen den Registern 32 und 36 liegende Register 34 kann auch an einer anderen Stelle liegen, beispielsweise zwischen dem Eingang 22 und dem Register 32 oder zwischen dem Register 36 und dem Ausgang 24. Es kann, wie angegeben, einfach sein, so dass es direkt seriell gefüllt werden kann. Auch kann es mehrfach aus geführt sein, beispielsweise als Registerbank oder Registerstapel, so dass aufeinanderfolgend verschiedene Prüf/Ergebnismuster zusammen darin eingeschrieben werden können. Auch ist es möglich, dass die Prüfmuster eine feste Länge haben, beispielsweise (in diesem Fall) von vier Bits, während intern ein viel längeres Prüfmuster erforderlich ist. Dabei erfolgt Mehrfach-Serien-Parallel- Umsetzung. Gleiches gilt für die Ergebnismuster. Das Adressieren der Registerbank/des Registerstapels kann wieder durch ein geeignetes Steuersignal aus dem Register 30/Decoder 50 erfolgen.

DIE OPERATIONSMODEN.

Für die Schaltung nach Fig. 1 sind folgende Steuermoden möglich:

- Unter der Steuerung eines vorgegebenen Signals an der Klemme C/D und des Prüfsteuersignals an der Klemme TST steht der Schalter 42 in der "oberen" Stellung und das Register 30 wird mit einer Modussteuerfolge seriell gefüllt. In diesem Beispiel steht daher der Schalter 46 in der "oberen" Stellung und die Modussteuerfolge kann auch an andere integrierte Schaltungen weitergeleitet werden, die an den Anschluss 24 angeschlossen sind. Es ist vorteilhaft, wenn alle Modussteuerregister 30 der jeweiligen, auf einem Träger angebrachten integrierten Schaltungen die gleiche Länge haben. Beim Füllen erfolgt Synchronisation mit Hilfe von Taktimpulsen am Anschluss CL.
Wenn das Signal nicht an der Klemme C/D er scheint, stehen die Schalter 42 und 46 in der "unteren" Stellung. Das bedeutet, dass, wenn dabei keine Modus steuersignale zugeführt werden, dennoch die Wirkung der Schaltung vom Inhalt des Modussteuerregisters 30 (mit-) gesteuert werden kann. Diese Steuermoden können folgende sein:
- Erkennung einer Adresse. Nur wenn in bestimmten Bitpositionen des Modusregisters 30 ein vorgegebenes Muster gespeichert ist, ist der nachstehend zu beschrei bende Prüfmodus aktiv. In allen anderen Fällen ist der Benutzermodus aktiv, in dem nur die geplanten Be nutzerfunktionen durchgeführt werden. Diese Erkennung erfolgt im Decoder 50;
- Einstellung der Schalter 44 und 48. Wenn sie in der "inneren" Stellung stehen, ist der Kurzschluss 40 aktiv, so dass eine folgende, dem Eingang 22 zuge führte Signalfolge dem Ausgang 24 direkt zugeführt wird. Das bedeutet, dass ein Prüfmuster oder ein Ergebnismuster nahezu ohne Verzögerung zu einer anderen Integrations schaltung witergeleitet werden kann. Wenn die Schalter 44 und 48 in der "äusseren" Stellung stehen und an der Klemme TST erscheint ein Prüfsteuersignal, muss eine Signalfolge am Anschluss 22 als Prüfmuster behandelt und kann dazu benutzt werden, die Register 32 und/oder 34 und/oder 36 mit einem geeigneten Prüfmuster seriell zu füllen. Die Funktion der betreffenden Prüfbits wird nachstehend näher erläutert. Wenn nach dieser Zufuhr das Prüfsteuersignal an der Klemme TST verschwindet, wird das Prüfmuster in der (kombinatorischen) Logik schaltung 38 verarbeitet, wodurch ein Ergebnismuster in den Registern 34 und/oder 36 bzw. das Prüfmuster über eine Verbindungsfunktion durchgeschoben, wonach das Ergebnis einer Prüfung an der Verbindung im Register 32 erscheint. Oft erscheint das Ergebnismuster einer Prüfung an einer Verbindungsfunktion in einer anderen in tegrierten Schaltung als in der, der das Prüfmuster für diese Prüfung zugeführt wurde. Wenn danach das Prüf steuersignal an der Klemme TST wieder erscheint (nach einem oder nach einer vorgegebenen grösseren Anzahl von Taktimpulsen an der Klemme CL) kann das Ergebnismuster für Auswertung über den Anschluss 24 abgeleitet werden. Der Eingabezustand und der Ausgabezustand werden beide durch Taktimpulse an der Klemme CL synchronisiert. Der Ausgabezustand kann ggf. ebenfalls durch Taktimpulse an der Klemme CL synchronisiert werden. Meistens wird dies nicht stattfinden, beispielsweise wenn "handshake"- Protokolle zwischen verschiedenen integrierten Schal tungen implementiert sind, (die sonst nicht geprüft werden könnten), und im allgemeinen wenn die Verwendung des seriellen Schiebetaktes nicht optimal wäre, beispiels weise durch eine zu niedrige Frequenz. Es wird dabei ein anderer externer Taktgeber oder sogar ein innerer Taktgeber vorgesehen sein.

Weitere selektiv steuerbare Moden können einer oder mehrere der folgenden sein. Das Register 34 wird durch ein Paar Schalter genau so kurzgeschlossen, wie es die Schalter 44/46 auf der Leitung 40 verwirklichen. Gleiches kann mittels der Register 32 und/oder 36 erfolgen. Auch ist es möglich, den Eingang 22 an den Serienausgang des Registers 36 direkt kurzzuschliessen. Auch ist es möglich, den Serienausgang des Registers 32 zum Ausgang 24 direkt kurzzuschliessen. Weiter kann ein bestimmtes inneres Steuersignal für das Innere des Blocks 38 verwirk licht werden.

In Fig. 2 ist ein näheres Beispiel des organi satorischen Zusammenhangs zwischen den Registern 32, 34 und 36 und dem Block 380 dargestellt, der in diesem Fall neben nicht dargestellter kombinatorischer Logik auch eine Anzahl von Flipflops enthält. Zunächst wird durch die Schalter 60 und 62 und die Leitung 64 ein selektiv ansteuerbarer Kurzschluss für das Register 34 verwirklicht. Die Flipflops des Registers 32 emulieren eine Reihe von sechs ausserhalb der Schaltung empfang barer Informationsbits (über den Anschluss 26). Die Flipflops des Registers 36 enthalten nach einer Prüfung des Blocks 380 Darstellungen von sechs auf weitere Elemente zu übertragenden Informationsbits. Auf andere Weise emulieren sie vor einer Prüfung einer Verbindungs funktion ein auf diese Verbindungsfunktion zu über tragendes Prüfmuster, was anschliessend beispielsweise in einer anderen Integrationsschaltung empfangbar ist. Neben dem Obenstehenden ist es möglich, dass eine Anzahl der Registerstufen der Register 32, 36 an innere Bauteile des Blocks 38/380 bidirektionell angeschlossen wird.

In Fig. 2 ist dargestellt, dass das Innere des Blocks 380 auch eine Anzahl von Flipflops enthält. Sie sind mit Blöcken angegeben. Die in Bits gemessene logische Tiefe beträgt für alle Eingangsstufen des Registers 32 bis zu den Ausgangsstufen des Registers 36 drei Bits. Dabei kann die kombinatorische Logik allerhand Querverbindungen darstellen. Faktisch ist es nunmehr so, dass die Funktionsschaltung in sechs parallel organisierte und unabhängig aufladbare Abtastprüfketten aufgeteilt ist, während das Register 32 einen Serien- Parallel- und das Register 36 einen Parallel-Serien-Wandler bilden. Auf gleiche Weise kann zur Prüfung einer Verbin dungsfunktion zwischen integrierten Schaltungen auf nur einem Träger das Register 36 einen Serien/Parallel-Wandler bzw. das Register 32 einen Parallel/Serien-Wandler bilden.

In Fig. 1 ist dargestellt, dass das Register 34 bitweise bidirektionell an den Block 38 angeschlossen ist. In Fig. 2 ist jede einzelne Bitposition unidirek tionell jeweils an einen vorgegebenen internen Flipflop im Block 380 angeschlossen. Dadurch können in diesem Beispiel die Bitpositionen 52 und 54 auf einen vorge gebenen Wertinhalt eingestellt werden. Weiter ist auf entsprechende selektive Weise der Informationsinhalt aus den Bitpositionen 56 und 58 ohne weitere Wechsel wirkungen mit späteren Flipflops der Abtastprüfkette ableitbar. Der Vorteil einer derartigen Voreinstellung/- spezifischen Abtastung besteht darin, dass in bestimmten Fällen das einmalige Füllen des Registers 36 ausreicht, auch wenn die Tiefe der einzelnen Abtastleitungen im Block 380 (viel) grösser als 1 Bitposition ist. Es sind folgende Moden möglich:

a) Kurzschluss über die Verbindung 40,
b) die Abtastprüfung wird mit einem Prüfmuster mit einer Breite von sechs Bits und einer Tiefe von drei Bits durchgeführt, die die gleichen Abmessungen des Ergebnismusters sind. In der Praxis haben derartige Muster meistens viel grössere Abmessungen;
c) das Register 32 wird mit einem Prüfmuster mit einer Breite von sechs Bits und einer Tiefe von einem Bit gefüllt, ein Ergebnismuster mit den gleichen Ab messungen wird im Register 36 gebildet, wobei das Re gister 34 nicht aktiviert wird;
d) wie bei c, aber hier wird auch das Register 34 aktiviert,
e) es wird nur das Register 34 aktiviert, wobei die Register 32 und 36 kurzgeschlossen werden (der Vorteil dabei ist, dass dann rasch ein Muster über den Eingang 22 eingegeben und über den Ausgang 24 ausgegeben werden kann. So sind allerhand Moden implementierbar wobei manche insbesondere vorteilhaft beim Prüfen der integrierten Schaltung selbst und andere insbesondere vorteilhaft beim Prüfen der Verbindungsfunktionen sind.

BESCHREIBUNG EINES AUSFÜHRUNGSBEISPIELS EINES TRÄGERS.

In Fig. 3 ist ein Ausführungsbeispiel eines Trägers mit drei integrierten Schaltungen dargestellt, auf das sich die Erfindung bezieht. Die integrierte Schaltung 70 stimmt äusserlich mit der Schaltung nach Fig. 1 überein: drei Steueranschlüsse TST, CL, C/D, sechs Randstifte 260 an der Eingangsseite, genausoviel Randstifte 280 an der Ausgangsseite. Weiter gibt es einen Eingang 220 und einen Ausgang 240 für eine Modus steuersignalfolge. Die integrierten Schaltungen 72 und 74 sind auf entsprechende Weise dargestellt, wobei sie jedoch auch untereinander ganz verschiedene Funktionen haben können. In der Figur ist nur angegeben, dass sie je nur vier Randstifte an der Eingangsseite und ggf. Randstifte an der Ausgangsseite besitzen. Die Anschlüsse 220, 222 und 224 sind entsprechend. Die Anschlüsse 240 und 222 sind miteinander verbunden. Wenn also in der Schaltung 70 der Kurzschluss über das Modussteuerregister akti viert ist, kann eine Modussteuersignalfolge der integrier ten Schaltung 72 direkt zugeführt werden. Gleiches gilt auch, wenn diese Signalfolge ein Prüfmuster oder vor kommendenfalls ein Ergebnismuster ist. Hinsichtlich des seriellen Eingangs 220 und dahinter sind die drei integrierten Schaltungen also in einer Kettenschaltung angebracht, aber durch die Kurzschliessbarkeit der ver schiedenen Bauteile ist der Signaldurchgang nichtsdesto weniger schnell (gegebenenfalls beträgt die Verzögerung nur einen Taktimpuls, wenn je integrierte Schaltung ein getakteter Puffer vorhanden ist, der der Einfachheit halber nicht dargestellt wurde).

Der Anschluss 280 enthält sechs Stifte. Die Anschlüsse 262 und 264 enthalten je nur vier Stifte. Die Verbindungsmuster werden zunächst durch die Funktionen bestimmt, die der Träger mit integrierten Schaltungen erfüllen soll. Als besonderes Merkmal gilt dabei noch, dass der Ausgang 240 vorübergehend unbenutzt bleiben würde, wenn keine Modussteuersignalfolge und auch kein serielles Prüfmuster zugeführt wird, das einem ent sprechenden Serieneingang (22 in Fig. 1) zugeführt werden muss. Deshalb ist es in diesem Fall möglich, diesen Stift in das Funktionsanschlussmuster des Trägers mit inte grierten Schaltungen hineinzubeziehen. Das betreffende Informationssignal kann dann direkt von der Klemme 220 abgeleitet sein.

Claims

1. Verfahren zur Prüfung auf einem Träger angebrachter integrierter Schaltungen, bei dem einer in einen Eingabezustand gebrachten integrierten Schaltung (20) über ihren ersten Anschluss (22) seriell ein Prüfmuster zum Zwischenspeichern zugeführt wird, bei dem anschliessend die integrierte Schaltung zur Bildung eines Ergebnismusters aus dem Prüfmuster in einen Ausgabezustand gebracht wird, bei dem danach aus einer in einen Ausgabezustand gebrachten integrierten Schaltung über ihren zweiten Anschluss (24) seriell das Ergebnismuster zur Lieferung einer Kennzeichnung eines guten/mangelhaften Betriebs der integrierten Schaltungen bzw. ihrer Verbindungsfunktion ausgegeben wird, dadurch gekennzeichnet, dass vor der Aktivierung des Eingabezustands die integrierten Schaltungen in einen Vorbereitungszustand gebracht werden, in dem dem ersten Anschluss (22) eine Modussteuersignalfolge zur Speicherung in ein Modussteuerregister (30) in wenigstens einer der integrierten Schaltungen zugeführt wird, und dass anschliessend ein erster Inhalt des Modusregisters als erste Alternative ein erstes Steuersignal zum direkten Kurzschliessen (40) des ersten Anschlusses der betreffenden integrierten Schaltung an den zweiten Anschluss (24) zum unmittelbaren Weiterkoppeln der am ersten Anschluss empfangenen Informationen an einen dem ersten Anschluss entsprechenden und mit dem zweiten Anschluss verbundenen ersten Anschluss einer anderen integrierten Schaltung liefert und dass ein zweiter Inhalt des Modusregisters als zweite Alternative ein zweites Steuersignal zum Weiterverbinden des ersten Anschlusses unter Umgehung des Modusregisters mit einem Eingangsregister (32) zum Zuführen örtlicher Prüfmustersignale zu diesem Eingangsregister und zum Verbinden des zweiten Anschlusses unter Umgehung des Modusregisters (30) mit einem Ausgangsregister (36) zum Ableiten örtlicher Ergebnismustersignale daraus liefert.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der zweiten Alternative ein dritter Inhalt des Modussteuerregisters das Prüfmuster als ein n x m (n, m < 1)-Bit-Prüfmuster zur Serien/Parallel-Umwandlung zum Zuführen zu betreffenden Teilen auf dem Träger steuert.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der dritte Inhalt das Ergebnismuster zur Parallel/Serien-Umwandlung bei Ableitung aus betreffenden auf dem Träger angebrachten Teilen steuert.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass ein vierter Inhalt des Modussteuerregisters das Prüfmuster als ein (n × 1)-Bit-Prüfmuster mit einer Tiefe von 1 Bit zur Serien/Parallel-Wandlung als Emulierung eines im Eingangsregister (32) aus einer Verbindungsfunktion empfangenen Informationsmusters und ein (n × 1)- Bit-Ergebnismuster in dem Ausgangsregister (36) zur Parallel/Serien-Umwandlung als Darstellung eines einer Verbindungsfunktion zuzuführenden Informationsmusters steuert.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein fünfter Inhalt des Modussteuerregisters ein zusätzliches Steuerregister (34), das zwischen die ersten und zweiten Anschlüsse (22, 24) der betreffenden integrierten Schaltung anschliessbar ist, zum selektiven Füllen bistabiler Elemente in der integrierten Schaltung mit einem Binärwert bzw. zum Lesen von bistabilen Elementen ansteuert.

6. Träger mit einer Reihe integrierter Schaltungen, die nach dem Verfahren aus einem der Ansprüche 1 bis 5 prüfbar sind, dadurch gekennzeichnet, dass in der Folge jeweils der zweite Anschluss einer vorangehenden integrierten Schaltung in einer Kettenschaltung mit dem ersten Anschluss einer folgenden integrierten Schaltung verbunden ist.

7. Träger nach Anspruch 6, dadurch gekennzeichnet, dass aus zumindest einer integrierten Schaltung der zweite Anschluss sowohl mit dem ersten Anschluss der folgenden integrierten Schaltung in der Reihe als auch mit einem Funktionsanschluss anders als einem zweiten Anschluss einer integrierten Schaltung dieser Reihe verbunden ist.

8. Integrierte Schaltung zum Anbringen auf einem Träger nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass diese integrierte Schaltung (20) ein erstes (42, 46) und ein zweites (44, 48) Schaltmittel enthält, dass das erste (42, 46) Schaltmittel einen ersten Zustand zum Verbinden des Modussteuerregisters (30) zwischen den ersten und zweiten Anschluss und einen zweiten Zustand zum Isolieren des Modussteuerregisters enthält, dass das zweite Schaltmittel (44, 48) einen dritten Zustand zur Bildung eines Kurzschlusses zwischen dem ersten und dem zweiten Anschluss und einen vierten Zustand zum Verbinden eines weiteren Registers (32, 36) zwischen dem ersten und dem zweiten Anschluss enthält, und dass das weitere Register mit weiteren Ein- und Ausgängen (26, 28) der integrierten Schaltung zum parallelen Austauschen von Prüf- bzw. Ergebnismustern mehrerer Bits mit diesen Ein/Ausgängen verbindbar ist.

9. Integrierte Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass ein inneres Register (34) zwischen ersten und zweiten Anschlüssen (22, 24) verbindbar ist, dessen Parallelanschlüsse ausschliesslich mit inneren Bauteilen der integrierten Schaltung (20) verbindbar sind.

10. Integrierte Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass dieses innere Register (34) mehrfach ist und neben Steuersignalen auch ein Wählsignal des Modussteuerregisters (30) empfängt.

11. Integrierte Schaltung nach einem der Ansprüche 8, 9 oder 10, dadurch gekennzeichnet, dass der Kurzschluss (40) ein getaktetes Flipflop enthält.

12. Integrierte Schaltung nach einem der Ansprüche 8 bis 11, die mit einem Modussteuerregister (30), mit einem Eingangsregister (32), mit einem inneren Register (34) und einem Ausgangsregister (36) versehen ist, dadurch gekennzeichnet, dass zumindest zwei Kurzschlussverbindungen zum Kurzschliessen des Modussteuerregisters (30) und selektiv mindestens eines weiteren Registers zwischen den ersten und zweiten Anschlüssen vorhanden sind.

13. Integrierte Schaltung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass folgende Steuereingänge vorgesehen sind:

a) ein Prüfsteuereingang (TST) zum Ansteuern eines Prüfbetriebs zum seriellen Kommunizieren einer Prüfsignalfolge oder zum Steuern eines Operationsbetriebes,
b) ein Prüftakteingang (CL) zum Synchronisieren genannter Kommunikation,
c) ein Wähleingang (C/D) zum Verbinden entweder des Modussteuerregisters (30) oder eines anderen Registers (32, 36) mit dem ersten und/oder zweiten Anschluss (22, 24) im erwähnten Prüfbetrieb.

14. Träger (76) mit einer Reihe integrierter Schaltungen nach Anspruch 13, dadurch gekennzeichnet, dass die erwähnten drei Steuereingänge der Reihe parallel an drei externe Anschlüsse des Trägers angeschlossen sind.