DE3734304A1 - Verfahren zur herstellung einer integrierten mos-halbleiterschaltung - Google Patents
Verfahren zur herstellung einer integrierten mos-halbleiterschaltungInfo
- Publication number
- DE3734304A1 DE3734304A1 DE19873734304 DE3734304A DE3734304A1 DE 3734304 A1 DE3734304 A1 DE 3734304A1 DE 19873734304 DE19873734304 DE 19873734304 DE 3734304 A DE3734304 A DE 3734304A DE 3734304 A1 DE3734304 A1 DE 3734304A1
- Authority
- DE
- Germany
- Prior art keywords
- ions
- substrate
- spacers
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 256
- 239000000758 substrate Substances 0.000 claims description 137
- 150000002500 ions Chemical class 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 65
- 125000006850 spacer group Chemical group 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 31
- 239000002019 doping agent Substances 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 7
- 230000006378 damage Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000008439 repair process Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 239000002344 surface layer Substances 0.000 claims 2
- 238000005516 engineering process Methods 0.000 claims 1
- 238000010884 ion-beam technique Methods 0.000 description 44
- 238000000926 separation method Methods 0.000 description 27
- 230000000873 masking effect Effects 0.000 description 25
- 230000007704 transition Effects 0.000 description 23
- 238000002513 implantation Methods 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- 241000894007 species Species 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000002730 additional effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 235000010210 aluminium Nutrition 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- 206010053567 Coagulopathies Diseases 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000035602 clotting Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
- H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/082—Ion implantation FETs/COMs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung
von Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs).
Bei der Herstellung von Metalloxidhalbleiter-Feldeffekttran
sistoren (MOSFETs) entsteht eine Vielzahl von Problemen durch
Artefakte aus dem Herstellungsablauf. In den Source- und
Drain-Zonen im Innern des Halbleiters wird eine hohe Störstel
lenkonzentration benötigt, um einen guten elektrischen Kontakt
von der metallischen Grenzschicht zu den Source/Drain-Zonen
herzustellen und um den spezifischen Widerstand der Source
und Drain-Zonen zu erhöhen, wodurch die Leistungscharakteri
stik des MOS-Feldeffekttransistors erhöht wird. Auf der ande
ren Seite wird eine niedrige Störstellenkonzentration in den
Source- und Drain-Zonen benötigt, um das Eindringen heißer
Elektronen zu verhindern, die in der Isolierschicht zwischen
Gate-Elektrode und Halbleiterkörper eingefangen werden und
eine Abschwächung der Schwellenspannungscharakteristik bewir
ken. Diese widerstreitenden Erfordernisse für die Störstellen
konzentrationen in Source- und Drain-Zonen haben dazu geführt,
daß komplexe Prozeßabläufe entwickelt wurden, die in der Her
stellung schwierig sind und zu inkonsistenten Ergebnissen
führen.
Ionenimplantation ist eine Technik, um Störstellen in das
Substrat einzuführen und Source- und Drain-Zonen zu bilden.
Bei vorab durch Ionenimplantation eingebrachten Störstellen
wurde ein Phänomen beobachtet, das als Kanalbildung bekannt
ist. Die Kanalbildung ist ein Vorgang, bei dem ein signifikan
ter Teil der implantierten Ionen durch die inhärenten Zwi
schenräume zwischen den atomaren Ebenen des Halbleiterkri
stalls hindurchwandert, wenn der Ionenstrahl parallel zu den
Kristallflächen orientiert ist. Dies erlaubt den kanalisierten
Ionen, sich an deutlich tieferen Stellen des Halbleiterkörpers
abzusetzen als dies erwünscht ist. Die Tiefe der Ionen in
einem Halbleiterkristall nach einem Implantationsschritt, bei
dem eine Kanalbildung stattgefunden hat, ist schwer zu kon
trollieren. Dies trifft besonders für Ionen wie Phosphor- und
Borionen zu.
Bei der Herstellung von MOS-FETs sind in den Bereichen, die
direkt an die Zonen unter dem Gate-Bauteil angrenzen, flache
Übergänge für die Source- und Drain-Zonen erwünscht, weil die
Durchgreifspannung zwischen Source und Drain abnimmt, wenn die
Übergangstiefe zunimmt. Daher sind Source- und Drain-Übergän
ge, die gebildet wurden, nachdem Ionen durch Ionenimplantation
unter Kanalbildung in das Halbleitersubstrat eingelagert wor
den sind, von einer unkontrollierbaren Tiefe und haben gene
rell eine niedrige Durchgreifspannung (punch through
voltage).
Um den Kanalbildungseffekten entgegenzutreten, werden die
Kristallschichten des Substrats schräg zum Ionenstrahl ge
stellt, so daß flache Übergänge für die Source- und Drain-Zo
nen gebildet werden. Auf diese Weise werden die Ionen aus dem
Ionenstrahl nicht im wesentlichen parallel zu einem der Halb
leiterkristallkanäle vorangetrieben. Die Ionen müssen daher
ein Atom nahe der Oberfläche des Halbleiterkristalls treffen
und kommen in kurzem Abstand von der Oberfläche des Halblei
tersubstrats zur Ruhe.
Bei der Herstellung von MOS-FETs ist es wünschenswert, daß
jeder einzelne MOSFET so gebildet wird, daß Source- und Drain-
Zonen im wesentlichen symmetrisch zueinander sind. Die Im
plantierung bei einem Winkel, der die Kanalbildung vermeidet
und dadurch die Durchgriffsspannungscharakteristik des einzel
nen MOSFETs verbessert, bringt gleichzeitig einen MOSFET her
vor, bei dem Source- und Drain-Zonen asymmetrisch sind, und
kann daher die Leistungscharakteristik des Bauteils nachteilig
beeinflussen. Typische für die Herstellung integrierter Schal
tungen benutzte Ionenimplantierungsmaschinen lassen eine zu
fällige Orientierung der Plättchen auf der Implantierungshal
terung (chuck) zu. Diese zufällige Orientierung trägt in Ver
bindung mit dem Winkelimplantieren weiter zu den Herstellungs
problemen für MOSFETs durch ein uneinheitliches Maß von Asym
metrie von einem Scheibchen zum nächsten bei.
Eine Vielzahl von Prozeßabläufen wurden angewendet um einheit
liche MOSFET-Bautelemente herzustellen. Die ersten MOSFET-Bau
elemente wurden gefertigt indem man zuerst die Source- und
Drain-Zonen durch Diffusion bildete und dann das Gate festleg
te. Dies hatte den offensichtlichen Nachteil, daß zwei kriti
sche Maskierungsschritte gebraucht wurden. Die Bildung von
MOSFETs, bei denen das Gate-Bauteil nach Source und Drain
gebildet wurde, erforderte eine deutliche Überlappung des
Gates, um sicherzustellen, daß das Gate den gesamten Kanal
angemessen abdeckte. Der erste größere Fortschritt war, die
Polysilicium-Gate-Elektrode als Diffusionsmaske für die
Source- und Drain-Zonen zu verwenden (US-PS 34 75 234). Dies
gestattete dem Konstrukteur, einen Transistor mit minimaler
Überlappung herzustellen, indem das Erfordernis der Toleranz
der Maskierungsausrichtung in Richtung des Gates bezüglich der
Kanallänge ausgeräumt wurde.
Der nächste Fortschritt war, das Gate-Bauteil als Maske für
die Implantation zu verwenden (US-PS 34 81(030). Der Hauptvor
teil dieser Technik war, daß die Dosis genau kontrolliert
werden konnte und die Größe der Gate- zu Source- und Drain-Zo
nen-Überlappung minimal gehalten werden konnte. Andererseits
erwuchsen zwei neue Probleme aus dieser Technik.
Der Prozeß der Ionenimplantation oder des Ionenbeschusses
verletzte das Halbleitersubstrat. Diese Verletzung konnte nur
durch nachfolgende Hochtemperaturbehandlung (Brennen oder
Ausglühen) korrigiert werden. Die für diesen Brennschritt
erforderlichen Temperaturen im Halbleiterkörper brächten Alu
minium zum Schmelzen. Dadurch war die Verwendung eines Alumi
niumgates praktisch ausgeschlossen (US-PS 34 72 712).
Ein weiteres Problem trat aufgrund eingefangener heißer Elek
tronen auf. Dieses Problem ist dadurch lösbar, daß die Konzen
tration der Dotierstoffe in den Source- und Drain-Zonen sich
graduell über den Abstand des den Source- und Drain-Übergängen
benachbarten Bereichs ändert. Dann werden die Elektronen, die
den Übergang durchqueren, nicht auf hohe Geschwindigkeiten
beschleunigt. Ohne genügend Hochenergieelektronen in den Ka
nalzonen haben die Elektronen nicht genügend Energie, um in
den Isolator der Gate-Elektrode einzutreten.
Es wurden viele Techniken versucht, um abgestufte Übergänge zu
schaffen. Eine dieser Techniken verwendete eine Maskierungs
schicht auf der Gate-Elektrodenstruktur, die über die Ränder
des Gate-Bauteils überhing (US-PS 41 98 250). Diese Struktur
wird typischerweise so hergestellt, daß zuerst die Isolier
schicht der Gate-Elektrode, dann eine Schicht aus Gate-Elek
trodenmaterial und schließlich eine weitere Schicht gebildet
wird, die als Maskierung dient. Die Maskierungsschicht wird
mit gängigen Photomaskierungstechniken geätzt. Das Gate-Bau
teil wird selektiv naß geätzt und dann so überätzt, daß es die
aufliegende Maskierungsschicht unterschneidet.
Als nächstes wird das Bauelement bei einer Energie ionenim
plantiert, die ausreicht, daß die implantierten Ionen in den
Überhang der Maskierungsschicht eindringen. Nur ein Teil die
ser implantierten Ionen, die in den Überhang eindringen,
dringt jedoch bis in das isolierende Gebiet der Gate-Elektrode
vor und in das darunterliegende Substratmaterial ein. Dadurch
hat das Substrat unter dem Überhang der Maskierschicht eine
geringere Konzentration an Dotierstoff als das Substrat, das
nicht unterhalb der Maskierschicht liegt. Indem man auf diese
Ionenimplantation einen Hochtemperaturbrennschritt folgen
läßt, wird der Schaden am Substrat repariert und das Dotier
mittel aktiviert.
Eine andere ähnliche Technik verwendet die gleiche Struktur
wie vorher beschrieben mit der überhängenden Maskierschicht.
Hier werden die Source- und Drain-Dotierstoffe mit zwei Ionen
implantierungsschritten eingeführt. Die erste Implantierung
wird bei niedriger Energie und relativ großer Dosis durchge
führt. Die überhängende Maskierungsschicht wird daraufhin
entfernt. Die zweite Implantierung wird bei niedriger Energie
und niedriger Dosis durchgeführt. Die Dotierstoffkonzentration
im Substrat, das direkt an die Zone unter dem Gate-Bauteil
angrenzt, ist relativ gering. Die Dotierstoffkonzentration im
Substrat, das von der Zone unter dem Gate-Bauteil um den Ab
stand der überhängenden Maskierungsschicht seitlich entfernt
liegt, ist relativ hoch. Nach dem Brennvorgang ist ein MOSFET
mit abgestuftem Übergang entstanden. Der Nachteil dieser bei
den Techniken ist, daß eine sehr genaue Steuerung über die
Ätzzeit des Gate-Bauteil-Materials erforderlich ist. Es ist
schwierig, einheitliche Ergebnisse für die Länge des abgestuf
ten Bereichs von Source- und Drain-Übergang von einer Herstel
lungscharge zur nächsten zu erhalten.
Bei einer anderen Methode wird zunächst das isolierte Gate-
Elektrodenbauteil gebildet, dann werden zwei verschiedene
Spezies desselben Leitungstyps in die Source- und Drain-Zonen,
die an das Gebiet unter dem Gate angrenzen, implantiert. Die
Dotierstoffe für diese Technik werden nach unterschiedlichen
Diffusionskonstanten ausgewählt. Daraufhin treibt der Brenn
vorgang, der zum Reparieren von Kristallschäden und zum Akti
vieren der Dotierstoffe benötigt wird, die schneller diffun
dierende Spezies weiter voran. Dies bildet einen abgestuften
Übergang aus. Leider ist diese Methode selbstlimitierend. Die
Diffusionsfähigkeit der Halbleiterdotierstoffe ist nicht nur
eine Funktion der Diffusionskonstanten der jeweiligen Spezies,
sondern auch eine Funktion der Dotierstoffkonzentration. Des
wegen wird die abgestufte Zone normalerweise kürzer sein, als
es mit anderen Methoden möglich wäre. Da die langsam diffun
dierende Spezies immer das Gate unterlappt, können die Gate
-unterstützten Durchbruchspannungen nach diesem Verfahren
nicht günstig sein.
Eine andere Technik zur Herstellung gestufter Übergänge besteht
darin, zunächst das Gate-Bauteil zu bilden und dann eine ein
heitliche Maskierschicht über die Struktur zu legen. Durch
anisotropes Ätzen dieser Maskierschicht werden Abstandsstücke
an den vertikalen Seitenwänden des Gate-Bauteils zurückgelas
sen, die aus Maskiermaterial bestehen. Als nächstes wird eine
Implantierung der Source- und Drain-Zonen mit großer Dosis an
der Struktur mit den Seitenwand-Abstandsstücken durchgeführt.
Die Seitenwand-Abstandsstücke halten diese implantierten Ionen
davon ab, das Substrat zu erreichen. Diese Implantierung mit
großer Dosis bildet auf der Struktur mit den Seitenwand-Ab
standsstücken im Substrat implantierte Zonen, die seitlich
beabstandet vom Gate-Bauteil sind. Durch selektives Ätzen
werden die Seitenwand-Abstandsstücke sodann entfernt. Danach
folgt eine Implantierung mit niedriger Dosis, um den Bereich
niedriger Konzentration der abgestuften Source- und Drain-
Übergänge zu bilden. Diese Technik hatte den Vorteil gegen
über den früheren Methoden, daß die Länge der schwach dotier
ten Zonen genauer kontrolliert werden konnte als mit der oben
beschriebenen überhängenden Struktur, weil die Dicke der Mas
kierungsschicht leichter gesteuert werden kann. Wegen dieses
Vorteils und wegen der Möglichkeit, engere Prozeßkontrollen zu
entwickeln, sind Bauelemente mit immer kleineren Abmessungen
möglich. Trotz alledem bringt dieser Prozeßablauf zwei alte
Probleme zurück. Die schwachdotierte Implantierung muß entwe
der (1) bei kleinem Winkel durchgeführt werden, um eine Kanal
bildung zu vermeiden und einen flachen Übergang auszubilden,
was zwangsläufig uneinheitliche und asymmetrische MOSFETs
ergibt und Probleme bei Herstellung und Entwurf aufwirft, oder
(2) wenn die Implantierung im wesentlichen vertikal durchge
führt wird, werden uneinheitliche Übergangstiefen erhalten.
Tiefe Source- und Drain-Übergänge verursachen eine Herabset
zung der Durchgriffsspannung. Da die Durchgriffsspannung den
Bereich annehmbarer Betriebsspannungen herabsetzt, werden
dadurch die möglichen Anwendungen für den MOSFET-Benutzer
reduziert. Daher besteht ein Bedarf an einem verbesserten
Verfahren zur Herstellung von MOSFETs mit abgestuften Übergän
gen. Dieser Bedarf wird durch die Erfindung befriedigt.
Die Erfindung stellt ein verbessertes Verfahren zur Herstel
lung von MOSFETs mit abgestuften Source- und Drain-Übergängen
zur Verfügung. Ein isoliertes Gate-Bauteil wird gebildet, und
danach wird eine erste selektiv ätzbare Maskierungsschicht auf
der Oberseite und den Seitenwänden des isolierten Gate-Bau
teils und auf dem Halbleiterkörper gebildet. Eine zweite Mas
kierungsschicht wird auf der Oberfläche der ersten Maskie
rungsschicht gebildet. An der zweiten Maskierungsschicht wird
ein anisotropes Ätzen durchgeführt. Das anisotrope Ätzen läßt
aus der zweiten Maskierungsschicht gebildete Abstandsstücke
auf den Seitenwänden des isolierten Gate-Bauteils über der
ersten Maskierungsschicht stehen.
Diese Struktur wird dann einem Ionenimplantationsschritt mit
hoher Dosierung ausgesetzt. Die Abstandsstücke verhindern ein
Eindringen einer hohen Ionendosis in das Substrat, das an die
Zone unter dem Gate angrenzt.
Die Abstandsstücke an den Seitenwänden werden entfernt. Danach
wird die Struktur einem niedrigdosierten Ionenimplantierungs
schritt unterworfen. Die resultierenden implantierten Zonen
haben jeweils Bereiche niedriger Konzentration, die an die
Zone unter dem Gate angrenzen, und Bereiche hoher Konzentrati
on, die von der Zone unter dem Gate entsprechend der Dicke der
Abstandsstücke ohne Kanäle beabstandet sind. Ein Ionenstrahl,
der in eine amorphe Struktur eindringt, wird gestreut, so daß
der Strahl bei Anregung der amorphen Struktur nicht mehr
gleichförmig ist und in einer kristallinen Struktur nicht zur
Kanalbildung neigt.
Die erste Maskierungsschicht ist eine amorphe Struktur. Die
zweite Implantierung dringt in die erste Maskierungsschicht
direkt neben dem Gate im wesentlichen rechtwinklig zur Ober
fläche des Halbleiterkörpers ein. Auf diese Weise werden sym
metrische Source- und Drain-Zonen gebildet.
Ein Großteil der Energie der zu implantierenden Ionen wird
beim Durchdringen der ersten Maskierungsschicht verbraucht. Es
entsteht eine extrem flache Implantierungszone. Auf diese
Schritte folgt ein Hochtemperaturbrennvorgang, der bei der
Ionenimplantation hervorgerufene Halbleiterkristallschäden
repariert und die dotierenden Ionen aktiviert. Auf diese Weise
wird ein MOSFET gebildet, der (1) symmetrisch zum Gate ausge
bildete Source- und Drain-Zonen, (2) flache Übergänge zur
Verbesserung der Durchgriffsspannungscharakteristik, (3) nied
rig dosierte Zonen, um das Eindringen heißer Elektronen zu
verhindern und so die Zuverlässigkeit zu verbessern, (4) hoch
dosierte Zonen hat, um die Betriebscharakteristik zu verbes
sern, und (5) die hochdosierte Implantierung vom Gate-Band
ausspart, um die Gate-gesteuerte Durchbruchsspannung für An
wendung bei Hochspannungsbetrieb zu verbessern.
Das resultierende Bauelement ist ein wesentlich verbesserter
MOSFET. Ein isoliertes Gate-Bauteil ist auf einem Abschnitt
eines Halbleiterkörpers angeordnet. Im Halbleiterkörper sind
Source- und Drain-Zonen, die sich ein kurzes Stück in das
Gebiet unterhalb des Gate-Bauteils und auf beiden Seiten des
Gate-Bauteils erstrecken. Diese Source- und Drain-Zonen sind
genau symmetrisch zueinander. Seitlich entfernt vom Gate-Bau
teil erstreckt sich ein flaches leicht dotiertes Gebiet der
Source- und Drain-Zonen aus, das in ein tieferes und stärker
dotiertes Gebiet der Source- und Drain-Zonen übergeht, das
eine hohe Gate-gestützte Durchschlagsspannung bewirkt.
Dieses Verfahren ist erheblich verbessert gegenüber früheren
MOSFET-Herstellungsverfahren. Es ist besser kontrollierbar und
ermöglicht einheitlichere Herstellungsergebnisse. Die spezifi
sche Länge und Tiefe der leicht dotierten Zone kann Mal für
Mal genau reproduziert werden.
Im folgenden werden drei Ausführungsbeispiele der Erfindung
unter Bezugnahme auf die Zeichnung beschrieben. In der Zeich
nung zeigen:
Fig. 1A einen schematischen Vertikalschnitt durch ein
Substrat mit einer Siliziumdioxidschicht und
einem Gate-Bauteil bei einem ersten Ausfüh
rungsbeispiel;
Fig. 1B das Substrat von Fig. 1A mit einer zusätzli
chen Isolierschicht;
Fig. 1C das Substrat von Fig. 1B mit einer zusätzli
chen Oxidschicht;
Fig. 1D das Substrat von Fig. 1C nach einem Ätzschritt
zur Bildung von Abstandsstücken;
Fig. 1E das Substrat von Fig. 1D während eines Ionen
implantationsschrittes;
Fig. 1F das Substrat von Fig. 1E nach einem zusätzli
chen Ätzschritt;
Fig. 1G das Substrat von Fig. 1F während eines Ionen
implantationsschrittes; und
Fig. 1H das Substrat von Fig. 1G mit den im Substrat
gebildeten abgestuften Übergängen;
Fig. 2A ein Substrat mit einer Oxidschicht und einem
Gate-Bauteil bei einem zweiten Ausführungsbei
spiel;
Fig. 2B das Substrat von Fig. 2A mit einer zusätzli
chen Oxidschicht;
Fig. 2C das Substrat von Fig. 2B mit einer weiteren
Oxidschicht;
Fig. 2D das Substrat von Fig. 2C nach einem Ätzschritt
zur Bildung von Abstandsstücken;
Fig. 2E das Substrat von Fig. 2D nach einem zusätzli
chen Ätzschritt;
Fig. 2F das Substrat von Fig. 2E während einer Ionen
implantation; und
Fig. 2G das Substrat von Fig. 2F mit einem abgestuften
Übergang;
Fig. 3A einen schematischen Vertikalschnitt durch ein
Substrat einschließlich einer Oxidschicht und
zweier Gate-Bauteile bei einem dritten Ausfüh
rungsbeispiel der Erfindung;
Fig. 3B das Substrat von Fig. 3A mit einer zusätzli
chen Oxidschicht;
Fig. 3C das Substrat von Fig. 3B mit einer weiteren
Oxidschicht;
Fig. 3D das Substrat von Fig. 3C nach einem Ätzschritt
zur Bildung von Abstandsstücken;
Fig. 3E das Substrat von Fig. 3D nachdem ein Abschnitt
des Substrats mit einer photoresistenten
Schicht überzogen worden ist;
Fig. 3F das Substrat von Fig. 3E während eines Ionen
implantationsschrittes;
Fig. 3G das Substrat von Fig. 3F nach einem Ätz
schritt;
Fig. 3H das Substrat von Fig. 3G während eines zweiten
Ionenimplantationsschrittes;
Fig. 3I das Substrat von Fig. 3H nachdem ein weiterer
Abschnitt des Substrats mit einer photoresi
stenten Schicht bedeckt worden ist;
Fig. 3J das Substrat von Fig. 3I nach einem Ätz
schritt;
Fig. 3K das Substrat von Fig. 3J während eines Implan
tationsschrittes zur Bildung abgestufter Über
gänge; und
Fig. 3L das Substrat von Fig. 3k mit Source- und
Drain-Zonen.
In der folgenden Beschreibung der drei Ausführungsbeispiele
werden allgemein bekannte MOS-Techniken nicht beschrieben.
Verschiedene bekannte Techniken und Verfahren können bei der
Herstellung der Ausführungsbeispiele verwendet werden.
Fig. 1A zeigt ein an beiden Enden von dicken feldisolierenden
Trenngebieten 10 begrenztes Halbleitersubstrat 30. Die Trenn
gebiete 10 erstrecken sich oberhalb und unterhalb der Oberflä
che des Halbleitersubstrats 30. Eine Schicht 40 bedeckt die
Oberfläche von beiden Trenngebieten 10 und vom Substrat 30.
Auf einem Bereich der Oberfläche von Schicht 40 über dem Sub
strat 30 und beabstandet von den Trenngebieten 10 befindet
sich ein isoliertes Gate-Bauteil 20. Die Schicht 40 direkt
unterhalb des Gate-Bauteils 20 kann dicker oder dünner sein
als die anderen Bereiche von Schicht 40. Schicht 40 ist hier
unterhalb des Gate-Bauteils 20 etwas dicker gezeigt.
Fig. 1B zeigt die Struktur gemäß Fig. 1A nachdem die Isolier
schicht 40 über dem Halbleitersubstrat 30 und den Trennberei
chen 10 dicker geworden und bereits auf Oberseite und Seiten
wände des Gate-Bauteils 20 aufgewachsen ist. Die veränderte
Schicht 40 ist in Fig. 1B als Schicht 40 a bezeichnet.
Fig. 1C zeigt die Struktur gemäß Fig. 1B, wobei eine Schicht
50 gleichförmig auf die Oberfläche von Schicht 40 a niederge
schlagen ist.
Fig. 1D zeigt die Struktur aus Fig. 1C, nachdem die Oberseite
von Schicht 50 senkrecht von oben anisotrop entfernt wurde.
Schicht 50 bleibt nur an den vertikalen Seitenwänden von
Schicht 40 a in einem durch Schicht 40 a bestimmten Abstand von
Gate-Bauteil 20 stehen und bildet die Abstandsstücke 50 a.
Manchmal können auch Bereiche der Schicht 40 a entfernt werden,
wodurch sich dünnere Gebiete der Isolierschicht 40 a bilden.
Dieser Fall ist bei dem hier beschriebenen Ausführungsbeispiel
durch Schicht 40 b gezeigt.
Bereiche der Isolierschicht 40 a können zusammen mit Bereichen
der Isolierschicht 50 entfernt werden oder auch nicht. Die
verbleibende Struktur von Isolierschicht 40 a ist als Isolier
schicht 40 b gezeigt. 40 b ist über dem Halbleitersubstrat 30
dünner, nämlich in den Bereichen von Schicht 40 a, die nicht
unter den Abstandstücken 50 a liegen.
Fig. 1E zeigt die Struktur von Fig. 1D beim Beschuß mit Ionen
strahlen 60. Die Ionen des Ionenstrahls 60 durchdringen
Schicht 40 a und treten in Substrat 30 ein, wo sie implantierte
Zonen 70 zwischen den am weitesten von Gate-Bauteil 20 ent
fernten senkrechten Kanten der Abstandsstücke 50 a und den
Trenngebieten 10 bilden. Ionenstrahl 60 trifft auf die Struk
tur im wesentlichen senkrecht auf.
Fig. 1F zeigt die Struktur von Fig. 1E, von der bestimmte
Oberflächenbereiche selektiv entfernt wurden. Die Abstands
stücke (50 a) an den Seitenwänden wurden vollständig entfernt.
Bereiche der Isolierschicht 40 b können von den Trenngebieten
10 und von solchen Stellen über Substrat 30, die vorher nicht
unter den Abstandsstücken 50 a gelegen haben, völlig entfernt
werden; die verbleibenden Teile der Schicht über und neben dem
Gate-Bauteil 20 bilden Schicht 40 c. Unter bestimmten Umständen
können die Trenngebiete 10 ebenfalls leicht dünner geworden
sein; sie werden dann zu Trenngebieten 10 a. Diese Änderungen
in Schicht 40 b und Trenngebiet 10 a sind jedoch nicht notwen
dig.
Fig. 1G zeigt die Struktur von Fig. 1F nach Bestrahlung mit
Ionenstrahl 80. Die Ionen aus Ionenstrahl 80 durchdringen
Schicht 40 c und bilden ionenimplantierte Zonen 90 im Substrat
30. Die ionenimplantierten Zonen 90 werden im Substrat 30
gebildet zwischen den an die Regionen unterhalb der Bereiche
von Schicht 40 c angrenzenden Gebieten von Substrat 30 an den
Seitenwänden von Gate-Bauteil 20 und den Trenngebieten 10.
Ionenstrahl 80 trifft auf die Oberfläche der Struktur im we
sentlichen lotrecht auf.
Diejenigen Bereiche der implantierten Zone 90, die von Ionen
des Ionenstrahls 80 nach Durchdringung der Isolierschicht 40 c
gebildet wurden, sind flacher als die übrigen Bereiche der
ionenimplantierten Zone 90. Diejenigen Bereiche der ionenim
plantierten Zone 90, die nicht unterhalb der Isolationsschicht
40 c nicht innerhalb der implantierten Region 70 liegen, können
etwas tiefer sein als die Bereiche der ionenimplantierten Zone
90 innerhalb der ionenimplantierten Region 70.
Fig. 1H zeigt die Struktur von Fig. 1G, wobei die ionenimplan
tierten Regionen 70 und 90 sowohl vertikal als auch seitlich
weiter in das Substrat 30 hineingetrieben wurden, um die
Source- und Drain-Übergänge 100 zu bilden. Mindestens ein Teil
der Ionen aus den ionenimplantierten Zonen 70 oder 90 wird
unter das Gate-Bauteil 20 getrieben, so daß die Übergänge 100
sich unter die Ränder des Bauteils 20 ausdehnen.
Im folgenden wird die Verfahrensführung bei der Herstellung
des ersten Ausführungsbeispiels beschrieben:
Auf einem Teil des Halbleitersubstrats 30 und im Bereich zwi
schen zwei Oxidschichten 10 wird eine thermische Oxidschicht
40 aufgewachsen, die als Gate-Elektrodenisolation dient. Auf
der Oberfläche von Isolierschicht 40 wird leitendes Material
aufgebracht und dann zur Bildung von Gate-Bauteil 20 geformt
und geätzt. Die Struktur wird danach einer weiteren thermi
scher Oxidation ausgesetzt, die die Dicke der thermischen
Oxidschicht 40 vergrößert, wobei sich Schicht 40 a über Sub
strat 30, Trenngebieten 10 und Oberseite und Seitenwänden des
Gate-Bauteils 20 bildet. Eine Niedertemperatur-Oxidschicht 50
wird auf der Oberfläche der thermischen Oxidschicht 40 a nie
dergeschlagen. Die Niedertemperatur-Oxidschicht wird einem
anisotropen Ätzverfahren ausgesetzt, das nur von der äußersten
Oberseite Oxidmaterial entfernt. Durch Einstellen der richti
gen Zeitdauer des Ätzvorgangs auf Schicht 50 bleiben von
Schicht 50 nur die Abstandsstücke 50 a an den Seitenwänden des
Gate-Bauteils 20 außerhalb der thermischen Oxidationsschicht
40 b.
Die seitliche Dicke der Schicht 50 a ist ungefähr gleich der
Dicke der aufgebrachten Schicht 50. Eine solche Schichtdicke
eines Niedertemperaturoxids ist relativ einfach präzise zu
steuern. Das anisotrope Ätzen zum Entfernen der Niedertempera
tur-Oxidschicht 50 kann auch Teile der thermischen Oxidschicht
entfernen. Es kann ein Verdünnen der Teile der thermischen
Oxidationsschicht 40 a auftreten, die nicht durch die Abstands
stücke der Seitenwände 50 a vom anisotropen Ätzen geschützt
sind. So können Teile der thermischen Oxidschicht 40 oder der
Oberseite des Gate-Bauteils 20 und über dem Halbleitersubstrat
30 durch den anisotropen Ätzschritt angeätzt werden, wobei die
thermische Oxidschicht 40 b verbleibt.
Diese Struktur wird dann einem ersten Ionenimplantations
schritt unterworfen. Weil die thermische Oxidschicht 40 b eine
amorphe Atomstruktur aufweist, wird Ionenstrahl 60 beim Durch
gang durch die thermische Oxidschicht 40 b gestreut, und im
Halbleitersubstrat 30 ist keine Kanalbildung möglich. Daher
kann der erste Implantationsschritt unter im wesentlichen
senkrechtem Winkel zu Substrat 30 durchgeführt werden. Die
ionenimplantierten Zonen 70 werden in genau gesteuerter Art
und Weise gebildet, und zwar symmetrisch zum Gate-Bauteil 20.
Die Abstandsstücke werden dann entfernt. Dies geschieht typi
scherweise durch gebräuchliche Naßätzmethoden. Gelegentlich
kann dieser Ätzschritt die thermische Oxidschicht 40 b sowie
die Trennbereiche 10 angreifen. Die resultierende Struktur
braucht unter Umständen keine Oxidschicht zu haben, außer
dort, wo Schicht 40 b vorher durch die Seitenwand-Abstands
stücke 50 a geschützt war. Daher kann das Substrat 30 und die
Oberfläche des Gate-Bauteils 20 exponiert werden. Dies ist
aber weder notwendig noch wichtig für die Erfindung.
Diese Struktur wird dem Ionenstrahl 80 ausgesetzt, dessen
Ionen vom gleichen Leitungstyp sein müssen wie die des Ionen
strahls 60. Der Teil von Ionenstrahl 80, der in die verblei
benden Bereiche der thermischen Oxidschicht 40 c eindringt,
bildet im Halbleitersubstrat 30 flache implantierte Zonen.
Dies beruht auf der Tatsache, daß ein Ionenstrahl, wenn er
eine thermische Oxidschicht durchdringt, bevor er in das Halb
leitersubstrat eindringt, gestreut wird und nicht mehr zur
Kanalbildung fähig ist. Der Teil von Ionenstrahl 80, der in
die zuvor ionenimplantierte Zone 70 eintritt, ist ebenfalls
nicht zur Kanalbildung befähigt, weil Ionenstrahl 60 bei der
Ionenimplantation der Zone 70 die Kristallstruktur des Halb
leitersubstrats 30 durchbrochen hat. Daher ist die ionenim
plantierte Zone 70 eine amorphe Struktur, durch die eine Ka
nalbildung nicht möglich ist. Der Teil von Ionenstrahl 80, der
zwischen der ionenimplantierten Zone 70 und der thermischen
Oxidschicht 40 c in das Halbleitersubstrat 30 eintritt, kann im
Halbleitersubstrat 30 einer Kanalbildung ausgesetzt sein. Die
Länge dieser durchtunnelten Zone kann durch den Ätzprozess,
der die Seitenwand-Abstandsstücke 50 a entfernt, gesteuert
werden. In den meisten Fällen ist die durchtunnelte Zone genü
gend klein, so daß die Leistung des Bauteils nicht nachteilig
beeinflußt wird.
Die ganze Struktur wird einem Hochtemperaturbehandlungsschritt
ausgesetzt, um einen Teil der implantierten Ionen in Zone 90
und/oder 70 unter den Rand des Gate-Bauteils 20 diffundieren
zu lassen, wodurch die Ionenspezies im Kristall aktiviert und
die durch die Ionenimplantation verursachten Kristallschäden
repariert werden.
Im folgenden wird auf das zweite Ausführungsbeispiel Bezug
genommen.
Fig. 2A zeigt ein an beiden Enden durch dicke feldisolierende
Trenngebiete 110 begrenztes Halbleitersubstrat 130. Die Trenn
gebiete 110 erstrecken sich oberhalb und unterhalb der Ober
fläche des Substrats 130. Schicht 140 bedeckt die Oberflächen
des Substrats 130 und der Trenngebiete 110. Auf einem Teil der
Oberfläche von 140 über Substrat 130 und beabstandet von den
Trenngebieten 110 liegt das isolierte Gate-Bauteil 120. Die
Schicht 140 direkt unterhalb des Gate-Bauteils 120 kann dicker
sein als die übrigen Bereiche von Schicht 140 oder dünner.
Hier ist Schicht 140 unterhalb des Gate-Bauteils 120 etwas
dicker gezeigt.
Fig. 2B zeigt die Struktur von Fig. 2A, wobei Isolierschicht
140 über dem Halbleitersubstrat 130 und den Trenngebieten 110
dicker geworden ist und auch auf die Oberseite und die Seiten
wände von Gate-Bauteil 120 aufgewachsen ist. Die veränderte
Schicht 140 ist in Fig. 2B als Schicht 140 a gezeigt.
Fig. 2C zeigt die Struktur von Fig. 2B, nachdem Schicht 150
mit gleichförmiger Dicke auf die Oberfläche von Schicht 140
aufgebracht wurde.
Fig. 2D zeigt die Struktur von Fig. 2C, wobei die Oberfläche
von Schicht 150 anisotrop senkrecht von oben entfernt wurde.
Schicht 150 bleibt nur an den vertikalen Seitenwänden von
Schicht 140 a bestehen, und zwar um Schicht 140 beabstandet von
Gate-Bauteil 120 und bildet die Abstandsstücke 150 a. Manchmal
können auch Teile von Schicht 140 a entfernt sein, wodurch
dünnere Bereiche der Isolierschicht 140 a entstehen. Dies ist
in diesem Ausführungsbeispiel gezeigt durch Schicht 140 b.
Fig. 2E zeigt die Struktur von Fig. 2D nach Entfernung der
Schicht 150 a. Das Entfernen von Schicht 150 a entfernt auch
Teile von Schicht 140 b und läßt Schicht 140 c zurück. Schicht
140 c besteht aus Bereichen mit drei unterschiedlichen Dicken.
Der dickste vertikale Bereich von Schicht 140 c grenzt auf
beiden Seiten direkt an das Gate-Bauteil 120 an. Der Bereich
mittlerer Dicke von Schicht 140 c ist vom Gate-Bauteil 120
durch die dicksten Bereiche von Schicht 140 c beabstandet und
liegt auf beiden Seiten von Gate-Bauteil 120. Die mittleren
Bereiche von Schicht 140 c liegen unterhalb der Zonen, wo die
Schichten 150 a in Fig. 2D angeordnet waren. Die dünnsten Be
reiche von Schicht 140 c sind von Gate-Bauteil 120 durch die
dicksten und mittleren Bereiche von Schicht 140 c getrennt und
auf beiden Seiten des Gate-Bauteils 120 gelegen. Die dünnen
Bereiche von Schicht 140 c können, abhängig von der jeweiligen
Anwendung, gänzlich entfernt sein.
Fig. 2F zeigt die Struktur von Fig. 2E, auf die Ionenstrahl
160 auftreffen gelassen wird. Die Ionen von Ionenstrahl 160
durchdringen Schicht 140 c und treten in Substrat 130 ein, um
ionenimplantierte Regionen 170 zu bilden. Bei der Bildung der
ionenimplantierten Regionen 170 durchdringen die Ionen des
Ionenstrahls 160 die dünnen und mittleren Bereiche von Schicht
140 c. Praktisch alle Ionen des Ionenstrahls 160 durchdringen
den dünnen Bereich der Schicht 140 c, erreichen das Substrat
130 und bilden relativ tiefe Bereiche der ionenimplantierten
Zonen 170. Ein Teil der Ionen von Ionenstrahl 160, die die
mittleren Bereiche von Schicht 140 c durchdringen, werden in
den mittleren Bereichen von Schicht 140 c eingefangen, so daß
nur eine geringere Zahl von Ionen in Substrat 130 eindringen
kann. Die Ionen aus Ionenstrahl 160, die die mittleren Berei
che von Schicht 140 c durchdringen, treten in Substrat 130 ein
und bilden relativ flache Gebiete der implantierten Zone 170.
Ionenimplantierte Gebiete 170 werden im Substrat 130 zwischen
den dicksten Bereichen von Schicht 140 c und den Trenngebieten
110 gebildet. Ionenstrahl 160 trifft im wesentlichen senkrecht
auf die Struktur (Fig. 2F) auf.
Fig. 2G zeigt die Struktur von Fig. 2F, wobei die ionenimplan
tierte Region 170 seitlich und vertikal weiter in das Substrat
130 hineingetrieben wurde und die Übergänge 200 bildet. Ein
genügender Anteil der Ionen innerhalb der ionenimplantierten
Regionen 170 dringt unter das Gate-Bauteil 120, so daß sich
die Übergänge 200 unter die Ränder des Gate-Bauteils 120 aus
dehnen.
Im folgenden wird die Verfahrensführung bei dem zweiten Aus
führungsbeispiel beschrieben:
Auf einem Teil des Halbleitersubstrats 130 in einem Bereich
zwischen zwei Oxidschichten 110 wird eine thermische Oxid
schicht 140 aufgewachsen, die als Gate-Elektrodenisolation
dient. Leitendes Material wird auf der Oberfläche von Isolier
schicht 140 aufgebracht und wird dann zur Bildung des Gate-
Bauteils 120 definiert und geätzt. Die Struktur wird dann
weiterer thermischer Oxidation ausgesetzt, die die Dicke der
thermischen Oxidschicht 140 vergrößert, wobei sich Schicht
140 a über dem Substrat 130, den Trenngebieten 110 und Obersei
te und Seitenwänden des Gate-Bauteils 120 bildet. Eine Nieder
temperatur-Oxidschicht 150 wird auf der Oberfläche der thermi
schen Oxidschicht 140 a aufgebracht. Die Niedertemperaturoxid
schicht wird einem anisotropen Ätzen ausgesetzt, welches Oxi
dationsmaterial nur von der äußersten Oberfläche entfernt.
Durch richtige Einstellung der Ätzzeit auf Schicht 150 ver
bleiben von Schicht 150 Abstandsstücke 150 a an den Seitenwän
den des Gate-Bauteils 120 neben der thermischen Oxidschicht
140 b.
Die seitliche Schichtdicke von Schicht 150 a ist ungefähr
gleich der Dicke der aufgebrachten Schicht 150. Diese Schicht
eines Niedertemperaturoxids ist relativ einfach auf eine ge
naue Dicke steuerbar. Das anisotrope Ätzen, das zur Entfernung
der Niedertemperaturoxidschicht 150 durchgeführt wird, kann
auch Teile der thermischen Oxidationsschicht 140 a entfernen.
Es kann ein Verdünnen derjenigen Bereiche von der thermischen
Oxidationsschicht 140 a auftreten, die vor dem anisotropen
Ätzschritt nicht durch die Abstandsstücke der Seitenwände 150 a
geschützt waren. So können Bereiche der thermischen Oxid
schicht 140 a auf der Oberfläche des Gate-Elektrodenbauteils
120 und oberhalb des Halbleitersubstrats 130 durch den aniso
tropen Ätzschritt etwas geätzt werden, wodurch die thermische
Oxidschicht 140 b entsteht.
Die Abstandsstücke 150 a werden dann entfernt. Dies wird typi
scherweise durch gängige Naßätztechniken bewerkstelligt. Die
ser Ätzschritt greift die thermische Oxidschicht 140 b und die
Trenngebiete 110 an. Das Oxid der Restschicht 140 c bleibt
unter Umständen nur dort, wo Schicht 140 b vorher von den Sei
tenwand-Abstandsstücken 150 a geschützt war. Daher werden unter
Umständen Substrat 130 und die Oberseite des Gate-Bauteils 120
exponiert. Dies ist aber nicht notwendig oder wichtig für die
Erfindung.
Die Struktur von Schicht 140 c hat drei gesonderte Dickenberei
che. Angrenzend an Gate-Bauteil 120 ist der dickste Bereich.
Angrenzend an die dicken Gebiete, aber beabstandet von Gate-
Bauteil 120, sind mitteldicke Gebiete. Angrenzend an die
mitteldicken Gebiete, entfernt von Gate-Bauteil 120, sind die
dünnsten Gebiete.
Diese Struktur wird Ionenstrahl 160 ausgesetzt. Ionenstrahl
160 durchdringt Schicht 140 c und tritt in Substrat 130 ein,
wobei ionenimplantierte Zonen 170 gebildet werden. Wenn der
Ionenstrahl zuerst eine amorphe Struktur durchdringt, tritt
keine Kanalbildung auf, weil der Ionenstrahl gestreut wird und
die Ionen keine einheitliche Richtung mehr besitzen. Daher ist
in diesem Ausführungsbeispiel die implantierte Zone, die an
Gate-Bauteil 120 angrenzt flach, weil zunächst Schicht 140 c
durchdrungen wurde.
Schicht 140 a muß genügend dick aufgewachsen werden, damit ein
Teil der Ionen aus Ionenstrahl 160 die mitteldicken Bereiche
von Schicht 140 c nicht durchdringen kann (die Dicke von
Schicht 140 c hängt ab davon, wie dick Schicht 140 a aufgewach
sen wurde). Weil ein Teil der Ionen aus Ionenstrahl 160 das
Substrat 130 nicht erreicht, ist die Konzentration von Ionen
in der ionenimplantierten Zone 170 unterhalb des Bereichs
mittlerer Dicke von Schicht 140 c kleiner als die Konzentration
von Ionen in der implantierten Zone 170 unterhalb des Bereichs
geringster Dicke von Schicht 140 c.
Die gesamte Struktur wird einem Hochtemperaturbehandlungs
schritt unterworfen, um einen Teil der implantierten Ionen aus
Zone 170 unter die Ränder von Gate-Bauteil 120 diffundieren zu
lassen, die Ionenspezies im Kristall zu aktivieren und um
Kristallfehler zu reparieren, die durch die Ionenimplantation
hervorgerufen wurden.
Das dritte Ausführungsbeispiel (Fig. 3) zeigt die Verwendung
der Erfindung zur Herstellung von Komplementär-MOS(CMOS)-Bau
teilen. Dieses Ausführungsbeispiel zeigt die Bildung eines
Transistors mit den Verfahrensschritten des ersten Ausfüh
rungsbeispiels und eines zweiten Transistors mit den Verfah
rensschritten des zweiten Ausführungsbeispiels.
Fig. 3A zeigt eine Struktur mit zwei angrenzenden, zusammen
hängenden Substraten 230 und 231 von unterschiedlichem Lei
tungstyp. Jedes der Substrate ist an beiden Enden von dicken
feldisolierenden Trenngebieten 210 begrenzt. Eines der Trenn
gebiete 210 begrenzt die zusammenhängenden Enden der beiden
Substrate 230 und 231. Die Isolierschicht 240 liegt über den
Trenngebieten 210 und bedeckt die Oberflächen der Substrate
230 und 231. Auf einem Bereich der Isolierschicht 240 über
Substrat 230 und beabstandet von den Trennbereichen 210 ist
das Gate-Bauteil 220 angeordnet. Über einem Bereich von Sub
strat 231 auf Schicht 240 und beabstandet von den Trenngebie
ten 210 ist Gate-Bauteil 221 angeordnet. Die Schicht 240 im
Bereich direkt unterhalb der Gate-Bauteile 220 und 221 kann
dicker oder dünner sein als die übrigen Bereiche von Schicht
240. Hier ist Schicht 240 von gleichförmiger Dicke darge
stellt.
Fig. 3B zeigt die Struktur von Fig. 3A, wobei Isolierschicht
240 über den Substraten 230 und 231 sowie den Trenngebieten
210 dicker geworden ist und auch auf Oberseite und Seitenwände
von Gate-Bauteilen 220 und 221 aufgewachsen ist. Die veränder
te Schicht 240 ist (in Fig. 3B) als Schicht 240 a gezeigt.
Fig. 3C zeigt die Struktur von Fig. 3B, wobei Schicht 250 mit
gleichförmiger Dicke auf der Oberfläche von Schicht 240 a auf
gebracht wurde.
Fig. 3D zeigt die Struktur von Fig. 3C, nachdem die Oberseite
von Schicht 250 anisotrop von oben entfernt wurde. Schicht 250
bleibt nur an den vertikalen Seitenwänden von Schicht 240 a,
beabstandet von Gate-Bauteilen 220 und 221 durch Schicht 240 a,
stehen und bildet die Abstandsstücke 250 a und 250 b. Die Ab
standsstücke 250 a und 250 b bleiben auf den Seitenwänden von
Gate-Bauteilen 220 und 221 stehen. Manchmal können auch Berei
che von Schicht 240 entfernt worden sein, wodurch dünnere
Bereiche der Isolierschicht 240 a entstehen. Dies ist hier
nicht gezeigt.
Fig. 3E zeigt die Struktur von Fig. 3D, bei der die maskieren
de Schicht 320 aufgebracht wurde, die die gesamte Oberfläche
über dem Substrat 231 abdeckt. Die maskierende Schicht 320
bedeckt daher einen Bereich der Schicht 240 a, Trennschichten
210, die Abstandsstücke 250 b und Gate-Bauteil 221.
Fig. 3F zeigt die Struktur von Fig. 3E, auf die der Ionen
strahl 260 auftreffen gelassen wird. Die Ionen von Ionenstrahl
260 durchdringen die Schicht 240 a und treten in Substrat 230
ein, wo sie ionenimplantierte Zonen 270 bilden. Die ionenim
plantierten Zonen 270 sind im Substrat 230 zwischen den verti
kalen Rändern der Abstandsstücke 250 a, die am weitesten vom
Gate-Bauteil 220 entfernt sind, und den Trenngebieten 210
gebildet. Ionenstrahl 260 trifft auf die Struktur 3 E im we
sentlichen senkrecht auf.
Fig. 3G zeigt die Struktur von Fig. 3F nach Entfernen der
Abstandsstücke 250 a. Bereiche von Schicht 240 a können unter
Umständen dünner geworden sein. Hier ist Schicht 240 a unverän
dert gezeigt.
Fig. 3H zeigt die Struktur von Fig. 3G, die einer Ionenbe
strahlung 280 ausgesetzt wird. Die Ionen von Ionenstrahl 280
durchdringen die Schicht 240 a und bilden die ionenimplantier
ten Zonen 290 im Substrat 230. Die ionenimplantierten Zonen
290 werden im Substrat 230 zwischen den Bereichen von Substrat
230, die an die Zonen unterhalb der Gebiete von Schicht 240 an
den Seitenwänden des Gate-Bauteils 220 angrenzen und den
Trennbereichen 210 gebildet.
Fig. 3I zeigt die Struktur von Fig. 3H, bei der Schicht 320
entfernt worden ist. Schicht 330 wurde auf die gesamte Ober
fläche aufgebracht, die über Substrat 230 liegt. Die maskie
rende Schicht 330 bedeckt daher einen Bereich von Schicht
240 a, Trennschichten 210 und das Gate-Bauteil 220.
Fig. 3J zeigt die Struktur von Fig. 3I, nach Entfernen der
Schicht 250 b. Der Vorgang, die Schichten 250 b zu entfernen
beseitigt auch Bereiche von Schicht 240 a und hinterläßt
Schicht 240 b. Schicht 240 b besteht aus Zonen von drei unter
schiedlichen Dicken. Der dickste vertikale Bereich von Schicht
240 b grenzt auf beiden Seiten direkt an Gate-Bauteil 221 an.
Der Bereich von Schicht 240 b mittlerer Dicke ist von Gate-Bau
teil 221 durch den dicksten Bereich von Schicht 240 b beabstan
det und auf beiden Seiten von Gate-Bauteil 221 gelegen. Der
mitteldicke Bereich von Schicht 240 b ist unterhalb des Berei
ches gelegen, wo die Schichten 250 b in Fig. 3I angeordnet
waren. Der dünnste Bereich von Schicht 240 b ist vom Gate-Bau
teil 221 durch die dicksten und mitteldicken Bereiche von
Schicht 240 b beabstandet und auf beiden Seiten von Gate-Bau
teil 221 gelegen. Die dünnen Bereiche von Schicht 240 b können,
in Abhängigkeit von der jeweiligen Anwendung, völlig entfernt
sein.
Fig. 3K zeigt die Struktur der Fig. 3J, die einer Ionenbe
strahlung 360 ausgesetzt wird. Die Ionen von Ionenstrahl 360
durchdringen Schicht 240 b und treten in Substrat 231 ein, wo
sie ionenimplantierte Zonen 370 bilden. Bei der Bildung der
ionenimplantierten Zonen 370 durchdringen die Ionen von Ionen
strahl 360 den dünnen und mittleren Bereich von Schicht 240 b.
Praktisch alle Ionen des Ionenstrahls 360 durchdringen den
dünnen Bereich von Schicht 240 b, erreichen das Substrat 231
und bilden relativ tiefe Bereiche von implantierten Zonen 370.
Ein Teil der Ionen von Ionenstrahl 360, der die mittleren
Bereiche von Schicht 240 b durchdringt, wird in den mittleren
Bereichen von Schicht 240 b eingefangen, so daß nur eine gerin
gere Anzahl von Ionen in das Substrat 231 eindringt. Die Ionen
des Ionenstrahls 360, die die mittleren Bereiche von Schicht
240 b durchdrungen haben, treten in Substrat 231 ein und bilden
einen relativ flachen Bereich der implantierten Zone 370. Die
ionenimplantierten Zonen 370 sind in Substrat 231 zwischen den
dicksten Bereichen von Schicht 240 b und den Trennbereichen 210
gebildet. Der Ionenstrahl 360 trifft im wesentlichen senkrecht
auf die Struktur.
Fig. 3L zeigt die Struktur von Fig. 3K, nachdem die ionenim
plantierten Zonen 270 und 290 weiter seitlich und vertikal in
das Substrat 230 getrieben worden sind und die Übergänge 300
gebildet haben. Die ionenimplantierten Zonen 370 sind weiter
seitlich und vertikal in Substrat 231 getrieben worden und
bilden die Übergänge 310. Ein ausreichender Teil der Ionen aus
den ionenimplantierten Zonen 270 und 290 gelangt unter das
Gate-Bauteil 220, so daß sich die Übergänge 300 unter die
Ränder von Gate-Bauteil 220 ausdehnen. Ein ausreichender Teil
der Ionen aus den ionenimplantierten Regionen 370 gelangt
unter das Gate-Bauteil 221, so daß sich die Übergänge 310
unter die Ränder des Gate-Bauteils 221 ausdehnen.
Die Details der Verfahrensführung bei dem Aufbau der zwei
MOS-Bauelemente für das dritte Ausführungsbeispiel sind die
selben, die vorher für das erste und das zweite Ausführungs
beispiel beschrieben wurden.
Zusätzlich müssen die Substratgebiete 230 und 231 von entge
gengesetztem Leitungstyp sein. Ein Substratgebiet kann z.B.
eine dotierte Senke sein.
Die Ionen von Ionenstrahl 260 und 280 sind vom selben Lei
tungstyp und vom entgegengesetzten Leitungstyp der Ionen von
Ionenstrahl 360. Die Hochtemperaturschritte, die für die
ionenimplantierten Zonen und zum Aktivieren der Ionen ge
braucht werden, werden normalerweise gleichzeitig durchge
führt. Abhängig von den verwendeten Spezies und den Verfah
renserfordernissen können jedoch die Hochtemperaturschritte
für ein Bauelement vor dem Implantationsschritt für das andere
Bauelement erfolgen.
Zu beachten ist, daß der Verfahrensablauf des ersten Ausfüh
rungsbeispiels verwendet werden kann, um sowohl n- als auch
p-Kanalbauteile in einer integrierten CMOS-Schaltung zu bil
den, und daß in ähnlicher Weise der Fertigungsablauf des zwei
ten Ausführungsbeispiels ebenso verwendet werden kann.
Claims (14)
1. Verfahren zur Herstellung einer integrierten Metalloxid
halbleiter(MGS)-Schaltung, bei dem ein isoliertes Gate-Bauteil
(20) auf einem Bereich eines Halbleitersubstrats (30) aufge
baut wird,
dadurch gekennzeichnet,
daß man
- a) eine Isolierschicht (40, 40 a) auf das Substrat (30) einschließlich der entgegengesetzten Seiten und der Oberseite des Gate-Bauteils (20) aufbringt,
- b) auf den entgegengesetzten Seiten des Gate-Bauteils über der Isolierschicht (40 a) Abstandsstücke (50 a) bildet,
- c) erste Ionen eines den Leitungstyp bestimmenden Do tierstoffs auf die Oberfläche der aus Verfahrensschritt (b) entstandenen Struktur auftreffen läßt (60), wobei mit den ersten Ionen implantierte Zonen (70) im Substrat (30) gebildet werden und die Abstandsstücke (50 a) die ersten Ionen am Ein dringen in das Substrat (30) hindern,
- d) die Abstandsstücke (50 a) entfernt,
- e) zweite Ionen eines denselben Leitungstyp wie die ersten Ionen bestimmenden Dotierstoffs auf die Oberfläche der aus Verfahrensschritt (d) entstandenen Struktur auftreffen läßt (80), wobei mit den zweiten Ionen implantierte Zonen (90) gebildet werden und
- f) das Substrat erhitzt, um wenigstens einen Teil der Ionen unter die entgegengesetzten Seiten des Gate-Bauteils (20) diffundieren zu lassen und die Ionen zu aktivieren, wodurch abgestufte Source- und Drain-Zonen (100) gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
als Isolierschicht (40, 40 a) eine thermische Oxidschicht und
als Abstandsstücke (50 a) Niedertemperaturoxid-Abstandsstücke
verwendet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
man zur Bildung der Abstandsstücke eine Niedertemperaturoxid
schicht (50) auf der Isolierschicht (40 a) aufbringt und Berei
che dieser Niedertemperaturoxidschicht selektiv so ätzt, daß
an den entgegengesetzten Seiten des Gate-Bauteils (20) Ab
standsstücke (50 a) stehenbleiben.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
man zur Bildung der Abstandsstücke (50 a) eine Niedertempera
turoxidschicht (50) auf der Isolierschicht (40 a) aufbringt,
daß man die Niedertemperaturoxidschicht (50) anisotrop ätzt
und das Ätzen nach angemessener Zeit abbricht, so daß die
Niedertemperaturoxidschicht (50) nur in einer vorgegebenen
Dicke entfernt wird und Niedertemperaturoxid-Abstandsstücke
(50 a) an den entgegengesetzten Seiten des Gate-Bauteils (20)
zurückbleiben.
5. Verfahren zur Herstellung einer integrierten MOS-Schal
tung, dadurch gekennzeichnet, daß man
- a) eine isolierende thermische Oxidationsschicht (40 a) auf dem Substrat (30), einschließlich an den entgegengesetzten Seiten und an der Oberseite des Gate-Bauteils (20), auf bringt,
- b) über der Isolierschicht (40 a) eine Niedertemperatur oxidschicht (50) aufbringt
- c) die Niedertemperaturoxidschicht (50) anisotrop ätzt,
- d) das Ätzen nach angemessener Zeit abbricht, so daß die Niedertemperaturoxidschicht (50) nur in einer vorgegebenen Dicke entfernt wird,
- e) erste Ionen eines den Leitungstyp bestimmenden Do tierstoffs auf die Oberfläche der aus Verfahrensschritt (e) im Substrat gebildeten Struktur auftreffen läßt (60), wobei die Abstandsstücke (50 a) die ersten Ionen davon abhalten, dort in das Substrat (30) zu gelangen,
- f) die Abstandsstücke (50 a) entfernt,
- g) zweite Ionen eines denselben Leitungstyp wie die ersten Ionen bestimmenden Dotierstoffs auf die Oberfläche der durch Verfahrensschritt (f) gebildeten Struktur auftreffen läßt (80), wobei durch zweite Ionen implantierte Zonen (90) gebildet werden, und
- h) das Substrat erhitzt, um wenigstens einen Teil der Ionen unter die entgegengesetzten Seiten des Gate-Bauteils (20) diffundieren zu lassen und die Ionen zu aktivieren, wodurch abgestufte Source- und Drain-Zonen (100) gebildet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge
kennzeichnet, daß man die Ionen im wesentlichen senkrecht auf
die Oberfläche des Substrats auftreffen läßt, wodurch die
ionenimplantierten Zonen (100) eine in bezug auf das Gate-Bau
teil (20) symmetrische Lage im Substrat (30) erhalten.
7. Verfahren zur Herstellung einer MOS-Schaltung in inte
grierter Schaltungstechnik, bei dem ein isoliertes Gate-Bau
teil auf einem Bereich eines Halbleitersubstrats aufgebaut
wird,
dadurch gekennzeichnet,
daß man
- a) eine Isolierschicht (140, 140 a) auf das Substrat (130) einschließlich auf die entgegengesetzten Seiten und die Oberseite des Gate-Bauteils (120) aufbringt,
- b) Abstandsstücke (150 a) an den entgegengesetzten Seiten des Gate-Bauteils (120) auf der Isolierschicht (140 a) bildet,
- c) danach die aus Verfahrensschritt (b) gebildete Struk tur ätzt, um äußere Oberflächenschichten zu entfernen, wobei die Abstandsstücke (150 a) verhindern, daß der darunterliegende Bereich der Isolierschicht (140, 140 a) geätzt wird, bis die Abstandsstücke (150 a) vollständig entfernt sind und die Iso lierschicht (140 c) an dem von den Abstandsstücken geschützten Stellen dicker zurückbleibt,
- d) Ionen eines den Leitungstyp bestimmenden Dotierstoffs auf die Oberfläche der aus Verfahrensschritt (c) entstandenen Struktur auftreffen läßt (160), wobei Ionenimplantierte Zonen (170) im Substrat (130) gebildet werden und die dickeren Be reiche der Isolierschicht (140 c) einen Teil der Ionen davon abhalten, in das Substrat (130) zu gelangen und
- e) das Substrat erhitzt, um wenigstens einen Teil der Ionen unter die entgegengesetzten Seiten des Gate-Bauteils (120) diffundieren zu lassen und um die Zonen zu aktivieren, wodurch abgestufte Source- und Drain-Zonen (200) gebildet werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
als Isolierschicht (140, 140 a) eine thermische Oxidschicht und
als Abstandsstücke (150 a) Niedertemperaturoxid-Abstandsstücke
verwendet werden.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
man zur Bildung der Abstandsstücke eine Niedertemperaturoxid
schicht (150) auf der Isolierschicht (140) aufbringt und Be
reiche dieser Niedertemperaturoxidschicht selektiv so ätzt,
daß an den entgegengesetzten Seiten des Gate-Bauteils (120)
Abstandsstücke (150 a) stehenbleiben.
10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
man zur Bildung der Abstandsstücke (150 a) eine Niedertempera
turoxidschicht (150) auf der Isolierschicht (140 a) aufbringt,
daß man die Niedertemperaturoxidschicht (150) anisotrop ätzt
und das Ätzen nach angemessener Zeit abbricht, so daß die
Niedertemperaturoxidschicht (150) nur in einer vorbestimmten
Dicke entfernt wird und Niedertemperaturoxid-Abstandsstücke
(150 a) an den entgegengesetzten Seiten des Gate-Bauteils (120)
zurückbleiben.
11. Verfahren zur Herstellung einer integrierten MOS-Schal
tung, bei dem ein isoliertes Gate-Bauteil auf einem Bereich
eines Halbleitersubstrats aufgebaut wird, dadurch gekennzeich
net,
daß man
- a) eine isolierende thermische Oxidschicht (140, 140 a) auf dem Substrat (130) einschließlich auf den entgegengesetz ten Seiten und der Oberseite des Gate-Bauteils (120) auf bringt,
- b) eine Niedertemperaturoxidschicht (150) auf der Iso lierschicht (140 a) aufbringt,
- c) die Niedertemperaturoxidschicht (150) anisotrop ätzt,
- d) das Ätzen nach angemessener Zeit abbricht, so daß nur eine vorgegebene Dicke der Niedertemperaturoxidschicht (150) entfernt wird,
- e) die aus Verfahrensschritt (d) erhaltene Struktur ätzt, um äußere Oberflächenschichten zu entfernen, wobei die Abstandsstücke (150 a) verhindern, daß der darunterliegende Bereich der Isolierschicht (140 a) geätzt wird, bis die Ab standsstücke (150 a) vollständig entfernt sind und die Isolier schicht (140 c) an diesen Stellen dicker zurückbleibt
- f) Ionen eines den Leitungstyp bestimmenden Dotierstoffs auf die Oberfläche der aus Verfahrensschritt (e) erhaltenen Struktur auftreffen läßt (160), wobei ionenimplantierte Zonen (170) im Substrat gebildet werden und die dickeren Bereiche der Isolierschicht (140 c) einen Teil der Ionen davon abhalten, in das Substrat (130) zu gelangen, und
- g) das Substrat erhitzt um wenigstens einen Teil der Ionen unter die entgegengesetzten Seiten des Gate-Bauteils (120) diffundieren zu lassen und um die Zonen zu aktivieren, wodurch abgestufte Source- und Drain-Zonen (200) gebildet werden.
12. Verfahren zur Herstellung einer integrierten Komplemen
tär-Metalloxidhalbleiter(CMOS)-Schaltung, wobei wenigstens
zwei isolierte Gate-Bauteile (220, 221) auf Bereichen (230,
231) eines Halbleitersubstrats aufgebaut werden,
dadurch gekennzeichnet,
daß man
- a) eine Isolierschicht (240, 240 a) auf dem Substrat (230, 231) einschließlich auf den entgegengesetzten Seiten und auf den Oberseiten der Gate-Bauteile (220, 221) aufbringt,
- b) Abstandsstücke (250 a, 250 b) an den entgegengesetzten Seiten der Gate-Bauteile (220, 221) auf der Isolierschicht (240, 240 a) aufbringt,
- c) erste Ionen eines einen ersten Leitungstyp bestimmen den Dotierstoffs auf die Oberfläche der aus Verfahrensschritt (b) erhaltenen Struktur auftreffen läßt (260), wobei durch erste Ionen implantierte Zonen (270) im Substrat (230) gebil det werden und die Abstandsstücke (250 a) die ersten Ionen davon abhalten, dort in das Substrat (230) zu gelangen,
- d) die Abstandsstücke (250 a) von den Seitenwänden der ersten Gate-Bauteile (220) entfernt,
- e) zweite Ionen eines einen ersten Leitungstyp bestim menden Dotierstoffs auf die Oberfläche der aus Verfahrens schritt (d) erhaltenen Struktur nur um die ersten Gate-Bautei le (220) herum auftreffen läßt (280),
- f) dritte Ionen eines einen zweiten Leitungstyp bestim menden Dotierstoffs auf die Oberfläche der aus Verfahrens schritt (e) erhaltenen Struktur nur um die zweiten Gate-Bau teile (221) herum auftreffen läßt,
- g) die Abstandsstücke (250 b) von den Seitenwänden der zweiten Gate-Bauteile (221) entfernt,
- h) vierte Ionen eines einen zweiten Leitungstyp bestim menden Dotierstoffs auf die Oberfläche der aus Verfahrens schritt (g) erhaltenen Struktur nur um die zweiten Gate-Bau teile (221) herum auftreffen läßt,
- i) die Struktur erhitzt, um wenigstens einen Teil der ersten und/oder zweiten Ionen der den Leitungstyp bestimmenden Dotierstoffe unter wenigstens einen Teil der isolierten Gate- Bauteile diffundieren zu lassen und um durch das Auftreffen der Ionen auf die Oberfläche des Halbleitersubstrats entstan dene Schäden im Halbleitersubstrat zu reparieren und die er sten und zweiten Ionen der den Leitungstyp-bestimmenden Do tierstoffe zu aktivieren.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß
man
- a) eine thermische Oxidschicht (240) auf der Oberfläche des Halbleitersubstrats und auf Oberseiten und Seitenwänden der isolierten Gate-Bauteile (220, 221) aufbringt,
- b) auf der gesamten Oberfläche der thermischen Oxid schicht (240) eine Niedertemperaturoxidschicht (250) bildet,
- c) einen Bereich der Niedertemperaturoxidschicht (250) selektiv entfernt, so daß die Niedertemperaturoxidschicht nur an den Seitenwänden der isolierten Gate-Bauteile verbleibt (250 a, 250 b),
- d) erste Ionen eines einen ersten Leitungstyp bestimmen den Dotierstoffs auf die Oberfläche des Halbleitersubstrats nur um das erste Gate-Bauteil (220) herum auftreffen läßt (260),
- e) die Niedertemperaturoxid-Abstandsstücke (250 a) von den Seitenwänden der ersten Gate-Bauteile (220) entfernt,
- f) zweite Ionen eines einen ersten Leitungstyp bestim menden Dotierstoffs auf wenigstens einen Bereich der Oberflä che der Isolierschicht nur um die ersten Gate-Bauteile (220) herum auftreffen läßt (280),
- g) dritte Ionen eines einen zweiten Leitungstyp bestim menden Dotierstoffs auf die Oberfläche des Halbleitersubstrats nur um die zweiten Gate-Bauteile (221) herum auftreffen läßt,
- h) die Niedertemperaturoxid-Abstandsstücke (250 b) von den Seitenwänden der zweiten Gate-Bauteile (221) entfernt,
- i) vierte Ionen eines einen zweiten Leitungstyp bestim menden Dotierstoffs auf wenigstens einen Bereich der Oberflä che der Isolierschicht nur um die zweiten Gate-Bauteile (221) herum auftreffen läßt und
- j) die Struktur erhitzt und wenigstens einen Teil der ersten und/oder zweiten Ionen der Leitungstyp-bestimmenden Dotierstoffe unter wenigstens einen Bereich der isolierten Gate-Bauteile diffundieren läßt, um Schäden im Halbleitersub strat zu reparieren und die ersten und zweiten Ionen der den Leitungstyp bestimmenden Dotierstoffe zu aktivieren.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Teil der Niedertemperaturoxidschicht (250) durch selekti
ves Ätzen entfernt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/926,733 US4728617A (en) | 1986-11-04 | 1986-11-04 | Method of fabricating a MOSFET with graded source and drain regions |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3734304A1 true DE3734304A1 (de) | 1988-05-05 |
DE3734304C2 DE3734304C2 (de) | 2000-06-08 |
Family
ID=25453625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3734304A Expired - Lifetime DE3734304C2 (de) | 1986-11-04 | 1987-10-10 | Verfahren zur Herstellung einer integrierten MOS-Halbleiterschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4728617A (de) |
JP (1) | JP2650035B2 (de) |
KR (1) | KR960000224B1 (de) |
CN (1) | CN1009600B (de) |
DE (1) | DE3734304C2 (de) |
GB (1) | GB2197532B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3924062A1 (de) * | 1989-07-21 | 1991-01-31 | Eurosil Electronic Gmbh | Halbleiterbauelement |
DE4136406B4 (de) * | 1990-11-05 | 2004-06-03 | Mitsubishi Denki K.K. | Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843023A (en) * | 1985-09-25 | 1989-06-27 | Hewlett-Packard Company | Process for forming lightly-doped-drain (LDD) without extra masking steps |
GB2190790B (en) * | 1986-05-12 | 1989-12-13 | Plessey Co Plc | Improvements in transistors |
JPH0626219B2 (ja) * | 1987-11-05 | 1994-04-06 | シャープ株式会社 | イオン注入方法 |
US4818714A (en) * | 1987-12-02 | 1989-04-04 | Advanced Micro Devices, Inc. | Method of making a high performance MOS device having LDD regions with graded junctions |
US4833099A (en) * | 1988-01-07 | 1989-05-23 | Intel Corporation | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen |
US4774201A (en) * | 1988-01-07 | 1988-09-27 | Intel Corporation | Tungsten-silicide reoxidation technique using a CVD oxide cap |
US4908326A (en) * | 1988-01-19 | 1990-03-13 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
GB2214349B (en) * | 1988-01-19 | 1991-06-26 | Standard Microsyst Smc | Process for fabricating mos devices |
US4912061A (en) * | 1988-04-04 | 1990-03-27 | Digital Equipment Corporation | Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer |
US5015595A (en) * | 1988-09-09 | 1991-05-14 | Advanced Micro Devices, Inc. | Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask |
US5516821A (en) * | 1988-09-15 | 1996-05-14 | Argus Chemical Corporation | Polymer stabilizer and polymer compositions stabilized therewith |
JP2507557B2 (ja) * | 1988-09-29 | 1996-06-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
US4978627A (en) * | 1989-02-22 | 1990-12-18 | Advanced Micro Devices, Inc. | Method of detecting the width of lightly doped drain regions |
JPH0316123A (ja) * | 1989-03-29 | 1991-01-24 | Mitsubishi Electric Corp | イオン注入方法およびそれにより製造される半導体装置 |
US5013675A (en) * | 1989-05-23 | 1991-05-07 | Advanced Micro Devices, Inc. | Method of forming and removing polysilicon lightly doped drain spacers |
JP2760068B2 (ja) * | 1989-07-18 | 1998-05-28 | ソニー株式会社 | Mis型半導体装置の製造方法 |
JPH0783066B2 (ja) * | 1989-08-11 | 1995-09-06 | 株式会社東芝 | 半導体装置の製造方法 |
US4994404A (en) * | 1989-08-28 | 1991-02-19 | Motorola, Inc. | Method for forming a lightly-doped drain (LDD) structure in a semiconductor device |
US5153145A (en) * | 1989-10-17 | 1992-10-06 | At&T Bell Laboratories | Fet with gate spacer |
US5200351A (en) * | 1989-10-23 | 1993-04-06 | Advanced Micro Devices, Inc. | Method of fabricating field effect transistors having lightly doped drain regions |
US4981810A (en) * | 1990-02-16 | 1991-01-01 | Micron Technology, Inc. | Process for creating field effect transistors having reduced-slope, staircase-profile sidewall spacers |
US5102816A (en) * | 1990-03-27 | 1992-04-07 | Sematech, Inc. | Staircase sidewall spacer for improved source/drain architecture |
EP0456318B1 (de) * | 1990-05-11 | 2001-08-22 | Koninklijke Philips Electronics N.V. | CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain |
US5045486A (en) * | 1990-06-26 | 1991-09-03 | At&T Bell Laboratories | Transistor fabrication method |
US5234852A (en) * | 1990-10-10 | 1993-08-10 | Sgs-Thomson Microelectronics, Inc. | Sloped spacer for MOS field effect devices comprising reflowable glass layer |
JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
JP2717237B2 (ja) | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
US5424234A (en) * | 1991-06-13 | 1995-06-13 | Goldstar Electron Co., Ltd. | Method of making oxide semiconductor field effect transistor |
US5241203A (en) * | 1991-07-10 | 1993-08-31 | International Business Machines Corporation | Inverse T-gate FET transistor with lightly doped source and drain region |
KR960009994B1 (ko) * | 1992-10-07 | 1996-07-25 | 삼성전자 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
TW297142B (de) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
US5439847A (en) * | 1993-11-05 | 1995-08-08 | At&T Corp. | Integrated circuit fabrication with a raised feature as mask |
TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
US5439831A (en) * | 1994-03-09 | 1995-08-08 | Siemens Aktiengesellschaft | Low junction leakage MOSFETs |
JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
DE4415568C2 (de) * | 1994-05-03 | 1996-03-07 | Siemens Ag | Herstellungsverfahren für MOSFETs mit LDD |
US5501997A (en) * | 1994-05-03 | 1996-03-26 | United Microelectronics Corp. | Process of fabricating semiconductor devices having lightly-doped drain |
KR100189964B1 (ko) * | 1994-05-16 | 1999-06-01 | 윤종용 | 고전압 트랜지스터 및 그 제조방법 |
JP3330736B2 (ja) * | 1994-07-14 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5650343A (en) * | 1995-06-07 | 1997-07-22 | Advanced Micro Devices, Inc. | Self-aligned implant energy modulation for shallow source drain extension formation |
KR0166850B1 (ko) * | 1995-09-25 | 1999-01-15 | 문정환 | 트랜지스터 제조방법 |
KR100242944B1 (ko) * | 1996-12-09 | 2000-02-01 | 윤종용 | 반도체소자 제조방법 |
US6054356A (en) * | 1996-12-10 | 2000-04-25 | Advanced Micro Devices, Inc. | Transistor and process of making a transistor having an improved LDD masking material |
JP3753827B2 (ja) * | 1997-01-20 | 2006-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
FR2760130B1 (fr) * | 1997-02-25 | 1999-07-02 | Sgs Thomson Microelectronics | Transistor mos a faible resistance de drain |
US5989964A (en) * | 1997-03-17 | 1999-11-23 | Advanced Micro Devices, Inc. | Post-spacer LDD implant for shallow LDD transistor |
US6117719A (en) * | 1997-12-18 | 2000-09-12 | Advanced Micro Devices, Inc. | Oxide spacers as solid sources for gallium dopant introduction |
US6110785A (en) * | 1998-04-29 | 2000-08-29 | Advanced Micro Devices, Inc. | Formulation of high performance transistors using gate trim etch process |
KR100343135B1 (ko) * | 1998-07-24 | 2002-09-18 | 삼성전자 주식회사 | 단채널효과를개선한모스트랜지스터제조방법 |
US6489952B1 (en) * | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
EP1017087A1 (de) * | 1998-12-29 | 2000-07-05 | STMicroelectronics S.r.l. | Herstellungsverfahren für einen halbleitersubstratintegrierten MOS-Transistor |
US6309937B1 (en) | 1999-05-03 | 2001-10-30 | Vlsi Technology, Inc. | Method of making shallow junction semiconductor devices |
US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
US6432802B1 (en) * | 1999-09-17 | 2002-08-13 | Matsushita Electronics Corporation | Method for fabricating semiconductor device |
US6339005B1 (en) | 1999-10-22 | 2002-01-15 | International Business Machines Corporation | Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET |
US6531365B2 (en) | 2001-06-22 | 2003-03-11 | International Business Machines Corporation | Anti-spacer structure for self-aligned independent gate implantation |
US6642147B2 (en) | 2001-08-23 | 2003-11-04 | International Business Machines Corporation | Method of making thermally stable planarizing films |
DE10146933B4 (de) * | 2001-09-24 | 2007-07-19 | Infineon Technologies Ag | Integrierte Halbleiteranordnung mit Abstandselement und Verfahren zu ihrer Herstellung |
US6562713B1 (en) | 2002-02-19 | 2003-05-13 | International Business Machines Corporation | Method of protecting semiconductor areas while exposing a gate |
JP4209136B2 (ja) * | 2002-05-30 | 2009-01-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US6657244B1 (en) | 2002-06-28 | 2003-12-02 | International Business Machines Corporation | Structure and method to reduce silicon substrate consumption and improve gate sheet resistance during silicide formation |
US6911695B2 (en) * | 2002-09-19 | 2005-06-28 | Intel Corporation | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain |
US6762085B2 (en) * | 2002-10-01 | 2004-07-13 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a high performance and low cost CMOS device |
US6972236B2 (en) * | 2004-01-30 | 2005-12-06 | Chartered Semiconductor Manufacturing Ltd. | Semiconductor device layout and channeling implant process |
CN101452853B (zh) * | 2007-12-07 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
WO2010051266A2 (en) * | 2008-10-31 | 2010-05-06 | Applied Materials, Inc. | Improving the conformal doping in p3i chamber |
US8138547B2 (en) * | 2009-08-26 | 2012-03-20 | International Business Machines Corporation | MOSFET on silicon-on-insulator REDX with asymmetric source-drain contacts |
US20140015031A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Method for Memory Device |
CN102945809A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 漂移区的形成方法 |
FR3069377B1 (fr) | 2017-07-21 | 2020-07-03 | Stmicroelectronics (Rousset) Sas | Transistor mos a double blocs de grille a tension de claquage augmentee |
FR3069376B1 (fr) * | 2017-07-21 | 2020-07-03 | Stmicroelectronics (Rousset) Sas | Transistor comprenant une grille elargie |
FR3069374B1 (fr) | 2017-07-21 | 2020-01-17 | Stmicroelectronics (Rousset) Sas | Transistor mos a effet bosse reduit |
US11152381B1 (en) * | 2020-04-13 | 2021-10-19 | HeFeChip Corporation Limited | MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same |
US11114140B1 (en) | 2020-04-23 | 2021-09-07 | HeFeChip Corporation Limited | One time programmable (OTP) bits for physically unclonable functions |
US11437082B2 (en) | 2020-05-17 | 2022-09-06 | HeFeChip Corporation Limited | Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216053A2 (de) * | 1985-09-26 | 1987-04-01 | Motorola, Inc. | Abnehmbares Seitenwandabstandstück zur Bildung eines niedrigdotierten Drains mittels einer einzigen Maskierungsstufe |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL149638B (nl) * | 1966-04-14 | 1976-05-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. |
US3472712A (en) * | 1966-10-27 | 1969-10-14 | Hughes Aircraft Co | Field-effect device with insulated gate |
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
US3997367A (en) * | 1975-11-20 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Method for making transistors |
US4198250A (en) * | 1979-02-05 | 1980-04-15 | Intel Corporation | Shadow masking process for forming source and drain regions for field-effect transistors and like regions |
US4404576A (en) * | 1980-06-09 | 1983-09-13 | Xerox Corporation | All implanted MOS transistor |
US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
US4366613A (en) * | 1980-12-17 | 1983-01-04 | Ibm Corporation | Method of fabricating an MOS dynamic RAM with lightly doped drain |
US4536944A (en) * | 1982-12-29 | 1985-08-27 | International Business Machines Corporation | Method of making ROM/PLA semiconductor device by late stage personalization |
US4509991A (en) * | 1983-10-06 | 1985-04-09 | International Business Machines Corporation | Single mask process for fabricating CMOS structure |
JPS60193371A (ja) * | 1984-03-15 | 1985-10-01 | Toshiba Corp | 半導体装置の製造方法 |
JPS60200572A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | 半導体装置の製造方法 |
-
1986
- 1986-11-04 US US06/926,733 patent/US4728617A/en not_active Expired - Lifetime
-
1987
- 1987-05-28 GB GB8712515A patent/GB2197532B/en not_active Expired - Lifetime
- 1987-08-18 KR KR1019870009008A patent/KR960000224B1/ko not_active IP Right Cessation
- 1987-10-10 DE DE3734304A patent/DE3734304C2/de not_active Expired - Lifetime
- 1987-11-03 CN CN87107677A patent/CN1009600B/zh not_active Expired
- 1987-11-04 JP JP62277538A patent/JP2650035B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0216053A2 (de) * | 1985-09-26 | 1987-04-01 | Motorola, Inc. | Abnehmbares Seitenwandabstandstück zur Bildung eines niedrigdotierten Drains mittels einer einzigen Maskierungsstufe |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3924062A1 (de) * | 1989-07-21 | 1991-01-31 | Eurosil Electronic Gmbh | Halbleiterbauelement |
DE4136406B4 (de) * | 1990-11-05 | 2004-06-03 | Mitsubishi Denki K.K. | Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung |
Also Published As
Publication number | Publication date |
---|---|
GB2197532B (en) | 1990-07-11 |
JP2650035B2 (ja) | 1997-09-03 |
DE3734304C2 (de) | 2000-06-08 |
US4728617A (en) | 1988-03-01 |
GB2197532A (en) | 1988-05-18 |
KR960000224B1 (ko) | 1996-01-03 |
CN87107677A (zh) | 1988-06-22 |
GB8712515D0 (en) | 1987-07-01 |
KR880006762A (ko) | 1988-07-25 |
JPS63124468A (ja) | 1988-05-27 |
CN1009600B (zh) | 1990-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3734304C2 (de) | Verfahren zur Herstellung einer integrierten MOS-Halbleiterschaltung | |
EP0003231B1 (de) | MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung | |
DE3932621C2 (de) | Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE10214066B4 (de) | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben | |
DE2703877C2 (de) | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung | |
DE2745857C2 (de) | ||
DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE2928923C2 (de) | ||
DE3237539A1 (de) | Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough | |
DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE10214175B4 (de) | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3240162C2 (de) | Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß | |
DE69924338T2 (de) | Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE19750221B4 (de) | Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung | |
DE3015782C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode | |
DE102006019934A1 (de) | Verfahren zur Bildung eines Feldeffekttransistors | |
DE10310569A1 (de) | Vertikaler MOSFET mit horizontal abgestufter Kanaldotierung | |
DE3018594A1 (de) | Verfahren zur herstellung eines fet | |
DE2545871A1 (de) | Feldeffekttransistor mit verbesserter stabilitaet des schwellwertes | |
DE10245608A1 (de) | Halbleiterelement mit verbesserten Halo-Strukturen und Verfahren zur Herstellung der Halo-Strukturen eines Halbleiterelements | |
DE2058442C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2758283A1 (de) | Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung | |
DE4340592A1 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE2950413C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 21/336 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |