DE3737790A1 - Quer-doppelgate-thyristor und verfahren zu seiner herstellung - Google Patents

Quer-doppelgate-thyristor und verfahren zu seiner herstellung

Info

Publication number
DE3737790A1
DE3737790A1 DE19873737790 DE3737790A DE3737790A1 DE 3737790 A1 DE3737790 A1 DE 3737790A1 DE 19873737790 DE19873737790 DE 19873737790 DE 3737790 A DE3737790 A DE 3737790A DE 3737790 A1 DE3737790 A1 DE 3737790A1
Authority
DE
Germany
Prior art keywords
layer
thyristor
electrically insulated
electrically
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873737790
Other languages
English (en)
Other versions
DE3737790C2 (de
Inventor
Jayant K Bhagat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Original Assignee
Motors Liquidation Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motors Liquidation Co filed Critical Motors Liquidation Co
Publication of DE3737790A1 publication Critical patent/DE3737790A1/de
Application granted granted Critical
Publication of DE3737790C2 publication Critical patent/DE3737790C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/1016Anode base regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436Lateral thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect
    • H01L29/7455Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure

Description

Die Erfindung betrifft allgemein ein Halbleiter-Lei­ stungsschaltelement, und insbesondere einen Thyristor und ein Verfahren zu seiner Herstellung.
Mikroelektronik-Halbleiterelemente werden gegenwärtig bei Steueranwendungen, wie Leistungsschaltern, häufig verwendet. Zum größten Teil haben Halbleiter-Leistungs­ elemente mechanische Relais bei Leistungsschaltanwen­ dungen ersetzt. Halbleiterelemente, die für Leistungs­ schaltanwendungen Verwendung finden, enthalten bipolare Flächen-Transistoren, Steuerschicht-Feldeffekt-Tran­ sistoren (JFET), Isolierschicht-Feldeffekttransistoren (IGFET) und insbesondere gesteuerte Halbleitergleich­ richter, die auch als "Thyristoren" bezeichnet werden.
Die Brauchbarkeit eines Halbleiter-Leistungsschaltele­ mentes hängt in erster Linie von den elektrischen Eigenschaften des Elementes und von den Schaltungs­ anforderungen ab. Es kann für das Element nötig sein, eine bezeichnete minimale Schaltgeschwindigkeit oder eine Mindest-Sperrspannung aufzuweisen, um in der Schal­ tung richtig zu funktionieren. Eine wichtige Überlegung bei manchen Anwendungen besteht darin, ob das Element gut mit anderen Elementen zu einer integrierten Schal­ tung vereinigt werden kann. Eine integrierte Schaltung oder ein "IC" ist eine Ansammlung von miteinander verbundenen passiven und aktiven Schaltelementen, die auf einem "Chip" aus kristallinem Halbleitermaterial gebildet wird. Gruppenherstellung und -verarbeitung erlaubt es, eine große Anzahl identischer Chips mit geringen Kosten herzustellen, wobei eine Folge von Dotierungs-, Maskierungs- und Ätztechniken benutzt werden. Sowohl die Auslegung eines Elementes als auch seiner Herstellfolge sind wichtig bei der Bestimmung, ob es zur Integration mit anderen Schaltelementen geeignet ist.
Leistungsschaltung im Umkreis des Kraftfahrzeuges befaßt sich allgemein mit niedrigen Spannungen von normaler­ weise 10 bis 100 V = bei Strömen von etwa 10 bis 100 A. Bei Kraftfahrzeuganwendungen ist es wünschenswert und erforderlich, einen Schalter zu schaffen, der durch kleine positive Spannungen und niedrige Ströme gesteuert werden kann, und eine geerdete Katode besitzt, um mit der typischen Kraftfahrzeugschaltung verträglich zu sein. Es ist auch wünschenswert und erforderlich, einen Leistungsschalter zu schaffen, der einen niedrigen "Ein-"Widerstand und hohe Stromdichte besitzt, um die Kosten zu verringern. Thyristoren besitzen viele dieser Eigenschaften und sind deshalb bei Kraftfahrzeugschal­ tungsauslegung interessant.
Allgemein besitzen Thyristoren bestimmte Bereiche, die zur Schaffung einer Vielschicht-pnpn-Struktur dotiert sind. Im Einschaltzustand werden Thyristoren durch die regenerative Transistorwirkung gekennzeichnet. Im Betrieb ist die pnpn-Struktur eines Thyristors elek­ trisch analog zu einer Kombination aus einem pnp-Tran­ sistor mit einem npn-Transistor. Wenn der Emitter/Basis­ übergang der pnp-Struktur in Vorwärtsrichtung durch eine entsprechende Spannung vorgespannt ist, wird der pnp-Transistor angeschaltet. Die Transistoren sind so angeordnet, daß die pnp-Transistorwirkung Löcher zur Injektion in die Basis des npn-Transistors schafft über dessen Emitter/Basisübergang, der ebenfalls in Vorwärts­ richtung vorgespannt ist. Der durch die Wirkung des pnp-Transistors geschaffene Löcherstrom ergibt eine Basisansteuerung für den npn-Transistor, so daß der npn-Transistor angeschaltet wird. Wenn die Summe der Stromverstärkungsfaktoren alpha der beiden Transistoren die Größe 1 übersteigt, tritt regeneratives Durchschal­ ten auf, und der Thyristor ist im Einschaltzustand "verriegelt". Bei einem tor- oder gategesteuerten Thyristor wird das Einschalten durch die Wirkung von einer isolierten Gatestruktur oder mehreren solchen Strukturen eingeleitet.
In der EP-A-1 64 867 und den US-A-46 30 092 und 46 36 830 der gleichen Anmelderin werden neuartige Vertikal­ thyristoren mit mehreren isolierten Gate-Elektroden beschrieben, welche die Thyristoren an- und abschalten. Nur zufällig angedeutet sind solche Thyristoren mit Queraufbau. Diese vertikalen Doppeltor- oder Doppel­ gate-Thyristoren sind besonders für elektrisches Schalten bei Kraftfahrzeuganwendungen geeignet. Darüber­ hinaus wird das Abschalten leichter dadurch erzielt, daß ein Übergangs-Feldeffekt-"Abschnürwiderstand" den Strom­ fluß beschränkt und dadurch das Abschalten beschleunigt. Jedoch kann bei manchen Anwendungen ein Vertikal-Doppel­ gate-Thyristoraufbau weniger wünschenswert als ein Queraufbau zur Integration mit anderen Schaltelementen sein. Allgemein erfordert die Integration von Steuer- und Logikelementen mit einem Vertikal-Doppelgate­ thyristoraufbau, daß diese Schaltelemente in Abschnitten des Thyristorkörpers ausgebildet werden. Im Betrieb hat jedoch der Thyristorkörper immer irgendein elektrisches Potential. D.h. sowohl im Vorwärts-Sperrzustand als auch im Vorwärts-Leitzustand sind Abschnitte des Thyristor­ körpers elektrisch geladen. Wenn deshalb andere Schaltelemente wie Logik- und Steuerstrukturen in dem Thyristorkörper ausgebildet werden, müssen diese vorhandenen Ladungen in Betracht gezogen werden. Demzu­ folge ist es wünschenswert, einen Doppelgate-Thyristor zu schaffen, der elektrisch in einer Halbleiterschicht so isoliert ist, daß er mit Logik- und Steuerstrukturen integriert werden kann. Es ist damit ein Ziel der vorliegenden Erfindung ein Halbleiter-Leistungsschalt­ element, wie einen Thyristor, zu schaffen, der Integra­ tion mit Logik- und Steuerschaltelementen in einer einzigen Halbleiterschicht erlaubt und durch ein isolier­ tes Gate angeschaltet und durch ein zweites isoliertes Gate abgeschaltet werden kann.
Zu diesem Zweck kennzeichnen sich ein Halbleiter-Lei­ stungsschaltelement bzw. sein Herstellverfahren erfin­ dungsgemäßerweise durch die in den kennzeichnenden Abschnitten der Ansprüche 1 bzw. 15 niedergelegten Merkmale.
Diese Erfindung kann einen Doppelgate-Thyristor mit niedrigen spezifischen Einschalt-Widerstandscharakte­ ristiken aus bipolaren regenerativ schaltenden Elementen schaffen, der elektrisch isoliert in einem Halbleiter­ körper vorhanden ist, und die Erfindung kann auch ein Verfahren zur Herstellung eines solchen Thyristors schaffen.
Die vorliegende Erfindung kann auch einen Thyristor zur Integrierung mit Steuer- und Logikkreisen schaffen, der eine isolierte Gatestruktur zum Einschalten des Thyristors und eine andere isolierte Gatestruktur zum Abschalten des Thyristors aufweist, wobei das Abschalten teilweise durch Erhöhen des elektrischen Widerstandes zugeordneter Bereiche zum Begrenzen des Stromflusses erreicht wird.
Erfindungsgemäß wird ein Thyristor geschaffen, der durch eine eingebettete Dielektrikumschicht von der Halbleiter­ schicht isoliert ist, in der er sich befindet. Die vorliegende Erfindung ergibt eine in Querrichtung, d.h. nicht in der Tiefe, sondern in der Fläche eines Halbleiterkörpers angeordnete Thyristorstruktur mit aneinander angrenzenden Materialbereichen, die ein Gate zum Einschalten bilden, das ein Teil einer ersten isolierten Gate-Feldeffekt-Transistorstruktur ist, und ein anderes Gate zum Abschalten, das ein Teil einer zweiten isolierten Gate-Feldeffekt-Transistorstruktur ist. Der Thyristor enthält weiter strombegrenzende Abschnitte, durch die der Stromfluß zwischen einander gegenüberliegenden Verarmungsbereichen begrenzt wird, um vertikale und seitliche Einschnürwiderstände zu erzeu­ gen, die das Abschalten des Thyristors beschleunigen.
Die vorliegende Erfindung ergibt auch ein Herstellver­ fahren für den Quer-Doppelgate-Thyristor erfindungs­ gemäßer Art. Im wesentlichen wird ein Bereich elektrisch isolierten Halbleitermateriales aus einem Halbleiter­ substrat dadurch gebildet, daß Nuten in eine Oberfläche des Substrates eingeätzt und eine Schicht aus N+-Halblei­ termaterial gebildet wird, die die Substratoberfläche und die Nutseitenwände überdeckt. Diese N+-Schicht wird daraufhin eine eingebettete Schicht. Eine Polysilizium­ schicht wird dann auf der N+-Schicht ausgebildet und oxidiert, um eine Dielektrikum-Schicht zu bilden. Nach Abscheiden einer dicken Schicht aus Polysilizium über der genuteten Fläche, welche die Nuten vollständig ausfüllt, wird die Oberfläche des Substrates, die der genuteten Oberfläche gegenüberliegt, so lange poliert, bis die Spitzen oder Gipfel der Nuten unter der einge­ betteten N+-Schicht entfernt sind. Dadurch wird eine Anordnung aus dielektrisch isolierten Halbleitermate­ rialbereichen gebildet. In mindestens einem dieser Bereiche oder Inseln wird ein zentral angeordneter P-Be­ reich ausgebildet. Ein in Querrichtung umschließender Ring aus N+-Material wird um diesen P-Bereich herge­ stellt, gleichzeitig mit mindestens einem N+-Streifen, der elektrisch den N+-Ring mit der eingebetteten N+-Schicht verbindet. Eine Katode aus N+-Halbleiter­ material, die zentral in dem P-Bereich angeordnet ist, wird während des Ausbildens des N+-Ringes geschaffen, oder kann wahlweise auch in einem später folgenden Schritt hergestellt werden. Zwei konzentrische P-Berei­ che werden dann gebildet, von denen einer als Anode und der andere als Kanal für den IGFET dient, der zum Abschalten des Thyristors benutzt wird. Ein Kontaktbe­ reich mit niedrigem elektrischen Widerstand wird in der Anode ausgebildet, und dann wird ein N+-Bereich, der als Senke oder Drain des Abschalt-IGFET dient, vollständig in dem anderen konzentrischen P-Bereich ausgebildet. Als nächstes wird eine Dielektrikum-Schicht an der Ober­ fläche des nun dotierten elektrisch isolierten Bereiches ausgebildet, und eine Polysiliziumschicht über dem Dielektrikum gebildet. Das Polysilizium ist stark mit einer Deckdiffusion von Donatorzusätzen dotiert. Der Thyristor wird dann mit Muster versehen und metalli­ siert, um eine erste Reihe von isolierten Gates zu bil­ den, die kapazitiv die Katode und den Ring zum Einschal­ ten des Thyristors verbinden, und eine zweite Reihe von Gates, die zum Abschalten des Thyristors durch kapazi­ tives Verbinden des Ringes mit der Senke des Abschalt- IGFET benutzt werden. Der vollständige Transistor wird dann mit einer Schicht äus Phosphorsilikatglas bedeckt, in der Kontaktfenster entsprechend geöffnet und metallisiert werden.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung näher erläutert; in dieser zeigt:
Fig. 1 eine Schnittdarstellung einer ersten Aus­ führung eines Halbleiter-Leistungsschalt­ elementes in Form eines Quer-Doppelgate- Thyristors nach dieser Erfindung in einer Zwischenstufe der Herstellung, geschnitten nach Linie 1-1 der Fig. 2,
Fig. 2 eine Draufsicht auf den Transistor aus Fig. 1, gesehen nach Linie 2-2 der Fig. 1 in Pfeilrichtung,
Fig. 3 eine Draufsicht einer Abwandlung des Tran­ sistors aus Fig. 1 und 2 in einem Zwischen- Herstellzustand, und
Fig. 4 ein elektrisches Schaltschema des erfindungs­ gemäßen Thyristors.
Eine erfindungsgemäße Ausführung nach Fig. 1 und 2 besteht aus einem Polysiliziumsubstrat 20, durch das sich teilweise eine eingebettete dielektrische Schicht 22 erstreckt. Die eingebettete dielektrische Schicht 22 bestimmt einen elektrisch isolierten Bereich, durch den eine elektrisch isolierte Thyristorzelle 24 definiert wird. Durch elektrisches Isolieren des erfindungsgemäßen Thyristors gegenüber dem umgebenden Material wird die Integration desselben mit anderen Bauelementen, wie Steuer- und Logikelementen in einem einzigen Chip ermöglicht. Wie später eingehend erklärt wird, können viele elektrisch isolierte Thyristorzellen 24 gleich­ zeitig hergestellt werden, so daß Steuer- und Logik­ elemente zusammen mit dem erfindungsgemäßen Thyristor in einer einzigen Schicht aufgebaut werden können.
Über der eingebetteten dielektrischen Schicht 22 befindet sich eine Schicht hochdotierten Halbleiter­ materials, das eine eingebettete Schicht 26 mit niedrigem Widerstand bildet. Die elektrisch isolierte Thyristorzelle 24 enthält weiter einen Thyristorkörper 28, der aus Halbleitermaterial des gleichen Leitungstyps wie die eingebettete Schicht 26 mit niedrigem Widerstand gebildet ist, jedoch einen höheren elektrischen Widerstand aufweist, z.B. N--Material bei einem Bauelement mit einer eingebetteten N+-Schicht 26 von niedrigem Widerstand. Der Thyristorkörper 28 besitzt einen eingeschlossenen Bereich 29 mit dem gleichen Leitungstyp und gleicher Dotierungsdichte wie der Thyristorkörper 28. Wie bei allen für diese Verwendung geeigneten Materialien müssen die Halbleiterschichten einen Reinheitsgrad aufweisen, der für Mikroelektro­ nik-Bauelemente geeignet ist.
In der Mitte in der Oberfläche des Thyristorkörpers 28 befindet sich eine Insel 30 aus Halbleitermaterial mit einem Kanalabschnitt 31. Die Insel 30 und der Kanal­ abschnitt 31 sind aus Halbleitermaterial gebildet mit einem Leitungstyp, der dem des Thyristorkörpers 28 entgegengesetzt ist, z.B. P-Material bei einem Bauele­ ment mit einem N-Thyristorkörper 28. Die Insel 30 liegt vollständig im Umfang des Thyristorkörpers 28 und erstreckt sich nach unten zu der eingebetteten Schicht 26 mit niedrigem Widerstand hin, hält jedoch Abstand von dieser. Die Insel 30 wird durch einen Ring 32 aus stark dotiertem Halbleitermaterial umgeben, der sich in Querrichtung nach außen, teilweise in den Thyristor­ körper 28 und in Querrichtung nach innen, teilweise bis in die Insel 30 hinein erstreckt, wie am besten aus Fig. 1 zu ersehen ist. Die Tiefe des Ringes 32 bestimmt den Anteil der Insel 30, bei dem ein Quer-Einschnürungs­ widerstand (lateral pinch resistance) auftritt, und dieser wird als der Stromfluß-Begrenzungsabschnitt 34 bezeichnet. Der Ring 32 ist aus Halbleitermaterial mit dem gleichen Leitungstyp wie die eingebettete Schicht 26 mit niedrigem Widerstand gebildet, und seine Tiefe bestimmt zusammen mit anderen Faktoren die Sperrspannung und die Abschalteigenschaften des Thyristors.
Wie Fig. 2 zeigt, ist der Ring 32 mit der eingebetteten Schicht 26 niedrigen Widerstandes durch Streifen 36 aus Material mit niedrigem Widerstand mit dem gleichen Leitungstyp wie der Ring 32 und die eingebettete Schicht 26 niedrigen Widerstandes verbunden, in diesem Fall vom N+-Typ. Die Streifen 36 erstrecken sich seitlich längs der Oberfläche des Thyristorkörpers 28 und verbinden den Ring 32 elektrisch mit der eingebetteten Schicht 26 niedrigen Widerstandes. Die Verbindung zwischen diesen drei Strukturen, d.h. der eingebetteten Schicht 26 niedrigen Widerstandes, des Ringes 32 und der Streifen 36 bildet eine einheitliche Struktur 37 niedrigen Wider­ standes, die bei der vorliegenden Erfindung elektrisch "schwimmt", d.h. sie besitzt keinen direkten Klemmenan­ schluß und "schwimmt" entsprechend den an benachbarten Bereichen anliegenden elektrischen Potentialen.
Innerhalb der Insel 30 ist zentral ein kleinerer flacherer Bereich aus Halbleitermaterial mit einem dem der Insel 30 entgegengesetzten Leitungstyp angeordnet, die eine Thyristorkatode 38 bestimmt. In Fig. 1 ist die Thyristorkatode 38 als einzelner, vollständig innerhalb der Insel 30 angeordneter Bereich gezeigt. Der metallur­ gische, an der Verbindungsfläche der Thyristorkatode 38 und der Insel 30 ausgebildete Übergang ist ein pn-Übergang, der mit J 1 bezeichnet ist. Bei einer in Fig. 3 dargestellten anderen Ausführung ist die Thyristorkatode 38 als eine Reihe von rechtwinkligen Streifen 38a ausgelegt. Das Unterteilen der Thyristor­ katode 38 in verschiedene getrennte Abschnitte erhöht ihre Injektionswirksamkeit, da die Emitterkante sehr vergrößert ist. So kann durch Ausbilden einer Anordnung aus Thyristorkatoden und paralleles Verbinden derselben durch Metallisierung eine große Emitterkante unter Benutzung von sehr wenig Silizium erzielt werden. Dadurch wird, wie gezeigt wird, gegebenenfalls ein größerer Parallelwiderstand zugelassen und es wird auch das die Injektionswirksamkeit störende Verzerren der Feldlinien reduziert. Die Verbindungsfläche der Insel 30 mit dem Thyristorkörper 28 und dem Ring 32 bildet einen einzigen kontinuierlichen pn-Übergang J 2, wie in Fig. 1 dargestellt.
Wie vorher festgestellt, umgibt der Ring 32 den Stromfluß-Begrenzungsabschnitt 34 der Insel 30. Ein seitlicher Verarmungsbereich, der an der Verbindung des Ringes 32 mit der Insel 30 erzeugt wird, begrenzt die Strömung des Löcherstromes durch den Stromfluß-Begren­ zungsabschnitt 34, und dieser Quer-Einschnürwiderstand bildet einen Teil des Abschaltmechanismus des erfin­ dungsgemäßen Thyristors. Der strombegrenzende Verarmungs­ bereich erstreckt sich vom Innenumfang des Ringes 32 in Querrichtung in den Stromfluß-Begrenzungsabschnitt 34 hinein. Wenn der Thyristor sich im Vorwärts-Leitzustand befindet, muß der Löcherstrom durch den Stromfluß-Begren­ zungsabschnitt 34 fließen, um die Thyristorkatode 38 zu erreichen. Damit kann der Strom in dem Stromfluß-Begren­ zungsabschnitt 34 dadurch abgeschnürt werden, daß seine Löcherkonzentration mit dem Ring 32 verarmt wird. Zusätzlich zu diesem Quer-Einschnürwiderstand wird ein Abschalten des Thyristors weiter durch Begrenzen des Stromflusses durch einen zweiten Stromfluß-Begrenzungs­ abschnitt 40 erzielt, der im Thyristorkörper 28 zwischen der Insel 30 und der eingebetteten Schicht 26 niedrigen Widerstandes gelegen ist. Wie eingehender noch erklärt wird, wird der Stromfluß durch den zweiten stromfluß­ begrenzenden Abschnitt 40 durch einen vertikalen Ein­ schnürwiderstand begrenzt, der zwischen entgegengesetz­ ten Feldern während des Abschaltens erzeugt wird. Das erste dieser vertikalen Felder entsteht an dem Übergang J 2. Das zweite Feld wird am Übergang zwischen der eingebetteten Schicht 26 niedrigen Widerstandes und dem Thyristorkörper 28 erzeugt. Wenn der Thyristor in dem Vorwärtsleitzustand betrieben wird, ist der Thyristor­ körper 28 hoch mit Löchern und Elektronen moduliert. Während des Abschaltens wird ein strombegrenzender Feldeffekt an der Verbindungsfläche dieses hochmodulier­ ten Bereiches (Thyristorkörper 28) mit der eingebetteten Schicht 26 niedrigen Widerstandes wiederum durch Verar­ mung der Löcherkonzentration erzeugt.
In der Nähe des Umfangs des Thyristorkörpers 28 befindet sich eine Anode 42, die, wie in Fig. 2 gezeigt, aus zwei allgemein U-förmigen Bereichen besteht, die jeweils bezüglich der Insel 30 einander gegenüberliegen. Grundsätzlich kann die Anode 42 ein einzelner Ring aus Material sein, das den Bereich 30 umgibt, jedoch ist in dieser bestimmten Ausführung der vorliegenden Erfindung die Anode 42 durch die Streifen 36 in zwei Hälften geteilt, deren Enden jeweils Abstand von den Streifen 36 einhalten. Wie in Fig. 1 zu sehen, ist die Anode 42 in der Oberfläche des Thyristorkörpers 28 angeordnet und besitzt einen Leitungstyp, der dem des Thyristorkörpers 28 entgegengesetzt ist, in diesem Fall P-Typ. Ein kleiner, flacher eingeschlossener Bereich 44 von Material niedrigen Widerstandes ist in der Anode 42 angeordnet, um einen Kontakt mit niedrigem Übergangs­ widerstand zwischen der Anode 42 und der aufzubringenden Kontakt-Metallisierung besser zu gewährleisten. In diesem Beispiel sind die Anode 42 und der eingeschlos­ sene Bereich 44 aus P-Material. Der metallurgische Übergang an der Verbindungsfläche der Anode 42 mit dem Thyristorkörper 28 wird als J 3 bezeichnet. Eine ähnliche Form wie die Anode 42 besitzt der Anoden-IGFET-Kanal 45 mit einem integralen Abschnitt 46 an der Oberfläche des Thyristorkörpers 28. Wie Fig. 2 zeigt, besteht der Anoden-IGFET-Kanal 45 aus zwei U-förmigen Abschnitten aus Halbleitermaterial, die in der Oberfläche des Thyristorkörpers 28 zwischen Anode 42 und Ring 32, jeweils mit Abstand von jedem dieser beiden, angeordnet sind. Der Anoden-IGFET-Kanal 45 bildet einen pn-Übergang 47 mit dem Thyristorkörper 28. Die Enden jedes Abschnittes des Anoden-IGFET-Kanals 45 besitzen, ähnlich der Anordnung der Anode 42, einen bestimmten Abstand von den Streifen 36. Der Anoden- IGFET-Kanal 45 ist aus Halbleitermaterial mit einem Leittyp gebildet, der dem des Thyristorkörpers 28 entgegengesetzt ist. Wie in Fig. 1 dargestellt, erstreckt sich der Anoden-IGFET-Kanal 45 teilweise bis in den Thyristorkörper 28 hinein nach unten. Ganz in dem Anoden-IGFET-Kanal 45 ist eine Anoden-IGFET-Senke (Drain) 48 angeordnet, die die gleiche Form wie der Anoden-IGFET-Kanal 45 besitzt. Die Anoden-IGFET-Senke 48 ist aus Halbleitermaterial gebildet, das den gleichen Leitfähigkeitstyp wie der Thyristorkörper 28 besitzt, ist jedoch höher dotiert. Eine Schicht aus Siliziumdioxid 50 (in Fig. 2 und 3 nicht gezeigt) ist über die gesamte elektrisch isolierte Thyristorzelle 24 gelegt. Die unterschiedlichen Strukturen sind durch in der Siliziumdioxidschicht 50 und in darauffolgenden Schichten geöffneten Kontakt­ durchbrüchen zugänglich. Weiter dient die Silizium­ dioxidschicht 50 als Isolierschicht für die Thyristor- IGFET-Strukturen. Eine Elektrodenschicht 51 (in Fig. 2 und 3 nicht gezeigt), hier aus Polysilizium, liegt über der Siliziumdioxidschicht 50. Der Anteil der Elektro­ denschicht 51, der zwischen dem Innenumfang des Ringes 32 und dem Außenumfang der Thyristorkatode 38 liegt, bildet eine Tor-Elektrode 52 (Gate), die zum Zünden des Thyristors benutzt wird. Über der Siliziumdioxidschicht 50 angeordnet sitzt zwischen der Anoden-IGFET-Senke 48 und dem Außenumfang des Ringes 32 eine weitere Tor-Elektrode (Gate) 54, die das Gate bildet, das zum Abschalten des Thyristors benutzt wird. Die Tor-Elektroden 52 und 54 sollten gut mit den Bereichen ausgerichtet sein, mit denen sie während des Betriebs kapazitiv Verbindung schaffen. Eine Feldplatte 56 ist vorgesehen, die die Siliziumdioxid­ schicht 50 zwischen der Anode 42 und der Anoden-IGFET- Senke 48 überdeckt. Die Feldplatte 56 hilft dabei, durch übermäßige Feldkonzentration verursachten Spannungs­ zusammenbruch zu verhindern. Die Oberfläche der elektrisch isolierten Thyristorzelle 24 mit den überdeckenden Siliziumdioxidschichten 50 und der Elektrodenschicht 51 wird durch eine (nicht darge­ stellte) Phosphorsilikat-Glasschicht überdeckt, in welcher zum Zugriff zu den Bauelement-Strukturen Kontakt­ fenster vorgesehen sind. Eine (nicht dargestellte) Metallisierungsschicht ist so aufgebracht und ausgestal­ tet, daß sich getrennte Metallkontakte für die Thyristorkatode 38, die Anode 42, die Tor-Elektrode 52 und die Tor-Elektrode 54 ergeben. Damit erweist sich diese Ausführung der vorliegenden Erfindung als ein 4-Klemmenbauelement, wobei die Anode 42 mit der Anoden-IGFET-Senke 48 verbunden ist. Bei typischen Kraftfahrzeuganwendungen wird die Thyristorkatode 38 geerdet. Anhand von Fig. 1 und 2, und insbesondere von Fig. 4, die allgemein eine schematische Darstellung der vorliegenden Erfindung ergibt, ist zu sehen, daß der Thyristor (vom Quer-Doppeltortyp) einen pnp-Transistor 58 schafft, bei dem die Anode 42 als pnp-Emitter, die Insel 30 als Kollektor und der einheitliche Aufbau 37 niedrigen Widerstandes zusammen mit dem Thyristorkörper 28 als pnp-Basis wirkt. Weiter ist ein pnp-Transistor 60 geschaffen, der so angesehen werden kann, daß die Thyristorkatode 38 der Emitter, die Insel 30 die Basis und der einheitliche Aufbau 37 niedrigen Widerstandes zusammen mit dem Thyristorkörper 28 der virtuelle Kollektor ist. Der Kollektor ist "virtuell", da er nicht direkt mit einer Klemme verbunden ist. Deshalb ist zu erkennen, daß die Übergänge J 2 und J 3 den pnp-Transistor 58, und die Übergänge J 1 und J 2 den npn-Transistor 60 bilden. Es ist auch ein Nebenschlußwiderstand R N vorgesehen, der durch den Innenwiderstand der Insel 30 zwischen der Thyristorkatode 38 und dem Ring 32 gebildet ist. R N besitzt einen Wert, der auf die Eigenschaften des Zünd-IGFET bezogen ist, der durch Bezugszeichen 64 in Fig. 4 dargestellt ist. In gleicher Weise ist der Thyristor-Abschalt-IGFET in Fig. 4 mit Bezugszeichen 66 bezeichnet. Die Wirkung des Ringes 32 bei der Begrenzung des Stromflusses durch den Stromfluß-Begrenzungsab­ schnitt 34 durch Erzeugung eines Übergangs-Feldeffektes während der Bauelement-Abschaltung wird in Fig. 4 schematisch als JFET 68 bezeichnet, was den inneren Vertikal-Einschnürungswiderstand des Thyristors bezeichnet. Wie dargestellt, ist die Thyristorkatode 38 geerdet bzw. an Masse gelegt und jeder IGFET 64 (Zünd-) und 66 (Abschalt-) sind an einer positive Spannungs­ quelle angeschlossen, wie es bei Kraftfahrzeuganwen­ dungen der Fall ist. Der Zünd-IGFET 64 liegt elektrisch parallel zum npn-Transistor 60. Der Abschalt-IGFET 66 liegt elektrisch parallel zum pnp-Transistor 58.
Der Zünd-IGFET 64 und der Abschalt-IGFET 66 sind die Steuertore (Gates) des erfindungsgemäßen Thyristors. Obwohl Thyristoren bekannt sind, bei denen das Zünden des Gerätes durch einen isolierten Toraufbau gesteuert wird, ist bei dem erfindungsgemäßen Thyristor nicht erforderlich, daß die Stromdichte vermindert wird, um ein Abschalten des Gerätes zu bewirken. Das Abschalten wird durch den Abschalt-IGFET 66 teilweise durch Quer- und Vertikal-Einschnürwiderstände erzielt, die in den Stromfluß-Begrenzungsabschnitten 34 bzw. 40 erzeugt werden.
Im Betrieb wird die Anode 42 am eingeschlossenen Bereich 44 mit einer Quelle positiven elektrischen Potentials gegenüber der Thyristorkatode 38 verbunden, die bei Kraftfahrzeuganwendungen auf Masse liegt. Das Zünden des Thyristors wird dann durch den Zünd-IGFET 64 erzielt. Nach Fig. 1 enthält der Zünd-IGFET 64 die Thyristor­ katode 38 als Quell-(Source)-Bereich, den Ring 32 als Senke (Drain) und den Kanalabschnitt 31 der Insel 30 als IFGET-Kanal. So ist in dieser Ausführung der Erfindung die Insel 30 aus p-Material gebildet, und sowohl die Thyristorkatode 38 als auch der Ring 32 sind n-Material, so daß der Zünd-IGFET 64 ein n-Kanal-Bauelement ist. In gleicher Weise ist der Abschalt-IGFET 66 ein n-Kanal- Bauelement, das die Anoden-IGFET-Senke 48 (Drain), den Anoden-IGFET-Kanal 45 und einen Quellbereich besitzt, der aus dem Thyristorkörper 28 und dem einheitlichen Aufbau 37 niedrigen Widerstandes besteht. Die Tor-Elek­ trode (Gate) 52 bildet die Tor-Elektrode für den Zünd- IGFET 64 und die Tor-Elektrode 54 bildet die Tor-Elek­ trode für den Abschalt-IGFET 66. Deshalb enthält der Thyristor in dieser Ausführung zwei n-Kanal-IGFETs, von denen einer zum Zünden und der andere zum Abschalten des Bauelementes dient.
Die vorliegende Erfindung ist in dem Vorwärts-Sperr­ zustand, wenn beide Gate-Elektroden 52 und 54 bei Spannung Null sind. Zum Zünden des Thyristors wird eine positive Spannung an die Elektrode 52 angelegt, um den Zünd-IGFET 64 zu aktivieren. Eine Inversionsschicht im Kanalabschnitt 31 der Insel 30 wird dadurch erzeugt, die elektrisch die Thyristorkatode 38 mit dem Ring 32 verbindet. Der einheitliche Aufbau 37 niedrigen Wider­ standes läuft so auf Katodenpotential. Da die Anode 42 sich bei einem höheren Potential als die Thyristorkatode 38 befindet, die bei diesem Ausführungsbeispiel an Masse liegt, strömen Elektroden von der Thyristorkatode 38 zu dem einheitlichen Aufbau 37 niedrigen Widerstandes und dann durch den Thyristorkörper 28 zur Anode 42. Das elektrische Potential des einheitlichen Aufbaus 37 niedrigen Widerstandes und des Thyristorkörpers 28 werden abgesenkt und der Emitter/Basis-Übergang J 3 des pnp-Transistors 58 wird in Vorwärtsrichtung vorgespannt, so daß der pnp-Transistor 58 eingeschaltet wird. Dadurch ergeben sich Löcher zur Injektion über den Emitter/- Basis-Übergang J 1 in die Insel 30, die als die Basis des npn-Transistors 60 dient. Der Übergang J 1 ist bereits in Vorwärtsspannung, und dieser Zustrom von Löcherstrom ergibt Basisansteuerung für den npn-Transistor 60, die ihn einzuschalten trachtet. Man bemerke, daß der Spannungsabfall über dem Nebenschlußwiderstand R N es zuläßt, daß npn-Transistor 60 und Übergang J 1 vorwärts­ gespannt sind. Wenn der Strom zunimmt, steigt der Strom­ verstärkungsfaktor alpha des pnp-Transistors 58 und des npn-Transistors 60. Das regenerative Schalten in einen Zustand niedrige Spannung, hoher Strom tritt auf, wenn, wie bekannt, die Summe der beiden alpha-Werte eins übersteigt. Der pnp-Transistor 58 und der npn-Transistor 60 sind dann durchgeschaltet oder verriegelt. Die an der Tor-Elektrode 52 anliegende Spannung kann unterbrochen werden, jedoch bleibt die regenerative Schaltungswirkung erhalten. Der Widerstand des Thyristorkörpers 28 fällt während des regenerativen Schaltens infolge der hohen Konzentration von Elektronen und Löchern beträchtlich ab, wodurch die hohe Strom-Übertragungsfähigkeit des Thyristors entsteht. Eine Anzahl von Faktoren beeinflußt die Thyristor-Zündzeit, wozu die Geometrie des Zünd-IGFET 64, die Bauteiltemperatur ebenso wie die Amplitude und Anstiegszeit der Gatespannung und des Stromes gehören.
Es ist so ersichtlich, daß der Thyristor nicht dadurch abgeschaltet werden kann, daß einfach die Gatespannung am Zünd-IGFET 64 weggenommen wird. Sobald er durchge­ schaltet hat, bleibt die regenerative Schaltbetätigung unabhängig von dem positiven Torpotential am Zünd-IGFET 64 aufrecht. Ohne weiteren elektrischen Eingriff wird die Leitung anhalten, solange die Anoden/Katoden-Span­ nungsdifferenz groß genug ist, eine Injektion über den Emitter/Basis-Übergang des pnp-Transistors 58 und/oder des npn-Transistors 60 zu erzeugen. Während einige übliche Thyristoren das Anlegen eines negativen Poten­ tials an einem Steuertor erfordern, um ein Abschalten des Thyristors zu erzeugen, kann eine Thyristorabschal­ tung bei der vorliegenden Erfindung ohne Vermindern der Anoden/Katoden-Potentialdifferenz und ohne Anlegen einer negativen Vorspannung an ein Steuertor erzielt werden. Bei dem vorliegenden Thyristor kann ein Abschalten dadurch herbeigeführt werden, daß eine positive Spannung an die Tor-Elektrode 54 angelegt wird.
Das Abschalten wird auf folgende Weise erzielt. Zunächst wird die positive Spannung an der Tor-Elektrode 52 unterbrochen, so daß der Elektronenstrom durch den Kanalabschnitt 31 der Insel 30 aufhört, wobei der Abschalt-IGFET 66 wirksam abgeschaltet wird. Dann wird der Zünd-IGFET 64 eingeschaltet durch Anlegen einer positiven Spannung an die Gate-Elektrode 54. Wie festgestellt, ist der Abschalt-IGFET 66 das Abschalt- Steuertor. Durch Anlegen einer positiven Spannung, die höher als der Kanal-Schwellwert ist, an die Torelektrode 54, wird eine Inversionsschicht in dem integralen Abschnitt 46 des Anoden-IGFET-Kanals 45 erzeugt, und in gleicher Weise wird der Kanalabschnitt 29 des Thyristor­ körpers 28 stark leitend gemacht. Dieser N-leitende Kanal verbindet elektrisch die Anoden-IGFET-Senke 48 mit dem Ring 32.
Es ist darauf hinzuweisen, daß, während der Thyristor allgemein als ein Vier-Klemmen-Gerät bezeichnet wird, d.h. getrennte elektrische Kontakte nur vorgesehen sind für die Anode 42, die Thyristorkatode 38, die Tor-Elek­ trode 52 und die Tor-Elektrode 54, die Anoden-IGFET- Senke 48 einfach mit Anode 42 kurzgeschlossen ist, um eine bequeme positive Spannungsquelle zu schaffen. Es ist jedoch vorteilhaft, einen getrennten elektrischen Kontakt für die Anoden-IGFET-Senke 48 zu schaffen, die dann als VDD bezeichnet werden kann, statt sie mit Anode 42 kurzzuschließen. Das kann bei manchen Anwendungen Vorteile bringen. Beispielsweise kann ein separater Kontakt zur Anoden-IGFET-Senke 48 vorteilhaft sein, um die Größe der Steuerspannung zu reduzieren, die für schnelles Abschalten nötig ist. Falls die Anodenspannung 80 V beträgt, kann ein VDD-Potential von etwa 5 bis 15 V benutzt werden, wobei eine Spannung von nur 5 bis 15 V an der Tor-Elektrode 54 den Thyristor abschaltet. Das ist weniger als die Spannung, die an der Tor-Elektrode 54 zum Abschalten nötig wäre, wenn die Anoden- IGFET-Senke 48 mit der Anode 42 kurzgeschlossen ist. Die Ausgestaltung mit kurzgeschlossener Anode ist in der elektrischen Schemadarstellung Fig. 4 gezeigt.
Wenn so eine positive Spannung an die Tor-Elektrode 54 angelegt wird, wird ein stark leitender Weg erzeugt, der eine parallele Überbrückung um die Basis des pnp-Tran­ sistors 58 direkt zur Anode 42 schafft. Dieser Weg niedrigen Widerstandes liegt auch elektrisch parallel zum Basis/Emitterübergang J 3 des pnp-Transistors 58. Damit nimmt die Vorwärtsspannung des Emitter/Basis-Über­ gangs J 3 des pnp-Transistors 58 ab, wodurch die Löcherinjektion über J 3 reduziert wird. Dementsprechend wird der Löcher-Stromfluß durch den pnp-Transistor 58 verkleinert, wodurch der npn-Transistor 60 durch Reduzierung seiner Basisansteuerung zum Abschalten gebracht wird. Da der Abschalt-IGFET 66 auch einen Weg geringen Wider­ standes über den Thyristorkörper 28 an dem eingeschlos­ senen Bereich 29 erzeugt, werden, wie festgestellt, die Anoden-IGFET-Senke 48 und der einheitliche Aufbau 37 niedrigen Widerstandes elektrisch verbunden. Dieser Weg geringen Widerstandes wird kapazitiv durch die Tor-Elek­ trode 54 hervorgebracht, die, wenn sie positiv geladen ist, bewegliche Elektronen von der Masse des Thyristor­ körpers 28 zum eingeschlossenen Bereich 29 abzieht. Damit ist ein N+-Kanal über den N--Thyristorkörper erzeugt. Ruft man sich ins Gedächtnis, daß der Ring 32 wie auch der gesamte einheitliche Aufbau 37 niedrigen Widerstandes elektrisch "schwimmt", wenn der Abschalt- IGFET 66 sich im Leitzustand befindet, wird der einheitliche Aufbau niedrigen Widerstandes auf das gleiche elektrische Potential wie die Anode 42 bzw. auf V DD in der alternativen Fünf-Klemmen-Ausführung gebracht. Dadurch werden zwei sehr wichtige elektrische Feldeffekte erzeugt, die ein rasches Abschalten beim Thyristor hervorzubringen helfen.
Wenn das elektrische Potential des Rings 32 sich dem der Anode 42 annähert, wird der Übergang J 2 in Rückwärtsrichtung vorgespannt. Der in Rückrichtung vorgespannte Übergang J 2 erzeugt einen Raumladungs­ bereich, der sich bis in die Insel 30 beim stromflußbe­ grenzenden Abschnitt 34 hinein erstreckt. Es sollte ersichtlich sein, daß dann, wenn der Thyristor sich im Vorwärtsleitzustand befindet, Löcherstrom von der Anode 42 durch die Insel 30 zur Thyristorkatode 38 hindurch­ tritt, indem er sich durch den Stromfluß-Begrenzungs­ abschnitt 34 bewegt. Da der Stromfluß-Begrenzungsab­ schnitt 34 durch den Ring 32 umgeben ist, steht der Löcherfluß senkrecht auf dem elektrischen Feld, das durch den in Rückwärtsrichtung vorgespannten Übergang J 2 erzeugt wird. Da der Raumladungsbereich tiefer in den Stromfluß-Begrenzungsabschnitt 34 hinein eindringt, wird der Löcherfluß eingegrenzt oder "abgeschnürt", und zwar durch einen Quer-Abschnürwiderstand, der den Quer­ schnitts-Flächenbereich, durch den die Löcher fließen, reduziert. Im Endeffekt wirkt der Ring 32 Gate eines Sperrschicht-Feldeffekt-Transistors. In der schemati­ schen Schaltbilddarstellung nach Fig. 4 ist der Quer-Ab­ schnürwiderstand deshalb als ein JFET 68 dargestellt. Dementsprechend würden dessen Quelle und Senke (Source and Drain) im oberen bzw. unteren Bereich der Insel 30 liegen.
Zusätzlich zu dem Quer-Abschnürwiderstand, der durch den JFET 68 geschaffen wird, wird auch noch ein zweiter vertikaler Abschnürwiderstand geschaffen, der weiter das rasche Abschalten des Thyristors vervollständigt. Es ist zuzugeben, daß der Thyristorkörper 28 während des regenerativen Schaltens hoch moduliert ist und eine hohe Dichte von sowohl Löchern als auch freien Elektronen besitzt. Es ist auch zu erkennen, daß der Raumladungs­ bereich, der durch den in Rückwärtsrichtung vorgespann­ ten pn-Übergang J 2 erzeugt ist, sich in den Transistor­ körper 28 an seiner Grenzfläche mit der Insel 30 hineinerstreckt. Das geschieht deshalb, weil das elektrische Potential des Thyristorkörpers 28 sich auch dem Potential der Anode 42 nähert, oder alternativ, VDD annähert, da der Thyristorkörper 28 sich in elektrischem Kontakt mit der einheitlichen Struktur 37 niedrigen Widerstandes befindet. Deswegen wächst ein Raumladungsbereich aus dem in Rückwärtsrichtung vorgespannen Übergang J 2 heraus und erstreckt sich in einen zweiten Stromfluß-Begrenzungsabschnitt 40, welcher der Bereich des Thyristorkörpers 28 ist, der zwischen der Insel 30 und der eingebetteten Schicht 26 niedrigen Widerstandes bei ihren am nächsten zueinander gelegenen Flächen liegt. Ein zusätzlicher Feldeffekt wird an der Zwischenfläche der eingebetteten Schicht 26 niedrigen Widerstandes mit dem hoch modulierten Thyristorkörper 28 erzeugt, und steht ebenfalls in den zweiten stromfluß­ begrenzenden Abschnitt 40, jedoch von der entgegenge­ setzten Richtung zu dem an dem Übergang J 2 erzeugten Feld vor. Deshalb wird der durch den zweiten stromfluß­ begrenzenden Abschnitt 40 hindurchtretende Löcherstrom zwischen diesen beiden vertikal einander gegenüberlie­ genden Feldern, die in den zweiten stromflußbegrenzenden Abschnitt 40 eindringen, abgeschnürt oder begrenzt. Damit erreicht der Thyristor ein Abschalten teilweise durch zwei Abschnürwiderstände in zwei Bereichen, die eine Abnahme der Leitfähigkeit des Thyristorkörpers 28 erzeugen und den nicht regenerativen Zustand wieder­ herstellen.
Um die Abschaltwirksamkeit des Quer-Abschnürwiderstandes zu befördern, sollte der Durchmesser des Stromfluß- Begrenzungsabschnittes 34 klein genug sein, so daß der durch den in Rückwärtsrichtung vorgespannten Übergang an der Zwischenfläche des Ringes 32 mit der Insel 30 erzeugte Raumladungsbereich vollständig den Stromfluß- Begrenzungsabschnitt 34 durchdringen kann. Das bedeutet, der innere Durchmesser des Ringes 32 sollte klein genug sein, um den Löcherstrom durch den Stromfluß-Begren­ zungsabschnitt 34 entsprechend den Anforderungen an Thyristorspannung und Strom wirksam abzuschnüren. Es sollte erkannt werden, daß der Ring 32 irgendeine Form besitzen kann, die einen Abschnüreffekt allgemein senkrecht zur Stromflußrichtung im Thyristor schafft.
Analog kann der in dem zweiten Stromfluß-Begrenzungs­ bereich 40 auftretende vertikale Abschnürwiderstand durch Verringern des Abstandes zwischen der Insel 30 und der eingebetteten Schicht 26 niedrigen Widerstandes optimiert werden. Mit anderen Worten, dadurch, daß die Dicke des Thyristorkörpers 28 am zweiten Stromfluß- Begrenzungsabschnitt 40 möglichst gering gehalten wird, kann eine größere Stromfluß-Begrenzung erzielt werden. Jedoch müssen die relativen Abmessungen dieser Bereiche mit den erwünschten elektrischen Parametern des Thyristors verträglich sein. Für Kraftfahrzeuganwen­ dungen wird bevorzugt der Innendurchmesser des Ringes 32 beim Stromfluß-Begrenzungsabschnitt 34 von etwa 10 bis etwa 30 µm gehalten und der Abstand zwischen dem inselartigen Bereich 30 und der eingebetteten Schicht 26 niedrigen Widerstandes durch den zweiten Stromfluß-Be­ grenzungsabschnitt 40 bei etwa 5 bis etwa 10 µm. Diese Abstandsgebung begründet sich durch das Erreichen einer Sperrfähigkeit von etwa 80 V oder höher an der Anode. Auch die Funktion des Abschalt-IGFET 66 besteht darin, eine positive Spannung für die einheitliche Struktur 37 niedrigen Widerstandes zu schaffen. Andere IGFET-Struk­ turen und andere Mittel zum Erreichen dieses positiven Potentials können geeignet sein, das notwendige Abschalt­ potential zu erzeugen.
Durch bloßes Erhöhen der an der Anode 42 und der Thyristorkatode 38 anliegenden Spannungen kann regeneratives Schalten in dem Thyristor wie bei üblichen Thyristoren erreicht werden. Jedoch wird bei dem erfindungsgemäßen Thyristor die Anode 42 gegen die Thyristorkatode 38 durch den Quer-Abschnürwiderstand des Ringes 32 abgeschirmt, wenn der Ring 32 entsprechend vorgespannt ist. Deswegen kann durch Aufrechterhaltung einer positiven Spannung an der Gate-Elektrode 54 des Abschalt-IGFET 66 der vorliegende Thyristor höheren Anoden/Katoden-Spannungen widerstehen, ohne Anschalten des Thyristors einzuleiten. Dementsprechend kann es vorteilhaft sein, eine positive Spannung an der Gate-Elektrode 54 aufrechtzuerhalten, bis ein Einschal­ ten des Thyristors erwünscht ist. Das hilft dabei, unbeabsichtigtes Anschalten zu verhindern, das infolge eines beträchtlichen Temperaturanstieges oder eines raschen Spannungsanstieges an der Anode auftreten kann.
Es wird erkannt werden, daß die Feldplatte 56 die Durchbrucheigenschaften der darunterliegenden pn-Über­ gänge steuert durch Modifizieren der elektrischen Feldlinien. Während die Feldplatte 56 elektrisch auf Spannung gelegt sein kann, reicht die bestehende Arbeitsfunktion des Materials aus, die Feldkonzentration an den Übergangskrümmungen zu reduzieren. Vermutlich könnten die pn-Übergänge J 1 und J 3 Schottky-Barrieren sein, insoweit, als J 1 und J 3 keinen hohen Spannungen widerstehen müssen. Schottky-Barrieren erzeugen einen niedrigeren Vorwärtsspannungsabfall als diffundierte pn-Übergänge, und können so bevorzugt hier eingesetzt werden. Weiter sollte die Anode 42 mit dem Thyristorkörper 28 kurzgeschlossen sein, um den Gewinn des pnp-Transistors 58 zu steuern. Analog könnte die Thyristorkatode 38 mit der Insel 30 kurzgeschlossen sein. Jedoch sollten diese Bereiche vorzugsweise nicht unter den isolierten Gate- Strukturen kurzgeschlossen sein. Es ist auch zu erken­ nen, daß diese Ausführung der Erfindung als ein Anrei­ cherungs- oder Anfachungs-Bauelement beschrieben wurde, und das deswegen, weil die IGFETs 64 und 66 als Anreicherungstransistoren festgestellt wurden. Sie könnten leicht dadurch als Verarmungs-IGFETs ausgeführt werden, daß eine flache N-Schicht in ihren jeweiligen Kanälen gebildet wird. Alternativ kann auch ein IGFET ein Anreicherungs-Bauelement sein, während der andere ein Verarmungs-Bauelement ist, und selbstverständlich erfordern Verarmungs-IGFETs eine negative Spannungs­ quelle, die bei einigen Anwendungen verfügbar sein kann. Der Fabrikationsablauf bei der Herstellung der vorliegenden Erfindung beginnt mit einem Wafer aus N- oder P- (100) Siliziumeinkristall hohen Widerstandes. Es kann möglich und wie bei einigen Anwendungen wünschens­ wert sein, andere Halbleitermaterialien einzusetzen, und deren Verwendung ist bei der Ausführung der vorliegenden Erfindung freigestellt oder sogar beabsichtigt. Es kann auch möglich sein, die vorliegende Erfindung als ein Silizium-auf-Isolator-Bauelement herzustellen. Zwar bestimmen die Spannungsanforderungen an das Bauelement den spezifischen Widerstand des Wafers, jedoch ist ein Siliziumwafer mit 5 bis 20 Ohm.cm für viele Anwendungen geeignet. Da die Thyristorstruktur mit Steuer- und Logikstrukturen in einem einzigen Chip integriert werden kann, ist der Leitungstyp der Wafers entsprechend auszusuchen. Ein P-Wafer würde bei der Herstellung von NMOS-Schaltungen nützlich sein, die mit der vorliegenden Erfindung integriert sind. Ein N-Wafer würde nützlich sein zum Integrieren von CMOS mit dem Thyristor nach der vorliegenden Erfindung, und ein N-Wafer wird in diesem Ausführungsbeispiel benutzt. Zunächst wird eine Oberfläche des Wafers geätzt, um Siliziumzellen zu bilden, die durch allgemein V- oder U-förmige Nuten getrennt sind. Die Form der Nuten ist für die Erfindung nicht kritisch. Das Ätzen der Nuten wird bevorzugt unter Benutzung einer üblichen Maskie­ rungstechnik und eines anisotropen Ätzmittels durchge­ führt, obwohl auch andere Techniken, beispielsweise reaktives Ionenstrahlätzen oder dergleichen geeignet sein können. Bei Benutzung eines anisotropen Ätzmittels wird die Tiefe der Nut durch die Breite des Ätzfensters bestimmt, wobei ein breiteres Fenster eine tiefere Nut erzeugt. Die Nuten besitzen vorzugsweise Tiefen von etwa 2o bis 100 µm. Als nächstes wird eine N+-Schicht auf der genuteten Fläche des Wafers durch Deckdiffusion eines Donator­ zusatzes wie Phosphor gebildet. Die Tiefe dieser N+-Schicht wird durch die erwünschten elektrischen Eigenschaften des Thyristors, besonders seiner Spannungs­ eigenschaften und seines Abschaltspannungsgewinnes bestimmt. Die N+-Schicht kann für andere Bauelemente in benachbarten Zellen gebraucht werden oder nicht. Während dieser Deckschichtdiffusion werden die Seitenwände und der Scheitel jeder Nut in N+-Material gewandelt. Das bedeutet, daß sich die N+-Schicht ununterbrochen über die Siliziumzellen und in jede Nut hinein erstreckt. Diese N+-Schicht wird bei dem vollständigen Bauelement die eingebettete Schicht 26 niedrigen Widerstandes. Andere Dotierungsverfahren, beispielsweise Ionenim­ plantation, können zur Ausbildung der N+-Schicht verwendet werden. Die genutete und nun stark dotierte Waferoberfläche wird oxidiert, um eine Schicht aus Dielektrikum zu bilden, die schließlich die eingebettete dielektrische Schicht 22 wird, welche die isolierten Thyristorzellen 24 voneinander elektrisch isoliert. Für die meisten Zwecke sollte eine dielektrische Schicht mit ca. 1 bis 4 µm Stärke ausreichen. Die dielektrische Schicht kann einfach dadurch gebildet werden, daß der Wafer nach dem Nuten und Dotieren in einen Oxidations­ ofen gesetzt wird. Da jedoch die Oxidation eine gewisse Volumendehnung und eine Spannung verursacht, wird das nachfolgend beschriebene andere Verfahren bevorzugt. Zunächst wird eine Schicht aus undotiertem Polysilizium auf der genuteten Waferoberfläche so gebildet, daß die Polysiliziumschicht die N+-Schicht vollständig überdeckt, einschließlich der Seitenwanddotierung. Die Polysiliziumschicht sollte ungefähr die Hälfte der Stärke der erforderlichen dielektrischen Schicht besitzen, d.h. etwa 0,5 bis 2 µm. Der Wafer wird dann oxidiert, um eine dielektrische Schicht der erforder­ lichen Dicke zu bilden. Wenn Silizium oxidiert wird, wird nur eine Hälfe der schließlichen Oxidstärke beim Silizium verbraucht. Wenn so der mit Polysilizium beschichtete Wafer oxidiert wird, wird nur die Polysili­ ziumschicht beim Ausbilden der dielektrischen Schicht verbraucht. Sehr wenig, falls überhaupt etwas der N+-Schicht wird dabei verbraucht. Demnach wird die Anzahl der spannungsinduzierten Versetzungen verringert, wodurch auch der Stromverlust oder das Stromableiten verringert wird. Als nächstes wird eine starke Polysiliziumschicht auf der genuteten Substratfläche so abgeschieden, daß die Nuten vollständig mit Polysilizium angefüllt werden. Dadurch entsteht das Polysiliziumsubstrat 20, das dem genuteten Wafer mechanische Festigkeit verleiht. Das Polysiliziumsubstrat 20 sollte etwa 250 bis 500 µm stark sein. Die Oberfläche des Polysiliziumsubstrates 20 wird dann eben geschliffen, wobei immer noch eine Stärke von 250 bis 500 µm erhalten bleibt. Um das Netzwerk aus elektrisch isolierten Thyristor­ zellen 24 zu bilden, wird der Wafer umgedreht und das Einkristallmaterial bis über die Scheitel der Nuten hinaus poliert. Das bedeutet, daß der Wafer so umgekehrt wird, daß das Polysiliziumsubstrat 20 sich an der Unterseite befindet und die Spitzen der Nuten im Wafer nach oben vorstehen. Der Wafer wird dann poliert, um Einkristallsilizium bis zu einer solchen Tiefe zu entfernen, daß die Scheitel oder "Spitzen" der Nuten abgeschliffen werden. Um zu bestimmen, wenn eine ausreichende Menge von Halbleitermaterial entfernt wurde, kann eine Übergangs-Anfärbetechnik benutzt werden. Es ist zu bemerken, daß, falls ein P-Wafer bei dem Herstellprozeß benutzt wird, die N+-Schicht, welche die Nut-Seitenwände bedeckt, einen PN-Übergang am Nutscheitel bildet. Durch Benutzen einer der verschie­ denen handelüblichen Übergangsfärbungen bei dem Polierverfahren kann der Endpunkt des Poliervorgangs genau bestimmt werden. Es ist selbstverständlich das Ziel des Polierens, die elektrische Verbindung der elektrisch isolierten Thyristorzellen 24 aufzutrennen, die durch den Siliziumwafer und die eingebettete N+-Schicht geschaffen wird. Durch Benutzung eines P-Substratwafers als Vergleichswafer kann der Endpunkt bei N-Wafern bestimmt werden, da beim elektrochemischen Polieren Material von beiden Wafern mit annähernd gleicher Rate abgetragen wird. Nachdem eine Vielzahl von elektrisch isolierten Thyristorzellen hergestellt wurde, wird die Insel 30 in einer oder in mehreren elektrisch isolierten Thyristorzellen 24 dadurch ausgebildet, daß eine Siliziumdioxidschicht über der Oberfläche der elektrisch isolierten Thyristorzelle 24 gebildet wird, ein Diffusionsfenster in die Oxidschicht eingeschnitten und ein P-Dotierungsmittel wie Bor durch das Fenster diffundiert oder implantiert wird. Die Form der Insel 30 ist nicht kritisch, jedoch bestimmt ihre Tiefe die Sperrspannung des Thyristors. Bei den meisten Kraftfahrzeuganwendungen sollte die Insel 30 eine Länge von etwa 10 bis 30 µm, eine Breite von etwa 10 bis 30 µm, eine Dotierungsdichte von etwa 1×10 15 bis 5×1016 Dotierungsatomen pro cm3 und eine Tiefe von etwa 5 bis 15 µm besitzen.
Sobald die Insel 30 gebildet wurde, wird das Diffusions­ fenster durch weiteres Oxidwachstum geschlossen. Die Oxidschicht wird dann unter Benutzung von üblichen Photolithographie- und Ätzverfahren gemustert und geätzt, um eine Diffusionsmaske in Form des Ringes 32 zu bilden. Wahlweise kann die Thyristorkatode 38, die auch eine N+-Diffusionsschicht ist, während dieses Fertigungs­ schrittes dadurch gebildet werden, daß einfach ein enges Fenster in der Oxidschicht in der Mitte des Oxides geöffnet wird, das durch das Diffusionsfenster für den Ring 32 umgeben ist. Für eine bessere Sperrfähigkeit in der Rückrichtung, wie sie dann auftritt, wenn die Thyristorkatode 38 negativ wird, sollte die Thyristor­ katode 38 tief sein. Durch Ausbilden der Thyristorkatode 38 zu einem frühen Zeitpunkt des Fertigungsvorganges kann eine tiefe Diffusion sichergestellt werden. Wie festgestellt, kann der Ring 32 jede beliebige Konfigu­ ration aufweisen, beispielsweise eine Rechteck-, Quadrat-, Kreis- oder irreguläre Ringform besitzen. Das Diffusionsprofil des N+-Ringes 32 bestimmt die Sperrspannung und die Abschalteigenschaften des Thyristors. Obwohl die Abmessungen nicht kritisch sind, sollte der Ring 32, falls er in Form eines Rechtecks ausgebildet ist, eine Länge von etwa 15 bis 40 µm und eine Breite von 15 bis 40 µm, gemessen von seinem Außenumfang besitzen. Der Ring 32 sollte eine Tiefe von etwa 2 bis 10 µm haben. Wie bei allen während der Herstellung nach dieser Erfindung ausgeführten Dotierungsvorgängen ist es möglich, andere Dotierungs­ verfahren, wie Ionenimplantation etc. zu benutzen, um die erforderlichen Dotierungsdichten zu erreichen, und die Anführung von Diffusions- oder Implantations-Fenster ist willkürlich. Jedes N-Dotierungsmittel, wie Phosphor ist zur Verwendung geeignet. Dotierungsdichten von etwa 1×1017 bis 1×1019 Atomen pro cm3 beim Ring 32 und von etwa 1×1818 bis 1×1019 Atomen pro cm3 bei der Thyristorkatode 38 werden bevorzugt. N+-Streifen 36 werden zur gleichen Zeit dadurch ausgebildet, daß Fenster in das Oxid eingeschnitten werden, die von den Kanten des Ringes 32 bis zur eingebetteten N+-Schicht 26 niedrigen Widerstandes reichen unter Benutzung des mit Mustern versehenen Oxides als Diffusions- oder Implantationsmaske. Die N+-Streifen 36 dienen zur elektrischen Verbindung des Ringes 32 mit der eingebetteten Schicht 26 niedrigen Widerstandes. Sie besitzen eine Tiefe von ca. 2 bis 10 µm, eine Breite von 3 bis 10 µm und eine Dotierungsdichte von ca. 1×1017 bis 1×1019 Atomen pro cm3.
Nachdem der Ring 32, die Streifen 36 und wahlweise die Thyristorkatode 38 ausgebildet wurden, werden zwei konzentrische P-Diffusionen oder -Implantationen durchgeführt, um die Anode 42 und den Anoden-IGFET-Kanal 45 herzustellen. Die Anodendiffusion sollte eine Breite von ca. 5 bis 15 µm und eine Tiefe von etwa 5 bis 15 µm haben. Der Anoden-IGFET-Kanal 45 ist von ca. 5 bis 15 µm breit und von ca. 5 bis 15 µm tief. Die Diffusions­ fenster für diese beiden Strukturen werden unter Be­ nutzung üblicher Photolithographie- und Ätzverfahren gebildet. Nach dieser Diffusion läßt man eine Oxid­ schicht über die Diffusionsfenster wachsen und engere Fenster werden über der Anode 42 geöffnet, um den stark dotierten Anodenkontakt- oder -Einschlußbereich 44 zu bilden. Dadurch wird die Anodendiffusion abgeschlossen. Man läßt dann die Siliziumdioxidschicht 50 über den Wafer unter Benutzung üblicher Verfahren bis zu einer Stärke von etwa 0,2 bis 0,5 µm aufwachsen. Eine Polysiliziumschicht mit annähernd 0,3 bis 0,5 µm Dicke wird über der Siliziumdioxidschicht 15 abgeschieden, um die Elektrodenschicht 51 zu definieren. Die Silizium­ dioxidschicht 50 und die darüberliegende Elektroden­ schicht 51 werden dann mit Muster versehen, um Fenster über dem Anoden-IGFET-Kanal 45 zu öffnen zur Ausbildung der Anoden-IGFET-Senke 48 (Drain). Falls die Thyristor­ katode 38 bisher noch nicht ausgebildet wurde, wird sie nun zusammen mit der Anoden-IGFET-Senke 48 gebildet. Eine Deck-Implantierung aus Phosphor kann benutzt werden, um die Elektrodenschicht 51, die Anoden-IGFET-Senke 48 und wahlweise, wie gesagt, die Thyristorkatode 38 zu dotieren. Obwohl die Thyristor­ katode 38 in Fig. 1 und 2 als Einzelstruktur gezeigt ist, wird sie bevorzugt nach Fig. 3 also eine Anordnung aus rechtwinkligen Streifen 38 A ausgebildet, um die Injektionswirksamkeit des npn-Transistors zu erhöhen. Die einzelnen Thyristorkatodenstreifen 38 A können durch entsprechende Metallisierung elektrisch miteinander verbunden werden. Kontaktfenster werden dann in der Elektrodenschicht 51 und der Siliziumdioxidschicht 50 über dem Ring 32 und dem eingeschlossenen Bereich 44 geöffnet. Dadurch werden Gate-Elektroden 52 und 54 für den Anschalt- oder Zünd-IGFET 64, den Abschalt-IGFET 66 bzw. die Feldplatte 56 gebildet.
Schließlich wird der Thyristor mit (nicht dargestelltem) Phosphor-Silikatglas beschichtet, Kontaktfenster werden geöffnet und die entsprechende Metallisierung aufge­ bracht und geätzt.

Claims (22)

1. Halbleiter-Leistungs-Schaltelement mit: einem Substrat (20), das einen elektrisch isolierten Bereich (24) eines darin abgeordneten Halbleitermaterials besitzt und integrierte bipolare pnp- und npn-Transisto­ ren (58, 60), die in dem elektrisch isolierten Bereich definiert sind und einen Thyristor bilden, gekenn­ zeichnet durch erste und zweite Stromfluß-Begrenzungsab­ schnitte (34, 40), die in dem elektrisch isolierten Bereich angeordnet sind, einen elektrisch schwimmenden Bereich (26, 32, 36), der in dem elektrisch isolierten Bereich ausgebildet und dem ersten und dem zweiten Stromfluß-Begrenzungsabschnitt benachbart ist, min­ destens ein Transistorelement, das in dem elektrisch isolierten Bereich angeordnet ist und eine durch den elektrisch schwimmenden Bereich definierten Quell- oder Source-Anschluß (32), einen Senk- oder Drain-Anschluß (48) und einen Kanal (45) besitzt, wodurch Anschalten des Transistorelementes den Thyristor abschaltet durch Anlegen einer umgekehrten elektrischen Vorspannung an den elektrisch schwimmenden Bereich zum Erzeugen erster und zweiter Abschnürwiderstände in dem ersten bzw. dem zweiten Stromfluß-Begrenzungsabschnitt, die Stromfluß durch den ersten bzw. zweiten Stromfluß-Begrenzungs­ abschnitt begrenzen und abschnüren.
2. Halbleiter-Leistungsschaltelement nach Anspruch 1, dadurch gekennzeichnet, daß das Transistorelement einen isolierten Gate-Feldeffekttransistor (IGFET) enthält.
3. Halbleiter-Leistungsschaltelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (20) aus Polysilizium gebildet ist.
4. Halbleiter-Leistungsschaltelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die bipolaren pnp- und npn-Transistoren (58, 60) in Querrichtung innerhalb des elektrisch isolierten Bereiches (24) angeordnet sind.
5. Halbleiter-Leistungsschaltelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der elektrisch isolierte Bereich (24) durch eine Dielektri­ kum-Schicht (22) definiert ist, welche zwischen dem Substrat (20) und dem elektrisch isolierten Bereich eingesetzt ist.
6. Halbleiter-Leistungsschaltelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der elektrisch isolierte Bereich (24) aus Silizium gebildet ist.
7. Halbleiter-Leistungsschaltelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der erste Abschnürwiderstand sich in Querrichtung in den ersten Stromfluß-Begrenzungsabschnitt (34) hinein und der zweite Abschnürwiderstand sich vertikal in den zweiten Stromfluß-Begrenzungsabschnitt (40) hinein erstreckt.
8. Halbleiter-Leistungsschaltelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der elektrisch schwimmende Bereich (26, 32, 36) einen entgegengesetzten Leitfähigkeitstyp zu dem ersten Stromfluß-Begrenzungsabschnitt (34) besitzt, daß der elektrisch schwimmende Bereich einen ersten Abschnitt (32) angrenzend an den ersten Stromfluß-Begrenzungs­ abschnitt besitzt zur Erzeugung eines elektrischen Feldeffektes in dem ersten Stromfluß-Begrenzungsab­ schnitt, der in Querrichtung den Stromfluß durch den ersten Stromfluß-Begrenzungsabschnitt abschnürt, und daß der elektrisch schwimmende Bereich einen zweiten Abschnitt (26) angrenzend an den zweiten Stromfluß- Begrenzungsabschnitt (40) besitzt zur Erzeugung eines elektrischen Feldeffektes in dem zweiten Stromfluß- Begrenzungsabschnitt, der vertikal Stromfluß durch den zweiten Stromfluß-Begrenzungsabschnitt abschnürt, und eine isolierte Gate-Elektrode (52) an dem elektrisch isolierten Bereich (24) besitzt.
9. Quer-Doppelgate-Thyristor mit: einem Substrat (20), das einen Bereich (24) aus elektrisch von dem Substrat durch eine eingebettete Schicht (22) aus elektrisch isolierendem Material isoliertem Halbleitermaterial besitzt, eine Schicht (26) aus hochleitendem eingebette­ tem Halbleitermaterial, das die eingebettete Schicht aus elektrisch isolierendem Material überdeckt und in dem elektrisch isolierten Bereich angeordnet ist, eine Insel (30) aus Halbleitermaterial, die zentral in der Ober­ fläche des elektrisch isolierten Bereiches angeordnet ist und mit einem Leitfähigkeitstyp entgegengesetzt zu dem des elektrisch isolierten Bereiches, einen Ring (32) aus Halbleitermaterial, in der Oberfläche des elektrisch isolierten Bereiches angeordnet und die Insel ein­ schließend, wobei der Ring eine an die Insel angrenzende Fläche und eine andere an den elektrisch isolierten Bereich angrenzende Fläche aufweist und der Ring aus Halbleitermaterial mit dem gleichen Leitfähigkeitstyp wie der elektrisch isolierte Bereich, jedoch stärker dotiert als der elektrisch isolierte Bereich, gebildet ist, mindestens einen Streifen (36) aus Halbleitermate­ rial, in der Fläche des elektrisch isolierten Bereiches angeordnet, wobei ein Ende des Streifens in elektrischem Kontakt mit dem Ring ist und das andere Ende des Strei­ fens in Kontakt mit der hochleitenden eingebetteten Schicht (26) eine zentral angeordnete Katode (38), die in der Oberfläche der Insel ausgebildet ist und den gleichen Leitfähigkeitstyp wie der Ring besitzt, eine in der Oberfläche des elektrisch isolierten Bereiches mit Abstand von dem Ring ausgebildete Anode (42) mit einem Leitfähigkeitstyp entgegengesetzt zu dem des elektrisch isolierten Bereiches, einen in der Oberfläche des elektrisch isolierten Bereiches ausgebildeten Kanal (45) mit einem Leitfähigkeitstyp entgegengesetzt zu dem des elektrisch isolierten Bereiches und mit Abstand von dem Ring und der Anode, eine Senke oder einen Drain-Anschluß (48) aus Halbleitermaterial, vollständig innerhalb der Fläche des Kanals ausgebildet und mit einem Leitfähig­ keitstyp entgegengesetzt zu dem des Kanals, eine Schicht (50) aus Dielektrikum, an der Oberfläche des elektrisch isolierten Bereiches angeordnet, eine erste Gate-Elek­ trode (52), an der dielektrischen Schicht angeordnet und ausgerichtet mit dem Abschnitt der Insel, der zwischen der Kathode und dem Ring zwischengesetzt ist, um kapazitiv eine elektrische Verbindung zwischen dem Ring und der Katode zu schaffen, um den Thyristor zu zünden, eine zweite Gate-Elektrode (54), die an der dielektri­ schen Schicht angeordnet ist und in Ausrichtung mit den Abschnitten des Kanales und des elektrisch isolierten Bereiches, die zwischen dem Ring und der Senke zwischen­ gesetzt sind, zur kapazitiven Verbindung des Ringes mit der Senke zum Abschalten des Thyristors.
10. Thyristor nach Anspruch 9, dadurch gekennzeichnet, daß die Kathode (38) als eine Anordnung von Halbleiter­ bereichen (38 A) ausgebildet ist, welche durch eine Metallisierungsschicht verbunden sind, um die Kathoden­ injektionswirksamkeit zu erhöhen.
11. Thyristor nach Anspruch 9 oder 10, dadurch gekenn­ zeichnet, daß die Katode selektiv mit der Insel kurzge­ schlossen ist, um die Kathodeninjektionswirksamkeit zu steuern.
12. Thyristor nach einem Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die Anode (42) selektiv mit dem elektrisch isolierten Bereich (24) kurzgeschlossen ist, um die Anodeninjektionswirksamkeit zu steuern.
13. Thyristor nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Senke (48) elektrisch mit der Anode (42) verbunden ist.
14. Thyristor nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß er eine Silikatglasschicht über den Gate-Elektroden (52, 54) und der dielektrischen Schicht (50) enthält, mit Kontaktfenstern darin über der Katode (38), der Anode (42), der Senke-Elektrode (48) und den Gate-Elektroden, und eine die Silikatglasschicht über­ deckende Metallschicht, die sich durch die Kontaktfen­ ster zur Herstellung ohm′scher Kontakte mit der Katode, der Anode, der Senke-Elektrode und den Gate-Elektroden erstreckt und geätzt ist, um separate Anschlüsse für die Katode, die Anode, die Senke und die Gate-Elektroden zu bilden.
15. Verfahren zur Herstellung eines Halbleiter-Leistungs­ schaltelementes, bei dem
(A) ein elektrisch isolierter Bereich (24) aus Halb­ leitermaterial in einem Substrat (20) ausgebildet wird, wobei der elektrisch isolierte Bereich einen ersten Leitfähigkeitstyp besitzt, dadurch gekennzeichnet, daß
(B) eine eingebettete Schicht (26) aus hochleitfähigem Halbleitermaterial in dem elektrisch isolierten Bereich gebildet wird,
(C) ein hochleitfähiger Ring (32) in dem elektrisch isolierten Bereich gebildet wird,
(D) Dotierungszusätze in den Bereich innerhalb des Ringes eingeführt werden, um eine Insel (30) von zweitem Leitfähigkeitstyp zu bilden,
(E) Streifen (36) aus hochleitfähigem Halbleitermaterial an der Oberfläche des elektrisch isolierten Bereiches ausgebildet werden, welche den ersten Leitfähigkeitstyp besitzen und elektrisch den Ring und die hochleitfähige eingebettete Schicht verbinden,
(F) eine stark dotierte Katode (38) innerhalb der Insel gebildet wird, die den ersten Leitfähigkeitstyp besitzt,
(G) eine Anode (40) innerhalb des elektrisch isolierten Bereiches gebildet wird,
(H) ein Abschnitt des elektrisch isolierten Bereiches zwischen dem Ring und der Anode zur Bildung eines Kanals (45) mit dem zweiten Leitfähigkeitstyp dotiert wird,
(I) eine Senke oder ein Drain (48) innerhalb des Kanals an der Oberfläche des elektrisch isolierten Bereiches ausgebildet wird,
(J) eine Schicht (50) aus Dielektrikum über der Ober­ fläche des elektrisch isolierten Bereiches gebildet wird,
(K) eine Schicht (51) aus Elektrodenmaterial über der Schicht aus dielektrischem Material abgeschieden wird, und
(L) die Elektrodenschicht und das dielektrische Material geätzt werden, um jeweils Kontaktfenster über der Katode, dem Ring, der Senke bzw. der Anode zu bestimmen, um eine erste isolierte Gate-Elektrode (52) in Ausrichtung mit einem Abschnitt der Insel zu bestimmen und eine zweite isolierte Gate-Elektrode (54) in Ausrichtung mit einem Abschnitt des isolierten Bereiches zu bestimmen.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß eine Schicht aus elektrisch isolierendem Material an der dielektrischen Schicht (50) und der ersten und der zweiten isolierten Gate-Elektrode (52, 54) ausgebildet wird, daß Kontaktfenster in dem elektrisch isolierenden Material geöffnet werden und eine Metallisierungsschicht auf die elektrisch isolierende Schicht abgeschieden wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Metallisierungsschicht zur Bildung von getrenn­ ten Metallkontakten für die Katode (38), die Anode (42), die erste isolierte Gate-Elektrode (52) und die zweite isolierte Gate-Elektrode (54) geätzt wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Metallisierung zur Bildung eines separaten Metallkontaktes für die Senke (48) geätzt wird.
19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß die Katode (38) mit der Insel (30) elektrisch kurzgeschlossen wird.
20. Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, daß die Anode (42) mit dem elektrisch isolierten Bereich (24) kurzgeschlossen wird.
21. Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, daß die in den Abschnitten (A) und (B) bezeichneten Verfahrensschritte jeweils dadurch ausgeführt werden, daß mindestens zwei Nuten in die Oberfläche eine Halbleiterwafers zur Ausbildung einer Zelle eingeätzt werden, daß eine hochleitenden Schicht aus Halbleitermaterial über der Oberfläche der Zelle und über den Seitenwänden der Nuten ausgebildet wird, daß eine Schicht aus eingebettetem isolierendem Material an der hochleitenden Schicht ausgebildet wird, daß ein Polysilizium-Film über der genuteten Waferfläche abge­ schieden wird, wobei die Nuten mit Polysilizium aufge­ füllt werden, daß Halbleitermaterial von der Seite des Wafers, die der die genutete Oberfläche enthaltenden Seite des Wafers entgegengesetzt liegt, bis zu einer Tiefe entfernt wird, daß die Scheitel der Nuten entfernt werden und der elektrisch isolierte Halbleiterbereich elektrisch gegen das Polysilizium durch das eingebettete isolierende Material isoliert ist.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß das eingebettete isolierende Material eine Schicht aus Siliziumdioxid ist, die durch Abscheiden einer dünnen Schicht aus Polysilizium auf der leitenden eingebetteten Schicht und durch Oxidieren der dünnen Polysiliziumschicht zur Ausbildung der eingebetteten isolierenden Schicht gebildet ist.
DE19873737790 1986-11-17 1987-11-06 Quer-doppelgate-thyristor und verfahren zu seiner herstellung Granted DE3737790A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/931,345 US4786958A (en) 1986-11-17 1986-11-17 Lateral dual gate thyristor and method of fabricating same

Publications (2)

Publication Number Publication Date
DE3737790A1 true DE3737790A1 (de) 1988-05-26
DE3737790C2 DE3737790C2 (de) 1990-12-20

Family

ID=25460637

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873737790 Granted DE3737790A1 (de) 1986-11-17 1987-11-06 Quer-doppelgate-thyristor und verfahren zu seiner herstellung

Country Status (3)

Country Link
US (1) US4786958A (de)
JP (1) JPS63136569A (de)
DE (1) DE3737790A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804866A (en) * 1986-03-24 1989-02-14 Matsushita Electric Works, Ltd. Solid state relay
US4942445A (en) * 1988-07-05 1990-07-17 General Electric Company Lateral depletion mode tyristor
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
US5086242A (en) * 1990-10-16 1992-02-04 Harris Corporation Fast turn-off of thyristor structure
US5349212A (en) * 1992-06-01 1994-09-20 Fuji Electric Co., Ltd. Semiconductor device having thyristor structure
US5446310A (en) * 1992-06-08 1995-08-29 North Carolina State University Integrated circuit power device with external disabling of defective devices and method of fabricating same
US5392187A (en) * 1992-08-12 1995-02-21 North Carolina State University At Raleigh Integrated circuit power device with transient responsive current limiting means
US5459083A (en) * 1993-03-01 1995-10-17 Motorola, Inc. Method for making BIMOS device having a bipolar transistor and a MOS triggering transistor
US5770492A (en) * 1995-06-07 1998-06-23 Lsi Logic Corporation Self-aligned twin well process
US5583062A (en) * 1995-06-07 1996-12-10 Lsi Logic Corporation Self-aligned twin well process having a SiO2 -polysilicon-SiO2 barrier mask
US5763302A (en) * 1995-06-07 1998-06-09 Lsi Logic Corporation Self-aligned twin well process
US5670393A (en) * 1995-07-12 1997-09-23 Lsi Logic Corporation Method of making combined metal oxide semiconductor and junction field effect transistor device
JP3526446B2 (ja) * 2000-06-09 2004-05-17 株式会社東芝 フューズプログラム回路
KR100546334B1 (ko) * 2003-07-01 2006-01-26 삼성전자주식회사 반도체 웨이퍼의 각 영역별로 불순물 농도가 다른 집적회로 반도체 소자 및 그 제조방법
US7027277B1 (en) * 2004-05-21 2006-04-11 National Semiconductor Corporation High voltage tolerant electrostatic discharge (ESD) protection clamp circuitry
JP4202970B2 (ja) * 2004-06-10 2008-12-24 株式会社東芝 半導体装置及びその製造方法、半導体装置の欠陥検出方法
US20070114565A1 (en) * 2005-11-23 2007-05-24 Makaram Udaysimha A Integrated field-effect transistor-thyristor device
US8895938B2 (en) 2006-03-13 2014-11-25 Shoe Care Innovations, Inc. Footwear sanitizing and deodorizing system exposing light-activated photocatalytic oxidation coating
KR101135066B1 (ko) * 2010-07-06 2012-04-16 이영훈 신발용 건조장치
US11817455B2 (en) * 2021-01-13 2023-11-14 Texas Instruments Incorporated Lateral high voltage SCR with integrated negative strike diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0164867A2 (de) * 1984-06-04 1985-12-18 General Motors Corporation Durch Feldeffekt gesteuerte integrierte Thyristorstruktur mit geerdeter Kathode
US4630092A (en) * 1984-06-04 1986-12-16 General Motors Corporation Insulated gate-controlled thyristor
US4636830A (en) * 1984-06-04 1987-01-13 General Motors Corporation Insulated gate-controlled thyristor having shorted anode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU228793A1 (en) * 1965-10-04 1980-01-05 Fiz Tekh Inst Ioffe Controlled valve
JPS5629458B2 (de) * 1973-07-02 1981-07-08
NL191683C (nl) * 1977-02-21 1996-02-05 Zaidan Hojin Handotai Kenkyu Halfgeleidergeheugenschakeling.
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
JPS58125871A (ja) * 1981-12-16 1983-07-27 ゼネラル・エレクトリツク・カンパニイ 多セル形サイリスタ
US5014102A (en) * 1982-04-01 1991-05-07 General Electric Company MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal
JPS5939066A (ja) * 1982-08-27 1984-03-03 Hitachi Ltd 半導体集積回路
JPS59105354A (ja) * 1982-12-09 1984-06-18 Toshiba Corp 半導体装置
US4604638A (en) * 1983-05-17 1986-08-05 Kabushiki Kaisha Toshiba Five layer semiconductor device with separate insulated turn-on and turn-off gates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0164867A2 (de) * 1984-06-04 1985-12-18 General Motors Corporation Durch Feldeffekt gesteuerte integrierte Thyristorstruktur mit geerdeter Kathode
US4630092A (en) * 1984-06-04 1986-12-16 General Motors Corporation Insulated gate-controlled thyristor
US4636830A (en) * 1984-06-04 1987-01-13 General Motors Corporation Insulated gate-controlled thyristor having shorted anode

Also Published As

Publication number Publication date
JPH043115B2 (de) 1992-01-22
US4786958A (en) 1988-11-22
DE3737790C2 (de) 1990-12-20
JPS63136569A (ja) 1988-06-08

Similar Documents

Publication Publication Date Title
DE3737790C2 (de)
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE2824133A1 (de) Feldgesteuerter thyristor
DE19710487A1 (de) Halbleitervorrichtung
DE19701189A1 (de) Halbleiterbauteil
DE102004041622A1 (de) Halbleiterbauteil
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
EP0520355A1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
EP0006428B1 (de) Halbleiteranordnung für ein Schwellwertelement
DE3905434A1 (de) Bipolare halbleiterschalteinrichtung und verfahren zu ihrer herstellung
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee