DE3821065C3

DE3821065C3 - Integrierte Schaltung mit einem Leistungs-MOSFET und einer Überlastschutzschaltung

Info

Publication number: DE3821065C3
Application number: DE3821065A
Authority: DE
Inventors: Teruyoshi Mihara; Yukitsugu Hirota; Yukio Hiramoto; Tsutomu Matsushita
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1987-06-22
Filing date: 1988-06-22
Publication date: 1997-05-07
Anticipated expiration: 2008-06-23
Also published as: DE3821065C2; DE3821065A1; US4893158A

Description

Die Erfindung betrifft eine integrierte Schaltung der im Oberbegriff der Patentansprüche 1 und 2 genannten Art.

Aus der EP 02 24 274 A2 ist eine derartige gattungsgemäße Schaltung bekannt mit einem Leistungs- und Überwachungsteil. Der Leistungsteil besteht aus einem MOSFET-Leistungstransistor, während das Überwachungsteil aus einem MOSFET-Transistor eines lateralen Typs und einer polykristallinen Siliciumdiode gebildet wird. Die Siliciumdiode dient als Wärmefühler und sendet bei einer abnormal hohen Temperatur im Halbleitersubstrat ein Steuersignal an den MOSFET-Transistor, der daraufhin den MOSFET-Leistungstransistor abschaltet, um ihn vor Zerstörung zu schützen.

Aus DE 35 00 039 A1 ist eine Schaltungsanordnung zum Schutz eines MOSFET gegen Stromüberlastung bekannt. Dabei wird im Zusammenhang mit Fig. 2 vorgeschlagen, den Kollektor und Emitter eines Bipolartransistors 68 entsprechend mit dem Gateanschluß und dem Source-Anschluß des MOSFET 38 zu verbinden. Der Gateanschluß des Bipolartransistors ist über einen Widerstand 76 mit dem Drainanschluß des MOSFET verbunden. Die über den Widerstand 76 dem Gateanschluß des Bipolartransistors 68 zugeführte Spannung wird als Maß für den durch den MOSFET 68 fließenden Strom angesehen. Wird eine Stromüberlastbedingung erreicht, so wird durch die sich am Gateanschluß des Bipolartransistors 68 erhöhende Spannung dieser in den leitenden Zustand geschaltet, wodurch sich aufgrund des Stromflusses durch die Kollektor-Emitterstrecke des Bipolartransistors die Spannung am Gate des MOSFET erniedrigt und diesen in einen gesperrten Zustand überführt.

In der gemäß EP-A-268 249 beschriebenen Leistungs-MOSFET-Schaltung sind die beiden MOSFET und der Stromerfassungs-Widerstand in eine integrierte, zur Ansteuerung des Leistungs-MOSFET vorgesehene Schaltung integriert. Diese bekannte Schaltung weist einen als Strombegrenzungseinrichtung wirkenden Regler auf, der den Strom des Leistungs-MOSFET begrenzt.

Aus der DE-OS 17 64 713 ist es bereits bekannt, einen Schutztransistor in Verbindung mit einer Stromerfassungseinrichtung zur Überwachung und Begrenzung des Stromes eines Leistungstransistors einzusetzen.

Aus der DE-Z "Funk-Technik" 1971, Nr. 6, S. 201 bis 204, ist es bekannt, die Vorspannung für MOSFETs durch Widerstände zu erzeugen.

Die Fig. 35 bis 38 zeigen eine herkömmliche Ausführungsform einer vertikalen MOSFET-Einrichtung, wie sie in IEEE Power Electronics Specialists Conference Record, 1985, Seite 229-230 beschrieben ist.

Die Fig. 37 zeigt ein Blockschaltbild der gesamten Schaltungsanordnung dieser Einrichtung. Ein vertikaler Leistungs-MOSFET ist mit einer Schutzschaltung, welche einen CMOS und ein bipolares IC aufweist, in ein sogenanntes Leistungs-IC eines Einzelchips integriert. Die Einrichtung der Fig. 37 enthält eine Schaltung 89 zur Erfassung einer überhohen Temperatur und eine Schaltung 88 zur Erfassung eines Überstroms. Falls derartige überhohe Temperaturen bzw. Ströme durch die Schaltungen 88 bzw. 89 festgestellt werden, wird ein Signal an einen Abschnitt der CMOS-Logik gesendet, und der Leistungs-MOSFET 81, welcher mit Leistungs-TMOS bezeichnet ist, wird zum Schutz der Einrichtung ausgeschaltet.

Die Schaltung 88 ist in Fig. 35 dargestellt. Diese Schaltung besitzt einen Einzelzellen-MOSFET 82 und einen Stromsensorwiderstand 83. Der MOSFET 82 wird aus einer Einzelzelle gebildet, während der Haupt-MOSFET 81 aus einigen tausend Zellen (3000 Zellen beim Ausführungsbeispiel) besteht, welche alle parallel geschaltet sind. Der durch den Haupt-MOSFET 81 fließende Strom ist daher 3000fach größer als der Strom durch den Einzelzellen-MOSFET 82.

Ein Hauptstrom, der durch einen Lastwiderstand 84 fließt, wird von einer Stromspiegelschaltung, welche aus dem Einzelzellen-MOSFET 82 und dem Stromsensorwiderstand 83 zusammengesetzt ist, überwacht.

Wenn der Stromsensorwiderstand 83 ein Anwachsen des Stromflusses registriert, erzeugt entweder ein oberer Schienenkomparator 85 oder ein unterer Schienenkomparator 86 ein Überstromdetektorsignal. Dieses Signal wird an einen Steueranschluß einer Treiberschaltung gesendet und bewirkt die Unterbrechung des Stroms. Auf diese Weise verhindert die Schaltung 88 eine Zerstörung der Einrichtung aufgrund von Überstrom.

Diese Leistungs-MOSFET-Überwachungsschaltung ist jedoch in ihrem Schaltungsaufbau kompliziert und erfordert viele Elemente, wie beispielsweise eine CMOS-Logik. Die Abmessungen des Leistungs-IC-Typs sind daher vergrößert und das Herstellungsverfahren ist kompliziert, wodurch hohe Kosten entstehen. Die herkömmliche Einrichtung hat nicht nur den Überstromschutz, sondern auch andere Schutzfunktionen gegen überhohe Temperatur und Überspannung, so daß das Kosten-Nutzenverhältnis niedrig ist in den Fällen, in denen nur ein Überstromschutz erforderlich ist.

Die Fig. 38 zeigt die herkömmliche Schaltung gegen Übertemperatur. Diese Schaltung ist so aufgebaut, daß sie die Änderung der Basis-Ermitterspannung eines bipolaren Transistors aufgrund der Temperaturänderung erfaßt und die Schutzfunktion in Abhängigkeit mit dem Ergebnis eines Vergleichs einer Bezugsspannung ausübt. Um jedoch eine derartige empfindliche Analogsteuerung genau durchzuführen, muß die Schaltung kompliziert und äußerst aufwendig ausgebildet sein.

Die Fig. 36 zeigt einen Querschnitt des Grundaufbaus dieser herkömmlichen Einrichtung. Dieser Aufbau erfordert einen komplizierten und zeitaufwendigen Herstellungsprozeß mit zwei Stufen von Epitaxialaufwachsverfahren und eine Verfahrensstufe zur Bildung einer vergrabenen Schicht.

Aufgabe der Erfindung ist es, eine Schaltung der im Oberbegriff der Patentansprüche 1 bzw. 2 genannten Art so weiterzubilden, daß sie mit großer Genauigkeit arbeitet und einfach herstellbar ist.

Diese Aufgabe wird erfindungsgemäß durch die in den Ansprüchen 1 bzw. 2 jeweils angegebenen Merkmale gelöst.

Von Vorteil ist bei der Erfindung, daß sie eine Einrichtung schafft, welche einen Leistungs-MOSFET in wirkungsvoller Weise schützt, so daß dieser für den Bereich des Sicherheitsbetriebs (ASO) des Leistungs-MOSFET geeignet ist, mit großer Genauigkeit und einem äußerst einfachen Aufbau.

Anhand der beigefügten Zeichnungen wird die Erfindung noch näher erläutert. Es zeigt:

Fig. 1 eine Schaltung einer MOSFET-Einrichtung;

Fig. 2A einen Querschnitt durch den Aufbau der in Fig. 1 gezeigten MOSFETs;

Fig. 2B einen Querschnitt durch einen Aufbau eines in Fig. 1 gezeigten Widerstands;

Fig. 3 und 4 Querschnitte durch zwei alternative Struktu ren, welche als Schutztransistor beim Aus führungsbeispiel der Fig. 1 verwendet werden können;

Fig. 5A und 5B eine Draufsicht und einen Querschnitt der MOSFET- Einrichtung in Form eines IC;

Fig. 6 ein weiteres Schaltbild für eine MOSFET-Einrichtung;

Fig. 7 ein weiteres Schaltbild für eine MOSFET-Einrichtung;

Fig. 8 einen Querschnitt durch einen Aufbau der Einrichtung der Fig. 7;

Fig. 9 einen Querschnitt durch eine alternative Ausführungsform eines n-Kanal-MOSFET T2, der in Fig. 7 gezeigt ist;

Fig. 10 ein weiteres Schaltbild einer MOSFET-Einrichtung;

Fig. 11 und 12 Querschnittsformen zweier möglicher Strukturen für einen p-Kanal-MOSFET T3, welcher im Schaltbild der Fig. 10 verwendet wird;

Fig. 13 ein Schaltbild einer MOSFET-Einrichtung, die ein erstes Ausführungsbeispiel der Erfindung ist;

Fig. 14A und 14B einen Querschnitt und eine schematische Draufsicht der Strukturen der MOSFETs M1 und M2 der Fig. 13;

Fig. 15 und 16 Querschnitte von Strukturen eines Widerstands und eines bipolaren Transi stors T4, welche beim ersten Ausfüh rungsbeispiel verwendet werden;

Fig. 17 einen Querschnitt durch eine modifizier te Ausführungsform des ersten Ausfüh rungsbeispiels;

Fig. 18 einen Querschnitt durch einen anderen Aufbau des bipolaren Transistors T4;

Fig. 19A und 19B einen Querschnitt und eine Draufsicht einer weiteren Struktur des bipolaren Transistors T4;

Fig. 20 ein Schaltbild für eine MOSFET-Einrich tung, die ein zweites Ausführungsbeispiel der Erfindung ist;

Fig. 21 einen Querschnitt der Einrichtung des zweiten Ausführungsbeispiels;

Fig. 22 und 23 einen Querschnitt und ein Schaltbild einer Ausführungsform, in welcher der Aufbau der Erfindung nicht angewendet wird;

Fig. 24A und 24B ein Schaltbild und eine Kurvendarstellung, in welcher die Anordnung und die Funktion einer MOSFET-Einrichtung eines dritten Ausführungsbeispiels dargestellt sind;

Fig. 25A eine Kurvendarstellung zur Erläuterung von ASO (Bereich des Sicherheitsbetriebs) eines Leistungstransistors;

Fig. 25B eine Kurvendarstellung einer Funktion der Einrichtung nach Fig. 24A im Hinblick auf ASO;

Fig. 25C eine Kurvendarstellung zur Erläuterung von Funktionen der Vorrichtungen in den Fig. 26A, 27A und 28A;

Fig. 25D eine Kurvendarstellung zur Erläuterung einer Funktion einer Einrichtung, die in Fig. 29A dargestellt ist;

Fig. 25E eine Kurvendarstellung zur Erläuterung einer Funktion einer in Fig. 30A darge stellten Einrichtung;

Fig. 25F eine Kurvendarstellung zur Erläuterung einer Funktion einer in Fig. 31A darge stellten Einrichtung;

Fig. 26A und 26B ein viertes Ausführungsbeispiel;

Fig. 27A und 27B ein fünftes Ausführungsbeispiel;

Fig. 28A und 28B ein sechstes Ausführungsbeispiel;

Fig. 29A und 29B ein siebentes Ausführungsbeispiel;

Fig. 30A und 30B ein achtes Ausführungsbeispiel;

Fig. 31A und 31B ein neuntes Ausführungsbeispiel;

Fig. 32A und 32B eine Draufsicht und einen Querschnitt eines Aufbaus, der bei jedem der Ausfüh rungsbeispiele in den Fig. 24A-31B zur Anwendung kommt;

Fig. 33 ein Schaltbild für eine Einrichtung, die ein zehntes Ausführungsbeispiel ist;

Fig. 34 ein Schaltbild für eine abgeänderte Aus führungsform des zehnten Ausführungs beispiels;

Fig. 35 eine schematische Darstellung einer Über stromschutzschaltung einer herkömmlichen Einrichtung;

Fig. 36 ein Querschnitt durch den Grundaufbau der herkömmlichen Einrichtung;

Fig. 37 ein Blockschaltbild der herkömmlichen Ein richtung;

Fig. 38 ein Schaltbild für eine Temperaturschutz schaltung einer herkömmlichen Einrichtung; und

Fig. 39 ein Schaltbild einer herkömmlichen Lei stungs-MOSFET-Einrichtung mit Temperatur schutz.

In den Fig. 1 bis 5 ist eine MOSFET-Einrichtung dargestellt, welche nicht Gegenstand der vorliegenden Erfindung ist. Die Beschreibung dieser Schaltung dient zum Verständnis der später dargestellten Ausführungsbeispiele der vorliegenden Erfindung. Die Schaltung gemäß Fig. 1-5 weist eine MOSFET-Einrichtung 101 auf und ist mit einem Überstromschutz ausgestattet.

Wie die Fig. 1 zeigt, enthält die MOSFET-Einrichtung 101 eine Haupt-MOSFET-Komponente M1 und eine Stromspiegel- (oder Monitor)-MOSFET-Komponente M2. Bei dieser Schaltung besteht die Haupt-MOSFET-Komponente M1 aus mehreren tausend Zellen, welche alle parallel zueinander geschaltet sind. Die Stromspiegel-MOSFET-Komponente M2 besteht aus einer Einzel zelle, welche im wesentlichen identisch ist zu den Zellen der Haupt-MOSFET-Komponente M1. Ein Einzel-MOS-Transistor ist in jeder Zelle gebildet. Demgemäß ist die Haupt-MOSFET-Kom ponente M1 eine Ansammlung von einigen tausend MOS-Tran sistoren, welche alle parallel geschaltet sind. Es ist mög lich, zwei oder mehr Zellen der Stromspiegel-MOSFET-Kompo nente M2 zuzuordnen. In jedem Fall ist jedoch die Anzahl der Zellen der Stromspiegel-MOSFET-Komponente M2 bedeutend geringer als die Anzahl der Zellen der Haupt-MOSFET-Kompo nente M1, wobei auch nur eine Zelle verwendet werden kann.

Die MOSFET-Einrichtung 101 enthält ferner einen Strom sensor(Monitor)-Widerstand Rs, einen Eingangswiderstand Ri und einen Schutztransistor T1 zur Steuerung der Gate-An schlußspannung der Haupt-MOSFET-Komponente M1. Der Transistor T1 kann ein Metall-Gate-FET(MESFET) oder ein Sperrschicht-FET(JFET) sein.

Die MOSFET-Einrichtung 101 besitzt einen Gate-Anschluß G, einen Drain-Anschluß D und einen Source-Anschluß S. Eine Last ist zwischen dem Drain-Anschluß D und eine Versorgungsspannungsquelle VB geschaltet. Der Source-Anschluß S ist geerdet. Drain-Elek troden der Haupt- und Stromspiegel-MOSFETs M1 und M2 sind miteinander verbunden und an den Drain-Anschluß D der MOSFET-Ein richtung 110 angeschlossen. Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M1, M2 sind miteinander verbunden und an einen ersten Abzweigpunkt angeschlossen, welcher mit dem Gate-Anschluß G über den Eingangswiderstand Ri verbunden ist. Der Strom sensorwiderstand Rs ist zwischen die Source-Elektroden der Haupt- und Stromspiegel-MOSFETs M1 und M2 geschaltet. Eine Drain-Elektrode des Feldeffekttransistors T1 ist mit dem ersten Abzweigpunkt verbunden. Eine Source-Elektrode des Transistors T1 ist mit der Source-Elektrode der Haupt-MOSFET-Komponente M1 verbunden. Eine Gate-Elektrode des Transistors T1 ist mit einem zweiten Abzweigpunkt, der zwi schen dem Stromsensorwiderstand Rs und der Source-Elektrode der Stromspiegel-MOSFET-Komponente M2 liegt, verbunden. Die Source-Elektrode der Haupt-MOSFET-Komponente M1 ist mit dem Source-Anschluß S der Einrichtung 101 verbunden.

Die Fig. 2A zeigt die Strukturen der Haupt- und Strom spiegel-MOSFETs M1 und M2. Jeder der beiden MOSFETs M1 und M2 ist ein vertikaler MOSFET, in welchem im Halbleiterchip von unten nach oben ein Strom fließt. Wie es in Fig. 2A ge zeigt ist, besitzt ein Halbleitersubstrat eine untere n⁺-Substratschicht 1, in welcher die Drain-Elektrode sowohl für M1 als auch M2 gemeinsam hergestellt sind, sowie eine obere n-Typ-Substratschicht 2, welche auf der unteren Schicht 1 gebildet ist. Jede Zelle, welche ein Bestandteil der Haupt- und Stromspiegel-MOSFETs M1 und M2 ist, enthält einen p-Typ-Körperbereich 3, der in der oberen Schicht 2 vom n-Typ gebildet ist, wenigstens einen Source-Bereich 4 vom n⁺-Typ, welcher im Körperbereich 3 gebildet ist, und einen p⁺-Typ-Kontaktbereich 5, welcher im Körperbereich 3 gebildet ist. Eine Gate-Isolierschicht aus SiO₂, welche an der oberen Oberfläche des Halbleitersubstrats gebildet ist, und eine Polysiliziumschicht 7 - im folgenden als Polysilikonschicht bezeichnet -, welche als Gate-Elektrode dient, ist in der Gate-Isolierschicht 9 gebildet. Die Polysilikon schicht 7 ist von einer oberen Isolierschicht 6 bedeckt und von einer Metallverbindungsschicht getrennt angeordnet.

Die Zellen sind zueinander parallel geschaltet. Ein Last strom IL, welcher in den Drain-Anschluß der Einrichtung 101 fließt, wird in einen Hauptstrom I, welcher durch den Haupt- MOSFET M1 fließt, und einen Monitorstrom i, welcher durch den Stromspiegel-MOSFET M2 fließt, unterteilt. Das Verhält nis von Monitorstrom i zum Hauptstrom I ist gleich dem Ver hältnis der Anzahl der Zelle bzw. der Zellen des Stromspie gels-MOSFET M2 zur Anzahl der Zellen des Haupt-MOSFET M1.

Die Fig. 2B zeigt den Aufbau eines Eingangswiderstands Ri bzw. des Stromsensorwiderstands Rs, wobei sowohl der Eingangswiderstand Ri als auch der Stromsensorwiderstand Rs einen Polysilikonwiderstand besitzen. Der Eingangswiderstand Ri und der Stromsensorwiderstand Rs sind auf dem Halbleitersubstrat gebildet, auf welchem die MOSFETs M1 und M2 gebildet sind. Eine Feldoxidschicht 10 aus SiO₂ ist an der oberen Oberfläche des Halbleitersubstrats gebil det, und eine Polysilikonschicht 7 dient als Eingangs- bzw. Stromsensorwiderstand Ri bzw. Rs, welche jeweils auf der Feldoxidschicht 10 gebildet sind. Der Eingangs- und Stromsensorwiderstand Ri und Rs werden gleichzeitig mit den Polysilikongate-Elektroden der Haupt- und Stromspiegel-MOSFETs M1 und M2 in einem einzigen Herstel lungsschritt gebildet. Folglich läßt sich der Herstellungs vorgang der Einrichtung vereinfachen.

Die Fig. 3 und 4 zeigen die Strukturen eines MESFET und JFET, welche als Schutztransistor T1 verwendet werden können. In beiden Fällen ist der Schutztransistor T1 als Polysilikonfilm ausgebildet, der auf einer Isolierschicht geformt wird. Wenn der Aufbau der Fig. 3 bzw. 4 zur Anwendung kommt, läßt sich der Schutz transistor T1 leicht mit den übrigen Komponenten der Ein richtung zu einem Einzel-IC integrieren, und man erhält eine hervorragende elektrische Isolation ohne komplizierten Her stellungsvorgang.

Der MESFET der Fig. 3 enthält Source- und Drainbereiche 20 und 22 eines n⁺-Typ- und eines n⁻-Typkanalbereichs 21, wel ches alle Polysilikonbereiche sind, die in einer Polysilikon schicht gebildet sind, welche auf einer Feldoxidschicht 10 aus SiO₂ entsprechend der Feldoxidschicht 10 in der Fig. 2 aufgebracht ist. Eine Schottky-Übergangszone 23 ist zwischen dem n⁻-Kanalbereich 21 und einer Metall-Gate-Elektrode G gebildet. Beim Aufbau der Einrichtung gemäß der Fig. 3 kann man einen Sperrschichttransistor (Anreicherungstyp) erhalten, indem man die Verunreinigungskonzentration des Kanalbereichs 21 so wählt, daß der Kanalbereich 21 bei der Potentialschwelle der Schottky-Diode 23 vollständig verarmt ist. Der Sperrschicht transistor ist deshalb von Vorteil, weil der Treiberstrom während des Normalbetriebs, während welchem der Überstrom schutz außer Betrieb ist, verringert werden kann.

Der Aufbau der Fig. 3 kann gleichzeitig mit den Strukturen der Fig. 2A und 2B, ohne Erhöhung der Anzahl der Herstel lungsschritte, hergestellt werden. Die Polysilikonschicht der Fig. 3 kann beim Herstellungsvorgang der Polysilikon schicht 7, welche in den Fig. 2A und 2B gezeigt ist, her gestellt werden. Die n⁺-Bereiche können gleichzeitig durch einen einzelnen Diffusionsschritt gebildet werden. Die Metall-Gate-Elektrode G der Fig. 3 kann gleichzeitig mit der Metallverbindungsschicht 8 gebildet werden.

Der JFET der Fig. 4 besitzt eine erste Polysilikonschicht, in welcher ein n⁺-Sourcebereich 30, ein n⁻-Kanalbereich 31 und ein n⁺-Drainbereich 32 gebildet werden, sowie eine zwei te Polysilikonschicht, die einen p⁺-Typ-Gatebereich 33 bil det.

Der JFET der Fig. 4 kann als Sperrschicht-Typ ausgebildet sein durch entsprechende Wahl der Verunreinigungskonzen tration und Dicke des Kanalbereichs 31, so daß dieser Kanal bereich 31 bei der vorhandenen Potentialschwelle einer pn-Übergangszone zwischen dem Gatebereich 33 und dem Kanal bereich 31 vollständig verarmt ist.

Obgleich der Aufbau der Fig. 4 durch die zusätzliche zweite Polysilikonschicht etwas komplizierter ist, besitzt er je doch den folgenden Vorteil. Wenn die pn-Übergangszone des Gatebereichs durch Anlegen einer Gate-Spannung in Vorwärts richtung vorgespannt ist, werden aus dem Gatebereich 33 Löcher in den Kanalbereich 31 injiziert, so daß im Kanal bereich 31 eine Leitfähigkeitsmodulation stattfindet, bei der der Widerstand des Kanalbereichs der Polysilikonschicht, welche ursprunglich einen hohen Widerstand besessen hat, sich verringert. Es ist daher möglich, den Widerstand des JFET zu verringern bzw. die Abmessung des JFET zu verrin gern, während man den Durchlaßwiderstand gleich dem des MESFET der Fig. 3 beibehält.

Wie die Fig. 5A und 5B zeigen, hat die MOSFET-Einrichtung 101 die Form einer inte grierten Schaltung. Bei dieser Ausführung besitzen die Haupt- und Stromspiegel-MOSFETs M1 und M2 den in der Fig. 2A gezeigten Aufbau. Der Eingangswiderstand Ri und der Stromsensorwiderstand Rs besitzen beide den in Fig. 2B ge zeigten Aufbau. Der in der Fig. 3 gezeigte MESFET ist im und am selben n-Typ-Halbleitersubstrat gebildet.

Wie die Draufsicht der Fig. 5A zeigt, sind die Zellen, welche gleichförmig in ihren Aufbauabmessungen sind, regelmäßig angeordnet und nur eine Zelle gehört zum Stromspiegel-MOSFET M2. Die anderen Zellen sind parallel geschaltet und bilden den Haupt-MOSFET M1.

In dem IC ist es möglich, den JFET anstelle des MESFET einzusetzen durch Ersetzen des MESFET mit dem Aufbau der Fig. 5A und 5B durch den JFET der Fig. 4.

Die MOSFET-Einrichtung der Fig. 1 arbeitet wie folgt:
Wenn eine Spannung, die über der Schwellenwertspannung der Haupt- und Stromspiegel-MOSFETs M1 und M2 liegt, an den Gate-Anschluß G der Einrichtung 101 in der Fig. 1 angelegt wird, werden die MOSFETs M1 und M2 eingeschaltet, und der Strom IL fließt durch den Lastwiderstand RL. In diesem Fall ist das Verhältnis von Hauptstrom I, welcher durch den Haupt-MOSFET M1 fließt, zum Monitorstrom i, welcher durch den Stromspiegel-MOSFET M2 fließt, gleich dem Verhältnis der Anzahl n1 der Zellen des Haupt-MOSFET M1 zur Anzahl n2 der Zellen des Stromspiegel-MOSFET M2. Das heißt, n1 : n2 = I : i.

Da IL = I + i, ist der Laststrom IL gegeben durch

Es ist daher möglich, den Laststrom IL durch Abtasten des Monitorstromes i, der sich aus der Klemmenspannung am Strom sensorwiderstand Rs ergibt, zu erhalten.

Bei einem nicht vorhersehbaren bzw. ungewollten Betriebs zustand, beispielsweise einem Kurzschluß in der Last, be wirkt ein Anwachsen des Monitorstroms i ein Anwachsen der Spannung am Stromsensorwiderstand Rs. Wenn die Spannung am Stromsensorwiderstand Rs eine Schwellenwertspannung Vth des Schutztransistors T1 überschreitet, wird der Transistor T1 eingeschaltet, und der Laststrom IL wird durch Verringe rung der Gate-Spannung der Haupt- und Stromspiegel-MOSFETs M1 und M2 verringert.

Aus der oben erläuterten Beziehung ergibt sich, daß der Widerstandswert des Stromsensorwiderstands Rs so zu bemessen ist, daß der Laststrom auf einen Grenzwert Ilim zu begrenzen ist, der folgender Beziehung genügt:

Der Wert von Vth ist gegeben durch Vth = Vbi-Vp, wobei Vbi die vorhandene Potentialschwelle des MESFET oder JFET und Vp eine Abschnürspannung ist, bei welcher der Kanal bereich vollständig verarmt ist. Die Abschnürspannung Vp ist gegeben durch folgende Beziehung:

Vp = qNt²/2ε_s

Hierbei bedeuten t die Dicke des Kanalbereichs 21 bzw. 31, N die Verunreinigungskonzentration des Kanalbereichs, q die elektrische Ladung und ε_s die Dielektrizitätskonstante von Silikon. Es ist daher möglich, die Schwellenwertspannung Vth durch Steuerung der Verunreinigungskonzentration N und der Dicke t des Kanalbereichs einzustellen.

Die Potentialschwelle Vbi, welche in jedem der MESFET und JFET vorhanden ist, beträgt lediglich 1 V oder weniger. Daher ist es möglich, einen Sperrschicht-FET zu erhalten, dessen Schwellenwertspannung Vth = 0 ∼ 1 V. Durch Verringerung der Schwellenwertspannung Vth ermöglicht man die Verringerung des Widerstandswert für den Stromsensorwiderstand Rs, so daß die Genauigkeit der Stromspiegelfunktion verbessert werden kann.

Daher ist die Anzahl der erforderlichen Komponenten gering, und der Herstellungsprozeß ist verein facht.

Fig. 6 zeigt eine weitere MOSFET-Einrichtung, welche ebenfalls nicht Gegenstand der vorliegenden Erfindung ist. Eine MOSFET-Einrichtung 102, welche alle Schal tungskomponenten der ersten Ausführungsform der MOSFET-Einrichtung, d. h. der Einrichtung 101, enthält. Die MOSFET-Einrichtung 102 unterscheidet sich gegenüber der Einrichtung 101 durch die Hinzufügung eines zweiten Eingangswiderstands Ri2, der zwischen die Gate-Elektrode des Haupt-MOSFET M1 und die Gate-Elektrode des Stromspiegel-MOSFET M2 geschaltet ist. Durch Trennen der Gate-Elektroden der MOSFETs M1 und M2 er möglicht der zweite Eingangswiderstand Ri2, daß die MOSFETs M1 und M2 beim Einschalten des Schutztransistors T1 getrennt arbeiten. Durch diesen zweiten Eingangswiderstand Ri2 ist die MOSFET-Einrichtung 102 so ausgebildet, daß der Haupt-MOSFET M1 vollständig ausge schaltet ist, wenn ein Überstrom festgestellt wird.

Wenn der Stromsensorwiderstand Rs der Fig. 6 einen Über strom erfaßt, wird der Schutztransistor T1, welcher aus dem MESFET oder dem JFET bestehen kann, eingeschaltet. In die sem Fall wird eine Gate-Spannung VG1 des Haupt-MOSFET M1, dessen Gate-Elektrode mit der Drain-Elektrode des Schutz transistors T1 verbunden ist, plötzlich auf 0 Volt verrin gert, so daß der Haupt-MOSFET M1 die Stromführung abschal tet.

Andererseits bleibt eine Gate-Spannung VG2 am Stromspie gel-MOSFET M2 fast unverändert, weil der zweite Eingangswider stand Ri2 dazwischengeschaltet ist. Der Widerstandswert des zweiten Eingangswiderstands Ri2 ist so bemessen, daß er be deutend größer ist als der Widerstandswert des ersten Ein gangswiderstands Ri1, der dem Eingangswiderstand der in Fig. 1-5 gezeigten ersten Einrichtung entspricht (d. h. Ri2 » Ri1). Aus die sem Grund bleibt der Stromspiegel-MOSFET M2 eingeschaltet und hält die Klemmenspannung am Stromsensorwiderstand Rs über der Schwellenwertspannung des Schutztransistors T1. Hieraus ergibt sich, daß der Schutztransistor T1 eingeschaltet bleibt und der Haupt-MOSFET M1 ausgeschaltet bleibt.

Bei der Einrichtung 101 der ersten Schaltung ist der Strom auf den Stromgrenzwert Ilim beim Auftreten eines Überstroms begrenzt. Der Leistungs-MOSFET verbraucht eine elektrische Energie von VDS×Ilim. Da die Drain-Source-Span nung VDS normalerweise für den Grenzstromwert Ilim, wel cher höher als ein konzipierter Strom ist, äußerst hoch wird und der Grenzstrom Ilim größer ist als ein normaler Arbeitsstrom, wird der Leistungsverbrauch, welcher durch das Produkt von VDS und Ilim gegeben ist, beträchtlich höher als der Leistungsverbrauch während des Normalbetriebs. Hier aus resultiert eine Temperaturerhöhung der Einrichtung, so daß eine Abstrahlungsplatte oder ein anderes Kühlelement in derartigen Fällen erforderlich ist. Im Gegensatz dazu gewährleistet die Einrichtung 102 nicht nur einen Überstromschutz, sondern auch einen Schutz gegen Überhitzung aufgrund von Überstrom, welcher da durch erreicht wird, daß der Haupt-MOSFET M1 vollständig ausgeschaltet ist, wenn der Strom den Stromgrenzwert Ilim überschreitet. Daher kann die Größe der Abstrahlungsplatte verringert werden, oder die Abstrahlungsplatte wird überflüssig.

Es ist möglich, die MOSFET-Einrichtung 102 in einer integrierten Schaltung in der gleichen Weise herzustellen wie die Einrichtung 101 der ersten Einrichtung, unter Verwendung der in den Fig. 2A bis 5B gezeigten Strukturen.

Eine weitere MOSFET-Einrichtung, welche nicht Gegenstand der Erfindung ist, ist in den Fig. 7 und 8 dargestellt. Eine MOSFET-Einrichtung 103 besitzt fast den gleichen Auf bau wie die Einrichtung 101. Bei dieser Schaltung wird jedoch ein n-Kanal- MOSFET als Schutztransistor T2 verwendet, welcher dem Schutz transistor T1 der ersten Schaltung entspricht. Der Schutztransistor T2 ist ein n-Kanal-MOSFET, der Stromsensorwiderstand Rs und der Eingangswiderstand Ri alle aus Polysilikon hergestellt.

Die Schaltung der Fig. 7 unterscheidet sich von der Schal tung der Fig. 1 lediglich dadurch, daß anstelle des Tran sistors T1 der n-Kanal-MOSFET als Schutztransistor T2 ver wendet wird.

Obgleich die Einrichtung 103 in Form einer herkömmlichen Schaltung, die aus diskreten Bestandteilen besteht, dargestellt ist, können alle Kompo nenten der Einrichtung 103 in einem einzelnen Chip inte griert werden durch Verwendung eines Aufbaus, wie er in Fig. 8 gezeigt ist.

Die Haupt- und Stromspiegel-MOSFETs M1 und M2 sind vom vertikalen Typ und besitzen eine gemeinsame Drain-Elektrode 40, welche direkt an eine untere n⁺-Schicht 41 eines Halbleitersubstrats angeschlossen ist. Ein p-Körperbereich 43 einer jeden Zelle ist in einer oberen n-Schicht 42 des Substrats gebildet. Eine Polysili kon-Gate-Elektrode 47 ist über der Körperschicht 43 gebildet und von der Halbleiteroberfläche durch eine Gate-SiO₂-Schicht 48 isoliert. Wenigstens ein n⁺-Sourcebereich 45 ist im Körper bereich 43 gebildet. Ein p⁺-Körperkontaktbereich 44 ist im Körperbereich 43 gebildet. Die Gate-Elektrode 47 ist durch eine PSG-Schicht 46 bedeckt.

Der Stromsensorwiderstand Rs und der Eingangswiderstand Ri sind Polysilikonwiderstände, die gleichzeitig mit den Polysilikon-Gate-Elektroden 47 gebildet werden. Der n-Kanal- MOSFET T2 dieses Ausführungsbeispiels ist ein Polysilikon-TFT, welcher auf einen Feld-SiO₂-Film 53 gebildet ist. Der Polysilikon-Film von T2 kann ebenfalls gleichzeitig mit den Gate-Elektroden 47 gebildet werden. Eine Gate-SiO₂-Schicht 49 ist auf einem n^--Polysilikonkanalbereich 54 des T2 ge bildet. Eine Al-Gate-Elektrode G ist auf der Gate-SiO₂-Schicht 49 gebildet. Zu beiden Seiten des Kanalbereichs 54 sind Source- und Drainbereiche 50 und 51 aus n⁺-Polysilikon gebildet. Ein p⁺-Schutzringbereich 52 ist in der oberen Schicht 42 unterhalb der Feld-SiO₂-Schicht 53 gebildet.

Der Schutztransistor T2 besitzt eine MOSFET-Struktur vom Anreicherungs-Typ mit einer Dotierungskonfiguration von n⁺-n⁻-n⁺, um die Schwellen wertspannung Vth soviel wie möglich zu verringern.

Jeder der Widerstände Rs und Ri sowie der Schutztransistor T2 besitzen eine sogenannte SOI-Struktur, so daß eine her vorragende elektrische Isolation erzielt wird und der gesam te Aufbau vereinfacht werden kann.

Die Fig. 9 zeigt einen anderen Aufbau des n-Kanal-MOSFET, welcher als Schutztransistor T2 verwen det wird. Bei dem Transistor der Fig. 9 handelt es sich ebenfalls um einen Polysilikon TFT. Gemäß Fig. 9 bildet eine Gate-SiO₂-Schicht 58 eine Isolier schicht auf der oberen Oberfläche des Halbleitersubstrats, welche gleichzeitig mit den Gate-Isolierschichten der ver tikalen MOSFETs M1 und M2 gebildet wird. Ein p⁺-Gate-Diffu sionsbereich 55 ist in der oberen n-Schicht 42 des Substrats unterhalb der Gate-Isolierschicht 58 gebildet. Die Poly silikonschicht des Schutztransistors T2 enthält einen n⁻-Kanalbereich 56 sowie n⁺-Typ-Source- und Drainbereiche 57 und 59.

Bei der Einrichtung 103 bewirkt eine Erhöhung der Klemmenspannung Vs des Stromsensor widerstands Rs, welche von einer Erhöhung des Monitorstroms i aufgrund eines Kurzschlusses bewirkt wird, eine Verringe rung des Durchlaßwiderstands des n-Kanal-MOSFET, der als Schutztransistor T2 verwendet wird. Hieraus folgt eine Ver ringerung der Gate-Spannung VG der Haupt- und Spiegel-MOSFET M1 und M2.

Eine weitere, nicht vom Gegenstand der Erfindung umfaßte MOSFET-Einrichtung ist in den Fig. 10 und 11 dargestellt, in der eine MOSFET-Einrichtung 104 so ausgebildet ist, daß eine Strombegrenzung für einen Überstromschutz mit einem als p-Kanal-MOSFET ausgebildeten Schutztransistor T3 er reicht wird.

Wie die Fig. 10 zeigt, ist der als p-Kanal-MOSFET ausgebil dete Schutztransistor T3 in Reihe geschaltet mit den Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M1 und M2. Die Gate-Elektrode des als p-Kanal-MOSFET ausgebildeten Schutztransistors T3 ist an einen Abzweigpunkt zwischen dem Stromspiegel-MOSFET M2 und dem Stromsensorwiderstand Rs angeschlossen. Ein weiterer Widerstand Ro ist zwischen den Source-Anschluß S und einen Abzweigpunkt zwischen dem als p-Kanal-MOSFET ausgebildeten Schutztransistor T3 und den Gate-Elektroden der Haupt- und Stromspiegel-MOSFET M1 und M2 geschaltet.

Bei der Einrichtung 104 der Fig. 10 bewirkt ein Anwachsen der Klemmenspannung Vm am Stromsensorwiderstand Rs aufgrund eines Überstroms ein Anwachsen des Durchlaßwiderstands des als p-Kanal-MOSFET ausgebildeten Schutztransistors T3, wo durch hinwiederum eine Verringerung der Gate-Spannung VG der Haupt- und Stromspiegel-MOSFET M1 und M2 zur Verringe rung des Überstroms bewirkt wird.

Die Haupt- und Stromspiegel-MOSFETs M1 und M2 sowie die Widerstände Rs und Ro dieser Schaltung sind in der gleichen Weise ausgebildet, wie es in der Fig. 8 ge zeigt ist. Der als p-Kanal-MOSFET ausgebildete Schutz transistor T3 besitzt den in den Fig. 11 bzw. 12 gezeig ten Aufbau. Mit der Ausnahme, daß der Leitfähigkeitstyp ent gegengesetzt ist in jedem Bereich der Polysilikonschicht, ist der in Fig. 11 gezeigte Aufbau gleich dem in Fig. 8 für den Schutztransistor T2 gezeigte Aufbau und der in Fig. 12 gezeigte Aufbau gleich dem in der Fig. 9 gezeigten Aufbau. Bei der Ausführungsform der Fig. 11 besitzt die Polysilikon schicht einen p⁻-Typ-Kanalbereich 61 sowie p⁺-Typ-Source- und -Drainbereiche 60 und 62, und auf der Polysilikonschicht ist eine Gate-SiO₂-Schicht 63 gebildet. Gemäß Fig. 12 enthält die Polysilikonschicht einen p⁻-Typ-Kanalbereich 65 sowie p⁺-Source- und -Drainbereiche 64 und 66, und in der unteren n-Schicht 42 ist unterhalb einer Gate-SiO₂-Schicht 67 ein Diffusions-Gatebereich 68 vom p⁺-Typ gebildet.

Bei jedem der oben beschriebenen Schaltungen und Halbleiterstrukturen ist die einfache und leichte Herstellung von Vorteil. Ferner ist die benötigte Anzahl an Schaltungskomponenten gering, so daß die Komponenten leicht in einem Einzelchip mit gerin gen Abmessungen integriert werden können.

Im folgenden werden nunmehr Ausführungsbeispiele der vorliegenden Erfindung anhand der Fig. 13-34 beschrieben. Der wesentliche Unterschied zwischen den Ausführungsbeispielen der Erfindung und den oben erläuterten MOSFET-Ein richtungen besteht darin, daß erfindungsgemäß der Schutztransistor in Bipolar- Technik anstelle einer MOS-Technik ausgeführt ist.

Ein erstes Ausführungsbeispiel der Erfindung ist in den Fig. 13 bis 15 dargestellt. Eine MOSFET-Einrichtung 105 des ersten Ausführungsbeispiel ist ähnlich der in Fig. 6 gezeig ten Einrichtung 102, bei welcher der Eingangswiderstand Ri zwischen die Gate-Elektro den der Haupt- und Stromspiegel-MOSFETs M1 und M2 geschaltet ist. Die Einrichtung 105 des ersten Ausführungsbeispiels unterscheidet sich jedoch von der Einrichtung 102 dadurch, daß der Schutztransistor T4 zur Begrenzung der Gate-Spannung VG1 des Haupt-MOSFET M1 ein bipolarer Transistor ist.

Die Strukturen der Haupt- und Stromspiegel-MOSFETs M1 und M2, welche in der Fig. 14A dargestellt sind, sind ähnlich denen in den oben beschriebenen Halbleiterstrukturen. Die Haupt- und Stromspiegel-MOSFETs M1 und M2 sind durch einen Isolationsbereich, wie er in den Fig. 14A und 14B gezeigt ist, voneinander getrennt. Die Fig. 14B zeigt lediglich die Polysilikonschicht 7, welche für die Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M1 und M2 verwendet wird. Beim Ausführungsbeispiel der Fig. 14B enthält der Stromspie gel-MOSFET M2 mehr als eine Zelle. In jedem der beiden MOSFET M1 und M2 sind die Zellen regelmäßig angeordnet.

Die Fig. 15 zeigt einen Polysilikonwiderstand, der für die Eingangs- und Stromsensorwiderstände Ri und Rs verwendet wird. Eine Polysilikonschicht 7, welche in der Fig. 15 ge zeigt ist, wird auf der Feldoxidschicht 10 rechtzeitig mit der Polysilikonschicht 7, welche in den Fig. 14A und 14B gezeigt ist, gebildet. Die Dotierung der Polysilikonschicht 7 der Fig. 15 kann durch die Schritte der Bildung der p-Kör perbereiche 3 und p⁺-Körperkontaktbereich 5 der MOSFETs M1 und M2 bzw. durch den Schritt der Bildung der n⁺-Source bereiche 4 durchgeführt werden.

Die Fig. 16 zeigt den bipolaren Transistor T4. Ein erster Basisbereich 120 vom p-Typ wird in der oberen Substrat schicht 2 vom n-Typ des Halbleitersubstrats gleichzeitig mit den p-Körperbereichen 3 der Haupt- und Stromspie gel-MOSFETs M1 und M2 gebildet. Der bipolare Transistor T4 be sitzt ferner einen zweiten p⁺-Basisbereich 121 und einen n⁺-Emitterbereich 122. Die Verunreinigungskonzentration des zweiten Basisbereichs 121 ist höher als die des ersten Basisbereiches 120. Der zweite Basisbereich 121 ist durch den Bildungsschritt der p⁺-Körperbereiche der MOSFETs M1 und M2 im ersten Basisbereich 120 gebildet. Der Emitterbereich 122 wird im zweiten Basisbereich 121 durch den Bildungs schritt der n⁺-Sourcebereiche 4 der MOSFETs M1 und M2 ge bildet.

Der zweite Basisbereich 121 und der Emitterbereich 122 wer den durch die Technik des Diffusion Self Alignment (DSA) un ter Verwendung der gleichen Maske gebildet, so daß die Basis breite des bipolaren Transistors T4, der in seitlicher Rich tung an oder nahe der Halbleitersubstratoberfläche gebildet wird, verringert ist. Ein Teil des zweiten Basisbereichs 121 ist angeschnitten bei der Bildung eines Kollektorbereichs 123 vom n-Typ nach Bildung des zweiten Basisbereichs 121. Demgemäß ist es möglich, einen hohen Wert für hFE durch Ver ringerung der Verunreinigungskonzentration der Basis und eine Reduzierung der Basisbreite des Laterialtransistors T4 zu erhalten.

Das erste Ausführungsbeispiel kann die Herstellung der MOSFET-Einrichtung vereinfachen dadurch, daß eine CMOS-Logik sowie ein bipolarer Transistor mit relativ kompliziertem Aufbau überflüssig sind, wodurch in einfacher Weise die Chipabmessungen in der gleichen Weise wie bei den vorherigen Ausführungsbeispielen verringert werden.

Der bipolare Transistor T4 des ersten Ausführungsbeispiels arbeitet wie folgt:
Die Haupt- und Stromspiegel-MOSFETs M1 und M2 werden beide eingeschaltet, und der Laststromkreis IL fließt durch den Lastwiderstand RL durch Anlegen einer Spannung VG, die über der Schwellenwertspannung Vth der MOSFETs M1 und M2 liegt, an den Gateanschluß G der Einrichtung 105. Beim normalen Be trieb bleibt der bipolare Transistor 4 ausgeschaltet, so daß VG = VG1 = VG2, und n1 : n2 = I : i. Der Laststrom IL, welcher gleich der Summe aus I und i ist, ist gegeben durch

Die Spannung Vs, welche zwischen beiden Enden des Strom sensorwiderstands Rs (Vs = Rs×i) erzeugt wird, ist daher proportional dem Laststrom IL.

Bei einer derart ausgebildeten Einrichtung bleibt die Span nung Vs am Widerstand Rs während des Normalbetriebs niedri ger als ein Schwellenspannungswert VBE (≈ 0,6 V) einer Basis-Emitterspannung des bipolaren Transistors T4. Demnach wird der bipolare Transistor T4 im ausgeschalteten Zustand gehalten, und die oben erläuterte Stromspiegelfunktion wird durch die Beziehung VG = VG1 = VG2 aufrecht erhalten.

Wenn der Laststrom IL durch einen Kurzschluß in der Last oder einen anderen unerwünschten Vorgang sich erhöht, wächst der Monitorstrom i proportional zum Laststrom IL an. Wenn die Spannung Vs am Stromsensorwiderstand Rs infolge der Erhöhung des Monitorstroms i über die Basis-Emitterspannung VBE = 0,6 V des bipolaren Transistors T4 ansteigt, wird der Transistor T4 eingeschaltet, und die Spannung VG1 am Haupt-MOSFET M1 fällt ab. Demgemäß wird die Gate-Spannung VG1 geringer als VG2 (VG = VG2 < VG1).

Um den Laststrom IL auf einen Grenzwert Ilim zu begrenzen, wird der Wert des Stromsensorwiderstands Rs durch folgende Bedingung festgelegt:

Das bedeutet, daß der bipolare Transistor T4 den Laststrom IL auf den Wert Ilim begrenzen kann durch Einschalten beim Stromgrenzwert Ilim.

Wenn die Gate-Spannung VG1 des MOSFET M1 geringer ist als die Gate-Spannung VG2 des MOSFET M2, läßt sich das Prinzip des Stromspiegels nicht länger beibehalten wegen der Un gleichheit zwischen VG1 und VG2. Ein Abfallen der Gate-Span nung VG1 im Haupt-MOSFET M1 bewirkt ein steiles Anwachsen des Durchlaßwiderstands Ron des Haupt-MOSFET M1. Daher steigt die Drain-Source-Spannung VDS, ungeachtet der Verringerung des Hauptstroms I (≈ IL) durch M1. Die Drain-Source-Span nung VDS ist durch die folgende Gleichung wiedergegeben:

Andererseits bleibt die Gate-Spannung VG2 des Stromspie gel-MOSFET M2 gleich VG. Deshalb erhöht sich der Monitorstrom i durch den Stromspiegel-MOSFET M2 wegen der Erhöhung von VD. Demgemäß wächst der Monitorstrom i durch M2, während der Hauptstrom I sich verringert. Die Spannung Vs am Strom sensorwiderstand Rs erhöht sich daher weiterhin. Das An wachsen von Vs verstärkt den eingeschalteten Zustand des bipolaren Transistors T4 und verringert ferner die Gate-Spannung VG1 von M1 nach Art einer positiven Rückkopplung. Schließlich wird die Gate-Spannung VG1 von M1 geringer als die Schwellenwertspannung Vth, und der Haupt-MOSFET M1 wird ausgeschaltet, so daß keiner oder ein nur geringer Strom durch M1 fließt. Auf diese Weise schützt der bipolare Tran sistor T4 den Haupt-MOSFET M1, wenn ein Überstrom einmal den Grenzwert Ilim überschreitet. Die Anordnung des ersten Ausführungsbeispiels kann ein überhöhtes Anwachsen der Über gangszonentemperatur verhindern und vermeidet die Möglich keit eines thermischen Ausreißens beim Verringern des Stroms durch den Haupt-MOSFET M1 auf fast Null in der glei chen Weise wie bei der in Fig. 6 gezeigten Schaltung.

Der Polysilikonfilmwiderstand, welcher in Fig. 15 gezeigt ist, ist stabil gegen einen Temperaturanstieg und gewähr leistet eine hervorragende elektrische Isolation von M1 und M2.

Der bipolare Transistor T4 des ersten Ausführungsbeispiels kann in stabiler Weise als Komparator zur Erfassung eines Überstroms dienen, da er nach der DSA-Technik hergestellt ist, welche es ermöglicht, die Basisbreite äußerst gering zu halten.

Die Fig. 17 zeigt eine Modifizierung der Einrichtung des ersten Ausführungsbeispiels. Die modifizierte Ausführungs form der Fig. 17 unterscheidet sich vom Aufbau der Fig. 16 lediglich durch einen Pinchbereich 125 unterhalb des Kollek torbereiches 123, wobei der Pinchbereich als Stromsensor widerstand Rs verwendet wird. Der Aufbau der Fig. 17 verwen det einen Teil des ersten Basisbereiches 120 vom p-Typ, wel cher einen hohen Widerstandswert hat, als Pinchwiderstand, so daß die Chipabmessungen zusätzlich verringert werden können.

Der bipolare Transistor T4 des ersten Ausführungsbeispiels kann die Form eines dreischichtigen npn-Polysilikontran sistors haben, wie er in Fig. 18 dargestellt ist, oder er kann die Form eines Einzelschicht-Polysilikontransistors besitzen, wie er in den Fig. 19a und 19b dargestellt ist, anstelle des in der Fig. 16 gezeigten Aufbaus.

Polysilikon hat viele Fangstellen an Korngrenzen. Bei einem typischen Beispiel davon ist die Diffusionslänge von Elek tronen, welche Minoritätsträger sind, von einigen tausend Å bis einem Mikrometer. Es ist möglich, das Polysilikon sicher zu verwenden, wenn die Basisbreite so klein gemacht wird wie der Pegel einer derartigen Diffusionslänge. Selbst wenn ein Transistoraufbau ein hFE kleiner als 1 aufweist, ist dieser Aufbau verwendbar, wenn die Ausgangsimpedanz von T4 ausreichend niedrig ist im Vergleich zum Eingangs-Widerstand Ri.

Der Aufbau in der Fig. 18 besitzt eine erste Polysilikon schicht, in welcher ein Kollektorbereich 131 vom n-Typ gebildet ist. Ferner besitzt der dargestellte Aufbau eine Polysilikonschicht, in welcher ein p⁺-Basisbereich 132 ge bildet ist. In einer dritten Polysilikonschicht ist ein n⁺-Emitterbereich 133 gebildet. Die erste Schicht ist auf der Isolierschicht auf der oberen Oberfläche des Halblei tersubstrats gebildet. Die zweite Schicht ist auf der ersten Schicht gebildet, und die dritte Schicht ist auf der zweiten Schicht gebildet. Ferner ist eine PSG-Schicht 130 vorgesehen. Bei dieser Ausführungsform beträgt die Dicke sowohl des Kollektorbereichs 131 als auch des Emitterbereichs 133 etwa 1 Mikrometer, und die Dicke des Basisbereichs 132 beträgt etwa 5000 Å.

Um eine Zwischenschichtdiffusion von Verunreinigungen zwi schen den drei Polysilikonschichten zu vermeiden, ist es von Vorteil, diese Polysilikonschichten durch Abscheidung, wie beispielsweise durch LPCVD nach der Bildung der vertika len MOSFETs M1 und M2 zu bilden.

Die Dreischichtstruktur der Fig. 18 ist in gewisser Hinsicht dahingehend etwas beeinträchtigt, daß die Anzahl der Her stellungsschritte etwas erhöht ist. Jedoch besitzt dieser Aufbau eine hervorragende Arbeitsweise, da zu keiner Zeit ein parasitärer bipolarer Transistor gebildet wird.

Der bipolare Transistor der Fig. 19A und 19B ist in einer einzelnen Polysilikonschicht gebildet, so daß der Herstel lungsprozeß vereinfacht ist im Vergleich zu dem Aufbau der Fig. 18.

Die in den Fig. 19A und 19B dargestellte Struktur besitzt einen n⁺-Emitterbereich 134, einen p⁺-Basisbereich 135, einen n-Kollektorbereich 136 und einen n⁺-Kollektorbereich 137, welche alle in einer Polysilikonschicht 139 gebildet sind. Die Polysilikonschicht ist auf der Isolierschicht 6 am Halbleitersubstrat 2 gebildet.

Bei diesem Ausführungsbeispiel gewinnt man durch DSA-Technik eine reduzierte Basisbreite. Die Diffusion des Basisbereichs 135 und die Diffusion des Emitterbereichs 134 sind aufein anderfolgend unter Verwendung der gleichen Diffusionsmaske einer dicken SiO₂-Schicht oder dgl. durchgeführt. Die Basis breite wird auf einen geringen Wert durch eine Differenz zwischen beiden Diffusionsvorgängen gesteuert. In Fig. 19B ist die DSA-Maske mit einer Bezugsziffer 138 bezeichnet. Mit 140 ist ein Bleibereich des Basisbereiches 135 bezeichnet. Eine Basiselektrode ist in diesem Bleibereich 140 vorgesehen.

Die Einrichtung der Fig. 19A und 19B ist vom Lateral-Typ, so daß diese Einrichtung eine größere Abmessung erfordert als das Ausführungsbeispiel der Fig. 18, wenn das gleiche Antriebsvermögen erreicht werden soll. Jedoch läßt sich der Aufbau der Fig. 19A und 19B leicht herstellen. Ferner ist er vollständig frei von einem parasitären bipolaren Transistor wegen seines SOI-Aufbaus.

Ein zweites Ausführungsbeispiel der Erfindung ist in den Fig. 20 und 21 dargestellt. Das zweite Ausführungs beispiel ist identisch mit dem ersten Ausführungsbeispiel dahingehend, daß der bipolare Transistor T4 als Schutz transistor zur Steuerung der Gatespannung des Haupt-MOSFET M1 dient. Beim zweiten Ausführungsbeispiel sind jedoch die Gate-Elektroden der Haupt- und Stromspiegel-MOSFETs M1 und M2 so miteinander verbunden wie bei der MOSFET-Einrichtung, welche in den Fig. 1-5 gezeigt ist.

Wie aus Fig. 21 zu ersehen ist, ist der bipolare Transistor T4, welcher den gleichen Aufbau aufweist, wie er in Fig. 16 gezeigt ist, mit den Haupt- und Stromspiegel-MOSFETs M1 und M2 integriert. Der bipolare Transistor T4 der Fig. 21 wird in der gleichen Weise gebildet wie der Aufbau der Fig. 16.

Der erste Basisbereich 120 vom p-Typ wird in der oberen n-Substratschicht 2 gleichzeitig mit den p-Körperbereichen 3 von M1 und M2 durch das gleiche Verfahren gebildet. Der zweite Basisbereich 121 vom p⁺-Typ wird im ersten Basis bereich 120 gleichzeitig mit den p⁺-Körperkontaktbereichen 5 von M1 und M2 im gleichen Herstellverfahren gebildet. Der n⁺-Emitterbereich 122 wird gleichzeitig mit den n⁺-Source bereichen 4 von M1 und M2 gebildet.

Um die Basisbreite des bipolaren Transistors T4 vom Lateral typ zu verringern, werden der zweite Basisbereich 121 und der Emitterbereich 122 durch Diffusion (Diffusion Self Alignment) unter Verwendung der gleichen Maske gebildet.

Ein Teil des zweiten Basisbereichs 121 wird durch Bildung des Kollektorbereichs 123 nach Bildung des zweiten Basis bereichs 121 angeschnitten. Durch dieses Verfahren ist es möglich, ein hohes hFE durch Verringerung der Basisbreite zu erhalten und die Verunreinigungskonzentration der Basis des bipolaren Lateraltransistors T4 zu verringern.

Im Aufbau der Fig. 21 ist in vertikaler Richtung ein para sitärer bipolarer Transistor T1 gebildet, wie es die Fig. 21 zeigt. Jedoch ist die Basisbreite dieses parasitären Transi stors T1 beträchtlich größer als die des Lateraltransistors T4. Außerdem ist es möglich, hFE des parasitären Transistors T1 auf einen vernachlässigbaren Wert zu verringern, weil die Verunreinigungskonzentration des zweiten Basisbereichs 121 hoch ist. Somit können beim Aufbau des T4, welcher in den Fig. 16 und 21 gezeigt ist, unerwünschte Einflüsse des Parasitären bipolaren Transistors vermieden werden.

Im Vergleich zum Aufbau des T4, welcher in der Fig. 21 dar bestellt ist, zeigt die Fig. 22 einen bipolaren Lateral transistoraufbau mit einem einzelnen Basisbereich. Der bipo lare Transistor T4′ der Fig. 22 besitzt einen einzelnen Basisbereich 112 vom p-Typ, welcher in der oberen n-Substrat schicht 2 des Halbleitersubstrats gebildet ist. Ferner be sitzt dieser Aufbau Kollektor- und Emitterbereiche 111 und 114 vom n⁺-Typ, welche in dem Basisbereich gebildet sind. Außerdem ist ferner ein p⁺-Basiskontaktbereich 113 vorgesehen. Beim Aufbau der Fig. 22 ist es nicht möglich, hFE eines parasitären bipolaren Transistors T2, welcher vertikal - wie es die Fig. 22 zeigt - gebildet wird, aus reichend zu verringern. Daher wird - wie es ein Ersatz schaltbild in der Fig. 23 zeigt - der parasitäre bipolare Transistor T2 zwischen die Drain- und Source-Elektrode des Haupt-MOSFET M1 geschaltet.

Im Fall eines Überstroms wird dieser parasitäre Transistor T2 zusammen mit dem gewünschten Transistor T4′ eingeschal tet, da beide Transistoren am Basisbereich Anteil haben. Daher zerstört der Strom die Einrichtung durch Konzentration im parasitären Transistor T2 anstelle seines Flusses durch die Haupt- und Stromspiegel-MOSFETs M1 und M2.

Im Gegensatz dazu ist der Aufbau des bipolaren Transistors T4, welcher in den Fig. 16 und 21 gezeigt ist, frei von derartigen Problemen eines parasitären Transistors. Bei diesem bipolaren Lateraltransistor T4 ist die Basisbreite kurz ausgestaltet und der Teil des zweiten Basisbereichs 121, welcher in seiner Konzentration durch den Kollektor bereich 123 verringert ist, wird als wesentliche Basis ver wendet. Ferner verwendet dieser bipolare Lateraltransistor T4 den Zweischichtbasisaufbau, bestehend aus dem zweiten Basisbereich 121 mit höherer Verunreinigungskonzentration und dem ersten Basisbereich 120 mit niedrigerer Verunreini gungskonzentration, welcher jedoch - ausgehend von der Halb leitersubstratoberfläche - tiefer liegt. Demgemäß ist es möglich, hFE des bipolaren parasitären Transistors erheblich zu verringern.

Beim zweiten Ausführungsbeispiel kann die modifizierte Aus führungsform nach Fig. 17 und die veränderten Ausführungs formen der Fig. 18, 19A und 19B in der gleichen Weise wie beim ersten Ausführungsbeispiel verwendet werden.

Ein drittes Ausführungsbeispiel der Erfindung ist in den Fig. 24A und 24B dargestellt.

Zum einfacheren Verständnis des dritten Ausführungsbeispiels wird zunächst Bezug genommen auf ASO (Area of Safety Opera tion, Sicherheitsbetriebbereich) eines Leistungstransistors, welcher in Fig. 25A dargestellt ist.

In der Kurvendarstellung der Fig. 25A ist der Drain-Strom ID entlang der vertikalen Achse aufgetragen, und die Drain- Source-Spannung VDS ist in der horizontalen Achse aufgetra gen. In Fig. 25A ist der sichere Betriebsbereich des Tran sistors begrenzt durch eine horizontale ausgezogene Linie "a", entlang welcher der Drain-Strom ID konstant ist, eine gekrümmte ausgezogene Linie "b", entlang welcher die Leistung ID×VDS konstant ist, und eine vertikale ausgezogene Linie "c", entlang welcher die Drain-Source-Spannung VDS konstant ist.

Die Linie a ist eine Grenze, welche durch einen maximalen Stromwert definiert ist. Ein Bereich oberhalb der Linie a ist ein Bereich eines Überstroms. Die Linie b ist eine Grenze, welche durch einen Maximalwert des Leistungsver brauchs im Chip bzw. der Belastbarkeit des Chips bestimmt ist. Die Belastung ist überhoch in einem Bereich jenseits der Linie b. In dem Bereich oberhalb der Linie b ist die Belastung übermäßig hoch, so daß die Einrichtung überhitzt ist. Demgemäß ist die Linie b nicht nur die Grenze zum zu hohen Energiebereich, sondern auch die Grenze des zu hohen Temperaturbereichs. Die Linie c, welche durch einen maximalen Spannungswert definiert ist, ist eine Grenze zwischen dem sicheren Betriebsbereich und einem Über spannungsbereich.

Auf diese Weise wird der sichere Betriebsbereich des Lei stungstransistors bestimmt durch drei Bedingungen für Strom, Belastung und Spannung. Um einen Transistor zu erhalten, dessen maximale Möglichkeiten nahe der Grenze des sicheren Betriebsbereichs liegen, ist es erwünscht, die Schutz funktion möglichst nahe an die charakteristische Kurve der Fig. 25A zu legen.

Beim dritten Ausführungsbeispiel besitzt die in der Fig. 24A dargestellte Einrichtung den Haupt-MOSFET M1 zum Betreiben einer Last und den Monitor-MOSFET M2 für den Stromspiegel, wie er in den vorherigen Ausführungsbeispielen zur Anwendung gekommen ist. Die Anzahl der Zellen von M1 ist wesentlich größer als die Anzahl der Zellen von M2. Der Strom wird zwischen M1 und M2 entsprechend dem Verhältnis N der Anzahl der Zellen von M1 zu der Anzahl der Zellen von M2, wie bei den vorherigen Ausführungsbeispielen, geteilt.

Die Einrichtung enthält ferner einen ersten Widerstand R1 zur Erfassung einer Drainspannung VDS und einen zweiten Widerstand R2, der zwischen die Source-Elektrode des Haupt-MOSFET M1 und einen Abzweigpunkt, an welchem der erste Widerstand R1 und die Source-Elektrode des Stromspie gel-MOSFET M2 miteinander verbunden sind, geschaltet ist. Der erste Widerstand R1 ist zwischen die Drain-Elektrode und die Source-Elektrode von M2 geschaltet. Ein bipolarer Tran sistor Tr1 ist zwischen die Gate-Elektrode und die Source-Elek trode des Haupt-MOSFET M1 geschaltet. Der zweite Wider stand R2 ist zwischen die Basis und den Emitter des Tr1 ge schaltet, so daß die Spannung am Widerstand R2 zwischen die Basis und den Emitter von Tr1 angelegt ist. Die Gate-Elektro den der Haupt- und Stromspiegel-MOSFETS M1 und M2 sind mit einander verbunden.

Die Einrichtung des dritten Ausführungsbeispiels arbeitet wie folgt.

Ein Drainstrom I1 von M2 beträgt 1/N des Drainstroms ID von M1. Unter der Bedingung, daß R1 bedeutend größer ist als R2 (R1 » R2), ist ein Strom I2 durch den Widerstand R1 proportional zur Drain-Source-Spannung VDS des Haupt-MOSFET M1 und durch I2 = VDS/R1 gegeben.

Andererseits ist der Strom, welcher durch den zweiten Wider stand R2 fließt, gleich der Summe (I1+I2) von I1 und I2. Die Spannung V1 am R2 ist gegeben durch

Durch diese Spannung V1 ist die Basis-Emitterübergangszone des Tr1 in Vorwärtsrichtung vorgespannt. Wenn die Spannung V1 sich erhöht und einen bestimmten Wert VF (≃ 0,6 V) über steigt, wird der Transistor Tr1 eingeschaltet, so daß eine Gate-Sourcespannung VGS etwa gleich der Spannung VF (VGS ≃ VF) wird, und die MOSFETs M1 und M2 werden ausge schaltet. Die Fig. 24B zeigt die Bedingung, daß V1 ≧ VF. In einem Bereich oberhalb einer durchgezogenen Linie der Betriebscharakteristik, die in Fig. 24B gezeigt ist, d. h. bei V1 < VF ist durch Tr1 eingeschaltet und M1 ausgeschaltet.

Die Betriebscharakteristiklinie, welche in Fig. 24B gezeigt ist, genügt der Formel

In der Gleichung (2) sind R1, R2, N und VF Konstante. Wenn man daher A für -N/R1 und B für N/R2 verwendet, d. h.

läßt sich die Gleichung (2) wie folgt wiedergeben:

I_D = A × V_DS + B (3)

Hierbei bedeuten A eine negative Konstante und B eine posi tive Konstante.

Die Fig. 25B zeigt die Beziehung zwischen der Betriebs charakteristiklinie des dritten Ausführungsbeispiels und ASO. In Fig. 25B ist ASO (Sicherheitsbetriebsbereich) durch eine ausgezogene Linie angegeben. Die Betriebscharakteristik ist durch eine strichlierte Linie angegeben.

Um die Schutzeinrichtung des dritten Ausführungsbeispiels als Schutz gegen überhohe Leistung zu verwenden, ist es erfor derlich, die Betriebscharakteristiklinie unterhalb der ASO-Linie zu halten. Dieses Erfordernis bedingt einen Maximal wert des Produkts ID×VDS auf der Betriebscharakteristik linie und einen maximal zulässigen Leistungsverbrauch PD des Leistungs-MOSFET wie folgt

P_D ≧ N × R₁/4R₂² (4)

Bei der Einrichtung nach dem dritten Ausführungsbeispiel ist es möglich, die Betriebscharakteristiklinie frei inner halb eines Bereichs, der die Bedingung (4) erfüllt, zu legen durch entsprechende Wahl von R1 und R2.

Unter Verwendung von A und B ergibt sich der Maximalwert von ID×VDS auf der Betriebscharakteristiklinie als -B²/4A. Die Gleichung (4) läßt sich daher wiedergeben wie folgt:

P_D ≧ -B²/4A (5)

Die genaue Steuerung der vorbestimmten Spannung VF des bi polaren Transistors Tr1 ist einfach. Daher kann die Einrich tung nach dem dritten Ausführungsbeispiel äußerst genau trotz ihres relativ einfachen Aufbaus betrieben werden. Im siebten Ausführungsbeispiel kann eine MOSFET-Einrichtung mit geringen Kosten vorgesehen werden, die einen Überbelastungs schutz gewährleistet, ohne daß eine komplizierte und groß räumige IC-Struktur erforderlich ist.

Ein viertes Ausführungsbeispiel der Erfindung ist in den Fig. 26A und 26B dargestellt. Bei diesem vierten Ausfüh rungsbeispiel wird zusätzlich zum Überbelastungsschutz des dritten Ausführungsbeispiels ein Überstromschutz erreicht.

Die MOSFET-Einrichtung der Fig. 26A besitzt einen Überstrom schutzabschnitt, der zusammengesetzt ist aus einem dritten MOSFET M3, einem dritten Widerstand R3 und einem zweiten bipolaren Transistor Tr2. Wie der MOSFET M2 ist der dritte MOSFET M3 ein Stromspiegel-MOSFET des Haupt-MOSFET M1. Ein Strom I3 fließt durch den dritten MOSFET M3, welcher propor tional zum ID ist, der durch M1 fließt. Bei diesem Ausfüh rungsbeispiel ist die Anzahl n3 der Zellen des M3 gleich der Anzahl n2 der Zellen von M2. Gegebenenfalls kann jedoch ein Aufbau zum Einsatz kommen, bei welchem n3 nicht gleich n2 ist.

Die Drain-Elektroden von M1, M2 und M3 sind am Drain-Anschluß D der Einrichtung miteinander verbunden. Die Gate-Elektroden von M1, M2 und M3 sind am Gate-Anschluß G miteinander ver bunden. Wie beim dritten Ausführungsbeispiel ist der erste Widerstand R1 zwischen den Drain-Anschluß und die Source-Elek trode von M2 geschaltet. Der zweite Widerstand R2 ist zwischen die Source-Elektrode von M2 und den Source-Anschluß S der Einrichtung geschaltet. Der dritte Widerstand R3 ist zwischen die Source-Elektrode von M3 und den Source-Anschluß S der Einrichtung geschaltet. Sowohl der erste als auch der zweite bipolare Transistor Tr1 und Tr2 sind zwischen die Gate- und Source-Elektrode des Haupt-MOSFET M1 geschaltet. Der dritte Widerstand R3 ist zwischen die Basis und den Emitter des zweiten bipolaren Transistors Tr2 geschaltet, so daß die Spannung am dritten Widerstand R3 zwischen die Basis und den Emitter von Tr2 gelegt ist. Der zweite Widerstand R2 ist zwischen die Basis und den Emitter von Tr1 geschaltet, wie beim dritten Ausführungsbeispiel.

Der Betrieb der Einrichtung des vierten Ausführungsbeispiels ist folgender:
Wenn der Strom I3 durch den dritten Widerstand R3 fließt, und die Spannung V2 am dritten Widerstand R3 VF überschrei tet, wird der zweite bipolare Transistor Tr2 eingeschaltet, so daß alle drei MOSFETs M1, M2 und M3 ausgeschaltet werden.

Der Betriebsbereich des vierten Ausführungsbeispiels ist durch eine ausgezogene Linie in Fig. 26B dargestellt. Wenn beim vierten Ausführungsbeispiel, wie in Fig. 26B gezeigt ist,

I_D ≧ N×VF/R₃

erhält man die Schutzfunktion unabhängig von VDS.

Die Charakteristik des vierten Ausführungsbeispiels ist durch eine strichlierte Linie in Fig. 25C dargestellt. Das vierte Ausführungsbeispiel gewährleistet einen Schutz gegenüber einer Überstromlinie a und zusätzlich einen Schutz gegenüber einer Überbelastungslinie b.

Ein fünftes Ausführungsbeispiel der Erfindung ist in den Fig. 27A und 27B dargestellt. Die Einrichtung des fünften Ausführungsbeisspiels kombiniert einen Überstromschutz mit einem Überbelastungsschutz wie beim vierten Ausführungs beispiel.

Das Schaltbild der Fig. 27A unterscheidet sich gegenüber dem Schaltbild der Fig. 24A des dritten Ausführungsbeispiels lediglich in einem zusätzlichen MOSFET M4. Der MOSFET M4 ist zwischen die Drain-Elektrode des Haupt-MOSFET M1 und den ersten Widerstand R1 geschaltet. Die Gate-Elektrode und die Drain-Elektrode des M4 sind miteinander verbunden.

In der Einrichtung der Fig. 27A fließt der Strom I2 nicht, bis die Spannung, welche zwischen die Drain-Elektrode und die Source-Elektrode des MOSFET M4 angelegt ist, gleich oder größer als die Schwellenwertspannung Vth4 von M4 wird. Der Strom I2 ist gegeben durch

I₂ = (V_DS - V_th4)/R₁

Daher wird der Betriebsbereich, welcher durch eine ausgezo gene Linie in Fig. 27B dargestellt ist, erreicht. Das fünfte Ausführungsbeispiel kann daher eine Schutzfunktion vorsehen, wie sie durch die strichlierte Linie in der Fig. 25C, wie beim vierten Ausführungsbeispiel der Fig. 26A, dargestellt ist.

Ein sechstes Ausführungsbeispiel der Erfindung ist in den Fig. 28A und 28B dargestellt. Die Einrichtung des sechsten Ausführungsbeispiels kombiniert ebenfalls den Überstrom schutz und den Schutz gegen Überbelastung.

Die Schaltung der Fig. 28A ist die gleiche wie die Schaltung der Fig. 27A, mit der Ausnahme, daß eine Zenerdiode ZD1 an stelle des MOSFET M4 verwendet wird. Eine Kathode der Zener diode ZD1 ist mit der Drain-Elektrode des Haupt-MOSFET M1 verbunden. Eine Anode von ZD1 ist mit einem Ende von R1 ver bunden.

Der Betrieb des sechsten Ausführungsbeispiels ist ähnlich dem des fünften Ausführungsbeispiels, welches in den Fig. 27A und 27B dargestellt ist. Die Betriebscharakteristik des sechsten Ausführungsbeispiels ist durch eine ausgezogene Linie in der Fig. 28B dargestellt. In der Fig. 28B ist der Schnittpunkt der ausgezogenen Linie mit der horizontalen VDS-Achse bei einem größeren Wert als der der strichlierten Linie, der bei einer Zenerspannung VZ1 für die Zenerdiode ZD1 liegt.

Das sechste Ausführungsbeispiel kann die Schutzfunktion, wel che durch die strichlierte Linie in Fig. 25C gezeiget ist, erfüllen.

Ein siebentes Ausführungsbeispiel der Erfindung ist in den Fig. 29A und 29B dargestellt. Bei diesem Ausführungsbeispiel sind ein Widerstand R4 und eine Zenerdiode ZD2 zusätzlich zu der Schaltung der Fig. 24A vorgesehen.

Wie die Fig. 29A zeigt, ist der Widerstand R1 zwischen den Drain-Anschluß D und einen ersten Abzweigpunkt geschaltet. Die Zenerdiode ZD2 ist zwischen den ersten Abzweigpunkt und den Source-Anschluß S geschaltet. Der Widerstand R4 ist zwi schen den ersten Abzweigpunkt und einen zweiten Abzweig punkt, der zwischen der Source-Elektrode von M2 und dem Widerstand R2 liegt, geschaltet.

In der Fig. 29B ist VZ2 eine Zenerspannung von ZD2. Bei der Einrichtung des siebenten Ausführungsbeispiels ist der Strom I2 mit I2 = VZ2/R4 in einem Bereich, in welchem

ist, festgelegt. Daher wird ein Betriebsbereich erreicht, wie er durch eine ausgezogene Linie in Fig. 29B dargestellt ist.

Die Beziehung zwischen der Charakteristik des siebenten Aus führungsbeispiels und ASO ist in Fig. 25D dargestellt. Die Schutzanordnung des siebenten Ausführungsbeispiels wirkt als Schutz gegen Überbelastung, wie der Schutz, welcher in Fig. 25B dargestellt ist. Beim dritten Ausführungsbeispiel ist es jedoch möglich, die Schutzfunktion genauer einzustellen in Übereinstimmung mit der maximal zulässigen Leistungs verbrauchskurve b.

Ein achtes Ausführungsbeispiel der Erfindung ist in den Fig. 30A und 30B dargestellt. Die Einrichtung des achten Ausführungsbeispiels kombiniert die Eigenschaft des sechsten Ausführungsbeispiels, welches in der Fig. 28A dar gestellt ist, und die Eigenschaft des siebenten Ausführungs beispiels, welches in der Fig. 29A dargestellt ist. In der Fig. 30B zeigt eine ausgezogene Linie den Betriebsbereich, welcher durch das achte Ausführungsbeispiel erreicht wird. Die Beziehung der Charakteristik dieses Ausführungsbeispiels im Hinblick auf ASO ist in Fig. 25E dargestellt. Das Ausführungsbeispiel kann einen Überstromschutz und Über belastungsschutz vorsehen, welche genau an die ASO-Grenzen angepaßt sind.

Ein neuntes Ausführungsbeispiel der Erfindung ist in den Fig. 31A und 31B dargestellt. Die Einrichtung dieses Aus führungsbeispiels besitzt einen Überspannungsschutz zusätz lich zum Überstromschutz und Überbelastungsschutz.

Im Schaltbild der Fig. 31A ist eine dritte Zenerdiode ZD3 zusätzlich zu dem Schaltbild der Fig. 30A vorhanden. Die dritte Zenerdiode ZD3 ist zwischen die Source- und Drain-Elek troden des Haupt-MOSFET M1 geschaltet.

Bei diesem Ausführungsbeispiel ist eine Zenerspannung VZ3 der dritten Zenerdiode ZD3 auf einen Wert festgesetzt ist, der gleich oder niedriger ist als die Durchbruchspannung BVDS des Haupt-MOSFET M1. Der Haupt-MOSFET M1 ist daher gegen Beschädigung aufgrund eines Durchbruchs geschützt, selbst wenn eine Spannung, welche über der Durchbruch spannung BVDS liegt, zwischen der Drain-Elektrode und der Source-Elektrode von M1 angelegt ist.

Die Betriebscharakteristik des neunten Ausführungs beispiels ist durch eine ausgezogene Linie in Fig. 31B dar gestellt, und die Beziehung der Betriebscharakteristik zu ASO ist in Fig. 25F gezeigt.

Das neunte Ausführungsbeispiel kann eine Schutzfunktion ausüben, die wirksam ist gegen alle drei Faktoren von ASO, d. h. gegenüber Überstrom, Überlastung und Überspannung.

Da die dritte Zenerdiode ZD3 direkt an die Drain-Source-Span nung VDS des Haupt-MOSFET M1 angeschlossen ist, muß die dritte Zenerdiode ZD3 eine äußerst große Kapazität im Vergleich zu den Zenerdioden ZD1 und ZD2 aufweisen. Ein Verfahren, welches in der japanischen Provisional Patent veröffentlichung Nr. 59-98557 beschrieben ist, ist hilfreich zur Bildung der dritten Zenerdiode ZD3 mit derart großer Kapazität zwischen der Source-Elektrode und der Drain-Elek trode des MOSFET M1.

Ein Hauptteil der jeweiligen Einrichtung eines jeden der dritten bis neunten Ausführungsbeispiele ist in den Fig. 32A und 32B dargestellt. Die Haupt- und Stromspiegel-MOSFETs M1 und M2, der bipolare Transistor Tr1 und die Widerstände R1 und R2 sind in und am selben Halbleiter substrat gebildet. Die MOSFETs M1 und M2 sind in der glei chen Weise aufgebaut, wie es in den Fig. 5A und 5B dar gestellt ist. Jeder der Widerstände R1 und R2 ist ein Polysilikonfilmwiderstand, welcher auf dem Substrat in der gleichen Weise wie in den Fig. 2B bzw. 15 gebildet ist, und von diesem Substrat isoliert ist. Es ist möglich, die Widerstände R3 und R4 in der gleichen Weise zu bilden. Der bipolare Transistor Tr1 dieses Ausführungsbeispiels wird in der gleichen Weise aufgebaut, wie es in den Fig. 16 bzw. 21 dargestellt ist. Es ist möglich, auch den bipolaren Tran sistor Tr2 in der gleichen Weise zu bilden.

Bei jedem der Ausführungsbeispiele in den Fig. 24A bis 31B wird ein Schutz gegen Überhitzung mit einer äußerst einfachen Schutzanordnung, ohne weitere Mittel für eine Temperaturerfassung, erreicht. Außerdem kann diese Schutz anordnung einfach hergestellt werden und ist geeignet zur Integration mit einem Haupt-Leistungs-MOSFET in einem IC-Chip, dessen Abmessungen reduziert sind.

Ein zehntes Ausführungsbeispiel der Erfindung ist in der Fig. 33 dargestellt. Bei diesem Ausführungsbeispiel wird für den bipolaren Transistor ein Aufbau verwendet, wie er in Fig. 21 dargestellt ist und für einen thermischen Schutz zur Anwendung kommt.

Die Fig. 39 zeigt eine herkömmliche Ausführungsform für eine thermische Schutzschaltung, wie sie in Denso Gÿutsu Kai Kaiho, Band 30, Nr. 4, Seiten 17 bis 23 beschrieben ist.

Eine Leistungs-MOSFET-Einrichtung 200 ist innerhalb der strichlierten Linie in Fig. 39 in Form eines Einzelchips dargestellt. Bei diesem Ausführungsbeispiel wird ein p-Kanal-Leistungs-MOS 201 verwendet. Ein Schalter 202 ist mit der Einrichtung 200 zum Ein- und Ausschalten des Lei stungs-MOS 201 verbunden. Zusätzlich zum Leistungs-MOS 201 enthält die Einrichtung 200 erste und zweite Steuer-MOSFETs 203 und 204, eine Temperatursensordiodenkette 205, bestehend aus mehreren Dioden, die in Reihe geschaltet sind, eine Zenerdiode 206, Widerstände R1 und R2 und andere Komponenten.

Wenn der Schalter 202 eingeschaltet ist, wird ein Niedrig pegelsignal an die Gate-Elektrode des Leistungs-MOS 201 an gelegt, und der Leistungs-MOS 201 wird eingeschaltet. In diesem Fall wird der erste Steuer-MOSFET 203 gleichzeitig mit dem Leistungs-MOS 201 eingeschaltet, da die Gate-Elek troden beider Transistoren miteinander verbunden sind. Wenn man den Durchlaßwiderstand des ersten Steuer-MOSFET 203 ver nachlässigt, kann man annehmen, daß ein Strom durch die Diodenkette 205 fließt, welcher durch den Widerstand R1 be stimmt ist. Bei einem derart bestimmten Stromwert besitzt jede Diode der Diodenkette 205 eine Vorwärtsspannung VF1 und eine Spannung zwischen beiden Enden der Diodenkette 205 von nVF1, wobei n die Anzahl der Dioden in der Diodenkette 205 ist. Demnach ist eine Gate-Source-Spannung des zweiten Steuer-MOSFET 204 als VZ-nVF1 vorgegeben, wobei VZ eine Zenerspannung der Zenerdiode 206 ist.

Bei normaler Temperatur ist die Spannung VF1 so hoch, daß die Gate-Source-Spannung des MOSFET 204 geringer ist als eine Schwellenwertspannung Vth des MOSFET 204. Das bedeutet Vth < (VZ-nVF1). Daher bleibt der zweite Steuer-MOSFET 204 ausgeschaltet.

In der Temperatursensordiodenkette 205 verringert sich die Vorwärtsspannung VF1 mit ansteigender Temperatur. Wenn daher die Temperatur des Chips anormal anwächst aufgrund einer Überhöhung der Spannung oder des Stroms, welche das Leistungs-MOS 201 behandelt, oder aus anderen Gründen, er höht sich die Gate-Source-Spannung VZ-nVF1 des zweiten Steuer-MOSFET 204 und übersteigt schließlich die Schwellen wertspannung Vth. Wenn beispielsweise die Gate-Source-Span nung VZ-nVF1 höher als Vth beim Erreichen einer Temperatur von 150° wird, ergibt sich hieraus das Einschalten des zweiten Steuer-MOSFET 204. Dieses bewirkt das Ausschalten des MOS 200 durch Anlegen eines Hochpegelsignals an die Gate-Elektrode des Leistungs-MOS 201. Auf diese Weise schützt die Schutzeinrichtung dieser Ausführungsform die Einrichtung gegen Überhitzung.

Der erste Steuer-MOSFET 203 wird gleichzeitig mit dem Lei stungs-MOS 201 ausgeschaltet. Der durch die Diodenkette 205 fließende Strom verringert sich, da er durch den Widerstand R1 + R2 begrenzt wird. Mit dieser Stromabnahme verringert sich die Vorwärtsspannung der Diodenkette 205 auf einen verringerten Spannungswert VF2, und die Gate-Source-Spannung des zweiten Steuer-MOSFET 204 erhöht sich von (VZ-nVF1) auf (VZ-nVF2). Der eingeschaltete Zustand des zweiten MOSFET 204 wird daher stabiler.

Wenn nach einer Weile die Chiptemperatur abnimmt, erhöht sich infolgedessen die Vorwärtsspannung VF2 der Diodenkette. Wenn die Chiptemperatur auf einen ausreichend geringen Wert absinkt (auf beispielsweise 110°C), bei welcher die Gate-Source-Spannung (VZ-nVF2) niedriger wird als Vth, wird der zweite Steuer-MOSFET 204 ausgeschaltet, so daß der Leistungs-MOS 201 wieder eingeschaltet wird.

Der erste Steuer-MOSFET 203 wird zur Erzielung der Hysterese-Cha rakteristik verwendet. Der erste Steuer-MOSFET 203 fügt die Wirkung der Temperaturhysterese durch Änderung des Stromwerts durch die Diodenkette 205 hinzu.

Diese herkömmliche Einrichtung verwendet MOSFETs als Tran sistoren zur Steuerung des Leistungs-MOS 201 in Abhängigkeit von der Temperatur. Die Schwellenwertspannung Vth eines MOSFET ist jedoch schwierig zu steuern, und die Streuung der Werte von Vth bei der Herstellung kann bis + 0,5 Volt betragen. Daher ist es schwierig, eine genaue Steuerung der Betätigungstemperatur für die thermische Schutzschaltung einzustellen.

Eine andere herkömmliche Ausführungsform ist in Electronics, 28. Juni, 1984, Seiten 134 bis 136 beschrieben. Diese Aus führungsform verwendet einen Komparator zur Verbesserung der Temperaturerfassung. Jedoch ist der Aufbau dieser her kömmlichen Einrichtung so kompliziert und so groß dimen sioniert, daß die Herstellung nicht einfach ist. Auch die Herstellungskosten und die Chipgröße sind hoch.

Das zehnte Ausführungsbeispiel löst diese Schwierig keiten unter Verwendung eines bipolaren Transistors mit der in Fig. 21 gezeigten Struktur.

Die Fig. 33 zeigt ein Ersatzschaltbild für eine Einrichtung 201 des zehnten Ausführungsbeispiels. In dieser Ein richtung wird ein bipolarer Transistor 208 anstelle des zweiten Steuer-MOSFET 204 der Fig. 39 verwendet. Die Diode 207, welche in Fig. 39 gezeigt ist, ist weggelassen, und ein Strombegrenzungswiderstand R3 ist mit der Basis des bipolaren Transistors 208 verbunden, damit die Schwellen wertspannung des bipolaren Transistors niedrig ist. Hinsicht lich der anderen Komponenten ist die Einrichtung 201 im wesentlichen die gleiche wie die herkömmliche Einrichtung in der Fig. 39.

Die Einrichtung 201 arbeitet in der gleichen Weise wie die herkömmliche Einrichtung 200 mit der Ausnahme, daß die Funk tion des zweiten Steuer-MOSFET 204 durch den bipolaren Tran sistor 208 übernommen wird.

In Abweichung von der herkömmlichen Einrichtung 200 wird bei der Einrichtung 201 des zehnten Ausführungsbeispiels die Genauigkeit des Temperaturwertes verbessert, da in einfacher Weise eine genaue Steuerung der Schwellenwertspannung des bipolaren Transistors im Vergleich zu MOSFETs erreicht wird. Die Streuung der Schwellenwertspannung bei einem bipolaren Transistor kann äußerst niedrig bei einigen mV gehalten werden.

Der bipolare Transistor 208 besitzt den in Fig. 21 gezeigten Aufbau, so daß die Schwierigkeit eines parasitären Transi stors beseitigt ist. Wahlweise können beide Strukturen, die in den Fig. 18 und 19A gezeigt sind, als bipolarer Tran sistor für den Transistor 208 anstelle der Struktur der Fig. 21 verwendet werden.

Die Fig. 34 zeigt eine Abänderung des zehnten Ausfüh rungsbeispiels. Bei dieser veränderten Ausführungsform wird ein n-Kanal-MOS als Leistungs-MOS 201 anstelle eines p-Kanal-MOS verwendet.

Da die Polarität des Leistungs-MOS entgegengesetzt zu der der Einrichtung 201 in der Fig. 33 ist, verwendet eine Ein richtung 202 der Fig. 34 einen bipolaren Transistor 209 mit entgegengesetzter Polarität anstelle des bipolaren Transi stors 208 und einen MOSFET 210 mit entgegengesetzter Polari tät anstelle des MOSFET 203. Die Schaltungsanordnung ist mit der Oberseite nach unten angeordnet. Jedoch wird die Ein richtung 202 in analoger Weise betrieben und besitzt die gleichen Vorteile. Da ein n-Kanal-MOS für den Leistungs-MOS 201 verwendet wird, ist es möglich, die Chipgröße im Ver gleich zu der mit der p-Kanal-MOS-Einrichtung 201 der Fig. 33 zu verringern.

Claims

1. Integrierte Schaltung mit einem Leistungs-MOSFET und einer Überlastschutzschaltung für den Leistungs-MOSFET (M1), die eine Stromerfassungseinrichtung mit einem Stromerfassungswiderstand (RS, R2), einen weiteren MOSFET (M2), dessen Drain-Elektrode mit der Drain-Elektrode des Leistungs-MOSFET (M1), dessen Gate-Elektrode mit der Gate-Elektrode des Leistungs-MOSFET (M1) und dessen Source-Elektrode über den Stromerfassungs-Widerstand (RS, R2) mit der Source-Elektrode des Leistungs-MOSFET (M1) verbunden sind, und eine Strombegrenzungseinrichtung mit einem Schutztransistor umfaßt, dadurch gekennzeichnet, daß die Strombegrenzungseinrichtung einen Bipolartransistor (T4, Tr1, Tr2) aufweist, der eine mit der Gate-Elektrode des Leistungs-MOSFET (M1) verbundene Kollektor-Elektrode, eine mit der Source-Elektrode des Leistungs-MOSFET (M1) verbundene Emitter-Elektrode und eine mit dem Verbindungspunkt zwischen dem Stromerfassungs-Widerstand (RS, R2) und der Source-Elektrode des weiteren MOSFET (M2) verbundene Basis-Elektrode hat, wobei der Bipolar-Transistor ein Polysilizium-Transistor mit einem Halbleiterfilm (131, 132, 133, 134 bis 137, 139, 140) ist, der über und isoliert von dem Halbleitersubstrat (1, 2) ausgebildet ist, in dem der Leistungs-MOSFET gebildet ist.

2. Integrierte Schaltung mit einem Leistungs-MOSFET mit einer Überlastschutzeinrichtung für den Leistungs-MOSFET (M1), die eine Stromerfassungseinrichtung mit einem Stromerfassungswiderstand (RS, R2), einen weiteren MOSFET (M2), dessen Drain-Elektrode mit der Drain-Elektrode des Leistungs-MOSFET (M1), dessen Gate-Elektrode mit der Gate-Elektrode des Leistungs-MOSFET (M1) und dessen Source-Elektrode über den Stromerfassungs-Widerstand (RS, R2) mit der Source-Elektrode des Leistungs-MOSFET (M1) verbunden sind, und eine Strombegrenzungseinrichtung mit einem Schutztransistor umfaßt, dadurch gekennzeichnet, daß die Strombegrenzungseinrichtung einen Bipolartransistor (T4, Tr1, Tr2) aufweist, der eine mit der Gate-Elektrode des Leistungs-MOSFET (M1) verbundene Kollektor-Elektrode, eine mit der Source-Elektrode des Leistungs-MOSFET (M1) verbundene Emitter-Elektrode und eine mit dem Verbindungspunkt zwischen dem Stromerfassungs-Widerstand (RS, R2) und der Source-Elektrode des weiteren MOSFET (M2) verbundene Basis-Elektrode hat, wobei der als bipolarer Transistor ausgebildete Schutztransistor (T4, Tr1, Tr2) ein bipolarer Lateraltransistor ist, der im Halbleitersubstrat gebildet ist, daß das Halbleitersubstrat eine obere Substratschicht (2) mit einem ersten Leitfähigkeitstyp aufweist, daß der bipolare Transistor einen ersten Basisbereich (120) eines zweiten Leitfähigkeitstyps aufweist, der sich in die obere Substratschicht, ausgehend von einer oberen Oberfläche des Halbleitersubstrats, erstreckt, daß ein zweiter Basisbereich (121) vom zweiten Leitfähigkeitstyp sich in den ersten Basisbereich (120) von der oberen Oberfläche des Halbleitersubstrats erstreckt und eine Verunreinigungskonzentration aufweist, die höher ist als die des ersten Basisbereichs (120), daß ein Emitterbereich (122) vom ersten Leitfähigkeitstyp sich in den zweiten Basisbereich (121) von der oberen Oberfläche des Halbleitersubstrats aus erstreckt, und daß ein Kollektorbereich (123, 124) des ersten Leitfähigkeitstyps sich in den ersten Basisbereich (120) von der oberen Oberfläche des Halbleitersubstrats erstreckt und den zweiten Basisbereich berührt.

3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kollektor-Elektrode des Bipolartransistors über einen zusätzlichen Widerstand (R_i) mit der Gate-Elektrode des weiteren MOSFET (M2) verbunden ist.

4. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Polysiliziumtransistor aus drei übereinander angeordneten Schichten besteht, wobei die unterste Schicht (131) den Kollektorbereich, die mittlere Schicht (132) den Basisbereich und die oberste Schicht (133) den Emitterbereich bildet.

5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die mittlere und oberste Schicht jeweils stark dotiert ausgeführt ist.

6. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Stromerfassungs-Widerstand (RS) ein Halbleiterwiderstand ist, der im ersten Basisbereich unter dem Kollektorbereich gebildet ist.

7. Integrierte Schaltung nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß der Leistungs- und der weitere MOSFET (M1, M2) auf einem Halbleitersubstrat (2) gebildet sind, welches mit mehreren Zellen versehen ist, von denen jede ein vertikales MOSFET-Element bildet, wobei eine größere Anzahl der Zellen zur Bildung des Leistungs-MOSFET (M1) angeordnet sind und eine geringere Anzahl der Zellen zur Bildung des weiteren MOSFET (M2) angeordnet sind.

8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Source-Elektrode des Leistungs-MOSFET (M1) mit einem geerdeten Source-Anschluß (S) der Schaltung (105, 106) verbunden ist, und daß eine Last (RL) an einen Drain-Anschluß (D) der Schaltung (105, 106) angeschlossen ist, welcher mit den Drain-Elektroden des Leistungs- und des weiteren MOSFET (M1, M2) verbunden ist.