DE3900187A1

DE3900187A1 - Ein-chip-mikrocomputer

Info

Publication number: DE3900187A1
Application number: DE3900187A
Authority: DE
Inventors: Masafumi Yamaguchi; Kazuo Hyashi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-03-11
Filing date: 1989-01-05
Publication date: 1989-09-28
Also published as: KR890015123A; JPH01232447A; US5051897A; KR930000096B1

Description

Die Erfindung betrifft einen Ein-Chip-Mikrocomputer mit einem Masken-Lesespeicher (ROM), in den Befehle oder Programme bei dem Herstellungsvorgang eingegeben werden. Die Erfindung betrifft insbesondere ein Ein-Chip-Mikro computer, der eine Funktion zur Vermeidung von Fehlern in derartigen Programmen aufweist.

Fig. 4 zeigt das Blockschaltbild des inneren Aufbaus ei nes Ein-Chip-Mikrocomputers nach dem Stand der Technik. In der Figur gibt das Bezugszeichen 1 ein Masken-ROM an, in dem erforderliche Befehle oder andere Programme zur Datenverarbeitung gespeichert sind. Das Bezugszeichen 2 gibt eine Zentralrecheneinheit (CPU) an mit einem pro grammierbaren Zähler (PC 3) zum Speichern von Adreßdaten zum Zugriff auf das Masken-ROM 1 und zur Durchführung von Betrieb und Steuerung. Das Bezugszeichen 4 gibt ei nen Adressenbus an, über den die Adreßsignale fließen, das Bezugszeichen 5 einen Datenbus, über den die Daten signale fließen.

Der Mikrocomputer nach dem Stand der Technik arbeitet wie folgt: Die Befehle oder Programme in dem Masken-ROM 1 werden bei der Herstellung des integrierten Schalt kreises bestimmt. Der PC 3 in der CPU 2 greift auf eine gegebene Adresse des Masken-ROMs zu. Die CPU 2 nimmt ei nen entsprechenden Befehl in dem Masken-ROM 1 auf und führt eine Berechnung oder aber eine Steuerung entspre chend diesem Befehl durch. Anschließend greift der PC 3 auf eine andere Adresse des Masken-ROMs 1 zu, in dem der nächste Befehl gespeichert ist und führt wieder entspre chende Operationen aus.

Der Vorgang der Herstellung des Masken-ROMs besteht, beispielsweise, aus einem Feldbildungsschritt, einem Gatterbildungsschritt, einem Verarmungsschritt, einem Source/Drain-Bildungsschritt, einem Kontaktbildungs schritt und einem Aluminiumschritt. Programme oder ande re Daten werden in dem Verarmungsschritt eingegeben.

Bei dem Ein-Chip-Mikrocomputer nach dem Stand der Tech nik, bei dem das Masken-ROM in dem oben angegebenen Ver fahren hergestellt wird, ist es erforderlich, Befehle oder Programme in dem Masken-ROM zu erneuern durch Her stellung eines neuen Mikrocomputers, wenn es sich nach der Herstellung zeigt, daß Befehle in einigen der Adres sen des Masken-ROMs bei der Verwendung ungeeignet sind, d. h. wenn es erforderlich wird, das Programm zu korri gieren.

Es ist Aufgabe der Erfindung, diese Probleme zu lösen. Dabei soll ein Ein-Chip-Mikrocomputer geschaffen werden, der eine Änderung der Instruktionen oder Programme er möglicht, ohne daß eine Neuherstellung erforderlich ist, wenn es erforderlich wird, Befehle oder Programme in dem Masken-ROM nach dessen Herstellung zu korrigieren.

Erfindungsgemäß wird diese Aufgabe gelöst durch einen zweiten Speicher, der zur elektrischen Regeneration von Daten eingerichtet ist, ein Register zum Setzen von Adreßdaten des zweiten Speichers anstatt von Adreßdaten des ersten Speichers entsprechend in dem ersten Speicher regenerierter Daten und eine Koinzidenzschaltung zur Schaffung einer Unterbrechung für die Zentralrechenein heit bei Erkennen der Koinzidenz der Inhalte des Regi sters und des programmierbaren Zählers, wobei die Zen tralrecheneinheit Zugriff auf eine Adresse des zweiten Speichers als Bestimmung der Unterbrechung bei deren Auftreten nimmt.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung, in der ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung erläutert wird. Dabei zeigt

Fig. 1 ein Blockdiagramm des wesentlichen Aufbaus eines Ausführungsbeispiels eines Ein-Chip-Mikrocomputers nach der Erfindung;

Fig. 2 ein Blockdiagramm zur Erläuterung einer Ausbildung der in Fig. 1 ge zeigten Koinzidenzschaltung;

Fig. 3a und 3b Flußdiagramme zur Erläuterung der Betriebsweise des Ausführungs beispiels; und

Fig. 4 ein Blockdiagramm, das den wesentli chen Aufbau eines vorbekannten Ein- Chip-Mikrocomputers wiedergibt.

Fig. 1 zeigt den internen Aufbau eines Ausführungsbei spiels eines Ein-Chip-Mikrocomputers nach der Erfindung. In der Figur gibt das Bezugszeichen 1 ein Masken-ROM (oder ersten Speicher) an, inden zur Datenverarbeitung erforderliche Behle oder Programme, insbesondere Daten unter Einfluß eines Initialisierungsprogramms (Regenera tionsdaten) zum Lesen einer Adresse in einem PROM und Setzen der Ausleseadresse in einem Register, in einem Herstellungsprozeß eines integrierten Schaltkreises ein gegeben sind. Das Bezugszeichen 2 gibt einen CPU mit ei nem PC (programmierbaren Zähler) 3 zum Speichern von auf das Masken-ROM 1 zugreifenden Adreßdaten und zum Bewir ken der Operationen und der Steuerung auf. Das Bezugs zeichen 4 gibt einen Adreßbus an, über den die Adreßsi gnale fließen. Das Bezugszeichen 5 gibt einen Datenbus, über den die Datensignale fließen, das Bezugszeichen 6 einen programmierbaren ROM (PROM) (oder zweiten Spei cher) an, der zum elektrischen Regenerieren von gespei cherten Daten nach Herstellung des Mikrocomputers in der Lage ist. Das Bezugszeichen 7 gibt ein Register zum Be stimmen von Adreßdaten für das PROM 6 anstelle von Adreßdaten des Masken-ROMs 1 entsprechend der regene rierten Daten in dem Masken-ROM1 an. Das Bezugszeichen 8 gibt die Koinzidenzschaltung zum Schaffen einer Unter brechung des CPU 2, wenn es eine Koinzidenz der Inhalte des Registers 7 und des PC 3 entdeckt, an. Das Bezugs zeichen 9 ist eine Signalleitung zur Übertragung der In halte des Registers 7 auf die Koinzidenzschaltung 8, 10 eine Unterbrechungssignalleitung zum Übertragen von Da ten in Abhängigkeit davon, ob eine Unterbrechung von der Koinzidenzschaltung 8 zu dem CPU 2 erfolgt. Das Bezugs zeichen 11 gibt ein RAM an zum Speichern von Daten an, die für die Datenverarbeitung erforderlich sind. Das Be zugszeichen 11 ist ein Eingangs/Ausgangs-Anschluß, über den Daten eingegeben und ausgegeben werden.

Fig. 2 ist ein Blockdiagramm zur Erläuterung der Ausbil dung der Koinzidenzschaltung, die in Fig. 1 gezeigt ist. Fig. 2 verdeutlicht, daß die Koinzidenzschaltung eine Vielzahl von exklusiv NOR-Gattern (EX NOR) 8 a zum Ex klusiv-NORing der Ausgänge des Registers 7 und der PC 3 und ein AND-Gatter 8 b zum ANDing der Ausgänge der EX NOR-Gatter 8 a.

Die Betriebsweise dieses Ausführungsbeispiels wird jetzt unter Bezugnahme auf die Flußdiagramme der Fig. 3a und 3b erläutert. Der PC (programmierbare Zähler) 3 in der CPU 2 greift auf eine Adresse des Masken-ROMs 1 über den Adreßbus 4 zu (Schritt S 1). Die CPU 2 übernimmt die Da ten unter der entsprepchenden Adresse des Masken-ROMs 1 über den Datenbus 5 (Schritt S 2) und führt einen Prozeß in Übereinstimmung mit den aufgenommenen Daten durch (Schritt S 3). Infolgedessen greift der PC 3 auf eine an dere Adresse des Masken-ROMs 1 zu, in dem der nächste Befehl gespeichert wird. Die obige Abfolge von Opera tionen (Schritte S 1 bis S 4) werden wiederholt, bis die vorgegebenen Prozesse abgeschlossen sind.

In diesem Ausführungsbeispiel wird für einen führenden Abschnitt jedes Programms in dem Masken-ROM 1 der Inhalt einer vorgegebenen Adresse des PROMs 6 in dem Register 7 über den Datenbus 5 gesetzt. Adreßdaten, die während der Programmausführung nicht benutzt werden, werden dagegen im voraus in vorgegebene Adressen des PROMs 6 gesetzt, damit in dem CPU 2 bei der Initiierung keine Unterbre chung erfolgt. Wenn in dem Programm das in das Masken- ROM 1 eingegeben worden ist, ein unerwünschter Inhalt gefunden wird, wird die führende Adresse des Programms in das PROM 6 eingeschrieben (Schritt S 5), die in dem dem Register 7 über den Datenbus 5 (Schritt S 6) zu set zen ist. Wenn der PC 3 auf eine unerwünschte Adresse in dem Masken-ROM 1 während der Programmausführung Zugriff nehmen will, erkennt die Koinzidenzschaltung 8 eine Ko inzidenz des Inhalts des Registers 7 und des PC 3 (Schritt S 7) und schafft eine Unterbrechung für den CPU 2 über die Unterbrechungssignalleitung 10 (Schritt S 8). Der PC 3 nimmt das Unterbrechungssignal auf und greift auf eine bestimmte Adresse des PROMs 6 zu, die durch das Unterbrechungssignal gesetzt ist (Schritt S 9). Ein kor rigierter Befehl wird so in eine bestimmte Adresse des PROM 6 als Bestimmung der Unterbrechung über den Ein gangs/Ausgangs-Anschluß 12 geschrieben (Schritt S 10), so daß der Mikrocomputer das korrigierte Programm ausführt.

In dem obigen Ausführungsbeispiel besteht die Koinzi denzschaltung 8 aus den EX NOR-Gattern 8 a und dem AND- Gattern 8 b. Es ist jedoch möglich, eine Koinzidenzschal tung zu konstruieren, die aus EX NOR-Gattern und einem NOR-Gatter besteht.

Im vorangehenden wurde beschrieben, daß nach der Erfin dung ein Register zum Bestimmen von Adreßdaten eines zweiten Speichers anstatt Adreßdaten von einem ersten Speicher zum Regenerieren von Daten in dem ersten Spei cher und eine Koinzidenzschaltung zur Schaffung einer Unterbrechung für einen CPU bei Erkennung einer Koinzi denz der Inhalte des Registers und eines programmierba ren Zählers (PC) vorgesehen sind. Es ist so möglich, den Zugriff einer gegebenen Adresse des zweiten Speichers zu ermöglichen statt des Zugriffs auf eine Adresse des er ten Speichers, in dem ein unerwünschter Befehl gespei chert ist. Wenn es erforderlich wird, ein Programm oder dgl. in dem ersten Speicher (d. h. dem Masken-ROM) zu korrigieren, nachdem der Mikrocomputer hergestellt ist, kann eine Änderung der Befehle oder Programme bewirkt werden, ohne daß der Mikrocomputer erneut hergestellt werden muß. Es ist auf diese Weise möglich, den Schal tungsaufbau zu vereinfachen und die Größe und den Preis von Mikrocomputern zu reduzieren.

Die in der vorstehenden Beschreibung, in der Zeichnung sowie in den Ansprüchen offenbarten Merkmale der Erfin dung können sowohl einzeln als auch in beliebigen Kombi nationen für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.

Bezugszeichenliste

1 Masken-ROM
2 CPU
3 PC
4 Adreßbus
5 Datenbus
6 PROM
7 Register
8 Koinzidenzschaltung
9 Signalleitung
10 Unterbrechungssignalleitung
11 RAM
12 I/A Anschluß

Claims

1. Ein-Chip-Mikrocomputer, mit:

- einem ersten Speicher (1), in den für die Datenver arbeitung erforderliche Daten während der Herstellung eingegeben werden;
- eine Zentralrecheneinheit (2) mit einem program mierbaren Zähler (3) zum Speichern von Adreßdaten zum Zugriff auf den ersten Speicher und zur Durchführung von Betrieb und Steuerung,

gekennzeichnet durch

- einen zweiten Speicher (6), der zur elektrischen Regeneration von Daten eingerichtet ist;
- ein Register (7) zum Setzen von Adreßdaten des zweiten Speichers (6) anstatt von Adreßdaten des ersten Speichers (1) entsprechend in dem ersten Speicher (1) regenerierter Daten; und
- eine Koinzidenzschaltung zur Schaffung einer Unter brechung für die Zentralrecheneinheit (2) bei Erkennen der Koinzidenz der Inhalte des Registers (7) und des programmierbaren Zählers (3);
- wobei die Zentralrecheneinheit (2) Zugriff auf eine Adresse des zweiten Speichers als Bestimmung der Unter brechung bei deren Auftreten nimmt.

2. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch ge kennzeichnet, daß die Koinzidenzschaltung (8) EXKLUSIV- ODER-GATTER zum EXKLUSIV-ORing der Ausgänge des Regi sters (7) und des programmierbaren Zählers (3) oder EXKLUSIV-GATTER zum EXKLUSIV-ORing der Ausgänge des Re gisters (7) und des programmierbaren Zählers (3) auf weist.

3. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch ge kennzeichnet, daß der erste Speicher (1) ein Masken-ROM ist.

4. Ein-Chip-Mikrocomputer nach Anspruch 1, dadurch ge kennzeichnet, daß der zweite Speicher ein PROM ist.