DE3901369A1 - Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und die durch dieses Verfahren gewonnene Vorrichtung. Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung einer doppelt diffundierten Metall- Oxid-Halbleiter-Feldeffekt-Transistorvorrichtung und die durch dieses Verfahren gewonnene Vorrichtung.

Eine solche Halbleitervorrichtung, besonders die doppelt dif­ fundierte Metall-Oxid-Halbleiter-Feldeffekt-Transistorvorrich­ tung (die im folgenden als "DMOSFET" bezeichnet wird) ist be­ sonders für Anwendungen geeignet, bei denen der Transistor ei­ ne lange Lebensdauer, hohe Schaltgeschwindigkeit und geringe Störempfindlichkeit aufweisen soll.

Ein DMOSFET ist insofern vorteilhaft, als aufgrund seiner Struktur die Stromdichte hoch ist und der Durchgangswiderstand im durchgeschalteten Zustand klein ist gegenüber einem MOSFET, der nicht doppelt diffundiert ist. Ein DMOSFET ist aber gene­ rell vom Anreicherungstyp, also selbstsperrend; es besteht aber ein Bedarf für einen Leistungs-MOSFET vom Verarmungstyp, der also selbstleitend bzw. im Normalzustand durchgeschaltet ist und für bestimmte Anwendungen benötigt wird.

Eine Halbleitervorrichtung vom DMOSFET-Typ gehört zur Gruppe der Leistungs-MOSFET′s. Die grundlegende Struktur eines DMOSFET′s ist beispielsweise in der US-PS 34 61 360 beschrie­ ben. Ein schalenförmiges Gebiet des einen Leitungstyps ist zwischen zwei Gebieten entgegengesetzten Leitungstyps gelegen. Dieses schalenförmige Gebiet des einen Leitungstyps liegt ei­ ner Öffnung gegenüber, die in einer Isolierschicht der Ober­ fläche eines Halbleiter-Wafers angebracht ist. Hiervon ausge­ hend kann ein DMOSFET vom Vertikaltyp geschaffen werden, indem eine Drainelektrode oder eine Sourceelektrode auf der Rücksei­ te des Wafers gebildet wird, wie in der US-PS 34 84 865 be­ schrieben ist. Zur Herstellung eines DMOSFET′s vom Vertikaltyp sind bereits verschiedene Verfahren vorgeschlagen worden, durch die die jeweiligen Transistoren vom Anreicherungstyp ge­ bildet werden, beispielsweise in den US-PSen 43 76 285, 46 42 666 und 47 05 759.

In der US-PS 36 67 115 ist ferner ein Verfahren zur Herstel­ lung eines DMOSFET′s vom Verarmungstyp beschrieben (normal leitend), bei welchem ein schalenförmiges Gebiet eines ersten Leitungstyps von zwei Gebieten eines zweiten Leitungstyps um­ schlossen ist; eine Isolierschicht wird auf der Oberfläche ei­ nes Halbleiter-Wafers des zweiten Leitungstyps gebildet; in dieser Isolierschicht wird eine Öffnung angebracht; durch die­ se Öffnung hindurch wird in den Wafer bzw. die Halbleiter­ scheibe eine Verunreinigung bzw. ein Störstoff des ersten Lei­ tungstyps eindiffundiert, und ferner wird ein Störstoff des zweiten Leitungstyps eindiffundiert; ein Oberflächenbereich dieses schalenförmigen Bereiches des ersten Leitungstyps wird als Kanalzone ausgebildet. Anschließend wird eine Oberflächen­ schicht auf dem Halbleiter-Wafer des zweiten Leitungstyps oxi­ diert, damit der Störstoff vom zweiten Leitungstyp auf der Waferoberfläche stapelartig aufgebracht wird; der Störstoff des ersten Leitungstyps wird in der oxidierten Oberflächen­ schicht absorbiert, woraufhin eine Kanalzone vom normal lei­ tenden Typ zwischen den zwei Gebieten des zweiten Leitungstyps gebildet ist. Bei der Herstellung des DMOSFET′s hängt die Ver­ teilung der Störstoffe durch die Oxidation in hohem Maße von der Atmosphäre und der Oxidationszeit zur Herstellung der Oxidschicht ab und ändert sich auch mit der Konzentration und Art von Störstoffen. Das Verfahren ist insofern mit Nachtei­ len behaftet, als die Schwellspannung des DMOSFET′s genau ge­ steuert werden muß. Ein weiterer Mangel des bekannten Verfah­ rens besteht darin, daß die Reproduzierbarkeit gering und die Prozeßfreiheit eingeschränkt ist.

In der US-PS 46 26 293 ist ein Verfahren zur Herstellung eines DMOSFET′s unter Verwendung eines Polysilicium-Gatematerials als Maske beschrieben; bei diesem Verfahren wird eine Oberflä­ che einer Halbleiterscheibe eines ersten Leitungstyps mit ei­ ner Oxidschicht versehen, und Polysilicium wird auf dieser Oxidschicht gebildet. Anschließend wird eine Öffnung in dem Polysilicium und in der Oxidschicht angebracht. Ein Störstoff des zweiten Leitungstyps wird durch die Öffnung hindurch inji­ ziert, um eine erste Diffusion vorzunehmen. Ein Störstoff des ersten Leitungstyps wird gleichfalls durch die Öffnung hin­ durch injiziert, um in der Halbleiterscheibe eine zweite Dif­ fusion auszuführen, so daß eine Kanalzone vom zweiten Lei­ tungstyp unter dem Polysilicium gebildet wird. Wenn ein DMOSFET nach diesem Verfahren hergestellt werden soll, so wird die in­ jizierte Menge an Störstoff des zweiten Leitungstyps vermin­ dert, und die Ladungsträger-Konzentration an der Oberfläche der Zone des zweiten Leitungstyps, welche die Kanalzone bildet, wird vermindert, um die Schwellspannung abzusenken. Da diese Schwellspannung durch die Menge des injizierten Störstoffes vom zweiten Leitungstyp bestimmt wird, kann erreicht werden, daß eine Kompensation hinsichtlich der Reproduzierbarkeit und Prozeßfreiheit eintritt.

Mit der beschriebenen Verfahrensweise wird aber nicht nur die Oberflächen-Ladungsträgerkonzentration in der Zone vom zweiten Leitungstyp, welche die Kanalzone bildet, sondern auch die La­ dungsträgerkonzentration der gesamten Zone des zweiten Lei­ tungstyps vermindert, so daß die Gefahr eines "Durchstoßens" (punch through) zwischen Source- und Drainelektrode auftritt und die Durchbruchsspannungscharakteristik verschlechtert wird.

Aufgabe der Erfindung ist die Schaffung eines Verfahrens zur Herstellung einer DMOSFET-Halbleitervorrichtung vom Verarmungs­ typ, das eine leichte Steuerung und Einstellung der Schwell­ spannung ermöglicht, eine hohe Reproduzierbarkeit und Prozeß­ freiheit gewährt sowie die Erzielung einer hohen Durchbruchs­ spannung ermöglicht.

Diese Aufgabe wird gemäß der Erfindung durch ein Verfahren zur Herstellung einer DMOSFET-Vorrichtung gelöst, bei welchem eine Isolierschicht auf einer Siliciumscheibe gebildet wird, we­ nigstens eine Öffnung in der Oberseite der Isolierschicht an­ gebracht wird, eine erste Diffusion mit einem Störstoff eines Leitungstyps vorgenommen wird, der verschieden vom Leitungstyp der Halbleiterscheibe ist, wobei diese Diffusion durch die Öffnung hindurch erfolgt und die Öffnung mit einer weiteren Isolierschicht abgedeckt wird; eine weitere Öffnung wird in der Isolierschicht in demjenigen Teil derselben angebracht, der neben dem Außenrand der zuerst geformten Öffnung liegt; durch diese weitere Öffnung hindurch wird eine zweite Diffu­ sion mit einem Störstoff vorgenommen, dessen Leitungstyp ver­ schieden von dem der Halbleiterscheibe ist; dann wird eine weitere Diffusion mit einem Störstoff gleichen Leitungstyps wie die Halbleiterscheibe durch die weitere Öffnung hindurch vorgenommen, um in der Halbleiterscheibe Kanalzonen sowie Wan­ nenzonen und Sourcezonen in einem von der Halbleiterscheibe verschiedenen Leitungstyp auszubilden; Gateelektroden werden mittels einer Gate-Oxidschicht gebildet, die auf der Oberseite der Kanalzonen gelegen ist, und auf der Halbleiterscheibe wer­ den die Source- und die Drainelektrode hergestellt. Das Ver­ fahren ist dadurch gekennzeichnet, daß nach der Entfernung der Isolierschicht in einer an die Wannenzonen angrenzenden Zone Masken auf der Oberseite eines Gebietes der Sourceelektroden angeordnet werden, das an die Wannenzonen und Sourcezonen an­ geschlossen ist, und daß eine Ionenimplantation mit einem Störstoff desselben Leitungstyps wie die Halbleiterscheibe nur in einer relativ kleinen Zone ausgeführt wird, welche die Kanalzonen einschließt.

Durch dieses erfindungsgemäße Verfahren wird es ermöglicht, die Ladungsträgerkonzentration in einem Oberflächenbereich des Leitungstyps der Kanalzonen relativ gering zu machen, um die Schwellspannung auf einen niedrigen Wert einzustellen, während die Ladungsträgerkonzentration in den anderen Bereichen hoch ist, um dem Auftreten des oben erwähnten "Durchstoßeffektes" (punch-through) vorzubeugen, so daß die gewonnene Vorrichtung eine hohe Durchbruchsspannung aufweist. Beispielsweise wird bei einem N-Kanal-DMOSFET eine Ansteuerung mit einer niedrigen Schwellspannung ermöglicht, die im Bereich von -1,5 bis -3,5 V liegt, und man gewinnt einen Verarmungstyp-DMOSFET mit hoher Durchbruchsspannung und Stromdichte entsprechend der ange­ strebten Charakteristik eines DMOSFET.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung mehrerer Ausführungsformen und aus der Zeichnung, auf die Bezug genommen wird. In der Zeichnung zeigen:

Fig. 1A bis 1H schematische Teilschnitte, welche die verschie­ denen Herstellungsstufen eines DMOSFET vom Verarmungs­ typ gemäß dem erfindungsgemäßen Verfahren veranschau­ lichen; und

Fig. 2 einen Querschnitt durch einen Hauptbereich des nach den in Fig. 1 gezeigten Verfahrensschritten herge­ stellten DMOSFET vom Verarmungstyp.

Es wird zunächst auf die Fig. 1A bis 1H Bezug genommen. Diese Figuren veranschaulichen ein Verfahren zur Herstellung eines N-Kanal-DMOSFET's vom Verarmungstyp, dessen Charakte­ ristik hinsichtlich der Durchbruchsspannung später erläutert wird, wobei angenommen wird, daß ein Wert von 400 V erreicht wird.

Zunächst wird, wie in Fig. 1A gezeigt, in einer Halbleiter­ scheibe 10 eine Drainzone gebildet. Die Rückseite dieser Halb­ leiterscheibe 10 ist eine Zone 11 vom Typ N⁺ mit einer Dotie­ rung von hoher Störstoffkonzentration; die Oberseite ist eine Zone 12 vom Typ N⁻ mit einer Dotierung mit relativ geringer Störstoffkonzentration. Die Konzentration und Dicke dieser Zo­ ne 12 vom Typ N⁻ werden je nach der erforderlichen Durchbruchs­ spannung des DMOSFET gewählt; die Störstoffkonzentration wird größer als 2×10¹⁴cm^-3 gewählt; die Dicke wird auf etwa 40 µm bemessen, wenn die Durchbruchsspannung 400 V betragen soll.

Wie in Fig. 1B gezeigt ist, wird dann eine Isolierschicht 13 aus SiO₂ oder dergleichen aufgebracht, die als Maske wirkt und einen Oberflächenbereich der Halbleiterscheibe 10 bedeckt. Wenn die Isolierschicht 13 eine Oxidschicht ist, so sollte ih­ re Dicke vorzugsweise größer sein als 0,5 µm (5000 A). Mittels eines an sich bekannten Photolithographie-Verfahrens wird an der Oberfläche der Isolierschicht 13 eine Öffnung 14 gebildet. Durch diese Öffnung 14 hindurch erfolgt in die Zone 12 eine Diffusion mit einem Störstoff vom P-Typ, wobei Bor verwendet wird, um ein diffundiertes Gebiet 15 vom P-Typ zu bilden. Wenn die Störstoffinjektion mittels Ionenimplantation durchgeführt wird, beträgt die Dosis etwa 6×10¹⁴cm^-2. Die Öffnung 14 wird durch Oxidschichten abgedeckt.

Wie in Fig. 1C gezeigt ist, wird eine Oxidschicht 16 in der Zone 12 mit weiteren Öffnungen 14 A und 14 A 1 gebildet, um eine doppelte Diffusion vorzunehmen und die Kanalzonen herzustel­ len; ein Störstoff vom P-Typ, wozu Bor verwendet wird, wird durch diese weiteren Öffnungen 14 A und 14 A 1 hindurch in die Zone 12 eindiffundiert. Das diffundierte Gebiet 15 vom P-Typ dehnt sich hierdurch an der Oberseite der Halbleiterscheibe 10 aus, und es wird ein Wannengebiet 15 A gebildet, wie in Fig. 1D gezeigt ist. Wenn die Störstoffinjektion zur Herstellung des Wannengebiets 15 A mittels Ionenimplantation erfolgt, so wird die Dosis auf etwa 7,5×10¹³ cm^-2 eingestellt.

Wie weiterhin in Fig. 1E gezeigt ist, wird eine Oxidschicht 16 als Maske zum Injizieren und Eindiffundieren eines Stör­ stoffs vom N-Typ, wozu Phosphor verwendet wird, in die Ober­ flächenzonen des Wannengebiets 15 A vom P-Typ verwendet, um N- diffundierte Zonen 17 und 17 A (N⁺-Zonen) als Source-Gebiete herzustellen. Außerhalb des Wannengebiets 15 A vom P-Typ ist die Zone 12 vom Typ N⁻ als Bestandteil des Drain-Gebietes vor­ handen, so daß Kanalzonen 15 B und 15 B 1 in Oberflächenzonen des Wannengebietes 15 A gebildet werden, die zwischen den Zonen 12 und 17 sowie 17 A vom N-Typ gelegen sind. Es ist ersichtlich, daß die diffundierten Zonen vom Typ N innerhalb des Wannenge­ bietes 15 A gebildet sind.

Anschließend wird, wie in Fig. 1F gezeigt, die Oxidschicht 16 teilweise auf photolithographischem Wege entfernt, und zwar in einem Teil, der auf dem Wannengebiet 15 A vom P-Typ und an sei­ ner Umfangszone gelegen ist und sich um wenigstens 5 µm von den Außenrändern der weiteren Öffnungen 14 A, 14 A 1 erstreckt, so daß oberseitige Oberflächen des Wannengebietes 15 A vom P- Typ und der Zonen 17, 17 A vom N-Typ freigelegt werden. An­ schließend wird im mittleren Teil des in der Zeichnung gezeig­ ten Wannengebietes 15 A ein Photoresist 18 aufgebracht, und ei­ ne Ionenimplantation mit einem Störstoff vom N-Typ wie Phosphor P, Arsen As oder dergleichen wird zwischen dem Photoresist 18 und den verbleibenden Teilen 16 A der Oxidschicht 16 in den strichpunktiert eingezeichneten Bereichen vorgenommen. Die Stärke der Ionenimplantation wird je nach der gewünschten Oberflächenkonzentration der Kanalzonen 15 B und 15 B 1 oder der gewünschten Schwellspannung des DMOSFET′s eingestellt; vor­ zugsweise erfolgt die Implantation mit einer Dosis, im Falle von Phosphor, von etwa 5 bis 25×10¹¹ cm^-2. Während so die Ionen­ implantation mit einem Störstoff vom N-Typ in den Oberflächen­ bereichen des Wannengebietes 15 A vom P-Typ einschließlich der Kanalzonen 15 B und 1581 vorgenommen wird, nimmt die Verunrei­ nigung vom entgegengesetzten Leitungstyp in den Kanalzonen 15 B und 15 B 1 zu, und die Ladungsträgerkonzentration in den Kanal­ zonen 15 B und 15 B 1 nimmt aufgrund der verstärkten Verunreini­ gung vom entgegengesetzten Leitungstyp ab, wobei ein normal leitender bzw. eigenleitender Kanal hergestellt wird. Die Zo­ ne 12 vom Typ N⁻ als Drain-Gebiet wird zuverlässig durch die verbleibenden Teile 16 A der Oxidschicht 16 geschützt, während der mittlere Bereich des Wannengebiets 15 A durch das Photore­ sist 18 geschützt wird, um durch die Ionenimplantation nicht beeinflußt zu werden. In der Praxis wird die Ionenimplantation mit einem Störstoff vom N-Typ auf den Oberflächenbereich ein­ gegrenzt, und die Störstoff-Diffusionsbehandlung als Hauptteil einer Wärmebehandlung wurde bereits abgeschlossen, so daß der Störstoff vom N-Typ niemals über den gewünschten Bereich hinaus diffundiert, sondern in den Kanalzonen 15 B und 15 B 1 verbleibt. So wird gewährleistet, daß die Ladungsträgerkonzentration in dem anderen Bereich der Kanalgebiete 15 B und 15 B 1 in dem Wan­ nengebiet 15 A vom P-Typ sich nicht verändert. Da ferner der Oberflächenbereich der Zone 12 vom Typ N⁻, die einen Teil des Drain-Gebietes unterhalb den verbleibenden Teilen 16 A der Oxidschicht 16 bildet, und der zentrale Bereich des Wannenge­ bietes 15 A unter dem Photoresist 18 durch die Ionenimplanta­ tion nicht beeinflußt werden, ergibt sich keine Veränderung des Durchbruchsspannungswertes der DMOSFET-Vorrichtung, und es tritt keine parasitäre Reihenwiderstandskomponente in der MOS- Diode auf. Es ist daher möglich, die Schwellspannung in einem beträchtlich weiten Bereich über die Ladungsträgerkonzentra­ tion in den Kanalzonen 15 B und 15 B 1 frei einzustellen, wobei die injizierte Dosis des Störstoffs vom N-Typ wunschgemäß ge­ wählt werden kann.

Wie weiterhin in Fig. 1G gezeigt ist, wird der Photoresist 18 entfernt, und der so freigelegte diffundierte Bereich 15 wird mit einer Gate-Oxidschicht 16 B bedeckt, die durch irgendein bekanntes Verfahren zur Herstellung einer Gate-Oxidschicht ge­ bildet wird. Dann werden Gate-Elektroden 19 und 19 A auf den verbleibenden Oxidschichtteilen 16 A und wenigstens teilweise auf der Gate-Oxidschicht 16 B über den Kanalzonen 15 B und 15 B 1 angeordnet. Bei der beschriebenen Ausführungsform sind die verbleibenden Oxidschichtteile 16 A etwa 0,8 µm (8000 A) dick, und die Gate-Oxidschicht 16 B ist etwa 0,1 µm (1000 A) dick, während die Dicke der Gate-Elektroden 19, 19 A etwa 0,5 µm (5000 A) beträgt; die Herstellung erfolgt mittels N-dotierten Polysiliciums.

Schließlich werden, wie in Fig. 1H gezeigt ist, Isolierschich­ ten 20 und 20 A auf den Gate-Elektroden 19, 19 A aufgebracht. Ein Teil der Gate-Oxidschicht 16 B, der auf dem zentralen Be­ reich des diffundierten Gebietes 15 liegt, wird entfernt, und eine Source-Elektrode 21 wird auf dem zentralen Bereich des diffundierten Gebietes 15 gebildet; ferner wird eine Drain- Elektrode 22 auf der Rückseite der Zone 11 vom Typ N⁺ der Halbleiterscheibe 10 gebildet. Hierdurch wird die Herstellung des Verarmungstyp-DEMOSFET-Transistors, der in Fig. 2 vergrö­ ßert gezeigt ist, abgeschlossen. In diesem DEMOSFET sind die verbleibenden Oxidschichtteile 16 A, die an der Oberfläche der einen Bestandteil des Drain-Gebietes bildenden Zone 12 vom Typ N⁻ bilden, dicker als die Gate-Oxidschicht 16 B ausgebildet, so daß jegliche Störkapazität zwischen Gate und Drain, also jeg­ liche Rückkopplungskapazität, klein ist. Die Dicke der Gate- Oxidschicht 16 B auf den Kanalzonen 15 B und 15 B 1 beträgt vor­ zugsweise nicht mehr als 0,1 µm (1000 A), so daß die mittels der Gate-Elektroden 19 und 19 A erzeugte Gatewirkung unter Zwi­ schenfügung der Gate-Oxidschicht 16 B verwirklicht wird, wäh­ rend die anderen Teile der Schicht 16 B eine größere Dicke auf­ weisen. Es ist ersichtlich, daß in Fig. 2 die gestrichelt eingezeichneten Zonen die durch Ionenimplantation veränderten Zonen sind.

Vorstehend wurde als besondere Ausführungsform ein DMOSFET vom Vertikaltyp beschrieben. Nach den gleichen erfindungsgemäßen Prinzipien kann ein DMOSFET vom lateralen Typ oder auch vom Leitfähigkeits-Modulationstyp geschaffen werden, der nicht nur als Transistor, sondern auch als Thyristor ausgebildet werden kann. Die Halbleitervorrichtung kann ferner eine abweichende Struktur aufweisen, bei welcher die Zonen vom N-Typ und vom P- Typ vertauscht sind.

Claims (4)

1. Verfahren zur Herstellung einer DMOSFET-Vorrichtung vom Verarmungstyp, mit folgenden Verfahrensschritten: Bildung ei­ ner Isolierschicht auf einer Siliciumscheibe, Bildung we­ nigstens einer Öffnung in der Oberseite der Isolierschicht, Vornahme einer ersten Diffusion eines Störstoffs, dessen Lei­ tungstyp verschieden von dem der Siliciumscheibe ist, durch diese Öffnung hindurch und Abdecken dieser Öffnung mit einer weiteren Isolierschicht, Bildung einer weiteren Öffnung in der Isolierschicht in ihrem Teil, der an den Außenrand der erstge­ nannten Öffnung angrenzt, Vornehmen einer zweiten Diffusion mit einem Störstoff, dessen Leitungstyp verschieden von dem der Siliciumscheibe ist, durch die weitere Öffnung hindurch, sequentielles Ausführen einer weiteren Diffusion mit einem Störstoff gleichen Leitungstyps wie die Halbleiterscheibe durch die weitere Öffnung hindurch, um in der Siliciumscheibe Kanalzonen und Wannenzonen sowie Source-Zonen eines von der Siliciumscheibe verschiedenen Leitungstyps auszubilden, und Ausbildung von Gate-Elektroden mittels einer Gate-Oxidschicht, die auf der Oberseite der Kanalzonen aufgebracht ist, sowie Herstellung von Source- und Drain-Elektroden; dadurch gekenn­ zeichnet, daß nach dem Entfernen der Isolierschicht in einer an die Wannengebiete angrenzenden Zone Masken auf der Obersei­ te der Source-Elektroden, die an die Wannengebiete und die Source-Gebiete angeschlossen sind, aufgebracht werden und eine Ionenimplantation mit einem Störstoff gleichen Leitungstyps wie die Siliciumscheibe nur in einer relativ kleinen Zone aus­ geführt wird, welche die Kanalzonen einschließt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliciumscheibe aus N-Material einer Störstoffkonzentration von etwa 2×10¹⁴ cm^-3 besteht und die Ionenimplantation mit dem ersten Störstoff mit Bor bei einer Dosis von etwa 6×10¹⁴ cm^-2 ausgeführt wird, daß die Diffusion mit dem zweiten Störstoff bei einer Dosis von etwa 7,5×10¹³ cm^-2 ausgeführt wird, daß die Störstoffinjektion in der genannten relativ kleinen Zone, wel­ che die Kanalzonen umfaßt, mit Phosphor bei einer Dosis von etwa 5 bis 25×10¹¹ cm^-2 ausgeführt wird und daß die Gate-Oxid­ schicht in einer Dicke von etwa 0,1 µm (1000 A) hergestellt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zone, in welcher die Isolierschicht angrenzend an die Wanne entfernt wird, um wenigstens 5 µm von den Umfangsrändern der weiteren Öffnung, die zur Herstellung der Wanne verwendet werden, ausgehend verbreitert wird.

4. DMOSFET-Vorrichtung, bei welcher: eine Siliciumscheibe eine rückseitige Zone aufweist, die mit einer hohen Störstoffkon­ zentration dotiert ist, und auf der Oberseite eine Zone auf­ weist, die mit einer geringen Störstoffkonzentration dotiert ist; versehen mit einem diffundierten Gebiet, welches in einem Oberflächenbereich an der oberseitigen Zone der Halbleiter­ scheibe gebildet ist; das diffundierte Gebiet wird durch zwei­ stufige Diffusion von Störstoffen hergestellt, so daß Wannen­ gebiete mit einem von der Halbleiterscheibe verschiedenen Lei­ tungstyp und Source-Gebiete gleichen Leitungstyps wie die Halbleiterscheibe ausgebildet werden; eine Isolierschicht be­ findet sich auf der oberseitigen Zone, wobei ein zentraler Be­ reich der diffundierten Gebiete ausgespart ist; Kanalzonen sind in dem oberseitigen Oberflächenbereich der Wannengebiete zwischen den Source-Gebieten und der oberseitigen Zone gebil­ det, welche die Drain-Gebiete bilden; Gate-Elektroden sind über den Kanalzonen unter Zwischenfügung einer Gate-Oxidschicht ge­ bildet; Source-Elektroden sind auf den Wannengebieten und den Source-Gebieten ausgebildet; eine Drain-Elektrode ist auf der Zone von hoher Störstoffkonzentration auf der Rückseite der Halbleiterscheibe gebildet; dadurch gekennzeichnet, daß die Kanalzonen im Vergleich zu den anderen Teilen der Wannengebiete eine geringere Ladungsträgerkonzentration aufweisen und daß die Isolierschicht, die außerhalb der Wannengebiete auf der Halbleiterscheibe gelegen ist, eine größere Dicke als über den Wannengebieten aufweist.