DE3940539C2 - Halbleiterspeichervorrichtung und Verfahren zur Herstellung einer Halbleiterspeichervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleiterspeichervor­ richtung nach dem Oberbegriff des Patentanspruchs 1, wie sie in der nachveröffentlichten EP 0 295 709 beschrieben ist, und ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung.

Die in Fig. 4 gezeigte Struktur eines Kondensators für ein DRAM ist bislang vorgeschlagen worden, um die Kapazität des Kondensators zu erhöhen.

Der in Fig. 4 dargestellte Kondensator ist detailliert in "A Novel Storage Capacitance Enlargement Structure Using a Double- Stacked Storage Node in STC DRAM Cell" von T. Kisu et al., 20th International Conference on Solid State Devices and Materials, Tokyo, 1988, Seiten 581 bis 584 beschrieben. Der Kondensator 5 weist eine untere Elektrode 9 mit zwei Schichten aus Polysilizium auf, die teilweise mit Abstand zueinander gestapelt sind. Die dielektrische Schicht 10 und die obere Elektrode 11 sind zur Bildung der konkaven und konvexen Oberflächen der zweischichti­ gen unteren Elektrode 9 ausgebildet.

Bei dem zuvor beschriebenen Kondensator ist die Kapa­ zität durch Ausbildung der Oberfläche der unteren Elektrode 9 mit Rippen und entsprechend durch Vergrößerung der einander ge­ genüberliegenden Flächen zwischen der unteren Elektrode 9 und der oberen Elektrode 11 erhöht.

Die US 4,700,457 offenbart den Aufbau eines Stapelkondensators für eine dynamische Speicherzelle, bei dem eine Kondensatorelektrode der anderen Elektrode sowohl an deren Oberseite als auch an deren Unterseite gegenübersteht.

Bei keinem der zuvor beschriebenen Kondensatoren ist jedoch die Idee der Nutzung der Oberfläche des mit Fremdatomen dotierten Bereichs als Teil des Kondensators verwirklicht.

Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Halbleiterspeichervorrichtung und ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung zu schaffen, bei der die Kapazi­ tät des dort verwendeten Kondensators erhöht ist.

Voranstehende Aufgabe wird durch die Halbleiterspeichervorrichtung nach Anspruch 1 und das Verfahren nach Anspruch 4 gelöst.

Der Kondensator der Halbleiterspeichervorrichtung weist einen geschichteten Kondensator mit einer ersten Elektrodenschicht, einer dielektrischen Schicht und einer zweiten Elektrodenschicht und einen Flächenkondensator mit einem mit Fremdatomen dotierten Bereich, der dielektrischen Schicht und der zweiten Elektrodenschicht auf. Der geschichtete Kondensa­ torbereich vergrößert die Kapazität des Kondensators, da die obere Oberfläche, die Seitenflächen und die untere Oberfläche der ersten Elektrodenschicht von der dielektrischen Schicht und der zweiten Elektrodenschicht zur Vergrößerung der einander ge­ genüberliegenden Flächen umgeben sind.

Es folgt die Beschreibung von Ausgestaltungen und Weiterbildungen anhand der Figuren. Von den Figuren zeigen

Fig. 1 in einer geschnittenen Darstellung eine Speicherzelle eines DRAM im Rahmen eines ersten Ausführungsbeispiels der vorliegenden Erfindung,

Fig. 2A bis 2I in geschnittenen Darstellungen die einzelnen Verfah­ rensschritte bei der Herstellung der in Fig. 1 dargestellten Speicherzelle,

Fig. 3 in einer geschnittenen Darstellung eine Speicherzelle eines DRAM im Rahmen eines zweiten Ausführungsbei­ spiels der vorliegenden Erfindung, und

Fig. 4 in einer geschnittenen Darstellung einen herkömmlichen DRAM mit einem geschichteten Kondensator.

Fig. 1 zeigt zwei Speicherzellen. Eine Speicherzelle 3 weist einen MOS-Transistor 4 und einen Kondensator 5 auf, der MOS-Transistor 4 weist zwei Source/Drainbereiche, im weiteren Elektronenquellen-/Elektronensen­ kenbereiche 6, 6 genannt, auf. Diese Bereiche 6, 6 sind auf einer Ober­ fläche eines p-Siliziumsubstrats 40 mit Abstand zueinander aus­ gebildet. Desweiteren weist der MOS-Transistor 4 eine auf der Oberfläche des Siliziumsubstrats 40 zwischen den Elektronen­ quellen-/Elektronensenkenbereichen 6, 6 ausgebildete Gate-Elek­ trode 8 (Wortleitung 1b, 1c) auf, wobei zwischen der Gate-Elek­ trode 8 und den Bereichen 6, 6 ein Gate-Oxidfilm ausgebildet ist.

Der Kondensator 5 weist eine untere Elektrode 9 und eine obere Elektrode 11 mit zwei von beiden Seiten der unteren Elektrode 9 sandwichartig geschichteten Schichten. Zwischen den einander gegenüberliegenden Oberflächen der unteren Elektrode und der oberen Elektrode 11 ist eine dielektrische Schicht ausgebildet. Ein Bereich der unteren Elektrode 9 ist mit einem der Elektro­ nenquellen-/Elektronensenkenbereiche 6, 6 des MOS-Transistors 4 verbunden. Die dielektrische Schicht 10 weist einen ersten, die Oberfläche des Elektronenquellen-/Elektronensenkenbereichs 6 bedeckenden ersten Bereich 10c, einen die untere Oberfläche der unteren Elektrode 9 bedeckenden zweiten Bereich 10b und einen die obere Oberfläche und die Seitenflächen der unteren Elek­ trode bedeckenden dritten Bereich 10a auf. Die untere Schicht 11a und die obere Schicht 11b der oberen Elektrode 11 bedecken völlig die Oberfläche der dielektrischen Schicht 10. Die obere Elektrode 11 ist mit einem vorgegebenen Potentialpunkt verbun­ den.

Auf diese Weise hat der Kondensator 5 der vorliegenden Ausfüh­ rungsform eine dreischichtige Struktur, bei der die untere Elektrode 9, die obere Schicht 11b und die untere Schicht 11a der oberen Elektrode 11 mit der unteren Elektrode als Zwischen­ schicht geschichtet sind. Bei dem dreischichtigen Kondensator 5 bilden die Bereiche, in denen die obere Oberfläche, die untere Oberfläche und die Seitenflächen der unteren Elektrode 9 der oberen Elektrode 11 gegenüberliegen, einen sogenannten ge­ schichteten Kondensator. Darüber hinaus bilden die geschichteten Bereiche der Elektronenquellen-/Elektronensenkenbereiche 6, der erste Bereich 10c der dielektrischen Schicht und die untere Schicht 11a der oberen Elektrode 11 einen sogenannten Flächen­ kondensator. Im Vergleich zu einem konventionellen zweischich­ tigen Kondensator sind daher hier die Bereiche zum Speichern von Ladungen vergrößert. Darüber hinaus ist die auf der Oberflä­ che des Siliziumsubstrats 40 belegte Fläche im Vergleich zu ei­ ner herkömmlichen Vorrichtung nicht vergrößert. Beispielsweise weisen die Schichten des Kondensators 5 folgende Dicken auf:
Die dielektrische Schicht 10 ist etwa 5 bis 15 nm dick. Die un­ tere Elektrode 9 ist etwa 100 bis 300 nm dick. Die untere und obere Schicht 11a, 11b der oberen Elektrode 11 hat jeweils eine Dicke von etwa 100 bis 300 nm. Die ebene Projektionsfläche der unteren Elektrode beträgt etwa 5 µm² und die tatsächliche Fläche liegt bei etwa 8 µm². Unter diesen Bedingungen kann die Kapazi­ tät des Kondensators dieses Ausführungsbeispiels um das etwa 1,95fache im Vergleich zu herkömmlichen Kondensatoren erhöht werden. Bei dem Kondensator dieses Ausführungs­ beispiels ist durch die Struktur der Gate-Elektrode 8, des Iso­ lierfilms 12 und der unteren Schicht 11a der oberen Elektrode 11 ein parasitärer Kondensator gebildet. Eine der Elektroden des parasitären Kondensators ist jedoch eine obere Elektrode, die mit einem vorgegebenen Potential verbunden ist. Daher ver­ ursacht der parasitäre Kondensator keine Verschlechterung in der Ansprechempfindlichkeit des MOS-Transistors 4.

Das Herstellverfahren zum Herstellen der DRAM-Speicherzelle ge­ mäß dem zuvor beschriebenen Ausführungsbeispiel wird nachfol­ gend unter Bezugnahme auf die Fig. 2A bis 2I erörtert. Bei den Fig. 2A bis 2I handelt es sich um geschnittene Darstellungen, die der Reihe nach die einzelnen Fertigungsschritte der Speicherzelle zeigen.

Gemäß Fig. 2A wird auf der Oberfläche eines p-Siliziumsubstrats 40 ein Feldoxidfilm 13 zum Isolieren von Bauelementen ausgebil­ det. Danach wird auf der Oberfläche des Siliziumsubstrats 40 ein Oxidfilm 7 ausgebildet, der als Gate-Oxidfilm dienen wird. Auf der Oberfläche des Gate-Oxidfilms 7 wird dann durch chemi­ sches Dampfbeschichten (CVD) eine Polysiliziumschicht 8 ausge­ bildet. Auf der so entstandenen Oberfläche wird dann ein Oxid­ film 12a zur Isolation ausgebildet.

Anschließend werden gemäß Fig. 2B die Polysiliziumschicht 8 und der Isolierfilm 12a auf eine vorgegebene Gestalt verbracht und bilden dann die Gate-Elektrode 8 (Wortleitungen 1c und 1d). Dann werden n-Fremdatome, z.B. Arsen (As) oder Phosphor (P), unter Nutzung der Gate-Elektrode 8 (1c) als Maske zur Bildung der Elektronenquellen-/Elektronensenkenbereiche 6 mit geringer Fremdatomkonzentration in das Siliziumsubstrat 40 eingebracht. Danach wird auf der Oberfläche ein Isolierfilm 12b ausgebildet.

Gemäß Fig. 2C wird selbstjustierend mit der oberen Oberfläche, den Seitenflächen der Gate-Elektrode 8 und der Wortleitung 1d ein Isolierfilm 12 durch anisotropes Ätzen des Isolierfilms 12b ausgebildet. Die Fremdatomionen werden unter Nutzung der von dem Isolierfilm 12 bedeckten Gate-Elektrode 8 als Maske in die Oberfläche des Siliziumsubstrats 40 implantiert, wodurch Berei­ che mit höherer Fremdatomkonzentration entstehen. Danach werden zwei Elektronenquellen-/Elektronensenkenbereiche 6, 6 des MOS- Transistors 4 ausgebildet. Anschließend wird ein Isolierfilm 10c, beispielsweise ein Siliziumoxidfilm oder ein Siliziumni­ tridfilm, auf der Oberfläche der Elektronenquellen-/Elektronen­ senkenbereiche 6, 6 ausgebildet. Der Isolierfilm 10c bildet den ersten Bereich 10c der dielektrischen Schicht des Kondensators 5. Anschließend wird auf der gesamten Oberfläche durch CVD eine Polysiliziumschicht 11a ausgebildet.

Fig. 2D zeigt, daß die Polysiliziumschicht 11a auf eine vorge­ gebene Gestalt verbracht wird. Danach wird die untere Schicht 11a, die die obere Elektrode 11 des Kondensators 5 bildet, aus­ geformt. Die untere Schicht 11a weist zumindest einen Öffnungs­ bereich auf, der zu den Elektronensenken-/Elektronenquellen­ bereichen 6 hinreicht. Danach wird auf der Oberfläche der unteren Schicht 11a der oberen Elektrode und auf der Oberfläche des Siliziumsubstrats eine Siliziumnitridschicht 10a ausgebildet. Der Siliziumnitridfilm 10 bildet einen Teil der dielektrischen Schicht 10 des Kondensators 5.

Gemäß Fig. 2E wird im Öffnungsbereich auf der Oberfläche eines der Elektronenquellen-/Elektronensenkenbereiche 6 ein Teil des Siliziumnitridfilms 10a entfernt, damit die Oberfläche des einen Elektronenquellen-/Elektronensenkenbereichs 6 freiliegt. Danach wird auf der gesamten Oberfläche durch CVD eine Polysi­ liziumschicht 9 aufgebracht.

Gemäß Fig. 2F wird die Polysiliziumschicht auf eine vorgegebene Form verbracht. Die geformte Polysiliziumschicht 9 bildet die untere Elektrode 9 des Kondensators 5. Ein Teil davon wird durch die Öffnung im Siliziumnitridfilm 10a mit einem der Elek­ tronensenken-/Elektronenquellenbereiche 6 verbunden. Danach wird der Siliziumnitridfilm 10b wieder auf der Oberfläche der unteren Elektrode 9 ausgebildet. Bei diesem Schritt wird der Siliziumnitridfilm 10b mit der unteren Schicht 10a des Silizi­ umnitridfilms 10b verbunden und umgibt die Oberflächen der un­ teren Elektrode 9.

Nach Fig. 2G wird ein Teil der auf der unteren Schicht 11a der oberen Elektrode 11 ausgebildeten dielektrischen Schicht 10b entfernt, damit die Oberfläche der unteren Schicht 11a der obe­ ren Elektrode 11 freiliegt. Bei diesem Ausführungsbeispiel ist der freigelegte Teil der unteren Schicht 11a ein sich über den oberen Bereich der Gate-Elektrode 8 und über den oberen Bereich des Feldoxidfilms 13 erstreckender Bereich. Danach wird auf der gesamten Oberfläche durch CVD eine Polysiliziumschicht 11b auf­ gebracht.

Anschließend wird die Polysiliziumschicht 11b entsprechend der Darstellung in Fig. 2H auf eine vorgegebene Form verbracht, wo­ durch die obere Schicht 11b der oberen Elektrode 11 des Konden­ sators 5 gebildet wird. Durch diesen Fertigungsschritt werden die untere Schicht 11a und die obere Schicht 11b der oberen Elektrode 11 im oberen Bereich der Gate-Elektrode 8 oder im oberen Bereich des Feldoxidfilms 13 miteinander verbunden. Durch die zuvor beschriebenen Fertigungsschritte werden der MOS-Transistor 4 und der Kondensator 5 der Speicherzelle 3 her­ gestellt. Danach werden die Bauelemente, z.B. der Kondensator 5, von einer dicken isolierenden Zwischenschicht 14 überdeckt.

Nach Fig. 2I wird in der isolierenden Zwischenschicht 14 eine Kontaktöffnung 15 ausgebildet, die zu dem anderen Bereich der Elektronenquellen-/Elektronensenkenbereiche 6 hinreicht. An­ schließend wird auf der isolierenden Zwischenschicht 14 eine bit-Leitung 2b aus einer Polysiliziumschicht gebildet. Diese bit-Leitung 2b wird mit dem anderen Bereich der Elektronenquel­ len-/Elektronensenkenbereiche 6 verbunden.

Nachfolgend wird unter Bezugnahme auf Fig. 3 ein zweites Aus­ führungsbeispiel erörtert. Bei die­ sem Ausführungsbeispiel ist auf einer Seitenfläche der unteren Schicht 11a der oberen Elektrode des Kondensators 5 eine di­ elektrische Schicht 10a ausgebildet. Diese dielektrische Schicht 10a ist oberhalb der Gate-Elektrode 8 positioniert. Desweiteren erstrecken sich ein Teil der unteren Elektrode 9, eine dielektrische Schicht 10b und ein Teil der oberen Schicht 11b der oberen Elektrode 11 parallel zueinander zur dielektri­ schen Schicht 10a hin. Folglich sind die einander gegenüberlie­ genden Flächen der unteren Elektrode 9 und der oberen Elektrode 11 weiter vergrößert als in dem in Fig. 1 dargestellten Ausfüh­ rungsbeispiel.

Gemäß voranstehender Beschreibung ist eine dreilagige Struktur vorgesehen, bei der die den Kondensator 5 bildende untere Elek­ trode 9 von zwei Schichten umschlossen ist. Dabei handelt es sich um die obere Schicht 11a und die untere Schicht 11b der oberen Elektrode 11. Zwischen den Schichten sind dielektrische Schichten 10 angeordnet, so daß ein Kondensator 5 verwirklicht ist, der große einander gegenüberliegende Flächen zwischen der oberen und unteren Elektrode 11, 9 und entsprechend eine hohe Ladungsspeicherkapazität aufweist. Im Vergleich zu einem kon­ ventionellen geschichteten Kondensator kann hier die Kapazität pro Einheit der vom Kondensator eingenommenen Fläche erhöht werden. Darüber hinaus sind die dielektrische Schicht 10c und die obere Elektrode 11a ebenfalls auf der Oberfläche des Elek­ tronenquellen-/Elektronensenkenbereichs 6 angeordnet und bilden dabei einen Flächenkondensator. Dies wiederum erhöht abermals die Kapazität des Kondensators.

Obwohl die dielektrische Schicht 10 im voranstehenden Ausfüh­ rungsbeispiel aus einem Siliziumnitridfilm hergestellt worden ist, kann ebenso ein Siliziumoxidfilm oder ein einen Silizium­ nitridfilm und einen Siliziumoxidfilm aufweisender mehrschich­ tiger Film verwendet werden.

Claims (4)

1. Halbleiterspeichervorrichtung mit einem Halbleitersubstrat (40) und einem auf einem vorgegebenen Bereich der Oberfläche des Halbleitersubstrats (40) ausgebildeten Feldoxid (13),
einem in der Oberfläche des Halbleitersubstrats (40) ausgebildeten Source/Drain-Bereich (6) eines Feldeffekttransistors,
einer mit dem Source/Drain-Bereich verbundenen ersten Elektrodenschicht (9), die sich zu einer Position oberhalb des Feldoxids (13) erstreckt,
einer die Außenflächen der ersten Elektrodenschicht (9) oberhalb, seitlich und unterhalb umgebenden dielektrischen Schicht (10), wobei die dielektrische Schicht (10) einen Abschnitt (10c) aufweist, der die Oberfläche des Bereiches (6) bedeckt,
und einer die Außenflächen der dielektrischen Schicht (10) oberhalb, unterhalb und seitlich der ersten Elektrodenschicht (9) umgebenden zweiten Elektrodenschicht (11),
dadurch gekennzeichnet, daß die Dicke des Abschnitts (10c) der dielektrischen Schicht (10) so gewählt ist, daß der Abschnitt mit dem Source/Drain-Bereich (6) und der zweiten Elektrodenschicht (9) einen Kondensator bildet.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der zwischen den beiden Elektrodenschichten (9, 11) angeordnete erste Bereich (10a, 10b) der dielektrischen Schicht (10) und der zwischen der zweiten Elektrodenschicht (11) und dem Source/Drain-Bereich (6) angeordnete Abschnitt (10c) der dielektrischen Schicht aus unterschiedlichen Materialien hergestellt sind.

3. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der erste Bereich (10a, 10b) der dielektrischen Schicht (10) aus einem Oxidfilm gebildet ist.

4. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte:
Ausbilden des Abschnitts (10c) der dielektrischen Schicht (10) auf der Oberfläche des Source/Drain-Bereichs (6);
Ausbilden der zweiten Elektrodenschicht (11a) auf dem Abschnitt (10c);
Strukturieren der zweiten Elektrodenschicht (11a) zur Ausbildung eines Öffnungsbereichs, der tief genug ist, um an die Oberfläche des Source/Drain-Bereichs (6) zu gelangen;
Ausbildung eines ersten Teils (10a) der dielektrischen Schicht (10) auf der zweiten Elektrodenschicht (11a);
Ausbilden der ersten Elektrodenschicht (9) und Strukturieren derselben so, daß ein Randbereich des ersten Teils der dielektrischen Schicht (10) freigelegt wird;
Ausbilden eines zweiten Teils (10b) der dielektrischen Schicht (10) auf der ersten Elektrodenschicht (9) und dem freigelegten ersten Teil der dielektrischen Schicht (10a);
selektives Entfernen des ersten und des zweiten Teils der dielektrischen Schicht zum Freilegen eines Bereichs einer Oberfläche der zweiten Elektrodenschicht (11a); und
Ausbilden eines oberen Teils der zweiten Elektrodenschicht (11b) auf dem zweiten Teil der dielektrischen Schicht (10b) und auf der Oberfläche der freigelegten zweiten Elektrodenschicht (11a).