DE3942977A1 - Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer - Google Patents
Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuerInfo
- Publication number
- DE3942977A1 DE3942977A1 DE3942977A DE3942977A DE3942977A1 DE 3942977 A1 DE3942977 A1 DE 3942977A1 DE 3942977 A DE3942977 A DE 3942977A DE 3942977 A DE3942977 A DE 3942977A DE 3942977 A1 DE3942977 A1 DE 3942977A1
- Authority
- DE
- Germany
- Prior art keywords
- cell
- cells
- output
- buffer memory
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Description
Die Erfindung betrifft ein Verfahren zum
Wiederherstellen der richtigen Folge von Zellen nach dem
Oberbegriff von Anspruch 1 und eine Ausgangseinheit für
ein System, nach dem Oberbegriff von Anspruch 9.
Für die Telekommunikation der Zukunft wird derzeit der
sogenannte Asynchronous Transfer Mode (ATM) erforscht
und entwickelt. Dies ist ein schnelles
Paketübertragungsverfahren; die einzelnen Pakete werden
als Zellen bezeichnet. Grundsätzlich ist die vorliegende
Erfindung auch auf bisherige (langsame)
Paketübertragungsverfahren anwendbar.
Bei der üblichen Zeitmultiplextechnik, die heute auch
als Synchronous Transfer Mode bezeichnet wird, wird jede
zu übertragende Nachricht in gleich lange Bruchstücke
(meist zu 8 Bit) unterteilt und in vorgegebenen
äquidistanten Zeitschlitzen in einem Datenstrom zusammen
mit Bruchstücken anderer Nachrichten weitergegeben. Alle
zur selben Nachricht gehörigen Bruchstücke sind folglich
gleich lange unterwegs, kommen in der gleichen
Reihenfolge und mit den gleichen Abständen beim
Empfänger an und sind durch ihre zeitliche Lage im
Datenstrom als zusammengehörig erkennbar. Diese Technik
ist vor allem zur Übertragung von Analogsignalen in
pulskodemodulierter Form geeignet.
Zur Datenübertragung wurde schon früh zur Pakettechnik
übergegangen. Die Daten werden dabei, so wie sie gerade
anfallen, in gerade freie Stellen eines Datenstroms
eingereiht. Da die Daten nicht anhand ihrer zeitlichen
Lage im Datenstrom erkennbar sind, werden sie zusammen
mit einem Paketkopf zu einem Paket zusammengefaßt
übertragen. Der Paketkopf enthält alle Angaben, die
erforderlich sind, den Nachrichtenteil zum richtigen
Empfänger zu bringen und ihn dort richtig zuzuordnen.
Grundsätzlich könnte dann jedes Paket seinen eigenen Weg
durch das Telekommunikationsnetz gehen. Sehr früh wurde
aber der Lösungsweg der virtuellen Verbindung
eingeschlagen, bei dem alle zur selben Nachricht
gehörigen Pakte einen vom ersten Paket vorgezeichneten
Weg durch das ganze Netz gehen. Die Paketköpfe, die eine
zusätzliche Belastung für das Netz darstellen, können
dabei kürzer gehalten werden, weil sie nur die
Informationen für jeweils eine Teilstrecke enthalten
müssen und unterwegs anhand von Verbindungstabellen die
Information für die nächste Teilstrecke erhalten können.
Außerdem wird dabei auf einfache Weise vermieden, daß
sich zusammengehörige Pakete gegenseitig überholen. Die
Daten kommen also mit Sicherheit in derselben
Reihenfolge beim Empfänger an, in der sie beim Sender
abgingen.
Es gibt nun verschiedene Gründe, zumindest im Koppelnetz
einer Vermittlungsstelle von dieser starren Bindung der
Zellen einer Nachricht an einen einmal gewählten Weg
abzugehen. Ein wesentlicher Punkt der ATM-Technik ist
der, daß statistische Schwankungen des
Verkehrsaufkommens einzelner Verbindung zugelassen sind.
Wo viele voneinander unabhängige Verbindungen
zusammengefaßt werden, tritt ein gewisser Ausgleich
dieser Schwankungen ein. Ein weiterer Ausgleich und
damit eine recht gleichmäßige Belastung des Netzes tritt
dann ein, wenn die einzelnen Zellen einer Verbindung
nicht denselben Weg gehen, sondern auf alle möglichen
Wege, insbesondere innerhalb des Koppelnetzes einer
Vermittlungsstelle, aufgeteilt werden. Dabei kann dann
z. B. auf Verkehrsmessungen innerhalb des Koppelnetzes
verzichtet werden und die dafür sonst erforderlichen
Vorrichtungen sind nicht erforderlich.
Derartige Verbindungen werden, im Gegensatz zu den
virtuellen Verbindungen, als "connectionless"
bezeichnet. Es besteht aber die Notwendigkeit,
spätestens beim Empfänger der Nachricht die
ursprüngliche Reihenfolge der Zellen wiederherzustellen,
weil hier Überholvorgänge nicht ausgeschlossen sind.
Wird eine Verbindung nur innerhalb einer
Vermittlungsstelle "connectionless" geführt und sonst
virtuell, so erfolgt das Wiederherstellen der
Reihenfolge, "resequencing", zweckmäßigerweise am
Ausgang dieser Vermittlungsstelle.
Die nicht vorveröffentlichte PCT-Patentanmeldung
EP 89/00 941 schlägt als Lösung vor, in einer für
virtuelle Verbindungen an sich bekannten Weise am
Ausgang einer Vermittlungsstelle jede Zelle solange
zusätzlich zu verzögern, bis sie gegenüber ihrem
Eintritt in die Vermittlungsstelle eine vorgegebene
feste Verzögerung aufweist und sie dann auszugeben.
Damit ist zwangsläufig auch die richtige Reihenfolge
wieder hergestellt.
Die Forderung, die Verzögerung konstant zu halten, d. h.,
den "delay jitter" auszugleichen, wird aber in der Regel
nicht gestellt. Die Realisierung dieser Forderung setzt
voraus, daß den Zellen Zeitmarken ("time stamps")
beigegeben werden, was wiederum eine Zentraluhr und ein
Netz zum exakten Verteilen der Zeit voraussetzt.
Der Erfindung liegt die Aufgabe zugrunde, Zellen
derselben Verbindung, die sich überholt haben können,
vor der Weitergabe in die ursprüngliche Reihenfolge zu
bringen, ohne dafür eine aufwendige Synchronisation zu
benötigen.
Die Aufgabe wird gelöst durch ein Verfahren nach der
Lehre des Hauptanspruchs und eine Ausgangseinheit nach
der Lehre des Anspruchs 9. Vorteilhafte Ausgestaltungen
der Erfindung sind den Unteransprüchen zu entnehmen.
Der Grundgedanke liegt darin, jede Zelle am Ausgang,
dort also, wo alle Wege zusammenführen, solange
anzuhalten, bis sichergestellt ist, daß keine ältere
Zelle mehr unterwegs zwischengespeichert sein kann. Vor
der Weitergabe der Zelle wird geprüft, ob unter den
später am Ausgang angekommenen Zellen noch eine Zelle
ist, die vorher auszugeben ist.
Dies wird vorzugsweise dadurch realisiert, daß
eingangsseitig (verbindungsindividuell oder nicht)
laufende Nummern an die Zellen vergeben werden und daß
ausgangsseitig ein Pufferspeicher vorhanden ist, der
mindestens teilweise schieberegisterartig betrieben wird
und dadurch eine vorgegebene Verzögerung bewirkt. Vor
Ausgabe einer Zelle wird mindestens der
schieberegisterartig betriebene Teil des Pufferspeichers
daraufhin untersucht, ob eine später eingeschriebene
Zelle früher auszugeben ist. Wenn ja, werden die beiden
Zellen vertauscht.
Im folgenden wird die Erfindung anhand eines
Ausführungsbeispiels unter Zuhilfenahme der beiliegenden
Zeichnungen weiter erläutert.
Fig. 1 zeigt das Blockschaltbild einer Ausgangseinheit
gemäß der vorliegenden Erfindung,
Fig. 2 zeigt eine Realisierungsmöglichkeit für den in
der Ausgangseinheit nach Fig. 1 enthaltenen
Pufferspeicher.
Im Ausführungsbeispiel einer Ausgangseinheit gemäß Fig.
1 wird ein Datenstrom angenommen, der auf Zellbreite
parallelisiert ist, bei dem also alle Bits einer Zelle
gleichzeitig auf parallelen Leitungen weitergegeben
werden. Dies ist in der Regel weder gegeben noch
besonders vorteilhaft. Einerseits ist es aber immer
möglich, durch Serien-Parallel-Wandler,
Parallel-Serien-Wandler und Pufferspeicher einen solchen
Datenstrom herzustellen, andererseits liegt es im
Bereich fachmännischen Handelns, das vorliegende
Ausführungsbeispiel an ein konkret vorgegebenes
Datenformat, wie es beispielsweise im Innern einer
ATM-Vermittlungsstelle verwendet wird, anzupassen. Dabei
wird es dann auch vorteilhaft oder gar notwendig sein,
nicht die Zellen selbst im Pufferspeicher zu speichern,
sondern nur die Angaben, die zum Umsortieren und zum
Wiederauffinden der in einem separaten Speicher
abgespeicherten Zellen notwendig sind. Der Umgang mit
indirekter Adressierung ist für jeden Fachmann geläufig.
Sie kann auch im gezeigten Beispiel ohne weiteres
verwendet werden, wobei dann anstelle der Daten jeweils
die Adresse gespeichert wird, unter der die Daten
tatsächlich abgespeichert sind.
Die in Fig. 1 dargestellte Ausgangseinheit weist einen
Pufferspeicher 1, eine Speicherverwaltungseinheit 2,
zwei Multiplexer 3 und 4, zwei Zwischenspeicher 5a und
5b, zwei Vergleicher 6 und 7, einen weiteren
Zwischenspeicher 8 und einen Zähler 9 auf.
Der Pufferspeicher 1 weist p Speicherplätze auf. Jeder
Speicherplatz ist für die Aufnahme einer vollständigen
Zelle vorgesehen. Für die vorliegende Ausgangseinheit
von Bedeutung und deshalb in Fig. 1 besonders
ausgewiesen ist pro Zelle eine Marke erster Art,
Sequence Number, eine Marke zweiter Art, VCI (= Virtuel
Circuit Identifier) und der Rest der Zelle, Data. Die
Darstellung in Fig. 1 gibt den tatsächlichen
Speicherplatzbedarf für die einzelnen Teile nicht
richtig wieder.
Die Marke erster Art, Sequence Number, muß an einer
Stelle des Systems vergeben werden, an der noch alle zur
selben Verbindungen gehörigen Zellen in der
ursprünglichen Reihenfolge vorliegen. Für verschiedene
Anwendungszwecke wird bereits beim Endgerät, von dem die
Daten ausgehen, jeder Zelle eine laufende Nummer
zugefügt. Vorausgesetzt, daß auf diese laufende Nummer
jederzeit zugegriffen werden kann, kann sie auch durch
die vorliegende Erfindung ausgewertet werden. In der
Regel ist es aber von Vorteil, die Marken erster Art am
Eingang desjenigen Systems einzufügen, an dessen Ausgang
die vorliegend beschriebene Ausgangseinheit liegt. Der
bevorzugte Anwendungsbereich ist ein
ATM-Vermittlungssystem, so daß die Marken erster Art
bevorzugt am Eingang des Vermittlungssystems beigegeben
werden.
Die Marken erster Art müssen nicht zwingend innerhalb
jeder Verbindung fortlaufend sein. Es genügt auch eine
fortlaufende Zählung der Zellen aller Verbindungen, die
über denselben Eingang laufen. Bevorzugt wird zur
Vergabe dieser Marken ein Modulo-N-Zähler benutzt, wobei
N so groß zu wählen ist, daß innerhalb einer
vorgegebenen Zeit weniger als N/2 Zahlen als Marken
erster Art vergeben werden. Wegen des periodischen
Auftretens aller Zahlen muß nach beiden Richtungen ein
ausreichend großer Abstand bestehen, um Eindeutigkeit zu
erhalten. Mit der angegebenen Wahl von N können alle
Zellen eindeutig in ihrer ursprünglichen Reihenfolge
rekonstruiert werden, die bei der Vergabe der Nummern
nicht weiter als die genannte vorgegebene Zeit
auseinanderliegen. Diese Zeit muß dann zweckmäßigerweise
so vorgegeben sein, daß, abgesehen von der zugelassenen
Fehlerquote, sichergestellt ist, daß jede Zelle
innerhalb dieser Zeit die letzten r Speicherplätze des
Pufferspeichers 1 durchläuft. Als grober Anhaltspunkt
für die vorzugebende Zeit kann das Doppelte der
Differenz zwischen maximaler und minimaler Laufzeit
zwischen Vergabe der Marken erster Art und der Ankunft
in der Ausgangseinheit angenommen werden.
Die Marke zweiter Art, VCI, kennzeichnet die
Zugehörigkeit einer Zelle zu einer bestimmten virtuellen
Verbindung. Eine derartige Marke ist in der Regel
ohnehin im Kopf einer Zelle enthalten und muß hier nur
zur Auswertung zugänglich gemacht werden. Auf diese
Marke kann dann, jedenfalls im Hinblick auf die
vorliegende Erfindung, verzichtet werden, wenn die Marke
erster Art an allen Eingängen des Systems synchron oder
wenigstens plesiochron vergeben werden. Eine
plesiochrone Vergabe von Marken erster Art würde zwar
auch eine einheitliche Systemzeit erfordern, wegen der
zulässigen Abweichungen wäre aber der Aufwand geringer
als bei synchroner Vergabe.
Statt des Rests der Zelle, Data, kann im Pufferspeicher
1 auch die Adresse abgespeichert werden, unter der
dieser Rest in einem anderen Speicher abgespeichert ist.
Der Pufferspeicher 1 ist in drei Teile untergliedert,
nämlich einen schieberegisterartigen Teil, Shift
Register, mit den Speicherplätzen 1 bis d und einen nach
Art eines FIFO-Speichers betriebenen Teil, FIFO, der
wieder aus zwei Teilen mit den Speicherplätzen d+1 bis r
und r+1 bis p zusammengesetzt ist. Zumindest auf die
Speicherplätze 1 bis r muß dabei einzeln derart
zugegriffen werden können, daß ihr Inhalt gelesen werden
kann oder daß in sie ein neuer Inhalt eingeschrieben
werden kann.
Die Dimensionierung des Pufferspeichers, d. h. die Wahl
der Zahlenwerte für d r und p, muß im konkreten
Anwendungsfall erfolgen. Berücksichtigt werden muß dabei
vor allem die zulässige Fehlerrate, die minimale und
maximale Laufzeit einer Zelle seit dem ersten
Verzweigungspunkt, die Anzahl der gleichzeitig über eine
Ausgangseinheit zugelassenen Verbindungen, die für eine
Verbindung zugelassene minimale und maximale Zahl von
Zellen pro Zeiteinheit und deren zulässige
Schwankungsbreite. Als grober Anhaltspunkt können Werte
von d = 128, r = 256 und p = 512 angesehen werden. Die
Wahl des Wertebereichs für die Marken erster Art,
Sequence Number, ist davon abhängig. Für die oben
genannten Zahlenwerte und die verbindungsindividuelle
Vorgabe dieser Marken kann N = 512 als Anhaltspunkt
gelten. Die Wahl dieser Zahlenwerte ist insofern etwas
unkritisch als wegen der praktischen Realisierung
Zweierpotenzen zu bevorzugen sind und außer bei der Wahl
von d nur untere Grenzwerte zu berücksichtigen sind. Die
untere Grenze bei der Wahl von d ergibt sich daraus, daß
das Schieberegister eine Mindestverzögerung ergeben muß,
die dem Laufzeitunterschied zwischen minimaler und
maximaler Laufzeit entspricht. Da aber Verzögerungen an
sich vermieden werden sollten, sollte dieser Wert auch
nicht wesentlich überschritten werden.
Am Eingang der Ausgangseinheit ankommende Zellen, "Cells
in", werden zunächst darauf untersucht, ob es am Ausgang
auszugebende Zellen sind oder solche, die in der
Ausgangseinheit enden. Dies sind einerseits Leerzellen,
andererseits solche, die Steuersignale für die
Ausgangseinheit (oder eine in der Regel damit verbundene
Eingangseinheit, die anders nicht erreichbar ist)
enthalten. Die auszugebenden Zellen werden in den
Pufferspeicher 1 eingegeben und zwar derart, daß sie
zunächst im dem nach Art eines FIFO-Speichers
betriebenen Teil bis auf den untersten freien
Speicherplatz "durchfallen". Immer, wenn am Ausgang eine
Zelle ausgegeben wird, rücken im Pufferspeicher alle
Zellen um einen Speicherplatz nach unten. Ist der letzte
Speicherplatz des FIFO-Speichers, d+1, belegt, dann wird
die darin enthaltene Zelle in den ersten Speicherplatz
des Schieberegisters, d, übernommen. Ist der
Speicherplatz d+1 leer, dann muß eine Leerzelle in den
Speicherplatz d eingeschrieben werden. Die
Aufenthaltsdauer jeder Zelle kann damit, zumindest
relativ zu jeder anderen Zelle, aus ihrer Position im
Pufferspeicher 1 abgeleitet werden. Die Ausgabe aus dem
Pufferspeicher 1 wird unten beschrieben werden.
Die Speicherverwaltungseinheit 2 ist in Fig. 1 nur sehr
schematisch dargestellt. Sie hat zunächst die Aufgabe,
den bereits beschriebenen normalen Betrieb des
Pufferspeichers 1 zu gewährleisten. Dies erfolgt durch
Anlegen von Adressen, Address, Schreibbefehlen, W, und
Lesebefehlen, R. Außerdem ist, in Fig. 1 nicht
dargestellt, eine Information über das Vorhandensein
oder Nichtvorhandensein einer einzuschreibenden Zelle
erforderlich. Weiter hat die Speicherverwaltungseinheit
2 die Aufgabe, den Inhalt des vom Zähler 9 adressierten
Speicherplatzes, Address, gegen den Inhalt des
Zwischenspeichers 5b zu tauschen, wenn hierzu ein
Befehl, Swap, gegeben wird.
Durch den Multiplexer 3 kann wahlweise auf den Inhalt
eines der Speicherplätze 2 bis r des Pufferspeichers 1
zugegriffen und in den Zwischenspeicher 5a weitergegeben
werden. Die Auswahl des Speicherplatzes erfolgt durch
den Zähler 9, Address.
Durch den Multiplexer 4 wird am Anfang eines
Ausgabezyklus der Inhalt des Speicherplatzes 1 des
Pufferspeichers 1 in den Pufferspeicher 5b übertragen.
Dies ist der Fall, wenn der Zähler 9 zurückgesetzt wird,
"=0". Durch einen besonderen Befehl, Swap, wird mittels
des Multiplexers 4 der Inhalt des Zwischenspeichers 5a
in den Zwischenspeicher 5b übernommen. Daß mittels
desselben Befehls, Swap, in den Pufferspeicher 5b
eingeschrieben und aus diesem ausgelesen wird, ist
nichts ungewöhnliches und kann vom Fachmann durch
übliche Maßnahmen berücksichtigt werden.
Durch den Vergleicher 6 werden die Marken zweiter Art,
VCI, derjenigen beiden Zellen miteinander verglichen,
die gerade in den Zwischenspeichern 5a und 5b
gespeichert sind. Nur bei Gleichheit der beiden Marken
zweiter Art, d. h. wenn die beiden Zellen derselben
Verbindung angehören, wird der nachfolgende Vergleicher
aktiviert.
Der Vergleicher 7 vergleicht die Marken erster Art,
Sequence Number, der beiden in den Zwischenspeichern 5a
und 5b enthaltenen Zellen. Zeigt der Vergleicher 6 an,
daß beide Zellen derselben Verbindung angehören und wird
festgestellt, daß die im Zwischenspeicher 5a enthaltene
Zelle älter ist als die im Zwischenspeicher 5b
enthaltene, so wird ein Befehl, Swap, abgegeben, durch
den die ältere Zelle in den Zwischenspeicher 5b und die
jüngere Zelle an deren Platz im Pufferspeicher 1
übernommen werden. Im Ergebnis werden damit die beiden
Zellen vertauscht.
Der Zähler 9 sorgt für den richtigen zeitlichen Ablauf.
Er zählt, mit einem vorgegebenen Takt T, periodisch von
2 bis r. Wird der Zähler 9 beim Zählerstand r
zurückgesetzt, "=0", so wird ein Ausgabezyklus
abgeschlossen und der nächste begonnen. Der Inhalt des
Zwischenspeichers 5b, der im vorangegangenen Zyklus als
die älteste zu einer bestimmten Verbindung gehörige
Zelle erkannt wurde, wird in den Zwischenspeicher 8
übernommen und steht an dessen Ausgang, Cells out, zur
Ausgabe zur Verfügung. Gleichzeitig wird der Inhalt des
Speicherplatzes 1 des Pufferspeichers 1 über den
Multiplexer 4 in den Pufferspeicher 5b übernommen.
Anschließend werden der Reihe nach die Speicherplätze 2
bis r auf ältere Zellen (Marken erster Art) derselben
Verbindung (Marken zweiter Art) untersucht. Dazu wird
der Inhalt jeweils über den Multiplexer 3 in den
Zwischenspeicher 5a übernommen und mittels der
Vergleicher 6 und 7 verglichen. Durch die oben
beschriebenen Tauschaktionen, Swap, ist sichergestellt,
daß beim Zählerstand r des Zählers 9 tatsächlich die
älteste Zelle der betrachteten Verbindung im
Zwischenspeicher 5b gespeichert ist und daß alle
jüngeren Zellen dieser Verbindung noch oder wieder im
Pufferspeicher 1 enthalten sind.
Wie schon kurz angedeutet, kann auf die Marke zweiter
Art, VCI, und damit auch auf den Vergleicher 6
verzichtet werden, wenn alle Marken erster Art, Sequence
Number, synchron oder wenigstens plesiochron vergeben
werden. Dabei werden dann zwar Zellen gegeneinander
vertauscht, die verschiedenen Verbindungen angehören,
die richtige Reihenfolge der Zellen innerhalb der
Verbindung wird aber dennoch gewährleistet. Auch wenn es
ein Ziel der vorliegenden Erfindung ist, exakten
Synchronismus und damit die Verwendung von Zeitmarken
vermeiden zu können, so stellt die vorliegende Erfindung
für diesen Fall noch eine alternative Lösung zur
Verfügung.
Die in Fig. 1 gewählte Darstellung der Ausgangseinheit
zeigt vor allem die Funktionsweise der Ausgangseinheit.
Der Aufbau und die Verwaltung des Pufferspeichers mit
einem nach Art eines FIFO-Speichers betriebenen Teil und
einem schieberegisterartig betriebenen Teil kommt
deutlich in der in Fig. 2 gewählten Darstellung zum
Ausdruck. Die Verteilung der Takte, einschließlich der
Schreib- und Lesebefehle, ist hier nicht mit dargestellt.
Der Pufferspeicher ist durch einen Schreib-Lese-Speicher
(RAM), 1′, realisiert. Die ankommenden Zellen werden
über einen Eingangsspeicher 21 auf einen Datenbus, Data,
gegeben, an dem auch der Schreib-Lese-Speicher 1′
angeschlossen ist. Eine Einschreibsteuerung 22 wird vom
Eingangsspeicher 21 aktiviert, Busy, wenn eine
einzuschreibende Zelle anliegt. Über den
Einschreibzähler 23 wird eine Adresse PW über einen
Adressbus, Address, an den Schreib-Lese-Speicher 1′
angelegt und die Zelle in diesen eingeschrieben.
Anschließend wird der Einschreibezähler 23 von der
Einschreibsteuerung 22 aus inkrementiert. Eine
Auslesesteuerung 24 gibt über einen Auslesezähler 25 die
Adresse, PR, an, die dem Speicherplatz 1 entspricht.
Nach jeder Ausgabe einer Zelle wird der Auslesezähler 25
von der Auslesesteuerung 24 aus inkrementiert. Der
Unterschied zwischen dem Inhalt PW des Einschreibzählers
23 und dem Inhalt PR des Auslesezählers 25 muß immer
mindestens gleich d sein. Dies wird von der
Einschreibsteuerung 22 überwacht und gegebenenfalls,
FIFO empty, an die Auslesesteuerung 24 gemeldet, die
dann an den Datenbus, Data, eine Leerzelle, Empty Cell,
anlegt und das Einschreiben in den durch den
Einschreibzähler 23 angegebenen Speicherplatz veranlaßt
und anschließend den Einschreibzähler 23 inkrementiert.
Der Rest der Ausgangseinheit ist hier durch eine
Zugriffs-, Vergleicher- und Ausgabeeinheit 100
dargestellt.
Abschließend sollen noch Beispiele für mögliche weitere
Abwandlungen angegeben werden:
Bei der Suche nach der ältesten Zelle einer Verbindung
muß nicht während des Suchvorgangs mehrmals eine relativ
ältere Zelle gegen die eigentlich zur Ausgabe
vorgesehene Zelle vertauscht werden. Es genügt, den
ganzen vorgesehenen Speicherbereich durchzusuchen und
sich nur Lage und Alter der jeweils ältesten gefundenen
Zelle zu merken und dann am Ende des Suchvorgangs nur
einmal zu tauschen.
Es ist auch möglich, überhaupt nicht zu tauschen und nur
die älteste gefundene Zelle bei der Ausgabe vorzuziehen.
Der schieberegisterartig betriebene Teil des
Pufferspeichers muß nicht zwingend dessen Ende bilden.
Er kann auch am Anfang oder in der Mitte des
Pufferspeichers liegen.
Claims (10)
1. Verfahren zum Wiederherstellen der richtigen Folge
von Datenpaketen oder Zellen am Ausgang eines Systems,
insbesondere einer ATM-Vermittlungsstelle, bei dem
zwischen einer Eingangseinheit an einem Eingang des
Systems und einer Ausgangseinheit an einem Ausgang des
Systems zur selben Verbindung gehörige Zellen sich
überholen können,
dadurch gekennzeichnet, daß in
jeder Eingangseinheit Marken erster Art (Sequence
Number) zur Kennzeichnung der Reihenfolge den Zellen
beigefügt werden, daß in jeder Ausgangseinheit ein
Pufferspeicher (1; 1′) zum Puffern auszugebender Zellen
vorhanden ist, daß für jede Zelle die Aufenthaltsdauer
im Pufferspeicher feststellbar ist, daß die jeweils
älteste im Pufferspeicher enthaltene Zelle zur Ausgabe
vorgesehen wird, daß keine Ausgabe erfolgt, wenn die
Aufenthaltsdauer dieser Zelle im Pufferspeicher kleiner
als eine vorgegebene Mindestverzögerungszeit ist und daß
anstelle der ältesten Zelle dann eine andere Zelle
ausgegeben wird, wenn ein Vergleich unter Zuhilfenahme
der Marken erster Art ergibt, daß die andere Zelle von
der ältesten Zelle überholt wurde.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß vor der Ausgabe einer anderen Zelle die bisher
älteste Zelle an die Stelle der anderen Zelle tritt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß als Marken erster Art in Modulo-N-Zählweise
gebildete Zahlen verwendet werden und daß N so groß
gewählt ist, daß innerhalb einer vorgegebenen Zeit
weniger als N/2 Zahlen als Marken erster Art vergeben
werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß für die Zellen jeder einzelnen Verbindung die Marken
erster Art getrennt vergeben werden.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß für die Zellen aller über eine Eingangseinheit
geführten Verbindungen die Marken erster Art gemeinsam
vergeben werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß jeder Zelle eine Marke zweiter Art (VCI) zur
Kennzeichnung der Zugehörigkeit zu einer bestimmten
Verbindung beigefügt wird und daß in den
Ausgangseinheiten anstelle der ältesten Zelle nur eine
solche andere Zelle ausgegeben wird, deren Marke zweiter
Art gleich ist wie die Marke zweiter Art der ältesten
Zelle.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß mindestens ein Teil (1 ... d) des Pufferspeichers
(1)schieberegisterartig betrieben wird und damit die
vorgegebene Mindestverzögerungszeit bewirkt.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die vorgegebene Mindestverzögerungszeit so gewählt
wird, daß zwei Zellen, die in einer Eingangseinheit
weiter als diese vorgegebene Mindestverzögerungszeit
auseinanderliegen, sich vor ihrem Eintreffen in einer
Ausgangseinheit nicht oder nur mit einer gerade noch
zulässigen Fehlerwahrscheinlichkeit überholen können.
9. Ausgangseinheit für ein System, zum Wiederherstellen
der richtigen Folge von Zellen am Ausgang des Systems,
insbesondere für eine ATM-Vermittlungsstelle,
dadurch gekennzeichnet, daß sie
einen Pufferspeicher (1; 1′) zum Puffern auszugebender
Zellen aufweist, daß sie eine Zugriffseinrichtung (3;
100) aufweist, mittels derer auf jede im Pufferspeicher
befindliche Zelle zugegriffen werden kann, daß mittels
der Zugriffseinrichtung für jede Zelle die
Aufenthaltsdauer im Pufferspeicher feststellbar ist und
daß eine Vergleichseinrichtung (6, 7; 100) vorhanden
ist, die jeweils zwei Zellen, auf die mittels der
Zugriffseinrichtung zugegriffen wurde, anhand in den
Zellen enthaltener Marken hinsichtlich der Reihenfolge
ihres Eintritts in das System vergleichen kann.
10. Ausgangseinheit nach Anspruch 9, dadurch
gekennzeichnet, daß eine Vertauschereinrichtung (2, 4,
5a, 5b; 100) vorhanden ist, mittels derer eine der zwei
miteinander verglichenen Zellen im Pufferspeicher an die
Stelle der anderen gesetzt werden kann.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3942977A DE3942977A1 (de) | 1989-12-23 | 1989-12-23 | Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer |
AT90123620T ATE136706T1 (de) | 1989-12-23 | 1990-12-08 | Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm- vermittlungsstelle, sowie ausgangseinheit hierfür |
EP90123620A EP0435046B1 (de) | 1989-12-23 | 1990-12-08 | Verfahren zum Wiederherstellen der richtigen Zellfolge, insbesondere in einer ATM-Vermittlungsstelle, sowie Ausgangseinheit hierfür |
DE59010278T DE59010278D1 (de) | 1989-12-23 | 1990-12-08 | Verfahren zum Wiederherstellen der richtigen Zellfolge, insbesondere in einer ATM-Vermittlungsstelle, sowie Ausgangseinheit hierfür |
ES90123620T ES2088944T3 (es) | 1989-12-23 | 1990-12-08 | Procedimiento para restablecer la secuencia de celulas originales, en particular para un conmutador atm, asi como una unidad de salida para dicho conmutador. |
AU67868/90A AU639961B2 (en) | 1989-12-23 | 1990-12-10 | Restoration of correct cell sequence in atm system |
US07/630,268 US5173897A (en) | 1989-12-23 | 1990-12-19 | Method of restoring the correct cell sequence, particularly in an atm exchange, and output unit therefor |
KR1019900021130A KR0163180B1 (ko) | 1989-12-23 | 1990-12-20 | Atm 교환 시스템에서 셀의 정확한 순서를 복원하기 위한 방법 및 그 출력 유니트 |
CA002032774A CA2032774C (en) | 1989-12-23 | 1990-12-20 | Method of restoring the correct cell sequence, particularly in an atm exchange, and output unit therefor |
JP41374890A JP2898762B2 (ja) | 1989-12-23 | 1990-12-25 | 正確なセルシーケンスの回復方法およびその出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3942977A DE3942977A1 (de) | 1989-12-23 | 1989-12-23 | Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3942977A1 true DE3942977A1 (de) | 1991-06-27 |
Family
ID=6396451
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3942977A Withdrawn DE3942977A1 (de) | 1989-12-23 | 1989-12-23 | Verfahren zum wiederherstellen der richtigen zellfolge, insbesondere in einer atm-vermittlungsstelle, sowie ausgangseinheit hierfuer |
DE59010278T Expired - Fee Related DE59010278D1 (de) | 1989-12-23 | 1990-12-08 | Verfahren zum Wiederherstellen der richtigen Zellfolge, insbesondere in einer ATM-Vermittlungsstelle, sowie Ausgangseinheit hierfür |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59010278T Expired - Fee Related DE59010278D1 (de) | 1989-12-23 | 1990-12-08 | Verfahren zum Wiederherstellen der richtigen Zellfolge, insbesondere in einer ATM-Vermittlungsstelle, sowie Ausgangseinheit hierfür |
Country Status (9)
Country | Link |
---|---|
US (1) | US5173897A (de) |
EP (1) | EP0435046B1 (de) |
JP (1) | JP2898762B2 (de) |
KR (1) | KR0163180B1 (de) |
AT (1) | ATE136706T1 (de) |
AU (1) | AU639961B2 (de) |
CA (1) | CA2032774C (de) |
DE (2) | DE3942977A1 (de) |
ES (1) | ES2088944T3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4217003A1 (de) * | 1992-05-22 | 1993-11-25 | Sel Alcatel Ag | Verfahren und Schaltungsanordnung zum Wiederherstellen der richtigen Anzahl von Zellen einer gestörten ATM-Verbindung |
Families Citing this family (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0438415B1 (de) * | 1989-08-09 | 1995-01-18 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Sequentielle rückordnung für einen vermittlungsknoten |
EP0485971B1 (de) * | 1990-11-14 | 1998-02-18 | Fujitsu Limited | System zur Unterdrückung der Verzögerungsverzerrung für ein ATM-Kommunikationssystem |
US5260935A (en) * | 1991-03-01 | 1993-11-09 | Washington University | Data packet resequencer for a high speed data switch |
US5502726A (en) * | 1992-01-31 | 1996-03-26 | Nellcor Incorporated | Serial layered medical network |
GB2267200B (en) * | 1992-05-19 | 1995-10-25 | Dowty Communications Ltd | Packet transmission system |
US5325356A (en) * | 1992-05-20 | 1994-06-28 | Xerox Corporation | Method for aggregating ports on an ATM switch for the purpose of trunk grouping |
JPH06132974A (ja) * | 1992-10-20 | 1994-05-13 | Toshiba Corp | パケット・ディスアセンブル用バッファ |
ATE211337T1 (de) * | 1992-11-30 | 2002-01-15 | Cit Alcatel | Einrichtung zum wiederherstellen der richtigen zellenfolge in einem knoten eines zellenvermittlungssystems |
WO1994023517A1 (en) * | 1993-03-26 | 1994-10-13 | Curtin University Of Technology | Method and apparatus for managing the statistical multiplexing of data in digital communication networks |
KR100293920B1 (ko) * | 1993-06-12 | 2001-09-17 | 윤종용 | 비동기전송모드의사용자망접속인터페이스의트래픽제어장치및방법 |
SE515419C2 (sv) * | 1993-06-15 | 2001-07-30 | Ericsson Telefon Ab L M | Förfarande och anordning för resekvensiering |
EP0633678B1 (de) * | 1993-06-29 | 2000-07-19 | Alcatel | Verfahren und Gerät für sequentielle Rückordnung |
EP0639909A1 (de) * | 1993-08-17 | 1995-02-22 | ALCATEL BELL Naamloze Vennootschap | System zur Wiederherstellung der Reihenfolge |
EP0645914A1 (de) * | 1993-09-20 | 1995-03-29 | ALCATEL BELL Naamloze Vennootschap | Knotenpunkt für Telekommunicationsnetz |
US5446726A (en) * | 1993-10-20 | 1995-08-29 | Lsi Logic Corporation | Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device |
US5708659A (en) * | 1993-10-20 | 1998-01-13 | Lsi Logic Corporation | Method for hashing in a packet network switching system |
US5802287A (en) * | 1993-10-20 | 1998-09-01 | Lsi Logic Corporation | Single chip universal protocol multi-function ATM network interface |
DE69416849T2 (de) * | 1993-10-26 | 1999-07-08 | Northern Telecom Ltd | Digitale übertragungsstrecke zum effizienten transport von gemischten paketklassen |
DE4343588A1 (de) * | 1993-12-21 | 1995-06-22 | Sel Alcatel Ag | Verfahren und Einrichtung zur zufälligen Auswahl einer von N gleichen Einheiten, sowie Koppelelement, Koppelnetz und Vermittlungsstelle damit |
KR100258137B1 (ko) * | 1993-12-30 | 2000-06-01 | 윤종용 | 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치 |
US5835024A (en) * | 1995-06-07 | 1998-11-10 | International Business Machines Corporation | Multi-stage interconnection network with selectable function switching apparatus |
US5959993A (en) * | 1996-09-13 | 1999-09-28 | Lsi Logic Corporation | Scheduler design for ATM switches, and its implementation in a distributed shared memory architecture |
US5831980A (en) * | 1996-09-13 | 1998-11-03 | Lsi Logic Corporation | Shared memory fabric architecture for very high speed ATM switches |
JP2871650B2 (ja) | 1997-04-17 | 1999-03-17 | 日本電気株式会社 | データ伝送システム |
US6944184B1 (en) | 1998-12-04 | 2005-09-13 | Tekelec | Methods and systems for providing database node access control functionality in a communications network routing node |
US7050456B1 (en) | 1998-12-04 | 2006-05-23 | Tekelec | Methods and systems for communicating signaling system 7 (SS7) user part messages among SS7 signaling points (SPs) and internet protocol (IP) nodes using signal transfer points (STPs) |
FI104672B (fi) | 1997-07-14 | 2000-04-14 | Nokia Networks Oy | Kytkinjärjestely |
US7002988B1 (en) | 1998-12-04 | 2006-02-21 | Tekelec | Methods and systems for communicating SS7 messages over packet-based network using transport adapter layer interface |
EP1047282A1 (de) * | 1999-04-16 | 2000-10-25 | Alcatel | Verfahren zur Wiederherstellung der Reihenfolge |
US6782056B1 (en) * | 1999-08-03 | 2004-08-24 | Sony Corporation | DSS packet reordering function |
US6668317B1 (en) | 1999-08-31 | 2003-12-23 | Intel Corporation | Microengine for parallel processor architecture |
US6983350B1 (en) | 1999-08-31 | 2006-01-03 | Intel Corporation | SDRAM controller for parallel processor architecture |
US6427196B1 (en) | 1999-08-31 | 2002-07-30 | Intel Corporation | SRAM controller for parallel processor architecture including address and command queue and arbiter |
US7191309B1 (en) | 1999-09-01 | 2007-03-13 | Intel Corporation | Double shift instruction for micro engine used in multithreaded parallel processor architecture |
ATE475930T1 (de) | 1999-09-01 | 2010-08-15 | Intel Corp | Verzweigungsbefehl für einen mehrfachverarbeitungsprozessor |
US7546444B1 (en) | 1999-09-01 | 2009-06-09 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
US6532509B1 (en) | 1999-12-22 | 2003-03-11 | Intel Corporation | Arbitrating command requests in a parallel multi-threaded processing system |
US6694380B1 (en) | 1999-12-27 | 2004-02-17 | Intel Corporation | Mapping requests from a processing unit that uses memory-mapped input-output space |
US6625654B1 (en) | 1999-12-28 | 2003-09-23 | Intel Corporation | Thread signaling in multi-threaded network processor |
US7620702B1 (en) | 1999-12-28 | 2009-11-17 | Intel Corporation | Providing real-time control data for a network processor |
US6631430B1 (en) | 1999-12-28 | 2003-10-07 | Intel Corporation | Optimizations to receive packet status from fifo bus |
US6307789B1 (en) | 1999-12-28 | 2001-10-23 | Intel Corporation | Scratchpad memory |
US6661794B1 (en) | 1999-12-29 | 2003-12-09 | Intel Corporation | Method and apparatus for gigabit packet assignment for multithreaded packet processing |
US6976095B1 (en) | 1999-12-30 | 2005-12-13 | Intel Corporation | Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch |
US6952824B1 (en) | 1999-12-30 | 2005-10-04 | Intel Corporation | Multi-threaded sequenced receive for fast network port stream of packets |
US7480706B1 (en) | 1999-12-30 | 2009-01-20 | Intel Corporation | Multi-threaded round-robin receive for fast network port |
US6584522B1 (en) | 1999-12-30 | 2003-06-24 | Intel Corporation | Communication between processors |
US6747972B1 (en) | 2000-03-07 | 2004-06-08 | Cisco Technology, Inc. | Method and apparatus for reducing the required size of sequence numbers used in resequencing packets |
US6757284B1 (en) | 2000-03-07 | 2004-06-29 | Cisco Technology, Inc. | Method and apparatus for pipeline sorting of ordered streams of data items |
US6788689B1 (en) | 2000-03-07 | 2004-09-07 | Cisco Technology, Inc. | Route scheduling of packet streams to achieve bounded delay in a packet switching system |
US6674721B1 (en) | 2000-03-07 | 2004-01-06 | Cisco Technology, Inc. | Method and apparatus for scheduling packets being sent from a component of a packet switching system |
US6990063B1 (en) | 2000-03-07 | 2006-01-24 | Cisco Technology, Inc. | Distributing fault indications and maintaining and using a data structure indicating faults to route traffic in a packet switching system |
US6654342B1 (en) | 2000-03-07 | 2003-11-25 | Cisco Technology, Inc. | Accumulating and distributing flow control information via update messages and piggybacked flow control information in other messages in a packet switching system |
US6728211B1 (en) | 2000-03-07 | 2004-04-27 | Cisco Technology, Inc. | Method and apparatus for delaying packets being sent from a component of a packet switching system |
US6735173B1 (en) | 2000-03-07 | 2004-05-11 | Cisco Technology, Inc. | Method and apparatus for accumulating and distributing data items within a packet switching system |
US6907041B1 (en) | 2000-03-07 | 2005-06-14 | Cisco Technology, Inc. | Communications interconnection network with distributed resequencing |
US7318091B2 (en) | 2000-06-01 | 2008-01-08 | Tekelec | Methods and systems for providing converged network management functionality in a gateway routing node to communicate operating status information associated with a signaling system 7 (SS7) node to a data network node |
US6816492B1 (en) | 2000-07-31 | 2004-11-09 | Cisco Technology, Inc. | Resequencing packets at output ports without errors using packet timestamps and timestamp floors |
US7681018B2 (en) * | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
US20020053017A1 (en) * | 2000-09-01 | 2002-05-02 | Adiletta Matthew J. | Register instructions for a multithreaded processor |
US7106693B1 (en) | 2000-11-02 | 2006-09-12 | Cisco Technology, Inc. | Method and apparatus for pacing the flow of information sent from a device |
US7012889B1 (en) | 2000-11-02 | 2006-03-14 | Cisco Technology, Inc. | Method and apparatus for controlling input rates within a packet switching system |
WO2002039293A1 (en) * | 2000-11-09 | 2002-05-16 | Accenture Llp | Communications system for supporting inter-dependent data messages |
AU2005201106B2 (en) * | 2000-11-09 | 2005-10-13 | Accenture Global Services Limited | Communications system for supporting inter-dependent data messages |
US7020871B2 (en) * | 2000-12-21 | 2006-03-28 | Intel Corporation | Breakpoint method for parallel hardware threads in multithreaded processor |
US6967926B1 (en) | 2000-12-31 | 2005-11-22 | Cisco Technology, Inc. | Method and apparatus for using barrier phases to limit packet disorder in a packet switching system |
US6832261B1 (en) | 2001-02-04 | 2004-12-14 | Cisco Technology, Inc. | Method and apparatus for distributed resequencing and reassembly of subdivided packets |
US7092393B1 (en) | 2001-02-04 | 2006-08-15 | Cisco Technology, Inc. | Method and apparatus for distributed reassembly of subdivided packets using multiple reassembly components |
US6934760B1 (en) | 2001-02-04 | 2005-08-23 | Cisco Technology, Inc. | Method and apparatus for resequencing of packets into an original ordering using multiple resequencing components |
US7027397B1 (en) | 2001-02-15 | 2006-04-11 | Cisco Technology, Inc. | Method and apparatus for accumulating and distributing traffic and flow control information in a packet switching system |
US7269139B1 (en) | 2001-06-27 | 2007-09-11 | Cisco Technology, Inc. | Method and apparatus for an adaptive rate control mechanism reactive to flow control messages in a packet switching system |
US7016305B1 (en) | 2001-06-27 | 2006-03-21 | Cisco Technology, Inc | Method and apparatus for distributing information within a packet switching system |
US7225281B2 (en) | 2001-08-27 | 2007-05-29 | Intel Corporation | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
US7216204B2 (en) * | 2001-08-27 | 2007-05-08 | Intel Corporation | Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment |
US7487505B2 (en) | 2001-08-27 | 2009-02-03 | Intel Corporation | Multithreaded microprocessor with register allocation based on number of active threads |
US6868476B2 (en) | 2001-08-27 | 2005-03-15 | Intel Corporation | Software controlled content addressable memory in a general purpose execution datapath |
US7126952B2 (en) | 2001-09-28 | 2006-10-24 | Intel Corporation | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method |
US7158964B2 (en) * | 2001-12-12 | 2007-01-02 | Intel Corporation | Queue management |
US7107413B2 (en) * | 2001-12-17 | 2006-09-12 | Intel Corporation | Write queue descriptor count instruction for high speed queuing |
US7269179B2 (en) * | 2001-12-18 | 2007-09-11 | Intel Corporation | Control mechanisms for enqueue and dequeue operations in a pipelined network processor |
US7895239B2 (en) | 2002-01-04 | 2011-02-22 | Intel Corporation | Queue arrays in network devices |
US7181573B2 (en) * | 2002-01-07 | 2007-02-20 | Intel Corporation | Queue array caching in network devices |
US7613200B1 (en) | 2002-01-15 | 2009-11-03 | Cisco Technology, Inc. | Method and apparatus using a random indication to map items to paths and to recirculate or delay the sending of a particular item when a destination over its mapped path is unreachable |
US6934951B2 (en) | 2002-01-17 | 2005-08-23 | Intel Corporation | Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section |
US7181594B2 (en) * | 2002-01-25 | 2007-02-20 | Intel Corporation | Context pipelines |
US7610451B2 (en) | 2002-01-25 | 2009-10-27 | Intel Corporation | Data transfer mechanism using unidirectional pull bus and push bus |
US7149226B2 (en) * | 2002-02-01 | 2006-12-12 | Intel Corporation | Processing data packets |
US7437724B2 (en) * | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
US7075940B1 (en) | 2002-05-06 | 2006-07-11 | Cisco Technology, Inc. | Method and apparatus for generating and using dynamic mappings between sets of entities such as between output queues and ports in a communications system |
US7471688B2 (en) | 2002-06-18 | 2008-12-30 | Intel Corporation | Scheduling system for transmission of cells to ATM virtual circuits and DSL ports |
US7337275B2 (en) | 2002-08-13 | 2008-02-26 | Intel Corporation | Free list and ring data structure management |
US7304999B2 (en) * | 2002-08-24 | 2007-12-04 | Cisco Technology Inc. | Methods and apparatus for processing packets including distributing packets across multiple packet processing engines and gathering the processed packets from the processing engines |
US7404015B2 (en) * | 2002-08-24 | 2008-07-22 | Cisco Technology, Inc. | Methods and apparatus for processing packets including accessing one or more resources shared among processing engines |
US7352769B2 (en) | 2002-09-12 | 2008-04-01 | Intel Corporation | Multiple calendar schedule reservation structure and method |
US7051259B1 (en) | 2002-10-08 | 2006-05-23 | Cisco Technology, Inc. | Methods and apparatus for communicating time and latency sensitive information |
US7433307B2 (en) | 2002-11-05 | 2008-10-07 | Intel Corporation | Flow control in a network environment |
US7313093B1 (en) | 2002-11-26 | 2007-12-25 | Cisco Technology, Inc. | Methods and apparatus for selectively discarding packets during overload conditions |
US6941438B2 (en) * | 2003-01-10 | 2005-09-06 | Intel Corporation | Memory interleaving |
US7443836B2 (en) | 2003-06-16 | 2008-10-28 | Intel Corporation | Processing a data packet |
KR100601043B1 (ko) * | 2003-11-13 | 2006-07-14 | 한국전자통신연구원 | 패킷을 스케줄링하는 라우터 및 그 방법 |
US7213099B2 (en) | 2003-12-30 | 2007-05-01 | Intel Corporation | Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches |
US7532647B2 (en) | 2004-07-14 | 2009-05-12 | Tekelec | Methods and systems for auto-correlating message transfer part (MTP) priority and internet protocol (IP) type of service in converged networks |
US7551617B2 (en) | 2005-02-08 | 2009-06-23 | Cisco Technology, Inc. | Multi-threaded packet processing architecture with global packet memory, packet recirculation, and coprocessor |
US7623539B2 (en) * | 2005-03-31 | 2009-11-24 | Agere Systems Inc. | Apparatus and method for processing cells in an ATM adaptation layer device in a communications system that exhibits cell delay variation |
US7739426B1 (en) | 2005-10-31 | 2010-06-15 | Cisco Technology, Inc. | Descriptor transfer logic |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317196A (en) * | 1978-06-02 | 1982-02-23 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
JPS55140347A (en) * | 1979-04-20 | 1980-11-01 | Oki Electric Ind Co Ltd | Information sequence security system |
JPS5619259A (en) * | 1979-07-25 | 1981-02-23 | Hitachi Ltd | Multiplex data collecting/distributing device |
EP0214352B1 (de) * | 1985-08-13 | 1990-10-24 | International Business Machines Corporation | Adaptives paket-/durchschaltvermitteltes Transportsystem und Verfahren |
EP0215526B1 (de) * | 1985-09-19 | 1991-05-08 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Datenübertragungssystem |
US4894823A (en) * | 1986-02-28 | 1990-01-16 | American Telephone And Telegraph Company | Time stamping for packet system nodes |
JPH0771121B2 (ja) * | 1986-09-12 | 1995-07-31 | 日本電信電話株式会社 | パケツト通信方式 |
JPS63136859A (ja) * | 1986-11-28 | 1988-06-09 | Fujitsu Ltd | パケツト交換機 |
JPS63305641A (ja) * | 1987-06-08 | 1988-12-13 | Nippon Telegr & Teleph Corp <Ntt> | パケット通信方式 |
JPH01192298A (ja) * | 1988-01-28 | 1989-08-02 | Nec Corp | 音声パケット受信方式 |
JP2659421B2 (ja) * | 1988-02-17 | 1997-09-30 | 日本電信電話株式会社 | 自己ルーチング通話路 |
CA1331801C (en) * | 1988-03-17 | 1994-08-30 | Yasuro Shobatake | Packet switching device |
JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
JP2753254B2 (ja) * | 1988-04-06 | 1998-05-18 | 株式会社日立製作所 | パケツト交換システム |
DE68928867T2 (de) * | 1988-07-22 | 1999-04-29 | Hitachi Ltd | ATM-Vermittlungssystem |
IT1224493B (it) * | 1988-10-17 | 1990-10-04 | Cselt Centro Studi Lab Telecom | Interfaccia di controllo e commutazione di etichetta per commutazione veloce di pacchetto asincrona |
US4899335A (en) * | 1988-12-21 | 1990-02-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Self routing packet switching network architecture |
US4937817A (en) * | 1988-12-29 | 1990-06-26 | American Telephone And Telegraph Company | Packet selection for packet distribution arrangements |
CN1217034C (zh) * | 1999-04-13 | 2005-08-31 | 塞米用具公司 | 具有改进的处理流体流的处理腔的工件处理装置 |
-
1989
- 1989-12-23 DE DE3942977A patent/DE3942977A1/de not_active Withdrawn
-
1990
- 1990-12-08 ES ES90123620T patent/ES2088944T3/es not_active Expired - Lifetime
- 1990-12-08 DE DE59010278T patent/DE59010278D1/de not_active Expired - Fee Related
- 1990-12-08 EP EP90123620A patent/EP0435046B1/de not_active Expired - Lifetime
- 1990-12-08 AT AT90123620T patent/ATE136706T1/de not_active IP Right Cessation
- 1990-12-10 AU AU67868/90A patent/AU639961B2/en not_active Ceased
- 1990-12-19 US US07/630,268 patent/US5173897A/en not_active Expired - Lifetime
- 1990-12-20 KR KR1019900021130A patent/KR0163180B1/ko not_active IP Right Cessation
- 1990-12-20 CA CA002032774A patent/CA2032774C/en not_active Expired - Fee Related
- 1990-12-25 JP JP41374890A patent/JP2898762B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4217003A1 (de) * | 1992-05-22 | 1993-11-25 | Sel Alcatel Ag | Verfahren und Schaltungsanordnung zum Wiederherstellen der richtigen Anzahl von Zellen einer gestörten ATM-Verbindung |
Also Published As
Publication number | Publication date |
---|---|
AU639961B2 (en) | 1993-08-12 |
JPH06209328A (ja) | 1994-07-26 |
AU6786890A (en) | 1991-06-27 |
KR0163180B1 (ko) | 1998-12-01 |
CA2032774C (en) | 1994-02-01 |
CA2032774A1 (en) | 1991-06-24 |
ATE136706T1 (de) | 1996-04-15 |
ES2088944T3 (es) | 1996-10-01 |
KR910013798A (ko) | 1991-08-08 |
US5173897A (en) | 1992-12-22 |
EP0435046B1 (de) | 1996-04-10 |
JP2898762B2 (ja) | 1999-06-02 |
EP0435046A2 (de) | 1991-07-03 |
EP0435046A3 (en) | 1992-04-29 |
DE59010278D1 (de) | 1996-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0435046B1 (de) | Verfahren zum Wiederherstellen der richtigen Zellfolge, insbesondere in einer ATM-Vermittlungsstelle, sowie Ausgangseinheit hierfür | |
EP0446589B1 (de) | Kopierfähige ATM-Vermittlungsstelle | |
EP0446586B1 (de) | ATM-Vermittlungsstelle | |
EP0320772B1 (de) | Verfahren zur hybriden Paketvermittlung und Einrichtungen hierzu | |
DE2620220C3 (de) | ||
DE2809602C3 (de) | Kanalbus-Steuereinrichtung | |
EP0329005B1 (de) | Verfahren zum Einrichten von über Koppelvielfache einer mehrstufigen Koppelanordnung verlaufenden virtuellen Verbindungen | |
EP0320714A2 (de) | Einrichtungen zur Paketvermittlung | |
EP0024708B1 (de) | Zeitlagenvielfach für ein Zeitmultiplexsystem zur Durchkopplung digitaler, insbesondere deltamodulierter, Nachrichtensignale | |
EP0156339A2 (de) | Verfahren und Anordnung zum Herstellen und Betreiben einer Zeitvielfach-Breitbandverbindung in einer Zeitvielfach-Vermittlungsstelle | |
EP0566961B1 (de) | Verfahren und Schaltungsanordnung zum Überprüfen der Einhaltung vorgegebener Übertragungsbitraten in einer ATM- Vermittlungseinrichtung | |
EP0025577B1 (de) | Schaltungsanordnung zum Ausgleich der Phasenunterschiede zwischen dem Streckentakt auf einer mit einer PCM-Vermittlungsstelle verbindenden PCM-Zeitmultiplexleitung und dem Amtstakt dieser Vermittlungsstelle | |
EP0004307B1 (de) | Verfahren zur Herstellung von Konferenzverbindungen in einem PCM-Zeitmultiplexvermittlungssystem | |
EP0057758A1 (de) | Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere PCM-Fernsprechvermittlungsanlagen, mit einer Zeitmultiplexkoppelanordnung mit Zeitlagenvielfachen | |
DE2141228A1 (de) | Rechnergesteuerte Datenvermittlungs anlage | |
DE60203785T2 (de) | Netzschnittstelle | |
EP0053267A1 (de) | Schaltungsanordnung für Zeitmultiplex-Fernmeldevermittlungsanlagen für Mehrkanalverbindungen | |
DE2306301C3 (de) | Anordnung zur Erzeugung von Schaltkennzeicheninformationen in PCM-Vermittlungsstellen | |
EP0173274B1 (de) | Verfahren und Schaltungsanordnung zur Herstellung und zum Betreiben einer Zeitvielfach-Breitbandverbindung | |
EP0685949A2 (de) | Paketübermittlungssystem | |
DE4040248C1 (de) | ||
EP0442581A2 (de) | Asynchrones Zeitvielfachübermittlungssystem | |
EP0362723B1 (de) | Koppelfeld für ein Vermittlungssystem | |
DE2306227B2 (de) | Verfahren zur Durchschaltung von PCM-Wörtern in einer PCM-Vermittlungsstelle und zugehörige Anordnung | |
EP0446387B1 (de) | Koppelanordnung für die Aufnahme und Weiterleitung von nach einem asychronen Transfermodus übertragenen Nachrichtenzellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee | ||
8180 | Miscellaneous part 1 |
Free format text: IM HEFT 50/92, SEITE 13900, SP.3: DIE VEROEFFENTLICHUNG IST ZU STREICHEN |
|
8139 | Disposal/non-payment of the annual fee |