DE4002676A1

DE4002676A1 - Bezugsspannungsschaltung und verfahren zum erzeugen einer bezugsspannung

Info

Publication number: DE4002676A1
Application number: DE4002676A
Authority: DE
Inventors: Timothy V Kalthoff
Original assignee: Burr Brown Corp
Current assignee: Texas Instruments Tucson Corp
Priority date: 1989-02-08
Filing date: 1990-01-30
Publication date: 1990-08-09
Anticipated expiration: 2010-01-31
Also published as: GB2228110A; KR940000925B1; KR900013656A; JPH0588006B2; FR2642916A1; FR2642916B1; GB2228110B; JPH02239706A; DE4002676C2; US4954769A; GB8921588D0

Description

Die vorliegende Erfindung betrifft eine Bezugsspannungs schaltung nach dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zum Erzeugen einer Bezugsspannung nach dem Oberbe griff des Patentanspruchs 4.

Insbesondere befaßt sich die Erfindung mit einer CMOS-Band abstands-Schaltung und einer Pufferverstärkerschaltung zum Erzeugen einer rauscharmen, stabilen Bezugsspannung, die frei von einem Leistunsversorgungsrauschen ist und unem pfindlich gegenüber Übergangssignalen auf dem Ausgangsleiter ist.

Bandabstandsschaltungen werden typischerweise in integrier ten Schaltungen verwendet, um stabile Bezugsspannungen zu erzeugen, die unabhängig von einer absoluten Temperatur sind. Eine Bandabstandsschaltung erzeugt eine Spannung V _THERMAL, die proportional zur Temperatur und eine Funktion der Differenz in den V _BE-Spannungen von zwei Transistoren ist, die bei unterschiedlichen Stromdichten arbeiten. Die Spannung V _THERMAL wird durch eine Widerstandsmultiplizierer schaltung auf einen Spannungswert mit einem Temperatur koeffizienten von +2 Millivolt pro Grad Celsius verstärkt, wobei diese Spannung mit einer VBE-Spannung eines NPN-Tran sistors aufaddiert wird, welcher einen Temperaturkoeffi zienten von -2 Millivolt pro Grad Celsius hat. Durch die Summation entsteht eine Bandabstandsschaltung, die tempera turunabhängig ist. Bandabstandsschaltungen werden in breiten Anwendungsbereichen in bipolaren integrierten Schaltungen eingesetzt. Es besteht daher ein Bedarf an stabilen Bezugs spannungsschaltungen in integrierten CMOS-Schaltungen. Eini ge Bandabstandsschaltungen wurden in integrierten CMOS- Schaltungen mit NPN-Transistoren implementiert.

CMOS-Schaltungen sind dafür bekannt, daß sie relativ em pfindlich gegenüber sprungartigen hochfrequenten Versor gungsspannungsänderungen sind, d. h. gegenüber einem Lei stungsversorgungsrauschen. Eine Schaltungstechnik zum Ver meiden von Einflüssen von Spannungsversorgungsrauschen ist die Verwendung von sogenannten Kaskoden-geschalteten Feld effekttransistoren (FETs), die in Reihe zwischen einem Lei stungsspannungsversorgungsbus und dem Drain eines FET ge schaltet sind, das gegenüber den Wirkungen eines Leistungs versorgungsrauschens zu isolieren ist. Das Gate des Kasko den-Transistors ist an eine geeignete Bezugsspannung ange schlossen, die sich nur geringfügig verglichen mit der Lei stungsversorgungsspannung ändert. Es ist besonders wichtig, im wesentlichen die Wirkungen des Leistungsversorgungsrau schens auf innere Bezugsspannungen zu beseitigen, die in den CMOS-Schaltungen erzeugt werden.

Eine grundlegende Anforderung an jegliche innere Bezugsspan nungsquelle in einer integrierten CMOS-Schaltung, in der "Übergangslasten" an die Bezugsspannungsquelle angeschaltet werden, besteht darin, daß diese eine niedrige Ausgangsimpe danz hat, um eine Bezugsspannung zu erzeugen, die ver gleichsweise "immun" gegenüber dem Rauschen ist, das auf die Bezugsspannungsquelle aufgekoppelt wird.

Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Bezugsspannungsschal tung sowie ein Verfahren zum Erzeugen einer Bezugsspannung der eingangs genannten Art so weiter zu bilden, daß eine schnelle Anpassung an ausgangsseitige Laständerungen er reicht wird.

Diese Aufgabe wird erfindungsgemäß durch eine Bezugsspan nungsschaltung nach dem Oberbegriff des Patentanspruchs 1 mit den im kennzeichnenden Teil des Patentanspruchs 1 ange gebenen Merkmalen und durch ein Verfahren nach dem Oberbe griff des Patentanspruchs 4 mit den im kennzeichnenden Teil des Patentanspruchs 4 angegebenen Merkmalen gelöst.

Die Erfindung schafft eine Pufferschaltung mit einer niedri gen Ausgangsimpedanz, die sehr schnell auf Laständerungen an ihrem Ausgangsknoten anspricht.

Die Erfindung liefert eine stabile, rauscharme Bezugsspan nung mit niedriger Ausgangsimpedanz in einer integrierten CMOS-Schaltung.

Kurz gesagt schafft die Erfindung gemäß einem ihrer Ausfüh rungsbeispiele eine stabile, rauscharme CMOS-Bezugsspan nungsschaltung mit niedriger Ausgangsimpedanz, mit einer Bandabstandsschaltung, einer das Leistungsversorgungs rauschen zurückweisenden Schaltung, die an einen Ausgang der Bandabstandsschaltung angeschlossen ist, einem Einheitsver stärkungspuffer mit einem ersten CMOS-Differentialverstär ker, dessen Eingang an den Ausgang der Bandabstandsschaltung angeschlossen ist und dessen Ausgang an den Eingang eines CMOS-Operations-Steilheits-Verstärkers angeschlossen ist, dessen Ausgang zu dem zweiten Eingang des ersten CMOS-Dif ferentialverstärkers und zu einem zweiten Eingang des CMOS-Operations-Steilheits-Verstärkers rückgekoppelt ist. Ein großer Kondensator ist an den Ausgang des Operations Steilheits-Verstärkers angeschlossen, um hochfrequente "glitches" zu absorbieren. (Der Puffer muß auf den Restwert eines glitch schnell ansprechen und den Kondensator auf des sen Anfangswert vor dem glitch wieder aufladen). Bei dem be schriebenen Ausführungsbeispiel der Erfindung beinhaltet die Bandabstandsschaltung einen ersten und zweiten NPN-Transi stor, die derart betrieben werden, daß sie unterschiedliche Stromdichten haben. Ein zweiter CMOS-Differentialverstärker ist mit seinen Eingangsanschlüssen an die Emitter des ersten und zweiten NPN-Transistors angeschlossen und hält die V _THERMAL-Spannung gleich dem Differenzwert der V _BE-Spannun gen des ersten und zweiten NPN-Transistors über die Basen des ersten und zweiten NPN-Transistors in Reaktion auf eine Rückkopplung von einem Ausgang des zweiten CMOS-Differen tialverstärkers. Ein Source-Folger-MOSFET, der durch den Ausgang des zweiten CMOS-Differentialverstärkers betrieben wird, ist an eine Zurückweisungsschaltung für das Leistungs versorgungsrauschen angeschlossen, die einen kaskoden-ge schalteten MOSFET zwischen einem positiven Leistungsversor gungsspannungsleiter und einem Drain des Source-Folger- MOSFET aufweist. Das Gate des Kaskoden-MOSFET ist mit dem Drain eines P-Kanal-Stromspiegelsteuer-MOSFET verbunden, der einen Strom des Source-Folger-MOSFETs durch einen P-Kanal- Stromspiegelausgang-MOSFET "spiegelt". Sprungartige Änderun gen der Leistungsversorgunsspannung werden erheblich durch ein Verhältnis von g _m des als Diode verschalteten N-Kanal- MOSFETs gedämpft, dessen Source mit der Source des Source- Folger-MOSFETs und dessen Drain mit dem Drain des P-Kanal- Stromspiegelausgang-MOSFETs verbunden sind, sowie des Wertes g _ds des P-Kanal-Stromspiegel-MOSFET.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen nä her erläutert. Es zeigen:

Fig. 1 ein schematisches Diagramm einer Bandabstandsschal tung mit einer Leistungsversorgungszurückweisungs schaltung gemäß der Erfindung;

Fig. 2 ein schematisches Diagramm einer Hochgeschwindig keits-Einheitsverstärkerpufferschaltung mit niedri ger Ausgangsimpedanz zum Puffern der durch die Band abstandsschaltung gemäß Fig. 1 erzeugten Bezugsspan nung zum Erzeugen einer stabilen, rauscharmen, impe danzarmen Bezugsspannung in einer CMOS-Schaltung;

Fig. 2A ein Blockdiagramm der Pufferschaltung gemäß Fig. 2.

Wie in Fig. 1 gezeigt ist, umfaßt eine Bandabstandsschaltung 23 zwei Darlington-geschaltete NPN-Transistoren 150, 151, die das Gate des N-Kanal-Eingangs-MOSFET 149 eines Differen tialverstärkers 163 treiben. Die Darlington-geschalteten NPN-Tansistoren 153, 154 treiben das Gate des N-Kanal-Ein gangs-MOSFET 152 des Differentialverstärkers 163 und haben Emitterflächen, die 1/8 der Emitterflächen der Transistoren 150, 151 betragen.

Die N-Kanal-Vorstrom-Transistoren mit an das Potential -V _CC angeschlossenen Sourceelektroden erzeugen gleiche Ströme durch die Transistoren 150, 151, 153, 154, so daß die Strom dichten in den Transistoren 153, 154 wesentlich höher als die Stromdichten in den Transistoren 150, 151 sind.

Ein Differentialverstärker 163 beinhaltet MOSFETs 149, 152 und Widerstände 157, 158 und treibt die N-Kanal-Eingangs- MOSFETs 161, 162 eines zweiten Differentialverstärkers 179. Ein Ausgang des Differentialverstärkers 179 auf den Leiter 188 treibt einen N-Kanal-Sourcefolger-Transistor 181, der eine Ausgangsbezugsspannung V _REF von ungefähr 2,75 Volt er zeugt. Die Spannung V _REF auf dem Leiter 171 wird zu dem Gate eines N-Kanal-Kaskode-geschalteten MOSFET 164 rückgekoppelt, um das Leistungsversorgungszurückweisungsverhältnis des Dif ferentialverstärkers 163 zu verbessern, und zu demjenigen eines P-Kanal-MOSFET 165, der für ein Sicherstellen der Schaltungsstartfunktion dient.

Die beiden als Diode geschalteten P-Kanal-MOSFETs 166 unter stützen gleichfalls den Schaltungsstartvorgang. Die V _REF-Spannung auf dem Leiter 171 verursacht gleichfalls einen Strom durch den Widerstand 167, den als Diode ge schalteten N-Kanal-MOSFET 168, den P-Kanal-MOSFET 169 und den N-Kanal-Stromspiegel-Steuerungs-MOSFET 148, der in Dio denschaltung angeordnet ist, welcher die Gate-Source-Span nung für alle anderen Stromspiegel-N-Kanal-MOSFETs liefert, deren Sourcen mit dem Potential -V _CC verbunden sind.

Die Spannung V _REF auf dem Leiter 171 erzeugt einen Strom durch die Widerstände 190, 191 zum Aufrechterhalten (mittels Rückkopplung) der Bandabstandsspannung an der Basis des NPN-Transistors 194. Diese Bandabstandsspannung V _BG ist die Summe der V _BE-Spannung des Transistors 194 und einer ver stärkten V _THERMAL-Spannung. Die V _THERMAL-Spannung setzt sich zusammen aus der Differenz zwischen der Summe der V _BE-Span nungen der Transistoren 150, 151 und der Summe der V _BE-Span nungen der Transistoren 153, 154 und wird über den Wider stand 196 erzeugt. Die Rückkopplung der Spannung V _REF durch den NPN-Transistor 194, den Widerstand 195 und den Leiter 159 führt dazu, daß durch die in Reihe geschalteten Diffe renzialverstärker 163, 179 die Gate-Source-Spannungen der N-Kanal-MOSFETs 149, 152 einander gleichgemacht werden, wo durch gewährleistet ist, daß die V _THERMAL-Spannung über den Widerstand 196 abfällt.

Der N-Kanal-Sourcefolger-MOSFET 181 hat ein Kanal-Breiten- Längen-Verhältnis, das ungefähr dem zehnfachen desjenigen des N-Kanal-MOSFETs 184 entspricht. Daher wird ungefähr 1/10 des Ausgangsstromes, der von dem Source-Folger-MOSFET 181 erzeugt wird, durch den MOSFET 184 und den N-Kanal-Kasko den-MOSFET 183 fließen und daraufhin "gespiegelt" durch den P-Kanal-Stromspiegelsteuer-MOSFET 182 und den P-Kanal-Strom spiegelausgang-MOSFET 185 in den als Diode verschalteten N-Kanal-MOSFET 186. Die V _GS-Spannung des MOSFET 186 liegt über die Leiter 171, 187 an.

Die Differenz zwischen der Spannung von V _GS des Transistors 186 und der Spannung V _GS des N-Kanal-MOSFET 180 ist die V _DS-Spannung des Source-Folger-Transistors 181. Diese Span nung beträgt ungefähr 200 Millivolt und hält den Source-Fol ger-MOSFET 181 in dem Stromsättigungsbereich seiner Be triebscharakteristik, wodurch eine niedrige Ausgangsimpedanz an dem Leiter 171 gewährleistet wird. Der Kaskoden-MOSFET 180 isoliert die V _DS-Spannung des Source-Folger-Transistors 181 gegenüber Rauschänderungen auf der Spannung +V _CC. Der Wert g _m des MQSFET 186 beträgt ungefähr das 75fache des Wertes g _ds des MOSFET 185, so daß ungefähr nur 1% des +V_CC-Rauschens auf dem Leiter 187 erscheinen kann. Daher wird eine wirksame Isolation der Spannung V _REF gegenüber einem derartigen +V _CC-Rauschen durch die Leistungsversor gungszurückweisungsschaltung 175 geschaffen.

Der Kondensator 178, der ungefähr 20 pF beträgt, jedoch auch auf ungefähr 0,1 Mikrofarad durch Parallelschalten eines äußeren Kondensators erhöht werden kann, kann verwendet wer den, um aus der Spannung V _REF das Rauschen zu filtern, das die Differentialverstärker 163 und 179 verstärkt wird. Jedoch verursacht eine Erhöhung der Kapazität des Kondensators 178 auf eine ausreichende Kapazität für eine Filterung derarti gen unerwünschten Rauschens aus der Spannung V _REF ein schlechtes Hochfrequenz-Leistungsversorgungszurückweisungs verhältnis von V _REF, solange die oben beschriebene Lei stungsversorgungszurückweisungsschaltung verwendet wird, da bei einem sprungartigen Ändern von +V _CC, welches an das Drain des MOSFET 181 gekoppelt wird, der große Wert des Kon densators 178 ein Ansprechen des Leiters 188 verhindert, so daß sich die Spannung V _REF in Reaktion auf eine Veränderung in der Spannung +V _CC ändert.

Wie nachfolgend unter Bezugnahme auf Fig. 2 beschrieben wird, wird die durch die Schaltung gem. Fig. 1 erzeugte V _REF-Spannung an das Gate des N-Kanal-Eingangs-MOSFET 100 eines Differentialverstärkers 140 angelegt. Die Source des MOSFET 100 ist mit der Source eines anderen N-Kanal-Ein gangs-MOSFET 104 verbunden. Die Sourcen der MOSFETs 100, 104 sind mit einer Konstantstromquelle 145 verbunden, die durch einen üblichen N-Kanal-Vorspannungs-MOSFET implementiert werden kann. Die Drains der MOSFETs 100, 104 sind an die Sources der N-Kanal-MOSFETs 101, 105, die als Kaskode ge schaltet sind, angeschlossen. Die Gates der MOSFETs 101, 105 sind an eine Vorspannung angeschlossen, um zu verhindern, daß die MOSFETs, 100, 104 in ihren "Trioden"-Bereich gehen. Das Drain des Kaskoden-MOSFET 101 ist an das Drain und an das Gate des P-Kanal-MOSFET 102 in Diodenschaltung ange schlossen, dessen Source an das Drain und das Gate des P-Kanal-Stromspiegelsteuer-MOSFET 138 angeschlossen ist, dessen Source mit der Spannung +V _CC verbunden ist. Das Drain des Kaskoden-MOSFET 105 ist mittels eines Leiters 120 an das Drain des P-Kanal-Kaskoden-MOSFET 103 und die Gates der N-Kanal-Sourcefolger-MOSFETs 106, 110 eines CMOS-Opera tions-Steilheits-Verstärkers 141 angeschlossen. Die Source des MOSFET 103 ist an das Drain des P-Kanal-Stromspiegelaus gang-MOSFET 139 angeschlossen, dessen Source an das Poten tial +V _CC und dessen Gate an das Gate des MOSFET 138 ange schlossen ist. Das Drain des MOSFET 106 ist an das Potential +V _CC angeschlossen.

Die Source des MOSFET 106 ist an die Source des P-Kanal- MOSFET 107 in Diodenschaltung angeschlossen, dessen Gate und Drain an die Konstantstromquelle 146 angeschlossen sind, welche ein N-Kanal-Vorspannungs-MOSFET sein kann. Das Gate und Drain des MOSFET 107 sind gleichfalls an das Gate des P-Kanal-MOSFET 112 angeschlossen, dessen Source mittels eines Leiters 121 an die Source des N-Kanal-MOSFET 110 ange schlossen ist.

Das Drain des MOSFET 110 ist an das Drain und das Gate des P-Kanal-Stromspiegel-Steuertransistors 108 angeschlossen, dessen Source mit dem Potential +V _CC verbunden ist. Das Drain und das Gate des MOSFET 108 sind gleichfalls mit dem Gate des P-Kanal-Stromspiegelausgangstransistors 109 verbun den, dessen Source mit dem Potential +V _CC verbunden ist. Das Drain des MOSFET 109 ist mit dem Gate und dem Drain des N-Kanal-MOSFET 117 verbunden, dessen Source mit dem Leiter 122 in Verbindung steht. Das Gate und Drain des MOSFET 117 sind gleichfalls mit dem Gate des N-Kanal-MOSFET 111 verbun den, dessen Drain an das Potential +V _CC angeschlossen ist. Die Source des N-Kanal-MOSFET 111 ist mit dem Leiter 121 verbunden.

Das Drain des MOSFET 112 ist mit dem Gate und Drain des MOSFET 114 und dem Gate des N-Kanal-MOSFET 115 verbunden. Die Sourcen der MOSFETs 114, 115 sind mit -V _CC verbunden. Das Drain des MOSFET 115 ist mit dem Gate und dem Drain des P-Kanal-MOSFET 116 und dem Gate des P-Kanal-MOSFET 113 ver bunden. Die Source des MOSFET 116 ist mit dem Leiter 122 verbunden. Die Source des P-Kanal-MOSFET 113 ist dem Leiter 121 verbunden, dessen Drain mit dem Potential -V _CC verbunden ist. Ein kleiner Widerstand R liegt zwischen dem Leiter 121 und dem Potential V _REFO. Die Ausgangsbezugsspannung V _REFO ist mit dem Gate des Eingangs-MOSFET 104 des Differenzial verstärkers 140 verbunden. Ein Übergangs-Unterdrückungs-Kon densator 210 kann zwischen dem Potential V _REFO und Masse ge schaltet sein.

Fig. 2A zeigt ein Blockdiagramm der Pufferschaltung 25 A gem. Fig. 2. Der Puffer beinhaltet einen Differentialverstärker 140 mit der Verstärkung A 1, der die Spannung V _REF empfängt, die von der Bandabstandsschaltung gemäß Fig. 1 erzeugt wird, an seinem nicht-ivertierenden Eingang. Der Ausgang des Ver stärkers 140 ist mit dem nicht-invertierenden Eingang eines Operations-Steilheits-Verstärkers 141 verbunden. Dessen Aus gang ist wiederum mit seinem invertierende Eingang verbun den. Der Übergangs-Unterdrückungs-Kondensator 210 kann an den V _REFO-Ausgang angeschlossen sein, falls dies nötig ist, um hochfrequente Glitches zu vermindern. Ein Puffer 25 A ist derart entworfen, daß der Kondensator 210 zusammen mit dem Widerstand R eine Hochfrequenzstabilität liefert. Ein Über gangsunterdrückungskondensator 210, dessen Kapazität etwa 10 Mikrofarad betragen kann, arbeitet als Ladungsreservoir, da mit die Pufferschaltung schnell auf Glitches in dem Poten tial V _REFO ansprechen kann. Das Potential V _REFO ist zu dem invertierenden Eingang des Verstärkers 140 rückgekoppelt.

Verstärkerstufen 140, 141 sind innerhalb der mit einer ge strichelten Linie gezeichneten Blocks gemäß Fig. 2 enthal ten. Kaskoden-MOSFETs 101, 105 verbessern die Gleichstrom präzision durch Aufrechterhalten von konstanten V _DS-Span nungen über den MOSFETs 100, 104. Der Ausgang des Differen tialverstärkers 140 ist an die Gates der N-Kanal-MOSFETS 106, 110 angeschlossen. Der Leiter 120 ist im wesentlichen der nicht-invertierende Eingang des Steilheits-Verstärkers 141, dessen Konfiguration eine gewisse Ähnlichkeit zu der Konfiguration einer bekannten Diamond-Folger-Schaltung hat, die für Fachleute bekannt ist. Der Leiter 121 bildet den invertierenden Eingang des Steilheits-Verstärkers 141 gem. Fig. 2. Das Verhältnis des Kanal-Breiten-Längen-Verhältnis ses des N-Kanal-MOSFETs 106 zu demjenigen des N-Kanal-MOSFET 110 gleicht dem Verhältnis des Kanal-Breiten-Längen-Verhält nis des P-Kanal-MOSFET 107 zu demjenigen des P-Kanal-MOSFET 112, um eine geeignete Vorspannung der MOSFETs 110, 112 zu schaffen.

Man kann erkennen, daß eine hohe Signalverstärkung bei offe ner Regelschleife von dem Leiter 121 zum Leiter 122 vor liegt. Die Ausgangsimpedanz des Verstärkers 141 in Rückkopp lungsschaltung entspricht im wesentlichen dem Widerstands wert der Parallelkombination der Ausgangsimpedanzen des N-Kanal-MOSFET 111 und des P-Kanal-MOSFET 113 geteilt durch die Signalverstärkung bei offener Regelschleife. Das Auftre ten einer hohen Signalverstärkung kann nachvollzogen werden, wenn man erkennt, daß bei fester Spannung auf dem Leiter 120 und einer Störung auf dem Knoten 121 die Signalströme von den Sourcen der MOSFETs 110, 112 fließen. Diese Signalströme fließen gleichfalls durch die Drains der MOSFETs 110, 112 und sind dementsprechend in einem Spiegelverhältnis, um mit der hohen parallelen Ausgangsimpedanz der MOSFETs 115, 109 auf dem Leiter 122 zu reagieren.

Der Widerstand R und der Übergangsunterdrückungskondensator 210 können derart bemessen sein, daß die Frequenzantwort der Stufe 141 vor der Frequenzantwort der Stufe 140 "ausrollt", um dadurch die Stabilität aufrecht zu erhalten. Der Opera tions-Steilheits-Verstärker 141 liegt innerhalb der Rück kopplungsschleife des Differentialverstärkers 140. Daher wird die niedrige Ausgangsimpedanz des Operations-Steil heits-Verstärkers 141 weiterhin durch das Verhältnis der Spannungsverstärkung bei offener Regelschleife des Opera tionsverstärkers 140 vermindert, um eine extrem niedrige Ausgangsimpedanz für die gesamte Pufferschaltung 25 A und eine schnelle Sprungantwort der Pufferschaltung zu schaffen, um Spannungsänderungen entgegen zu wirken, die auf den Aus gang der CMOS-Pufferschaltung 25 A einwirken.

Die oben beschriebene Bezugsspannungsschaltung erzeugt nied riges Rauschen und eine gute "Glitch-Festigkeit" an ihrem Ausgang und eine schnelle Einstellung auf "Glitches", die dem Ausgangssignal der Pufferschaltung 25 A überlagert sind. Die beschriebene Pufferschaltung isoliert in wirksamer Weise die Bandabstandsschaltung-Ausgangsspannung von Ausgangsüber gängen. Zwei oder mehrere Pufferschaltungen können an die gleiche Bandabstandsschaltung angeschlossen sein, um ein gu tes Folgeverhalten der beiden Bezugsspannungen an den Aus gängen der beiden Pufferschaltungen zu schaffen, mit einem hohen Grad von Isolation gegenüber einem "Übersprechen" zwi schen diesen.

Ferner liefert die beschriebene Pufferschaltung 25 A einen Betrieb bei niedrigem Rauschen bei Verwenden von hohen Ka nal-Breiten-Längen-Verhältnissen (d. h. ungefähr 300) und zeigt eine sehr gute ausgangsseitige Glitch-Festigkeit und ein schnelles Ansprechverhalten auf "Glitches", so daß diese Schaltung vielen Anwendungsfällen zugänglich ist.

Claims

1. Bezugsspannungsschaltung, die gegenüber einem Leistungs versorgungsrauschen unempfindlich ist, gekennzeichnet durch:

a) eine Bandabstandsschaltung (23) mit einem ersten und einem zweiten Transistor (150, 151, 153, 154), in denen Ströme von unterschiedlichen Stromdichten fließen, und mit einem Widerstand (196), der zwi schen einer Basis des ersten Transistors (150, 151) und einer Basis des zweiten Transistors (153, 154) geschaltet ist, und mit einer ersten FET-Differen tialverstärkerschaltung mit einem ersten und einem zweiten Eingangsanschluß, die an einen Emitter des ersten Transistors (150, 151) und an einen Emitter des zweiten Transistors (153, 154) angeschlossen sind;
b) einen ersten FET (181), dessen Gate mit einem Aus gang der ersten FET-Differentialverstärkerschaltung (163, 179) und dessen Source mit einem ersten Aus gangsleiter (171) verbunden ist, und der auf dem Ausgangsleiter eine erste Bezugsspannung (V _REF) erzeugt;
c) eine Rückkopplungseinrichtung (194, 195, 159), die an den Ausgang der ersten FET-Differenzialverstär kerschaltung (163) angeschlossen ist, um einen Teil der ersten Bezugsspannung zum Aufrechterhalten einer thermischen Spannung (V _THERMAL) über den Widerstand (196) anzulegen, die der Differenz zwischen einer Basis-Emitter-Spannung (V _BE) des ersten Transistors (150, 151) und einer Basis-Emitter-Spannung (V _BE) des zweiten Transistors (153, 154) gleicht, so daß gleiche Spannungen an dem ersten und zweiten Ein gangsanschluß (159, 160) aufrecht erhalten werden;
d) eine Zurückweisungsschaltung für das Rauschen der Leistungsversorgung, mit
- i. einem Kaskoden-FET (180), der ein Drain des ersten FET (181) mit einem ersten Spannungs versorgungsleiter (+V _CC) koppelt, und
- ii. mit einer Vorspannungsschaltung (182-187), die an den ersten Spannungsversorgungsleiter (+V _CC) und ein Gate des Kaskoden-FET (180) an geschlossen ist, um eine Vorspannung an dem Gate des Kaskoden-FET (180) zu erzeugen, wobei die Vorspannungsschaltung eine Einrichtung zum Dämpfen von Rauschen auf dem ersten Spannungs versorgungsleiter (+V _CC) aufweist, damit dieses nur in gedämpfter Form das Gate des Kaskoden- FET (180) erreicht.

2. Bezugsspannungsschaltung nach Anspruch 1, dadurch gekenn zeichnet, daß die Dämpfungseinrichtung eine Spannungsteilerschal tung (185, 186) aufweist, die zwischen dem ersten Span nungsversorgungsleiter (+V _CC) und dem ersten Ausgangs leiter (171) geschaltet ist, wobei die Spannungsteiler schaltung einen Ausgang hat, der mit dem Gate des Kas koden-FET (180) gekoppelt ist.

3. Bezugsspannungsschaltung nach Anspruch 2, gekennzeichnet durch eine Einheitsverstärkerpufferschaltung mit

i. einer zweiten FET-Differentialverstärkerschaltung (140) mit einem nicht-invertierenden Eingang, der mit dem ersten Ausgangsleiter (171) verbunden ist, und einem einzigen Ausgangsleiter (120);
ii. mit einem FET-Operations-Steilheits-Verstärker (141), dessen nicht-invertierender Eingang mit dem einzigen Ausgangsleiter (120) verbunden ist, und dessen Ausgang mit einem invertierenden Eingang der zweiten FET-Differentialverstärkerschaltung und mit einem invertierenden Eingang des FET-Operations- Steilheits-Verstärkers (141) verbunden sind.

4. Verfahren zum Erzeugen einer stabilen, rauscharmen Be zugsspannung von einer Quelle mit niedriger Impedanz, ge kennzeichnet durch folgende Verfahrensschritte:

a) Aufrechterhalten unterschiedlicher Stromdichten in einem ersten und in einem zweiten Bipolartransistor und Aufrechterhalten einer thermischen Spannung (V _THERMAL) über die Basen des ersten und zweiten Bi polartransistors mittels eines ersten CMOS-Differen zialverstärkers mit einem ausgangsseitigen Source- Folger-FET;
b) Erzeugen einer ersten Bezugsspannung an einer Source des ausgangsseitigen Source-Folger-FETs;
c) Anlegen eines Teiles der ersten Bezugsspannung über einen Widerstand, der mit den Basen des ersten und zweiten Bipolartransistors verbunden ist, wobei die Emitter des ersten und zweiten Transistors mit den Eingängen des ersten CMOS-Differentialverstärkers verbunden sind; und
d) Abhalten von Leistungsversorgungsänderungen von der ersten Bezugsspannung durch
- i. Koppeln eines Drain des ausgangsseitigen Source-Folger-FETs mit einem ersten Versor gungsspannungsleiter mittels eines Kaskoden-FET und
- ii. Erzeugen einer Gatespannung des Kaskoden-FET durch Teilen einer Spannungsdifferenz zwischen dem ersten Spannungsversorgungsleiter und dem ersten Bezugsspannungsleiter, so daß lediglich ein kleiner Bruchteil einer jeden Änderung der Versorgungsspannung auf dem Versorgungsspan nungsleiter an das Gate des Kaskoden-FETs gekop pelt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt (b) (ii) den Verfahrensschritt des Spiegelns eines Drainstromes in dem ausgangsseitigen Source-Folger- FET durch eine Spannungsteilerschaltung mit einem aus gangsseitigen Stromspiegel-FET, dessen Drain mit dem Gate des Kaskoden-FET gekoppelt ist, aufweist.

6. Verfahren nach Anspruch 5, gekennzeichnet durch folgende Verfahrensschritte:

i. Puffern der ersten Bezugsspannung durch Anlegen derselben an einen Eingang eines zweiten CMOS-Dif ferentialverstärkers,
ii. Anlegen des Ausganges des zweiten CMOS-Differen tialverstärkers an einen Eingang eines CMOS-Ope rations-Steilheits-Verstärkers,
iii. Anlegen eines Ausganges eines ausgangsseitigen Lei ters des CMOS-Operations-Steilheits-Verstärkers an einen anderen Eingang des zweiten CMOS-Differen tialverstärkers, und
iv. Erzeugen einer Stromspiegelschaltung, die auf die Ausgangsspannung des CMOS-Operations-Steilheits- Verstärkers anspricht, um die Gates eines N-Ka nal-Hochzieh-FET und eines P-Kanal-Herabzieh-FET zu steuern, deren Sources mit dem Ausgangsleiter ver bunden sind, um auf diese Weise eine niedrige Aus gangsimpedanz an dem Ausgangsleiter und ein schnel les Antwortverhalten zu schaffen, um Spannungen entgegenzuwirken, die auf den Ausgangsleiter ein wirken.