DE4002676A1 - Bezugsspannungsschaltung und verfahren zum erzeugen einer bezugsspannung - Google Patents
Bezugsspannungsschaltung und verfahren zum erzeugen einer bezugsspannungInfo
- Publication number
- DE4002676A1 DE4002676A1 DE4002676A DE4002676A DE4002676A1 DE 4002676 A1 DE4002676 A1 DE 4002676A1 DE 4002676 A DE4002676 A DE 4002676A DE 4002676 A DE4002676 A DE 4002676A DE 4002676 A1 DE4002676 A1 DE 4002676A1
- Authority
- DE
- Germany
- Prior art keywords
- fet
- voltage
- output
- circuit
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/467—Sources with noise compensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die vorliegende Erfindung betrifft eine Bezugsspannungs
schaltung nach dem Oberbegriff des Patentanspruchs 1 und ein
Verfahren zum Erzeugen einer Bezugsspannung nach dem Oberbe
griff des Patentanspruchs 4.
Insbesondere befaßt sich die Erfindung mit einer CMOS-Band
abstands-Schaltung und einer Pufferverstärkerschaltung zum
Erzeugen einer rauscharmen, stabilen Bezugsspannung, die
frei von einem Leistunsversorgungsrauschen ist und unem
pfindlich gegenüber Übergangssignalen auf dem Ausgangsleiter
ist.
Bandabstandsschaltungen werden typischerweise in integrier
ten Schaltungen verwendet, um stabile Bezugsspannungen zu
erzeugen, die unabhängig von einer absoluten Temperatur
sind. Eine Bandabstandsschaltung erzeugt eine Spannung
V THERMAL , die proportional zur Temperatur und eine Funktion
der Differenz in den V BE -Spannungen von zwei Transistoren
ist, die bei unterschiedlichen Stromdichten arbeiten. Die
Spannung V THERMAL wird durch eine Widerstandsmultiplizierer
schaltung auf einen Spannungswert mit einem Temperatur
koeffizienten von +2 Millivolt pro Grad Celsius verstärkt,
wobei diese Spannung mit einer VBE-Spannung eines NPN-Tran
sistors aufaddiert wird, welcher einen Temperaturkoeffi
zienten von -2 Millivolt pro Grad Celsius hat. Durch die
Summation entsteht eine Bandabstandsschaltung, die tempera
turunabhängig ist. Bandabstandsschaltungen werden in breiten
Anwendungsbereichen in bipolaren integrierten Schaltungen
eingesetzt. Es besteht daher ein Bedarf an stabilen Bezugs
spannungsschaltungen in integrierten CMOS-Schaltungen. Eini
ge Bandabstandsschaltungen wurden in integrierten CMOS-
Schaltungen mit NPN-Transistoren implementiert.
CMOS-Schaltungen sind dafür bekannt, daß sie relativ em
pfindlich gegenüber sprungartigen hochfrequenten Versor
gungsspannungsänderungen sind, d. h. gegenüber einem Lei
stungsversorgungsrauschen. Eine Schaltungstechnik zum Ver
meiden von Einflüssen von Spannungsversorgungsrauschen ist
die Verwendung von sogenannten Kaskoden-geschalteten Feld
effekttransistoren (FETs), die in Reihe zwischen einem Lei
stungsspannungsversorgungsbus und dem Drain eines FET ge
schaltet sind, das gegenüber den Wirkungen eines Leistungs
versorgungsrauschens zu isolieren ist. Das Gate des Kasko
den-Transistors ist an eine geeignete Bezugsspannung ange
schlossen, die sich nur geringfügig verglichen mit der Lei
stungsversorgungsspannung ändert. Es ist besonders wichtig,
im wesentlichen die Wirkungen des Leistungsversorgungsrau
schens auf innere Bezugsspannungen zu beseitigen, die in den
CMOS-Schaltungen erzeugt werden.
Eine grundlegende Anforderung an jegliche innere Bezugsspan
nungsquelle in einer integrierten CMOS-Schaltung, in der
"Übergangslasten" an die Bezugsspannungsquelle angeschaltet
werden, besteht darin, daß diese eine niedrige Ausgangsimpe
danz hat, um eine Bezugsspannung zu erzeugen, die ver
gleichsweise "immun" gegenüber dem Rauschen ist, das auf die
Bezugsspannungsquelle aufgekoppelt wird.
Gegenüber diesem Stand der Technik liegt der vorliegenden
Erfindung die Aufgabe zugrunde, eine Bezugsspannungsschal
tung sowie ein Verfahren zum Erzeugen einer Bezugsspannung
der eingangs genannten Art so weiter zu bilden, daß eine
schnelle Anpassung an ausgangsseitige Laständerungen er
reicht wird.
Diese Aufgabe wird erfindungsgemäß durch eine Bezugsspan
nungsschaltung nach dem Oberbegriff des Patentanspruchs 1
mit den im kennzeichnenden Teil des Patentanspruchs 1 ange
gebenen Merkmalen und durch ein Verfahren nach dem Oberbe
griff des Patentanspruchs 4 mit den im kennzeichnenden Teil
des Patentanspruchs 4 angegebenen Merkmalen gelöst.
Die Erfindung schafft eine Pufferschaltung mit einer niedri
gen Ausgangsimpedanz, die sehr schnell auf Laständerungen an
ihrem Ausgangsknoten anspricht.
Die Erfindung liefert eine stabile, rauscharme Bezugsspan
nung mit niedriger Ausgangsimpedanz in einer integrierten
CMOS-Schaltung.
Kurz gesagt schafft die Erfindung gemäß einem ihrer Ausfüh
rungsbeispiele eine stabile, rauscharme CMOS-Bezugsspan
nungsschaltung mit niedriger Ausgangsimpedanz, mit einer
Bandabstandsschaltung, einer das Leistungsversorgungs
rauschen zurückweisenden Schaltung, die an einen Ausgang der
Bandabstandsschaltung angeschlossen ist, einem Einheitsver
stärkungspuffer mit einem ersten CMOS-Differentialverstär
ker, dessen Eingang an den Ausgang der Bandabstandsschaltung
angeschlossen ist und dessen Ausgang an den Eingang eines
CMOS-Operations-Steilheits-Verstärkers angeschlossen ist,
dessen Ausgang zu dem zweiten Eingang des ersten CMOS-Dif
ferentialverstärkers und zu einem zweiten Eingang des
CMOS-Operations-Steilheits-Verstärkers rückgekoppelt ist.
Ein großer Kondensator ist an den Ausgang des Operations
Steilheits-Verstärkers angeschlossen, um hochfrequente
"glitches" zu absorbieren. (Der Puffer muß auf den Restwert
eines glitch schnell ansprechen und den Kondensator auf des
sen Anfangswert vor dem glitch wieder aufladen). Bei dem be
schriebenen Ausführungsbeispiel der Erfindung beinhaltet die
Bandabstandsschaltung einen ersten und zweiten NPN-Transi
stor, die derart betrieben werden, daß sie unterschiedliche
Stromdichten haben. Ein zweiter CMOS-Differentialverstärker
ist mit seinen Eingangsanschlüssen an die Emitter des ersten
und zweiten NPN-Transistors angeschlossen und hält die
V THERMAL -Spannung gleich dem Differenzwert der V BE -Spannun
gen des ersten und zweiten NPN-Transistors über die Basen
des ersten und zweiten NPN-Transistors in Reaktion auf eine
Rückkopplung von einem Ausgang des zweiten CMOS-Differen
tialverstärkers. Ein Source-Folger-MOSFET, der durch den
Ausgang des zweiten CMOS-Differentialverstärkers betrieben
wird, ist an eine Zurückweisungsschaltung für das Leistungs
versorgungsrauschen angeschlossen, die einen kaskoden-ge
schalteten MOSFET zwischen einem positiven Leistungsversor
gungsspannungsleiter und einem Drain des Source-Folger-
MOSFET aufweist. Das Gate des Kaskoden-MOSFET ist mit dem
Drain eines P-Kanal-Stromspiegelsteuer-MOSFET verbunden, der
einen Strom des Source-Folger-MOSFETs durch einen P-Kanal-
Stromspiegelausgang-MOSFET "spiegelt". Sprungartige Änderun
gen der Leistungsversorgunsspannung werden erheblich durch
ein Verhältnis von g m des als Diode verschalteten N-Kanal-
MOSFETs gedämpft, dessen Source mit der Source des Source-
Folger-MOSFETs und dessen Drain mit dem Drain des P-Kanal-
Stromspiegelausgang-MOSFETs verbunden sind, sowie des Wertes
g ds des P-Kanal-Stromspiegel-MOSFET.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die Zeichnungen nä
her erläutert. Es zeigen:
Fig. 1 ein schematisches Diagramm einer Bandabstandsschal
tung mit einer Leistungsversorgungszurückweisungs
schaltung gemäß der Erfindung;
Fig. 2 ein schematisches Diagramm einer Hochgeschwindig
keits-Einheitsverstärkerpufferschaltung mit niedri
ger Ausgangsimpedanz zum Puffern der durch die Band
abstandsschaltung gemäß Fig. 1 erzeugten Bezugsspan
nung zum Erzeugen einer stabilen, rauscharmen, impe
danzarmen Bezugsspannung in einer CMOS-Schaltung;
Fig. 2A ein Blockdiagramm der Pufferschaltung gemäß Fig. 2.
Wie in Fig. 1 gezeigt ist, umfaßt eine Bandabstandsschaltung
23 zwei Darlington-geschaltete NPN-Transistoren 150, 151,
die das Gate des N-Kanal-Eingangs-MOSFET 149 eines Differen
tialverstärkers 163 treiben. Die Darlington-geschalteten
NPN-Tansistoren 153, 154 treiben das Gate des N-Kanal-Ein
gangs-MOSFET 152 des Differentialverstärkers 163 und haben
Emitterflächen, die 1/8 der Emitterflächen der Transistoren
150, 151 betragen.
Die N-Kanal-Vorstrom-Transistoren mit an das Potential -V CC
angeschlossenen Sourceelektroden erzeugen gleiche Ströme
durch die Transistoren 150, 151, 153, 154, so daß die Strom
dichten in den Transistoren 153, 154 wesentlich höher als
die Stromdichten in den Transistoren 150, 151 sind.
Ein Differentialverstärker 163 beinhaltet MOSFETs 149, 152
und Widerstände 157, 158 und treibt die N-Kanal-Eingangs-
MOSFETs 161, 162 eines zweiten Differentialverstärkers 179.
Ein Ausgang des Differentialverstärkers 179 auf den Leiter
188 treibt einen N-Kanal-Sourcefolger-Transistor 181, der
eine Ausgangsbezugsspannung V REF von ungefähr 2,75 Volt er
zeugt. Die Spannung V REF auf dem Leiter 171 wird zu dem Gate
eines N-Kanal-Kaskode-geschalteten MOSFET 164 rückgekoppelt,
um das Leistungsversorgungszurückweisungsverhältnis des Dif
ferentialverstärkers 163 zu verbessern, und zu demjenigen
eines P-Kanal-MOSFET 165, der für ein Sicherstellen der
Schaltungsstartfunktion dient.
Die beiden als Diode geschalteten P-Kanal-MOSFETs 166 unter
stützen gleichfalls den Schaltungsstartvorgang. Die
V REF -Spannung auf dem Leiter 171 verursacht gleichfalls
einen Strom durch den Widerstand 167, den als Diode ge
schalteten N-Kanal-MOSFET 168, den P-Kanal-MOSFET 169 und
den N-Kanal-Stromspiegel-Steuerungs-MOSFET 148, der in Dio
denschaltung angeordnet ist, welcher die Gate-Source-Span
nung für alle anderen Stromspiegel-N-Kanal-MOSFETs liefert,
deren Sourcen mit dem Potential -V CC verbunden sind.
Die Spannung V REF auf dem Leiter 171 erzeugt einen Strom
durch die Widerstände 190, 191 zum Aufrechterhalten (mittels
Rückkopplung) der Bandabstandsspannung an der Basis des
NPN-Transistors 194. Diese Bandabstandsspannung V BG ist die
Summe der V BE -Spannung des Transistors 194 und einer ver
stärkten V THERMAL -Spannung. Die V THERMAL -Spannung setzt sich
zusammen aus der Differenz zwischen der Summe der V BE -Span
nungen der Transistoren 150, 151 und der Summe der V BE -Span
nungen der Transistoren 153, 154 und wird über den Wider
stand 196 erzeugt. Die Rückkopplung der Spannung V REF durch
den NPN-Transistor 194, den Widerstand 195 und den Leiter
159 führt dazu, daß durch die in Reihe geschalteten Diffe
renzialverstärker 163, 179 die Gate-Source-Spannungen der
N-Kanal-MOSFETs 149, 152 einander gleichgemacht werden, wo
durch gewährleistet ist, daß die V THERMAL -Spannung über den
Widerstand 196 abfällt.
Der N-Kanal-Sourcefolger-MOSFET 181 hat ein Kanal-Breiten-
Längen-Verhältnis, das ungefähr dem zehnfachen desjenigen
des N-Kanal-MOSFETs 184 entspricht. Daher wird ungefähr 1/10
des Ausgangsstromes, der von dem Source-Folger-MOSFET 181
erzeugt wird, durch den MOSFET 184 und den N-Kanal-Kasko
den-MOSFET 183 fließen und daraufhin "gespiegelt" durch den
P-Kanal-Stromspiegelsteuer-MOSFET 182 und den P-Kanal-Strom
spiegelausgang-MOSFET 185 in den als Diode verschalteten
N-Kanal-MOSFET 186. Die V GS -Spannung des MOSFET 186 liegt
über die Leiter 171, 187 an.
Die Differenz zwischen der Spannung von V GS des Transistors
186 und der Spannung V GS des N-Kanal-MOSFET 180 ist die
V DS-Spannung des Source-Folger-Transistors 181. Diese Span
nung beträgt ungefähr 200 Millivolt und hält den Source-Fol
ger-MOSFET 181 in dem Stromsättigungsbereich seiner Be
triebscharakteristik, wodurch eine niedrige Ausgangsimpedanz
an dem Leiter 171 gewährleistet wird. Der Kaskoden-MOSFET
180 isoliert die V DS -Spannung des Source-Folger-Transistors
181 gegenüber Rauschänderungen auf der Spannung +V CC . Der
Wert g m des MQSFET 186 beträgt ungefähr das 75fache des
Wertes g ds des MOSFET 185, so daß ungefähr nur 1% des
+VCC-Rauschens auf dem Leiter 187 erscheinen kann. Daher
wird eine wirksame Isolation der Spannung V REF gegenüber
einem derartigen +V CC -Rauschen durch die Leistungsversor
gungszurückweisungsschaltung 175 geschaffen.
Der Kondensator 178, der ungefähr 20 pF beträgt, jedoch auch
auf ungefähr 0,1 Mikrofarad durch Parallelschalten eines
äußeren Kondensators erhöht werden kann, kann verwendet wer
den, um aus der Spannung V REF das Rauschen zu filtern, das
die Differentialverstärker 163 und 179 verstärkt wird. Jedoch
verursacht eine Erhöhung der Kapazität des Kondensators 178
auf eine ausreichende Kapazität für eine Filterung derarti
gen unerwünschten Rauschens aus der Spannung V REF ein
schlechtes Hochfrequenz-Leistungsversorgungszurückweisungs
verhältnis von V REF , solange die oben beschriebene Lei
stungsversorgungszurückweisungsschaltung verwendet wird, da
bei einem sprungartigen Ändern von +V CC , welches an das
Drain des MOSFET 181 gekoppelt wird, der große Wert des Kon
densators 178 ein Ansprechen des Leiters 188 verhindert, so
daß sich die Spannung V REF in Reaktion auf eine Veränderung
in der Spannung +V CC ändert.
Wie nachfolgend unter Bezugnahme auf Fig. 2 beschrieben
wird, wird die durch die Schaltung gem. Fig. 1 erzeugte
V REF -Spannung an das Gate des N-Kanal-Eingangs-MOSFET 100
eines Differentialverstärkers 140 angelegt. Die Source des
MOSFET 100 ist mit der Source eines anderen N-Kanal-Ein
gangs-MOSFET 104 verbunden. Die Sourcen der MOSFETs 100, 104
sind mit einer Konstantstromquelle 145 verbunden, die durch
einen üblichen N-Kanal-Vorspannungs-MOSFET implementiert
werden kann. Die Drains der MOSFETs 100, 104 sind an die
Sources der N-Kanal-MOSFETs 101, 105, die als Kaskode ge
schaltet sind, angeschlossen. Die Gates der MOSFETs 101, 105
sind an eine Vorspannung angeschlossen, um zu verhindern,
daß die MOSFETs, 100, 104 in ihren "Trioden"-Bereich gehen.
Das Drain des Kaskoden-MOSFET 101 ist an das Drain und an
das Gate des P-Kanal-MOSFET 102 in Diodenschaltung ange
schlossen, dessen Source an das Drain und das Gate des
P-Kanal-Stromspiegelsteuer-MOSFET 138 angeschlossen ist,
dessen Source mit der Spannung +V CC verbunden ist. Das Drain
des Kaskoden-MOSFET 105 ist mittels eines Leiters 120 an das
Drain des P-Kanal-Kaskoden-MOSFET 103 und die Gates der
N-Kanal-Sourcefolger-MOSFETs 106, 110 eines CMOS-Opera
tions-Steilheits-Verstärkers 141 angeschlossen. Die Source
des MOSFET 103 ist an das Drain des P-Kanal-Stromspiegelaus
gang-MOSFET 139 angeschlossen, dessen Source an das Poten
tial +V CC und dessen Gate an das Gate des MOSFET 138 ange
schlossen ist. Das Drain des MOSFET 106 ist an das Potential
+V CC angeschlossen.
Die Source des MOSFET 106 ist an die Source des P-Kanal-
MOSFET 107 in Diodenschaltung angeschlossen, dessen Gate
und Drain an die Konstantstromquelle 146 angeschlossen sind,
welche ein N-Kanal-Vorspannungs-MOSFET sein kann. Das Gate
und Drain des MOSFET 107 sind gleichfalls an das Gate des
P-Kanal-MOSFET 112 angeschlossen, dessen Source mittels
eines Leiters 121 an die Source des N-Kanal-MOSFET 110 ange
schlossen ist.
Das Drain des MOSFET 110 ist an das Drain und das Gate des
P-Kanal-Stromspiegel-Steuertransistors 108 angeschlossen,
dessen Source mit dem Potential +V CC verbunden ist. Das
Drain und das Gate des MOSFET 108 sind gleichfalls mit dem
Gate des P-Kanal-Stromspiegelausgangstransistors 109 verbun
den, dessen Source mit dem Potential +V CC verbunden ist. Das
Drain des MOSFET 109 ist mit dem Gate und dem Drain des
N-Kanal-MOSFET 117 verbunden, dessen Source mit dem Leiter
122 in Verbindung steht. Das Gate und Drain des MOSFET 117
sind gleichfalls mit dem Gate des N-Kanal-MOSFET 111 verbun
den, dessen Drain an das Potential +V CC angeschlossen ist.
Die Source des N-Kanal-MOSFET 111 ist mit dem Leiter 121
verbunden.
Das Drain des MOSFET 112 ist mit dem Gate und Drain des
MOSFET 114 und dem Gate des N-Kanal-MOSFET 115 verbunden.
Die Sourcen der MOSFETs 114, 115 sind mit -V CC verbunden.
Das Drain des MOSFET 115 ist mit dem Gate und dem Drain des
P-Kanal-MOSFET 116 und dem Gate des P-Kanal-MOSFET 113 ver
bunden. Die Source des MOSFET 116 ist mit dem Leiter 122
verbunden. Die Source des P-Kanal-MOSFET 113 ist dem Leiter
121 verbunden, dessen Drain mit dem Potential -V CC verbunden
ist. Ein kleiner Widerstand R liegt zwischen dem Leiter 121
und dem Potential V REFO . Die Ausgangsbezugsspannung V REFO
ist mit dem Gate des Eingangs-MOSFET 104 des Differenzial
verstärkers 140 verbunden. Ein Übergangs-Unterdrückungs-Kon
densator 210 kann zwischen dem Potential V REFO und Masse ge
schaltet sein.
Fig. 2A zeigt ein Blockdiagramm der Pufferschaltung 25 A gem.
Fig. 2. Der Puffer beinhaltet einen Differentialverstärker
140 mit der Verstärkung A 1, der die Spannung V REF empfängt,
die von der Bandabstandsschaltung gemäß Fig. 1 erzeugt wird,
an seinem nicht-ivertierenden Eingang. Der Ausgang des Ver
stärkers 140 ist mit dem nicht-invertierenden Eingang eines
Operations-Steilheits-Verstärkers 141 verbunden. Dessen Aus
gang ist wiederum mit seinem invertierende Eingang verbun
den. Der Übergangs-Unterdrückungs-Kondensator 210 kann an
den V REFO -Ausgang angeschlossen sein, falls dies nötig ist,
um hochfrequente Glitches zu vermindern. Ein Puffer 25 A ist
derart entworfen, daß der Kondensator 210 zusammen mit dem
Widerstand R eine Hochfrequenzstabilität liefert. Ein Über
gangsunterdrückungskondensator 210, dessen Kapazität etwa 10
Mikrofarad betragen kann, arbeitet als Ladungsreservoir, da
mit die Pufferschaltung schnell auf Glitches in dem Poten
tial V REFO ansprechen kann. Das Potential V REFO ist zu dem
invertierenden Eingang des Verstärkers 140 rückgekoppelt.
Verstärkerstufen 140, 141 sind innerhalb der mit einer ge
strichelten Linie gezeichneten Blocks gemäß Fig. 2 enthal
ten. Kaskoden-MOSFETs 101, 105 verbessern die Gleichstrom
präzision durch Aufrechterhalten von konstanten V DS -Span
nungen über den MOSFETs 100, 104. Der Ausgang des Differen
tialverstärkers 140 ist an die Gates der N-Kanal-MOSFETS
106, 110 angeschlossen. Der Leiter 120 ist im wesentlichen
der nicht-invertierende Eingang des Steilheits-Verstärkers
141, dessen Konfiguration eine gewisse Ähnlichkeit zu der
Konfiguration einer bekannten Diamond-Folger-Schaltung hat,
die für Fachleute bekannt ist. Der Leiter 121 bildet den
invertierenden Eingang des Steilheits-Verstärkers 141 gem.
Fig. 2. Das Verhältnis des Kanal-Breiten-Längen-Verhältnis
ses des N-Kanal-MOSFETs 106 zu demjenigen des N-Kanal-MOSFET
110 gleicht dem Verhältnis des Kanal-Breiten-Längen-Verhält
nis des P-Kanal-MOSFET 107 zu demjenigen des P-Kanal-MOSFET
112, um eine geeignete Vorspannung der MOSFETs 110, 112 zu
schaffen.
Man kann erkennen, daß eine hohe Signalverstärkung bei offe
ner Regelschleife von dem Leiter 121 zum Leiter 122 vor
liegt. Die Ausgangsimpedanz des Verstärkers 141 in Rückkopp
lungsschaltung entspricht im wesentlichen dem Widerstands
wert der Parallelkombination der Ausgangsimpedanzen des
N-Kanal-MOSFET 111 und des P-Kanal-MOSFET 113 geteilt durch
die Signalverstärkung bei offener Regelschleife. Das Auftre
ten einer hohen Signalverstärkung kann nachvollzogen werden,
wenn man erkennt, daß bei fester Spannung auf dem Leiter 120
und einer Störung auf dem Knoten 121 die Signalströme von
den Sourcen der MOSFETs 110, 112 fließen. Diese Signalströme
fließen gleichfalls durch die Drains der MOSFETs 110, 112
und sind dementsprechend in einem Spiegelverhältnis, um mit
der hohen parallelen Ausgangsimpedanz der MOSFETs 115, 109
auf dem Leiter 122 zu reagieren.
Der Widerstand R und der Übergangsunterdrückungskondensator
210 können derart bemessen sein, daß die Frequenzantwort der
Stufe 141 vor der Frequenzantwort der Stufe 140 "ausrollt",
um dadurch die Stabilität aufrecht zu erhalten. Der Opera
tions-Steilheits-Verstärker 141 liegt innerhalb der Rück
kopplungsschleife des Differentialverstärkers 140. Daher
wird die niedrige Ausgangsimpedanz des Operations-Steil
heits-Verstärkers 141 weiterhin durch das Verhältnis der
Spannungsverstärkung bei offener Regelschleife des Opera
tionsverstärkers 140 vermindert, um eine extrem niedrige
Ausgangsimpedanz für die gesamte Pufferschaltung 25 A und
eine schnelle Sprungantwort der Pufferschaltung zu schaffen,
um Spannungsänderungen entgegen zu wirken, die auf den Aus
gang der CMOS-Pufferschaltung 25 A einwirken.
Die oben beschriebene Bezugsspannungsschaltung erzeugt nied
riges Rauschen und eine gute "Glitch-Festigkeit" an ihrem
Ausgang und eine schnelle Einstellung auf "Glitches", die
dem Ausgangssignal der Pufferschaltung 25 A überlagert sind.
Die beschriebene Pufferschaltung isoliert in wirksamer Weise
die Bandabstandsschaltung-Ausgangsspannung von Ausgangsüber
gängen. Zwei oder mehrere Pufferschaltungen können an die
gleiche Bandabstandsschaltung angeschlossen sein, um ein gu
tes Folgeverhalten der beiden Bezugsspannungen an den Aus
gängen der beiden Pufferschaltungen zu schaffen, mit einem
hohen Grad von Isolation gegenüber einem "Übersprechen" zwi
schen diesen.
Ferner liefert die beschriebene Pufferschaltung 25 A einen
Betrieb bei niedrigem Rauschen bei Verwenden von hohen Ka
nal-Breiten-Längen-Verhältnissen (d. h. ungefähr 300) und
zeigt eine sehr gute ausgangsseitige Glitch-Festigkeit und
ein schnelles Ansprechverhalten auf "Glitches", so daß diese
Schaltung vielen Anwendungsfällen zugänglich ist.
Claims (6)
1. Bezugsspannungsschaltung, die gegenüber einem Leistungs
versorgungsrauschen unempfindlich ist, gekennzeichnet
durch:
- a) eine Bandabstandsschaltung (23) mit einem ersten und einem zweiten Transistor (150, 151, 153, 154), in denen Ströme von unterschiedlichen Stromdichten fließen, und mit einem Widerstand (196), der zwi schen einer Basis des ersten Transistors (150, 151) und einer Basis des zweiten Transistors (153, 154) geschaltet ist, und mit einer ersten FET-Differen tialverstärkerschaltung mit einem ersten und einem zweiten Eingangsanschluß, die an einen Emitter des ersten Transistors (150, 151) und an einen Emitter des zweiten Transistors (153, 154) angeschlossen sind;
- b) einen ersten FET (181), dessen Gate mit einem Aus gang der ersten FET-Differentialverstärkerschaltung (163, 179) und dessen Source mit einem ersten Aus gangsleiter (171) verbunden ist, und der auf dem Ausgangsleiter eine erste Bezugsspannung (V REF ) erzeugt;
- c) eine Rückkopplungseinrichtung (194, 195, 159), die an den Ausgang der ersten FET-Differenzialverstär kerschaltung (163) angeschlossen ist, um einen Teil der ersten Bezugsspannung zum Aufrechterhalten einer thermischen Spannung (V THERMAL ) über den Widerstand (196) anzulegen, die der Differenz zwischen einer Basis-Emitter-Spannung (V BE ) des ersten Transistors (150, 151) und einer Basis-Emitter-Spannung (V BE ) des zweiten Transistors (153, 154) gleicht, so daß gleiche Spannungen an dem ersten und zweiten Ein gangsanschluß (159, 160) aufrecht erhalten werden;
- d) eine Zurückweisungsschaltung für das Rauschen der
Leistungsversorgung, mit
- i. einem Kaskoden-FET (180), der ein Drain des ersten FET (181) mit einem ersten Spannungs versorgungsleiter (+V CC ) koppelt, und
- ii. mit einer Vorspannungsschaltung (182-187), die an den ersten Spannungsversorgungsleiter (+V CC ) und ein Gate des Kaskoden-FET (180) an geschlossen ist, um eine Vorspannung an dem Gate des Kaskoden-FET (180) zu erzeugen, wobei die Vorspannungsschaltung eine Einrichtung zum Dämpfen von Rauschen auf dem ersten Spannungs versorgungsleiter (+V CC ) aufweist, damit dieses nur in gedämpfter Form das Gate des Kaskoden- FET (180) erreicht.
2. Bezugsspannungsschaltung nach Anspruch 1, dadurch gekenn
zeichnet,
daß die Dämpfungseinrichtung eine Spannungsteilerschal
tung (185, 186) aufweist, die zwischen dem ersten Span
nungsversorgungsleiter (+V CC ) und dem ersten Ausgangs
leiter (171) geschaltet ist, wobei die Spannungsteiler
schaltung einen Ausgang hat, der mit dem Gate des Kas
koden-FET (180) gekoppelt ist.
3. Bezugsspannungsschaltung nach Anspruch 2, gekennzeichnet
durch
eine Einheitsverstärkerpufferschaltung mit
- i. einer zweiten FET-Differentialverstärkerschaltung (140) mit einem nicht-invertierenden Eingang, der mit dem ersten Ausgangsleiter (171) verbunden ist, und einem einzigen Ausgangsleiter (120);
- ii. mit einem FET-Operations-Steilheits-Verstärker (141), dessen nicht-invertierender Eingang mit dem einzigen Ausgangsleiter (120) verbunden ist, und dessen Ausgang mit einem invertierenden Eingang der zweiten FET-Differentialverstärkerschaltung und mit einem invertierenden Eingang des FET-Operations- Steilheits-Verstärkers (141) verbunden sind.
4. Verfahren zum Erzeugen einer stabilen, rauscharmen Be
zugsspannung von einer Quelle mit niedriger Impedanz, ge
kennzeichnet durch folgende Verfahrensschritte:
- a) Aufrechterhalten unterschiedlicher Stromdichten in einem ersten und in einem zweiten Bipolartransistor und Aufrechterhalten einer thermischen Spannung (V THERMAL ) über die Basen des ersten und zweiten Bi polartransistors mittels eines ersten CMOS-Differen zialverstärkers mit einem ausgangsseitigen Source- Folger-FET;
- b) Erzeugen einer ersten Bezugsspannung an einer Source des ausgangsseitigen Source-Folger-FETs;
- c) Anlegen eines Teiles der ersten Bezugsspannung über einen Widerstand, der mit den Basen des ersten und zweiten Bipolartransistors verbunden ist, wobei die Emitter des ersten und zweiten Transistors mit den Eingängen des ersten CMOS-Differentialverstärkers verbunden sind; und
- d) Abhalten von Leistungsversorgungsänderungen von der
ersten Bezugsspannung durch
- i. Koppeln eines Drain des ausgangsseitigen Source-Folger-FETs mit einem ersten Versor gungsspannungsleiter mittels eines Kaskoden-FET und
- ii. Erzeugen einer Gatespannung des Kaskoden-FET durch Teilen einer Spannungsdifferenz zwischen dem ersten Spannungsversorgungsleiter und dem ersten Bezugsspannungsleiter, so daß lediglich ein kleiner Bruchteil einer jeden Änderung der Versorgungsspannung auf dem Versorgungsspan nungsleiter an das Gate des Kaskoden-FETs gekop pelt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
der Schritt (b) (ii) den Verfahrensschritt des Spiegelns
eines Drainstromes in dem ausgangsseitigen Source-Folger-
FET durch eine Spannungsteilerschaltung mit einem aus
gangsseitigen Stromspiegel-FET, dessen Drain mit dem Gate
des Kaskoden-FET gekoppelt ist, aufweist.
6. Verfahren nach Anspruch 5, gekennzeichnet durch folgende
Verfahrensschritte:
- i. Puffern der ersten Bezugsspannung durch Anlegen derselben an einen Eingang eines zweiten CMOS-Dif ferentialverstärkers,
- ii. Anlegen des Ausganges des zweiten CMOS-Differen tialverstärkers an einen Eingang eines CMOS-Ope rations-Steilheits-Verstärkers,
- iii. Anlegen eines Ausganges eines ausgangsseitigen Lei ters des CMOS-Operations-Steilheits-Verstärkers an einen anderen Eingang des zweiten CMOS-Differen tialverstärkers, und
- iv. Erzeugen einer Stromspiegelschaltung, die auf die Ausgangsspannung des CMOS-Operations-Steilheits- Verstärkers anspricht, um die Gates eines N-Ka nal-Hochzieh-FET und eines P-Kanal-Herabzieh-FET zu steuern, deren Sources mit dem Ausgangsleiter ver bunden sind, um auf diese Weise eine niedrige Aus gangsimpedanz an dem Ausgangsleiter und ein schnel les Antwortverhalten zu schaffen, um Spannungen entgegenzuwirken, die auf den Ausgangsleiter ein wirken.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/308,109 US4954769A (en) | 1989-02-08 | 1989-02-08 | CMOS voltage reference and buffer circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4002676A1 true DE4002676A1 (de) | 1990-08-09 |
DE4002676C2 DE4002676C2 (de) | 2001-12-06 |
Family
ID=23192586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4002676A Expired - Fee Related DE4002676C2 (de) | 1989-02-08 | 1990-01-30 | Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4954769A (de) |
JP (1) | JPH02239706A (de) |
KR (1) | KR940000925B1 (de) |
DE (1) | DE4002676C2 (de) |
FR (1) | FR2642916B1 (de) |
GB (1) | GB2228110B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4221430B4 (de) * | 1991-10-22 | 2004-07-29 | Burr-Brown Corp., Tucson | Bezugsspannungsschaltung mit schnellem Hochfahren der Leistung ausgehend von einem Bereitschaftszustand mit niedriger Leistung |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH681928A5 (de) * | 1989-04-26 | 1993-06-15 | Seiko Epson Corp | |
JP2533213B2 (ja) * | 1990-02-13 | 1996-09-11 | 株式会社東芝 | 半導体集積回路 |
US5170134A (en) * | 1991-06-12 | 1992-12-08 | Sgs-Thomson Microelectronics, Inc. | Fast buffer |
US5142242A (en) * | 1991-08-07 | 1992-08-25 | Maxim Integrated Products | Precision transconductance amplifier |
US5227670A (en) * | 1991-10-31 | 1993-07-13 | Analog Devices, Inc. | Electronic switch with very low dynamic "on" resistance utilizing an OP-AMP |
US5373226A (en) * | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
US5302888A (en) * | 1992-04-01 | 1994-04-12 | Texas Instruments Incorporated | CMOS integrated mid-supply voltage generator |
US5422563A (en) * | 1993-07-22 | 1995-06-06 | Massachusetts Institute Of Technology | Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device |
JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
US5287054A (en) * | 1993-03-05 | 1994-02-15 | National Semiconductor Corporation | Attenuating voltage follower circuit |
US5422610A (en) * | 1993-09-29 | 1995-06-06 | Motorola, Inc. | Multi-filter device and method of making same |
US5399960A (en) * | 1993-11-12 | 1995-03-21 | Cypress Semiconductor Corporation | Reference voltage generation method and apparatus |
US5545978A (en) * | 1994-06-27 | 1996-08-13 | International Business Machines Corporation | Bandgap reference generator having regulation and kick-start circuits |
US5475336A (en) * | 1994-12-19 | 1995-12-12 | Institute Of Microelectronics, National University Of Singapore | Programmable current source correction circuit |
US5654671A (en) * | 1995-09-25 | 1997-08-05 | Burr-Brown Corporation | Compensation circuit for input stage of high speed operational amplifier |
US5614678A (en) * | 1996-02-05 | 1997-03-25 | Kulite Semiconductor Products, Inc. | High pressure piezoresistive transducer |
KR19980064252A (ko) * | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | Pmos 패스 소자를 가진 저 드롭-아웃 전압 조절기 |
US5917335A (en) * | 1997-04-22 | 1999-06-29 | Cypress Semiconductor Corp. | Output voltage controlled impedance output buffer |
US6054886A (en) | 1997-09-18 | 2000-04-25 | National Semiconductor Corporation | Reference buffer technique for high speed switched capacitor circuits |
IT1296030B1 (it) * | 1997-10-14 | 1999-06-04 | Sgs Thomson Microelectronics | Circuito di riferimento a bandgap immune da disturbi sulla linea di alimentazione |
DE69736327D1 (de) * | 1997-11-10 | 2006-08-24 | St Microelectronics Srl | Nichtlinearer Multiplizierer für einen Schaltregler |
US6188211B1 (en) * | 1998-05-13 | 2001-02-13 | Texas Instruments Incorporated | Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response |
US6002244A (en) * | 1998-11-17 | 1999-12-14 | Impala Linear Corporation | Temperature monitoring circuit with thermal hysteresis |
US6160450A (en) * | 1999-04-09 | 2000-12-12 | National Semiconductor Corporation | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone |
US6198350B1 (en) * | 1999-04-13 | 2001-03-06 | Delphi Technologies, Inc. | Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability |
US6144195A (en) * | 1999-08-20 | 2000-11-07 | Intel Corporation | Compact voltage regulator with high supply noise rejection |
JP2003152815A (ja) * | 2001-11-14 | 2003-05-23 | Hitachi Ltd | 通信用半導体集積回路 |
US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
IT1397432B1 (it) * | 2009-12-11 | 2013-01-10 | St Microelectronics Rousset | Circuito generatore di una grandezza elettrica di riferimento. |
US9659602B2 (en) * | 2013-04-18 | 2017-05-23 | Micron Technology, Inc. | Voltage control integrated circuit devices |
US9921592B2 (en) * | 2013-09-09 | 2018-03-20 | Intel Corporation | Bandgap reference circuit with low output impedance stage and power-on detector |
US9401707B1 (en) | 2015-04-01 | 2016-07-26 | Qualcomm Incorporated | Push-pull voltage driver with low static current variation |
CN111344949B (zh) * | 2017-11-13 | 2023-04-18 | 三菱电机株式会社 | Ab级放大器以及运算放大器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4593208A (en) * | 1984-03-28 | 1986-06-03 | National Semiconductor Corporation | CMOS voltage and current reference circuit |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3969682A (en) * | 1974-10-21 | 1976-07-13 | Oberheim Electronics Inc. | Circuit for dynamic control of phase shift |
US4287439A (en) * | 1979-04-30 | 1981-09-01 | Motorola, Inc. | MOS Bandgap reference |
US4461991A (en) * | 1983-02-28 | 1984-07-24 | Motorola, Inc. | Current source circuit having reduced error |
NL8301138A (nl) * | 1983-03-31 | 1984-10-16 | Philips Nv | Stroombronschakeling. |
US4577119A (en) * | 1983-11-17 | 1986-03-18 | At&T Bell Laboratories | Trimless bandgap reference voltage generator |
US4553083A (en) * | 1983-12-01 | 1985-11-12 | Advanced Micro Devices, Inc. | Bandgap reference voltage generator with VCC compensation |
EP0162266B1 (de) * | 1984-04-19 | 1988-10-19 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Erzeugung einer temperatur- und versorgungsspannungsunabhängigen Referenzspannung |
US4633165A (en) * | 1984-08-15 | 1986-12-30 | Precision Monolithics, Inc. | Temperature compensated voltage reference |
US4590419A (en) * | 1984-11-05 | 1986-05-20 | General Motors Corporation | Circuit for generating a temperature-stabilized reference voltage |
JPS61244058A (ja) * | 1985-04-22 | 1986-10-30 | プレシジヨン・モノリシツクス・インコ−ポレ−テツド | バンドギヤツプ電圧基準回路 |
US4644249A (en) * | 1985-07-25 | 1987-02-17 | Quadic Systems, Inc. | Compensated bias generator voltage source for ECL circuits |
US4683416A (en) * | 1986-10-06 | 1987-07-28 | Motorola, Inc. | Voltage regulator |
GB8630980D0 (en) * | 1986-12-29 | 1987-02-04 | Motorola Inc | Bandgap reference circuit |
US4786856A (en) * | 1987-03-12 | 1988-11-22 | Tektronix, Inc. | Temperature compensated current source |
US4795961A (en) * | 1987-06-10 | 1989-01-03 | Unitrode Corporation | Low-noise voltage reference |
US4808908A (en) * | 1988-02-16 | 1989-02-28 | Analog Devices, Inc. | Curvature correction of bipolar bandgap references |
-
1989
- 1989-02-08 US US07/308,109 patent/US4954769A/en not_active Expired - Lifetime
- 1989-09-25 GB GB8921588A patent/GB2228110B/en not_active Expired - Fee Related
- 1989-11-20 FR FR898915180A patent/FR2642916B1/fr not_active Expired - Fee Related
- 1989-11-21 JP JP1303033A patent/JPH02239706A/ja active Granted
-
1990
- 1990-01-30 DE DE4002676A patent/DE4002676C2/de not_active Expired - Fee Related
- 1990-02-08 KR KR1019900001537A patent/KR940000925B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4593208A (en) * | 1984-03-28 | 1986-06-03 | National Semiconductor Corporation | CMOS voltage and current reference circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4221430B4 (de) * | 1991-10-22 | 2004-07-29 | Burr-Brown Corp., Tucson | Bezugsspannungsschaltung mit schnellem Hochfahren der Leistung ausgehend von einem Bereitschaftszustand mit niedriger Leistung |
Also Published As
Publication number | Publication date |
---|---|
GB2228110A (en) | 1990-08-15 |
KR940000925B1 (ko) | 1994-02-04 |
KR900013656A (ko) | 1990-09-06 |
JPH0588006B2 (de) | 1993-12-20 |
FR2642916A1 (fr) | 1990-08-10 |
FR2642916B1 (fr) | 1993-04-30 |
GB2228110B (en) | 1993-01-06 |
JPH02239706A (ja) | 1990-09-21 |
DE4002676C2 (de) | 2001-12-06 |
US4954769A (en) | 1990-09-04 |
GB8921588D0 (en) | 1989-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4002676C2 (de) | Bezugsspannungsschaltung und Verfahren zum Erzeugen einer Bezugsspannung | |
DE3523400C2 (de) | Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite | |
DE60123062T2 (de) | Vorspannungsschaltung zum erzeugung von mehreren vorspannungen | |
DE102006028093B4 (de) | Verstärkeranordnung und Verfahren zum Verstärken eines Signals | |
DE60315631T2 (de) | Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang | |
DE2853019B2 (de) | Stabilisierter Operationsverstärker | |
DE102008061365A1 (de) | Selbstvorgespannter Kaskodenstromspiegel | |
DE3736380C2 (de) | Verstärker | |
EP0460263B1 (de) | Lineare CMOS-Ausgangsstufe | |
DE10136503A1 (de) | Abtastverstärkerschaltung und Ausgabedatenverstärker eines Halbleiterbauelementes | |
DE19938054B4 (de) | Stromvergleichseinrichtung | |
DE3439114A1 (de) | Bandabstands-spannungsbezugsschaltung | |
DE3043952A1 (de) | Gegentakt-ab-verstaerker | |
DE3933986A1 (de) | Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker | |
DE19717331A1 (de) | Treiberschaltung | |
DE112005000994T5 (de) | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet | |
DE3640368A1 (de) | Spannungsverstaerkerschaltung mit niedrigem offset | |
DE10005044A1 (de) | Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren | |
DE10328605A1 (de) | Stromquelle zur Erzeugung eines konstanten Referenzstromes | |
DE4308518C2 (de) | BiMOS-Verstärker | |
EP1352467B1 (de) | Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung | |
DE102021100323A1 (de) | Schaltungen und Verfahren zum Verringern der Verzerrung in einem Verstärker | |
DE2708055A1 (de) | Direkt koppelnder leistungsverstaerker | |
EP1523703B1 (de) | Bandabstands-referenzschaltung | |
EP0389654B1 (de) | Integrierbare Verstärkerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |