DE4019568A1 - Ketten-vorladeschaltung fuer die zeit der stromspannungsversorgung - Google Patents

Description

Die Erfindung betrifft eine Vorladeschaltung einer hoch­ integrierten Halbleitervorrichtung, und insbesondere eine Ketten-Vorladeschaltung zur Verhinderung der Entstehung eines Einrast- oder Sperrstandes zur Verhin­ derung eines Gleit- oder Schwebezustandes anläßlich des Anschlusses an die Stromspannungsversorgung.

Im Zuge der stets höher werdenden Integration von Halbleitern wurde es notwendig, unterschiedliche Schichten und Muster zu verwenden, die unter sehr verwickelten Herstellungsverfahren ausgebildet werden. Somit hat sich die Zahl der MOS-Transistoren (oder Speicherzellen) in einer Halbleitervorrichtung erhöht, während die Halbleiter-Chipgröße beträchtlich zurückge­ gangen ist.

Wenn eine anfängliche Stromversorgungsspannung an eine hochintegrierte Halbleitervorrichtung gelegt wird, die mehrere MOS- Transistoren aufweist, fließt ein großer Anteil des Stroms in jeden der MOS-Transistoren, um einen Anfangswert einzustellen, und der Substratstrom wird unstabil, wodurch es bei jedem der MOS-Transistoren zu Sperr- oder Einrastproblemen Anlaß gibt.

Der sogenannte Sperr- oder Einraststand besteht darin, daß die in einem Halbleiter-Chip gebildeten MOS- Transistoren durch externes Rauschen getriggert werden, und demzufolge ein Gleichstrom vom Netz- oder Stromspan­ nungsanschluß über jeden MOS-Transistor zur Erd- oder Masseklemme fließt, was zu dem schwerwiegenden Nachteil führt, daß die MOS-Transistoren der Halbleitervorrichtung zerstört werden, wenn es sich dabei um eine hochinte­ grierte Halbleitervorrichtung handelt.

Es ist deshalb erforderlich, eine Schaltung zu schaffen, durch die der Chip zum Zeitpunkt der anfänglichen Strom­ spannungsversorgung geschützt wird. Darüber hinaus werden als Maschinengang oder -zyklus vorgesehene und Ketten-Einschaltsignale (enable signals), wenn die Anfangsversorgungsspannung in einem instabilen Zustand ist, zur Zeit der Stromspannungsversorgung auf hohes Niveau oder Großsignalhöhe (high level) verändert. Somit wird der Maschinenzyklus ausgeführt, was zu einer fehlerhaften Arbeitsweise oder Operation der Halblei­ tervorrichtung führt.

Um dieses Problem zu lösen, wurde gemäß dem Stand der Technik eine Anfang-Anlaufschaltung in die Halbleiter­ vorrichtung eingebaut. Hiermit soll der Einrast- oder Sperrstand zu der Zeit am Zustandekommen gehindert werden, wenn die anfängliche Stromspannung angelegt wird, so daß die Halbleitervorrichtung betrieben wird, nachdem der Zustand der Gleichstrom-Versorgungsspannung stabil gehalten wird. Jedoch hat man damit noch nicht einen Gleitzustand der während der Stromspannungsversorgung erzeugten Kette vermieden.

Fig. 1 ist ein Schaltschema einer bekannten Ketten- Vorladeschaltung. Die Anschlußfläche 1 ist ein Knoten, an den ein Reihenadreßsignal gegeben wird. Aus­ gangsseitig liegt die Anschlußfläche 1 an einem Schmitt-Trigger 2, der den Ausgang einer Rechteckwelle erzeugen kann, und an der Gate-Schaltung einschließlich der Inverter I1-I3 und eines NAN-Gliedes.

Nach Fig. 1 befindet sich die Anschlußfläche 1 jedoch im Gleitzustand (float state), so daß sie am Beginn oder während der anfänglichen Stromspannungsversorgung auf Groß- oder Kleinsignalhöhe (high, low level) verändert werden kann. Somit ist dennoch die Möglichkeit gegeben, daß das Ketteneinschaltsignal ΦR an der Ausgangsklemme in einen Großsignalzustand geschaltet wird.

Wenn das Ketteneinschaltsignal ΦR den vorstehend beschriebenen Großsignalzustand einnimmt, geht die und Kette in Betrieb und dadurch setzt der Einrast- oder Sperrstand ein. Hierbei ist das Signal Φ1 das Ketten- Rückführungssignal, das als ein zum Zeitpunkt des Schreibmodus erzeugtes Schreibsignal wirksam ist.

Fig. 2 zeigt ein Schaltbild einer anderen Ausführungs­ form einer bekannten Vorladeschaltung zur mehr oder minder gelungenen Lösung der anhand von Fig. 1 dargeleg­ ten Probleme. Diese Fig. 2 zeigt einen Schaltkreisaufbau zum Beibehalten des Ketteneinschaltsignals ΦR im Großsignalzustand zur Zeit der Stromspannungsversorgung. Genauer gesagt, ist der Aufbau der Schaltung nach Fig. 2 im Grunde derselbe wie der der Fig. 1, ausgenommen, daß das Start- oder Anlaufsignal Φ2 der Anlaufschaltung zur Versorgung stabiler Stromversorgungsspannung und das Taktsignal zur Zeit der anfänglichen Stromspannungsver­ sorgung zur Anwendung kommt.

In der Schaltung der Fig. 2 wird das Anlaufsignal O2 an das Gate des MOS-Transistors M1 gegeben, aus dem der Schmitt-Trigger 2 besteht. Der MOS-Transistor M8 liegt zwischen dem Schmitt-Trigger 2 und dem Inverter I1, und das Anlaufsignal wird an das Gate des MOS-Transistors M8 gegeben. In der Schaltung der Fig. 2 ist eine Seite des NAND-Gliedes N mit der Stromversorgungsspannung VCC oder dem Signal 01 verbunden, das zur Zeit des Schreib­ modus durch Schaltmittel erzeugt wird. Das Anlaufsignal ist ein von der Anlaufschaltung gelieferter Impuls, der zur Zeit der Stromspannungsversorgung auf dem Stand hohen Niveaus gehalten wird, und ermöglicht, daß das Ketteneinschaltsignal OR auf dem Stand niedrigen Niveaus gehalten wird. Bei Verstreichen einer vorher bestimmten Zeitspanne nach der Versorgung mit der Stromspannung VCC geht das Anlaufsignal von hohem Niveau in niedriges Niveau über. Wenn somit die Schaltung der Fig. 2 normal betrieben wird, wird das Ketteneinschaltsignal ΦR in Übereinstimmung mit dem von der Anschlußfläche 1 gelieferten Stand des Reihenadreßknotens zu einer Größe hohen oder niedrigen Niveaus.

Die Schaltung nach Fig. 2 weist jedoch folgende Probleme auf. Zunächst ist die Übergangszeit des von einem hohen auf ein niedriges Niveau oder von Groß- auf Kleinsignal­ höhe veränderten Anlaufsignals nach der Aufschalt­ leistung (power-up rate) oder dem Betrag der Stromver­ sorgungsspannung zu einem sehr hohen Grad veränderlich, und nachdem das Anlaufsignal auf Kleinsignalhöhe verändert wurde, besteht doch die Möglichkeit, daß das Ketteneinschaltsignal ΦR in Übereinstimmung mit dem Gleitzustand des an die Anschlußfläche 1 gelieferten Reihenadreßsignal auf Großsignalhöhe verändert wird.

Zweitens besteht zunehmend die Möglichkeit, daß es zu einem Einrastzustand kommt, weil das Ketteneinschalt­ signal ΦR in dem Maße, wie die angelegte Stromspannung VCC höher wird, sich schneller von einem Großsignalzu­ stand zu einem Kleinsignalzustand verändert.

Es ist Aufgabe der Erfindung, die vorstehend aufge­ führten Probleme zu lösen und hierfür eine Ketten­ vorladeschaltung anläßlich der Stromspannungsversorgung zu schaffen, durch die verhindert wird, daß ein anomales Ketteneinschaltsignal entsteht, indem innerhalb kurzer Zeit der Ausgang des Reihenadreßsignalpuffers sofort vorgeladen gemacht wird.

Des weiteren ist es ein Gegenstand der Erfindung, eine Kettenvorladeschaltung zu schaffen, durch die eine Zerstörung des Chips durch Einrasten oder Sperren verhindert wird, indem die Zeitablaufsteuerung für die Vorladung zur Zeit der Stromspannungsversorgung schnel­ ler gemacht wird, wenn die angelegte Spannung höher wird. Zur Lösung dieser Aufgabe weist der erfindungs­ gemäße Reihenadreßpuffer:
eine Anschlußfläche, an die ein Reihenadreßsignal gegeben wird,
einen Schmitt-Trigger, der an der Ausgangsseite der Anschlußfläche liegt und an den ein Anlaufsignal gegeben wird,
einen Steuerabschnitt, von dem das Anlaufsignal genutzt wird und der am Ausgang des Schmitt-Triggers liegt, und
ein NAND-Glied sowie Inverter auf, die am Ausgang des Steuerabschnitts liegen, und ist dadurch gekennzeichnet, daß eine Vorladeeinrichtung zur Verhinderung des Gleitzustandes zwischen die Anschlußfläche als Eingang eines Chipeinschaltpuffers und den Schmitt-Trigger geschaltet ist und am Eingang eines Inverters liegt, der als ausgangsseitiger Puffer des Chipeinschaltpuffers verwendet wird.

Die Vorladeeinrichtung weist einen ersten, einen zweiten und einen dritten Vorlade-Schaltkreis auf, von denen ein jeder einen MOS-Transistor besitzt, an den die Vorlade-Stromversorgungsspannung gelegt wird und der als Widerstand wirksam ist.

Die Erfindung wird anhand der nächstfolgenden Beschrei­ bung einer in den Zeichnungen dargestellten bevorzug­ ten Ausführungsform näher erläutert. Hierbei zeigen:

Fig. 1 ein Schaltschema nach einer bekannten Ausfüh­ rungsform einer Kettenvorladeschaltung,

Fig. 2 ein Schaltschema nach einer weiteren bekannten Ausführungsform einer Kettenvorladeschaltung und

Fig. 3 ein Schaltschema nach einer erfindungsgemäßen Ausführungsform.

Die hiernach beschriebene Kettenvorladeschaltung nach Fig. 3 weist mit den Schaltungen der Fig. 1 und 2 grundsätzliche Ähnlichkeiten auf. In der Schaltung der Fig. 3 ist die Anschlußfläche 1 ein Knoten, an den das Reihenadreßsignal gegeben wird.

Darüber hinaus hat die Schaltung der Fig. 3 den grund­ legenden Aufbau eines Reihenadreßpuffers, d. h. der Ausgang der Anschlußfläche 1 liegt am Schmitt-Trigger 2, von dem ein Rechteckwellensignal ausgegeben wird, wobei der Ausgang des Schmitt-Triggers 2 an einem die Inverter I1-I3 sowie ein NAND-Glied ND umfassenden Gate-Schalt­ kreis liegt.

Darüber hinaus ist es ein Merkmal der Erfindung, daß die erste Vorladeschaltung 3 zwischen der Anschlußfläche 1 und dem Schmitt-Trigger 2 liegt. Ein weiteres Merkmal nach der Erfindung besteht darin, daß die zweite Vorladeschaltung 4 am Eingang des Inverters I3 liegt, der als Chipeinschaltpuffer wirksam ist. Die vorstehend erwähnten Vorladeschaltungen 3, 4 bestehen aus den MOS-Transistoren M6 und M7, die als Widerstände wirken.

Nach dem Aufbau der Schaltung der Fig. 3 werden die A- und B-Knoten während einer kurzen Zeit auf Großsignal­ höhe von z. B. 10 s gehalten, auch wenn das Anlaufsignal 02 abhängig von einer Aufschaltleistung und der Auf­ schaltspannungshöhe verändert wird. Darüber hinaus liegt die dritte Vorladeschaltung 3, durch die der Knoten B auf Großsignalhöhe gehalten wird, am Eingang des NAND-Gliedes ND.

Dem o. a. Schaltungsaufbau ist zu entnehmen, daß die Knoten A, B für kurze Zeit mittels der Vorladeschaltung auf hohem Niveau (high level) gehalten werden, so daß das Ketteneinschaltsignal ΦR, der letzte Ausgang, unter dem Vorladezustand auf niedrigem Niveau (low level) gehalten wird. Somit ist es immer noch möglich, auch wenn das Reihenadreßsignal RAS in den Gleitzustand gelangt, das Ketteneinschaltsignal zu hindern, fehler­ haft auf hohem Niveau wirksam zu werden.

Wenn der MOS-Transistor M7 von der zweiten Vorlade­ schaltung 4 angeschaltet wird, die zur Zeit der Strom­ spannungsversorgung an die Vorderseite des Inverters I3 angeschlossen ist und somit veranlaßt, daß der Knoten B auf hohem Niveau gehalten wird, dann wird ein gewendetes oder invertiertes Ketteneinschaltsignal OR niedrigen Niveaus am Inverter I3 erzeugt. Der MOS-Transistor M7 ist hier als Widerstand wirksam.

Auch bei der dritten Vorladeschaltung 6, die an eine Seite des NAND-Gliedes angeschlossen ist, wenn der als Widerstand wirksame MOS-Transistor M8 zur Zeit der Stromspannungsversorgung angeschaltet wird, wird eine Seite des NAND-Gliedes ND bei hohem Niveau gehalten. Zu dieser Zeit wird von der anderen Seite des NAND-Gliedes ND ein Signal niedrigen Niveauzustandes geliefert, weil der Übergang des hohen Niveauzustandes durch den Inverter I1 als nicht anfangs aufgetreten gehalten wird.

Demzufolge wird dieses Ausgangssignal durch die Inverter I2, I3 als Ketteneinschaltsignal niedrigen Niveaus erzeugt und der Vorladungsvorgang durchgeführt, wodurch die fehlerhafte Operation am Zustandekommen gehindert wird.

Darüber hinaus verhindert im Grunde genommen die erste Vorladeschaltung 3, die am Ausgang der Anschlußfläche 1 liegt, daß die Chipeinschaltanschlußfläche nach der Stromspannungsversorgung in den Gleitzustand gerät. D. h. zur Zeit der Stromspannungsversorgung wird der MOS- Transistor, der als Widerstand wirksam ist, angeschaltet und lädt den Knoten D vor, so daß er auf hohem Niveau­ zustand gehalten werden kann, und somit wird die Anschlußfläche 1 bei niedrigem Niveau vom Gleitzustand ferngehalten.

Ein Hochniveau- oder Großsignal aus dem Knoten D schaltet die MOS-Transistoren M3, M4 des Schmitt- Triggers 2 an, und der MOS-Transistor M5 wird dement­ sprechend abgeschaltet gehalten. Deshalb wird der Knoten C am vorderen Ende des Inverters I1 auf niedriges Niveau hin verändert und ein Ketteneinschaltsignal OR schließlich bei niedrigem Niveau durch das NAND-Glied ND, die Inverter I2 und I3, die als Puffer arbeiten, vorgeladen.

Das Anlaufsignal , das an das Gate des MOS-Tran­ sistors M1 im Schmitt-Trigger 2 und das Anlaufsignal O2, das an die vor dem Inverter I1 liegende Steuerschaltung 5 geliefert wird, werden zur Zeit der anfänglichen Stromspannungsversorgung als Hochniveau- oder Groß­ signale einer bekannten Anlaufschaltung wie der, die in der Fig. 2 dargestellt ist, als Eingang zugeführt. Sie dienen dazu, das Ketteneinschaltsignal OR auf niedrigem Niveau zu halten. Darüber hinaus wird ein Ende des NAND-Gliedes ND, an das die Stromversorgungsspannung VCC und das Schreibsignal 1 durch einen Analogschalter wechselweise gegeben werden, gebildet, so daß es in derselben Weise, wie in den Fig. 1 und 2 dargestellt, wirksam werden kann.

Nach der Erfindung ist es, wie vorstehend beschrieben, möglich, die fehlerhafte Arbeitsweise oder Operation zur Zeit der Stromspannungsversorgung zu verhindern, indem das Ketteneinschaltsignal ΦR mit Hilfe der ersten, zweiten und dritten Vorladeschaltungen vorgeladen gemacht wird. Hier ist die Verzögerungszeit der ersten Vorladeschaltung 3 gleich dem Widerstandbauteil des MOS- Transistors M6 mal der Kapazitanz plus der Ladungskapa­ zitanz der Anschlußfläche 1 (Verzögerungszeit = Wider­ standbauteil × (Kapazitanz plus Ladungskapazitanz der Anschlußfläche 1)). Der Mehrfachwert wird bei 15 s festgelegt, wenn VCC = 4 ist. In diesem Fall liegt sie ziemlich gut, das Sperren oder Einrasten zu verhindern, weil die Verzögerungszeit mit dem Höherwerden der Stromversorgungsspannung kürzer wird. Die Verzögerungs­ zeit ist in Übereinstimmung mit der Größe des MOS- Transistors M6 in der nachstehenden Tabelle 1 aufgeführt.

Tabelle 1

Hier liegt die Verzögerungszeit des MOS-Transistors M6 bei 0 s und die Kapazitanz der -Anschlußfläche 1 bei 3 pF.

Die Größen der MOS-Transistoren M7, M8 in der zweiten Vorladeschaltung 4 und der dritten Vorladung 6 sind so bemessen, daß ein Strom von einigen Zehntel µA Span­ nungshöhe bei einer Stromversorgungsspannung von 6V und einer Temperatur von -5°C fließen kann, wobei der Ansteuerungsstrom dadurch nicht beeinflußt werden dürfte.

Dementsprechend werden, da die Ladungskapazitanz der Knoten A, B kleiner ist als die Kapazitanz des Knotens D zur Zeit der anfänglichen Stromspannungsversorgung oder der Stromspannungsversorgung allgemein, die zweite Vorladeschaltung 4 und die dritte Vorladeschaltung 6 zuerst in Betrieb genommen, um das Ketteneinschaltsignal ΦR vorladen zu lassen, worauf die erste Vorladeschaltung 3 in Betrieb geht, das Ketteneinschaltsignal ΦR vorladen zu lassen. Hierdurch läßt sich die fehlerhafte Arbeits­ weise oder Operation der Kette verhindern.

Der Reihenadreßpuffer in einer Halbleitervorrichtung DRAM, der wie vorstehend betrieben wird, läßt die Kette des Reihenadreßsignals und das Spaltenadreßsignal CAS wirksam werden, und hierdurch ist es möglich, die Kette an der Durchführung einer fehlerhaften Operation zur Zeit der anfänglichen Stromspannungsversorgung oder während der Stromversorgung zu hindern.

Um, wie vorstehend beschrieben, die fehlerhafte Arbeits­ weise oder Operation zu verhindern, die durch den Gleitzustand der Chipeinschaltanschlußfläche in einem Reihenadreßpuffer zur Zeit der Leistungsaufschaltung oder nach der Stromspannungsversorgung verursacht wird, weist die erfindungsgemäße Schaltungsanordnung eine erste Vorladeschaltung, die im Chipeinschaltpuffer zur Verhinderung des Gleitzustandes vorgesehen ist, und eine zweite Vorladeschaltung auf, die am vorderen Ende der Ausgangseite des Chipeinschaltpuffers liegt, wodurch die Kette gehindert wird, durch das Gleiten des Reihen­ adreßsignals eingeschaltet zu werden. Darüber hinaus kann der Einrastzustand verhindert werden, indem schneller vorgeladen wird, wenn eine Stromquelle hoher VCC Spannung angelegt wird.

Claims (5)

1. Reihenadreßpuffer bestehend auseiner Anschlußfläche, an die ein Reihenadreßsignal gegeben wird,
einem Schmitt-Trigger, der an der Ausgangsseite der Anschlußfläche liegt und an den ein Anlaufsignal gegeben wird,
einem Steuerabschnitt, von dem das Anlaufsignal genutzt wird und der an der Ausgangsseite des Schmitt-Triggers liegt, und
einem NAND-Glied sowie Invertern, die auf der Ausgangs­ seite des Steuerabschnitts liegen, dadurch ge­ kennzeichnet, daß eine Vorladeeinrichtung zur Verhinderung des Gleitzustandes zur Zeit der Stromspannungsversorgung zwischen der Anschlußfläche 1, die als Eingangsende des Chipeinschaltpuffers vorgesehen ist, und dem Schmitt-Trigger 2 geschaltet ist, und eine zweite Vorladeeinrichtung zur Verhinderung des Gleit­ zustandes an das vordere Ende des Inverters I3 ange­ schlossen ist, der als ausgangsseitiger Puffer des Chipeinschaltpuffers vorgesehen ist.

2. Kettenvorladeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Vorladeein­ richtung einen MOS-Transistor aufweist, der als Wider­ stand wirksam ist, um die Stromhöhe zwischen der Stromversorgungsspannung VCC und der Anschlußfläche 1 zum Empfangen eines Reihenadreßsignals zu begrenzen.

3. Kettenvorladeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Vorladeein­ richtung einen MOS-Transistors aufweist, der als Widerstand zur Begrenzung der Stromhöhe zwischen der Stromversorgungsspannung VCC und dem Inverter wirksam wird, der als Puffer zur Abgabe des Reihenadreßsignals vorgesehen ist.

4. Kettenvorladeschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine dritte Vorlade­ einrichtung 6 als Widerstand vorgesehen ist, die an das Ende des NAND-Gliedes angeschlossen ist.

5. Kettenvorladeschaltung nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Bemessung des MOS-Transistors der ersten Vorladeeinrichtung 3 größer ist als die der zweiten und die der dritten Vorladeeinrichtung 4 bzw. 6 und daß er gegenüber den beiden anderen eine größere Ladungska­ pazitanz hat.