DE4036973A1 - Schaltkreis zum erzeugen einer hochspannung fuer einen halbleiterspeicherschaltkreis - Google Patents
Schaltkreis zum erzeugen einer hochspannung fuer einen halbleiterspeicherschaltkreisInfo
- Publication number
- DE4036973A1 DE4036973A1 DE4036973A DE4036973A DE4036973A1 DE 4036973 A1 DE4036973 A1 DE 4036973A1 DE 4036973 A DE4036973 A DE 4036973A DE 4036973 A DE4036973 A DE 4036973A DE 4036973 A1 DE4036973 A1 DE 4036973A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- high voltage
- eeprom
- gate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Description
Die vorliegende Erfindung bezieht sich auf einen Schaltkreis zum
Erzeugen einer Hochspannung für eine elektrische löschbare und programmierbare
Halbleiterspeichervorrichtung (hiernach als "EEPROM" bezeichnet)
und insbesondere auf einen Schaltkreis zum schnellen Einstellen
des Hochspannungswerts, der in einem EEPROM des Flashtyps verwendet
wird.
Im allgemeinen verwendet ein EEPROM als Speicherzelle einen Feldeffekttransitor
mit einem isolierten "floating gate" zwischen einem Kanal
und einem Steuergate, an das eine Gatespannung angelegt wird, um Daten
unter Verwendung des Elektronentunneleffekts zwischen dem Floatinggate
und dem aktiven Bereich des Transistor zu löschen oder zu Programmieren.
Beim Löschen der Daten wird eine hohe Spannung von 15 V bis 20 V
an die Gateelektrode angelegt, damit die Elektronen vom Source- oder
Drainbereich des Transistors zum Floatinggate tunneln. Zusätzlich wird im
Falle eines EEPROMs des Flashtyps ein Verfahren zum Löschen der Daten
aller Speicherzellen auf einmal verwendet. Beim Programmieren wird der
Floatinggatefeldeffekttransistor, der als Speicherzelle dient, durch Erden
seines Steuergates und Anlegen einer hohen Spannung an sein Drain in
die Verarmung gebracht. Daher umfaßt das EEPROM im allgemeinen einen
Schaltkreis zum Erzeugen einer hohen Spannung, die zum Ausführen der
obigen Programmier- und Löschoperation notwendig ist.
Im Folgenden wird zum Beschreiben eines herkömmlichen Schaltkreises
zum Erzeugen hoher Spannungen auf Fig. 1 Bezug genommen. Dort ist
eine Mehrzahl von Pumpschaltkreisen 1, die auf von einem Oszillator erzeugte
Pumptaktimpulse 4, 4′ antworten, in Reihe geschaltet. Die Pumpschaltkreise
1 der ersten Stufe sind mit einem NMOS-Transistor 2 verbunden,
dessen Drain und Gate gemeinsam mit einem Sourcespannungsanschluß
Vcc verbunden sind. Die Pumptaktimpulse 4, 4′ besitzen entgegengesetzte
Phasen.
Der Ausgang des Pumpschaltkreises in der letzten Stufe ist mit einem
Hochspannungsausgangsanschluß 10 verbunden, um eine Löschspannung
hohen Wertes an die Steuergateelektrode der Speicherzelle anzulegen.
Die Löschspannung wird durch einen Zeilendekodierer einer entsprechenden
Wortleitung oder durch einen Programmierspeicherschaltkreis
(nicht gezeigt) einer Bitleitung zur Verfügung gestellt, die mit dem Drain
der Speicherzelle verbunden ist.
Zwischen dem Hochspannungsausgangsanschluß 10 und dem Sourcespannungsanschluß
ist ein N-Typ Pull-Up-Transistor 5 mit dem Drain und
dem Gate an dem Sourcespannungsanschluß angeschlossen angeordnet.
Ebenso ist zwischen dem Hochspannungsausgangsanschluß 10 und dem
Erdspannungsanschluß ein N-Typ-Klemmtransistor 3 mit der Source und
dem Gate an dem Erdspannungsanschluß angeschlossen angeordnet.
Die Pumpschaltkreise 1 umfassen jeweils Kondensatoren 6, 8, von
denen eine Elektrode mit den Pumptaktimpulsen 4, 4′ und die andere
Elektrode mit den Gates und Drains von NMOS-Transistoren 7, 9 verbunden
sind. Der NMOS-Transistor erniedrigt die Sourcespannung Vcc um
seine Schwellspannung Vth. Die erniedrigte Spannung wird an das Drain
und das Gate des NMOS-Transistors 7 des Pumpschaltkreises 1 angelegt,
der auf die Pumptaktimpulse 4, 4′ antwortet, um den Spannungsabfall auf
einen gegebenen, hohen Wert zu erhöhen. Für einen Fachmann mit normalen
Kenntnissen dieser Technik ist leicht zu verstehen, daß der Wert
der von dem Hochspannungsausgangsanschluß 10 ausgegebenen Hochspannung
von der Zahl der Pumpschaltkreise 1 abhängt.
In der Zwischenzeit dient der Pull-Up-Transistor 5 zum Aufrechterhalten
des Hochspannungsausgangsanschlusses 10 auf Vcc-Vth, wenn die
Pumpschaltkreise 1 nicht arbeiten. Wenn auch der Klemmtransistor 3 ein
NMOS-Transistor ist, arbeitet er im Durchbruchbereich, da sein Gate mit
dem Erdspannungsanschluß verbunden ist.
In einem solchen herkömmlichen Hochspannungserzeugungsschaltkreis
wird, wann immer die Pumptaktimpulse 4, 4′ an die Pumpschaltkreise
1 angelegt werden, die Spannung des Pumpschaltkreises 1 erhöht, und
die erhöhte Spannung wird von dem Klemmtransistor mit seinem Durch
bruchswert geklemmt.
Demzufolge erfährt der Klemmtransistor direkt die von der Hoch
spannungsausgabe verursachte Belastung und wird daher leicht zerstört.
Darüberhinaus wird der Klemmtransistor von verschiedenen Faktoren be
einflußt, die bei seinem Herstellungsprozeß auftreten, so daß die Durch
bruchsspannung nicht auf einem bestimmten Wert festgelegt sein muß,
wodurch es schwierig wird, den Hochspannungswert einzustellen. Daher
ist es nach der Herstellung der Speichervorrichtung unmöglich, den
Hochspannungswert einzustellen.
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen
Schaltkreis zur Erzeugung einer Hochspannung zur Verfügung zu stellen,
bei dem der Wert der Hochspannung, die als Lösch- und Programmierspannung
in einem EEPROM verwendet wird, geeignet angepaßt werden
kann.
Diese und weitere Aufgaben werden durch den kennzeichnenden
Teil der beigefügten Patentansprüche gelöst.
Erfindungsgemäß umfaßt ein Schaltkreis zum Erzeugen einer Hochspannung
einen Schaltkreis zum Messen des endgültig ausgegebenen, zum
Löschen und zum Programmieren zu verwendenden Spannungswert, einen
Schaltkreis zum Vergleichen der ausgegebenen Spannung mit einer gegebenen
Referenzspannung und einen Schaltkreis zum geeigneten Einstellen
des Werts der ausgegebenen Spannung entsprechend den Lösch- und
Programmierzuständen einer Speicherzelle.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unter
ansprüchen.
Die vorliegende Erfindung wird nun genauer, aber nur beispielhaft
unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 1 zeigt ein Diagramm eines herkömmlichen Schaltkreises.
Fig. 2 ist ein Blockdiagramm zum Darstellen eines Prinzips der vor
liegenden Erfindung.
Fig. 3 ist ein Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 4 ist ein weiteres Ausführungsbeispiel der vorliegenden Erfin
dung.
Im Folgenden wird Bezug genommen auf Fig. 2. Ein Schaltkreis zum
Erzeugen einer Hochspannung nach der vorliegenden Erfindung umfaßt
einen ersten und einen zweiten Pull-Up-Transistor 11 und 12, deren
Drains und Gates mit einem Sourcespannungsanschluß Vcc verbunden
sind, und eine Mehrzahl von Spannungspumpschaltkreisen 100, die in
Reihe zwischen der Source des ersten Pull-Up-Transistors 11 und der
Source des zweiten Pull-Up-Transistors 12 geschaltet sind, wobei die
Source des zweiten Pull-Up-Transistors mit einem Hochspannungsausgang
19 verbunden ist. Der Spannungspumpschaltkreis 100 umfaßt Kondensatoren
13, 15 und Transistoren 14, 16, was die gleiche Konstruktion ergibt
wie der Pumpschaltkreis auf Fig. 1. Die ersten und zweiten Pull-Up-Transistoren
sind jeweils von derselben Art wie der NMOS-Transistor 2 und
der Pull-Up-Transistor 5.
Zwischen dem Hochspannungsausgangsanschluß 19 und dem Spannungs
pumpschaltkreis 100 ist ein Rückführschaltkreis angeordnet. Der
Rückführschaltkreis umfaßt einen Hochspannungsmeßschaltkreis 200, der
mit dem Hochspannungsausgangsanschluß 19 verbunden ist, einen Refe
renzspannungserzeugungsschaltkreis 300 zum Erzeugen einer gegebenen
Referenzspannung, einen Vergleichs- und Verstärkerschaltkreis 400 zum
Vergleichen des Ausgangs des Hochspannungsmeßschaltkreises 200 mit dem
des Referenzspannungserzeugungsschaltkreises 300 und zum Verstärken
ihrer Differenz, und einen Pumpkontrollsignalerzeugungsschaltkreis 500
zum Empfangen der Ausgabe des Vergleichs- und Verstärkerschaltkreises
400 zum Erzeugen von Pumpkontrollsignalen 17, 18, die an die Elektroden
der Kondensatoren des Spannungspumpschaltkreises 100 angelegt werden.
Nun wird Bezug genommen auf Fig. 3 zum Darstellen der internen
Schaltkreise von Fig. 2. Innerhalb des Hochspannungsmeßschaltkreises 200
sind EEPROM Sicherungsschaltkreise 210, 220 zum Messen des Programmierzustandes
angeordnet, die alternativ mit dem Referenzspannungserzeugungs
schaltkreis 300, wie in Fig. 4 gezeigt, verbunden sein können.
Der Hochspannungsmeßschaltkreis 200 umfaßt einen ersten und
einen zweiten Widerstand 201 und 202, die in Reihe zwischen dem Hochspannungs
ausgangsanschluß 19 und dem Erdspannungsanschluß geschaltet
sind, einen dynamischen Widerstandsschaltkreis 250 mit einem ersten und
einem zweiten dynamischen, zum ersten Widerstand 201 parallel geschalteten
Widerstand 203, 205 und 204, 206 und einem ersten und einem
zweiten EEPROM-Sicherungsschaltkreis 210, 220, von denen die Ausgänge
jeweils mit den ersten und zweiten dynamischen Widerständen 203, 205
und 204, 206 verbunden sind. Die ersten und zweiten dynamischen Widerstände
umfassen Transistoren 205, 206 und Widerstände 203, 204, die
zwischen dem Hochspannungsausgangsanschluß 19 und dem Ausgangsanschluß
207 des Hochspannungsmeßschaltkreises 200 mit den dazwischen
gefügten Widerständen 201 und 202 angeordnet sind. Die Gates der Transistoren
205 und 206 sind jeweils mit den Ausgängen der ersten und
zweiten EEPROM-Sicherungschaltkreise 210 und 220 verbunden. Die er
sten und zweiten EEPROM-Schaltkreise umfassen Verarmungstransistoren
211, 221, deren Drain mit dem Erdpotential und deren Gate mit der Source
spannung verbunden ist, Floatinggate-Feldeffekttransistoren 212, 222,
deren Kanäle zwischen der Source der Verarmungstransistoren 211, 221
und dem Erdpotential und deren Gates mit Resetsignalen 252, 254 verbunden
sind, und Inverter 213, 233 zum Invertieren der Ausgänge der Ausgangsknoten
zwischen der Source der Verarmungstransistoren 211, 221
und dem Drain der Floatinggate-Feldeffekttransistoren 212, 222, um die
Gatter der Transistoren 205, 206 des dynamischen Widerstandsschaltkreises
zur Verfügung zu stellen. Die Floatinggate-Feldeffekttransistoren
212, 222 dienen als EEPROM-Sicherungszelle, die entsprechend den an ihr
Drain angelegten Zellenzustandskontrollsignalen 251, 253 gelöscht oder
programmiert wird.
Der Referenzspannungserzeugungsschaltkreis 300 umfaßt Verarmungs
transistoren 302, 305 die normalerweise in An-Zustand sind, deren
Kanäle zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß
angeordnet sind, zwei NMOS-Transistoren 303, 304, die in Reihe
zwischen die beiden Verarmungstransistoren 302, 305 geschaltet sind, wobei
die Gates gemeinsam mit einem Schreibfreigabesignal verbunden
sind, und einen Inverter 301 zum Invertieren des Schreibfreigabesignals
, um die Gates der NMOS-Transistoren mit dem invertierten Signal zu
versorgen. Der Vergleichs- und Verstärkerschaltkreis 400 umfaßt einen N-
Kanal-Eingangstyp-Differentialverstärker aus zwei PMOS-Transistoren 403,
404 und drei NMOS-Transistoren 401, 402, 405. Das Gate des NMOS-Transi
stors 405, das mit dem Erdpotential Vss verbunden ist, empfängt das
Schreibfreigabesignal über einen Inverter 406. Die Ausgabe des Ver
gleichs- und Verstärkerschaltkreises 400 geht durch drei Inverter 407,
408 und 409.
Der Pumpkontrollsignalerzeugungsschaltkreis 500 umfaßt zwei NOR-
Gatter 501, 502, die gemeinsam vorgegebene Pumptaktimpulse Φp, das
Schreibfreigabesignal und die Ausgabe des Vergleichs- und Verstärker
schaltkreises 400 empfangen, und Inverter 503, 504, 505 zum Invertieren
der Ausgaben der beiden NOR-Gatter 501, 502, um zwei Pumpkontrollsignale
entgegengesetzter Logik auszugeben.
Nun wird Bezug genommen auf Fig. 4. Der Referenzspannungserzeugungs
schaltkreis 300 ist mit dem dynamischen Widerstandskreis 340 und
den Programmierzustandfühlschaltkreisen 210, 220 verbunden. Der dynamische
Widerstandsschaltkreis 340 umfaßt Verarmungstransistoren 307, 309,
deren Gates und Sources gemeinsam mit dem Erdpotentialanschluß verbunden
sind, was von Fig. 3 verschieden ist.
Die ersten und zweiten dynamischen Widerstände 306, 307 und 308,
309 des dynamischen Widerstandsschaltkreises 340 umfassen NMOS-Transistoren
306 und 308 und Verarmungstransistoren 307 und 309, die in Reihe
zwischen dem Ausgang des Referenzspannungserzeugungsschaltkreises
und dem Erdpotentialanschluß angeordnet sind. Die Gates der NMOS-Transistoren
306 und 308 sind jeweils mit den Ausgängen 230 und 240 der ersten
und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 verbunden.
Die ersten und zweiten Programmierzustandfühlschaltkreise 210 und 220
umfassen Verarmungstransistoren 212, 222 und Inverter 213, 223, was
dasselbe ist wie in Fig. 3.
Auf der anderen Seite besteht der Hochspannungsmeßschaltkreis 200
aus den ersten und zweiten Widerständen 201 und 202, die in Reihe zwischen
dem Hochspannungsausgangsanschluß 19 und dem Erdpotentialanschluß
geschaltet sind.
Der Betrieb des erfindungsgemäßen Schaltkreises wird nun spezifisch
unter Bezugnahme auf die Fig. 2-4 beschrieben.
Zunächst wird auf Fig. 3 Bezug genommen. Die Spannung des Hochspannungs
ausgangsanschlusses 19 wird auf dem Wert Vcc-Vth gehalten
aufgrund des zweiten Pull-Up-Transistors 12 im ursprünglichen Zustand,
wo der Spannungspumpschaltkreis 100 keine Spannung pumpt.
Wenn das Schreibfreigabesignal im "niedrigen" Zustand freigegeben
wird, um Daten zu programmieren, wird die Ausgabe 310 des Referenz
spannungerzeugungsschaltkreises 300 durch die Verarmungstransistoren
302 und 305 geteilt, um die Referenzspannung zu ergeben, und die
Ausgabe 410 des Vergleichs- und Verstärkerschaltkreises 400 geht in den
"niedrigen" Zustand, so daß der Pumpkontrollsignalerzeugungsschaltkreis
500 auf die Pumptaktimpulse Φp antwortet, um die Pumpkontrollsignale 17
und 18 mit entgegengesetzter Logik jeweils an eine Elektrode der Kondensatoren
13 und 15 des Spannungspumpschaltkreises 100 anzulegen.
Wenn das Pumpkontrollsignal 17 im "hohen" Zustand an das Gate
und und Drain des Transistors 14 angelegt wird, der mit der Source des ersten
Pull-Up-Transistors 11 verbunden ist, dessen Gate und Drain mit
dem Sourcespannungsanschluß Vcc verbunden ist, wobei das Gate und das
Drain des Transistors 14 ursprünglich mit dem Wert Vcc-Vth geladen wa
ren, erreicht die Spannung einen höheren Wert, der an das Drain des
Transistors 16 der nächsten Stufe angelegt wird, und die Spannung des
Hochspannungsausgangsschaltkreises 19 wird auf einen Wert angehoben,
der in Antwort auf die sequentielle Oszillation der Pumptaktimpulse 17
und 18 genügend hoch zum Programmieren ist.
Dann wird die Spannung des Hochspannungsausgangsanschlusses 19
durch den Spannungsmeßschaltkreis 200 gemessen, dessen Ausgang 260
mit dem Ausgang 310 des Referenzspannungserzeugungsschaltkreises 300
im Vergleichs- und Verstärkerschaltkreis 400 verglichen wird. Wenn der
Ausgang 260 des Hochspannungsmeßschaltkreises 200 niedriger ist als der
Ausgang des Referenzspannungserzeugungsschaltkreises 300, geht der
Ausgang des Vergleichs- und Verstärkerschaltkreises 400 in den
"niedrigen" Zustand, so daß der Spannungspumpschaltkreis 100 weiterfährt,
in Antwort auf die Pumptaktimpulse Φp die Spannung des Hochspannungs
ausgangsschaltkreises 19 zu erhöhen.
Wenn alternativ der Ausgang 260 des Hochspannungsmeßschaltkreises
200 höher ist als der Ausgang des Referenzspannungserzeugungs
schaltkreises 300, geht der Ausgang des Vergleichs- und Verstärker
schaltkreises 400 in den "hohen" Zustand, und die Pumpkontrollsignale 17
und 18 gehen jeweils in den "hohen" und "niedrigen" Zustand, so daß
der Pumpschaltkreis 100 nicht mehr auf die Pumptaktimpulse Φp antwortet
und die Pumpoperation beendet und daher nicht mehr die Spannung des
Hochspannungsausgangsanschlusses 19 erhöht. Also wird die Spannung
des Hochspannungsausgangsanschlusses immer konstant gehalten.
Darüberhinaus wird die Spannung des Hochspannungsausgangsanschlusses
19 durch Kontrollieren des Wertes des Ausgangs 260 des Hochspannungs
meßschaltkreises 200 kontrolliert, was durch den dynamischen
Widerstandsschaltkreis 250 und die ersten und zweiten EEPROM-Schalt
kreise 210 und 220 durchgeführt wird.
Da die Gates der Transistoren 205 und 206 des dynamischen Wider
standsschaltkreises 250, die parallel mit dem ersten Widerstand 201 ge
schaltet sind, jeweils mit den Ausgängen 230 und 240 des ersten und des
zweiten EEPROM-Sicherungsschaltkreises 210 und 220 verbunden sind,
verändern sich die Werte der Widerstände zum Messen und Dividieren der
Spannung des Hochspannungsausgangsschaltkreises 19 entsprechend den
Ausgangszuständen der ersten und zweiten EEPROM-Schaltkreise 210 und
220, wodurch der Ausgang des Vergleichs- und Verstärkerschaltkreises
400 so angepaßt wird, daß die gewünschte Hochspannung erhalten wird.
Wenn es keinen dynamischen Widerstandsschaltkreis 250 und nicht
die ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220 gäbe,
sollte die Ausgangsspannung des Hochspannungsmeßschaltkreises 200 immer
als Wert des ersten Widerstands 201×der Spannung des Hochspannungs
ausgangsanschlusses 19/(den Wert des ersten Widerstands 201+
den Wert des zweiten Widerstands 202) aufrecht erhalten werden.
Die Ausgaben 230 und 240 des ersten und zweiten Programmiermeß
schaltkreises 210 und 220 verändern sich entsprechend dem, Speicherzustand
der EEPROM-Sicherungszellen 212 und 222, das heißt, sind von den
Zellenzustandskontrollsignalen 251, 253 und den Resetsignalen 252, 254 be
stimmt, die jeweils an die Drains und Kontrollgates der EEPROM-Siche
rungszellen 212, 222, die aus Floatinggate-Feldeffekttransistoren bestehen,
angelegt werden, was die gleiche Operation ist, wie die des Löschens oder
Programmierens einer herkömmlichen EEPROM-Zelle.
Das heißt, die Resetsignale 252, 254 sind dieselben wie das an die
Wortleitung einer EEPROM-Zelle angelegte Signal, während die Zustands
kontrollsignale 251, 253 dieselben sind, wie das an die mit dem Drain einer
EEPROM-Zelle verbundene Bitleitung angelegte Signal.
Wenn daher das Resetsignal und das Zellenzustandskontrollsignal
jeweils eine Spannung von 18 V und 0 V besitzen, werden die EEPROM-Si
cherungszellen 212, 222 alle zu einem Anreicherungstyp gelöscht. Wenn
andererseits das Resetsignal und das Zellenzustandskontrollsignal jeweils
eine Spannung von 0 V bis 18 V besitzen, werden die EEPROM-Sicherungs
zellen in einen Verarmungstyp programmiert.
Die EEPROM-Sicherungszellen 212, 222 erhalten die Schwellspannung
in ihrem gelöschten Zustand, so daß, selbst wenn die Resetsignale 252, 254
mit einem Wert von 1 V bis 2 V an die Kontrollgates angelegt werden, um
den Speicherzustand der Zellen auszulesen, die Zellen nicht leiten. Daher
gehen in diesem Fall die Ausgänge 230, 240 der EEPROM-Sicherungszellen
210, 220 in den "niedrigen" Zustand für die Zellen, die nicht leiten.
Wenn auf der anderen Seite die EEPROM-Sicherungszellen 212, 222
programmiert sind, liegt die Schwellspannung bei etwa -2 V, so daß Reset
signale 252, 254 von etwa 1 V bis 2 V die Zellen leitfähig machen und daher
die Ausgänge der entsprechenden EEPROM-Sicherungszellen in den
"hohen" Zustand bringen. Daher können die NMOS-Transistoren 205, 206
des dynamischen Widerstandsschaltkreises 250 leiten.
Wenn der dynamische Widerstandsschaltkreis 250 betrieben wird,
daß er einen Widerstand parallel zum ersten Widerstand 201 bildet, besitzt
der Ausgang 260 des Hochspannungsmeßschaltkreises 200 einen niedrigen
Spannungswert als der Ausgang 310 des Referenzspannungserzeugungs
schaltkreises 300, so daß der Ausgang 410 des Vergleichs- und Verstär
kerschaltkreises 400 in den "niedrigen" Zustand gebracht wird, wodurch
der Pumpschaltkreis 100 veranlaßt wird, die Spannung des Hochspannungs
ausgangsanschlusses 19 wie oben beschrieben zu erhöhen.
Der Spannungswert des Ausgangs 260 des Hochspannungsmeßschalt
kreises 200 wird nun entsprechend den Zuständen der Ausgänge 230, 240
der ersten und zweiten EEPROM-Sicherungsschaltkreise 210, 220 beschrieben.
Es wird angenommen, daß die Werte der ersten und zweiten Wider
stände 201 und 202 und der Widerstandselemente 203 und 204 jeweils R1,
R2, R3 und R4 betragen und daß die Spannungen des Hochspannungs
ausgangsanschlusses 19 und des Hochspannungsmeßschaltkreises 200 jeweils
Vpp und Vpd sind.
Wenn die Ausgänge 230 und 240 der EEPROM-Sicherungsschaltkreise
210 und 220 jeweils im "hohen" und "niedrigen" Zustand sind, Vpd=R2×
Vpp/(R1//R3+R2). Wenn andererseits die Ausgänge 230 und 240 jeweils
im "niedrigen" und "hohen" Zustand sind, Vpd=R2×Vpp/(R1//R4+
R2). Wenn die Ausgänge alle im "hohen" Zustand sind, Vpd=R2×
Vpp/(R1//R3//R4+R2). Die Ausgangsspannung des Hochspannungs
ausgangsanschlusses 19 wird durch Kontrolle des Meßwerts des Hochspannungs
meßschaltkreises 200 im Ausführungsbeispiel der Fig. 3 eingestellt,
dies wird hingegen in dem Ausführungsbeispiel der Fig. 4 durch Kontrolle
des Werts der Referenzspannung erreicht. Der dynamische Widerstands
schaltkreis 340 ist nämlich zwischen dem Ausgang 350 des Referenzspannungs
erzeugungsschaltkreises 300 und dem Erdpotentialanschluß angeschlossen,
so daß die Ausgangsspannung geteilt wird. Die Widerstandselemente
des dynamischen Widerstandsschaltkreises sind Verarmungstransistoren,
deren Gate und Kanal mit dem Erdpotential verbunden sind, was
von dem Ausführungsbeispiel der Fig. 3 verschieden ist.
Die Gates der NMOS-Transistoren 306 und 308 des dynamischen Wider
standsschaltkreises 340 sind jeweils mit den Ausgängen 230 und 240
der ersten und zweiten EEPROM-Sicherungsschaltkreisen 210 und 220
verbunden. Wenn daher die EEPROM-Sicherungszellen 212, 222 alle gelöscht
sind, gehen alle Ausgänge in den "niedrigen" Zustand, so daß die
NMOS-Transistoren 305 und 308 alle ausgeschaltet werden. Infolgedessen
beeinflussen die Verarmungstransistoren 307 und 309 als die Spannungs
teilungswiderstandselemente nicht die Spannung des Ausgangsanschlusses
350 des Referenzspannungserzeugungsschaltkreises 300.
Wenn jedoch die Ausgänge 230 und 240 der ersten und zweiten EEPROM-
Sicherungsschaltkreise 210 und 220 jeweils "hoch" und "niedrig"
oder "niedrig" und "hoch" oder alle "hoch" sind, wird der Spannungs
wert des Ausgangsanschlusses 350 so kontrolliert, daß der Wert der gepumpten
Hochspannung geändert wird.
Die ersten und zweiten EEPROM-Sicherungsschaltkreise 210 und 220,
die gemeinsam in den Fig. 3 und 4 verwendet werden, kontrollieren
den Wert der Lösch- und Programmierspannung entsprechend dem gelöschten
und programmierten Zustand der EEPROM-Sicherungszellen 212
und 222. Wenn zum Beispiel der programmierte Zustand ungenau ist, weil
die Elektronen im Floatinggate nicht völlig abgesogen sind, obwohl die
Programmierspannung von etwa 16 V an das Drain zum Programmieren der
Speicherzelle angelegt ist, ist es notwendig, die Programmierspannung mit
einem höheren Wert beim erneuten Programmieren der Zelle anzulegen.
Eine ähnliche Prozedur wird beim Löschen der Zelle angewandt. Selbst
wenn die EEPROM-Sicherungsschaltkreise 210 und 220 nicht im erfindungs
gemäßen Schaltkreis vorgesehen sind, kann der Wert des Hochspannungs
ausgangsanschlusses 19 durch den Schaltkreis aus dem Hochspannungs
meßschaltkreis 200, dem Referenzspannungserzeugungsschaltkreis
300 und dem Vergleichs- und Verstärkerschaltkreis 400 konstant gehalten
werden, aber es ist nicht möglich, den an einen geeigneten Wert entsprechend
dem programmierten Zustand der Speicherzelle angepaßten Hochspannungs
wert zu erhalten.
Wenn hier auch zwei Ausführungsbeispiele der vorliegenden Erfindung
beschrieben wurden, werden weitere Ausführungsbeispiele gezeigt,
ohne vom technischen Umfang der vorliegenden Erfindung abzuweichen.
Wie oben beschrieben, führt der erfindungsgemäße Schaltkreis den
Ausgang des Hochspannungserzeugungsschaltkreises in einer Halbleiter
speichervorrichtung zurück, um einen konstanten Hochspannungswert
aufrecht zu erhalten.
Darüberhinaus bietet die vorliegende Erfindung den Vorteil, daß die
Hochspannung auf einen geeigneten Wert eingestellt werden kann ent
sprechend dem programmierten Zustand der durch die Hochspannung pro
grammierten Speicherzelle.
Weiterhin verbessert die vorliegende Erfindung die Zuverlässigkeit
der Speichervorrichtung, indem sie dem Überlastproblem vorbeugt, das
auftritt, wenn der Wert der Hochspannung nur durch Verwendung Leistungs
charakteristik eines einzelnen Elements eingestellt wird, wie in einem
herkömmlichen Hochspannungserzeugungsschaltkreis.
Wenn auch spezielle Konstruktionen hierin gezeigt und beschrieben
wurden, ist nicht beabsichtigt, daß die Erfindung auf die offengelegten
Elemente und Konstruktionen beschränkt ist. Der Fachmann wird leicht
erkennen, daß spezielle Elemente und Unterkonstruktionen verwendet
werden können, ohne vom Geist und Umfang der Erfindung abzuweichen.
Claims (17)
1. Hochspannungserzeugungsschaltkreis für eine Halbleiterspeicher
vorrichtung, dadurch gekennzeichnet, daß sie umfaßt:
einen Hochspannungsausgangsanschluß (19);
eine Mehrzahl von Spannungspumpvorrichtungen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungsausgangs anschluß (19) angeordnet sind und von einem ersten und einem zweiten Pumpkontrollsignal mit entgegengesetzter Logik gesteuert werden;
eine Hochspannungsmeßvorrichtung (200), die zwischen dem Hochspannungs ausgangsanschluß (19) und einem Erdpotentialanschluß zum Messen des Spannungswerts des Hochspannungsausgangsanschlusses an geordnet ist;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Referenz spannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen der ersten und zweiten Pumpkontrollsignale (17 und 18).
einen Hochspannungsausgangsanschluß (19);
eine Mehrzahl von Spannungspumpvorrichtungen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungsausgangs anschluß (19) angeordnet sind und von einem ersten und einem zweiten Pumpkontrollsignal mit entgegengesetzter Logik gesteuert werden;
eine Hochspannungsmeßvorrichtung (200), die zwischen dem Hochspannungs ausgangsanschluß (19) und einem Erdpotentialanschluß zum Messen des Spannungswerts des Hochspannungsausgangsanschlusses an geordnet ist;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Referenz spannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen der ersten und zweiten Pumpkontrollsignale (17 und 18).
2. Hochspannungserzeugungsschaltkreis für eine Halbleiterspeicher
vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Hoch
spannungsmeßvorrichtung (200) einen ersten und einen zweiten Widerstand
(201 und 202), die in Reihe zwischen dem Hochspannungsausgangsanschluß
(19) und dem Erdpotentialanschluß angeordnet sind, und einen
Ausgangsknoten (207) zwischen dem ersten und dem zweiten Widerstand
(201 und 202) umfaßt.
3. Hochspannungserzeugungsschaltkreis für eine Halbleiterspeicher
vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Pump
kontrollsignalerzeugungsvorrichtung (500) NOR-Gatter (501, 502) zum
gleichzeitigen Empfangen des Schreibfreigabesignals, der Pumptaktimpulse
und der Ausgänge der Vergleichs- und Verstärkervorrichtung (400) um
faßt.
4. Hochspannungserzeugungsschaltkreis für eine Halbleitervorrichtung,
dadurch gekennzeichnet, daß sie umfaßt:
einen Hochspannungssausgangsanschluß (19);
eine Mehrzahl von Spannungspumpschaltkreisen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungsaus gangsanschluß (19) angeordnet sind und von einem ersten und einem zweiten Pumpkontrollsignal gesteuert werden;
eine Hochspannungsmeßvorrichtung (200) mit ersten und zweiten Widerständen, die zwischen dem Hochspannungsausgangsanschluß (19) und einem Erdpotentialanschluß angeordnet ist, und mit einem Ausgangsknoten zwischen dem ersten und zweiten Widerstand;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Refe renzspannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird;
eine dynamische Widerstandsvorrichtung (205, 206), die mit einem der beiden Eingangsanschlüsse der Vergleichs- und Verstärkervorrichtung verbunden ist; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen von ersten und zweiten Pumpkontrollsignalen (17 und 18) entgegengesetzter Logik.
einen Hochspannungssausgangsanschluß (19);
eine Mehrzahl von Spannungspumpschaltkreisen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungsaus gangsanschluß (19) angeordnet sind und von einem ersten und einem zweiten Pumpkontrollsignal gesteuert werden;
eine Hochspannungsmeßvorrichtung (200) mit ersten und zweiten Widerständen, die zwischen dem Hochspannungsausgangsanschluß (19) und einem Erdpotentialanschluß angeordnet ist, und mit einem Ausgangsknoten zwischen dem ersten und zweiten Widerstand;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Refe renzspannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird;
eine dynamische Widerstandsvorrichtung (205, 206), die mit einem der beiden Eingangsanschlüsse der Vergleichs- und Verstärkervorrichtung verbunden ist; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen von ersten und zweiten Pumpkontrollsignalen (17 und 18) entgegengesetzter Logik.
5. Hochspannungserzeugungsschaltkreis für eine Halbleiterspeicher
vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die dynamische
Widerstandsvorrichtung Isoliergatetransistoren (205, 206), deren Gates
gegebene Kontrollsignale empfangen, und jeweils mit den Isoliergate
transistoren in Reihe geschaltete Widerstände umfaßt, wobei die Gates und
die Kanäle der Isoliergatetransistoren jeweils mit den Ausgangsanschlüssen
von EEPROM-Sicherungsschaltkreisen und einem der beiden Eingangsanschlüsse
der Vergleichs- und Verstärkervorrichtung verbunden sind.
6. Hochspannungserzeugungsschaltkreis für eine Halbleiterspeicher
vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die EEPROM-
Sicherungsschaltkreise einen Verarmungstransistor, dessen Drain mit dem
Sourcespannungsanschluß und dessen Sourece mit dem Gate verbunden ist,
eine EEPROM-Sicherungszelle, deren Kanal zwischen der Source des Verarmungstransistors
und dem Erdpotentialanschluß angeordnet ist und deren
Drain mit einem Zellenzustandkontrollsignal und deren Kontrollgate mit
einem Resetsignal verbunden ist, und einen Ausgangsanschluß umfassen,
der zwischen der Source des Verarmungstransistors und dem Drain der
EEPROM-Sicherungszelle angeordnet ist.
7. Hochspannungserzeugungsschaltkreis für eine Halbleiterspeichervorrichtung
nach Anspruch 4, dadurch gekennzeichnet, daß die Pump
kontrollsignalerzeugungsvorrichtung (500) NOR-Gatter (501, 502) zum
gleichzeitigen Empfangen des Schreibfreigabesignals, der Pumpttaktimpulse
und der Ausgänge der Vergleichs- und Verstärkervorrichtung (400) um
faßt.
8. Hochspannungserzeugungsschaltkreis für ein EEPROM, dadurch
gekennzeichnet, daß er umfaßt:
einen Hochspannungsausgangsanschluß (19);
eine Mehrzahl von Spannungspumpschaltkreisen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungs ausgangsanschluß (19) angeordnet sind und von zwei Signalen entgegenge setzter Phase gesteuert werden;
eine Hochspannungsmeßvorrichtung (200) mit ersten und zweiten Widerständen, die zwischen dem Hochspannungsausgangsanschluß (19) und einem Erdpotentialanschluß angeordnet ist, und mit einem Ausgangsknoten zwischen dem ersten und zweiten Widerstand zum Messen des Spannungs werts des Hochspannungsausgangsanschlusses;
eine dynamische Widerstandsvorrichtung (205, 206) mit einem Iso liergatetransistor, der parallel mit dem ersten Widerstand der Hochspannungs meßvorrichtung angeordnet ist und dessen Gate mit einem gegebenen Kontrollsignal versorgt wird, und mit einem Widerstand;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Refe renzspannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen von ersten und zweiten Pumpkontrollsignalen (17 und 18) entgegengesetzter Logik.
einen Hochspannungsausgangsanschluß (19);
eine Mehrzahl von Spannungspumpschaltkreisen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungs ausgangsanschluß (19) angeordnet sind und von zwei Signalen entgegenge setzter Phase gesteuert werden;
eine Hochspannungsmeßvorrichtung (200) mit ersten und zweiten Widerständen, die zwischen dem Hochspannungsausgangsanschluß (19) und einem Erdpotentialanschluß angeordnet ist, und mit einem Ausgangsknoten zwischen dem ersten und zweiten Widerstand zum Messen des Spannungs werts des Hochspannungsausgangsanschlusses;
eine dynamische Widerstandsvorrichtung (205, 206) mit einem Iso liergatetransistor, der parallel mit dem ersten Widerstand der Hochspannungs meßvorrichtung angeordnet ist und dessen Gate mit einem gegebenen Kontrollsignal versorgt wird, und mit einem Widerstand;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Refe renzspannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen von ersten und zweiten Pumpkontrollsignalen (17 und 18) entgegengesetzter Logik.
9. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 8,
dadurch gekennzeichnet, daß das Gate des Isoliergatetransistors
mit dem Ausgang des einer Programmierzustandmeßvorrichtung (210, 220)
verbunden ist.
10. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 8
oder 9, dadurch gekennzeichnet, daß die EEPROM-Sicherungs
schaltkreise einen Verarmungstransistor (211, 221), dessen Drain mit dem
Sourcespannungsanschluß und dessen Source mit dem Gate verbunden ist,
eine EEPROM-Sicherungszelle (212, 222), deren Kanal zwischen der Source
des Verarmungstransistors und dem Erdpotentialanschluß angeordnet ist
und deren Drain mit einem Zellenzustandkontrollsignal und deren Kontrollgate
mit einem Resetsignal verbunden ist, und einen Ausgangsanschluß
umfassen, der zwischen der Source des Verarmungstransistors und
dem Drain der EEPROM-Sicherungszelle angeordnet ist.
11. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 8,
dadurch gekennzeichnet, daß das Widerstandselement der dyna
mischen Widerstandsvorrichtung einen Polysiliziumwiderstand oder einen
Verarmungstransistor im Normal-An-Zustand umfaßt.
12. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 8,
dadurch gekennzeichnet, daß die Pumpkontrollsignalerzeugungsvorrichtung
(500) NOR-Gatter (501, 502) zum gleichzeitigen Empfangen
des Schreibfreigabesignals, der Pumptaktimpuls und der Ausgänge
der Vergleichs- und Verstärkervorrichtung (400) und zwei Inverter zum
jeweiligen Empfangen der Ausgänge der NOR-Gatter zum Erzeugen von Signalen
entgegengesetzter Logik und einen Puffer umfaßt.
13. Hochspannungserzeugungsschaltkreis für ein EEPROM, dadurch
gekennzeichnet, daß er umfaßt:
einen Hochspannungsausgangsanschluß (19);
eine Mehrzahl von Spannungspumpschaltkreisen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungsausgangsanschluß (19) angeordnet sind und von zwei Signalen entgegengesetzter Phase gesteuert werden;
eine Hochspannungsmeßvorrichtung (200) mit ersten und zweiten Widerständen, die zwischen dem Hochspannungsausgangsanschluß (19) und einem Erdpotentialanschluß angeordnet ist, zum Messen des Spannungs werts des Hochspannungsausgangsanschlusses;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Refe renzspannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen von zwei Signalen (17 und 18) entgegengesetzter Logik.
einen Hochspannungsausgangsanschluß (19);
eine Mehrzahl von Spannungspumpschaltkreisen (100), die in Reihe zwischen einem Sourcespannungsanschluß und dem Hochspannungsausgangsanschluß (19) angeordnet sind und von zwei Signalen entgegengesetzter Phase gesteuert werden;
eine Hochspannungsmeßvorrichtung (200) mit ersten und zweiten Widerständen, die zwischen dem Hochspannungsausgangsanschluß (19) und einem Erdpotentialanschluß angeordnet ist, zum Messen des Spannungs werts des Hochspannungsausgangsanschlusses;
eine Referenzspannungserzeugungsvorrichtung (300), die zwischen dem Sourcespannungsanschluß und dem Erdpotentialanschluß angeordnet ist und von einem Schreibfreigabesignal kontrolliert wird, um eine Refe renzspannung eines gegebenen Werts zu erzeugen;
eine Vergleichs- und Verstärkungsvorrichtung (400), die von dem Schreibfreigabesignal zum Vergleichen der Ausgänge der Hochspannungs meßvorrichtung (200) und der Referenzspannungserzeugungsvorrichtung (300) und zur Verstärkung der Differenz dazwischen kontrolliert wird; und
eine Pumpkontrollsignalerzeugungsvorrichtung (500) zum Empfangen des Schreibfreigabesignals, von Pumptaktimpulsen und den Ausgängen der Vergleichs- und Verstärkervorrichtung (400) zum Erzeugen von zwei Signalen (17 und 18) entgegengesetzter Logik.
14. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 13,
dadurch gekennzeichnet, daß die dynamische Widerstandsvorrichtung
einen Isoliergatetransistor und ein Widerstandselement umfaßt,
die in Reihe zwischen dem Ausgangsanschluß der Referenzspannungserzeugungs
vorrichtung und dem Erdanschluß geschaltet sind, wobei das
Gate des Isoliergatetransistors mit dem Ausgangsanschluß eines EEPROM-
Sicherungsschaltkreises verbunden ist.
15. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 14,
dadurch gekennzeichnet, daß das Widerstandselement der dynamischen
Widerstandsvorrichtung einen Polysiliziumwiderstand oder einen
Verarmungstransistor im Normal-An-Zustand umfaßt.
16. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 14,
dadurch gekennzeichnet, daß die EEPROM-Sicherungsschaltkreise
einen Verarmungstransistor (211, 221), dessen Drain mit dem Source
spannungsanschluß und dessen Source mit dem Gate verbunden ist, eine
EEPROM-Sicherungszelle (212, 222), deren Kanal zwischen der Source des
Verarmungstransistors und dem Erdpotentialanschluß angeordnet ist und
deren Drain mit einem Zellenzustandkontrollsignal und deren Kontrollgate
mit einem Resetsignal verbunden ist, und einen Ausgangsanschluß umfassen,
der zwischen der Source des Verarmungstransistors und dem Drain
der EEPROM-Sicherungszelle angeordnet ist.
17. Hochspannungserzeugungsschaltkreis für ein EEPROM nach Anspruch 13,
dadurch gekennzeichnet, daß die Pumpkontrollsignalerzeugungsvorrichtung
(500) NOR-Gatter (501, 502) zum gleichzeitigen Empfangen
des Schreibfreigabesignals, der Pumptaktimpulse und der Ausgänge
der Vergleichs- und Verstärkervorrichtung (400) und zwei Inverter zum
jeweiligen Empfangen der Ausgänge der NOR-Gatter zum Erzeugen von Signalen
entgegengesetzter Logik und einen Puffer umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900015225A KR920006991A (ko) | 1990-09-25 | 1990-09-25 | 반도체메모리 장치의 고전압발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4036973A1 true DE4036973A1 (de) | 1992-04-02 |
DE4036973C2 DE4036973C2 (de) | 1994-06-30 |
Family
ID=19303989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4036973A Expired - Fee Related DE4036973C2 (de) | 1990-09-25 | 1990-11-20 | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5276646A (de) |
JP (1) | JPH07122998B2 (de) |
KR (1) | KR920006991A (de) |
DE (1) | DE4036973C2 (de) |
FR (1) | FR2667169B1 (de) |
IT (1) | IT1250777B (de) |
Families Citing this family (116)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
JP2831914B2 (ja) * | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
US5452251A (en) * | 1992-12-03 | 1995-09-19 | Fujitsu Limited | Semiconductor memory device for selecting and deselecting blocks of word lines |
US5422586A (en) * | 1993-09-10 | 1995-06-06 | Intel Corporation | Apparatus for a two phase bootstrap charge pump |
US5442586A (en) * | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
US5446408A (en) * | 1993-09-10 | 1995-08-29 | Intel Corporation | Method and apparatus for providing selectable sources of voltage |
US5553030A (en) * | 1993-09-10 | 1996-09-03 | Intel Corporation | Method and apparatus for controlling the output voltage provided by a charge pump circuit |
US5420798A (en) * | 1993-09-30 | 1995-05-30 | Macronix International Co., Ltd. | Supply voltage detection circuit |
WO1995009483A1 (en) * | 1993-09-30 | 1995-04-06 | Macronix International Co., Ltd. | Improved supply voltage detection circuit |
KR0141432B1 (ko) * | 1993-10-01 | 1998-07-15 | 기다오까 다까시 | 반도체 기억장치 |
US5511026A (en) * | 1993-12-01 | 1996-04-23 | Advanced Micro Devices, Inc. | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
JP3090833B2 (ja) * | 1993-12-28 | 2000-09-25 | 株式会社東芝 | 半導体記憶装置 |
US5532915A (en) * | 1994-03-23 | 1996-07-02 | Intel Corporation | Method and apparatus for providing an ultra low power regulated negative charge pump |
FR2719135B1 (fr) * | 1994-04-21 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit de limitation de tension avec comparateur à hystérésis. |
JPH07322606A (ja) * | 1994-05-27 | 1995-12-08 | Sony Corp | 昇圧回路及びこれを用いた固体撮像装置 |
US5508971A (en) * | 1994-10-17 | 1996-04-16 | Sandisk Corporation | Programmable power generation circuit for flash EEPROM memory systems |
US5671179A (en) * | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
AU3895395A (en) * | 1994-10-19 | 1996-05-15 | Intel Corporation | Voltage supplies for flash memory |
US5483486A (en) * | 1994-10-19 | 1996-01-09 | Intel Corporation | Charge pump circuit for providing multiple output voltages for flash memory |
US5495453A (en) * | 1994-10-19 | 1996-02-27 | Intel Corporation | Low power voltage detector circuit including a flash memory cell |
FR2729259A1 (fr) * | 1995-01-11 | 1996-07-12 | Bouvier Jacky | Procede et dispositif de commande du fonctionnement des moyens electroniques d'un objet portatif alimente a partir de l'energie recue au niveau de son antenne |
DE19506907A1 (de) * | 1995-02-28 | 1996-09-05 | Telefunken Microelectron | Schaltungsanordnung zur Variation eines Eingangssignals mit bestimmter Eingangsspannung und bestimmtem Eingangsstrom |
US5619459A (en) * | 1995-05-31 | 1997-04-08 | Micron Technology, Inc. | On-chip mobile ion contamination test circuit |
DE69513658T2 (de) * | 1995-09-29 | 2000-05-31 | St Microelectronics Srl | Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen |
US5596532A (en) * | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
US5757706A (en) * | 1995-12-29 | 1998-05-26 | Intel Corporation | Dynamic leaker for bit line refresh |
DE19601369C1 (de) * | 1996-01-16 | 1997-04-10 | Siemens Ag | Vorrichtung zur Spannungsvervielfachung, insb. verwendbar zur Erzeugung der Löschspannung für ein EEPROM |
JP2917914B2 (ja) * | 1996-05-17 | 1999-07-12 | 日本電気株式会社 | 昇圧回路 |
JPH09320267A (ja) * | 1996-05-28 | 1997-12-12 | Oki Micro Design Miyazaki:Kk | 昇圧回路の駆動方法および昇圧回路 |
US5740109A (en) * | 1996-08-23 | 1998-04-14 | Motorola, Inc. | Non-linear charge pump |
FR2761214B1 (fr) * | 1997-03-19 | 1999-05-21 | Sgs Thomson Microelectronics | Circuit elevateur de tension du type pompe de charge a nombre d'etages controle |
KR100273208B1 (ko) * | 1997-04-02 | 2000-12-15 | 김영환 | 반도체메모리장치의고효율전하펌프회로 |
KR100481833B1 (ko) * | 1997-07-29 | 2005-07-04 | 삼성전자주식회사 | 고전압펌핑회로 |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US5905682A (en) * | 1997-08-22 | 1999-05-18 | Micron Technology, Inc. | Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage |
EP0899742B1 (de) * | 1997-08-29 | 2003-11-12 | STMicroelectronics S.r.l. | Verfahren und Schaltung zur Erzeugung einer Gatterspannung für nichtfluchtige Speicheranordnungen |
KR100293449B1 (ko) * | 1998-05-04 | 2001-07-12 | 김영환 | 고전압발생회로 |
US6172553B1 (en) | 1998-06-25 | 2001-01-09 | Cypress Semiconductor Corp. | High voltage steering network for EEPROM/FLASH memory |
US6166982A (en) * | 1998-06-25 | 2000-12-26 | Cypress Semiconductor Corp. | High voltage switch for eeprom/flash memories |
US6094095A (en) * | 1998-06-29 | 2000-07-25 | Cypress Semiconductor Corp. | Efficient pump for generating voltages above and/or below operating voltages |
FR2782421B1 (fr) * | 1998-08-11 | 2000-09-15 | St Microelectronics Sa | Dispositif de generation d'une haute tension |
DE19926700A1 (de) * | 1998-12-21 | 2000-07-06 | Siemens Ag | Vorrichtung zur Spannungsvervielfachung mit hohem Wirkungsgrad und ihre Verwendung |
JP2001069747A (ja) * | 1999-08-27 | 2001-03-16 | Texas Instr Japan Ltd | 昇圧回路 |
US6816000B2 (en) | 2000-08-18 | 2004-11-09 | Texas Instruments Incorporated | Booster circuit |
US6577535B2 (en) | 2001-02-16 | 2003-06-10 | Sandisk Corporation | Method and system for distributed power generation in multi-chip memory systems |
CA2439556C (en) | 2001-03-14 | 2011-07-12 | Braun Gmbh | Method and device for cleaning teeth |
US6448750B1 (en) | 2001-04-05 | 2002-09-10 | Saifun Semiconductor Ltd. | Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain |
US6577514B2 (en) | 2001-04-05 | 2003-06-10 | Saifun Semiconductors Ltd. | Charge pump with constant boosted output voltage |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
KR100386085B1 (ko) | 2001-05-25 | 2003-06-09 | 주식회사 하이닉스반도체 | 고전압 발생회로 |
US6791396B2 (en) | 2001-10-24 | 2004-09-14 | Saifun Semiconductors Ltd. | Stack element circuit |
US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US6992932B2 (en) | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
US6963505B2 (en) | 2002-10-29 | 2005-11-08 | Aifun Semiconductors Ltd. | Method circuit and system for determining a reference voltage |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US6967896B2 (en) * | 2003-01-30 | 2005-11-22 | Saifun Semiconductors Ltd | Address scramble |
US6842383B2 (en) | 2003-01-30 | 2005-01-11 | Saifun Semiconductors Ltd. | Method and circuit for operating a memory cell using a single charge pump |
US20040151032A1 (en) * | 2003-01-30 | 2004-08-05 | Yan Polansky | High speed and low noise output buffer |
US7178004B2 (en) * | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
JP2004274861A (ja) | 2003-03-07 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
US6885244B2 (en) | 2003-03-24 | 2005-04-26 | Saifun Semiconductors Ltd. | Operational amplifier with fast rise time |
US7142464B2 (en) | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
US6906966B2 (en) | 2003-06-16 | 2005-06-14 | Saifun Semiconductors Ltd. | Fast discharge for program and verification |
KR100493061B1 (ko) * | 2003-06-20 | 2005-06-02 | 삼성전자주식회사 | 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치 |
JP4031399B2 (ja) * | 2003-07-08 | 2008-01-09 | セイコーインスツル株式会社 | 半導体集積回路装置 |
US7123532B2 (en) * | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
KR100521385B1 (ko) * | 2003-12-15 | 2005-10-12 | 삼성전자주식회사 | 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치 |
US8339102B2 (en) * | 2004-02-10 | 2012-12-25 | Spansion Israel Ltd | System and method for regulating loading on an integrated circuit power supply |
US7176728B2 (en) * | 2004-02-10 | 2007-02-13 | Saifun Semiconductors Ltd | High voltage low power driver |
US7652930B2 (en) * | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
TW200826300A (en) * | 2004-04-14 | 2008-06-16 | Renesas Tech Corp | Semiconductor device and manufacturing method thereof |
US7755938B2 (en) * | 2004-04-19 | 2010-07-13 | Saifun Semiconductors Ltd. | Method for reading a memory array with neighbor effect cancellation |
US7256438B2 (en) * | 2004-06-08 | 2007-08-14 | Saifun Semiconductors Ltd | MOS capacitor with reduced parasitic capacitance |
US7190212B2 (en) * | 2004-06-08 | 2007-03-13 | Saifun Semiconductors Ltd | Power-up and BGREF circuitry |
US7187595B2 (en) * | 2004-06-08 | 2007-03-06 | Saifun Semiconductors Ltd. | Replenishment for internal voltage |
US7317633B2 (en) | 2004-07-06 | 2008-01-08 | Saifun Semiconductors Ltd | Protection of NROM devices from charge damage |
US7095655B2 (en) * | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
KR20060020075A (ko) * | 2004-08-31 | 2006-03-06 | 삼성전자주식회사 | 구동유닛 및 이를 갖는 표시장치 |
US20060068551A1 (en) * | 2004-09-27 | 2006-03-30 | Saifun Semiconductors, Ltd. | Method for embedding NROM |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US20060136824A1 (en) * | 2004-11-12 | 2006-06-22 | Bo-In Lin | Process official and business documents in several languages for different national institutions |
US20060146624A1 (en) * | 2004-12-02 | 2006-07-06 | Saifun Semiconductors, Ltd. | Current folding sense amplifier |
US7257025B2 (en) * | 2004-12-09 | 2007-08-14 | Saifun Semiconductors Ltd | Method for reading non-volatile memory cells |
CN1838328A (zh) * | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 擦除存储器阵列上存储单元的方法 |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US7233192B2 (en) * | 2005-04-06 | 2007-06-19 | Saifun Semiconductors Ltd | On/off charge pump |
US20070141788A1 (en) * | 2005-05-25 | 2007-06-21 | Ilan Bloom | Method for embedding non-volatile memory with logic circuitry |
KR100680441B1 (ko) * | 2005-06-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 안정적인 승압 전압을 발생하는 승압 전압 발생기 |
US8400841B2 (en) * | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
US7786512B2 (en) * | 2005-07-18 | 2010-08-31 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
US20070036007A1 (en) * | 2005-08-09 | 2007-02-15 | Saifun Semiconductors, Ltd. | Sticky bit buffer |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US20070096199A1 (en) * | 2005-09-08 | 2007-05-03 | Eli Lusky | Method of manufacturing symmetric arrays |
US7221138B2 (en) | 2005-09-27 | 2007-05-22 | Saifun Semiconductors Ltd | Method and apparatus for measuring charge pump output current |
US20070120180A1 (en) * | 2005-11-25 | 2007-05-31 | Boaz Eitan | Transition areas for dense memory arrays |
US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
US7808818B2 (en) * | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US20070173017A1 (en) * | 2006-01-20 | 2007-07-26 | Saifun Semiconductors, Ltd. | Advanced non-volatile memory array and method of fabrication thereof |
US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US8253452B2 (en) * | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) * | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7638835B2 (en) | 2006-02-28 | 2009-12-29 | Saifun Semiconductors Ltd. | Double density NROM with nitride strips (DDNS) |
US7701779B2 (en) * | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
US7605579B2 (en) * | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
US7859240B1 (en) | 2007-05-22 | 2010-12-28 | Cypress Semiconductor Corporation | Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof |
KR100894490B1 (ko) | 2008-03-03 | 2009-04-22 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 내부전압 생성회로 |
US8436659B1 (en) * | 2008-06-24 | 2013-05-07 | Marvell International Ltd. | Circuits and methods for reducing electrical stress on a transistor |
US20100148840A1 (en) * | 2008-12-16 | 2010-06-17 | Siyou Weng | Pulse modulated charge pump circuit |
EP2317519A1 (de) * | 2009-10-20 | 2011-05-04 | STMicroelectronics Rousset SAS | Integrierter Schaltkreis, der eine nicht zweckbestimmte Klemme zum Empfang von Hochspannung zur Löschung der Programmierung umfasst |
FR2951576B1 (fr) * | 2009-10-20 | 2011-12-16 | St Microelectronics Rousset | Circuit integre comprenant une borne non dediee de reception d'une haute tension d'effacement programmation |
US10832754B1 (en) * | 2019-06-06 | 2020-11-10 | Micron Technology, Inc. | Current monitor for a memory device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3705147C2 (de) * | 1986-02-24 | 1989-08-24 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4481566A (en) * | 1983-04-04 | 1984-11-06 | International Business Machines Corporation | On chip charge trap compensated high voltage converter |
US4769784A (en) * | 1986-08-19 | 1988-09-06 | Advanced Micro Devices, Inc. | Capacitor-plate bias generator for CMOS DRAM memories |
US4825142A (en) * | 1987-06-01 | 1989-04-25 | Texas Instruments Incorporated | CMOS substrate charge pump voltage regulator |
JPH0827662B2 (ja) * | 1987-06-12 | 1996-03-21 | 沖電気工業株式会社 | 比較電圧発生回路及びそれを用いた電圧検出回路 |
JPS6445157A (en) * | 1987-08-13 | 1989-02-17 | Toshiba Corp | Semiconductor integrated circuit |
JPH01149299A (ja) * | 1987-12-04 | 1989-06-12 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JPH084137B2 (ja) * | 1988-01-12 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置の出力回路 |
US4888738A (en) * | 1988-06-29 | 1989-12-19 | Seeq Technology | Current-regulated, voltage-regulated erase circuit for EEPROM memory |
IT1225608B (it) * | 1988-07-06 | 1990-11-22 | Sgs Thomson Microelectronics | Regolazione della tensione prodotta da un moltiplicatore di tensione. |
JPH077912B2 (ja) * | 1988-09-13 | 1995-01-30 | 株式会社東芝 | 昇圧回路 |
JP2780365B2 (ja) * | 1989-08-14 | 1998-07-30 | 日本電気株式会社 | 基板電位発生回路 |
US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
-
1990
- 1990-09-25 KR KR1019900015225A patent/KR920006991A/ko not_active Application Discontinuation
- 1990-11-20 DE DE4036973A patent/DE4036973C2/de not_active Expired - Fee Related
- 1990-11-20 JP JP31299090A patent/JPH07122998B2/ja not_active Expired - Fee Related
- 1990-11-27 FR FR9014799A patent/FR2667169B1/fr not_active Expired - Fee Related
- 1990-12-24 US US07/632,932 patent/US5276646A/en not_active Expired - Lifetime
-
1991
- 1991-09-24 IT ITRM910712A patent/IT1250777B/it active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3705147C2 (de) * | 1986-02-24 | 1989-08-24 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Non-Patent Citations (2)
Title |
---|
IBM Techn. Discl. Bull., Vol. 26, No. 8, Jan. 1984, S. 4147-4176 * |
IBM Techn. Discl. Bull., Vol. 32, No. 4 A, Sept. 1989, S. 18-19, S. 275-276 * |
Also Published As
Publication number | Publication date |
---|---|
IT1250777B (it) | 1995-04-21 |
US5276646A (en) | 1994-01-04 |
JPH04132088A (ja) | 1992-05-06 |
KR920006991A (ko) | 1992-04-28 |
ITRM910712A1 (it) | 1992-03-26 |
DE4036973C2 (de) | 1994-06-30 |
FR2667169B1 (fr) | 1994-04-15 |
FR2667169A1 (fr) | 1992-03-27 |
ITRM910712A0 (it) | 1991-09-24 |
JPH07122998B2 (ja) | 1995-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4036973A1 (de) | Schaltkreis zum erzeugen einer hochspannung fuer einen halbleiterspeicherschaltkreis | |
DE3936676C2 (de) | ||
DE3249671C2 (de) | ||
DE4035660A1 (de) | Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen | |
DE2601622C3 (de) | wertspeicheranordnung | |
DE3740361C2 (de) | ||
DE102005061375B4 (de) | NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE69630958T2 (de) | Programmierbarer nichtflüchtiger zweiwegschalter für programmierbare logik | |
DE4205061A1 (de) | Elektrisch loeschbarer programmierbarer festwertspeicher mit einschreib/verifizier-steuereinheit | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
DE10138952A1 (de) | Halbleiterspeicherbauelement und Wortleitungsauswahlschaltung hierfür | |
DE3035484C2 (de) | Leseschaltung | |
DE3424765A1 (de) | Integrierter mikrocomputer mit nichtfluechtigem ram-speicher | |
DE4040492A1 (de) | Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren | |
DE3249749C2 (de) | ||
DE102005055834A1 (de) | Speicherschaltung, Ansteuerschaltung für einen Speicher und Verfahren zum Einschreiben von Schreibdaten in einen Speicher | |
DE2647892A1 (de) | Eingabepufferschaltung | |
DE112017006212T5 (de) | Resistive Speicherzelle mit wahlfreiem Zugriff | |
DE60003451T2 (de) | Wortleitungssignale einer flashspeicher bleiben überall auf dem chip verlustfrei | |
DE10034230B4 (de) | Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement | |
DE112019007183T5 (de) | ReRAM-Speicherzelle mit Doppelwortleitungssteuerung | |
DE102019208419A1 (de) | Speicheranordnung mit verteilten Referenzzellen zur Stromerfassung | |
EP1794758B1 (de) | Nicht-flüchtiges speicherelement | |
DE102021110976A1 (de) | Nichtflüchtige speicherschaltung und verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |