DE4037578C2 - Verfahren zum Betreiben eines Microcomputersystems - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Betreiben eines Mikrocomputersystems.

Fig. 6 zeigt ein Blockschaltbild eines herkömmlichen Mi­ krocomputersystems.

In der Figur ist mit der Bezugszahl 1 ein Mikrocomputersy­ stem, wie etwa ein Personal Computer und Überwachungsein­ richtungen und dergleichen gezeigt, das folgendes umfaßt:

Eine Prozessoreinheit 5 (nachstehend als Mikroprozessor­ einheit (MPU) bezeichnet), die eine zentrale Verarbei­ tungseinheit (nachstehend als CPU bezeichnet) 2 und einen Puffer 4 umfaßt, welcher mit der CPU 2 über einen internen Bus 3 verbunden ist, periphere Geräte mit einem Lese­ speicher ROM 7 als externe Speichereinrichtung, der mit dem Puffer 4 über einen externen Bus 6 verbunden ist, mit einem Speicher mit wahlfreiem Zugriff RAM 8 und mit einer Eingabe/Aus­ gabe-Einheit 9 (nachstehend als I/O-Einheit bezeichnet) wie etwa einem parallelen Port und einem seriellen Port, einen Zeitgeber 12, der mit der MPU 5 verbunden ist, und eine Überwachung 13, die mit dem externen Bus verbunden ist und einen Zähler aufweist. Die MPU 5 und die peripheren Geräte 7 bis 9 umfassen jeweils hoch­ integrierte Einzelchips (one-chip LSIC). Die CPU 2 betreibt den externen Bus 6 über den Puffer 4 zum Lesen von in dem ROM 7 ge­ speicherten Programmen und zum Schreiben und Lesen von Daten und Anwenderprogrammen in den bzw. aus dem RAM 8. Darüber hinaus gibt sie Daten an die externen Geräte bzw. nimmt Daten von diesen auf, und zwar über die I/O-Einheit 9.

Das Mikrocomputersystem 1 muß in dem ROM 7 und dem RAM 8 ge­ speicherte Programme und Daten auslesen, um die Programme über die CPU 2 auszuführen. Zu diesem Zweck wird eine Adresse des ROM 7 oder des RAM 8, an der solch ein Programm gespeichert ist, übel den internen Bus 3, den Puffer 4 und den externen Bus 6 an den ROM 7 oder den RAM 8 abgegeben. Der ROM 7 oder der RAM 8 gibt das Programm oder die Daten, welche darin an der vorherigen Adresse gespeichert sind, an den externen Bus 6, der wiederum von der CPU 2 über den Puffer 4 und den internen Bus 3 ausgelesen wird. Wenn die CPU 2 irgendeine Verarbeitung ausführt, die dem Programm oder den Daten entspricht, und Daten an die peripheren Geräte 7 bis 9 abgibt, werden darüber hinaus die Daten wiederum durch den internen Bus 3, den Puffer 4 und den externen Bus 6 abgegeben.

Das gemäß vorstehender Erläuterung aufgebaute bekannte Mikro­ computersystem muß immer dann auf den externen Bus 6 zugreifen, wenn die peripheren Geräte 7 bis 9 angeschaltet sind, wobei mehr Leistung als erforderlich aufgenommen wird. Um es als System zu betreiben, ist es darüber hinaus notwendig, zu jeder Zeit Daten einzugeben/auszugeben, so daß es unmöglich ist, die Energieversorgung der peripheren Geräte 7 bis 9 abzuschal­ ten oder die Spannung zu reduzieren oder aber die aufge­ nommene Leistung des gesamten Systems zu beschränken.

Ein Verfahren zum Betreiben eines Mikrocomputersystems ist aus der US 4,171,539 bekannt. Bei diesem System werden immer dann, wenn die Prozessoreinrichtung nicht arbeitet, alle nicht zur Bearbeitung benutzten Systemkomponenten abgeschaltet. So wird eine stroboskopische Impulsauf­ tastung durchgeführt, bei der ein Taktgeber, beispielswei­ se ein Flip-Flop, ein Signal setzt, durch das die Spannung an entsprechende Systemkomponenten im Gleichtakt angelegt wird. Die Systemauslastung wird nicht von den unter­ brechungsbehafteten Benutzungszeiträumen eines Benutzers bestimmt, sondern durch die langfristig anhaltende, nur geringe Auslastung eines Systems, beispielsweise durch Tä­ tigkeiten, die praktisch keine Rechenaufgaben enthalten, sondern lediglich Überwachungsaufgaben. Die Prozessorein­ heit führt ihre gewünschten Berechnungen oder andersartige Aufgaben portionsweise durch, wobei das System immer war­ tet, bis es von der Prozessoreinrichtung ein Signal für das Ende des Berechnens erhält, welches dann das Flip-Flop zurücksetzt, um das System wieder in einen Wartezustand zu bringen, bis nach einiger Zeit die Prozessoreinrichtung wieder einen Rechenvorgang vornimmt.

Bei dem System gemäß der US 3,535,560 werden bestimmte Abschnitte ebenfalls nur für relativ kurze Zeitperioden mit Energie versorgt. Dabei wird auch ein dem System der US 4,171,539 innewohnendes Problem gelöst, daß ein norma­ les Arbeiten einer intermettierend betriebenen Computer­ einrichtung immer nur dann gewährleistet ist, wenn sich die durch das Anlegen von Spannung erzeugten Transienten auf Normalniveau abgedämpft haben. Dazu wird eine speziel­ le Schaltung benutzt, um solche überschwingenden Impulse zu verhindern.

Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfah­ ren zum Betreiben eines Mikrocomputersystems zur Verfügung zu stellen, das zu einer weiteren Verringerung der Lei­ stungsaufnahme im Zusammenhang mit an den externen Bus angeschlossenen Einrichtungen fähig ist.

Erfindungsgemäß wird die gestellte Aufgabe mit einem Ver­ fahren nach dem einzigen Patentanspruch gelöst.

Im folgenden wird die Erfindung anhand bevorzugter Ausfüh­ rungsbeispiele unter Bezugnahme auf die beiliegende Zeich­ nung mit weiteren Einzelheiten näher erläutert. Dabei zeigt:

Fig. 1 ein Blockschaltbild eines Mikrocomputersystems nach einem Ausführungsbeispiel der Erfindung;

Fig. 2 und 3 Schaltbilder einer Reduziereinrichtung für die Leistungsaufnahme einer Schalteinrichtung bzw. eines Puffers;

Fig. 4 und 5 Darstellungen eines Zustandswechsels des Mi­ krocomputersystems und ein Flußdiagramm des­ selben in einem Energiesparbetrieb; und

Fig. 6 ein Blockschaltbild eines herkömmlichen Mi­ krocomputersystems.

Im folgenden ist unter Bezugnahme auf die Fig. 1 bis 5 ein Mikrocomputersystem nach einem Ausführungsbeispiel der Erfindung erläutert. Für entsprechende Elemente sind die gleichen Bezugs­ zeichen wie in Fig. 6 gewählt und eine Beschreibung ist insofern nicht nochmals gegeben.

In Fig. 1 bezeichnet Bezugszahl 10 einen internen RAM als interne Speichereinrichtung, der mit einer CPU 2 über einen internen Bus 3 in einer MPU 5 verbunden ist. Bezugszahl 11 bezeichnet eine Reduziereinrichtung für die Leistungsaufnahme zum Überwachen von Schalteinrichtungen 11a, 11b, die jeweils zwischen peripheren Geräten 7 bis 9 und einer Eingangsenergieversorgung liegen, wobei die Einrichtungen von der CPU 2 über den internen Bus 3, einen Puffer 4 und einen externen Bus 6 überwacht werden. Die Reduzier­ einrichtung 11 für die Leistungsaufnahme und die Schaltein­ richtungen 11a, 11b umfassen jeweils einen Ausgangsport (in diesem Fall ein Flip-Flop) und Transistoren, wie dies in Fig. 2 gezeigt ist. Der Puffer 4 umfaßt ein Trenneinrichtung 4a zum Verbinden mit und Trennen von dem externen Bus 6 sowie mehrere Dreistufen- Puffer (Tri-State-Buffers), wie dies in Fig. 3 gezeigt ist.

Nachstehend ist der Betrieb des Ausführungsbeispieles unter Bezug­ nahme auf die Fig. 4 und 5 erläutert, in denen einen Zustands­ übergang des Mikrocomputersystems nach dem Ausführungsbeispiel gezeigt und ein Flußdiagramm desselben in einem Energiesparbetrieb dargestellt ist. Wird die Energieversorgung in einem Systemunter­ brechungszustand A eingeschaltet, wechselt der Betrieb in einen normalen Modus B, um das Mikrocomputersystem 1 für die normale Verarbeitung zu starten. Dabei geht das Mikrocomputersystem 1 mittels eines Programmes oder mittels Befehlen von einer externen Einrichtung in den Energiesparbetrieb C über. In dem Energiesparbetrieb C wird in Schritt S1 festgestellt, ob der externe Bus 6 in einem Zustand ist, in dem er zu trennen ist, wie dies in Fig. 5 gezeigt ist. Ist der externe Bus 6 in einem Zu­ stand, in dem er zu trennen ist, wird in Schritt S2 ein Programm, das nur in der MPU 5 auszuführen ist, von dem ROM 7 oder dem RAM 8 über den externen Bus 6, den Puffer 4 und den internen Bus 3 gelesen und in dem internen RAM 10 gespeichert. Sodann wird in Schritt S3 die Reduziereinrichtung 11 für die Leistungsaufnahme durch Befehle von der CPU 2 betrieben, um die Schalteinrichtungen 11a, 11b auf geringe Leistungsaufnahme zu schalten. Genauer gesagt wird die Energieversorgung des ROM 7 ausgeschaltet und die Energieversorgungen des RAM 8 und der I/O-Einrichtung 9 werden im Hinblick auf ihre Ausgangsspannungen auf Pegel abgesenkt, bei denen Daten in dem RAM 8 und der I/O-Einrichtung 9 nicht gelöscht werden, und zwar beispielsweise von 5 Volt, einer normalen Spannung, auf 3 Volt, einer Energiesparspannung. In Schritt S4 wird die Trenneinrichtung 4a des Puffers 4 von der CPU 2 ange­ steuert, um die MPU 5 von dem externen Bus 6 zu trennen. Ferner wird in Schritt S5 das Programm nur im Inneren der MPU 5 ausge­ führt. Dadurch muß nicht auf den externen Bus 6 zugegriffen werden, was viel Energie kostet, und die Leistungsaufnahme im Hinblick auf die peripheren Einrichtungen 7 bis 8 ist ebenfalls reduziert, so daß die Leistungsaufnahme des Gesamtsystems re­ duziert werden kann. In Schritt S6 wird darüber hinaus festge­ stellt, ob das in den internen RAM 10 gelesene Programm vollständig ausgeführt ist. Falls ja, wird in Schritt S7 der Puffer 4 an den externen Bus 6 angeschlossen und die peripheren Einrichtungen 7 bis 9 werden in den ursprünglichen Betriebszustand zurückversetzt, d. h. von dem Energiesparbetrieb C in den Normalbetrieb B, wie dies in Fig. 4 gezeigt ist. Wenn darüber hinaus die Energiever­ sorgung einmal in dem Energiesparbetrieb C abgeschaltet ist, wechselt der Betrieb in den Systemunterbrechungszustand A. Wenn dann die Energieversorgung wieder eingeschaltet wird, wird das System in dem normalen Betrieb B gestartet.

Obwohl gemäß dem erläuterten Ausführungsbeispiel der interne RAM 10 als interne Speichereinrichtung vorgesehen ist, ist die Erfindung nicht darauf beschränkt. Beispielsweise kann dann, wenn das Programm und die Daten, die in dem Energiesparbetrieb C abzu­ arbeiten sind, begrenzt sind, ein interner ROM vorgesehen sein, in dem vorher diese Programme und Daten gespeichert worden sind. Somit können solche Programme und Daten durchgehend in der MPU 5 plaziert sein.

Bei dem Verfahren nach der Erfindung speichert, wie beschrieben, die interne Speichereinrichtung in der Prozessorein­ richtung ein Programm oder Daten. Dadurch ist das Mikrocomputer­ system nur mit der Prozessoreinrichtung betreibbar, und zwar auch dann, wenn der externe Bus durch die Trenneinrichtung des Puffers abgetrennt ist. Somit ist eine Leistungsaufnahme wegen des Zu­ griffs auf den externen Bus durch das Abtrennen des externen Busses durch den Puffer eliminiert und die Leistungsaufnahme in Eingangsenergieversorgungen für die peripheren Geräte ist durch die Steuerung der Reduziereinrichtung für die Leistungsaufnahme durch die Prozessoreinrichtung vor dem Abtrennen des externen Busses reduziert. Somit kann die Leistungsaufnahme des gesamten Systems reduziert werden.

Claims (1)

1. Verfahren zum Betreiben eines Mikrocomputersystems, welches zumindest aus einem externen Bus (6), einer Prozessorein­ richtung (MPU; 5), die mit dem externen Bus (6) verbunden ist, und peripheren Einheiten (7, 8, 9), die mit dem exter­ nen Bus (6) verbunden sind, aufweist, wobei die Prozessor­ einrichtung (MPU; 5) einen internen Bus (3) und einen Puf­ fer (4), der mit dem internen Bus (3) und mit dem externen Bus (6) verbunden ist, sowie eine Einrichtung (4a) zum Verbinden und Trennen des Puffers (4) an den/von dem exter­ nen Bus (6) und eine zentrale Verarbeitungseinheit (CPU; 2) umfaßt, wobei ein nur in der Prozessoreinrichtung (MPU; 5) zu bearbeitendes Programm aus zumindest einer der periphe­ ren Einheiten (7, 8, 9) in einen internen Speicher (10) der Prozessoreinrichtung (MPU; 5) geladen wird, die Energiezu­ fuhr zu den peripheren Geräten (7, 8, 9) eingestellt oder reduziert wird und anschließend der externe Bus (6) abge­ trennt wird.