DE4130675A1 - Multiplizierender digital-analog-umsetzer - Google Patents
Multiplizierender digital-analog-umsetzerInfo
- Publication number
- DE4130675A1 DE4130675A1 DE4130675A DE4130675A DE4130675A1 DE 4130675 A1 DE4130675 A1 DE 4130675A1 DE 4130675 A DE4130675 A DE 4130675A DE 4130675 A DE4130675 A DE 4130675A DE 4130675 A1 DE4130675 A1 DE 4130675A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- current mirror
- transistor
- mirror arrangement
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Television Receiver Circuits (AREA)
Description
Die Erfindung betrifft einen multiplizierenden Digital-
Analog-Umsetzer mit einem R-2R-Kettennetzwerk, dessen
Längswiderstände und dessen an den beiden Kettennetz
werkenden liegenden Querwiderstände jeweils einen Wider
standswert R und dessen übrige Querwiderstände einen
doppelten Widerstandswert 2R aufweisen, wobei die den
Längswiderständen abgewandten Enden der Querwiderstände
mit einer Versorgungsspannung beaufschlagt sind und die
den Längswiderständen zugewandten Enden der Querwider
stände Verbindungspunkte bilden.
Als multiplizierende Digital-Analog-Umsetzer werden solche
Umsetzer bezeichnet, bei denen das analoge Ausgangssignal
bezüglich seiner Amplitude abhängig ist von der Größe
eines Stromes, der dem Umsetzer zugeführt wird. Dieser
Strom wird bei einem Umsetzer mit einem R-2R-Kettennetz
werk auf verschiedene Verbindungspunkte des Kettennetz
werks geschaltet, wodurch in Abhängigkeit eines dem
Umsetzer zugeführten und in den analogen Bereich umzu
setzenden Digitalsignals am Ausgang entsprechende
Spannungen bzw. Ströme auftreten. Wird nun dieser dem
Digital-Analog-Umsetzer von außen zugeführte Strom zusätz
lich in seiner Größe variiert, so wirkt sich dieses auch
auf die Amplitude des Ausgangssignals des Umsetzers aus.
Derartige multiplizierende Digital-Analog-Umsetzer können
also zur Amplitudeneinstellung eines Wechselstromsignals,
das dem dem Umsetzer zugeführten Strom überlagert ist,
eingesetzt werden. In Abhängigkeit des Digitalwortes wird
dann auch die Amplitude dieses Wechselstromsignals ent
sprechend der Zustände der Bits
des Digitalwortes verändert. Darüber hinaus wird jedoch
auch der Strom, dem der Wechselstrom überlagert ist, in
Abhängigkeit der Zustände der Bits verändert. Es tritt
also am Ausgang des Umsetzers nicht nur der in seiner
Amplitude variierte Wechselstrom auf, sondern auch ein
solcher Spannungs- bzw. Stromwert, der der Umsetzung des
konstanten Stroms entsprechend der Zustände der Bits des
Digitalwortes dem analogen Bereich entspricht. Dem
Wechselstrom bzw. Spannungssignal am Ausgang des Umsetzers
ist also gleichsam eine Art Gleichstrom bzw. Spannung
überlagert. Dieses Signal wird im folgenden als Offset
signal bezeichnet.
In vielen Anwendungsfällen sind die zeitlichen Änderungen
derartiger Offsetsignale unerwünscht, da beispielsweise
für die Einstellung eines Lautstärkesignals mittels eines
solchen multiplizierenden Digital-Analog-Umsetzers solche
Spannungs- bzw. Stromsprünge unerwünscht sind, da sie
hörbar werden.
Es ist Aufgabe der Erfindung, den eingangs genannten
multiplizierenden Digital-Analog-Umsetzer dahingehend
weiterzuentwickeln, daß die Einstellung eines
Wechselstrom- bzw. Spannungssignals möglich wird, wobei
gegebenenfalls ein völliger oder auch teilweiser
Potentialausgleich erfolgt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
- - das Kettennetzwerk für ein n-Bit breites, dem Umsetzer zugeführtes Digitalsignal (n + m) Verbindungspunkte aufweist, wobei n, m ganze natür liche Zahlen größer Null sind,
- - der Verbindungspunkt (n + m) das Ausgangssignal des Umsetzers liefert,
- - eine erste Stromspiegelanordnung vorgesehen ist, die einen konstanten ersten Strom liefert, der den Ver bindungspunkten (1 + m) bis (n + m) einzeln auf schaltbar ist, wobei das niedrigswertige Bit des Digitalsignals dem Verbindungspunkt (1 + m) und das höchstwertige Bit dem Verbindungspunkt (n + m) zugeordnet ist und wobei der erste Strom nur auf diejenigen Verbindungspunkte geschaltet wird, deren zugeordnetes Bit einen ersten Zustand hat, und
- - eine zweite Stromspiegelanordnung vorgesehen ist, die einen konstanten zweiten Strom liefert, welcher größer ist als derjenige der ersten Stromspiegel anordnung und der den Verbindungspunkten 1 bis n einzeln aufschaltbar ist, wobei das niedrigstwertige Bit dem Verbindungspunkt 1 und das höchstwertige Bit dem Verbindungspunkt n zugeordnet ist und wobei der zweite Strom nur auf diejenigen Verbindungspunkte geschaltet wird, deren zugeordnetes Bit einen zweiten Zustand hat.
Diese Maßnahmen gestatten es, mittels des Umsetzers ein
ihm zugeführtes Wechselstromsignal bezüglich seiner
Amplitude in Abhängigkeit des dem Umsetzer ebenfalls
zugeführten Digitalsignals bezüglich seiner Amplitude ein
zustellen. Dabei ist ein völliger Potentialausgleich
möglich, d. h. das in seiner Amplitude eingestellte
Wechselstromsignal erscheint im Ausgang, ohne durch sich
in ihrer Größe ändernde Gleichanteile überlagert zu sein.
Wird dem Umsetzer ein n-Bit breites Digitalsignal zuge
führt, in dessen Abhängigkeit das Wechselstromsignal
bezüglich seiner Amplitude verändert werden soll, so sind
für das Kettennetzwerk (n + m) Verbindungspunkte vorzu
sehen, wobei (n + m) ganze natürliche Zahlen größer Null
sind. Der Wert m kann im Prinzip frei gewählt werden, wird
jedoch aus Gründen des möglichst geringen Aufwands der
Schaltung gleich 1 oder gleich 2 gewählt werden.
Bei diesem Kettennetzwerk mit (n + m) Verbindungspunkten
liefert der letzte Verbindungspunkt, also der Verbindungs
punkt (n + m) des Ausgangssignals des Umsetzers.
Es sind zwei Stromspiegelanordnungen vorgesehen, welche
jeweils einen konstanten Strom liefern. Die beiden Ströme
haben verschiedene Größe und werden entsprechend der
Wertigkeit der Bits nicht jeweils auf die gleichen Ver
bindungspunkte geschaltet.
Weist das Kettennetzwerk (n + m) Verbindungspunkte auf, so
ist der erste Strom einer ersten Stromspiegelanordnung auf
die Verbindungspunkte (1 + m) bis (n + m) einzeln auf
schaltbar. Dabei ist jedem Verbindungspunkt genau 1 Bit
des Digitalsignals zugeordnet, und zwar in der Weise, daß
dem Verbindungspunkt (1 + m) das niedrigstwertige Bit und
dem Verbindungspunkt (n + m) das höchstwertige Bit zuge
ordnet ist. Der erste Strom, den die erste Stromspiegel
anordnung liefert, wird nun auf diejenigen Verbindungs
punkte geschaltet, deren zugeordnetes Bit einen ersten
Zustand hat, beispielsweise den Zustand high.
Die zweite der beiden Stromspiegelanordnungen liefert
einen konstanten zweiten Strom, welcher größer ist als
diejenige der ersten Stromspiegelanordnung. Dieser Strom
ist auf die Verbindungspunkte 1 bis n einzeln aufschalt
bar. Hier ist das niedrigstwertige Bit dem Verbindungs
punkt 1 und das höchstwertige Bit dem Verbindungspunkt (n)
zugeordnet. Auch dieser Strom wird in Abhängigkeit der
Zustände der zugeordneten Bits dann auf den jeweils zu
geordneten Verbindungspunkt geschaltet, wenn das zuge
ordnete Bit einen zweiten Zustand hat, beispielsweise den
Zustand low.
Im Ergebnis werden also die beiden Ströme, die die Strom
spiegelanordnungen liefern, um (m) Verbindungspunkte ver
setzt auf die (n + m) Verbindungspunkte geschaltet. Bei
entsprechender Wahl der Größe des ersten und des zweiten
Stromes und bei geeigneter Wahl der Zahl (m) kann damit
erreicht werden, daß am Ausgang unabhängig vom Zustand der
Bits des Digitalwortes bei konstantem ersten und
konstantem zweiten Strom immer das gleiche Offsetsignal
erscheint. Wird beispielsweise (m = 1) gewählt und der
zweite Strom doppelt so groß gewählt wie der erste Strom,
so ist diese Bedingung erfüllt. Dies rührt daher, daß
beispielsweise dann, wenn das höchstwertige Bit des
Digitalwortes High-Pegel hat, dem Verbindungspunkt Vm + 1
der erste Strom zugeführt wird. Hat das höchstwertige Bit
des Digitalwortes dagegen den Wert low, so wird der zweite
Strom dem Verbindungspunkt Vn zugeführt. Dieser Strom ist
genau doppelt so groß wie der Strom I1, wird jedoch durch
das Kettennetzwerk halbiert, so daß am Ausgang nur der
halbe Wert auftritt. Unabhängig von dem Zustand des
höchstwertigen Bits tritt also am Ausgang immer das
gleiche Offsetsignal auf. Entsprechendes gilt auch für die
übrigen Bits des Digitalsignals.
Es kann nun also beispielsweise der Strom I1 in seiner
Größe verändert werden, was zur Folge hat, daß dieser
vollständige Potentialausgleich nicht mehr stattfindet, so
daß am Ausgang Stromwerte bzw. Spannungswerte auftreten,
die in Abhängigkeit der Zustände der Bits des Digital
wortes veränderbar sind.
Dieser Digital-Analog-Umsetzer ist also als multi
plizierender Umsetzer einsetzbar, wobei ein teilweise oder
vollständiger Potentialausgleich möglich ist.
Für praktische Anwendungen wird der Digital-Analog-
Umsetzer im allgemeinen so ausgelegt sein, daß die beiden
von den Stromspiegelanordnungen gelieferten Gleichströme
konstante Werte haben. Es wird dann, wie nach einer
Ausgestaltung der Erfindung vorgesehen ist, der von der
ersten Stromspiegelanordnung gelieferte Gleichstrom von
einem Wechselstrom überlagert, der in dem Ausgangssignal
des Umsetzers mit in Abhängigkeit des Digitalsignals ver
änderter Amplitude enthalten ist.
Soll diese Einstellung der Amplitude des Wechselstrom
signals mit vollständigem Potentialausgleich erfolgen,
d. h. soll das in seiner Amplitude eingestellte Signal am
Ausgang des Umsetzers nicht von einem sich in Abhängigkeit
der Zustände des Bits des Digitalsignals verändernden
Gleichstromsignal überlagert sein, so ist gemäß einer
weiteren Ausgestaltung vorgesehen, daß für diesen voll
ständigen Potentialausgleich des Ausgangssignals der Wert
des Stromes I2 der zweiten Stromspiegelanordnung das
(2·m)-fache des Wertes des Stromes I1 der ersten Strom
spiegelanordnung beträgt.
Damit gestattet der multiplizierende Digital-Analog-
Umsetzer eine Einstellung der Amplitude des Wechselstrom
signals ohne störende Nebeneffekte. Die Gesamtschaltung
bleibt dabei gegenüber anderen Lösungen in ihrem Aufbau
sehr einfach und hat darüber hinaus den Vorteil, relativ
rauscharm zu sein.
Für gegebenenfalls gewünschten nur teilweisen Potential
ausgleich besteht nach einer weiteren Ausgestaltung der
Erfindung die Möglichkeit, den Wert des Stromes I2 der
zweiten Stromspiegelanordnung ungleich dem (2·m)-fachen
des Wertes I1 der ersten Stromspiegelanordnung zu wählen.
Für die meisten Anwendungsfälle ist es hinreichend, wie
nach einer weiteren Ausgestaltung vorgesehen ist, (m = 1)
zu wählen. Es ist dann also ein Verbindungspunkt mehr in
dem Kettennetzwerk vorgesehen als das Digitalwort Bits
aufweist. In diesem Beispielsfalle ist für vollständigen
Potentialausgleich der Strom I2 doppelt so groß wie der
Strom I1 zu wählen. Die beiden Stromspiegelanordnungen sind
so auszulegen, daß sie möglichst konstante und rauscharme
Ströme liefern.
Dazu ist für die erste Stromspiegelanordnung vorgesehen,
daß sie einen ersten Transistor, dessen Kollektor der
Strom I1 zugeführt wird, dessen Emitter, vorzugsweise über
einen Widerstand, mit Bezugspotential verbunden ist und
dessen Kollektor und Basis miteinander verbunden sind, und
zweite Transistoren aufweist, von denen je einer jedem der
Verbindungspunkte (1 + m) bis (n + m) zugeordnet ist und
mit seinem Kollektor mit dem zugeordneten Verbindungspunkt
und mit seinem Emitter, vorzugsweise über einen Wider
stand, mit Bezugspotential verbunden ist, wobei die Basen
der zweiten Transistoren mit der Basis des ersten
Transistors verbunden sind.
Derjenige Strom, den die erste Stromspiegelanordnung
liefert, nämlich der Strom I1, wird dieser Anordnung von
außen zugeführt und wird durch die verschiedenen Strom
spiegel, die der erste Transistor mit dem zweiten
Transistoren bildet, in konstanter Größe den zugeordneten
Verbindungspunkten zugeführt.
Nach einer weiteren Ausgestaltung ist für die zweite
Stromspiegelanordnung vorgesehen, daß sie einen ersten
Transistor, dessen Kollektor der Strom I2 zugeführt wird,
dessen Emitter, vorzugsweise über einen Widerstand, mit
Bezugspotential verbunden ist, und einen zweiten
Transistor aufweist, dessen Basis der Strom I2 zugeführt
wird, dessen Kollektor eine Versorgungsspannung zugeführt
wird und dessen Emitter mit der Basis des ersten
Transistors verbunden ist, und daß die zweite Strom
spiegelanordnung n dritte Transistoren aufweist, von denen
je einer jedem der Verbindungspunkte 1 bis n zugeordnet
ist und mit seinem Kollektor dem zugeordneten Verbindungs
punkt und mit seinem Emitter, vorzugsweise über einen
Widerstand, mit Bezugspotential verbunden ist, wobei die
Basen der dritten Transistoren mit der Basis des ersten
Transistors über Widerstände R′1, R′2 bzw. R′3 verbunden
sind.
Die zweite Stromspiegelanordnung ist ähnlich aufgebaut wie
die erste, jedoch mit dem Unterschied, daß zusätzlich ein
zweiter Transistor vorgesehen ist, welcher kollektorseitig
mit einer Versorgungsspannung verbunden ist. Damit wird
erreicht, daß bei relativ großem Strombedarf der Schaltung
die Größe der auf die Verbindungspunkte geschalteten
Ströme nahezu konstant bleibt.
Für diese beiden Stromspiegelanordnungen mit jeweils
intern einigen Stromspiegelschaltungen ist gemäß einer
weiteren Ausgestaltung vorgesehen, daß die Basen der
dritten Transistoren der zweiten Stromspiegelanordnung
über je einen zugeordneten Schalter auf Bezugspotential
schaltbar sind, welche in Abhängigkeit des Zustands des
jeweils zugeordneten Bits des Digitalsignals geschaltet
wird, und daß die Ströme I1 bzw. I2 der beiden Strom
spiegelanordnungen so gewählt werden, daß bei geöffnetem
Schalter der jeweils zugeordnete zweite Transistor der
ersten Stromspiegelschaltung sperrt und der jeweils zu
geordnete dritte Transistor der zweiten Stromspiegel
anordnung leitend geschaltet ist und daß bei geschlossenem
Schalter der jeweils zugeordnete zweite Transistor der
ersten Stromspiegelanordnung leitend geschaltet ist und
der zugeordnete dritte Transistor der zweiten Strom
spiegelanordnung sperrt.
Durch diese Verschaltung der beiden Stromspiegel
anordnungen und die geeignete Wahl der Ströme I1 bzw. I2
der beiden Stromspiegelanordnungen genügt ein einfacher
Schalter, der zwischen die Basis der dritten Transistoren
der zweiten Stromspiegelanordnung und Bezugspotential
geschaltet ist. Für jedes Bit des Digitalsignals bzw. für
jeden dritten Transistor der zweiten Stromspiegelanordnung
ist dann ein Schalter vorgesehen, der entsprechend dem
Zustand des zugeordneten Bits geschaltet wird. Durch die
Umschaltung dieses Schalters, der im Normalfall als elek
tronischer Schalter ausgelegt sein wird, wird dann ent
sprechend dem Zustand des zugeordneten Bits entweder der
zugeordnete zweite Transistor der ersten Stromspiegel
anordnung oder der zugeordnete dritte Transistor der
zweiten Stromspiegelanordnung leitend geschaltet. Dabei
ist jedoch zu berücksichtigen, daß die Ströme, die diese
beiden Transistoren auf die Verbindungspunkte schalten,
auf verschiedene Verbindungspunkte geschaltet werden, wie
dies oben erläutert wurde. So wird beispielsweise in
Abhängigkeit des Zustandes des höchstwertigen Bits der
Strom der ersten Stromspiegelanordnung auf den Ver
bindungspunkt Vn + m geschaltet, während der Strom der
zweiten Stromspiegelanordnung in Abhängigkeit dieses Bits
auf den Verbindungspunkt Vn geschaltet wird.
Eine weitere Ausgestaltung der Erfindung sieht eine Ver
wendung des Digital-Analog-Umsetzers für ein Audio- und/oder
Video-Wiedergabegerät zur Beeinflussung der
Amplitude eines dem ersten konstanten Strom überlagerten
Analogsignals vor, insbesondere eines Lautstärke-,
Kontrast- oder Farbsättigungssignals eines Farb
fernsehgerätes. Da für den dem ersten Strom überlagerten
Wechselstrom, der mittels des Umsetzers bezüglich seiner
Amplitude einstellbar ist, ein vollständiger oder auch
teilweiser Potentialausgleich möglich ist, ist ein Einsatz
eines derartigen multiplizierenden Umsetzers für praktisch
alle Audio- und/oder Videogeräte möglich. Insbesondere in
einem Fernsehgerät sind eine Fülle von analogen
Einstellwerten bezüglich ihrer Amplitude zu verändern,
wobei teilweise vollständiger Potentialausgleich erwünscht
ist. Dies gilt beispielsweise für Lautstärke- oder
Kontrasteinstellung. Für andere Werte ist nur ein teil
weiser Potentialausgleich gewünscht. Der erfindungsgemäße
Umsetzer eignet sich also mit seiner einerseits multipli
zierenden Eigenschaft und dem andererseits möglichen teil
weisen oder vollständigen Potentialausgleich geradezu
ideal für derartige Einsatzzwecke. Dabei ist sein Aufbau
relativ einfach und das in seiner Amplitude einzustellende
Signal wird mit relativ wenig Rauschen überlagert.
Ein Ausführungsbeispiel der Erfindung wird anhand der
Zeichnung näher erläutert.
Die Figur zeigt einen multiplizierenden Digital -Analog-
Umsetzer, der für ein 3-Bit breites Digitalsignal ausge
legt ist. Diese Ausgelegung wurde für eine möglichst über
sichtliche Darstellung in der Figur gewählt, selbstver
ständlich kann der Umsetzer beispielsweise auch für sechs,
zehn oder mehr Bits des Digitalsignals ausgelegt sein.
Für den in der Figur dargestellten Umsetzer wurde der
Wert (m = 1) gewählt, entsprechend weist ein in dem darge
stellten Umsetzer vorgesehenes Kettennetzwerk
(n + m = 3 + 1 = 4) Verbindungspunkte auf. Diese Ver
bindungspunkte sind in der Figur mit V1, Vn-1, Vn und
Vn + m bezeichnet. Die Verbindungspunkte werden jeweils
durch Längswiderstände R verbunden. Es sind im übrigen
Querwiderstände 2R vorgesehen, die auf eine Versorgungs
spannung geführt sind. Die Querwiderstände an den beiden
Enden des Kettennetzwerkes weisen einen Widerstandswert R
auf. Der Verbindungspunkt Vn + m bildet den Ausgang des
Umsetzers.
Durch die Wahl der Widerstandswerte der Widerstände des
Kettennetzwerkes wird erreicht, daß ein beispielsweise
gleichgroßer Strom, der den Verbindungspunkten zugeführt
wird, für jeden Verbindungspunkt, der weiter von dem den
Ausgang der Schaltung darstellenden Verbindungspunkt ent
fernt liegt, jeweils an diesem Ausgang nur ein halb so
großes Signal erzeugt.
Der Umsetzer weist ferner zwei Stromspiegelanordnungen
auf, deren Ströme in Abhängigkeit der Zustände eines
Digitalwortes auf die verschiedenen Verbindungspunkte
geschaltet werden.
Ist eine erste Stromspiegelanordnung vorgesehen, welche
einen ersten Transistor T01 aufweist, welchem kollektor
seitig ein Strom I1 zugeführt wird. Bei diesem Strom I1
handelt es sich um einen konstanten Gleichstrom. Diesem
konstanten Gleichstrom ist ein Wechselstrom IAC überlagert.
Der erste Transistor T01 der ersten Stromspiegelanordnung
ist emitterseitig über einen Widerstand Rx mit Bezugs
potential verbunden. Die dem Kollektor zugeführten Ströme
werden auch auf die Basis des Transistors T01 geführt,
welche darüber hinaus mit den Basen weiterer Transistoren
verbunden ist, die die zweiten Transistoren der Strom
spiegelanordnung darstellen, und die in der Figur mit T1,
T2 und T3 bezeichnet sind. Die Emitter der
Transistoren T1, T2 bzw. T3 sind über Emitterwider
stände Rx1, Rx2 bzw. Rx3 auf Bezugspotential geführt.
Der Kollektor des Transistors T1 ist auf den Verbindungs
punkt Vn + m, der Kollektor des Transistors T2 auf den
Verbindungspunkt Vn und der Kollektor des Transistors T3
auf den Verbindungspunkt Vn-1 geführt.
Wie nachfolgend noch weiter erläutert werden wird, ist dem
Transistor T1 das höchstwertige Bit des Digitalsignals und
dem Transistor T3 das niedrigstwertige Bit des Digital
signals zugeordnet.
Die zweite Stromspiegelanordnung weist einen ersten
Transistor T02 und einen zweiten Transistor T03 auf. Der
Anordnung wird von außen ein konstanter Gleichstrom I2
zugeführt, der auf den Kollektor des ersten
Transistors T02 und die Basis des zweiten Transistors T03
geführt ist. Emitterseitig ist der erste Transistor T02
über einen Widerstand Rx auf Bezugspotential geführt. Der
Emitter des zweiten Transistors T03 ist mit der Basis des
ersten Transistors T02 verbunden. Der Kollektor des
zweiten Transistors T03 ist auf eine Versorgungsspannung
geführt.
Es sind ferner in der zweiten Stromspiegelanordnung dritte
Transistoren T1′, T2′ und T3′ vorgesehen, welche basis
seitig jeweils über einen Widerstand R′1, R′2 bzw. R′3 mit
der Basis des ersten Transistors T02 verbunden sind. Diese
Transistoren bilden zusammen mit dem ersten Transistor
Stromspiegel. Die Basen der Transistoren T1′, T2′ bzw. T3′
sind jeweils über einen Schalter S1, S2 bzw. S3 auf
Bezugspotential schaltbar. Diese Schalter sind den Bits
des Digitalsignals zugeordnet und werden in dem einen
Zustand des ihm jeweils zugeordneten Bits geöffnet und in
dem anderen Zustand geschlossen.
Die Emitter der Transistoren T1′, T2′ bzw. T3′ sind mit
den Emittern der jeweils zugeordneten Transistoren T1, T2
bzw. T3 verbunden.
Der Kollektor des Transistors T1′ ist mit dem Verbindungs
punkt Vn, der Kollektor des Transistors T2′ mit den Ver
bindungspunkten Vn-1 und der Kollektor des
Transistors T3′ mit dem Verbindungspunkt V1 verbunden.
Den Transistoren T1 der ersten Stromspiegelanordnung und
T1′ der zweiten Stromspiegelanordnung ist der Schalter S1
zugeordnet, welcher in Abhängigkeit des Zustandes des
höchstwertigen Bits eines in der Figur nicht dargestellten
Digitalsignals geschaltet wird. Das nächstniedrigstwertige
Bit schaltet den Schalter S2, den die Transistoren T2 und
T2′ zugeordnet sind. Das niedrigstwertige Bit des Digital
signals bestimmt die Stellung des Schalters S3, dem die
Transistoren T3 bzw. T3′ zugeführt sind.
Im folgenden wird davon ausgegangen, daß die Schaltung
einen vollständigen Potentialausgleich schaffen soll.
Dafür ist in dem in der Figur dargestellten Beispiels
falle, in dem der Wert der Zahl (m = 1) gewählt wurde, der
Strom I2 doppelt so groß zu wählen wie der Strom I1. Wird
zunächst davon ausgegangen, daß der Wechselstrom IAC gleich
Null ist, so erscheint am Ausgang des Umsetzers, der von
dem Verbindungspunkt Vn + n gebildet wird, unabhängig von
dem Zustand der Bits des Digitalsignals immer das gleiche
Ausgangssignal, d. h. also ein Ausgangssignal mit
konstantem Potential.
Dieser Zusammenhang kann anhand beispielsweise des höchst
wertigen Bits erläutert werden:
Hat das höchstwertige Bit des Digitalsignals beispiels
weise den Zustand high und ist bei diesem Zustand der
zugeordnete Schalter S1 geschlossen, so sperrt der
Transistor T1′ der zweiten Stromspiegelanordnung, d. h. er
führt keinen Strom in seinem Kollektor. Gleichzeitig ist
jedoch der Transistor T1 der ersten Stromspiegelanordnung
leitend geschaltet, so daß in seinem Kollektor der Strom I1
fließt, der auf dem Verbindungspunkt Vn + m geführt wird.
Entsprechend diesem Strom erscheint also am Ausgang ein
Potential. Hat das höchstwertige Bit dagegen den Zustand
low und ist also der Schalter S1 geöffnet, so ist der
Transistor T1′ der zweiten Stromspiegelanordnung leitend
geschaltet und sein Kollektor führt den Strom I2, der
jedoch den Verbindungspunkt Vn zugeführt wird. Der erste
Transistor T1 ist in diesem Falle sperrend geschaltet, und
führt dem Verbindungspunkt Vm kein Strom zu. Der von dem
Transistor T1′ der zweiten Stromspiegelanordnung auf dem
Verbindungspunkt Vn geführte Strom I2 ist zwar doppelt so
groß wie der Strom I1, wird jedoch durch das Kettennetzwerk
entsprechend heruntergeteilt, so daß am Ausgang bzw. an
dem Verbindungspunkt Vn + m das gleiche Ausgangssignal
erscheint, wie in dem vorigen Fall, indem der Schalter S1
geschlossen und das zugeordnete Bit High-Pegel hatte. Es
erscheint also am Ausgang des Umsetzers immer das gleiche
Potential, welches unabhängig von dem Zustand des höchst
wertigen Bits ist. Entsprechendes gilt in gleicher Weise
für die übrige Schaltung, d. h. also für die übrigen Bits
des Digitalsignals. Mit anderen Worten kann das Digital
signal beliebige Werte annehmen, am Ausgang des Umsetzers
wird immer das gleiche Potential erscheinen.
Diese Eigenschaft kann nun dazu eingesetzt werden, ein dem
Umsetzer von außen zugeführtes Wechselstromsignal IAC
bezüglich seiner Amplitude zu verändern. Dieses
Wechselstromsignal IAC wird dem ersten Strom I1 überlagert
und wird also in Abhängigkeit der Zustände der Bits des
Digitalsignals mittels der Transistoren T1, T2 und T3 auf
die jeweiligen Verbindungspunkte geschaltet bzw. nicht
geschaltet. In Abhängigkeit des Digitalwortes und damit
der leitend bzw. nicht leitend geschalteten
Transistoren T1 bis T3 wird das Wechselstromsignal auf
verschiedene Verbindungspunkte des Kettennetzwerkes
geschaltet und damit verschieden stark heruntergeteilt.
Somit erscheint das Wechselstromsignal am Ausgang des
Umsetzers mit in Abhängigkeit der Zustände der Bits des
Digitalsignals veränderter Amplitude.
Diese Amplitudeneinstellung des Wechselstromsignals am
Ausgang des Umsetzers geschieht dabei äußerst rauscharm
und insbesondere ohne störende Nebeneffekte, d. h. also
ohne Gleichspannungssprünge am Ausgang der Schaltung,
welche bei konventionellen multiplizierenden digitalen
Dialogumsetzern in Abhängigkeit der Zustände des Digital
signals auftreten, da bei diesen konventionellen Umsetzern
zusätzlich der Gleichstrom I1 durch den Umsetzer umgesetzt
wird und quasi als eine Art Gleichanteil am Ausgang er
scheint.
Selbstverständlich ist es bei der erfindungsgemäßen
Schaltung auch möglich, einen nicht vollständigen
Potentialausgleich vorzunehmen, in dem in der Figur darge
stellten Beispielsfalle also den Strom I2 nicht gleich
doppelt so groß zu wählen wie den Strom I1. Dann ist am
Ausgang des Umsetzers dem in seiner Amplitude einge
stellten Wechselstromsignal zusätzlich ein
Gleichstromsignal überlagert, welches in Abhängigkeit der
Zustände der Bits verändert wird.
Allgemein gilt dabei, daß der Strom I2 um so vieles größer
sein muß als der Strom I1, daß in Abhängigkeit der
Schalter S1 bis S3 ein Umschalten zwischen den zuge
ordneten Transistoren stattfinden kann. Für die
Darstellung gemäß der Figur gilt dabei, daß gelten muß:
I2·Rx < I1·Rx + 100 mV.
I2·Rx < I1·Rx + 100 mV.
Ist diese Bedingung erfüllt, so kann beispielsweise der
Transistor T1′ bei geöffnetem Schalter S1 sicher durch
schalten, wobei gleichzeitig der Transistor T1 gesperrt
ist.
Claims (9)
1. Multiplizierender Digital-Analog-Umsetzer mit
einem R-2R-Kettennetzwerk, dessen Längswiderstände und
dessen an den beiden Kettennetzwerkenden liegenden Quer
widerstände jeweils einen Widerstandswert R und dessen
übrige Querwiderstände einen doppelten Widerstandswert 2R
aufweisen, wobei die den Längswiderständen abgewandten
Enden der Querwiderstände mit einer Versorgungsspannung
beaufschlagt sind und die den Längswiderständen zuge
wandten Enden der Querwiderstände Verbindungspunkte
bilden,
dadurch gekennzeichnet, daß
- - das Kettennetzwerk für ein n-Bit breites, dem Umsetzer zugeführtes Digitalsignal (n + m) Verbindungspunkte aufweist, wobei n, m ganze natür liche Zahlen größer Null sind,
- - der Verbindungspunkt (n + m) das Ausgangssignal des Umsetzers liefert,
- - eine erste Stromspiegelanordnung vorgesehen ist, die einen konstanten ersten Strom liefert, der den Ver bindungspunkten (1 + m) bis (n + m) einzeln auf schaltbar ist, wobei das niedrigstwertige Bit des Digitalsignals dem Verbindungspunkt (1 + m) und das höchstwertige Bit dem Verbindungspunkt (n + m) zugeordnet ist und wobei der erste Strom nur auf diejenigen Verbindungspunkte geschaltet wird, deren zugeordnetes Bit einen ersten Zustand hat, und
- - eine zweite Stromspiegelanordnung vorgesehen ist, die einen konstanten zweiten Strom liefert, welcher größer ist als derjenige der ersten Stromspiegel anordnung und der den Verbindungspunkten 1 bis n einzeln aufschaltbar ist, wobei das niedrigstwertige Bit dem Verbindungspunkt 1 und das höchstwertige Bit dem Verbindungspunkt n zugeordnet ist und wobei der zweite Strom nur auf diejenigen Verbindungspunkte geschaltet wird, deren zugeordnetes Bit einen zweiten Zustand hat.
2. Digital-Analog-Umsetzer nach Anspruch 1,
dadurch gekennzeichnet, daß der von der ersten Strom
spiegelanordnung gelieferte Strom von einem Wechselstrom
überlagert ist, der in dem Ausgangssignal des Umsetzers
mit in Abhängigkeit des Digitalsignals veränderter
Amplitude enthalten ist.
3. Digital-Analog-Umsetzer nach Anspruch 2,
dadurch gekennzeichnet, daß für vollständigen Potential
ausgleich des Ausgangssignals der Wert des Stromes I2 der
zweiten Stromspiegelanordnung das (2·m)-fache des Wertes
des Stromes I1 der ersten Stromspiegelanordnung beträgt.
4. Digital-Analog-Umsetzer nach Anspruch 2,
dadurch gekennzeichnet, daß für nur teilweisen Potential
ausgleich der Wert des Stromes I2 der zweiten Strom
spiegelanordnung ungleich dem (2·m)-fachen des Wertes I1
der ersten Stromspiegelanordnung ist.
5. Digital-Analog-Umsetzer nach einem der Ansprüche 1
bis 4,
dadurch gekennzeichnet, daß m = 1 gewählt wird.
6. Digital-Analog-Umsetzer nach einem der Ansprüche 1
bis 5,
dadurch gekennzeichnet, daß die erste Stromspiegel
anordnung einen ersten Transistor (T01), dessen Kollektor
der Strom I1 zugeführt wird, dessen Emitter, vorzugsweise
über einen Widerstand (Rx), mit Bezugspotential verbunden
ist und dessen Kollektor und Basis miteinander verbunden
sind, und n zweite Transistoren (T1, T2, T3) aufweist, von
denen je einer je einem Verbindungspunkte (1 + m) bis
(m + m) zugeordnet ist und mit seinem Kollektor mit dem
zugeordneten Verbindungspunkt (Vn + m, Vn, Vn-1) und mit
seinem Emitter, vorzugsweise über einen Widerstand (Rx1,
Rx2, Rx3), mit Bezugspotential verbunden ist, wobei die
Basen der zweiten Transistoren (T1, T2, T3) mit der Basis
des ersten Transistors (T01) verbunden sind.
7. Nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß die zweite Stromspiegel
anordnung einen ersten Transistor (T02), dessen Kollektor
der Strom I2 zugeführt wird, dessen Emitter, vorzugsweise
über einen Widerstand (Rx) mit Bezugspotential verbunden
ist, und einen zweiten Transistor (T02) aufweist, dessen
Basis der Strom I2 zugeführt wird, dessen Kollektor eine
Versorgungsspannung zugeführt wird und dessen Emitter mit
der Basis des ersten Transistors verbunden ist, und daß
die zweite Stromspiegelanordnung n dritte Transis
toren (T1′, T2′, T3′) aufweist, von denen je einer je
einem der Verbindungspunkte 1 bis n zugeordnet ist und mit
seinem Kollektor dem zugeordneten Verbindungspunkt (Vn,
Vn-1, V2) und mit seinem Emitter, vorzugsweise über einen
Widerstand (Rx1, Rx2, Rx3), mit Bezugspotential verbunden
ist, wobei die Basen der dritten Transistoren (T1′, T2′,
T3′) über je einen Widerstand (R′1, R′2, R′3) mit der
Basis des ersten Transistors (T02) verbunden sind.
8. Digital-Analog-Umsetzer nach den Ansprüchen 6
und 7,
dadurch gekennzeichnet, daß die Basen der dritten
Transistoren (T1′, T2′, T3′) der zweiten Stromspiegel
anordnung über je einen zugeordneten Schalter (S1, S2, S3)
auf Bezugspotential schaltbar sind, welche in Abhängigkeit
des Zustands des jeweils zugeordneten Bits des Digital
signals geschaltet wird, und daß die Ströme I1 bzw. I2 der
beiden Stromspiegelanordnungen so gewählt werden, daß bei
geöffnetem Schalter (S1, S2, S3) der jeweils zugeordnete
zweite Transistor (T1, T2, T3) der ersten Stromspiegel
schaltung sperrt und der jeweils zugeordnete dritte
Transistor (T1′, T2′, T3′) der zweiten Stromspiegel
anordnung leitend geschaltet ist und daß bei geschlossenem
Schalter (S1, S2, S3) der jeweils zugeordnete
zweite Transistor (T1, T2, T3) der ersten Stromspiegel
anordnung leitend geschaltet ist und der zugeordnete
dritte Transistor (T1′, T2′, T3′) der zweiten Strom
spiegelanordnung sperrt.
9. Verwendung des Digital-Analog-Umsetzers nach einem
der Ansprüche 1 bis 8 für ein Audio- und/oder Video-
Wiedergabegerät zur Beeinflussung der Amplitude eines dem
ersten konstanten Strom überlagerten Analogsignals,
insbesondere eines Lautstärke-, Kontrast- oder Farb
sättigungssignals eines Farbfernsehgerätes.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4130675A DE4130675A1 (de) | 1991-09-14 | 1991-09-14 | Multiplizierender digital-analog-umsetzer |
US07/941,024 US5254993A (en) | 1991-09-14 | 1992-09-04 | Multiplying digital-to-analog converter |
DE59209060T DE59209060D1 (de) | 1991-09-14 | 1992-09-09 | Multiplizierender Digital-Analog-Umsetzer |
EP92202736A EP0533245B1 (de) | 1991-09-14 | 1992-09-09 | Multiplizierender Digital-Analog-Umsetzer |
JP24355892A JP3308598B2 (ja) | 1991-09-14 | 1992-09-11 | 乗算形デジタル−アナログ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4130675A DE4130675A1 (de) | 1991-09-14 | 1991-09-14 | Multiplizierender digital-analog-umsetzer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4130675A1 true DE4130675A1 (de) | 1993-03-18 |
Family
ID=6440658
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4130675A Withdrawn DE4130675A1 (de) | 1991-09-14 | 1991-09-14 | Multiplizierender digital-analog-umsetzer |
DE59209060T Expired - Fee Related DE59209060D1 (de) | 1991-09-14 | 1992-09-09 | Multiplizierender Digital-Analog-Umsetzer |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59209060T Expired - Fee Related DE59209060D1 (de) | 1991-09-14 | 1992-09-09 | Multiplizierender Digital-Analog-Umsetzer |
Country Status (4)
Country | Link |
---|---|
US (1) | US5254993A (de) |
EP (1) | EP0533245B1 (de) |
JP (1) | JP3308598B2 (de) |
DE (2) | DE4130675A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675336A (en) * | 1996-02-15 | 1997-10-07 | General Electric Company | Analog memory unit |
KR100417401B1 (ko) * | 1996-12-27 | 2004-04-08 | 엘지전자 주식회사 | 엠디에이씨(mdac)회로 |
US5969658A (en) * | 1997-11-18 | 1999-10-19 | Burr-Brown Corporation | R/2R ladder circuit and method for digital-to-analog converter |
US11775000B2 (en) | 2021-06-22 | 2023-10-03 | Nxp B.V. | Circuit with selectively implementable current mirror circuitry |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3857021A (en) * | 1972-04-03 | 1974-12-24 | Hybrid Syst Corp | Multiplying current mode digital-to-analog converter |
US4064506A (en) * | 1976-04-08 | 1977-12-20 | Rca Corporation | Current mirror amplifiers with programmable current gains |
US4168528A (en) * | 1978-07-21 | 1979-09-18 | Precision Monolithics, Inc. | Voltage to current conversion circuit |
JPS56501184A (de) * | 1979-06-22 | 1981-08-20 | ||
EP0122300B1 (de) * | 1983-04-08 | 1987-01-28 | Deutsche ITT Industries GmbH | Integrierte Schaltung zur Erzeugung einer mittels eines Digitalsignals einstellbaren Klemmenspannung |
JPH0646709B2 (ja) * | 1985-02-28 | 1994-06-15 | キヤノン株式会社 | デジタル・アナログ変換器 |
US5119094A (en) * | 1989-11-20 | 1992-06-02 | Analog Devices, Inc. | Termination circuit for an r-2r, ladder that compensates for the temperature drift caused by different current densities along the ladder, using one type of biopolar transistor |
US5128674A (en) * | 1991-03-28 | 1992-07-07 | Hughes Aircraft Company | Two quadrants high speed multiplying DAC |
-
1991
- 1991-09-14 DE DE4130675A patent/DE4130675A1/de not_active Withdrawn
-
1992
- 1992-09-04 US US07/941,024 patent/US5254993A/en not_active Expired - Fee Related
- 1992-09-09 EP EP92202736A patent/EP0533245B1/de not_active Expired - Lifetime
- 1992-09-09 DE DE59209060T patent/DE59209060D1/de not_active Expired - Fee Related
- 1992-09-11 JP JP24355892A patent/JP3308598B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0533245A2 (de) | 1993-03-24 |
DE59209060D1 (de) | 1998-01-22 |
EP0533245A3 (de) | 1994-04-27 |
US5254993A (en) | 1993-10-19 |
JPH06181437A (ja) | 1994-06-28 |
EP0533245B1 (de) | 1997-12-10 |
JP3308598B2 (ja) | 2002-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3613895C2 (de) | ||
DE3216828C2 (de) | Dämpfungsnetzwerk vom Leitertyp | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE4320691C2 (de) | D/A-Wandler | |
EP0939494B1 (de) | Schaltungsanordnung mit Strom-Digital-Analog-Konvertern | |
EP0510704A1 (de) | Schaltung für einen regelbaren Verstärker | |
DE60128403T2 (de) | Mittel zur kompensation eines datenabhängigen versorgungsstromes in einer elektronischen schaltung | |
EP0533245B1 (de) | Multiplizierender Digital-Analog-Umsetzer | |
DE4222844A1 (de) | Mosfet-analog-multiplizierer | |
DE602004009781T2 (de) | Verfahren zur regelung eines verstärkers mit variabler verstärkung und elektronische schaltung | |
DE4125233C2 (de) | Hochleistungs-Dämpfungsschaltung | |
DE19924568B4 (de) | Ladungspumpe | |
DE10152090B4 (de) | Digital/Analog-Wandlerschaltung | |
DE3603841C2 (de) | Dämpfungsglied mit niedrigem Rauschverhalten und hoher thermischer Stabilität | |
DE102022203532A1 (de) | Leckstromkompensation für thermometrischen digital-analog-wandler (dac) mit analoger decodierung | |
DE3603799A1 (de) | Stromspiegelschaltung | |
DE3019964A1 (de) | Digital/analog-wandler zur vorgabe eines veraenderbaren daempfungsfaktors | |
DE2612495C3 (de) | Integrierter Treiberbaustein für binäre bzw. ternäre Ausgangssignale | |
DE2842144A1 (de) | Stromschalter fuer digitalanalogumsetzer | |
EP0825721A2 (de) | Voll differentieller Digital-Analog-Wandler mit geringer Anzahl von Widerständen | |
DE4402952A1 (de) | Verfahren zur Analog - Digital - Wandlung | |
DE2706574C2 (de) | Spannungsgesteuerte Verstärkerschaltung | |
DE102008026019B4 (de) | Digital-Analog-Wandler-Schaltungsanordnung | |
DE2423130A1 (de) | Schaltungsanordnung zur umsetzung von digitalen siganlen, insbesondere pcm- signalen, in entsprechende analoge spannungen | |
DE2213712A1 (de) | Matrix Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |