DE4231158C2 - Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern - Google Patents

Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern

Info

Publication number
DE4231158C2
DE4231158C2 DE4231158A DE4231158A DE4231158C2 DE 4231158 C2 DE4231158 C2 DE 4231158C2 DE 4231158 A DE4231158 A DE 4231158A DE 4231158 A DE4231158 A DE 4231158A DE 4231158 C2 DE4231158 C2 DE 4231158C2
Authority
DE
Germany
Prior art keywords
data
image
buffer
video signal
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4231158A
Other languages
English (en)
Other versions
DE4231158C5 (de
DE4231158A1 (de
Inventor
Norifumi Yanai
Ryo Fujita
Koyo Katsura
Yasushi Fukunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3235925A external-priority patent/JP2924351B2/ja
Priority claimed from JP04577592A external-priority patent/JP3283281B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE4231158A1 publication Critical patent/DE4231158A1/de
Application granted granted Critical
Publication of DE4231158C2 publication Critical patent/DE4231158C2/de
Publication of DE4231158C5 publication Critical patent/DE4231158C5/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/123Frame memory handling using interleaving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Einrichtung für die Zusammensetzung und Anzeige von Bildern und insbesondere ein derartiges Verfahren und eine derartige Einrichtung, mit denen Videosignale, die von einer Fernsehkamera und/oder einem Videokassettenrekorder empfangen werden, auf einem für die graphische Datenverarbeitung geeigneten Anzeigebildschirm eines Computer-Arbeitsplatzes oder dergleichen angezeigt werden können.
Durch die Kombination von Computergraphiken mit Videosignalen mit dem Zweck der Anzeige eines zusammengesetzten Bildes auf einem Bildschirm gemäß einer Überlagerungstechnik und einem Mehrfenstersystem können Ergebnisse erhalten werden, die an einem Computer-Arbeitsplatz genutzt werden können, welcher in einem Multimedia-Präsentationssystem oder in einem elektronischen Fernkonferenzsystem einsetzbar ist.
Aus DE 31 41 196 A1 ist eine Videobildverarbeitungsvorrichtung bekannt, die einen Bildspeicher aus einer Vielzahl von Bildspeicherelementen umfaßt, die über Eingangs- und Ausgangspuffer Bilddaten empfangen und abgeben können. Ein Computer kann über die Ausgangspuffer Bilddaten einlesen, verändern und über die Eingangspuffer in die Bildspeicher zurückschreiben. Steuerungen bestimmen die Zeitausschnitte, in denen die Eingangs- und Ausgangspuffer auf die Bildspeicher zugreifen können, in einem Zeitmultiplexverfahren. In einem solchen Zeitintervall können zwischen 1 und 8 Bildpunkten übertragen werden. Anschließend wird der Zugriff einem anderen Puffer zugewiesen.
Beim Durchgang von Daten durch dieses System muß ein Bildspeicherelement fortlaufend abwechselnd mit Eingangs- und Ausgangspuffern in Verbindung gebracht werden. Die hierfür zur Verfügung stehende Zeit ist der Zahl der Bildspeicherelemente umgekehrt proportional, was den Datendurchsatz beschränkt. Da jedem Puffer turnusmäßig der Zugriff zugewiesen wird, erhält er ihn auch dann, wenn keine Daten zu übertragen sind. Wenn Bilddaten vom Computer verarbeitet werden, müssen sie das System aus Puffern und Bildspeicher wenigstens zweimal durchlaufen, was die Antwortzeit des Systems weiter beschränkt.
Es ist daher eine erste Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Einrichtung für die Zusammensetzung und Anzeige von Bildern zu schaffen, die unabhängig von der Zahl der Elemente eines Bildspeichers einen effizienten Datendurchsatz ermöglichen.
Es ist eine zweite Aufgaber der vorliegenden Erfindung, ein Verfahren und eine Einrichtung für die Zusammensetzung und Anzeige von Bildern zu schaffen, wobei über zwei oder mehr Kanäle mit verschiedenen Synchronisationssignalen gelieferte Videosignale in einen Bildspeicher gleichzeitig eingegeben und aus diesem ausgegeben werden können.
Die erste Aufgabe wird gemäß der vorliegenden Erfindung gelöst durch eine Bildzusammensetzungseinrichtung, die umfaßt: einen Videoeingabeabschnitt für die Umwandlung von eingegebenen Videosignalen in Bilddaten, einen Bildspeicher, der mehrere Bildspeicherelemente mit jeweils identischem Aufbau enthält, einen Videoausgabeabschnitt für die Ausgabe von im Bildspeicher gespeicherten Anzeigeabschnitt, einen Steuerabschnitt für die Steuerung der Wahl der Verbindung der einzelnen Bildspeicherelemente mit dem Videoeingabeabschnitt oder dem Videoausgabeabschnitt, eine CPU für die Steuerung der Graphikdaten und einen Bildzeichnungsabschnitt für die Entwicklung von eingegebenen Graphikdaten in Bildelementdaten und zum Schreiben der Bildelementdaten in die Bildspeicherelemente oder zum Lesen von Bilddaten aus den Bildspeicherelementen und für die Gewinnung eines Werkes wie etwa einer Konstruktionszeichnung aus den Bilddaten.
Die erste Aufgabe wird ferner erfindungsgemäß gelöst durch ein Verfahren gemäß Anspruch 11.
In dieser Konfiguration der vorliegenden Erfindung werden die Verbindungen der jeweiligen Bildspeicherelemente mit dem Videoeingabeabschnitt und dem Videoausgabeabschnitt gesteuert, wobei die Anzahl der mit dem Videoeingabeabschnitt oder dem Videoausgabeabschnitt zu verbindenden Elemente beliebig festgelegt werden kann. Der Bildzeichnungsabschnitt liest die Bilddaten, die in den mit dem Videoeingabeabschnitt verbundenen Bildspeicherelementen gespeichert sind und erzeugt daraus eine Graphik, woraufhin er die sich ergebenden Graphikdaten in die mit dem Videoausgabeabschnitt verbundenen Bildspeicherelemente ausgibt und dabei Bilddaten und Videosignale unter der Steuerung der CPU zusammensetzt.
Erfindungsgemäß werden die einzelnen Speicherelemente nicht wie bei DE 31 41 196 A1 in einem Multiplexverfahren in ständigem Wechsel auf den Eingabe- bzw. Ausgabepuffer geschaltet, sondern die Steuereinrichtung ordnet die Bildspeicherelemente dem Videosignaleingabeabschnitt oder dem Videosignalausgabeabschnitt gewissermaßen "dauerhaft" zu, so daß nicht einzelne Pixel, sondern vollständige Bilder übertragen werden können. Die auf diese Weise getrennt verwalteten Bildspeicherelemente müssen daher nicht mehr um gemeinsame Ein-/Ausgabeleitungen konkurrieren, sondern sie erhalten gewissermaßen feste Verbindungen mit dem Eingabe- oder Ausgabeabschnitt, wie in Fig. 2 dargestellt, solange die Steuereinrichtung ihre Zuordnung nicht ändert. Der Bildzeichnungsabschnitt 16 kann die Speicherelemente wahlfrei adressieren, er braucht also nicht abzuwarten, bis ein benötigtes Speicherelement turnusmäßig zugänglich wird.
Die zweite Aufgabe wird erfindungsgemäß gelöst durch eine Bildeingabe-/Bildausgabeeinrichtung für die Ausführung von Eingabe- und Ausgabeoperationen für erste und zweite Videosignale; diese Einrichtung umfaßt einen Bildspeicher zum Speichern von ersten Daten bzw. zweiten Daten, die in den ersten bzw. in den zweiten Videosignalen enthalten sind, einen Puffer für die Übertragung und Speicherung der zweiten Daten, eine Zeitgebereinrichtung für die Ausgabe einer Austastlücke oder einer Arbeitsperiode des ersten Videosignals in Form eines Zeiteinstellungssignals und eine Zeitverschachtelungs- Steuereinrichtung, die aktiv ist, wenn sie vom Puffer eine Anforderung für eine Übertragungsperiode empfängt, in der die zweiten Daten zwischen dem Bildspeicher und dem Puffer übertragen werden, und die an den Puffer eine Übertragungsbestätigung ausgibt; durch die Ausgabe einer solchen Übertragungsbestätigung wird eine der von der Zeitgebereinrichtung angegebenen Perioden der Übertragungsperiode der zweiten Daten zugeordnet. Der Puffer gibt die Forderung nach einer Zuweisung der Übertragungsperiode für die zweiten Daten an die Zeitverschachtelungs-Steuereinrichtung aus und stellt für die zweiten Daten eine Verbindung mit dem Bildspeicher her, wenn die Übertragungsperiode auf diese Weise zugewiesen worden ist.
Die zweite Aufgabe wird ferner erfindungsgemäß gelöst durch ein Verfahren gemäß Anspruch 16.
Bei dieser Konfiguration der erfindungsgemäßen Bildeingabe-/ Bildausgabeeinrichtung speichert der Bildspeicher erste Daten und zweite Daten, die in ersten bzw. zweiten Videosignalen enthalten sind. Der Puffer wird für die Übertragung und Speicherung der zweiten Daten verwendet. Die Zeitgebereinrichtung gibt als Zeitgebersignal eine Austastlücke (eine horizontale oder eine vertikale Austastlücke) oder eine Arbeitsperiode (eine horizontale oder vertikale Arbeitsperiode) des ersten Videosignals aus. Die Zeitverschachtelungs-Steuereinrichtung wird aktiv, wenn sie eine Forderung vom Puffer nach einer Übertragungsperiode empfängt, in der zwischen dem Bildspeicher und dem Puffer eine Verbindung hergestellt wird, woraufhin sie an den jeweiligen Puffer eine Übertragungsbestätigung ausgibt; dadurch wird eine der von der Zeitgebereinrichtung angegebenen Perioden der Übertragungsperiode für die zweiten Daten zugewiesen. Der Puffer gibt die Forderung nach einer Zuordnung der Übertragungsperiode für die zweiten Daten an die Zeitverschachtelungs- Steuereinrichtung aus und stellt für die zweiten Daten eine Verbindung mit dem Bildspeicher her, wenn die Übertragungsperiode zugewiesen wird.
Weitere Aufgaben, Merkmale und Vorteile der Erfindung sind in den Neben- und Unteransprüchen, die sich auf bevorzugte Ausführungsformen der vorliegenden Erfindung beziehen, angegeben.
Die Erfindung wird im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnungen näher erläutert; es zeigt
Fig. 1 ein Blockschaltbild zur Erläuterung der Konfiguration einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 ein Blockschaltbild zur Erläuterung des Aufbaus eines Anwendungsbeispiels der vorliegenden Erfindung;
Fig. 3 eine Speicheradressen-Tabelle der elementaren Bildspeicher von Fig. 2;
Fig. 4 ein Flußdiagramm zur Erläuterung eines Verfahrens zum Kombinieren eines Computergraphik-Bildes mit Videosignalen;
Fig. 5 eine schematische Darstellung zur Erläuterung eines Anzeigebildschirms des zusammengesetzten Bildes, das sich aus der Kombination des Computergraphik- Bildes mit den Videosignalen ergibt;
Fig. 6 eine Steuertabelle für die Überwachung der Verbindungen zwischen den Bildspeicherelementen und den Videoeingabeabschnitten bzw. Videoausgabeabschnitten;
Fig. 7 eine Darstellung zur Erläuterung der Konstruktion eines Bildspeichers, wenn eine Bildelement-Verschachtelung vorhanden ist bzw. wenn keine Bildelement- Verschachtelung vorhanden ist;
Fig. 8 ein Blockschaltbild zur Erläuterung des Aufbaus des Videoeingabeabschnittes;
Fig. 9 ein Blockschaltbild zur Erläuterung des Aufbaus des Videoausgabeabschnittes;
Fig. 10 ein Blockschaltbild zur Erläuterung des Aufbaus eines Bildspeicherelementes;
Fig. 11 ein Signal-Impulsdiagramm für eine Operation, in der ein neues Bild als Standbild in aktualisierten Bildspeicherelementen gespeichert wird;
Fig. 12 ein Signal-Impulsdiagramm für eine Operation, in der jedes Bild von Eingangsvideosignalen in Bildspeicherelementen gespeichert wird;
Fig. 13 ein Signal-Impulsdiagramm für die Operation in Fig. 12, in der das Lesen der Daten aus Bildspeicherelementen länger als eine Bildperiode dauert;
Fig. 14 ein Signal-Impulsdiagramm einer Operation, in der ein Bild von Eingangsvideosignalen, die einer Verkleinerungs- oder Zeitrafferoperation zugehören, in Bildspeicherelementen gespeichert wird;
Fig. 15 ein Signal-Impulsdiagramm einer Operation, in der Videosignale von mit dem Videosignalausgabeabschnitt verbundenen Bildspeicherelementen über ein Doppelpuffersystem ausgegeben werden;
Fig. 16 ein Signal-Impulsdiagramm zur Erläuterung der Operation eines Video-RAM in den Bildspeicherelementen;
Fig. 17 ein Blockschaltbild des Aufbaus einer alternativen Ausführungsform der vorliegenden Erfindung;
Fig. 18 ein Blockschaltbild einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 19 ein Blockschaltbild des Aufbaus einer Videosignal- Schnittstellenschaltung, die als Eingang ein NTSC-Videosignal empfängt;
Fig. 20 ein Blockschaltbild des Aufbaus einer Videosignal- Schnittstellenschaltung, die ein RGB-Videosignal ausgibt;
Fig. 21 ein Signal-Impulsdiagramm zur Erläuterung der Grundoperation der zweiten Ausführungsform;
Fig. 22 ein Blockschaltbild einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 23 ein Signal-Impulsdiagramm zur Erläuterung der Grundoperation der dritten Ausführungsform;
Fig. 24 ein Signal-Impulsdiagramm zur Erläuterung von Operationen, die auf die Grundoperation der dritten Ausführungsform bezogen sind;
Fig. 25 ein Blockschaltbild einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 26 ein Signal-Impulsdiagramm zur Erläuterung der Operation der vierten Ausführungsform;
Fig. 27 ein Blockschaltbild zur Erläuterung von Einzelheiten der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 28 ein Blockschaltbild zur Erläuterung von Einzelheiten des Signaleingabeabschnittes, der das NTSC- Videosignal empfängt; und
Fig. 29 ein Blockschaltbild zur Erläuterung von Einzelheiten des Signalausgabeabschnittes, der das NTSC- Videosignal ausgibt.
In Fig. 1 ist ein Blockschaltbild des Aufbaus einer ersten Ausführungsform der vorliegenden Erfindung gezeigt. Dieses System umfaßt Bildspeicher-Baueinheiten oder Bildspeicherelemente 1 bis 8 mit jeweils identischem Aufbau, einen Videosignaleingabeabschnitt 11 für die Umwandlung von Eingangsvideosignalen in digitale Bilddaten und die Ausgabe der Daten in die Elemente 1 bis 8, einen Bildsynchronisationssignal-Erfassungsabschnitt 12 für die Erfassung eines Bildsynchronisationssignals von Eingangsvideosignalen und für die Ausgabe der Signale an die Elemente 1 bis 8, einen Videosignalausgabeabschnitt 13 zum Auslesen von Daten aus den Elementen 1 bis 8 und zum Umwandeln der Daten in Videosignale, einen Bildsynchronisationssignal- Erzeugungsabschnitt 14 für die Erzeugung von der Ausgabe von Videosignalen dienenden Bildsynchronisationssignalen und für die Ausgabe der erzeugten Signale an die Elemente 1 bis 8 und an den Videosignalausgabeabschnitt 13, eine Steuereinrichtung 15 für die Steuerung der Wahl der Verbindungen der Elemente 1 bis 8 mit dem Videosignaleingabeabschnitt 11 oder dem Videosignalausgabeabschnitt 13, eine CPU 18 zum Steuern von Graphikdaten, einen Bildzeichnungsabschnitt 16 zum Entwickeln von in ihn eingegebenen Graphikdaten in Bildelementdaten und zum Schreiben der Bildelementdaten in die Elemente 1 bis 8 und einen Signalbus 17 zum Übertragen von Steuerinformation von der CPU an den Steuerabschnitt 15 und zum Übertragen der Graphikdaten von der CPU an den Bildzeichnungsabschnitt 16.
Die Steuereinrichtung 15 enthält eine Steuertabelle, die später beschrieben wird. In die Steuertabelle sind die Verbindungen der geeigneten Bildspeicherelemente mit dem Videosignaleingabeabschnitt 11 oder dem Videosignalausgabeabschnitt 13 eingetragen.
Der Bildzeichnungsabschnitt 16 kann in jedem Zeitpunkt auf die Elemente 1 bis 8 zugreifen.
Da jedes Element wahlweise mit dem Videosignaleingabeabschnitt 11 oder mit dem Videosignalausgabeabschnitt 13 verbunden werden kann, können für die Eingabe- und Ausgabeoperationen dieselben Elemente verwendet werden.
Darüber hinaus kann durch die Schaffung von mehreren Bildspeicherelementen mit dem gleichen Aufbau die Größe des Bildspeichers leicht erweitert werden. In dem Fall, in dem sehr feine Videosignale in das System eingegeben werden sollen, kann die Anzahl der Bildspeicherelemente, die wahlweise mit dem Videosignaleingabeabschnitt verbunden werden erhöht werden. Wenn andererseits sehr feine Videosignale aus dem System ausgegeben werden sollen, kann die Anzahl der Bildspeicherelemente, die wahlweise mit dem Videosignalausgabeabschnitt verbunden werden, erhöht werden. In Abhängigkeit von den Anforderungen kann die Anzahl der Elemente, die wahlweise mit dem Videosignaleingabeabschnitt verbunden werden, bzw. die Anzahl der Elemente, die wahlweise mit dem Videosignalausgabeabschnitt verbunden werden, beliebig auf gewünschte Werte gesetzt werden.
In Fig. 2 ist eine mögliche Konfiguration der Ausführungsform aus Fig. 1 gezeigt.
Die Steuereinrichtung 15 enthält eine Steuertabelle, die später mit Bezug auf Fig. 6 beschrieben wird. In die Steuertabelle ist die Art der Verbindung der einzelnen Bildspeicherelemente mit dem Videosignaleingabeabschnitt 11 oder dem Videosignalausgabeabschnitt 13 eingetragen. Darüber hinaus gibt die Steuereinrichtung 15 über die Leitung 11b eine Bilddaten-Spezifikation für den Videosignaleingabeabschnitt 11 und über die Leitung 13b eine Bilddaten- Spezifikation für den Videosignalausgabeabschnitt 13 an. Der Bildzeichnungsabschnitt kann in jedem Zeitpunkt auf die Elemente 1 bis 8 zugreifen.
In der gezeigten Konfiguration sind die vier Elemente 1 bis 4 über eine Leitung 11a mit dem Videosignaleingabeabschnitt 11 verbunden, während die verbleibenden vier Elemente 5 bis 8 über eine Leitung 13a mit dem Videosignalausgabeabschnitt 13 verbunden sind. Die folgende Beschreibung wird beispielhaft für den Fall gegeben, daß sowohl dem Eingabeabschnitt 11 als auch dem Ausgabeabschnitt 13 jeweils vier Elemente zugewiesen sind.
In Fig. 3 ist eine Speicheradressen-Tabelle der Bildspeicherelemente 1 bis 8 von Fig. 2 gezeigt.
Wie aus der Tabelle ersichtlich ist, sind für den Zugriff des Bildzeichnungsabschnittes 16 die Adressen der Elemente auf einen einzigen Speicherraum, dessen Bereich sich von der Adresse 0 bis zur Adresse 8n-1 erstreckt, abgebildet. Jedem Element sind n Adressen zugeordnet. Wenn ein Element mit dem Eingabeabschnitt 11 verbunden ist, können die n Adressen als Eingangsadressen für Videosignale verwendet werden. Wenn dagegen das Element mit dem Ausgabeabschnitt 13 verbunden ist, können die n Adressen für die Ausgabe der Videosignale verwendet werden.
In Fig. 4 ist ein Flußdiagramm gezeigt, das der Erläuterung eines Verfahrens für die Kombination eines computererzeugten Bildes mit Videosignalen dient. In einem Schritt 501 werden Videosignale eingegeben, die in die Elemente 1 bis 4 geschrieben werden sollen, welche für die Verbindungen mit dem Eingabeabschnitt 11 ausgewählt sind. In einem Schritt 502 liest der Bildzeichnungsabschnitt 16 die Bilddaten aus den Elementen 1 bis 4 aus. In einem Schritt 503 werden die erhaltenen Bilddaten mittels numerischer Operationen wie etwa einer Oberflächenabbildung verarbeitet. In einem Schritt 505 werden die sich ergebenden Bilddaten in die Elemente 5 bis 8 geschrieben, die für Verbindungen mit dem Ausgabeabschnitt 13 bestimmt sind. In einem Schritt 504 schreibt der Bildzeichnungsabschnitt 16 ein dreidimensionales Graphikbild, zu dem die der numerischen Operation unterworfenen Bilddaten hinzugefügt werden sollen, in die Elemente 5 bis 8. Im Ergebnis werden das computererzeugte Bild und die Videosignale zu einem Videosignal kombiniert. In Fig. 5 ist ein Anzeigebildschirm gezeigt, in dem das zusammengesetzte Bild dargestellt ist, welches durch die Kombination des computererzeugten Bildes mit den Videosignalen erzeugt wird.
In Fig. 6 ist eine Steuertabelle für die Steuerung der Verbindungen der Bildspeicherelemente mit dem Videosignaleingabeabschnitt bzw. mit dem Videosignalausgabeabschnitt gezeigt. Diese Tabelle ist in der Steuereinrichtung 15 enthalten.
In dieser Ausführungsform ist der Eingangspuffer als Zweifach-Puffersystem aufgebaut. Die Elemente 1 und 2 sind einem Puffer a zugewiesen, während die Elemente 3 und 4 einem Puffer b zugewiesen sind. Andererseits ist auch der Ausgangspuffer als Zweifach-Puffersystem aufgebaut. Die Elemente 5 und 6 sind einem Puffer a zugewiesen, während die Elemente 7 und 8 einem Puffer b zugewiesen sind.
Durch die Änderung der Inhalte der Steuertabelle mit dem Ziel des Wechsels der Kombination der mehreren Bildspeicherelemente ist es möglich, die Elemente in einem Einfach-, einen Zweifach- oder einem Dreifach-Puffersystem zu verwenden.
In Fig. 7 ist eine Darstellung gezeigt, mit der eine Bildspeicherkonfiguration erläutert wird, wenn eine Bildelement-Verschachtelung vorhanden ist bzw. nicht vorhanden ist.
Nun wird ein Beispiel für die Operation der Kombination der Elemente 1 und 2 beschrieben. Es wird angenommen, daß die Größe eines jeden Bildspeicherelementes durch 512 Bildelemente in Vertikalrichtung und 1024 Bildelemente in horizontaler Richtung bei einer Tiefe von 8 Bits gegeben ist. Wenn keine Bildelement-Verschachtelung ausgeführt wird, können die Bilddaten vollständig in einem einzigen Bildspeicherelement gespeichert werden. In diesem Beispiel sind jedoch zwei Elemente in Tiefenrichtung überlappend angeordnet, um einen Bildspeicher mit 512 Bildelementen in vertikaler Richtung und 1024 Bildelementen in horizontaler Richtung bei einer Tiefe von 8 Bits zu schaffen. Wenn eine Verschachtelung der Bildelemente ausgeführt wird, wird jedes Bildspeicherelement dazu verwendet, nacheinander zwei benachbarte Bildelemente der der Speichergröße zugeordneten Bilddaten, d. h. 512 Bildelemente in vertikaler Richtung und 1024 Bildelemente in horizontaler Richtung bei einer Tiefe von 8 Bits, zu speichern.
Das Vorhandensein oder Nichtvorhandensein der Bildelement- Verschachtelung wird in die Steuertabelle der Fig. 6 eingetragen.
Durch Umschalten der Bildelement-Verschachtelung zwischen den Bildspeicherelementen kann die Bildspeichergröße und die Speicher-Zugriffsgeschwindigkeit sowohl für Videosignale, die bei konkurrentem Speicherzugriff eine Hochgeschwindigkeitslese-/ -schreiboperation erfordern und die einer großen Bildgröße zugehören, als auch für Videosignale, für die eine ausreichend lange Schreib/ Leseperiode zur Verfügung steht und die einer kleinen Bildgröße zugeordnet sind, optimiert werden.
In Fig. 8 ist ein Blockschaltbild des Aufbaus des Videosignaleingabeabschnittes gezeigt. Diese Konfiguration umfaßt einen NTSC-Dekodierer 71 zum Umsetzen eines NTSC-Signals in ein YUV-Signal, eine Umformungsmatrix 72 zum Umformen des YUV-Signals in ein RGB-Signal, eine Farbtabelle 73 zum Umsetzen des RGB- Signals in Bilddaten, die eine verringerte Anzahl von Bits enthalten, einen Seriell-/Parallel-Umsetzer 74 zum Parallelisieren der Bilddaten auf der Grundlage der Bildelement-Verschachtelung und einen Wähl- oder Multiplexabschnitt 75 zum Auswählen entweder des YUV-Signals, des RGB-Signals oder aber der aus dem RGB-Signal erhaltenen Bilddaten, gemäß einem über eine Leitung 11b empfangenen Steuersignal. Die vom Abschnitt 75 ausgegebenen Bilddaten werden über eine Signalleitung 11a an die Bildspeicherelemente übertragen.
Für diese Ausführungsform wird angenommen, daß die Eingangsvideosignale NTSC-Signale sind, die in den USA und in Japan als Fernsehsignale verwendet werden. Das Verfahren und die Einrichtung gemäß der vorliegenden Ausführungsform können jedoch auch für die in Europa verwendeten PAL-Signale und für Signale für das hochauflösende Fernsehen (HDTV) auf ähnliche Weise verwendet werden, wobei lediglich der NTSC-Dekodierer 71 durch einen für das betreffende Signalsystem geeigneten Dekodierer ersetzt werden muß.
In Fig. 9 ist ein Blockschaltbild des Aufbaus des Videosignalausgabeabschnittes gezeigt. Dieser Abschnitt enthält einen Wähl- oder Multiplexabschnitt 81, der gemäß einem über eine Leitung 13b empfangenen Steuersignal feststellt, ob die Bilddaten von den Bildspeicherelementen ein YUV-Signal, ein RGB-Signal oder aber aus dem RGB-Signal erhaltene Bilddaten umfassen, eine Signalleitung 13a zum Liefern der Bilddaten von den Bildspeicherelementen an den Multiplexerabschnitt 81, einen Parallel-/Seriell-Umsetzer 82 zum Serialisieren der Bilddaten gemäß der Bildelement-Verschachtelung, eine Farbtabelle 83 zum Umformen der die begrenzte Anzahl von Bits enthaltenden Daten in ein RGB-Signal, eine Umformungsmatrix 84 zum Umformen des RGB-Signals in ein YUV-Signal und einen NTSC-Kodierer 85 zum Umsetzen des YUV-Signals in ein NTSC-Signal.
Für diese Ausführungsform wird angenommen, daß die Eingangsvideosignale NTSC-Signale sind, die in den USA und Japan als Fernsehsignale verwendet werden. Der Videosignalausgabeabschnitt gemäß der vorliegenden Ausführungsform kann jedoch auch für PAL- und HDTV- Signale verwendet werden, wobei lediglich der NTSC- Kodierer 85 durch einen für das betreffende Signalsystem geeigneten Kodierer ersetzt werden muß.
In Fig. 10 ist ein Blockschaltbild des Aufbaus eines Bildspeicherelementes gezeigt. Dieser Aufbau enthält einen Zugriffsanschluß 91, einen Speicher mit wahlfreiem Zugriff (RAM) 92, einen seriellen Anschluß 93, einen Puffer 94 zum An- oder Abkoppeln des Videosignalausgabeabschnittes und einen Puffer 95 zum An- oder Abkoppeln des Videosignaleingabeabschnittes. Diese Puffer 94 und 95 werden durch die Steuereinrichtung 15 gesteuert, derart, daß eine Verbindung mit dem Videosignaleingabeabschnitt oder dem Videosignalausgabeabschnitt hergestellt wird, wenn entweder der Eingabeabschnitt oder der Ausgabeabschnitt für die Ankopplung gewählt wird. Wie später in Verbindung mit Fig. 11 beschrieben wird, koppeln darüber hinaus die Puffer 94 und 95 die Datenpfade ab, wenn der Bildzeichnungsabschnitt 16 auf den Speicher zugreift, um zu verhindern, daß Daten an den Speicher geliefert werden. Das System enthält ferner einen Zustandsbeurteilungsabschnitt 96 für die Steuerung der Abkopplung des Puffers 95, ein Eingabe-/Ausgabe- Setzregister 98, eine Wähleinrichtung SEL 99 zum Umschalten zwischen dem Bildsynchronisationssignal des Eingangsvideosignals und demjenigen des Ausgangsvideosignals, ein Aktualisierungsanforderungsregister 100, ein Aktualisierungsbestätigungsregister 101, einen Synchronisationseinstellabschnitt 102, ein Verkleinerungsverhältnisregister 103, ein Schieberegister 104 und ein Verkleinerungsabschluß- Register 105.
Nun werden mit Bezug auf die Fig. 11 bis 15 die Operationen der Register und der anderen Komponenten, die in den Bildspeicherelementen enthalten sind, beschrieben.
Für das RAM 92 kann ein universales Video-RAM (VRAM) verwendet werden. Das VRAM enthält einen sogenannten Split- Puffer, der den Unterschied zwischen den Bildelement Taktsignalen der Eingangsvideosignale bzw. der Ausgangsvideosignale absorbiert. Wenn ein dynamisches RAM (DRAM) oder ein statisches RAM (SRAM) anstelle des VRAM verwendet wird, ist es lediglich erforderlich, zusätzlich einen Puffer vorzusehen, der den Bildelement-Taktunterschied absorbiert. In Fig. 16 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung des VRAM im Bildspeicherelement nützlich ist.
In diesem Diagramm werden vom Videosignaleingabeabschnitt 11 Videosignale an die Elemente 1 bis 4 ausgegeben. Das den Bildelement-Zyklus des Eingangsvideosignals angebende Bildelement-Taktsignal ist asynchron zum Speicherzyklus. In der Austastlücke unmittelbar nach dem horizontalen Synchronisationssignal ist keinerlei wirksame Bildelementinformation enthalten.
Im allgemeinen ist der Split-Puffer des VRAM als Zweifach- Puffersystem aufgebaut: Die Speicherkapazität eines einzelnen dieser Puffer reicht nicht aus, um die einer Zeile äquivalenten Eingangsvideosignale zu speichern. Nach der Austastlücke werden daher die Videosignale in den Split-Puffer eingegeben, der in einem mit einem Bildelement-Taktsignal synchronisierten Zeitablauf n Bildelemente speichern kann. Anschließend wird der Split-Puffer umgeschaltet, derart, daß die n nachfolgenden Bildelemente im anderen Split-Puffer gespeichert werden. Während dieser Operation werden die Daten der im Split-Puffer gespeicherten n Bildelemente von diesem Puffer an den Speicher übertragen. Die Datenübertragungsoperation wird durch ein Datenübertragungssignal, das mit dem Speicherzyklus synchronisiert ist, ausgelöst. Im Ergebnis kann durch die obige Operation der Unterschied, der auftritt, weil das Bildelement-Taktsignal zum Speicherzyklus asynchron ist, absorbiert werden.
In Fig. 11 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Operation nützlich ist, in der Daten eines neuen (Einzel-) Bildes als Standbild in einem aktualisierten Bildspeicherelement gespeichert werden.
Wenn aus den der Eingabeoperation zugeordneten Elementen 1 bis 4 die Bilddaten vollständig ausgelesen worden sind, gibt der Bildzeichnungsabschnitt 16 einen Aktualisierungsanforderungsbefehl aus und setzt den Befehl im Aktualisierungsanforderungsregister 100. Der Synchronisationseinstellabschnitt 102 gibt die Information, daß der Befehl im Aktualisierungsanforderungsregister 100 gesetzt worden ist, synchron zum Bildsynchronisationssignal an das Aktualisierungsbestätigungsregister 101 weiter. Wenn das Bestätigungsregister 101 die Anforderung bestätigt, setzt der Bildzeichnungsabschnitt 16 das Aktualisierungsanforderungsregister 100 zurück. Der Synchronisationseinstellabschnitt 102 gibt die Information, daß das Register 100 zurückgesetzt worden ist, synchron zum Bildsynchronisationssignal an das Aktualisierungsbestätigungsregister 101 weiter, wie dies entsprechend bereits für die Meldung der Setzung des Befehls im Register 100 geschehen ist. Der Synchronisationseinstellabschnitt gibt also das Signal, daß das Aktualisierungsanforderungsregister gesetzt worden ist, für die Dauer eines Bildes aus. Dies hat zum Ergebnis, daß das Aktualisierungsbestätigungsregister 101 während der Dauer eines Bildes in dem Zustand (der durch das Signal gesetzt worden ist) gehalten wird. Andererseits wird das Signal auch an den Zustandsbeurteilungsabschnitt 97 geschickt. Der Abschnitt 97 koppelt in dieser Zeit den Puffer 95 vom Videosignaleingabeabschnitt ab. Während der Zeitperiode, in der der Puffer 95 abgekoppelt ist, werden die Inhalte des RAM 92 ungeändert gehalten, so daß die Bilddaten an den Bildzeichnungsabschnitt 16 geliefert werden können.
Aufgrund eines Bildaktualisierungs-Anforderungsbefehls, der von denjenigen Bildspeicherelementen ausgegeben wird, die mit dem Videosignaleingabeabschnitt verbunden sind, werden die Bilddaten eines Bildes von Eingangsvideosignalen als neues Standbild in den Bildspeicherelementen gespeichert.
In Fig. 12 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Operation nützlich ist, in der jedes Einzelbild von Eingangsvideosignalen als bewegtes Bild in den Bildspeicherelementen gespeichert sind.
Dieses Diagramm zeigt beispielhaft eine Operation, in der die zur Eingabe verwendeten Elemente 1 bis 4 als Zweifach- Puffersystem betrieben werden. Wenn Bilddaten vollständig vom Puffer a erhalten worden sind, setzt der Bildzeichnungsabschnitt 16 das dem Puffer a zugeordnete Aktualisierungsanforderungsregister 100. Der Synchronisationseinstellabschnitt 102 meldet an das Aktualisierungsbestätigungsregister 101 synchron zum Bildsynchronisationssignal, daß das Register 100 gesetzt worden ist. Das Aktualisierungsbestätigungsregister 101 bestätigt den so gesetzten Zustand, woraufhin der Abschnitt 16 das Register 100 zurücksetzt. Während der Zeitperiode, in der das dem Puffer a zugeordnete Register 101 gesetzt gehalten wird, ist es möglich, Bilddaten aus dem Puffer a zu lesen. Nach Abschluß der Leseoperation setzt der Abschnitt 16 das dem Puffer b zugeordnete Register 100. Wenn das Aktualisierungsbestätigungsregister 101 die Setzung bestätigt, setzt der Abschnitt 16 das Register 100 zurück. Während der Zeitperiode, in der das dem Puffer b zugeordnete Register 101 gesetzt gehalten wird, können Bilddaten aus dem Puffer b gelesen werden. Wenn die Leseoperation abgeschlossen ist, setzt der Abschnitt 16 erneut das dem Puffer a zugeordnete Register a. Durch wiederholte Ausführung der obigen Operationen können die jeweiligen Bilder der Eingangsvideosignale in den Bildspeicherelementen gespeichert werden.
Es wird jedoch hier angenommen, daß die Zeit, die zum Lesen der Bilddaten aus der Zweifach-Puffereinheit durch den Bildzeichnungsabschnitt 16 erforderlich ist, in jedem Fall kürzer als die Periode des Bildsynchronisationssignals (die Bildperiode) ist.
Wie oben mit Bezug auf Fig. 11 beschrieben, können durch die Schaffung des Umschaltvorgangs zwischen den Steuerverfahren zur Steuerung der Register durch den Bildzeichnungsabschnitt die Aktualisierungsoperation und die Eingabeoperation verwirklicht werden. In der Aktualisierungsoperation werden vor einer Ausgabe eines Bildaktualisierungs- Anforderungsbefehls die Inhalte der Bildspeicherelemente ungeändert gehalten, derart, daß bei der Ausgabe des Befehls nur ein Bild von Eingangsvideodaten als Standbild in den Bildspeicherelementen aktualisiert wird. In der Eingabeoperation empfangen die für die Verbindung mit dem Videosignaleingabeabschnitt gewählten Bildspeicherelemente als Eingänge von bewegten Bildern die entsprechenden Bilder von Videosignalen.
In Fig. 13 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Operation nützlich ist, in der die Zeit, die zum Lesen der Bilddaten aus den Bildspeicherelementen durch den Bildzeichnungsabschnitt erforderlich ist, die Bildperiode übersteigt.
In diesem Beispiel werden die Bildspeicherelemente 1 bis 4 in einem Zweifach-Puffersystem verwendet. Wenn die Bilddaten aus dem Puffer a vollständig gelesen worden sind, setzt der Bildzeichnungsabschnitt 16 das dem Puffer a zugeordnete Aktualisierungsanforderungsregister 100. Der Synchronisationseinstellabschnitt 102 meldet synchron zum Bildsynchronisationssignal an das Aktualisierungsbestätigungsregister 101, daß das Register 100 gesetzt worden ist. Wenn das Aktualisierungsbestätigungsregister 101 den Zustand bestätigt, setzt der Abschnitt 16 das Register 100 zurück. Während der Zeit, in der das Register 101 gesetzt ist, können Bilddaten aus dem Puffer a gelesen werden. Nach Abschluß der Leseoperation setzt der Abschnitt 16 das Register 100. Wenn das Aktualisierungsbestätigungsregister 101 den so gesetzten Zustand bestätigt, setzt der Abschnitt 16 das Register 100 zurück. Bis zu diesem Punkt ist die Operation gleich der in Verbindung mit Fig. 12 beschriebenen Operation.
Wenn der Bildzeichnungsabschnitt nicht innerhalb einer Bildperiode das Lesen der Bilddaten aus den Bildspeicherelementen beenden kann, wird das Lesen ohne Unterbrechung in der nachfolgenden Bildperiode fortgesetzt. Nach Beendigung der Leseoperation setzt der Abschnitt 16 das dem Puffer a zugeordnete Register 100. Danach kehrt die Steuerung zum normalen Verfahren der Steuerung der Register, wie es in Fig. 12 gezeigt ist, zurück.
In Fig. 14 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Operation nützlich ist, in der ein Bild von Eingangsvideosignalen, das einer Verkleinerungsoperation unterworfen worden ist, in den Bildspeicherelementen gespeichert wird.
In diesem Beispiel werden die Bildspeicherelemente in dem Zweifach-Puffersystem für die Eingabe verwendet. Der Umfang der Signale wird auf die Hälfte des ursprünglichen Umfangs verringert, so daß im Verkleinerungsverhältnisregister 103 das Verkleinerungsverhältnis "1/2" gesetzt wird.
Nachdem die Bilddaten vollständig erhalten worden sind, setzt der Abschnitt 16 das dem Puffer a zugeordnete Register 100. Der Synchronisationseinstellabschnitt 102 meldet synchron zum Bildsynchronisationssignal an das Aktualisierungsbestätigungsregister 101, daß das Register 100 gesetzt worden ist. Die Ausgabe des Synchronisationseinstellabschnittes 102 wird außerdem an das Schieberegister 104 geliefert. Im Register 104 wird die Ausgabe des Synchronisationseinstellabschnittes um die Periode eines Bildes verzögert und anschließend an das Verkleinerungsabschluß- Register 105 geliefert. Wenn das Aktualisierungsbestätigungsregister 101 bestätigt, daß das Register 100 gesetzt worden ist, setzt der Abschnitt 16 das Register 100 zurück. Anschließend bestätigt der Abschnitt 16, daß das dem Puffer a zugeordnete Verkleinerungsabschluß- Register 105 gesetzt worden ist. Wenn die Bilddaten vollständig aus dem Puffer b gelesen worden sind, setzt der Abschnitt 16 außerdem das dem Puffer b zugeordnete Register 100. Danach wird die Operation auf ähnliche Weise wie oben beschrieben wiederholt.
Gemäß diesem Verarbeitungsverfahren kann ein bewegtes Bild in Abhängigkeit vom Verkleinerungsverhältnis in die Bildspeicherelemente eingegeben werden. Hierbei muß die Anzahl der Stufen des Schieberegisters 104 in Abhängigkeit vom Verkleinerungsverhältnis geändert werden.
Darüber hinaus kann anstatt der das Verkleinerungsverhältnisregister 103 und das Schieberegister 104 umfassenden Verkleinerungssteuereinrichtung eine Steuertabelle verwendet werden, in der das Vorliegen oder Nichtvorliegen einer Verkleinerungsoperation für jedes der 30 Bilder pro Sekunde eingetragen ist, wodurch die Anzahl der pro Sekunde zu aktualisierenden Bilder beliebig gesetzt wird.
In Fig. 15 ist ein Signal-Impulsdiagramm gezeigt, das zur Erläuterung der Operation nützlich ist, in der Videosignale von den mit dem Videosignalausgabeabschnitt verbundenen Bildspeicherelementen über ein Zweifach-Puffersystem ausgegeben werden.
In diesem Beispiel werden die Bildspeicherelemente als Zweifach-Puffersystem verwendet. Wenn Bilddaten vollständig in den Puffer a geschrieben worden sind, setzt der Bildzeichnungsabschnitt 16 das dem Puffer a zugeordnete Aktualisierungsanforderungsregister 100 und setzt dann das dem Puffer b zugeordnete Aktualisierungsanforderungsregister 100 zurück. Die Synchronisationseinstelleinrichtung 102 meldet synchron zum Bildsynchronisationssignal an das Aktualisierungsbestätigungsregister 101, daß das Register 100 gesetzt worden ist. Selbst wenn dem Abschnitt 16 bestätigt wird, daß das Register 101 gesetzt worden ist, setzt der Abschnitt 16 das Register 100 nicht zurück. Wenn anschließend der Schreibvorgang in den Puffer b beendet ist, setzt der Abschnitt 16 das dem Puffer b zugeordnete Register 100 und setzt das dem Puffer a zugeordnete Register 100 zurück. Nach diesem Zeitpunkt wird die Operation ähnlich wie oben wiederholt ausgeführt.
Andererseits wird das im Register 101 gesetzte Signal auch an den Zustandsbeurteilungsabschnitt 96 geschickt, dieser Abschnitt 96 steuert die Abkopplung des Puffers 94, der die Bildspeicherelemente mit dem Videosignalausgabeabschnitt verbindet. Während der Zeitperiode, in der der Puffer 94 abgekoppelt ist, können in die mit den Videosignalausgabeabschnitt verbundenen Elemente 5 bis 8 Videodaten aus dem Bildzeichnungsabschnitt 16 geschrieben werden.
Wie oben beschrieben, ist es durch die Verwendung des Bildaktualisierungs-Anforderungsbefehls für die Aktualisierung der Inhalte der Bildspeicherelemente, die für die Verbindung mit dem Videosignalausgabeabschnitt ausgewählt sind, möglich, die Bildspeicherelemente zu steuern, die als Ausgangspuffer für die Verbindung mit dem Videosignalausgabeabschnitt gewählt sind.
In Fig. 17 ist ein Blockschaltbild des Aufbaus einer alternativen Ausführungsform der vorliegenden Erfindung gezeigt. Dieses System umfaßt einen Hauptspeicher 110, eine Wähleinrichtung 112, einen Videosignaleingabeabschnitt 114, einen Zeilenpuffer 116 für die Eingabe von Videosignalen, einen Zeilenpuffer 118 für die Ausgabe von Videosignalen, einen Videosignalausgabeabschnitt 120, einen Bildzeichnungsabschnitt 122 und eine CPU 126. Im Hauptspeicher 110 sind Programme, darauf bezogene Daten, Graphikdaten vor und nach ihrer Entwicklung, Eingangsdaten von Videosignalen und Anzeigedaten von Videosignalen gespeichert.
Die als Eingangsdaten empfangenen Videosignale werden durch den Videosignaleingabeabschnitt 114 in digitale Bilddaten umgewandelt. Die einer Zeile äquivalenten Bilddaten werden dann vorübergehend in einem mit dem Bildelement-Taktsignal der Eingangsvideosignale synchronisierten Zeitablauf im Zeilenpuffer 116 gespeichert. Wenn anschließend die Wähleinrichtung 112 den Zeilenpuffer 116 wählt, werden die Eingangsdaten synchron zu dem am Hauptspeicher 110 gelieferten Speicherzyklus ausgelesen. Wenn hingegen Anzeigedaten von Videosignalen aus dem Hauptspeicher 110 ausgegeben werden sollen, werden die einer Zeile äquivalenten Anzeigedaten synchron zum Speicherzyklus vom Hauptspeicher 110 an den durch die Wähleinrichtung 112 gewählten Zeilenpuffer geliefert. Dann liest der Videosignalausgabeabschnitt 120 die Inhalte des Zeilenpuffers 118 in einem mit dem Bildelement- Taktsignal der Ausgangsvideosignale synchronen Zeitablauf aus, um die erhaltenen Daten in Videosignale zu transformieren.
Die CPU 126 steuert die Programme, die Daten derselben und Daten von Computergraphiken. Die Wähleinrichtung 112 verbindet entweder den Eingangspuffer 116, den Ausgangspuffer 118, den Bildzeichnungsabschnitt 122 oder die Signalleitung 124 mit dem Hauptspeicher 110. In dem Fall, in dem der Bildzeichnungsabschnitt 122 Graphikdaten verarbeitet, wählt die Wähleinrichtung 112 den Abschnitt 122, damit dieser mit Graphikdaten vom Hauptspeicher 110 versorgt wird. Der Bildzeichnungsabschnitt 122 entwickelt die Daten und schickt die entwickelten Daten über die Wähleinrichtung 112 an den Speicher 110. Wenn dagegen Programme und darauf bezogene Daten in den Hauptspeicher 110 eingegeben und aus diesem ausgegeben werden, wählt die Wähleinrichtung 112 eine Signalleitung 124, um den Speicher 110 mit der CPU 126 zu verbinden.
In dieser Ausführungsform kommt für den Hauptspeicher 110 eine Einzelanschlußstruktur zur Anwendung, die unter Verwendung eines dynamischen RAM (DRAM) verwirklicht ist.
Der Hauptspeicher 110 umfaßt einen Videosignal-Eingabebereich zum Speichern der Daten von eingegangenen Videosignalen und einen Videosignal- Ausgabebereich zum Speichern der Daten von anzuzeigenden Videosignalen. Diese Bereiche können in beliebiger Größe (in Bildelementeinheiten) bereitgestellt werden. Hierzu muß lediglich eine Adressentabelle erzeugt werden, um die Speicherbereiche jeweils dem Videosignal-Eingabebereich bzw. -Ausgabebereich zuzuweisen. Alternativ kann der Hauptspeicher 110 im voraus in Speicherbereiche mit jeweils fester Größe, d. h. in Bildspeicherelemente unterteilt werden, derart, daß die Videosignal-Eingabebereiche und -Ausgabebereiche gemäß Kombinationen dieser Bildspeicherelemente definiert sind.
Hierbei können in einer alternativen Ausführungsform gemäß der vorliegenden Erfindung in dem in Fig. 1 gezeigten Aufbau eine Eingangsschnittstelle zum Anschließen von Eingabeelementen wie etwa einer Maus und einer Tastatur und eine Kommunikations-Steuereinrichtung für die Steuerung der Kommunikation mit anderen Geräten mit dem Bus 17 verbunden werden, um zwischen diesen Geräten einen Informationsaustausch zu ermöglichen, wodurch leicht ein Fernkonferenzsystem verwirklicht werden kann.
Gemäß den obigen Ausführungsformen der vorliegenden Erfindung wird jedes Bildspeicherelement wahlweise mit dem Videosignaleingabeabschnitt oder dem Videosignalausgabeabschnitt verbunden. Je nach von der Steuereinrichtung festgelegter Verbindung kann ein und dasselbe Element sowohl für die Ausgabe als auch für die Eingabe von Videosignalen verwendet verwendet werden. Da die Bildspeicherelemente den gleichen Aufbau besitzen, kann selbst bei einer Zunahme ihrer Anzahl das gleiche Verfahren verwendet werden, weshalb die Hinzufügung von Bildspeicherelementen zum System erleichtert wird. Eingabe- und Ausgabeabschnitte können jeweils mit einer beliebigen Anzahl von Bildspeicherelementen verbunden werden.
Nun wird eine genaue Beschreibung einer Ausführungsform der vorliegenden Erfindung gegeben, mit der die zweite Aufgabe gelöst wird.
In Fig. 18 ist ein Blockdiagramm des Aufbaus einer zweiten Ausführungsform der vorliegenden Erfindung gezeigt. Das System umfaßt einen Zeitgeber 210, eine Zeitverschachtelungs- Steuereinrichtung 220, einen Bildspeicher 230, einen Pro­ zessor 240, eine Wähleinrichtung 250, eine Videosignal­ schnittstelle 270 für ein erstes Videosignal, eine Monitor­ anzeige 275, einen Zeilenpuffer 280 für ein zweites Videosignal, eine Videosignalschnittstelle 290 für das zweite Videosignal und eine Fernsehkamera 295.
Als Zeilendaten-Übertragungsperioden werden die horizontale Austastlücke oder die horizontale Arbeitsperiode verwendet, die zusammen eine Zeilenperiode des ersten Videosignals bilden. Die Zeitverschachtelungs-Steuereinrichtung 220 weist die Zeilendaten-Übertragungsperiode, die mit der vom Zeitgeber 210 gelieferten horizontalen Arbeitsperiode über­ einstimmt, dem ersten Videosignal als Übertragungsperiode der jeweiligen Zeilendaten zu. Darüber hinaus wird die Zeilendaten- Übertragungsperiode, die mit der horizontalen Austastlücke übereinstimmt, dem zweiten Videosignal als Über­ tragungsperiode der jeweiligen Zeilendaten zugewiesen. Der Prozessor 240 steuert den Zeitgeber 210 und die Zeitver­ schachtelungs-Steuereinrichtung 220 und verarbeitet die im Bildspeicher 230 gespeicherten Daten. Sowohl der Zeilenpuffer 280 als auch die Schnittstellen 270 und 290 können für Eingabe- und Ausgabeoperationen verwendet werden.
Bei einer Ausgabeoperation über die Schnittstelle 270 werden während der Zeilenübertragungsperiode, die mit der horizontalen Arbeitsperiode übereinstimmt, die im Anzeigebereich 230d des Bildspeichers 230 gespeicherten Zeilendaten über eine Signallei­ tung 270b an die Schnittstelle 270 ausgegeben, um mit dem darin erzeugten horizontalen Synchronisationssignal kombiniert zu werden, und das sich ergebende Signal wird an die Anzeige 275 geliefert. Das horizontale Synchroni­ sationssignal wird über eine Leitung 270a an den Zeitgeber 210 und an die Zeitverschachtelungs-Steuerein­ richtung 220 geliefert.
Bei einer Eingabeoperation über den Puffer 280 und die Schnittstelle 290 wird das von der Fernsehkamera 295 erzeugte zweite Videosignal durch die Schnittstelle 290 in ein Synchronisationssignal 290a und in Zeilendaten 290b separiert und vorübergehend im Zeilenpuffer 280 gespeichert. Wenn der Zeilenpuffer 280 die Daten empfängt, gibt er auf der Signalleitung 280a eine Zeilendaten-Übertragungsanforderung aus. Wenn der Zeilenpuffer 280 über die Signalleitung 280b die Antwort erhält, daß die Zeilendaten des zweiten Videosignals während der Zeilenübertragungsperiode, die mit der horizontalen Austastlücke übereinstimmt, übertragen werden können, werden die einer Zeile zugehörigen Daten aus dem Puffer 280 über die Signalleitung 280b, die Wähleinrichtung 250 und eine Signalleitung 250b in den Bereich 230i des Bildspeichers 230 geschrieben.
Gemäß dieser Ausführungsform kann in einem Betrieb, in dem die Daten eines Hochfrequenz-Videosignals aus dem Bildspeicher gelesen werden, eine horizontale Austastlücke des Hochfrequenz-Videosignals, die nicht für den Speicherzugriff verwendet wird, für die Übertragung von Niederfrequenz-Videosignalen an denselben Bildspeicher verwendet werden. Für die Videosignale zweier Kanäle werden im allgemeinen voneinander verschiedene Synchronisationssignale verwendet. Bei dieser Ausführungsform wird jedoch das Niederfrequenz-Videosignal einer Zeile gepuffert und wird erst dann zum Bildspeicher übertragen, wenn auf Anforderung der Zuweisung einer horizontalen Austastlücke eine Antwort empfangen worden ist. Daher können bei der Datenübertragung die verschiedenen Synchronisationssignale zugelassen werden.
Im folgenden wird ein Signal, das von außen eingegeben oder nach außen ausgegeben wird, als Videosignal bezeichnet, während ein Videosignal, das zeilenweise im Zeilenpuffer und im Bildspeicher verarbeitet wird, als Zeilendaten bezeichnet wird, wobei die Videosignal­ schnittstelle als Grenze definiert ist.
Später werden mit Bezug auf Fig. 21 Einzelheiten des Be­ triebs der eben erläuterten Ausführungsform beschrieben.
In Fig. 19 ist ein Blockschaltbild des Aufbaus der Videosignalschnittstelle für die Eingabe von NTSC-Videosignalen gezeigt. Die Videosignal­ schnittstelle 290 enthält einen NTSC-Dekodierer 20, einen Analog-/Digital-Umsetzer (A/D-Umsetzer) 22, einen Seriell-/ Parallel-Umformer 24 und einen Synchronisationssignal- Separator 12.
Der Dekodierer 20 transformiert ein eingegebenes NTSC-Videosignal in ein RGB-Videosignal, während der A/D-Umsetzer 22 das RGB-Videosignal in ein digitales Signal umsetzt. Für die Eingabe oder Ausgabe von Videosignalen aus mehreren Kanälen in den Bildspeicher bzw. aus dem Bildspeicher ist es notwendig, die Bildspeicher-Zugriffszeit pro Zeile im Vergleich zu dem Fall, in dem Eingabe- und Ausgabeoperationen von Signalen über einen einzigen Kanal erfolgen, zu minimieren. Hierzu wird die Signalver­ arbeitung parallel ausgebildet, was bedeutet, daß auf mehrere Bildelemente im Bildspeicher effizient zugegriffen wird. Die an den Seriell-/Parallel-Umformer 24 gelieferte Zeile wird daher in parallele Form gebracht und auf eine Signalleitung 290b ausgegeben. Der Synchroni­ sationssignal-Separator 12 erzeugt ein mit der Zeile des NTSV-Videosignals synchronisiertes horizontales Synchronisationssignal und gibt das sich ergebende Signal an den Dekodierer 20, den A/D-Umsetzer 212, den Seriell/ Parallel-Umformer 24 und auf eine Signalleitung 290a aus.
Fig. 20 ist ein Blockschaltbild, das den Aufbau der Videosignalschnittstelle für die Ausgabe des RGB-Videosignals zeigt. Die Videosignalschnitt­ stelle 270 enthält einen Parallel-/Seriell-Umformner 30, einen Digital-/Analog-Umsetzer (D/A-Umsetzer) 32 und einen Syn­ chronisationssignal-Generator 14.
Eine Zeile wird in parallelisierter Form über die Leitung 270b an den Umformer 30 geliefert um die Bildspeicher-Zugriffszeit pro Zeile gering zu halten. Der Umformer 30 serialisiert die empfangenen Daten für jedes Bildelement und schickt die sich ergebenden Daten an den D/A-Umsetzer 32. Die Daten werden in ein RGB-Videosignal umgesetzt und ausgegeben. Der Generator 14 erzeugt ein mit der Zeile des RGB-Videosignals zeitlich synchronisiertes horizontales Synchronisationssignal, das er an den Parallel- /Seriell Umformer 30, den D/A-Umsetzer 32 und auf die Leitung 270a schickt.
Fig. 21 ist ein Signal-Impulsdiagramm, das für die Erläuterung des Betriebs der zweiten Ausführungsform nützlich ist.
Die Zeilenperiode ist in die horizontale Austastlücke und in die horizontale Arbeitsperiode des ersten Viodeosignals unterteilt. Der Zeitverschachtelungs-Abschnitt 220 weist die Zeilendaten- Übertragungsperiode, die mit der horizontalen Arbeitsperiode übereinstimmt, der Übertragungsperiode der jeweili­ gen Zeilendaten des ersten Videosignals zu. In der Zeilendaten-Übertragungsperiode überträgt die Schnitt­ stelle 270 die einer Zeile äquivalenten Daten vom Bildspeicher 30 über die Leitung 270b.
Beim Eingeben des zweiten Videosignals über den Puffer 280 und die Schnittstelle 290 werden die Daten einer Zeile über die Schnittstelle 290 im Zeilenpuffer 280 gespeichert. Wenn die Da­ ten im Puffer 280 vollständig gespeichert sind, d. h. wenn das nachfolgende horizontale Synchronisationssignal des zweiten Videosignals erzeugt worden ist, wird auf eine Leitung 280a eine Zeilendaten-Übertragungsanforderung ausgegeben. In dem Diagramm ist die Anforderung durch die Anstiegsflanke des Zeilendatenübertragungs-Anforderungssignals/-Antwortsignal dargestellt. Wenn die Steuereinrichtung 220 eine horizontale Austastlücke des ersten Videosignals als Zeilendaten- Übertragungsperiode zuweist, wird als Antwort auf die erwähnte Anforderung die Übertragungserlaubnis über die Leitung 280a an den Zeilenpuffer 280 geschickt. Im Diagramm ist die Antwort durch die Abstiegsflanke des Zeilen­ datenübertragungs-Anforderungssignals/-Antwortsignals dargestellt. Dann überträgt der Zeilenpuffer 280 die einer Zeile äquivalenten Daten über die Signalleitung 280b an den Bildspeicher 230. Die Übertragung der Zeilendaten erfolgt über die Signalleitungen 250b und 280b.
In Fig. 27 ist ein detailliertes Blockschaltbild des Auf­ baus der zweiten Ausführungsform der vorliegenden Erfin­ dung gezeigt. Die grundlegende Konfiguration dieses Systems ist gleich der in Fig. 18 gezeigten Konfiguration.
Der Aufbau enthält einen Bildspeicher 230, eine Wählein­ richtung 250, eine Videosignalschnittstelle 270 für ein er­ stes Videosignal, einen Zeilenpuffer 280 für ein zweites Videosignal, eine Videosignalschnittstelle 290 für das zweite Videosignal mit einem NTSC-Eingabeabschnitt 292, einen NTSC-Ausgabeabschnitt 294 und einem Seriell-/Parallel- Umformer 114 für die Umformung eines seriellen Signals in ein paralleles Signal, wenn der NTSC-Eingabeabschnitt 292 gewählt ist, und für die Umformung eines parallelen Signals in ein serielles Signal, wenn der NTSC-Ausgabe­ abschnitt 294 gewählt ist, einen Oszillator 202 für die Erzeugung eines eine Abtastfrequenz des ersten Videosignals angebenden Taktsignals, einen Taktgenerator 204 für die Formung eines vom Oszillator 202 ausgegebenen Signals, einen Zeichnungsprozessor 206, der eine Steuerope­ ration für das Schreiben eines Computergraphik-Bildes in den Bildspeicher 230, derart, daß das Bild als erstes Videosignal ausgegeben wird, und für das Schreiben des zweiten Videosignals in den Bildspeicher 230 ausführt, eine CRTC 215 mit den Funktionen des Zeitgeberabschnittes 210 und der Zeitverschachtelungs-Steuereinrichtung 220 von Fig. 18, eine Bildspeichersynchronisation-Steuerein­ richtung (FM-PPC) 225 für die Ausgabe der Adressen und der Daten an den Bildspeicher 230 zur Steuerung der Lese- und Schreiboperationen, eine Zeichnungs-Steuereinrichtung (DDA/HOST) 226 für die Erzeugung von Bilddaten einer Com­ putergraphik und für die Setzung interner Register der CRTC 215, einen Zähler 222, der an seinem Eingang ein Synchronisationssignal des NTSC-Videosignals empfängt, um auf konkurrente Weise den Zustand des Zeilenpuffers 280 im Zeichnungsprozessor 206 zu erzeugen.
Die Schnittstelle 290 für das zweite Videosignal kann zum Ein- und Ausgeben des NTSC-Videosignals verwendet werden. Dieser Abschnitt 290 enthält den NTSC- Eingabeabschnitt 292 und den NTSC-Ausgabeabschnitt 294, zwischen denen gegebenenfalls umge­ schaltet wird. Wenn anhand des Zustandes des Zählers 222 festgestellt wird, daß Zeilendaten im Zeilenpuffer 280 gespeichert worden sind, wird die Zeilendaten-Übertra­ gungsanforderung über die Leitung 280a′ geschickt. Die CRTC 215 bestimmt gemäß dem Referenztaktsignal des an sie gelieferten ersten Videosignals die horizontale Austast­ lücke und die horizontale Arbeitsperiode. Bei Empfang der Zeilenübertragungsanforderung bestimmt die CRTC 215 eine horizontale Austastlücke, in der die Zeile des zweiten Videosignals übertragen werden kann, und schickt über die Leitung 280a eine Antwort an den Zeilenpuffer 280.
Der Zeichnungsprozessor 206 arbeitet in einer durch einen nicht gezeigten Prozessor 240 angegebenen Betriebsart. Die für die Betriebsart erforderlichen Information enthält eine Angabe hinsichtlich der Wahl entweder des NTSC- Eingabeabschnitts 229 oder des NTSC-Ausgabeabschnittes 294, eine Angabe über die Menge der in einer Zeile oder einer halben Zeile zu übertragenden Daten, und die Position und die Größe des NTSC-Videosignals im Bildspeicher 230.
In Fig. 28 ist ein Blockschaltbild gezeigt, das den Aufbau des Eingabeabschnittes für den Empfang des NTSC- Videosignals im einzelnen zeigt. Die grundsätzliche Konfiguration ist gleich der Konfiguration von Fig. 19.
Das in Fig. 28 gezeigte System enthält einen Y/C-Separa­ tor 21 für die Separierung eines angegebenen NTSC-Video­ signals in ein Helligkeitssignal Y und ein Farbdifferenz­ signal C, einen NTSC-Dekodierer 20 für die Umformung des Helligkeitssignals Y und des Farbdifferenzsignals C in ein RGB-Signal, einen Analog-/Digital-Umsetzer (A/D- Umsetzer) 22 für die Umformung des RGB-Signals in digitale Bilddaten, einen Oszillator 42 für die Erzeugung eines eine Abtastfrequenz des A/D-Umsetzers 22 angebenden Taktsignals, eine Phasenverriegelungsschleife (PLL) 44 für die Anpassung der Phase des Taktsignals an das Synchroni­ sationssignal des eingegebenen NTSC-Videosignals oder des RGB-Videosignals, einen Synchronisationssignal-Separator 12 für die Separierung des multiplexierten Synchronisations­ signal aus dem NTSC-Videosignal, einen Synchronisations­ signal-Separator 27 für die Separierung des multiple­ xierten Synchronisationssignals aus dem Grün-Signal (G- Signal), wenn anstelle des NTSC-Videosignals ein RGB-Videosignal eingegeben wird, eine Wähleinrichtung 28 für die Wahl eines vom Synchronisationssignal-Separator 12 oder 27 ausgegebenen Synchronisationssignals, Register 46-1 bis 46-4 für die digitale Speicherung des Wertes der Signale für die Einstellung des NTSC-Dekodierers 20 ein Register 46-5 für die Angabe der Wahl entweder des NTSC-Eingabeabschnittes 292 oder des NTSC-Ausgabeabschnittes 294, Digital-/Analog-Umsetzer (D/A-Umsetzer) 48-1 bis 48-4 für die Umsetzung der von den Registern 46-1 bis 46-4 angegebenen Einstellwerte für den NTSC-Dekodierer 20 in analoge Signale und einen Schalter 50-1 für den Empfang einer Angabe vom Register 46-5, durch die entweder der NTSC-Eingabeabschnitt 292 oder der NTSC-Ausgabeabschnitt gewählt wird.
In Fig. 29 ist ein Blockschaltbild gezeigt, in dem Einzelheiten des Ausgabeabschnittes für die Erzeugung des NTSC-Videosignals dargestellt sind. Die grundlegende Konfiguration ist gleich der in Fig. 20 gezeigten Konfiguration der Videosignalschnittstelle 270. Dagegen ist der NTSC-Ausgabeabschnitt von Fig. 29 ein Bauelement der Videosignalschnittstelle 290, weshalb auch die gleichen Bauteile wie in Fig. 20 mit verschiedenen Bezugszeichen bezeichnet sind.
Der Aufbau enthält einen Digital-/Analog-Umsetzer (D/A- Umsetzer) 52 für die Umsetzung des digitalen RGB-Signals in ein analoges Signal, einen NTSC-Kodierer 54 für die Transformation des analogen RGB-Signals in ein NTSC- Videosignal, einen Oszillator 56 für die Erzeugung eines die Betriebsfrequenz des NTSC-Kodierers 54 angebenden Taktsignals, einen Oszillator 57 für die Erzeugung einer Abtastfrequenz des digitalen RGB-Videosignals, einen Taktgenerator für die Formung eines vom Oszillator 57 ausgegebenen Signals, einen Generator 59 für das horizontale und das vertikale Synchronisationssignal, ein Register 46-6 für die temporäre Speicherung von im D/A- Umsetzer 52 einzutragenden Daten, ein Register 46-7 für die Angabe der Wahl entweder des NTSC-Eingabeabschnittes 292 oder des NTSC-Ausgabeabschnittes 294 und Schalter 50-2 und 50-3, die aufgrund einer Angabe vom Register 46-7 eine Wahl ausführen.
Obwohl in dieser Ausführungsform dieser Ausführungsform das erste Videosignal ohne Verwendung eines Puffers verarbeitet wird, kann wie im Falle des zweiten Videosignals ein Puffer verwendet werden. Die Verwendung des Puffers erleichtert die zeitliche Anpassung.
Nun wird eine dritte Ausführungsform der vorliegenden Erfindung beschrieben. In dieser Ausführungsform erzeugt ein Zeitgeber mehr Zeilenübertragungsperioden pro Einheitszeit an, als der Summe der Gesamtzahl der Zeilen pro Einheitszeit des ersten Videosignals und der Gesamtzahl der Zeilen pro Einheitszeit des zweiten Videosignals entspricht. Dadurch kann für sämtliche Zeilen des ersten bzw. des zweiten Videosignals eine Zeitperiode für den Zugriff auf den Bildspeicher gewährleistet werden.
Darüber hinaus werden die Zeilen des ersten bzw. des zweiten Videosignals asynchron erzeugt. Die Zeitver­ schachtelungs-Steuereinrichtung weist jedoch entweder bei Empfang einer Zeilenübertragungsanforderung des ersten Videosignals diesem ersten Videosignal eine Zeilenübertragungsperiode oder bei Empfang einer Zeilen­ übertragungsanforderung des zweiten Videosignals dem zweiten Videosignal die Zeilenübertragungsperiode zu. Daher kann selbst dann, wenn die Zeilen des ersten und des zweiten Videosignals nicht zueinander synchron sind, eine Zeilenübertragungsperiode jeder Zeile zugeordnet werden.
Selbst wenn Übertragungsanforderungen des ersten bzw. des zweiten Videosignals gleichzeitig ausgegeben werden und somit zwischen diesen Anforderungen ein Konflikt auf­ tritt, kann die Zeitverschachtelungs-Steuereinrichtung eine Steueroperation ausführen, in dem sie eine Anforderung in einen Wartezustand versetzt, derart, daß auf dem Bildspeicher nacheinander zugegriffen wird, um die ersten und die zweiten Videosignale zu verarbeiten; dadurch wird der Konflikt beseitigt. Nun wird die dritte Ausführungsform im einzelnen beschrieben.
In Fig. 22 ist ein Blockschaltbild des Aufbaus der dritten Ausführungsform der vorliegenden Erfindung gezeigt. Das System besitzt im wesentlichen den gleichen Aufbau wie das in Fig. 18 gezeigte System. Der Unter­ schied des Aufbaus der dritten Ausführungsform zu demje­ nigen der zweiten Ausführungsform besteht darin, daß anstelle des Synchronisationssignals 270a von der Videosignalschnittstelle 270 das Signal eines Oszillators 218 an den Zeitgeber 210 und an die Zeitverschachtelungs-Steuereinrichtung 220 geliefert wird. Darüber hinaus ist für das erste Videosignal ein Zeilenpuffer 260 vorgesehen.
Der Zeitgeberabschnitt 210 empfängt vom Oszillator 218 ein Taktsignal, um eine Zeilendaten-Übertragungsperiode zu erzeugen, in der Zeilendaten eines Videosignals in den Bildspeicher eingegeben oder von diesem ausgegeben werden. Die Anzahl der Zeilendaten-Übertragungsperioden pro Einheitszeit muß größer als die Summe der Gesamtzahl der Zeilen des ersten Videosignals pro Einheitszeit und der Gesamtzahl der Zeilen des zweiten Videosignals pro Einheitszeit sein.
Die Zeitverschachtelungs-Steuereinrichtung 220 empfängt eine Zeilenübertragungsanforderung über eine Signalleitung 260a von einem später beschriebenen Zeilenpuffer 260 bzw. über eine Signalleitung 280a von einem später beschriebenen Zeilenpuffer 280 und weist demjenigen Zeilenpuffer, der die Anforderung tatsächlich ausgegeben hat, eine Zeilen­ daten-Übertragungsperiode zu. Das Ergebnis der Zuweisung wird über die Leitung 260a oder 280a an den be­ treffenden Zeilenpuffer gemeldet. Darüber hinaus wird über die Leitung 220a an den Bildspeicher 230 ein Steuer­ signal geschickt, gleichzeitig wird über eine Signalleitung 220b an eine Wähleinrichtung 250 ein Befehl ge­ schickt, um einen der beiden Zeilenpuffer mit dem Bildspeicher 230 zu verbinden.
Das System enthält ferner einen Prozessor 240, der den Zeitgeber 210 und die Zeitverschachtelungs-Steuereinrichtung 220 steuert und die im Bildspeicher 230 gespeicherten Zeilendaten verarbeitet.
Sowohl die Zeilenpuffer 260 und 280 als auch die Videosignal­ schnittstellen 270 und 290 können für Eingabe- und Ausgabeoperationen eingestellt werden.
Wenn der Zeilenpuffer 260 und die Videosignal­ schnittstelle 270 für das erste Videosignal für eine Aus­ gabeoperation verwendet werden, werden die im Zeilenpuffer 260 gespeicherten Zeilendaten über eine Signalleitung 270b an die Schnittstelle 270 geliefert und mit einem horizontalen Synchronisationssignal, das in der Schnittstelle 270 erzeugt wird, kombiniert, woraufhin das Ergebnis als Videosignal an die Monitoranzeige 275 ausgegeben wird. Der Zeilenpuffer 260 gibt auf die Leitung 260a eine Zeilendaten-Übertragungsanforderung aus, wenn die Zeilendaten von ihm vollständig ausgegeben worden sind. Wenn der Zeilenpuffer 260 über die Leitung 260a eine Übertragungsbestätigung empfängt, wird über eine Leitung 250b, die Wähleinrichtung 250 und die Leitung 260b vom Bildspeicher 230 eine in einen Videoanzeigebe­ reich 230d desselben geladene Zeile von Daten an den Zeilenpuffer 260 ausgegeben.
Wenn andererseits der Zeilenpuffer 280 und die Videosignal­ schnittstelle 290 für das zweite Videosignal für eine Eingabeoperation verwendet werden, wird das von einer Fernsehkamera 295 ausgegebene Videosignal von der Video­ signalschnittstelle 290 in ein Synchronisationssignal 290a und in Zeilendaten 290b, die vorübergehend im Zeilenpuffer 280 gespeichert werden, separiert. Wenn die Daten gespeichert worden sind, gibt der Zeilenpuffer 280 auf die Leitung 280a eine Zeilendaten-Übertragungsanforderung aus. Wenn er als Antwort hierauf die Erlaubnis zur Übertragung der Daten über die Leitung 280b empfängt, schreibt der Zeilenpuffer 280 über die Leitung 280b, die Wähleinrichtung 250 und die Leitung 250b in den Videosignal- Eingabebereich 230i des Bildspeichers 230 eine Zeile von Daten.
In Fig. 23 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Grundoperation der dritten Ausführungsform der vorliegenden Erfindung nützlich ist.
Wenn der Zeilenpuffer 260 und die Videosignalschnittstelle für das erste Videosignal auf eine Ausgabeoperation eingestellt sind, gibt der Zeilenpuffer 260 an die Schnittstelle 270 eine Zeile von Daten aus. Nach Abschluß der Ausgabeoperation, d. h. nach Erzeugung des nächsten horizontalen Synchronisationssignals, gibt der Puffer 260 auf die Leitung 260a eine Zeilendaten-Übertragungsanfor­ derung aus. In dem Diagramm ist die Anforderung durch die Anstiegsflanke des Zeilendatenübertragungs-Anforderungs­ signals/-Antwortsignals dargestellt.
Wenn die Zeitverschachtelungs-Steuereinrichtung 220 eine Zeilendaten-Übertragungsperiode zuweist, wird die Übertragungs­ erlaubnis als Antwort auf die erwähnte Anfrage über die Leitung 260a an den Zeilenpuffer 260 gemeldet. In dem Diagramm ist die Antwort durch die Abstiegsflanke des Zeilendatenübertragungs-Anforderungssignals/-Antwort­ signals dargestellt. Dann empfängt der Zeilenpuffer 260 über die Leitung 260b vom Bildspeicher 230 eine Zeile von Daten.
Wenn andererseits der Zeilenpuffer 280 und die Videosignal­ schnittstelle 290 für das zweite Videosignal für eine Eingabeoperation verwendet werden, wird von der Schnitt­ stelle 290 eine Zeile von Daten geliefert, um im Zeilenpuffer 280 gespeichert zu werden. Wenn die Daten voll­ ständig gespeichert sind, d. h. wenn das nächste horizontale Synchronisationssignal erzeugt worden ist, gibt der Zeilenpuffer 280 eine Zeilendaten-Übertragungsanforderung an die Leitung 280a aus. In dem Diagramm ist die Anforderung durch die Anstiegsflanke des Zeilendatenübertra­ gungs-Anforderungssignals/-Antwortsignals dargestellt. Wenn die Steuereinrichtung 220 eine Zeilendaten-Übertragungs­ periode zuweist, wird die eine Antwort auf die erwähnte Anforderung darstellende Übertragungserlaubnis über die Leitung 280a an den Puffer 280 gemeldet. In dem Diagramm ist die Antwort durch die Abstiegsflanke des Zeilendaten­ übertragungs/-Anforderungssignals dargestellt. Dann überträgt der Zeilenpuffer 280 über die Leitung 280b eine Zeile von Daten an den Bildspeicher 230. Die Über­ tragung der Zeilendaten erfolgt über die Leitung 250b, die direkt mit dem Bildspeicher 230 verbunden ist, und die Leitungen 260b bzw. 280b.
Wenn während einer Übertragungsperiode mehrere Zeilenda­ tenübertragungs-Anforderungen auftreten und wenn folglich zwischen diesen Anforderungen ein Konflikt entsteht, weist die Zeitverschachtelungs-Steuereinrichtung 220 die Zeilendaten-Übertragungsperiode dem ersten der Zeilenpuffer und die nachfolgende Periode dem zweiten Zeilenpuffer zu. Die Priorität bei der Zuweisung der Übertragungsperiode kann beliebig festgelegt sein. Beispielsweise kann die Periode in Übereinstimmung mit der Reihenfolge des Empfangs der Übertragungsanforderungen zugewiesen werden.
In Fig. 24 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Operationen nützlich ist, die sich aus der Grundoperation der dritten Ausführungsform der vorliegenden Erfindung ergeben.
In der obigen Beschreibung wird in jeder Zeilendaten- Übertragungsperiode eine Zeile von Daten übertragen; die Menge der zu übertragenden Daten muß jedoch nicht notwendig auf eine Zeile begrenzt sein. In Fig. 24 sind die einer Zeile des zweiten Videosignals äquivalenten Daten in zwei untergeordnete Dateneinheiten unterteilt. Die Anzahl der Zeilendaten-Übertragungsperioden pro Einheitszeit ist größer als die Summe der Gesamtzahl der Zeilen des ersten Videosignals pro Einheitszeit und eines Wertes, der durch die Verdoppelung der Anzahl der Zeilen des zweiten Videosignals pro Einheitszeit erhalten wird. Die hiervon verschiedenen Verarbeitungsprozeduren sind gleich denjenigen des Signal-Impulsdiagramms von Fig. 23. Wenn eine Zeile eine große Anzahl von Bildelementen enthält und während einer Zeilendaten-Übertra­ gungsperiode nicht vollständig übertragen werden kann, ist es sehr wirksam, für die Übertragung dieses Verfahren zu übernehmen, in dem die Zeilendaten in mehrere unterge­ ordnete Dateneinheiten unterteilt werden.
In Fig. 25 ist ein Blockschaltbild des Aufbaus einer vierten Ausführungsform der vorliegenden Erfindung gezeigt. Der Aufbau enthält einen Oszillator 140, einen Zeitgeberabschnitt 150, eine Zeitverschachtelungs-Steuer­ einrichtung 152, einen Prozessor 126, einen Hauptspeicher 110, eine Wähleinrichtung 112, einen Zeilenpuffer 116 für ein erstes Videosignal, eine Videosignalschnittstelle 114 für das erste Videosignal, einen Zeilenpuffer 118 für ein zweites Videosignal und eine Videosignalschnittstelle 120 für das zweite Videosignal.
In dieser Ausführungsform sind ein als Hauptspeicherbereich des Prozessors 126 verwendeter Speicher und ein Bildspeicher für die Speicherung von Videosignalen physikalisch in einen Hauptspeicher 110 integriert.
Der Zeitgeber 150 empfängt vom Oszillator 140 ein Taktsignal, um eine Zeilendaten-Übertragungsperiode für die Eingabe oder Ausgabe einer Videosignalzeile in den bzw. vom Bildspeicher zu erzeugen.
Die Zeitverschachtelungs-Steuereinrichtung 152 empfängt eine Zeilendaten- Übertragungsanforderung über eine Leitung 116a von einem später beschriebenen Zeilenpuffer 160 bzw. über eine Leitung 118a vom später beschriebenen Zeilenpuffer 118 und weist die Übertragungsperiode demjenigen Zeilenpuffer zu, der die Anforderung geschickt hat. Das Zuweisungsergebnis wird über die Leitung 116a bzw. 118a an den betreffenden Zeilenpuffer gemeldet. Darüber hinaus wird über die Leitung 152a an den Hauptspeicher 110 ein Steuersignal geschickt, gleichzeitig wird über eine Leitung 152b an die Wähleinrichtung 112 ein Befehl geschickt, damit diese entweder den Zeilenpuffer 116, den Zeilenpuffer 118 oder den Prozessor 126 wählt.
Der Prozessor 126 steuert den Zeitgeber 150 und die Zeitverschachtelungs-Steuereinrichtung 152 und verarbeitet die Daten, die die im Hauptspeicher 110 gespeicherten Zeilendaten umfassen.
Die Zeilenpuffer 116 und 118 und die Videosignalschnittstellen 114 und 120 können sowohl für Eingabe- als für Ausgabeoperationen verwendet werden.
Wenn der Puffer 116 und die Schnittstelle 114 für das erste Videosignal für eine Ausgabeoperation verwendet werden, werden die im Puffer 116 gespeicherten Zeilendaten über eine Leitung 114b an die Schnittstelle 114 ausgegeben und mit einem in der Schnittstelle 114 erzeugten horizontalen Synchronisationssignal kombiniert und anschließend als erstes Videosignal ausgegeben. Wenn eine Datenzeile vollständig aus dem Zeilenpuffer 116 ausgegeben worden ist, gibt dieser auf die Leitung 116a eine Zeilendaten-Übertragungsanforderung aus. Wenn der Zeilenpuffer 116 als Antwort auf die erwähnte Anforderung über die Leitung 116a eine Übertragungserlaubnis empfängt, werden von einem Videosignal-Anzeigebereich 110d des Hauptspeichers 110 über eine Leitung 112b, die Wähleinrichtung 112 und eine Leitung 116b die nächsten einer Zeile äquivalenten Daten in den Puffer eingegeben.
Wenn andererseits der Zeilenpuffer 118 und die Schnittstelle 120 für das zweite Videosignal für eine Eingabeoperation verwendet werden, wird das eingegebene zweite Videosignal von der Schnittstelle 120 in ein Synchronisationssignal 120a und in Zeilendaten 120S, die im Puffer 118 temporär gespeichert werden, separiert. Am Ende der Datenspeicherung gibt der Puffer auf eine Leitung 118a eine Zeilendaten-Übertragungsanforderung aus. Wenn er als Antwort auf diese Anforderung über die Leitung 118a eine Übertragungserlaubnis empfängt, wird vom Puffer 118 über die Signalleitung 118b, die Wähleinrichtung 112 und die Leitung 112b eine Datenzeile an den Videosignal-Eingabebereich 110i übertragen.
Wie oben beschrieben ist die Operation der vierten Ausführungsform im wesentlichen identisch mit der Operation der in Fig. 18 gezeigten zweiten Ausführungsform. Der Speicherabschnitt der vorliegenden vierten Ausführungsform ist jedoch durch einen Hauptspeicher gegeben, der sowohl der Speicherung von Videosignalen als auch der vom Prozessor 126 verarbeiteten Daten dient. Um daher einen zufriedenstellenden Durchsatz von Zugriffen vom Prozessor 126 auf den Hauptspeicher 110 zu gewährleisten, muß die Anzahl der Zeilendaten-Übertragungsperioden pro Einheitszeit folgendermaßen werden: zur Gesamtzahl der Zeilen des ersten bzw. des zweiten Videosignals pro Einheitszeit muß eine bestimmte Zeitperiode hinzugefügt werden.
In Fig. 26 ist ein Signal-Impulsdiagramm gezeigt, das für die Erläuterung der Operation der vierten Ausführungsform der vorliegenden Erfindung nützlich ist.
Die Inhalte des Diagramms sind fast identisch mit den In­ halten des in Fig. 21 gezeigten Diagramms bezüglich der zweiten Ausführungsform. Der Unterschied besteht darin, daß eine Zeilendaten-Übertragungsperiode in der keine Zeilendaten von Videosignalen übertragen werden, von der CPU für den Speicherzugriff verwendet wird.
Wie oben wird erfindungsgemäß ein zeitverschachteltes Zu­ griffssteuerverfahren verwendet, in dem die Gesamtzugriffszeit des Bildspeichers auf Videosignale von zwei oder mehr Kanälen aufgeteilt ist. Außerdem enthalten derartige Videosignal voneinander verschiedene Synchronisationssignale, weshalb erfindungsgemäß ein Bildspeicher- Zugriffsverfahren mit asynchronen Eigenschaften betrachtet wird.
Durch die vorliegende Erfindung können die Inhalte eines einzigen Bildspeichers als Videosignale von zwei Kanälen mit unterschiedlichen Synchronisationssignalen ausgegeben werden. Wenn daher eine Bedienungsperson ein auf einem Anzeigeschirm eines Computer-Arbeitsplatzes angezeigtes Bild mit sehr feinen Videosignalen betrachtet, kann sie einen Videokassettenrekorder betätigen, um gleichzeitig ausgegebene NTSC-Videosignale auf ein Video-Magnetband aufzuzeichnen.
Darüber hinaus ist es möglich, von einer Fernsehkamera oder dergleichen eingegebene Videosignale im Bildspeicher zu speichern, während die Inhalte des einzigen Bildspeichers an ein Anzeigebild ausgegeben werden. Beispielsweise können die im Speicher gespeicherten Inhalte als Anzeigebild ausgegeben werden, nachdem eine Überlage­ rungsoperation, in der die gespeicherten Videosignale Bilddaten überlagert werden, und/oder eine Zusammenset­ zungsoperation, in der in den Bilddaten ein Videofenster hergestellt wird, ausgeführt worden ist.
Die vorliegende Erfindung ist außerdem auf einen Computer- Arbeitsplatz anwendbar, der in einem Multimedia- Präsentationssystem und in einem elektronischen Fernkonferenzsystem verwendet werden kann. Gemäß den oben beschriebenen Ausführungsformen der vorliegenden Erfindung kann eine Bildeingabe-/Bildausgabeeinrichtung geschaffen werden, in der Videosignale von zwei oder mehr Kanälen mit unterschiedlichen Synchronisationssignalen gleichzeitig in einen einzigen Bildspeicher eingegeben oder aus diesem ausgegeben werden können.
Obwohl besondere Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben worden sind, ist es für den Fachmann offensichtlich, daß verschiedene Änderungen und Abwandlungen ausgeführt werden können, ohne vom Geist und vom Umfang der vorliegenden Erfindung abzuweichen.

Claims (19)

1. Einrichtung zum Zusammensetzen und Anzeigen von Bildern mit
einem Videosignaleingabeabschnitt (11) zum Umformen eines eingegebenen Videosignals in Bilddaten;
einem Bildspeicher (1-8), der mehrere Bildspeicherelemente mit jeweils identischem Aufbau umfaßt;
einem Videosignalausgabeabschnitt (13) zum Ausgeben von im Bildspeicher (1-8) gespeicherten Daten an einen Anzeigeabschnitt;
einer Steuereinrichtung (15) zum Steuern der Bestimmung der Verbindung eines jeden der mehreren Bildspeicherelemente (1, . . . , 8) mit dem Videosignaleneingabe­ abschnitt (11) oder dem Videosignalausgabeabschnitt (13);
einer CPU (18) zum Steuern von Graphikdaten;
und
einem Bildzeichnungsabschnitt (16) zum Entwickeln der in ihn eingegebenen Graphikdaten in Bildelementdaten und zum Schreiben der Bildelementdaten in die Bildspeicherelemente (1, . . . , 8) oder zum Auslesen von Bilddaten aus den Bildspeicherelementen (1-8) und zum Bearbeiten der Bilddaten,
dadurch gekennzeichnet, daß
der Bildzeichnungsabschnitt (16) Bilddaten aus den zur Verbindung mit dem Eingabeabschnitt (11) bestimmten Bildspeicherelementen (1, . . . , 4) liest, verarbeitet und ein Bild in die zur Verbindung mit dem Ausgabeab­ schnitt (13) bestimmten Bildspeicherelemente (5, . . . , 8) einträgt.
2. Einrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Steuereinrichtung (15) eine Tabelle enthält, in der für jedes der Bildspeicherelemente (1-8) eine Eintragung enthalten ist, die die Verbindung mit dem Video­ signaleingabeabschnitt (11) oder mit dem Videosignalausgabeabschnitt (13) angibt.
3. Einrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der mit dem Videosignaleingabeabschnitt (11) oder mit dem Videosignalausgabeabschnitt (13) zu verbindenden Bildspeicherelemente (1-8) beliebig bestimmt werden kann.
4. Einrichtung gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Bildzeichnungsabschnitt (16) die aus den Bildspeicherelementen (1-4) gelesenen Bilddaten durch numerische Operationen verarbeitet, wobei er die sich ergebenden Bildaten an den Videosignalausgabeabschnitt (13) ausgibt.
5. Einrichtung gemäß einem der Ansprüche 1-4, dadurch gekennzeichnet, daß die Steuereinrichtung (15) dann, wenn aus den Bildspeicherelementen (1-8) ein Einfach-Puffersystem, ein Zweifach- Puffersystem oder ein Dreifach-Puffersystem (a, b) konfiguriert ist, die Verbindung eines jeden der Bild­ speicherelemente (1-8) entsprechend dem Typ des Puffers bestimmt.
6. Einrichtung gemäß einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die Bildspeicherelemente (1-8) jeweils wenigstens eine Einrichtung enthalten, mit denen eine Umschaltoperation zwischen einer Verbindung mit dem Videosignaleingabe­ abschnitt (11) und einer Verbindung mit dem Video­ signalausgabeabschnitt (13) ausgeführt werden kann.
7. Einrichtung gemäß einem der Ansprüche 1-6, dadurch gekennzeichnet, daß die Steuereinrichtung (15) eine Tabelle enthält, in der für jedes der Bildspeicherelemente (1-8) eine Eintragung enthalten ist, die angibt, ob eine Bildelement- Verschachtelung vorhanden ist oder nicht; und der Videosignalausgabeabschnitt einer Bildelement-Verschachtelung eingetragen ist, die von den Bildspeicherelementen (1-8) parallel ausgegebenen Daten empfängt und in serielle Daten umformt und anschließend die umgeformten Daten ausgibt.
8. Einrichtung gemäß einem der Ansprüche 1-7, dadurch gekennzeichnet, daß ein Bildsynchronisationssignalerfassungsabschnitt (12) zum Erfassen eines Bildsynchronisationssignals des eingegebenen Videosignals und zum Ausgeben des Bild­ synchronisationssignals an die Bildspeicherelemente vorgesehen ist, und das Videosignal eines Bildes in die mit dem Videosignaleingabeabschnitt (11) verbundenen Bildspeicherelemente gemäß einem Aktualisierungsanforderungsbefehl vom Bildzeichnungsabschnitt (16) eingegeben wird.
9. Einrichtung gemäß Anspruch 8, dadurch gekennzeichnet, daß die Bildspeicherelemente (1-8) jeweils ein Aktuali­ sierungsanforderungsregister (100) umfassen, um darin einen Aktualisierungsanforderungsbefehl vom Bildzeichnungsabschnitt (16) zu erhalten.
10. Elektronisches Fernkonferenzsystem mit einer Einrichtung nach einem der Ansprüche 1-9, in dem über Kommuni­ kationseinrichtungen zwischen mehreren Konferenz-Endgeräten Informationen ausgetauscht werden, dadurch gekennzeichnet, daß jedes Konferenz-Endgerät eine Steuereinrichtung (15) aufweist, die dann, wenn in einem Bildspeicher (1-8) Informationen bezüglich eines von einem Bildleser oder einer Festplatte empfangenen Standbildes und Informationen bezüglich von einer Kamera empfangenen bewegten Bildern gespeichert werden sollen, auf variable Weise Speicherbereiche im Bildspeicher (1-8) bestimmt, in denen die Information bezüglich der bewegten Bilder bzw. die Information bezüglich des Standbildes gespeichert werden soll, wobei die Steuereinrichtung (15) über die Kommunikationseinrichtungen an die anderen Konferenz-Endgeräte eine Information überträgt, die erhalten wird durch Kombination der Information be­ züglich der bewegten Bilder mit der im Bildspeicher (1-8) enthaltenen Informationen bezüglich des Standbildes.
11. Verfahren zum Zusammensetzen und Anzeigen von Bildern, mit den Schritten:
  • a) Bereitstellen eines Bildspeichers mit mehreren identisch auzfgebauten Bildspeicherelementen (1, . . . , 8),
  • b) Festlegen der Verbindung jedes Bildspeicherelementes mit einem Videosignaleingabeabschnitt (11), um ein Videosignal zu empfangen, oder mit einem Videosignal­ ausgabeabschnitt (13), um gespeicherte Bilddaten an einen Anzeigeabschnitt auszugeben,
  • c) dann Schreiben von in den Videosignaleingabeabschnitt (11) eingegebenen Bilddaten in die mit den Videosignaleingabeabschnitt (11) verbundenen Bildspeicherelemente (1, . . . , 4);
  • d) dann Lesen der Bilddaten aus den Bildspeicherelementen (1, . . . , 4) und Bearbeiten der Bilddaten;
  • e) dann Schreiben der erzeugten Bilddaten in die mit dem Videosignalausgabeabschnitt (13) verbundenen Bildspeicherelemente (5, . . . , 8); und
  • f) Anzeigen der in die mit dem Videosignalausgabeabschnitt (13) verbundenen Bildspeicherelemente (5, . . . , 8) geschriebenen Bilddaten.
12. Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, daß die Bearbeitung eine geometrische Operation an den aus den Bildspeicherelementen gelesenen Bilddaten und eine Abbildungsoperation umfaßt, bei der die bearbeiteten Bilddaten mit im voraus gespeicherten dreidimensionalen Graphikdaten kombiniert werden.
13. Einrichtung für die Eingabe/Ausgabe von Bildern, in die erste Videosignale und zweite Videosignale eingegeben oder von der erste Videosignale und zweite Videosignale ausgegeben werden, mit
einem Bildspeicher (230) zum Speichern von ersten Daten bzw. von zweiten Daten, die in den ersten bzw. in den zweiten Videosignalen enthalten sind;
einem Puffer (280) für die Übertragung und Speicherung der zweiten Daten;
einer Zeitgebereinrichtung (210) für die Ausgabe eines Zeitgebersignals; und
einer Zeitverschachtelungs-Steuereinrichtung (220), die an den Puffer (280) eine Erlaubnis zur Übertragung der zweiten Daten zwischen dem Bildspeicher (230) und dem Puffer (280) ausgibt, wobei sie eine der von der Zeit­ gebereinrichtung (210) gemeldeten Perioden für die Übertragung der zweiten Daten zuweist,
dadurch gekennzeichnet, daß die Zeitgebereinrichtung eine Austastlücke oder eine Arbeitsperiode des ersten Videosignals als Zeitgebersignal ausgibt, der Puffer (280) an die Zeitverschachtelungs- Steuereinrichtung (220) eine Zuweisungsanforderung für eine Übertragungsperiode zur Übertragung der zweiten Daten ausgibt,
die Zeitverschachtelungs-Steuereinrichtung (220) aufgrund des Empfangs der Anforderung vom Puffer (280) arbeitet, und der Puffer (280) eine Verbindung zum Bildspeicher (230) für die Übertragung der zweiten Daten hergestellt, wenn die Übertragungsperiode zugewiesen worden ist.
14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, daß
ein anderer Puffer (260) für die Übertragung und die Speicherung der ersten Daten vorgesehen ist, der an die Zeitverschachtelungs-Steuereinrichtung (220) eine Zuweisungsanforderung für eine Übertragungsperiode zur Übertragung der ersten Daten zwischen dem Bildspeicher (230) und dem anderen Puffer (260) ausgibt,
die Zeitverschachtelungs-Steuereinrichtung (220) aufgrund des Empfangs der Anforderung vom anderen Puffer arbeitet, und
der andere Puffer (260) eine Verbindung mit dem Bild­ speicher (230) für die Übertragung der ersten Daten herstellt, wenn die Übertragungsperiode zugewiesen worden ist.
15. Einrichtung für die Eingabe/Ausgabe von Bildern, in die erste Videosignale und zweite Videosignale eingegeben oder von der erste Videosignale und zweite Videosignale ausgegeben werden, mit
einem Bildspeicher (230) zum Speichern von im ersten Videosignal und im zweiten Videosignal enthaltenen ersten Daten bzw. zweiten Daten;
einem ersten Puffer (260) für die Übertragung und die Speicherung der ersten Daten;
einem zweiten Puffer (280) für die Übertragung und die Speicherung der zweiten Daten;
einer Zeitgebereinrichtung (210) für die Ausgabe eines Zeitgebersignals als Referenzsignal einer Übertragungsperiode, in der zwischen dem Bildspeicher (230) einerseits und dem ersten Puffer (260) und dem zweiten Puffer (280) andererseits eine Verbindung hergestellt ist;
und
einer Zeitverschachtelungs-Steuereinrichtung (220), die an die jeweiligen Puffer (260, 280) eine Übertragungserlaubnis ausgibt, wobei sie die von der Zeitgebereinrichtung (210) gemeldeten Perioden für die Übertragung der ersten Daten bzw. der zweiten Daten zuweist, dadurch gekennzeichnet, daß
der erste Puffer (260) und der zweite Puffer (280) jeweils Zuweisungsforderungen für eine Übertragungsperiode zur Übertragung der ersten Daten bzw. der zweiten Daten zwischen dem Bildspeicher (230) und den Puffern (260, 280) an die Zeitverschachtelungs-Steuereinrichtung (220) ausgibt,
die Zeitverschachtelungs-Steuereinrichtung (220) aufgrund des Empfangs einer Anforderung vom ersten Puffer (260) bzw. vom zweiten Puffer (280) arbeitet, und der erste Puffer (280) bzw. der zweite Puffer (280) eine Verbindung mit dem Bildspeicher (230) für die Übertragung der ersten Daten bzw. der zweiten Daten herstellt, wenn die Übertragungsperiode zugewiesen worden ist.
16. Verfahren für die Bildeingabe/-ausgabe, das in einer Einrichtung für die Bildeingabe/-ausgabe für die Übertragung eines ersten und eines zweiten Videosignals verwendet wird, wobei die Einrichtung einen Bildspeicher (230) zum Speichern von ersten Daten und von zweiten Daten, die im ersten Videosignal bzw. im zweiten Videosignal enthalten sind, und einen Puffer (280) für die Übertragung und Speicherung der zweiten Daten umfaßt, mit den Schritten
  • - Ausgeben eines Zeitgebersignals, das Übertragungs­ perioden anzeigt,
  • - Zuweisen einer angezeigten Übertragungsperiode an den Puffer (280) zum Übertragen der zweiten Daten zwischen dem Bildspeicher (230) und dem Puffer (280),
dadurch gekennzeichnet, daß eine Austastlücke oder eine Arbeitsperiode des ersten Videosignals als Zeitgebersignal ausgegeben werden, der Puffer (280) eine Zuweisungsanforderung für eine Übertragungsperiode zur Übertragung der zweiten Daten ausgibt, und eine Verbindung des Puffers (280) mit dem Bildspeicher (230) zum Übertragen der zweiten Daten hergestellt wird, wenn die Übertragungsperiode zugewiesen worden ist.
17. Verfahren nach Anspruch 16 zur Verwendung in einer Einrichtung, die zusätzlich einen anderen Puffer (260) für die Übertragung und Speicherung der ersten Daten umfaßt,
dadurch gekennzeichnet, daß
der andere Puffer (260) eine Zuweisungsanforderung für eine Übertragungsperiode zur Übertragung der ersten Daten zwischen Bildspeicher (230) und anderem Puffer (260) ausgibt,
dem anderen Puffer eine der angezeigten Übertragungsperioden zum Übertragen der ersten Daten zugewiesen wird, und
eine Verbindung zwischen dem anderen Puffer (260) und dem Bildspeicher zum Übertragen der ersten Daten hergestellt wird, wenn die Übertragungsperiode zugewiesen worden ist,
wobei die Zuweisungsanforderungen vom ersten bzw. zwei­ ten Puffer jeweils zu Zeitpunkten ausgegeben werden, die mit den Synchronisationssignalen der entsprechenden Videosignale synchronisiert sind.
18. Verfahren gemäß Anspruch 16, gekennzeichnet durch den Schritt des Zuweisens der Übertragungsperiode an das erste oder das zweite Videosignal und Versetzen einer dem anderen Videosignal zugewiesenen Übertragungsperiode in einen Wartezustand, bis die nachfolgende Übertra­ gungsperiode auftritt, wenn die dem ersten Videosignal zugewiesene Datenübertragungsperiode mit der dem zweiten Videosignal zugewiesenen Datenübertragungsperiode identisch ist.
DE4231158A 1991-09-17 1992-09-17 Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern Expired - Fee Related DE4231158C5 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3235925A JP2924351B2 (ja) 1991-09-17 1991-09-17 画像合成表示方法及び装置
JP3-235925 1991-09-17
JP04577592A JP3283281B2 (ja) 1992-03-03 1992-03-03 画像入出力装置
JP4-045775 1992-03-03

Publications (3)

Publication Number Publication Date
DE4231158A1 DE4231158A1 (de) 1993-03-18
DE4231158C2 true DE4231158C2 (de) 1997-04-10
DE4231158C5 DE4231158C5 (de) 2006-09-28

Family

ID=26385838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4231158A Expired - Fee Related DE4231158C5 (de) 1991-09-17 1992-09-17 Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern

Country Status (2)

Country Link
US (4) US5519449A (de)
DE (1) DE4231158C5 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149985A (ja) * 1992-11-02 1994-05-31 Fujitsu Ltd 画像情報の処理方式
US6091426A (en) * 1995-04-07 2000-07-18 Intel Corporation Integrating data scaling and buffering functions to minimize memory requirement
JP2951871B2 (ja) * 1995-07-11 1999-09-20 富士通株式会社 表示データ出力装置及び情報処理装置及び表示データ出力方法
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
US6812930B1 (en) * 1996-05-10 2004-11-02 Apple Computer, Inc. Transparent compatibility and adaptation to differing format implementations in a computer system
TW395137B (en) * 1997-06-06 2000-06-21 Matsushita Electric Ind Co Ltd Image processing device
JP3005499B2 (ja) * 1997-06-26 2000-01-31 日本電気アイシーマイコンシステム株式会社 図形処理装置及び図形処理方法
US6903733B1 (en) * 1997-11-24 2005-06-07 Pixelworks, Inc. Ultra-high bandwidth multi-port memory system for image scaling applications
US6339434B1 (en) * 1997-11-24 2002-01-15 Pixelworks Image scaling circuit for fixed pixed resolution display
KR100287728B1 (ko) * 1998-01-17 2001-04-16 구자홍 영상프레임동기화장치및그방법
JPH11252550A (ja) * 1998-03-02 1999-09-17 Sony Corp デイジタル信号符号化装置、デイジタル信号復号化装置、デイジタル信号伝送装置及び方法
KR20010015674A (ko) * 1998-07-30 2001-02-26 마츠시타 덴끼 산교 가부시키가이샤 동화상 합성장치
JP3595745B2 (ja) * 1999-01-29 2004-12-02 キヤノン株式会社 画像処理装置
US6919897B1 (en) 1999-08-06 2005-07-19 Microsoft Corporation System and method for pre-processing a video signal
US6924806B1 (en) * 1999-08-06 2005-08-02 Microsoft Corporation Video card with interchangeable connector module
US6885381B1 (en) * 2000-08-04 2005-04-26 Microsoft Corporation System and method for producing a video signal
US6847358B1 (en) * 1999-08-06 2005-01-25 Microsoft Corporation Workstation for processing and producing a video signal
WO2001011460A1 (en) * 1999-08-06 2001-02-15 Intergraph Corporation System and method for producing a video signal
US6903748B1 (en) * 2000-04-11 2005-06-07 Apple Computer, Inc. Mechanism for color-space neutral (video) effects scripting engine
JP3611511B2 (ja) * 2000-09-27 2005-01-19 三菱電機株式会社 マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
US6844875B2 (en) * 2001-04-03 2005-01-18 The United States Of America As Represented By The Secretary Of The Navy Video converter board
US7224404B2 (en) 2001-07-30 2007-05-29 Samsung Electronics Co., Ltd. Remote display control of video/graphics data
PL362631A1 (en) * 2003-10-06 2005-04-18 Advanced Digital Broadcast Polska Sp.z o.o. Method for controlling video display signal frames
US7154495B1 (en) 2003-12-01 2006-12-26 Analog Devices, Inc. Analog interface structures and methods for digital displays
MXPA06009473A (es) * 2004-02-23 2006-12-14 Matsushita Electric Ind Co Ltd Dispositivo de procesamiento de visualizacion.
US20060001657A1 (en) * 2004-07-02 2006-01-05 Logitech Europe S.A. Scrolling device
PL1897056T3 (pl) * 2005-06-23 2017-01-31 Koninklijke Philips N.V. Połączona wymiana danych obrazu i powiązanych
US8074053B2 (en) * 2006-07-11 2011-12-06 Harman International Industries, Incorporated Dynamic instruction and data updating architecture
US7280398B1 (en) * 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
CN105379300B (zh) * 2013-08-22 2019-05-17 索尼公司 信号处理设备、信号处理方法、程序和信号传输系统
JP6687361B2 (ja) * 2015-10-28 2020-04-22 ラピスセミコンダクタ株式会社 半導体装置、映像表示システムおよび映像信号の出力方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2086690B (en) * 1980-10-17 1984-04-26 Micro Consultants Ltd Video image processing system
DE3141196A1 (de) * 1980-10-17 1982-06-24 Micro Consultants Ltd., Newbury, Berkshire Videobildverarbeitungsvorrichtung
AU4678085A (en) * 1984-08-01 1986-02-25 Intraview Systems Corp. Interactive video and audio controller
GB8420890D0 (en) * 1984-08-16 1984-09-19 Quantel Ltd Video editing systems
US4646151A (en) * 1985-02-01 1987-02-24 General Electric Company Television frame synchronizer with independently controllable input/output rates
DE3702220A1 (de) * 1987-01-26 1988-08-04 Pietzsch Ibp Gmbh Verfahren und einrichtung zur darstellung eines gesamtbildes auf einem bildschirm eines bildschirmgeraetes
US5387945A (en) * 1988-07-13 1995-02-07 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video streams upon a background video data stream
JP3122996B2 (ja) * 1989-02-23 2001-01-09 富士通株式会社 動画・静止画表示装置
US5124692A (en) * 1990-04-13 1992-06-23 Eastman Kodak Company Method and apparatus for providing rotation of digital image data
US5214511A (en) * 1990-11-30 1993-05-25 Sony Corporation Image transforming apparatus
DE69422324T2 (de) * 1993-03-29 2000-07-27 Koninkl Philips Electronics Nv Speicherarchitektur mit Fenstern zum Bildkompilieren

Also Published As

Publication number Publication date
DE4231158C5 (de) 2006-09-28
US5680175A (en) 1997-10-21
DE4231158A1 (de) 1993-03-18
US6049360A (en) 2000-04-11
US5900917A (en) 1999-05-04
US5519449A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
DE4231158C2 (de) Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern
DE69635970T2 (de) Schaltung und Verfahren zur Umwandlung eines Fernsehsignals
DE2703579C2 (de) Anordnung zur Verarbeitung von Videosignalen
DE4012520C2 (de) Fernsehanordnung mit Einrichtungen zur Verarbeitung einer Mehrbilddarstellung
DE3223658C2 (de) System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal
DE69432886T2 (de) Datenverarbeitungssystem
DE60015213T2 (de) Paralelle Wiedergabevorrichtung
DE2937133A1 (de) Bild-im-bild-fernsehempfaenger
DE3342004C2 (de) Vorrichtung zum Eingeben von Videosignalen in einen Digitalspeicher
DE3804460A1 (de) Anzeigesteuerung fuer ein datensichtgeraet
DE2651543C2 (de)
DE4200470A1 (de) Bildbearbeitungsvorrichtung in einem digitalen standbild-videokamerasystem
DE3804938A1 (de) Bildverarbeitungseinrichtung
DE69627920T2 (de) Speichersteuerungsanordnung und Bilddekodierer damit
DE2261141C3 (de) Einrichtung zur graphischen Darstellung von in einem Computer enthaltenen Daten
DE2922540A1 (de) Datenverarbeitungsanlage
DE3508336C2 (de)
DE4011758C2 (de)
DE2510542A1 (de) Digitale bildwiedergabevorrichtung mit mehreren bildschirmen
DE3248978C2 (de)
EP0943125B1 (de) Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer
DE3723590C2 (de) Schaltungsanordnung zur Darstellung von Informationen auf einem Bildschirm durch Überlagerung mehrerer Einzelbilder
DE3114925A1 (de) Bildverarbeitungssystem
DE19653438A1 (de) Bildanzeige-Steuerungsvorrichtung
DE19935604B4 (de) Vorrichtung zum Decodieren eines Bewegungsbildes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee
8370 Indication of lapse of patent is to be deleted
8366 Restricted maintained after opposition proceedings
8392 Publication of changed patent specification
8339 Ceased/non-payment of the annual fee