DE4236625C2 - Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung

Info

Publication number
DE4236625C2
DE4236625C2 DE4236625A DE4236625A DE4236625C2 DE 4236625 C2 DE4236625 C2 DE 4236625C2 DE 4236625 A DE4236625 A DE 4236625A DE 4236625 A DE4236625 A DE 4236625A DE 4236625 C2 DE4236625 C2 DE 4236625C2
Authority
DE
Germany
Prior art keywords
lead wires
wire
inner lead
common
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4236625A
Other languages
English (en)
Other versions
DE4236625A1 (en
Inventor
Ken Yamamura
Naoto Ueda
Kazunari Michii
Hitoshi Fujimoto
Hitoshi Sasaki
Takashi Miyamoto
Kiyoaki Tsumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4236625A1 publication Critical patent/DE4236625A1/de
Application granted granted Critical
Publication of DE4236625C2 publication Critical patent/DE4236625C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung nach dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zu ihrer Herstellung.
Fig. 17 zeigt einen Aufbau einer Halbleitervorrichtung in einem Plastikgehäuse nach dem Stand der Technik. Ein Halbleiterbaustein 32 wird von einem Trägerplättchen 31 getragen und im Randbereich des Trägerplättchens 31 ist eine Vielzahl von inneren Zuführungsdrähten 34 angeordnet. Wie in Fig. 18 gezeigt, wird eine Vielzahl von Elektrodenanschlüssen 33 derart ausgestaltet, daß die inneren Zuführungsdrähte 34 und die zugehörigen Elektrodenanschlüsse 33 mittels jeweils einem Metall- Feindraht 35 durch Drahtkontaktierung verbunden sind. Jeder innere Zuführungsdraht 34 wird vollständig mit jedem zugehörigen anderen Zuführungsdraht 37 verbunden. Das Trägerplättchen 31, der Halbleiterbaustein 32, die inneren Zuführungsdrähte 34 und die Metall-Feindrähte 35 werden in einem Körper 36 des Gehäuses aus Epoxidharz oder ähnlichem in einer Art und Weise abgeschlossen, so daß die äußeren Zuführungsdrähte 37 bis zur Außenseite des Körpers 36 reichen. Alle äußeren Zuführungsdrähte 37 sind entlang der Form des Körpers 36 des Gehäuses gebogen.
Nachfolgend wird ein Verfahren der Drahtkontaktierung beschrieben. Gewöhnlich wird ein Golddraht mit einem Durchmesser von 25 bis 30 µm als Metall-Feindraht 35 verwendet. Ein Ende des Metall-Feindrahtes 35, das durch eine (in Fig. 17 und 18 nicht gezeigte) Kapillare geführt wird, wird zum Ausbilden einer abgeflachten Kugel erhitzt und geschmolzen. Eine Metall-Diffusions- Kontaktierung zwischen der abgeflachten Kugel und dem Elektrodenanschluß 33 wird durch das Anwenden von Druck, Wärme und Ultraschall auf die abgeflachte Kugel durchgeführt; dann wird die abgeflachte Kugel mittels der Kapillare auf den Elektrodenanschluß 33 des Halbleiterbausteins 32 gedrückt. Anschließend wird weiterer Metall-Feindraht 35 von der Kapillare ausgegeben und der Metall-Feindraht 35 auf den inneren Zuführungsdraht 34 gedrückt, so daß die Metall-Diffusions-Kontaktierung zwischen jedem Metall-Feindraht 35 und dem inneren Zuführungsdraht 34 ermöglicht wird.
Die Drahtkontaktierung wird mittels des oben beschriebenen Verfahrens ausgeführt; jedoch müssen für die vollkommen zuverlässige Ausführung der Kontaktierung die folgenden Bedingungen erfüllt werden:
  • 1. Die Elektrodenanschlüsse 33 müssen im Randbereich der Oberfläche des Halbleiterbausteins 32 angebracht werden, um einen Kontakt zwischen dem Metall-Feindraht 35 und dem Randbereich des Halbleiterbausteins 32 zu verhindern.
  • 2. Der Abstand zwischen jedem Elektrodenanschluß 33 und dem Halbleiterbaustein 32 muß 0,5 mm oder mehr betragen.
  • 3. Der Abstand zwischen jedem inneren Zuführungsdraht 34 und dem Trägerplättchen 31 muß 0,2 mm oder mehr betragen, um sie voneinander zu isolieren.
  • 4. Jeder innere Zuführungsdraht 34 muß zur Kontaktierung des Metall-Feindrahtes 35 0,2 mm lang sein.
Zur Erfüllung aller oben erwähnten Forderungen muß die Dicke des Körpers 36 des den Halbleiterbaustein 32 umhüllenden Gehäuses mindestens 0,5 mm betragen.
Gemäß dem heutigen Trend zu hoher Integration und fortschrittlichen Funktionen einer Integrierten Schaltung wird die Größe des Halbleiterbausteins größer als zuvor; dagegen wird die Verkleinerung hinsichtlich der Gehäusegröße der Halbleitervorrichtung gefordert, um den gewünschten Forderungen zur Verkleinerung und dem Dünnermachen von elektronischen Einrichtungen Folge zu leisten. Wie oben beschrieben, wird von einer Halbleitervorrichtung mit dem herkömmlichen Aufbau gefordert, daß eine Dicke eines Körpers des Gehäuses, das den Halbleiterbaustein umgibt, 0,5 mm oder mehr beträgt, um die Zuverlässigkeit der Vorrichtung sicherzustellen; jedoch ergibt sich dadurch ein Nachteil, daß ein großer Halbleiterbaustein nicht in einem verkleinerten Gehäuse-Körper untergebracht werden kann.
Aus der US 5 068 712, von der im Oberbegriff des Anspruchs 1 ausgegangen wird, ist eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung unter Verwendung der LOC-Technik bekannt. Der verwendete LOC-Zuführungsdrahtrahmen besteht aus einer Anordnung von Zuführungsdrähten, die aus dünner Metallfolie mittels Stanzen oder chemischem Ätzen gebildet werden. Insbesondere enthält die Halbleitervorrichtung einen Halbleiterbaustein, Zuführungsdrähte und Elektrodenanschlüsse, wobei die Elektrodenanschlüsse im wesentlichen parallel zur Längs-Mittellinie des Halbleiterbausteins angeordnet sind. Desweiteren ist eine Trageeinrichtung vorgesehen mit einer kleinen Fläche und eine Lücke zwischen sowohl den inneren Zuführungsdrähten als auch dem gemeinsamen inneren Zuführungsdraht und der Oberfläche des Halbleiterbausteins mit den Elektrodenanschlüssen ist mit Harz gefüllt.
Darüber hinaus ist aus der EP 0 354 696 A1 eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung bekannt, bei dem der Zuführungsdrahtrahmen aus zwei Teilen zusammengesetzt wird. Bei dieser Halbleitervorrichtung wird durch Überlappung der inneren Zuführungsdrähte und des Halbleiterbausteins eine Verringerung der Breite der Halbleitervorrichtung erreicht. Dabei erfolgt das Drahtbonden im Gegensatz zur üblichen Verfahrensweise nicht vom Ende der inneren Zuführungsdrähte zu in der Nähe der "Mitte" des Halbleiterbausteins gelegenen Anschlüssen, sondern vom Ende der inneren Zuführungsdrähte nahe der Mitte des Halbleiterbausteins zu am Rand des Halbleiterbausteins gelegenen Anschlüssen. Jedoch erfordert diese Vorrichtung eine Modifizierung der Form der inneren Zuführungsdrähte, d. h. ein Biegen des Kopfteils des inneren Zuführungsdrahtes in Richtung des jeweiligen Elektrodenanschlusses.
Demzufolge kann es bei herkömmlichen Halbleitervorrichtungen beim Bonden sowohl zu Beschädigungen der Oberfläche des Halbleiterbausteins als auch der Halbleitervorrichtung kommen und die Handhabung bei der Herstellung ist empfindlich gegen Beeinträchtigungen.
Daher ist es Aufgabe der vorliegenden Erfindung, Beschädigungen sowohl der Oberfläche des Halbleiterbausteins als auch der genannten Halbleitervorrichtung beim Bonden zu vermeiden und ferner eine zuverlässige Handhabung bei der Herstellung zu gewährleisten.
Erfindungsgemäß wird diese Aufgabe durch die kennzeichnenden Merkmale des Patentanspruchs 1 sowie durch das Herstellungsverfahren gemäß Patentanspruch 6 gelöst.
In den Unteransprüchen sind vorteilhafte Weiterbildungen der Erfindung offenbart.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine perspektivische Draufsicht zum Veranschaulichen einer Halbleitervorrichtung mit Bezug auf ein erstes Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 2 eine Schnittansicht entlang der Linie A-A von Fig. 1,
Fig. 3 ein schematisches Drahtkontaktierungsverfahren,
Fig. 4 ein schematisches Drahtkontaktierungsverfahren,
Fig. 5 ein schematisches Drahtkontaktierungsverfahren,
Fig. 6 eine graphische Darstellung zum Veranschaulichen der Abhängigkeit zwischen einer Lücke d, die einen Abstand zwischen einer ersten Oberfläche eines Halbleiterbausteins und einem inneren Zuführungsdraht darstellt, und der Zugkraft des inneren Zuführungsdrahtes,
Fig. 7 eine graphische Darstellung zum Veranschaulichen der Abhängigkeit zwischen einer Lücke d, die einen Abstand zwischen der ersten Oberfläche des Halbleiterbausteins und dem inneren Zuführungsdraht darstellt, und einer dem Halbleiterbaustein zugestoßenen Beschädigung,
Fig. 8 eine graphische Darstellung zum Veranschaulichen der Beziehung zwischen dem Flächenverhältnis eines Isolators zu der Fläche des Bausteins und einem Ereignis-Verhältnis eines Gehäusebruchs,
Fig. 9 eine Draufsicht eines ersten Zuführungsdraht- Rahmens, der zur Herstellung der Halbleitervorrichtung des ersten Ausführungsbeispiels verwendet wird,
Fig. 10 eine Draufsicht eines zweiten Zuführungsdraht- Rahmens, der zur Herstellung der Halbleitervorrichtung des ersten Ausführungsbeispiels verwendet wird,
Fig. 11 eine Draufsicht zum Veranschaulichen der Anordnung nach der Ausrichtung des ersten Zuführungsdraht-Rahmens aus Fig. 9 und des zweiten Zuführungsdraht-Rahmens aus Fig. 10,
Fig. 12 eine Draufsicht einer geänderten Ausführung des ersten Ausführungsbeispiels,
Fig. 13 eine Draufsicht einer anderen geänderten Ausführung des ersten Ausführungsbeispiels,
Fig. 14 eine Schnittansicht einer weiter abgeänderten Ausführung des ersten Ausführungsbeispiels,
Fig. 15 eine perspektivische Draufsicht der Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel,
Fig. 16 eine Schnittansicht entlang der Linie B-B aus Fig. 15,
Fig. 17 eine perspektivische Teil-Schnittansicht einer Halbleitervorrichtung nach dem Stand der Technik, und
Fig. 18 eine vergrößerte Ansicht eines wesentlichen Teils der Halbleitervorrichtung nach dem Stand der Technik.
Erstes Ausführungsbeispiel
Fig. 1 und Fig. 2 sind eine perspektivische Draufsicht bzw. eine Schnittansicht und jede zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Halbleitervorrichtung. Ein Halbleiterbaustein 2 wird in einer im wesentlichen rechteckigen Form hergestellt, und besitzt eine erste Oberfläche 2a, auf der eine Schaltung hergestellt wird, und auch eine zweite Oberfläche 2b auf der der ersten Oberfläche 2a gegenüberliegenden Seite. Auf der ersten Oberfläche 2a des Halbleiterbausteins 2 wird eine Vielzahl von Elektrodenanschlüssen 3 hergestellt, die im wesentlichen geradlinig entlang der Längs-Mittellinie der ersten Oberfläche 2a des Halbleiterbausteins 2 angebracht sind. Die zweite Oberfläche 2b des Halbleiterbausteins 2 ist mit einer Trageeinrichtung 1 verbunden. Die Trageeinrichtung 1 umfaßt eine kleinere Fläche als die des Halbleiterbausteins 2, zu diesem Zweck ist sie zum Tragen des Halbleiterbausteins 2 mittels eines streifenförmigen Trägerplättchens 1 in einem ersten Zuführungsdrahtrahmen 12 gebildet und verläuft im Bereich der Längs-Mittellinie des zu tragenden Halbleiterbausteins.
Oberhalb der ersten Oberfläche 2a des Halbleiterbausteins 2 sind zwei gemeinsame innere Zuführungsdrähte 8 und 9 im wesentlichen parallel zu der Längs- Mittellinie des Halbleiterbausteins 2 und gegenüber und beabstandet zu dessen erster Oberfläche 2a angebracht und liegen zwischen der Vielzahl der Elektrodenanschlüsse 3; zugleich ist eine Vielzahl von inneren Zuführungsdrähten 4 im rechten Winkel zu diesen gemeinsamen inneren Zuführungsdrähten 8 und 9 auf der Außenseite von jedem gemeinsamen inneren Zuführungsdraht und im benachbarten Bereich jedes entsprechenden Elektrodenanschlusses angebracht. Die gemeinsamen inneren Zuführungsdrähte 8 und 9 sind die inneren Zuführungsdrähte für die Versorgungsspannung bzw. zur Erdung.
Von der Vielzahl der Elektrodenanschlüsse 3 sind die, die zur Erfüllung der Funktion der Halbleitervorrichtung erforderlich sind, wahlweise mit einem der gemeinsamen inneren Zuführungsdrähte 8 oder 9 oder der Vielzahl der inneren Zuführungsdrähte 4 über jeden metallischen Draht bzw. Metall- Feindraht 5 elektrisch verbunden; dabei sind die gemeinsamen äußeren Zuführungsdrähte 10 und 11 vollständig mit den gemeinsamen inneren Zuführungsdrähten 8 bzw. 9 verbunden, und andere äußere Zuführungsdrähte 7 sind vollständig mit den entsprechenden inneren Zuführungsdrähten 4 verbunden. Folglich sind das Trägerplättchen 1, der Halbleiterbaustein 2, die gemeinsamen inneren Zuführungsdrähte 8 und 9, die Vielzahl der inneren Zuführungsdrähte 4 und die Vielzahl der metallischen Drähte bzw. Metall-Feindrähte 5 in einem Körper 6 eines Harzgehäuses, das aus einem Epoxidharz oder ähnlichem hergestellt ist, abgeschlossen, wobei die gemeinsamen äußeren Zuführungsdrähte 10 und 11 und die Vielzahl der äußeren Zuführungsdrähte 7 teilweise nach außen herausragen.
Eine Lücke d zwischen der ersten Oberfläche 2a des Halbleiterbausteins 2 und einer geometrischen Ebene, die durch die untere Fläche der gemeinsamen inneren Zuführungsdrähte 8 und 9 und die Vielzahl der inneren Zuführungsdrähte gebildet ist, beträgt 0,1 mm oder mehr und 0,4 mm oder weniger, d. h. 0,1 mm bis 0,4 mm. Wie in Fig. 2 gezeigt, ist der Körper 6 des Hartgehäuses sogar in dieser Lücke d mit Harz gefüllt. Deswegen wird kein anderes Isolationsmaterial oder ähnliches in diese Lücke d eingefüllt.
Ein Draht-Kontaktierungs-Vorgang zur Verbindung zwischen jedem Elektrodenanschluß 3 auf dem Halbleiterbaustein 2 und jedem aus der Vielzahl der inneren Zuführungsdrähte 4 mittels metallischer Drähte bzw. Metall-Feindrähten wird nachstehend in Verbindung mit den Fig. 3 bis 5 beschrieben. Gewöhnlich wird ein Golddraht mit einem Durchmesser von 25 µm bis 30 µm als metallischer Draht bzw. Metall-Feindraht 5 verwendet. Ein Ende des metallischen Drahtes bzw. Metall-Feindrahtes 5, der so angebracht ist, daß er durch ein haarförmiges Bauteil 42 geführt wird, wird erhitzt und geschmolzen, um eine (in Fig. 3 gezeigte) abgeflachte Kugel 43 auszubilden. Dann wird die abgeflachte Kugel, auf die Druck, Wärme und Ultraschall angewendet werden, anhand der Kapillare 42 auf den Elektrodenanschluß 3 des Halbleiterbausteins 2 gedrückt. Demgemäß wird die Metallverbindung zwischen der abgeflachten Kugel 43 und dem Elektrodenanschluß 3 vervollständigt. Beim nächsten Schritt wird der metallische Draht bzw. Metall-Feindraht von (in Fig. 4 gezeigten) der Kapillare 42 ausgegeben, und Druck, Wärme und Ultraschall werden angewendet, um den Metall-Feindraht 5 auf die (in Fig. 5 gezeigten) inneren Zuführungsdrähte 4 zur Ermöglichung einer Metalldiffusion zwischen dem metallischen Draht bzw. Metall- Feindraht 5 und dem inneren Zuführungsdraht 4 zu drücken.
Ein Versuch zur Messung der Zugfestigkeit des metallischen Drahtes bzw. Metall- Feindrahtes wird mittels Anordnens des innneren Zuführungsdrahtes oberhalb einer schaltungstragenden Oberfläche eines 4M- DRAM-Halbleiterbausteins vom SOJ-Typ durchgeführt, wobei die Lücke d dazwischen vorgesenen wird; dann wird der Metall-Feindraht mit dem inneren Zuführungsdraht verbunden. Das Ergebnis des Versuchs wird in einer graphischen Darstellung gemäß Fig. 6 gezeigt; daraus ergibt sich, daß, je größer die Lücke d zwischen dem Halbleiterbaustein und dem inneren Zuführungsdraht ist, die Zugfestigkeit umso kleiner ist, und möglicherweise können die Metall-Feindrähte nicht verbunden werden, wenn die Lücke d größer wird als 0,6 mm oder mehr; in diesem Fall ereignet sich die sogenannte "Punkt- Ablösung".
Unterdessen wurde in dem obigen Versuch die Häufigkeit eines Auftretens einer Einkerbung oder eines Schadens, der sich auf der ersten Oberfläche des Bausteins ereignet und durch das Ende des inneren Zuführungsdrahtes während eines Kontaktierungsvorgangs verursacht wird, gemessen. Das Ergebnis dieses Versuches wird in Fig. 7 gezeigt. Die Messung der Häufigkeit des Schadens wird durch Ätzen der Kontaktierungsfläche des Bausteins mit Phosphorsäure und Beobachtung der Fläche mit einem optischen Mikroskop, zum Zählen der Anzahl der Schäden pro Einheitsfläche ermöglicht. Als Ergebnis wurde zuletzt ein Beispiel für einen Schaden beobachtet, bei dem die Lücke zwischen dem Halbleiterbaustein und dem inneren Zuführungsdraht 0,1 mm oder weniger und 0,4 mm oder mehr betrug; es wurde kein Schaden beobachtet, wenn die Lücke zwischen 0,1 mm und 0,4 mm betrug.
Demgemäß wird für den inneren Zuführungsdraht die Lücke d zwischen der schaltungstragenden Oberfläche und dem inneren Zuführungsdraht in einem Bereich zwischen 0,1 mm und 0,4 mm gehalten, um eine stabile Punkt-Kontaktierung ohne Erzeugung irgendeines Schadens auf dem Halbleiterbaustein zu erreichen.
Im ersten Ausführungsbeispiel der Halbleitervorrichtung wurde das Verhältnis S₂/S₁ der Fläche S₂ des Halbleiterbausteins 2 zu der Fläche S₁ eines ebenen Abschnitts des Körpers des Harzgehäuses 6 erfolgreich auf ca. 80% erhöht, während das Verhältnis S₂/S₁ des herkömmlichen Halbleiterbausteins ca. 60% betrug. Demgemäß ist im Ausführungsbeispiel der vorliegenden Erfindung das Verhältnis S₂/S₁ deutlich erhöht, so daß ein großer Halbleiterbaustein in einem kleinen Körper eines Gehäuses untergebracht werden kann.
Inzwischen wurde für die bei 4M-DRAM verwendeten SOJ- Gehäuse ein anderer Versuch durchgeführt, um einen Gehäusebruch einer Halbleitervorrichtung zu beobachten. Dieses SOJ-Gehäuse besitzt den gleichen Aufbau wie das des ersten Ausführungsbeispiels der in den Fig. 1 und 2 gezeigten Vorrichtung, außer dem Aufbau eines bandförmigen elektrischen Isolators, der zwischen die schaltungstragende Oberfläche des Halbleiterbausteins und eine durch die gemeinsamen inneren Zuführungsdrähte und die Vielzahl der inneren Zuführungsdrähte gebildete geometrische Ebene eingefügt wird. Dieser Halbleiter ist einer Vorab- Behandlung ausgesetzt und wird dann einer Tauchlötung ausgesetzt, um den Gehäusebruch zu beobachten. Als vorausgehende Behandlung wurde eine Feuchtigkeitsaufnahme bei 85°C und 85% relativer Luftfeuchtigkeit auf die Halbleitervorrichtung angewendet. Durch Änderung des Verhältnisses der Fläche des bandförmigen Isolators zu der des Halbleiters, wurde ein Auftreten des Gehäusebruchs beobachtet, und sein Ergebnis wird in Fig. 8 gezeigt; darin wird das Verhältnis des Auftretens des Gehäusebruchs mittels des standardisierten Wertes des Flächenverhältnisses angezeigt, wenn es Null ist oder kein bandförmiger Isolator zwischen dem Baustein und den Zuführungsdrähten eingelegt ist. Wie bei Fig. 8 gezeigt, ist, je höher der Anteil des Isolators ist, die Ereignishäufigkeit des Gehäusebruchs umso höher. Das Ereignis des Gehäusebruchs verursacht die Verschlechterung der feuchtigkeitsbeständigen Eigenschaften; daher verschlechtert sich die feuchtigkeitsbeständige Eigenschaft einer Halbleitervorrichtung, wenn der Anteil des Isolators zunimmt. In der vorliegenden Erfindung jedoch, wird der bandförmige Isolator nicht zwischen den Halbleiterbaustein und die inneren Zuführungsdrähte gelegt; daher erhält man einen Halbleiter, der eine höhere feuchtigkeitsbeständige Eigenschaft besitzt.
Die Halbleitervorrichtung des ersten erfindungsgemäßen Ausführungsbeispiels kannn mittels des folgenden Verfahrens hergestellt werden. Zuerst wird der Halbleiterbaustein 2 von einem ersten Zuführungsdraht-Rahmen 12 getragen, wo das Trägerplättchen 1, wie in Fig. 9 gezeigt, geformt ist, um die zweite Oberfläche 2b des Halbleiterbausteins 2 zu kontaktierren. Dann wird ein, wie in Fig. 10 gezeigter, zweiter Zuführungsdraht-Rahmen 13, wie in Fig. 11 gezeigt, oberhalb der ersten Oberfläche 2a des Halbleiterbausteins 2 ausgerichtet. Die Vielzahl der inneren Zuführungsdrähte 4, die gemeinsamen inneren Zuführungsdrähte 8 und 9, die Vielzahl der äußeren Zuführungsdrähte 7 und die gemeinsamen äußeren Zuführungsdrähte 10 und 11 werden mittels des zweiten Zuführungsdraht-Rahmens 12 gebildet. Der zweite Zuführungsdraht- Rahmen ist so ausgerichtet, daß eine Lücke d zwischen der ersten Oberfläche 2a des Halbleiterbausteins 2 und dem zweiten Zuführungsdraht-Rahmen 13 existiert, der die gemeinsamen inneren Zuführungsdrähte 8 und 9 und die Vielzahl der inneren Zuführungsdrähte 4 bildet; dabei macht die Lücke 0,1 mm oder mehr und 0,4 mm oder weniger, d. h. 0,1 mm bis 0,4 mm, aus. Unter der obigen Bedingung wird, unter Beibehaltung der Lücke d, der Drahtkontaktierungs-Vorgang durchgeführt und zusätzlich wird das Harzgießen vervollständigt, so daß die Herstellung der in Fig. 1 und Fig. 2 gezeigten Halbleitervorrichtung vervollständigt wird.
Wie in Fig. 12 gezeigt, können die gemeinsamen inneren Zuführungsdrähte 14 und 15 in ihrer jeweiligen Mitte aufgeteilt werden. Wegen dieser Struktur können bei jedem Schaltungsblock des Halbleiterbausteins 2 separate gemeinsame innere Zuführungsdrähte ausgebildet werden, wodurch die Länge jedes gemeinsamen inneren Zuführungsdrahtes geringer wird; deswegen verbessern sich die Ausbreitungseigenschaften eines Signals durch die gemeinsame innere Zuführungsdrähte 14 und 15, und zugleich wird die Schwebefähigkeit (floating capacity) dieser gemeinsamen inneren Zuführungsleitungen 14 und 15 verringert.
Wie in Fig. 13 gezeigt, kannn wenigstens ein Paar von inneren Versorgungs-Zuführungsdrähten 18 und 19 von der Mitte der gemeinsamen inneren Zuführungsdrähte 16 und 17 aus mit je einem Verbindungssteg 20 verbunden werden; dies ermöglicht einen Zuwachs in der mechanischen Festigkeit der gemeinsamen inneren Zuführungsdrähte 16 und 17, um einfaches Kontaktieren und Gießen zu ermöglichen.
Ebenso können die gemeinsamen inneren Zuführungsdrähte 21 und 22 in einer Stellung niedriger als die Vielzahl der inneren Zuführungsdrähte 4 angebracht werden, um die Lücke zwischen der ersten Oberfläche 2a des Halbleiterbausteins 2 und den gemeinsamen inneren Zuführungsdrähten 21 und 22, wie in Fig. 14 gezeigt, kleiner zu machen; dabei muß jedoch die Lücke zwischen den gemeinsamen inneren Zuführungsdrähten 21 und 22 und der ersten Oberfläche 2a des Halbleiterbausteins 2 innerhalb eines Rahmens zwischen 0,1 mm und 0,4 mm liegen. Wegen dieses Aufbaus kann ein Kurzschluß zwischen dem metallischen Draht bzw. Metall-Feindraht 5, der mit jedem inneren Zuführungsdraht 4 verbunden ist, und den gemeinsamen inneren Zuführungsdrähten 21 und 22 wirkungsvoll verhindert werden.
Zweites Ausführungsbeispiel
Die Fig. 15 und 16 zeigen ein zweites Ausführungsbeispiel der erfindungsgemäßen Halbleitervorrichtung. Auf einer ersten Oberfläche 13a des Halbleiterbausteins 23 wird eine erste Elektrodenanschlußgruppe 24 gebildet, die aus einer Vielzahl von Elektrodenanschlüssen 3 besteht, die geradlinig benachbart entlang der Längs-Mittellinie angebracht sind; zugleich werden eine zweite und eine dritte Elektrodenanschlußgruppe 25 und 26 gebildet, die jede geradlinig an jeder Seite der ersten Elektrodenanschlußgruppe 24 angebracht sind. Die ersten und zweiten gemeinsamen inneren Zuführungsdrähte 27 und 28 werden oberhalb der ersten Oberfläche 23a des Halbleiterbausteins 23 angebracht, und zugleich zwischen der ersten Elektrodenanschlußgruppe 24 und der zweiten Elektrodenanschlußgruppe 25 und auch zwischen der ersten Elektrodenanschlußgruppe 24 und der dritten Elektrodenanschlußgruppe 26. Zusätzlich wird die Vielzahl der inneren Zuführungsdrähte 4 oberhalb der ersten Oberfläche 23a des Halbleiterbausteins 23 angebracht, und zugleich außerhalb der zweiten Elektrodenanschlußgruppe 25 oder der dritten Elektrodenanschlußgruppe 26 von der Mitte der ersten Elektrodenanschlußgruppe 24 aus.
Von der Vielzahl der Elektrodenanschlüsse 3 der ersten Elektrodenanschlußgruppe 24 werden geforderte Anschlüsse ausgewählt elektrisch mit dem gemeinsamen inneren Zuführungsdraht 27 oder 28 mittels Vorrichtungen aus metallischen Drähten bzw. Metall-Feindrähten 5 verbunden. Außerdem werden von der Vielzahl der Elektrodenanschlüsse 3 der zweiten und dritten Elektrodenanschlußgruppe 25 und 26 geforderte Anschlüsse ausgewählt elektrisch mit der Vielzahl der inneren Zuführungsdrähte 4, die benachbart liegen, mittels Vorrichtungen der metallischen Drähte bzw. Metall- Feindrähte 5 verbunden.
Demgemäß werden die metallische Drähte bzw. Metall-Feindrähte, die mit der Vielzahl der inneren Zuführungsdrähte 4 verbunden sind, wie bei Fig. 16 gezeigt, nicht über die gemeinsamen inneren Zuführungsdrähte 27 oder 28 geführt; so wird das Ereignis des Kurzschlusses sicher vermieden.

Claims (6)

1. Halbleitervorrichtung, mit:
  • - einem Halbleiterbaustein (2; 23) mit einer ersten Oberfläche (2a; 23a), einer gegenüberliegenden zweiten Oberfläche (2b; 23b) und einer Vielzahl von Elektrodenanschlüssen (3),
  • - einer Trageeinrichtung (1) zum Tragen des Halbleiterbausteins (2; 23), die mit der zweiten Oberfläche (2b; 23b) des Halbleiterbausteins (2; 23) verbunden ist und eine kleinere Fläche als der Halbleiterbaustein (2; 23) besitzt,
  • - zumindest einem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22), der gegenüber und beabstandet zur ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) und im wesentlichen parallel zu dessen Längs-Mittellinie angeordnet ist,
  • - einer Vielzahl von benachbart zu den entsprechenden Elektrodenanschlüssen (3) angeordneten und von der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) beabstandeten inneren Zuführungsdrähten (4),
  • - einer Vielzahl von metallischen Drähten (5), die die jeweiligen Elektrodenanschlüsse (3) elektrisch mit dem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) bzw. dem entsprechenden inneren Zuführungsdraht (4) verbinden,
  • - einem Harzgehäuse (6) zum Einschließen des Halbleiterbausteins (2; 23), des gemeinsamen inneren Zuführungsdrahts (8, 9; 21, 22), der Vielzahl der inneren Zuführungsdrähte (4) und der Vielzahl von Drähten (5),
  • - einer Vielzahl von gemeinsamen äußeren Zuführungsdrähten (10, 11), die vollständig mit dem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) verbunden sind und aus dem Harzgehäuse (6) herausragen, und
  • - einer Vielzahl von äußeren Zuführungsdrähten (7), wobei jeder äußere Zuführungsdraht (7) einheitlich mit dem entsprechenden inneren Zuführungsdraht (4) verbunden ist und aus dem Harzgehäuse (6) herausragt,
  • - wobei die Elektrodenanschlüsse (3) im wesentlichen geradlinig entlang einer Längs-Mittellinie der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) angeordnet sind, und
  • - wobei der gemeinsame innere Zuführungsdraht (8, 9; 21, 22) und die Vielzahl der inneren Zuführungsdrähte (4) von der ersten Oberfläche (2a; 23a) des Halbleiterbausteins durch eine Lücke (d) beabstandet sind und die Lücke (d) mit Harz gefüllt ist, das ein Teil des Harzgehäuses (6) ist,
    dadurch gekennzeichnet, daß
  • - die Lücke (d) 0,1 mm bis 0,4 mm beträgt,
  • - die Trageeinrichtung (1) zum Tragen des Halbleiterbausteins (2; 23) mittels eines streifenförmigen Trägerplättchens (1) in einem ersten Zuführungsdrahtrahmen (12) gebildet ist und im Bereich der Längs-Mittellinie des zu tragenden Halbleiterbausteins (2; 23) verläuft, und
  • - der zumindest eine gemeinsame innere Zuführungsdraht (8, 9; 21, 22), die Vielzahl der inneren Zuführungsdrähte (4), die Vielzahl der äußeren Zuführungsdrähte (7) und die Vielzahl der gemeinsamen äußeren Zuführungsdrähte (10, 11) mittels eines zweiten Zuführungsdrahtrahmens (13) gebildet werden.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
  • - die Vielzahl der Elektrodenanschlüsse (3) eine erste Elektrodenanschlußgruppe (24) umfaßt,
  • - eine zweite und eine dritte Elektrodenanschlußgruppe (25, 26) gebildet ist, die jeweils eine Vielzahl von Elektrodenanschlüssen umfaßt, die auf gegenüberliegenden Seiten der Elektrodenanschlüsse der ersten Elektrodenanschlußgruppe (24) angeordnet sind,
  • - der zumindest eine gemeinsame innere Zuführungsdraht einen ersten und zweiten gemeinsamen inneren Zuführungsdraht (27, 28) umfaßt, wobei diese auf gegenüberliegenden Seiten der Elektrodenanschlüsse der ersten Elektrodenanschlußgruppe (24) zwischen der ersten und zweiten und zwischen der ersten und dritten Elektrodenanschlußgruppe (25, 26) angeordnet sind,
  • - die Vielzahl von inneren Zuführungsdrähten (4) beabstandet und gegenüberliegend zur ersten Oberfläche (23a) des Halbleiterbausteins (23) jenseits der Elektrodenanschlüsse der zweiten und dritten Elektrodenanschlußgruppe (25, 26) angeordnet ist,
  • - die Vielzahl der metallischen Drähte (5) jeden Elektrodenanschluß der ersten Elektrodenanschlußgruppe (24) mit einem entsprechenden der ersten und zweiten gemeinsamen inneren Zuführungsdrähte (27, 28) und jeweilige Elektrodenanschlüsse der zweiten und dritten Elektrodenanschlußgruppen (25, 26) mit entsprechenden inneren Zuführungsdrähten (4) verbindet,
  • - die Vielzahl der gemeinsamen äußeren Zuführungsdrähte erste und zweite gemeinsame äußere Zuführungsdrähte (10, 11) umfaßt, die jeweils vollständig mit dem ersten bzw. zweiten gemeinsamen inneren Zuführungsdraht (27, 28) verbunden sind und aus dem Harzgehäuse (6) herausragen.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der gemeinsame innere Zuführungsdraht (14, 15) in der Mitte der Längs-Mittellinie geteilt ist, so daß zwei Teile von geringerer Länge vorliegen.
4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest ein tragender innerer Zuführungsdraht (18, 19) zentral mit jedem gemeinsamen inneren Zuführungsdraht verbunden ist, um den jeweiligen gemeinsamen inneren Zuführungsdraht zu tragen.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Lücke (d) zwischen der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) und dem zumindest einen gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) nicht größer als die Lücke zwischen der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) und der Vielzahl von inneren Zuführungsdrähten (4) ist.
6. Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Anspruch 1 mit den Schritten:
  • - Anfertigen eines Halbleiterbausteins (2; 23) mit einer ersten Oberfläche (2a; 23a), einer gegenüberliegenden zweiten Oberfläche (2b; 23b) und einer Vielzahl von Elektrodenanschlüssen (3), die im wesentlichen geradlinig entlang einer Längs-Mittellinie der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) angeordnet sind,
  • - Anordnen des Halbleiterbausteins (2; 23) auf einem ersten Zuführungsdrahtrahmen (12), wobei der Zuführungsdrahtrahmen (12) eine Trageeinrichtung (1) mit einer kleineren Fläche als der des Halbleiterbausteins (2; 23) umfaßt und wobei die Trageeinrichtung (1) mittels eines streifenförmigen Trägerplättchens gebildet ist, das im Bereich der Längs-Mittellinie des zu tragenden Halbleiterbausteins (2; 23) verläuft,
  • - Verbinden des Trägerplättchens (1) des ersten Zuführungsdrahtrahmens (12) und der zweiten Oberfläche (2b; 23b) des Halbleiterbausteins (2; 23),
  • - Ausrichten eines zweiten Zuführungsdrahtrahmens (13) mit zumindest einem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) und einer Vielzahl von inneren Zuführungsdrähten (4), einer Vielzahl von äußeren Zuführungsdrähten (7) und einer Vielzahl von gemeinsamen äußeren Zuführungsdrähten (10, 11), wobei die Vielzahl von inneren Zuführungsdrähten (4) benachbart zu dem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) angeordnet ist, gegenüber und beabstandet von der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23), um eine Lücke (d) von 0,1 mm bis 0,4 mm zwischen der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) und dem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) und der Vielzahl von inneren Zuführungsdrähten beizubehalten, wobei ferner der gemeinsame Zuführungsdraht (8, 9) im wesentlichen parallel zur Längs-Mittellinie des Halbleiterbausteins (2; 23) verläuft und wobei die Vielzahl von inneren Zuführungsdrähten benachbart zu den entsprechenden Elektrodenanschlüssen (3) angeordnet ist,
  • - Draht-Bonden jedes der Vielzahl von Elektrodenanschlüssen (3) des Halbleiterbausteins (2; 23) mit dem gemeinsamen inneren Zuführungsdraht (8, 9; 21, 22) bzw. einem entsprechenden inneren Zuführungsdraht (4), und
  • - Eingießen des Halbleiterbausteins (2; 23), des Trägerplättchens (1), des gemeinsamen inneren Zuführungsdrahts (8, 9; 21, 22) und der Vielzahl von inneren Zuführungsdrähten (4) in ein Harz einschließlich der ersten Oberfläche (2a; 23a) des Halbleiterbausteins (2; 23) und des zweiten Zuführungsdrahtrahmens (13).
DE4236625A 1991-10-30 1992-10-29 Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung Expired - Fee Related DE4236625C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28456591 1991-10-30
JP4248367A JP2509422B2 (ja) 1991-10-30 1992-09-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE4236625A1 DE4236625A1 (en) 1993-05-06
DE4236625C2 true DE4236625C2 (de) 1997-11-27

Family

ID=26538733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4236625A Expired - Fee Related DE4236625C2 (de) 1991-10-30 1992-10-29 Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US5334803A (de)
JP (1) JP2509422B2 (de)
DE (1) DE4236625C2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
US5532189A (en) * 1994-06-02 1996-07-02 International Business Machines Corporation Method of making semiconductor package
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
TW314650B (de) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
JP3290869B2 (ja) * 1995-11-16 2002-06-10 株式会社東芝 半導体装置
US5770479A (en) 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
ATE207243T1 (de) * 1996-05-17 2001-11-15 Infineon Technologies Ag Trägerelement für einen halbleiterchip
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
DE19715739A1 (de) * 1997-04-16 1998-10-22 Mci Computer Gmbh Halbleiter-Bauelement
JP3006546B2 (ja) * 1997-06-12 2000-02-07 日本電気株式会社 半導体装置及びリードフレーム
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package
US6211565B1 (en) * 1999-04-29 2001-04-03 Winbond Electronics Corporation Apparatus for preventing electrostatic discharge in an integrated circuit
US6176416B1 (en) * 1999-07-02 2001-01-23 Advanced Semiconductor Engineering, Inc. Method of making low-profile wire connection
US6391759B1 (en) * 2000-04-27 2002-05-21 Advanced Semiconductor Engineering, Inc. Bonding method which prevents wire sweep and the wire structure thereof
JP4102012B2 (ja) * 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
WO2005117109A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chip having two groups of chip contacts
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4540697B2 (ja) 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5645371B2 (ja) * 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN114521290A (zh) * 2019-09-27 2022-05-20 株式会社村田制作所 模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354696A2 (de) * 1988-08-06 1990-02-14 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Leiterrahmen
JPH0283962A (ja) * 1988-09-20 1990-03-26 Hitachi Ltd 半導体装置
JPH02246125A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体装置及びその製造方法
EP0405871A2 (de) * 1989-06-30 1991-01-02 Texas Instruments Incorporated Anschlussrahmen mit ausgeglichener Kapazität für integrierte Schaltungen
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS6064442A (ja) * 1983-09-19 1985-04-13 Fujitsu Ltd 半導体装置
JPS6163043A (ja) * 1984-09-03 1986-04-01 Toshiba Corp 半導体装置用リ−ドフレ−ム
US5155578A (en) * 1991-04-26 1992-10-13 Texas Instruments Incorporated Bond wire configuration and injection mold for minimum wire sweep in plastic IC packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354696A2 (de) * 1988-08-06 1990-02-14 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Leiterrahmen
JPH0283962A (ja) * 1988-09-20 1990-03-26 Hitachi Ltd 半導体装置
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JPH02246125A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体装置及びその製造方法
EP0405871A2 (de) * 1989-06-30 1991-01-02 Texas Instruments Incorporated Anschlussrahmen mit ausgeglichener Kapazität für integrierte Schaltungen

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 1-187841 (A). In: Patents Abstracts of Japan, E-837, 27.10.1989, Vol. 13, No. 476 *
JP 1-80055 (A). In: Patents Abstracts of Japan, E-785, 11.7.1989, Vol. 13, No. 301 *
JP 2-52460 (A). In: Patents Abstracts of Japan, E-925, 9.5.1990, Vol. 14, No. 218 *
Thin Small Outline Packages In: IBM TDB, Vol. 34, No. 1, June 1991, pp. 358-359 *

Also Published As

Publication number Publication date
JPH05198612A (ja) 1993-08-06
JP2509422B2 (ja) 1996-06-19
USRE35496E (en) 1997-04-29
DE4236625A1 (en) 1993-05-06
US5334803A (en) 1994-08-02

Similar Documents

Publication Publication Date Title
DE4236625C2 (de) Halbleitervorrichtung mit LOC-Leiterrahmen und Verfahren zu ihrer Herstellung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE19640304C2 (de) Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
DE3913221A1 (de) Halbleiteranordnung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19507573A1 (de) Leiterstruktur und Halbleitergehäuse mit dieser Leiterstruktur
DE10050077A1 (de) Anschlußstruktur sowie diese Anschlußstruktur enthaltende Anschlußanordnung
DE19744266A1 (de) Drahtbondierungsverfahren
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102018202788A1 (de) Gleichtaktdrosselspule
DE102018202791A1 (de) Spulenkomponente
DE19817128A1 (de) Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102018202789A1 (de) Spulenkomponente
DE4207198A1 (de) Zufuehrungsrahmen und halbleitervorrichtung, welche den zufuehrungsrahmen verwendet
DE102018202790A1 (de) Spulenkomponente
DE4115128C2 (de) Halbleiter-Leistungs-Anordnung für Hochfrequenz-Anwendungen und Verfahren zu Bildung einer solchen
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10009215C1 (de) Steckverbinder sowie Verfahren zur Herstellung eines Steckverbinders
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19924239A1 (de) Kontaktstelle und Verfahren zur Herstellung einer Kontaktstelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4244941

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4244941

AH Division in

Ref country code: DE

Ref document number: 4244941

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee