DE4241457A1 - - Google Patents

Info

Publication number
DE4241457A1
DE4241457A1 DE4241457A DE4241457A DE4241457A1 DE 4241457 A1 DE4241457 A1 DE 4241457A1 DE 4241457 A DE4241457 A DE 4241457A DE 4241457 A DE4241457 A DE 4241457A DE 4241457 A1 DE4241457 A1 DE 4241457A1
Authority
DE
Germany
Prior art keywords
line
channel
floating gate
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4241457A
Other languages
English (en)
Other versions
DE4241457B4 (de
Inventor
Roger R Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE4241457A1 publication Critical patent/DE4241457A1/de
Application granted granted Critical
Publication of DE4241457B4 publication Critical patent/DE4241457B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

Die Erfindung betrifft das Gebiet von Halbleiter- Bauelementen. Insbesondere geht es um einen Zellen­ aufbau für elektrisch löschbare, programmierbare Festspeicher (E2PROM), der eine erhöhte Beständig­ keit gegenüber Stoßionisation und einen Übergangs- (Lawinen-)Durchbruch aufgrund einer Wechselwirkung zwischen dem P-leitenden schwimmenden Gate und dem P-leitenden Substrat aufweist. Der erfindungsgemäße Aufbau soll besonders nützlich bei der Herstellung von Flash-E2PROMs sein.
Löschbare programmierbare Festspeicher (EPROMs), elektrisch löschbare programmierbare Festspeicher (E2PROMs) und sogenannte Flash-E2PROMs (im folgen­ den mit dem Sammelbegriff, PROMs bezeichnet) besit­ zen verschiedene Strukturen, die es ihnen gestat­ tet, ohne Auffrischung eine Ladung über längere Zeiträume zu halten. Fig. 1 zeigt eine Draufsicht auf ein PROM-Feld, Fig. 2 zeigt einen Querschnitt entlang der Linie "A-A" und Fig. 3 zeigt einen Quer­ schnitt entlang der Linie "B-B" in Fig. 1. Die La­ dung selbst wird in einem schwimmenden Gate "10" gespeichert, welches auch als Poly1 oder P1 be­ zeichnet wird, und bei dem es sich um eine Struktur aus polykristallinem Silizium (im folgenden: Poly) handelt, die allseitig durch eine Oxidschicht 12 umgeben ist. Überlagernd und parallel zu diesem P1- Aufbau befindet sich ein weiterer Poly-Aufbau, nämlich ein "Steuer-Gate" 14 oder P2. P1 10 und P2 14 arbeiten wie die beiden Beläge eines Kondensa­ tors. Unterhalb der P1-Schicht befinden sich zwei N+-Übergänge, von denen der eine als die Source 16 des Transistors, der andere als das Drain 8 fungiert, und die in ein P-leitendes Substrat 20 hinein durch Dotierung gebildet sind. Der Abschnitt des Substrats 20 zwischen der Source 16 und dem Drain 18 ist der Kanal 22. Die Zelle arbeitet wie ein N-Kanal-Metalloxid-Halbleiter-Feldeffekt­ transistor (MOSFET) vom Anreicherungstyp mit zwei Gates aus Poly.
Es gibt viele Wege, um einen PROM zu programmieren. Bei einer Methode wird ein Potential von beispiels­ weise 12 V an das Steuer-Gate gelegt. Gleichzeitig wird ein Spannungsimpuls von beispielsweise von 8 V zwischen Source und Drain gelegt. Die starke posi­ tive Spannung am Steuer-Gate erzeugt in dem isolie­ renden Oxid ein elektrisches Feld. Dieses elektri­ sche Feld zieht die Elektronen an, die aus dem sogenannten "Lawinen-Durchbruch" des Transistors aufgrund der hohen Drain- und Steuer-Gate-Spannun­ gen erzeugt werden, und beschleunigt sie in Rich­ tung auf das schwimmende Gate, in welches sie durch das Oxid hindurch eintreten. Auf diese Weise wird das schwimmende Gate aufgeladen, und die sich ansammelnde Ladung wird eingefangen.
Um das schwimmende Gate aus seinem aufgeladenen Zustand in einen Zustand ohne Ladung zurückzubrin­ gen, werden die Elektronen veranlaßt, in das Sub­ strat zurückzukehren. Bei einem EPROM erfolgt dies mit Hilfe von ultraviolettem Licht, welches die Elektronen über einen gewissen Energiezustand hi­ naus anregt und sie dadurch in die Lage versetzt, durch das Oxid hindurch zu gelangen und zu dem Substrat zurückzukehren. Bei einem E2PROM erfolgt diese Anregung mit Hilfe eines elektrischen Feldes.
Es gibt Strukturen, die ein PROM-Feld bilden, die für mehrere Transistoren innerhalb des Feldes ge­ meinsam sind. Fig. 1 ist eine Draufsicht auf ein Feld, die von mehreren Transistoren jeweils die Source 16, den Drain 18, Ziffernleitungen 24, schwimmende Gates 18 und Steuer- oder "Wort"-Lei­ tungen 26 zeigt, die Steuer-Gates 14 bilden, indem sie über die schwimmenden Gates 10 laufen. Außerdem ist durch eine gestrichelte Linie die "aktive Zone" 28 angedeutet, die mit Feldoxid-Zonen 30 durchsetzt ist. Sämtlichen Transistoren innerhalb einer ein­ zelnen Spalte ist eine einzige Wortleitung 26 ge­ meinsam, die als ein Steuer-Gate 14 für sämtliche Transistoren innerhalb der Spalte fungiert. Wenn die Wortleitung ausgewählt wird, aktiviert sie sämtliche Transistoren in der Spalte. Die Source- Zonen 16, die parallel zu den Steuerleitungen 26 verlaufen, sind sämtlichen Transistoren in den beiden benachbarten Spalten gemeinsam. Individuelle Transistor-Drains 18 sind den zwei Transistoren in benachbarten Spalten gemeinsam. Die Ziffern-(oder Bit-)Leitungen 24 sind den Drains 18 sämtlicher Transistoren in einer einzelnen Reihe gemeinsam.
Um den in einem schwimmenden Gate 10 gespeicherten Datenwert zu lesen, wird die Steuerleitung 26 der auszulesenden Zelle aktiviert, indem sie bei­ spielsweise auf einen Wert zwischen 2,5 V und 3,5 V gebracht wird, was sämtliche Transistoren in der ausgewählten Spalte veranlaßt, aktiv zu werden. Diese an das Steuer-Gate 26 angelegte Spannung liegt oberhalb der Auslöse- oder Schaltspannung einer Zelle, die einen Zustand "1" aufweist, und liegt unterhalb der Auslösespannung für eine Zelle, die eine "0" speichert. Die an dem Kanal zum Schal­ ten des Transistors erforderliche Spannung, nämlich die "Schwellenspannung" (VT)wird auf eine bekannte Spannung, beispielsweise 1 V, eingestellt. Wenn eine Zelle auf eine Null eingestellt ist, was will­ kürlich definiert ist durch Speichern von -3V im schwimmenden Gate 10, und an das Steuer-Gate 3,5 V angelegt werden, so ist der Netto-Effekt auf den Kanal des Transistors geringer als die 1 V, die zum Schalten des Transistors benötigt wird. Wenn eine Zelle auf eins eingestellt ist, was willkürlich dadurch definiert ist, daß in dem schwimmenden Gate eine Spannung von 0 V gespeichert ist, ist der Nettoeffekt auf den Kanal des Transistors größer als die Spannung 1 V, die zum Aktivieren des Transistors benötigt wird. Nachdem das Steuer-Gate 26 aktiviert ist, gibt jede Zelle entlang dem Steuer-Gate 26 die Zelleninformation auf ihre zuge­ hörige Ziffernleitung 24, entweder ein Signal AUS, wenn das schwimmende Gate eine Ladung speichert oder ein Signal EIN, wenn die Zelle keine Ladung speichert. Die Information auf der Ziffernleitung 24, welche der auszulesenden Zelle entspricht, wird mit Hilfe eines (nicht gezeigten) Leseverstärkers gelesen, wobei für jede Ziffernleitung ein Lesever­ stärker vorhanden ist.
Bei einer herkömmlichen Flash-E2PROM-Zelle werden das schwimmende Gate und das Steuer-Gate beide aus N-leitenden Poly hergestellt. Das Substrat ist P- leitend, wobei N⁺Übergänge die Source- und Drain- Zonen bildet. Zur Bildung von N-leitendem Poly wird eine Poly-Struktur mit Atomen dotiert, die mehr als vier Valenz-Elektronen (Gruppe V oder höher) aufweisen, beispielsweise Arsen oder Phos­ phor, wodurch negativ geladene Majoritätsladungs­ träger in das Silizium eingeführt werden, was das Halbleitermaterial etwas besser leitend macht. Zur Bildung von P-leitendem Poly wird eine Poly-Struk­ tur mit Atomen dotiert, die weniger als vier Va­ lenzelektronen (Gruppe III oder niedriger) aufwei­ sen, beispielsweise Bor, wodurch positiv geladene Majoritätsladungsträger eingeführt werden, was das Halbleitermaterial etwas weniger leitfähig macht. Der Majoritätsladungsträger-Typ wird auch als Lei­ tungstyp bezeichnet.
Die Schwellenspannung bei einem herkömmlichen PROM- Bauelement wird dadurch auf eine gewünschte Span­ nung eingestellt, daß man eine "VT-Einstell-Implan­ tierung" vornimmt, wobei es sich um eine übliche Anreicherungs-Implantierung handelt. Falls keine VT-Einstell-Implantierung durchgeführt wird, schal­ tet der Transistor bei einer zu niedrigen Spannung von beispielsweise 0 V. Dies würde den Transistor veranlassen, dann zu schalten, wenn er nicht schal­ ten sollte, was bedeutete, daß das schwimmende Gate eine Ladung speicherte, obwohl es dies tatsächlich nicht tut. Das Implantieren von Bor in das Substrat verringert die Wahrscheinlichkeit des Halbleiterma­ terials, zu invertieren, wodurch die Schaltspannung auf beispielsweise 1V herabgesetzt wird. Während dieser VT-Einstell-Implantierung wird ein Material, üblicherweise Bor, durch das Gateoxid hindurch in das Substrat hinein implantiert, bevor die P1- und P2-Schichten gebildet werden. Dieses Implantat durchdringt sämtliche Substratzonen, die von dem dünnen Gateoxid bedeckt sind, darunter auch das Material, was später die Kanalzone des Transistors wird, so daß die P-Dotierstoffkonzentration erhöht und mithin die Schwellenspannung heraufgesetzt wird.
Eine Flash-E2PROM-Zelle weist verschiedene Probleme auf, die während des Löschens einer Ladung im schwimmenden Gate auftreten können, außerdem gibt es Probleme, die aus dem Bor-Implantat für die Einstellung der Schwellenspannung resultieren. Diese Probleme nehmen mit dem Pegel von Bor in dem Substrat (speziell in der Kanalzone des Transis­ tors) zu, und werden geringer, wenn der Boranteil abnimmt.
Ein erstes Problem, die Stoßionisation, tritt auf, wenn die Potentialdifferenz zwischen Source und Steuer-Gate zuninmt. Während eines Löschvorgangs wird das Steuer-Gate auf einer niedrigen Spannung, beispielsweise auf 0 V, gehalten, während eine hohe Spannung von beispielsweise 15 V an die Source-Zone gelegt wird. Während der Stoßionisation werden das schwimmende Gate und die Source "kurzgeschlossen", was ein unkontrolliertes Löschen des schwimmenden Gates bewirkt, so daß deshalb ein Überlöschen (d. h. ein Verarmungszustand) des schwimmenden Gates ein­ treten kann. Obschon der spezielle Mechanismus nicht bekannt ist, wird angenommen, daß entweder die Elektronen durch das dünne Gateoxid hindurch zu der Source tunneln, oder daß Löcher zu dem schwim­ menden Gate gelangen. Die Ladungen auf den anderen schwimmenden Gates des Bauelements verlieren sich mit der üblichen Geschwindigkeit, so daß innerhalb des Transistorfeldes ein ungleichmäßiges Löschen stattfindet.
Ein zweites, möglicherweise auftretendes Problem ist ein Übergangs-Durchbruch, der auch als Lawinen- Durchbruch bezeichnet wird. Dieser tritt ein, wenn der Strom von der Source sich in das geerdete Sub­ strat zerstreut. Normalerweise resultiert aus der Spannung von 0 V an dem Steuer-Gate und den 15 V an der Source ein elektrisches Feld, so daß die in dem schwimmenden Gate gespeicherte Ladung zu der Source tunneln kann. Wenn beispielsweise bei 14 V ein Über­ gangs-Durchbruch stattfindet, kann die Spannung an der Source niemals 15 V erreichen, und man kann die Ladung am schwimmenden Gate nicht löschen.
Wünschenswert wäre ein Aufbau eines PROM, der Schutz bietet gegen die unerwünschten Phänomene der Stoßionisation und des Übergangsdurchbruchs als Resultat einer VT-Einstell-Implantierung von Bor oder anderer positiv geladener Majoritätsladungs­ träger, wie es oben erläutert wurde.
Aufgabe der Erfindung ist die Schaffung eines PROM- Bauelements, welches keine VT-Einstell-Implantie­ rung von positiv geladenen Majoritätsladungsträ­ gern benötigt.
Durch die Erfindung soll weiterhin ein PROM-Bauele­ ment geschaffen werden, welches eine gleichförmi­ gere Lösch-Kennlinie für sämtliche Transistoren in dem Flash-E2PROM-Array aufweist.
Durch die Erfindung soll außerdem ein PROM geschaf­ fen werden, bei dem während eines Löschvorgangs eine geringere Wahrscheinlichkeit für eine Stoß­ ionisation gegeben ist.
Durch die Erfindung soll außerdem ein PROM angege­ ben werden, bei dem während eines Löschvorgangs eine geringere Wahrscheinlichkeit für einen Lawi­ nendurchbruch gegeben ist.
Schließlich soll durch die Erfindung ein PROM ge­ schaffen werden, welches mit einer höheren Aus­ beute gefertigt werden kann, indem eine geringere Anzahl von Bauelementen mit Problemen der Stoßioni­ sation und des Lawinendurchbruchs behaftet ist.
Erreicht wird dies gemäß der Erfindung bei einem PROM, der ein herkömmliches, P-leitendes Substrat und eine erfindungsgemäße P1-Struktur mit P-Lei­ tung anstelle der üblichen N-Leitung aufweist. Die Leitungstypen von Source und Drain entsprechen der Lehre nach dem Stand der Technik, genauso wie der Leitungstyp des Steuer-Gates (der "Wort"-Leitung). Als Folge des Umstands, daß die Kanalzone und das schwimmende Gate die gleichen Leitungstypen aufwei­ sen, wird die Schwellenspannung des Transistors erhöht, ohne die Durchführung einer VT-Einstell- Implantierung von Bor oder einem anderen ähnlichen Material in das Substrat. Dies ergibt sich aus der Austrittsarbeitsdifferenz zwischen den Strukturen, die beide P-Leitung aufweisen.
Im folgenden werden Ausführungsbeispiele der Erfin­ dung anhand der Zeichnung näher erläutert. Es zei­ gen
Fig. 1 eine Draufsicht auf ein PROM-Array;
Fig. 2 eine Schnittansicht des in Fig. 1 gezeigten PROM-Arrays entlang der Linie "A-A";
Fig. 3 eine Schnittansicht des in Fig. 1 gezeigten PROM-Arrays entlang der Linie "B-B";
Fig. 4 eine grafische Darstellung, die den Unter­ schied der Austrittsarbeit zwischen einer herkömm­ lichen Struktur (P-Silizium mit P-leitendem, schwimmendem Gate) und der erfindungsgemäßen Struktur (P-Silizium und P-leitendes, schwimmendes Gate) veranschaulicht. Außerdem sind die Austritts­ arbeits-Unterschiede zwischen anderen Stoffen für andere Ausführungsbeispiele dargestellt.
Fig. 2 und 3 zeigen Schnittansichten eines Flash- E2PROM. Im Gegensatz zu herkömmlichen Ausgestal­ tungen eines Flash-E2PROM gibt es keine zur Ein­ stellung von VT dienende Implantierung von Bor oder einem anderen P-Typ-Dotierstoff für das Substrat 20 der Flash-E2PROM-Zelle.
Zur Bildung einer erfindungsgemäßen Struktur wird mit üblichen Methoden aus einem Halbleitermaterial ein P-leitendes Substrat mit darin befindlichen N⁺- Übergängen zur Bildung von Source-Zonen 16 und Drain-Zonen 18 gebildet. Nach der Ausbildung dieser Bereiche in dem Substrat wird auf die Oberfläche des Substrats eine Deckschicht aus P-leitendem Poly aufgebracht und geätzt, um Reihen aus P1-Material zu bilden. Über den P1-Reihen wird eine Isolier­ schicht oder werden Isolierschichten aus einem Material wie einem Oxid oder einem Oxid-Nitrit-Oxid (ONO) gebildet und auf der dann erhaltenen Oberflä­ che wird eine Deckschicht aus N-leitendem Poly aufgebracht. Durch Ätzen des Substrats werden P2- Material-Spalten 14 gebildet, während außerdem durch Ätzen Reihen von P1-Material in die getrennt schwimmenden Gates 10 eingebracht werden. An­ schließend erfolgt die übliche Weiterverarbeitung des Wafers, um beispielsweise Distanzelemente, Kontakte und dergleichen auszubilden.
Die Schwellenspannung wird durch verschiedene Fak­ toren beeinflußt und läßt sich durch folgende Glei­ chung beschreiben:
VT = VFB + 2Φf + (2εSεO qNA(2Φf + VBG))1/2/CO,
wobei
VFB = ms - Qf/CO,
"VFB" ist die Flachbandspannung der Term "2Φf" hat keine Beziehung zu der Erfindung. Der dritte Term "(2...)1/2/CO" enthält Faktoren wie das Kanaldo­ tierprofil "NA", welches durch den erfindungsge­ mäßen Prozeß beeinflußt wird, sowie weitere Fakto­ ren, die hier zu der Erfindung keine Beziehung aufweisen wie z. B. die Temperatur, Strukturdicken et cetera. Der Term Φms ist der Austrittsarbeits- Unterschied zwischen der P1-Struktur und dem Sili­ zium. Die Verwendung eines P1-Gates aus P-leitendem Poly und eines herkömmlichen P-leitenden Substrats in der Kanalzone erhöht die Austrittsarbeits-Diffe­ renz und erhöht damit den Wert VT.
Der Wegfall der VT-Einstell-Implantierung verrin­ gert die Flachbandspannung und senkt dadurch den Wert VT, erhöht jedoch NA und macht dadurch den Wert VT größer. Da der Beitrag der Austrittsar­ beits-Differenz zwischen dem P-leitendem schwimmen­ dem Gate und dem N-leitenden Steuer-Gate größer ist als die Absenkung von VT aufgrund des Wegfalls der Bor-Implantierung, besteht der Netto-Effekt darin, daß der Wert VT angehoben wird. Es gibt die Mög­ lichkeit, daß VT über einen gewünschten Wert der erfindungsgemäßen Zelle hinaus angehoben werden könnte. Um VT in diesem Fall einzustellen, würde eine N-Leitung bewirkende Implantierung aus einem Material wie Phosphor in dem Kanal den Wert VT auf einen gewünschten Wert absenken und den VT-Anstieg aufgrund der Austrittsarbeits-Differenz versetzen. Die Verwendung eines Anreicherungs-Implantats aus Phosphor für den Flash-E2PROM-NMOS würde ein "Bau­ element mit vergrabenem Kanal" bilden, das bekannt­ lich bessere Lösch-Kennwerte aufweist.
Die Austrittsarbeits-Differenzen für verschiedene Stoffe sind in Fig. 4 dargestellt. Gezeigt ist die Austrittsarbeits-Differenz, die sich aus einem P- leitendem Silizium (die Kanalzone hat herkömmlichen Aufbau) mit N-leitendem Poly (das schwimmende Gate hat herkömmlichen Aufbau) ergibt. Außerdem ist die Austrittsarbeitsdifferenz dargestellt, die sich für ein P-leitendes Silizium (Kanal) mit einem P-lei­ tendem Poly (das schwimmende Gate der ersten Aus­ führungsform der Erfindung) ergibt. Die Austritts­ arbeit ist auf der vertikalen Achse in Volt aufge­ tragen, während auf der horizontalen Achse die Dotierstoffdichte in cm-3 aufgetragen ist. Bei­ spielsweise beträgt bei 1016 cm-3 die Austrittsar­ beit für N-leitendes Poly bei P-leitendem Silizium, wie es bei derzeitigen Ausführungsformen von Flash- E2PROMs eingesetzt wird, annähernd -1,1 V. Bei den gleichen Dotierstoffwerten beträgt die Austrittsar­ beit von P-leitendem Poly bei P-leitendem Silizium, wie es bei der ersten Ausführungsform der erfin­ dungsgemäßen Struktur verwendet wird, annähernd 0,35 V, also 1,45 V über dem bekannten Wert. Durch Erhöhen oder Verringern der Dotierstoffdichte des das schwimmende Gate bildenden Polys läßt sich VT für dieses Standard-NMOS-Bauelement auf gewünschte Werte einstellen.
Fig. 4 zeigt außerdem die Austrittsarbeits-Diffe­ renz von N-leitendem Silizium bei N-leitendem Poly. Eine zweite Ausführungsform der Erfindung verwendet ein N-Substrat mit P-leitenden Source- und Drain- Löchern bei einem N-leitenden schwimmenden Gate. Die Austrittsarbeits-Differenz zwischen dieser Ausführungsform und einer herkömmlichen Struktur beträgt,
-0,4 V - (-1,1 V) = 0,7 V Differenz.
Eine dritte Ausführungsform enthält ein N-Silizium bei P-leitendem Poly. Aus Fig. 4 ergibt sich die Austrittsarbeits-Differenz zwischen dieser dritten Auführungsform und der herkömmlichen Struktur zu
1,0- (-1,1) = 2,1V Differenz.
Während das hier beschriebene zweite und dritte Ausführungsbeispiel N-Silizium aufweisen, so daß sich PMOS-Bauelemente ergeben, so sind dies be­ grenzte, jedoch potentiell brauchbare Anwendungs­ fälle. Beschrieben wurden spezielle Konfigurationen gemäß der Erfindung in Form spezieller Ausführungs­ beispiele. Abweichend von den oben beschriebenen speziellen Ausführungsbeispielen können auch andere Verfahren zur Festlegung der Leitungstypen von Substrat und Gate eingesetzt werden, außerdem an­ dere Mittel zur Bildung der P1- und P2-Strukturen.

Claims (12)

1. Halbleitertransistorbauelement, umfassend:
  • a) ein Substrat (20) mit einer Source (16), einem Drain (18) und einem Kanal (22), wobei der Kanal (22) von einem ersten Leitungstyp ist;
  • b) ein über dem Kanal befindliches schwimmendes Gate (10) zur Ladungsspeicherung, wobei das schwimmende Gate von einem zweiten Leitungstyp ist, und
  • c) eine über dem schwimmenden Gate (10) befind­ liche Wortleitung (14) zum Aktivieren einer Anzahl von Transistoren aus einem Transisto­ ren-Feld;
wobei eine Austrittsarbeitsdifferenz zwischen dem Material des Kanals und dem Material des schwimmen­ den Gates zu einem Bauelement führt, welches keine Substrat-Implantierung zur Anhebung der Schwellen­ spannung des Bauelements benötigt.
2. Bauelement nach Anspruch 1, bei dem der erste Leitungstyp P-Leitung und der zweite Leitungstyp N- Leitung ist.
3. Bauelement nach Anspruch 1, bei dem der erste Leitungstyp P-Leitung und der zweite Leitungstyp P- Leitung ist.
4. Bauelement nach Anspruch 2 oder 3, bei dem der Kanal (22) mit N-Majoritätsladungsträgern implan­ tiert wird, um die Schwellenspannung abzusenken.
5. Bauelement nach Anspruch 1, 2, 3 oder 4, bei dem das schwimmende Gate (10) dotiertes Poly­ siliziun mit einer Ionenkonzentration zwischen 1017 cm-3 und 1021 cm-3 ist.
6. Elektrisch löschbarer, programmierbarer Fest­ speicher, umfassend:
  • a) ein Halbleitersubstrat (22) mit einem eine Source, einen Drain und einen Kanal aufweisen­ den Transistor, wobei der Kanal von einem ersten Leitungstyp ist;
  • b) ein über dem Kanal befindliches schwimmendes Gate zur Speicherung einer Ladung, wobei das schwimmende Gate von einem zweiten Leitungstyp ist; und
  • c) eine über dem schwimmendem Gate befindliche Wortleitung, die zum Aktivieren einer Anzahl von Transistoren aus einem Transistorenfeld dient;
wobei eine Austrittsarbeitsdifferenz zwischen dem Material des Kanals und dem Material des schwimmen­ den Gates zu einem Bauelement führt, welches keine Substrat-Implantierung zur Erhöhung einer Schwel­ lenspannung des Speicherbauelements benötigt.
7. Festspeicher nach Anspruch 6, bei dem der erste Leitungstyp P-Leitung und der zweite Leitungstyp N-Leitung ist.
8. Festspeicher nach Anspruch 6, bei dem der erste Leitungstyp und auch der zweite Leitungstyp P-Leitung ist.
9. Festspeicher nach Anspruch 7 oder 8, bei dem der Kanal mit N-Majoritätsladungsträgern implan­ tiert ist, um die Schwellenspannung abzusenken.
10. Festspeicher nach mindestens einem der Ansprü­ che 6 bis 9, bei dem das schwimmende Gate (10) dotiertes Polysilizium mit einer Ionenkonzentration zwischen 10 und 17 cm-3 und 1021 cm-3 ist.
DE4241457A 1991-12-10 1992-12-09 P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM Expired - Lifetime DE4241457B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US805298 1991-12-10
US07/805,298 US5260593A (en) 1991-12-10 1991-12-10 Semiconductor floating gate device having improved channel-floating gate interaction

Publications (2)

Publication Number Publication Date
DE4241457A1 true DE4241457A1 (de) 1993-06-17
DE4241457B4 DE4241457B4 (de) 2006-05-24

Family

ID=25191188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4241457A Expired - Lifetime DE4241457B4 (de) 1991-12-10 1992-12-09 P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM

Country Status (3)

Country Link
US (1) US5260593A (de)
JP (1) JPH05259474A (de)
DE (1) DE4241457B4 (de)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
US5942786A (en) * 1996-02-01 1999-08-24 United Microelectronics Corp. Variable work function transistor high density mask ROM
US5801401A (en) * 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
TW332344B (en) * 1997-02-27 1998-05-21 Philips Electronics Nv Semiconductor device with a programmable semiconductor element
WO1998038682A1 (en) * 1997-02-27 1998-09-03 Koninklijke Philips Electronics N.V. Semiconductor device with a programmable semiconductor element
JPH10256400A (ja) * 1997-03-10 1998-09-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6060360A (en) * 1997-04-14 2000-05-09 Taiwan Semiconductor Manufacturing Company Method of manufacture of P-channel EEprom and flash EEprom devices
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6121126A (en) 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6312997B1 (en) 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
US6191444B1 (en) 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
KR20010005001A (ko) 1999-06-30 2001-01-15 김영환 플래쉬 메모리 셀의 제조 방법
US6124167A (en) 1999-08-06 2000-09-26 Micron Technology, Inc. Method for forming an etch mask during the manufacture of a semiconductor device
WO2001024268A1 (en) * 1999-09-24 2001-04-05 Intel Corporation A nonvolatile memory device with a high work function floating-gate and method of fabrication
US6429063B1 (en) * 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
US6518618B1 (en) 1999-12-03 2003-02-11 Intel Corporation Integrated memory cell and method of fabrication
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6552401B1 (en) 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
TW490814B (en) * 2001-04-04 2002-06-11 Macronix Int Co Ltd Manufacturing method of memory device with floating gate
US6677805B2 (en) * 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US8941171B2 (en) * 2010-07-02 2015-01-27 Micron Technology, Inc. Flatband voltage adjustment in a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2142050A1 (de) * 1970-08-21 1972-03-30 Motorola Inc Halbleiteranordnung, vorzugsweise Feldeffekttransistor
EP0383011A2 (de) * 1989-01-17 1990-08-22 Kabushiki Kaisha Toshiba Nichtflüchtige Speicher-Halbleiteranordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857750A (ja) * 1981-10-01 1983-04-06 Seiko Instr & Electronics Ltd 不揮発性半導体メモリ
IT1201834B (it) * 1986-07-10 1989-02-02 Sgs Microelettronica Spa Dispositivo di memoria non volatile a semiconduttore
US4745079A (en) * 1987-03-30 1988-05-17 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2142050A1 (de) * 1970-08-21 1972-03-30 Motorola Inc Halbleiteranordnung, vorzugsweise Feldeffekttransistor
EP0383011A2 (de) * 1989-01-17 1990-08-22 Kabushiki Kaisha Toshiba Nichtflüchtige Speicher-Halbleiteranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Solid State El. 1970, Vol. 13, pp 1125-1130 *

Also Published As

Publication number Publication date
DE4241457B4 (de) 2006-05-24
US5260593A (en) 1993-11-09
JPH05259474A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
DE4241457B4 (de) P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
EP0916138B1 (de) Verfahren zum betrieb einer speicherzellenanordnung
DE69432568T2 (de) Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE69633958T2 (de) Verfahren und Vorrichtung für Injektion von heissen Ladungsträgern
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE60316449T2 (de) Nichtflüchtige speicherarrayarchitektur mit kontaktloser separater p-mulde mit gleichförmiger tunnelung (cusp), herstellung und betrieb
DE2659296A1 (de) Halbleiterspeichervorrichtung
DE3037431A1 (de) Verfahren zur herstellung von elektrisch programmierbaren festwertspeichern in mos-technologie
DE3346831C2 (de) Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben
DE3031748A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE3139846C2 (de)
EP0810673B1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE2455484A1 (de) Monolithisch integriertes halb-festspeicher-element
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE102008032551B4 (de) Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente
DE2758161A1 (de) Elektrisch programmierbare halbleiter-dauerspeichermatrix
DE3134233C2 (de)
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
DE112004000658B4 (de) Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle
DE2937952A1 (de) Nichtfluechtige speicheranordnung
DE102020105581A1 (de) Einmalig programmierbarer speicher
EP1259964B1 (de) Nichtflüchtige nor-zweitransistor-halbleiterspeicherzelle sowie dazugehörige nor-halbleiterspeichereinrichtung und verfahren zu deren herstellung
DE2909197A1 (de) Verfahren zur herstellung eines festspeichers und festspeichermatrix

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right