DE4309814C2 - Nichtflüchtige Halbleiterspeichervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine nichtflüchtige Halbleiterspeichervorrichtung gemäß dem Oberbegriff der Ansprüche 1 und 8.

Derartige Vorrichtungen sind bekannt aus DE-Z: Design & Elektronik, Heft 21, 11.10.1988, Seiten 97, 98, 100.

Ein EEPROM (elektrisch löschbarer, programmierbarer Nur- Lese-Speicher) ist als ein ROM etwa aus dieser Druckschrift bekannt, bei welchem einmal gespeicherte Daten gelöscht und darüber hinaus neue Daten elektrisch erneut eingeschrieben werden können. Da im Unterschied zu einem EPROM bei diesem EEPROM keine Ultraviolettstrahlung erforderlich ist, um gespeicherte Daten zu löschen, ist es möglich, elektrisch Daten zu löschen und erneut einzuschreiben, unter der Bedingung, daß die Speichervorrichtung auf einer Platine angebracht bleibt, so daß eine derartige Speichervorrichtung leicht als eine von verschiedenen Steuervorrichtungen verwendbar ist, oder als Speicherkarte.

Kürzlich wurde insbesondere ein EEPROM des NAND-Zellentyps als ein EEPROM vorgeschlagen, welches eine größere Kapazität aufweist. Im einzelnen weist ein derartiges EEPROM der NAND-Struktur folgende Merkmale auf: das Einschreiben von Daten und der Löschvorgang können auf der Grundlage des Tunneleffekts erzielt werden, ohne heiße Elektronen zu injizieren, was einen Unterschied gegenüber den konventionellen Speicherzellen des NOR-Zellentyps darstellt. Daher ist der durch die Speicherzellen fließende Strom klein, und aus diesem Grunde können die Daten seitenweise eingeschrieben werden. Mit anderen Worten ist, da eine große Datenmenge löschbar und erneut einschreibbar ist, die Speichervorrichtung nicht nur als Speicherkarte verwendbar, sondern kann auch eine Hartdisk ersetzen.

Fig. 1 zeigt zwei Speicherzellengruppen MCG der NAND-Struktur, von denen jede mit 8 erdfreien ("floating") Gates versehen ist. Beim Datenlesevorgang wird das Auswahlgate (die Wortleitung WL (S)) ausgewählter Speicherzellen MC (1) und MC (2) auf einen niedrigen Pegel gesetzt (nachstehend als Pegel "L" bezeichnet), und die Auswahlgates (die Wortleitungen WS (NS)) der verbleibenden 7 Speicherzellen in den NAND-Zellengruppen werden auf einen hohen Pegel gesetzt (nachstehend als Pegel "H" bezeichnet). Weiterhin werden die Gates (die Auswahlleitung SGD) der Auswahltransistoren T1 beziehungsweise die Gates (die Auswahlleitung SGS) der Auswahltransistoren T2 auf den Pegel "H" gesetzt.

Fig. 2 zeigt eine typische Verteilung der Schwellenspannung der nichtflüchtigen Halbleiterspeichervorrichtung der NAND-Struktur. In Fig. 2 verteilen sich die Schwellenspannungen der Speicherzellen, in welche Daten "0" eingeschrieben sind, auf der positiven Seite, und darüber hinaus wird die Schwellenspannung der Zellen mit den Daten "0" auf einen Wert eingestellt, der niedriger ist als die Gatespannung ("H") der nicht ausgewählten Transistoren der NAND-Zellengruppen. Wenn daher die Schwellenspannung der ausgewählten Speicherzelle MC (1) positiv ist (also Daten "0 geschrieben werden), so fließt kein Strom zwischen der Bitleitung BL (1) und der Masse GND, so daß die Bitleitung BL (1) auf den Pegel "H" eingestellt wird. Wenn die Schwellenspannung der ausgewählten Speicherzelle MC (2) negativ ist (also Daten "1" eingeschrieben sind), so fließt Strom zwischen der Bitleitung BL (2) und der Masse GND, so daß die Bitleitung BL (2) auf den Pegel "L" eingestellt wird. Daher ist es möglich, die Daten "0" oder "1" der Speicherzellen MC (1) oder MC (2) dadurch zu lesen, daß die Spannungspotentiale der Bitleitungen BL (1) und BL (2) mit einer Meßverstärkerschaltung gemessen werden.

Der Schreibvorgang wird nachstehend unter Bezug auf Fig. 3 erläutert. In der Zeichnung wird eine hohe Spannung (Vpp) von etwa 20 Volt an das Auswahlgate WL (S) der ausgewählten Speicherzellen von einem Zeilendekodierer aus angelegt. Weiterhin wird ein mittleres Potential (VPI) von etwa 10 Volt den Auswahlgates WL (NS) der übrigen 7 nicht ausgewählten Speicherzellen zugeführt. Unter diesen Bedingungen wird die Gatespannung (SGD) der Auswahltransistoren T1 auf 12 Volt eingestellt, und die Gatespannung der Auswahltransistoren T2 zwischen der NAND-Zellengruppe MCG und der Source-Leitung wird auf 0 Volt eingestellt. Weiterhin wird, obwohl dies nicht gezeigt ist, eine Spannung von 0 Volt an die Auswahlgates der anderen NAND-Zellengruppe angelegt. Wenn die Bitleitung BL (1) auf 0 Volt gesetzt wird, so wird unter diesen Bedingungen die Spannungspotentialdifferenz zwischen dem Auswahlgate WL (S) der ausgewählten Speicherzelle MC (1) und dem Kanal auf 20 Volt eingestellt, so daß Elektronen von dem Substrat in das erdfreie Gate nur an der ausgewählten Speicherzelle MC (1) injiziert werden. Zu diesem Zeitpunkt beträgt in den anderen 7 Speicherzellen derselben NAND-Zellengruppe MCG (1) die Spannungspotentialdifferenz zwischen dem Auswahlgate und dem Kanal 10 Volt, so daß keine Elektronen in deren erdfreie Gates injiziert werden. Wenn Elektronen nicht in die ausgewählte Speicherzelle MC (2) injiziert werden, also das Schreiben von "1" gefordert ist, so wird darüber hinaus die Spannung von VDPI (10 Volt) der Bitleitung BL (2) zugeführt. Unter diesen Bedingungen werden keine Elektronen injiziert. Mit anderen Worten ist es möglich, selektiv Daten von entweder "0" oder "1" einzuschreiben.

Unter Bezug auf Fig. 4 wird nachstehend der Löschvorgang beschrieben. Beim Löschvorgang wird das Substrat auf Vpp (etwa 20 Volt) eingestellt, und das Auswahlgate auf 0 Volt. Unter diesen Bedingungen werden Elektronen an dem erdfreien Gate in Richtung auf das Substrat herausgezogen, so daß die Daten gelöscht werden. In diesem Fall werden die Auswahlleitungen SGD und SGS auf Vpp (20 Volt) eingestellt, um die Gatebelastung an den Auswahlgates zu verringern.

Wie voranstehend beschrieben werden bei dem EEPROM der NAND-Struktur Daten in Abhängigkeit vom Tunnelstrom eingeschrieben. Daher ist der durch die Speicherzellen fließende Strom bei Datenschreibvorgängen extrem gering, so daß es möglich ist, eine große Anzahl von Daten (einige hundert bis einige tausend) in Speicherzellen zur selben Zeit einzuschreiben.

Die Datenschreib- und Löschsequenzen des EEPROM des NAND-Typs werden unter Bezug auf die Fig. 5 und 6 erläutert.

Bei dem in Fig. 5 gezeigten Datenschreibvorgang wird zuerst ein Dateneingabebefehl "80H" eingegeben (im Schritt S1), und darüber hinaus werden für eine Seite einzuschreibende Daten eingegeben (im Schritt S2). Die Daten werden eingeschrieben, bis sämtliche Spaltenadressen enden (in den Schritten S2 und S3). Hier wird ein Programmbefehl "10H" eingegeben (im Schritt S4). In diesem Zustand wird der Chip in einen automatischen Programmodus versetzt. Dies bedeutet, daß die Steuerung das Programm zum Schreiben eines Datums ausführt (im Schritt S5), und das ausgeführte Programm bestätigt, also das geschriebene Datum (im Schritt S6). Immer wenn das Programm normal ausgeführt und darüber hinaus bestätigt wurde, wird die Anzahl k ausgeführter Programme inkrementiert (im Schritt S7), und darüber hinaus wird die inkrementierte Nummer k der Programme mit einer vorbestimmten Zahl n verglichen (im Schritt S8). Der voranstehend geschilderte Vorgang wird solange wiederholt, bis alle Bits ordnungsgemäß eingeschrieben sind. Die Anzahl n der Wiederholung wird vorher festgelegt. Auf der Grundlage dieser Wiederholungsanzahl wird der Chip danach unterschieden, ob er akzeptierbar ist: oder nicht (nicht defekt bzw. defekt). In dem Datenschreibvorgang wird ein Signal BUSY von einer READY/BUSY-Klemme ausgegeben, so daß der Schreibvorgang von außen her festgestellt werden kann. Nachdem der Datenschreibvorgang normal geendet hat, wird ein Markierungslesebefehl "70H" eingegeben (im Schritt S9). Dann liest die Steuerung die überprüften Ergebnisse, die in dem internen Register gespeichert sind, und gibt die gelesenen, überprüften Ergebnisse durch eine I/O-Klemme aus (im Schritt S10). Kann die Markierung gelesen werden ("bestanden"), so wird der Chip als ein nicht defektes Produkt erkannt (im Schritt S11). Kann sie nicht gelesen werden ("durchgefallen"), so wird der Chip als ein defektes Produkt ermittelt (im Schritt S12).

Bei dem Datenlöschvorgang von Fig. 6 wird zuerst ein Löschblockeingabebefehl "60H" eingegeben (im Schritt S1), und weiterhin werden Löschblockadressen eingegeben (im Schritt S2). Hierbei wird ein Löschbefehl "DOH" eingegeben (im Schritt S3). In diesem Zustand wird der Chip in einen automatischen Löschmodus versetzt. Dies bedeutet, daß die Steuerung den Löschvorgang ausführt (im Schritt S4), und den ausgeführten Löschvorgang überprüft (im Schritt S5). Sobald jedesmal der Löschvorgang ausgeführt und darüber hinaus bestätigt wurde, wird die Anzahl 1 der Löschvorgange inkrementiert (im Schritt S6), und darüber hinaus wird die inkrementierte Anzahl 1 der Löschvorgänge mit einer vorbestimmten Anzahl n (im Schritt S7) verglichen. Die Anzahl n der Wiederholungen wird vorher festgelegt. Auf der Grundlage dieser Wiederholungszahl wird der Chip als akzeptabel oder nicht beurteilt. In dem Datenlöschvorgang wird ein Signal BUSY von der READY/BUSY-Klemme ausgegeben, so daß der Löschvorgang von außen erkannt werden kann. Nachdem der Löschvorgang normal geendet hat, wird ein Markierungslesebefehl "70H" eingegeben (im Schritt S8). Dann liest die Steuerung die überprüften Ergebnisse, die im internen Register gespeichert sind, und gibt die gelesenen Ergebnisse durch die I/O-Klemme aus (im Schritt S10). Wenn die Markierung gelesen werden kann ("bestanden"), so wird der Chip als ein nicht defektes Produkt beurteilt (im Schritt S11). Kann sie nicht gelesen werden ("durchgefallen"), so wird der Chip als ein defektes Produkt beurteilt (im Schritt S12).

Im allgemeinen verschlechtern sich die Eigenschaften des EEPROM merklich infolge der Verschlechterung der Oxidfilme, nachdem der Schreib- und Lesevorgang wiederholt durchgeführt wurde. Fig. 7 zeigt ein Beispiel der Datenschreib- und Löscheigenschaften. Dieser Graph zeigt an, daß die Zeit, die erforderlich ist, damit die Speicherzelle eine vorbestimmte Quellenspannung erreicht, mit der ansteigenden Anzahl an Datenschreibprogrammen und Datenlöschungen ansteigt (mit der Anzahl der erneuten Dateneinschreibungen). Vom Gesichtspunkt der Verläßlichkeit aus ist es daher nicht sinnvoll, den Chip, bei welchem die voranstehend erwähnte Zeit bis zum Erreichen der Schwellenspannung erreicht ist, über eine sinnvolle Grenze hinaus zu benutzen.

Allerdings besteht in diesem Fall ein Problem in der Hinsicht, daß es schwierig ist, den Beginn der Verschlechterung der Chipeigenschaften zu erkennen (den Zeitpunkt, an welchem die zum Erreichen der Schwellenspannung erforderliche Zeit anzusteigen beginnt), soweit die Daten in dem Automatikmodus geschrieben und gelöscht werden.

Weiterhin ist bei den konventionellen Speichervorrichtungen die Grenze der Anzahl der Datenschreib- und Löschvorgänge fest vorgegeben (beispielsweise 100mal), durch Verwendung einer Maske, unabhängig von den tatsachlichen Chips. Da sich jedoch je nach Herstellungscharge die Datenschreib- und Löscheigenschaften gewöhnlich unterscheiden, tritt in der Hinsicht ein Problem auf, daß der voranstehend erwähnte Betriebssicherheitsspielraum (die zulässige Grenze für Schreib- und Lesevorgänge) entsprechend der Chip-Charge unterschiedlich ist.

Bei der konventionellen nichtflüchtigen Halbleiterspeichervorrichtung war es daher, wenn Daten in dem Automatikmodus wiederholt geschrieben und gelöscht werden, mit anderen Worten unmöglich, die Chipverschlechterungszustände von außen zu erkennen.

Da die Anzahl der Datenschreib- und Löschvorgänge durch Verwendung einer Maske während des Chipherstellungsverfahrens fest vorgegeben ist, unabhängig von den tatsächlich hergestellten Chips in unterschiedlichen Chargen, tritt darüber hinaus in der Hinsicht ein Problem auf, daß sich der Betriebssicherheitsspielraum bis zur voranstehend erwähnten Anzahl der Benutzungen je nach Chip-Charge unterscheidet.

Aus EP 0 409 672 A1 ist es bekannt, nach jedem Löschvorgang ein Ausgangssignal bereitzustellen, das die jeweilige Anzahl der benötigten Löschzyklen innerhalb des Löschprogramms angibt. Die gesamte Programmierung und das Löschen sowie die Ausgabe der benötigten Löschzyklen läuft auf Systemebenem, d. h. durch einen externen Prozessor gesteuert, ab.

Daher liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine nichtflüchtige Halbleiterspeichervorrichtung zur Verfügung zu stellen, bei welcher die Chipverschlechterungsbedingungen von außerhalb des Chips festgestellt werden können, und darüber hinaus der Betriebssicherheitsspielraum (die Grenze) der Anzahl der Datenschreib- und Löschvorgänge entsprechend der Chip-Charge optimiert werden kann.

Diese Aufgabe wird gelöst wie in den Ansprüchen 1 und 8 gekennzeichnet.

Die nichtflüchtige Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung weist auf: mehrere Speicherzellen zum elektrischen erneuten Einschreiben von Daten; eine Programmiereinrichtung zur Ausführung von Datenschreibprogrammen in die Speicherzellen; eine Überprüfungseinrichtung, um zu unterscheiden, ob ein Datum ordnungsgemäß durch die Programmeinrichtung in eine der Speicherzellen eingeschrieben wurde oder nicht, jedesmal dann, wenn Daten in die Speicherzellen eingeschrieben werden; und eine automatische Steuereinrichtung zum Freischalten der Programmiereinrichtung, um die Ausführung des Datenschreibprogramms immer dann erneut durchzuführen, denn die Überprüfungseinrichtung feststellt, daß ein Datum nicht ordnungsgemäß in eine der Speicherzellen eingeschrieben wurde; wobei das Datenschreibprogramm wiederholt in einer Anzahl von Wiederholungen ausgeführt wird, die kleiner ist als eine maximale Programmausführzahl, die extern von außen an die Speichervorrichtung angelegt wird.

Weiterhin weist zur Lösung der voranstehend erwähnten Aufgabe die nichtflüchtige Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung auf: mehrere Speicherzellen für das elektrische erneute Einschreiben von Daten; eine Löscheinrichtung zum Löschen von Daten in den Speicherzellen; eine Überprüfungseinrichtung zum Unterscheiden, ob ein Datum in einer der Speicherzellen durch die Löscheinrichtung ordnungsgemäß gelöscht wurde oder nicht, immer dann, wenn Daten in den Speicherzellen gelöscht werden; und eine automatische Steuereinrichtung zum Freischalten der Löscheinrichtung, um den Datenlöschvorgang erneut auszuführen, immer dann, wenn die Überprüfungseinrichtung feststellt, daß ein Datum nicht ordnungsgemäß in einer der Speicherzellen gelöscht wurde; wobei der Datenlöschvorgang wiederholt mit einer Anzahl an Wiederholungen ausgeführt wird, die kleiner als eine maximale Löschvorgangszahl ist, die extern von außerhalb der Speichervorrichtung angelegt wird.

Die automatische Steuereinrichtung ist so aufgebaut, daß sie die von außen angelegte maximale Programmausführzahl erneut einschreibt und speichert, und weiterhin die Anzahl an Programmen zählt und speichert, die von der Programmiereinrichtung ausgeführt werden, und darüberhinaus die gespeicherte Anzahl ausgeführter Programme nach außerhalb der Speichervorrichtung ausgibt.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele erläutert, aus welchen sich weitere Vorteile und Merkmale ergeben. Es zeigt:

Fig. 1 ein Schaltbild eines Beispiels einer konventionellen Speichervorrichtung;

Fig. 2 einen Graph einer Schwellenwertverteilung der konventionellen Speicherzellen;

Fig. 3 ein Schaltbild eines Beispiels für die konventionellen Speichervorrichtungen sowie einen entsprechenden teilweisen Querschnitt, um den Datenschreibvorgang der Elektroneninjektion zu erläutern;

Fig. 4 ein Schaltbild eines Beispiels für die konventionellen Speichervorrichtungen sowie einen entsprechenden teilweisen Querschnitt zur Erläuterung des Datenlöschvorgangs der Elektronenextraktion zum Substrat;

Fig. 5 ein Flußdiagramm zur Erläuterung des Datenschreibvorgangs der konventionellen Speichervorrichtung;

Fig. 6 ein Flußdiagramm zur Erläuterung des Datenlöschvorgangs der konventionellen Speichervorrichtung;

Fig. 7 einen Graph, der die Beziehung zwischen der Anzahl der Programm- und Löschvorgänge und der Zeit anzeigt, die für die Speicherzelle erforderlich ist, um eine vorbestimmte Schwellenspannung zu erreichen;

Fig. 8 ein Flußdiagramm zur Erläuterung des Datenschreibvorgangs einer Ausführungsform einer Speicherzelle gemäß der vorliegenden Erfindung;

Fig. 9 ein Zeitablaufdiagramm zur Erläuterung des Datenschreibvorgangs der Ausführungsform der Speicherzelle gemäß der vorliegenden Erfindung;

Fig. 10A, 10B und 10C Schaltbilder der Ausführungsform der Speichervorrichtung gemäß der vorliegenden Erfindung;

Fig. 11A, 11B und 11C Zeitablaufdiagramme zur Beschreibung des Betriebs der Ausführungsform der Speicherzelle gemäß der vorliegenden Erfindung;

Fig. 12 ein Schaltbild eines Beispiels einer Programmanzahlschleifen Zwischenspeicherschaltung;

Fig. 13 ein Schaltbild eines Beispiels eines Taktgeber-Binärzählers;

Fig. 14 ein Schaltbild eines weiteren Beispiels des Taktgeber-Binärzählers;

Fig. 15 ein Flußdiagramm zur Erläuterung des Datenlöschvorgangs einer Ausführungsform der Speicherzelle gemäß der vorliegenden Erfindung.

Fig. 8 ist ein Flußdiagramm zur Darstellung der Zeitablaufsequenz des Datenschreibprogramms gemäß der Ausführungsform. Bei der Ausführungsform ist es möglich, die Anzahl an Datenschreibschleifen einzugeben (eine Folge von Instruktionen, die wiederholt entsprechend dem Programm ausgeführt werden), in dem automatischen Datenschreibvorgang, und zwar von außerhalb des Chips, und weiterhin die Anzahl an Datenschreibschleifen nach außerhalb des Chips auszugeben, nachdem der Datenschreibvorgang ausgeführt wurde.

Im einzelnen wird zuerst ein Schreibschleifenanzahl-Eingabebefehl "8FH" über eine I/O-Klemme eingegeben (im Schritt S1), und weiterhin wird eine Schreibschleifenzahl als ein Binärcode eingegeben (in Schritt S2). Die eingegebenen Daten werden durch eine interne Zwischenspeicherschaltung zwischengespeichert. Daher ist es möglich, die maximale Anzahl zu ändern, auf welche die Datenschreibvorgänge für jeden Halbleiterchip begrenzt sind, entsprechend der Art der Eigenschaften der Chips. Daraufhin wird über die I/O-Klemme ein serieller Dateneingabebefehl "80H" eingegeben (im Schritt S3). Dann werden sämtliche Daten, die durch die Datenzwischenspeicherschaltung zwischengespeichert sind, die an die jeweiligen Bitleitungen angeschlossen sind, auf das Datum "1" eingestellt. Daraufhin werden eine Seitenadresse und eine Spaltenkopfadresse, welche den Beginn eines Datenschreibvorgangs angeben, eingegeben, und daraufhin werden zu schreibende Daten eingegeben (im Schritt S4). Dieser Vorgang wird solange wiederholt, bis die letzte Spaltenadresse eingegeben wurde (im Schritt S5). Nach dem Dateneingabemodus wird ein Programmbefehl "10H" in dem Befehlseingabemodus eingegeben (im Schritt S6). Dann beginnt der Chip damit, Daten in die Speicherzellen einzuschreiben (im Schritt S7). Bei diesem Datenschreibvorgang werden die Bitleitungen mit einem Datum "1" des Datenregisters auf ein hohes Potential von etwa 10 Volt gesetzt, und die Bitleitungen mit einem Datum "0" werden auf 0 Volt gesetzt. Daher werden Elektronen in die Speicherzellen injiziert, die an die Bitleitungen mit einem Datum "0" des Datenregisters angeschlossen und darüberhinaus durch die Wortleitung ausgewählt sind, mit dem Ergebnis, daß ein Datum "0" in diese Speicherzellen eingeschrieben wird. Hierbei überprüft die Steuerung, ob der Datenschreibvorgang normal ausgeführt wurde oder nicht (Prüfvorgang) (im Schritt S8). Wird ein normaler Datenschreibvorgang nicht bestätigt (NG) (im Schritt S8), so wird das Programm erneut automatisch in dem Chip ausgeführt. Immer wenn die Daten eingeschrieben werden, so wird dieser Vorgang durch einen internen Zähler gezählt und dann inkrementiert (im Schritt S9). Der inkrementierte Zählerwert wird mit der Maximalanzahl verglichen (die zu Beginn des Datenschreibvorgangs eingegeben wurde) (im Schritt S10). Selbst wenn Daten so häufig eingeschrieben wurden wie es der maximalen Anzahl entspricht, wird der Chip, in welchen Daten nicht normal eingeschrieben wurden, als defekt ermittelt. Wenn der Datenschreibvorgang normal ausgeführt wird, innerhalb der Anzahl an Schleifen, die geringer als die maximale Anzahl ist, wird darüberhinaus die Anzahl der Schleifen in dem internen Register des Chips gespeichert. Während des Datenschreibvorgangs wird ein BUSY-Signal über eine READY/BUSY-Klemme ausgegeben. Am Ende des normalen Datenschreibvorgangs wird automatisch das READY-Signal ausgegeben. Um zu überprüfen, ob der Datenschreibvorgang normal endet, wird ein Markierungslesebefehl "70H" in dem Befehlseingabemodus eingegeben, um die automatischen Überprüfungsergebnisse zu lesen, die in dem internen Register gespeichert sind (im Schritt S11). Daher wird, wenn die Markierung gelesen werden kann ("bestanden") (im Schritt S12) der Chip als nicht defekt ermittelt (im Schritt S13). War ein derartiges Lesen nicht möglich ("durchgefallen") (im Schritt S12), so wird der Chip als defekt ermittelt (im Schritt S14). Daraufhin wird in den Befehlseingabemodus ein Schleifenanzahlausgabebefehl "5FH" eingegeben (im Schritt S15), so daß es möglich ist, den Zählerwert als binären Code zu lesen und nach außerhalb des Chips auszugeben (im Schritt S16).

Fig. 9 ist ein Taktdiagramm von Steuersignalen, die extern von außerhalb eingegeben werden; um die voranstehend geschilderte Sequenz zu steuern. In der Zeichnung stellen ALE, NWP, CE, NWE und RE externe Steuersignale dar, die sämtlich über die Eingangspins eingegeben werden, um jeweils den Chipbetriebsmodus festzulegen. Weiterhin gibt das READY/BUSY-Signal an, ob auf den Chip zugegriffen werden kann oder nicht. Das externe Signal CLE legt den Befehlseingabemodus fest; das externe Signal ALE legt den Adresseneingabemodus fest; das externe Signal CE ist ein Chipauswahlsignal; das externe Signal NWE dient als Taktsignal zum Zurückholen der jeweiligen Eingabedaten in dem Befehlseingabemodus, dem Adresseneingabemodus, bzw. dem Dateneingabemodus. Weiterhin stellt das Steuersignal RE ein Taktsignal dar, welches mit Funktionen zum Inkrementieren der Adresse versehen ist, und zum Freischalten des Ausgangspuffers, wenn die Adresse kontinuierlich von den in dem Datenlesevorgang eingegebenen Adressen gelesen wird.

Fig. 10A zeigt eine Maximalschleifenanzahl- Eingabeschaltung der Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung; Fig. 10B ist eine Maximalschleifenanzahl-Ausgabeschaltung; und Fig. 10C ist eine Zählerschaltung. In Fig. 10A bezeichnet ein Symbol NLLAT eine Programmanzahlschleifen- Zwischenspeicherschaltung, die in Fig. 12 dargestellt ist; ein Symbol BCA bezeichnet einen Taktgeber-Binärzähler 1, der in Fig. 13 gezeigt ist; und ein Symbol BCE bezeichnet einen Taktgeber-Binärzähler 2, der in Fig. 14 dargestellt ist.

Der Betrieb der in Fig. 10A gezeigten Schaltung wird nachstehend unter Bezug auf die Zeitablaufdiagramme beschrieben, die in den Fig. 11A, 11B und 11C dargestellt sind.

Zuerst wird der Vorgang der Eingabe der Maximalschleifenanzahl beschrieben. Wird der Schleifenanzahleingabebefehl "8FH" in den Befehlseingabemodus eingegeben, so wird das Signal INLF auf den Pegel "H" gesetzt, und das Signal INLFB auf den Pegel "L", und beide Signale werden zwischengespeichert durch eine Flipflopschaltung, die aus zwei NOR-Gates NOR 1 und NOR 2 besteht. Weiterhin sind, wenn das Signal INLF auf dem Pegel "H" liegt, und das Signal INLFB auf dem Pegel "L", die NAND-Gates ND 1 bis ND 4 und die NOR-Gates NOR 2 bis NOR 5 sämtlich aktiviert. Unter diesen Bedingungen ändert sich das Signal CLSE auf den Pegel "L"; das Signal CESB ändert sich auf den Pegel "L"; und das Signal RESB ändert sich auf den Pegel "H". Wenn sich daher das Signal WESB in der Reihenfolge "H", "L" und "H" ändert, so wird die zu diesem Zeitpunkt an eine Dateneingabe/Ausgabeklemme angelegte maximale Schleifenanzahl in die Schleifenzwischenspeicherschaltung NLLAT als ein Binärcode eingegeben. Entsprechend den zwischengespeicherten Daten werden die Knoten N0 bis N6 eingestellt. Die eingestellten Signale N0 bis N6 werden in die Gates der NAND-Gates ND1 bis ND4 und der NOR-Gates NOR 2 bis NOR 5 eingegeben, um zu entscheiden, welcher dem. Transistoren TT1 und TT2 in eine Übertragungsschaltung TSC, die für jede I/O-Schaltung vorgesehen ist, eingeschaltet wird. Durch diese Einstellung ist es möglich zu entscheiden, ob die Ausgänge PC0 bis PC6 des Binärzählers invertiert sind oder nicht. Mit diesem Vorgang ist die Einstellung der Schleifenanzahl beendet.

Nachstehend wird der Vorgang des Zählens der Anzahl an Programmen in dem Programmbetrieb beschrieben. Wenn in dem Befehlseingabemodus der automatische Programmbefehl "10H" eingegeben wird, so wiederholt der Chip die Operation von "Programm", dann "Überprüfen", und dann wiederum "Programm", bis ein Datenschreibvorgang für eine Seite überprüft wurde, oder bis die Anzahl der Überprüfungen die Anzahl der maximalen Schleifen erreicht. Wird der Befehl "10H" eingegeben, so ändert ein Signal APRO seinen Pegel auf den Pegel "H", und das NOR-Gate NOR 6 wartet auf eine Eingabe. Das Signal PERR ist ein Fehlerimpulssignal, welches ausgegeben wird, wenn selbst ein einziges Bit in dem Prüfvorgang innerhalb einer einzigen Seite nicht normal eingeschrieben wird. Durch Triggern durch diesen Fehlerimpuls wird der Binärzähler um 1 inkrementiert; dies bedeutet, daß der Knoten PC0 auf den Pegel "H" eingestellt wird, wenn er in Reaktion auf das erste Fehlerimpulssignal PERR getriggert wird. Unter diesen Bedingungen befinden sich die anderen PC1 bis PC6 auf dem Pegel "L". Daher liegt der Knoten H auf dem Pegel "H"; die Knoten von I bis N befinden sich auf dem Pegel "L"; und der Knoten Q liegt auf dem Pegel "H" (da der Knoten N6 auf dem Pegel "H" liegt und daher ein invertiertes Signal des Knotens PC6 ausgegeben wird), so daß sich das Signal PCEND auf dem Pegel "L" befindet. Liegt dieses Signal PCEND auf dem Pegel "L", so wird das Programm erneut ausgeführt, da dies anzeigt, daß die Anzahl an Programmen nicht die Maximalanzahl an Schleifen erreicht. Nachdem das Programm ausgeführt wurde, wird das ausgeführte Programm überprüft. Wird NG erneut sowie das Triggersignal PERR ausgegeben, so wird der Knoten PC0 auf der Pegel "H" eingestellt, und die Knoten PC2 bis PC6 auf dem Pegel "L". Zu diesem Zeitpunkt liegt der Knoten A auf dem Pegel "L"; der Knoten I liegt auf dem Pegel "H"; die Knoten J bis N liegen auf dem Pegel "L"; und der Knoten Q liegt auf dem Pegel "H", so daß das Signal PCEND auf dem Pegel "L" liegt und daher das Programm weiterhin erneut ausgeführt wird. Wie voranstehend erläutert werden die Triggersignale PERR solange ausgegeben, bis die Daten normal eingeschrieben wurden und die Prüfungsergebnisse den Wert JA annehmen, so daß der Zähler inkrementiert wird. Nimmt der Knoten PC6 den Pegel "H" an, da dies anzeigt, daß Daten 64mal (= 2⁶) eingeschrieben wurden, so befinden sich die Knoten PC0 bis PC5 auf dem Pegel "L", und der Knoten PC6 liegt auf dem Pegel "H", so daß die Knoten H bis O alle ihren Pegel auf den Pegel "L" ändern, und hierdurch ändert sich der Pegel des Signals PCEND auf den Pegel "H". Da dies anzeigt, daß Daten so häufig eingeschrieben wurden, wie es der maximalen Schleifenanzahl entspricht, hört daher der Dateneinschreibvorgang auf. Wenn Daten normal geschrieben werden, bevor die maximale Schleifenanzahl erreicht wurde, endet der Programmbetrieb, wobei der Zählerwert festgehalten wird. Bei der vorliegenden Ausführungsform ist es möglich, die Anzahl an Programmausführungen auf den Maximalwert von 128 einzustellen. Daraufhin wird die Anzahl an Schleifen aus dem Chip ausgelesen. Wenn der Schleifenanzahlausgabebefehl "5FH" in den Befehlseingabemodus eingegeben wird, so befindet sich das Signal ILM auf dem Pegel "H", und das Signal ILMB auf dem Pegel "L", so daß daher Daten an den Knoten PC0 bis PC6 in dem Zähler durch einen Ausgangspuffer als ein Binärcode nach außerhalb des Chips ausgegeben werden.

Fig. 12 zeigt ein Beispiel für die Schleifenanzahlzwischenspeicherschaltung. Die Zwischenspeicherschaltung besteht aus einem getakteten Inverter. Die Zwischenspeicherschaltung wird durch ein Signal RST initialisiert. Ein Zwischenspeicherdatum wird als ein Signal DN angegeben. Wenn ein Signal PLP seinen Wert in der Reihenfolge der Pegel "H", "L" und "H" ändert, so werden die eingegebenen Daten durch den getakteten Inverter zwischengespeichert. Weiterhin können die zwischengespeicherten Daten als ein Signal DATA ausgegeben werden.

Die Fig. 13 und 14 zeigen Beispiele üblicher Zählerschaltungen, auf deren Beschreibung hier verzichtet wird.

Der Datenschreibvorgang wurde daher erläutert. Der Datenlöschvorgang verläuft beinahe ebenso, wie in Fig. 15 gezeigt. Im Vergleich zwischen Fig. 8 und Fig. 15 stellen sich folgende Unterschiede heraus: der Spaltenadressenvergleichsschritt S5 von Fig. 8 ist nicht erforderlich, und weiterhin wird der Programmausführungsschritt S7 von Fig. 8 durch den Löschausführschritt S6 in Fig. 15 ersetzt. Daher wird in demselben Chip eine andere Schaltungsausbildung ausgebildet, die beinahe gleich der für den Datenschreibvorgang ausgebildet ist, um den Datenlöschvorgang auszuführen.

Wie voranstehend erläutert ist es in der Speichervorrichtung gemäß der vorliegenden Erfindung möglich, die zeitliche Verschlechterung infolge wiederholter Daten-Schreib- und Löschvorgänge zu überwachen, durch direkte Ausgabe der Anzahl von Datenschreibvorgängen und der Anzahl von Datenlöschvorgängen, nach außerhalb des Chips; dies bedeutet, daß die Verschlechterung von der Seite des externen Systems aus gelesen werden kann, welches den Chip verwendet. Anders ausgedrückt besteht in der Hinsicht ein Vorteil, daß der Benutzer direkt den Alterungszustand oder die Lebensdauer des Chips ermitteln kann.

Wenn der Benutzer die Verschlechterung der Speicherzellen durch Auslesen der Anzahl von Datenschreibwiederholungen weiß, kann der Benutzer in der Praxis den Block mit den gealterten Speicherzellen durch einen anderen Block desselben Chips oder einen anderen Block eines anderen Chips ersetzen, wodurch die Verläßlichkeit der Speicherzellen erhöht wird, ohne daß die Dateninhalte zerstört werden. Wenn mehrere verschlechterte oder sich verschlechternde Blöcke in einem einzigen Chip enthalten sind, ist es darüber hinaus selbstverständlich möglich, den Chip durch einen neuen Chip zu ersetzen. Wenn eine Speicherkarte, eine Speicherplatine oder eine Halbleiterdisk aus mehreren Chips besteht, so ist es darüber hinaus möglich, den Zeitpunkt für das Austauschen der Speicherkarte, der Speicherplatine oder der Halbleiterdisk auf der Grundlage des Alterungszustands der Speicherzellen in dem Chip abzuschätzen.

Zusätzlich ist es ebenfalls möglich, den Block, der viele nicht gealterte Speicherzellen aufweist, vorwiegend zu benutzen, durch Lesen der Anzahl der Datenschreibwiederholungen. Anders ausgedrückt wird der Block, der zahlreiche nicht gealterte Speicherzellen enthält, gegenüber einem Block, der zahlreiche gealterte Speicherzellen enthält, mit Priorität benutzt. In diesem Fall ist es möglich, die Speicherzellen innerhalb des Chips gleichmäßig einzusetzen, so daß die Speicherzellen gleichförmig altern, um die praktische Lebensdauer des Chips zu verlängern.

Da die maximale Schleifenanzahl chipweise eingestellt werden kann, ist es darüber hinaus möglich, den Optimalwert für jeden Chip einzustellen, ohne in überflüssiger Weise Programm/Löschvorgänge zu wiederholen.

Voranstehend wurde die Speichervorrichtung in Bezug auf ihren Einsatz nur bei Flash-EEPROMs des NAND-Typs beschrieben. Ohne hierauf begrenzt zu sein, kann selbstverständlich die vorliegende Erfindung bei jedem elektrisch löschbaren Flash-EEPROM eingesetzt werden, unabhängig davon, ob dieser ein NAND-Typ, ein NOR-Typ oder aber ein anderer Typ ist, bei welchem 0 Volt oder eine negative Spannung an die Gates für den Löschvorgang angelegt wird.

Gemäß der vorliegenden Erfindung ist es möglich, eine derartige nichtflüchtige Halbleiterspeichervorrichtung zur Verfügung zu stellen, daß der Alterungsstatus des Chips von außerhalb des Chips festgestellt werden kann, und zusätzlich der Betriebsspielraum (die Grenze) der Anzahl an Datenschreib- und Löschwiederholungen auf einen Optimalwert eingestellt werden kann, entsprechend den Chip-Proben unterschiedlicher Chargen.

Claims (16)

1. Nichtflüchtige Halbleiterspeichervorrichtung, mit

• - mehreren Speicherzellen zum elektrischen erneuten Einschreiben von Daten;
• - einer Programmiereinrichtung (S7) zur Ausführung von Datenschreibprogrammen zu den Speicherzellen:
• - einer Überprüfungseinrichtung (S8) zur Unterscheidung, ob Daten in eine der Speicherzellen ordnungsgemäß durch die Programmiereinrichtung eingeschrieben werden oder nicht, immer dann, wenn Daten in die Speicherzellen geschrieben werden;
• - einer automatischen Steuereinrichtung (S9, S10) zum Freischalten der Programmiereinrichtung, um das Datenschreibprogramm erneut immer dann auszuführen, wenn die Überprüfungseinrichtung feststellt, daß ein Datum nicht ordnungsgemäß in eine der Speicherzellen eingeschrieben wird;

dadurch gekennzeichnet, daß

• - das Datenschreibprogramm wiederholt mit einer Wiederholungsanzahl ausgeführt wird, die kleiner ist als eine maximale Programmausführungsanzahl, die extern von außerhalb der Speichervorrichtung gesteuert wird.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die automatische Steuereinrichtung (S9, S10) so ausgebildet ist, daß sie die Anzahl der von der Programmiereinrichtung ausgeführten Programme zählt und speichert, und weiterhin die gespeicherte Anzahl ausgeführter Programme nach außerhalb der Speichervorrichtung ausgibt.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die automatische Steuereinrichtung die maximale Programmausführungsanzahl von außerhalb eingibt und die Anzahl ausgeführter Programme nach außerhalb in Reaktion auf eingegebene Befehle ausgibt.

4. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Datenschreibprogramm für jede Seite ausgeführt wird.

5. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Datenschreibprogramm beginnend von einer Speicherzelle entsprechend einer Schreibstartkopfadresse jeder Seite ausgeführt wird.

6. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein BUSY-Signal, welches eine Datenschreibprogrammausführung angibt, ausgegeben wird, wenn das Datenschreibprogramm ausgeführt wird.

7. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die automatische Steuereinrichtung (S9, S10) so ausgebildet ist, daß sie die extern angelegte maximale Programmausführungsanzahl erneut einschreibt und speichert.

8. Nichtflüchtige Halbleiterspeichervorrichtung, mit

• - mehreren Speicherzellen zum elektrischen erneuten Einschreiben von Daten;
• - einer Löscheinrichtung (S6) zum Löschen von Daten in den Speicherzellen.
• - einer Überprüfungseinrichtung (S7), um zu unterscheiden, ob Daten in einer der Speicherzellen ordnungsgemäß durch die Löscheinrichtung gelöscht werden oder nicht, immer dann, wenn Daten in den Speicherzellen gelöscht werden; und
• - einer automatischen Steuereinrichtung zum Ereischalten der Löscheinrichtung, um den Datenlöschvorgang erneut auszuführen, immer dann, wenn die Prüfungseinrichtung feststellt, daß ein Datum in einer der Speicherzellen nicht ordnungsgemäß gelöscht wird;

dadurch gekennzeichnet, daß

• - der Datenlöschvorgang wiederholt mit einer Wiederholungsanzahl ausgeführt wird, die kleiner als eine maximale Löschvorgangsanzahl ist, die extern von außerhalb der Speichervorrichtung gesteuert wird.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die automatische Steuereinrichtung (S8, S9) so ausgebildet ist, daß sie die Anzahl an Löschvorgängen, die von der Löscheinrichtung ausgeführt werden, zählt und speichert, und weiterhin die gespeicherte Anzahl ausgeführter Löschvorgänge nach außerhalb der Speichervorrichtung ausgibt.

10. Vorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die automatische Steuereinrichtung die maximale Löschvorgangsanzahl von außerhalb eingibt, und die Anzahl ausgeführter Löschvorgänge nach außerhalb in Reaktion auf eingegebene Befehle ausgibt.

11. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Datenlöschvorgang für jede Seite ausgeführt wird.

12. Vorrichtung nach einem der Ansprüche 8-11, dadurch gekennzeichnet, daß der Datenlöschvorgang beginnend von einer Speicherzelle entsprechend einer Schreibstartkopfadresse jeder Seite ausgeführt wird.

13. Vorrichtung nach einem der Ansprüche 8-12, dadurch gekennzeichnet, daß ein BUSY-Signal, welches einen Datenlöschvorgang anzeigt, ausgegeben wird, wenn der Datenlöschvorgang ausgeführt wird.

14. Vorrichtung nach einem der Ansprüche 8-13, dadurch gekennzeichnet, daß die automatische Steuereinrichtung (S8, S9) so ausgebildet ist, daß sie die extern angelegte maximale Löschvorgangsanzahl erneut einschreibt und speichert.