DE4329696C2 - Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen - Google Patents

Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen

Info

Publication number
DE4329696C2
DE4329696C2 DE4329696A DE4329696A DE4329696C2 DE 4329696 C2 DE4329696 C2 DE 4329696C2 DE 4329696 A DE4329696 A DE 4329696A DE 4329696 A DE4329696 A DE 4329696A DE 4329696 C2 DE4329696 C2 DE 4329696C2
Authority
DE
Germany
Prior art keywords
module
module according
circuit board
printed circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4329696A
Other languages
English (en)
Other versions
DE4329696A1 (de
Inventor
Vassilios Kalivas
Alois Nitsch
Heinz Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4329696A priority Critical patent/DE4329696C2/de
Priority to DE59404770T priority patent/DE59404770D1/de
Priority to EP94113641A priority patent/EP0642166B1/de
Publication of DE4329696A1 publication Critical patent/DE4329696A1/de
Application granted granted Critical
Publication of DE4329696C2 publication Critical patent/DE4329696C2/de
Priority to US08/723,287 priority patent/US6154372A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Description

Die Erfindung betrifft ein auf Leiterplatten oberflächenmon­ tierbares Multichip-Modul, mit auf einem Dünnfilm- oder Dickschicht-Substrat fixierten elektronischen Bauelementen und mit SMD-fähigen Anschlußelementen. Module dieser Art befinden sich bereits auf dem Markt.
Das Ziel, den gesamten Schaltungsumfang einer mehrere ICs umfassenden elektronischen Baugruppe in einem einzigen Bau­ element zur Verfügung stellen zu können, ohne dabei den aufwendigen Weg hin zu applikationsspezifischen ICs gehen zu müssen, ist derzeit durch ein Multichip-Modul (MCM) erreich­ bar. Beim MCM werden Dünnfilm- oder Dickschicht-Substrate als Träger von Standardbauelementen, insbesondere von markt­ üblichen ICs, eingesetzt, die mittels ein- oder mehrlagiger, auf dem Substrat aufgebrachten Schaltungsstrukturen verbun­ den sind. Derartige MCMs sollten, gehäust oder ungehäust, wie Einzelbauteile weiterverarbeitbar, d. h. in andere Systeme integrierbar sein. Dünnfilm-Substrate werden aus Kera­ mik hohe Güte oder aus Glas hergestellt und weisen vakuum­ technisch abgeschiedene und anschließend fototechnisch strukturierte Widerstands-, Dielektrikums- und Leitbahn­ schichten auf. Derartige Dünnfilm-Substrate zeichnen sich zwar im Vergleich zu den im Siebdruckverfahren hergestellten Dickschichtschaltungen durch höhere Qualitätsmerkmale (Verdrahtungsdichte, Präzision und Stabilität der in den Dünnfilm-Schaltungsstrukturen integrierten Bauelemente) aus, sind jedoch, abhängig von der Substratfläche, relativ ko­ stenaufwendig. Die Kosten eines Dünnfilm-Substrats betragen, bei gleicher Fläche, ein Vielfaches einer entsprechenden Dickfilmschaltung.
Bei den bisherigen, zur Integration in Leiterplatten vorge­ sehenen Multichip-Modulen werden die Anschlußelemente auf dem Keramik-Substrat angebracht. Um die unterschiedlichen thermischen Ausdehnungen zwischen der Substrat-Keramik und der Leiterplatte auszugleichen, werden hierzu die in der Hybridtechnik allgemein üblichen Anschlußkämme verwendet. Hierdurch wird jedoch die Gesamtfläche des Moduls ver­ größert, da die Anschlußkämme über die Substratfläche hin­ ausragen. Hinzu kommt, daß die Zahl der möglichen Anschlüsse für viele Anwendungen zu gering ist. Darüber hinaus können die relativ kostenaufwendigen Anschlußkämme leicht beim Hantieren beschädigt werden.
Aus der internationalen Anmeldung WO 92/11 654 A1 ist es be­ kannt, aus Kostengründen und zur Verbesserung der elektri­ schen Werte, einen einzelnen Chip auf einer Leiterplatte statt auf einem Keramikplättchen anzubonden. Insbesondere im Hinblick auf ein spezielles Umhäusungsverfahren wird dort ferner vorgeschlagen, die den Chip tragende Leiterplatte nicht wie üblich mittels Steckstiften in entsprechende Auf­ nahmelöcher einer Hauptleiterplatte einzudrücken, sondern auf der Rückseite der durchkontaktierten Träger-Leiterplatte Reflow-fähige Lotballungen vorzusehen. Der Chip wird dabei vorzugsweise direkt auf der Leiterplatte befestigt, er kann jedoch auch mittels eines Leitklebers fixiert sein. Um das mit zunehmender Größe des Einzelchips auftretende Problem einer unterschiedlichen thermischen Ausdehnung zwischen einem beiterplatten-Substrat aus Plastik und dem Silizium­ chip zu lösen, wird außerdem vorgeschlagen, zwischen dem Leitkleber des Chips und den Leiterbahnen der Träger-Leiter­ platte eine die mechanischen Druckkräfte verringernde metal­ lische Versteifungsschicht vorzusehen. Multichip-Module werden in der genannten Anmeldung nicht erwähnt.
Aus der US-PS 5,220,489 ist auch ein oberflächenmontierbares Chip-Modul bekannt, welches als Chip-Träger, auch ein Keramiksubstrat aufweisen kann, mit Bondverbindungen auf einer ersten Seite und Lotballungen auf der anderen Seite. Das Modul umfaßt mindestens ein weiteres diskretes Bauelement, das in einer zweiten Schaltungsebene direkt oberhalb des Chips angeordnet ist.
Aus IBM Technical Discl. Bull. Vol. 24, No. 12, May 1982, S. 6366-6369 ist es außerdem bekannt, Schnappdeckel für elektronische Bauelemente zu verwenden, während aus IBM Technical Discl. Bull. Vol. 31, No. 5, October 1988, S. 34-35, ein mit Weichgelverguß gefüllter Versteifungsrahmen bekannt ist. Schließlich ist aus JP 1-114 061 A in: Patents Abstracts of Japan, Seit. E, Vol. 13 (1989), Nr. 354 (E-802) ein weiteres Chip-Modul mit einer durchkontaktierten Leiterplatte bekannt.
Aufgabe der vorliegenden Erfindung ist es, ein auf Leiterplatten oberflächenmontierbares Multichip-Modul der eingangs genannten Art zu schaffen, welches wie ein Einzelanteil weiterverarbeitbar ist und dabei mechanisch stabil ist.
Erfindungsgemäß wird dies dadurch erreicht, daß bei einem Modul der eingangs genannten Art das Keramik-Substrat auf einer ersten Seite einer zum Modul gehörenden, Schaltungs­ strukturen aufweisenden Leiterplatte mittels eines flexiblen Klebers befestigt und mittels Bondverbindungen an die Schal­ tungsstrukturen kontaktiert ist, und daß die Anschlußelemen­ te durch auf der Rückseite der Leiterplatte angebrachte, annähernd kugelförmige Lotballungen gebildet sind, die über Durchkontaktierungen mit den Schaltungsstrukturen auf der ersten Seite der Leiterplatte verbunden sind.
Das erfindungsgemäße Modul ist insbesondere bei Verwendung von Zinn-Lotballungen SMD (Surface-Mounted-Device)-fähig. Vorteilhafterweise wird die Modulgröße durch die Anschluß­ elemente nicht vergrößert. Da die Lotballungen ohne weiteres ganz flächig aufgebracht werden können, ist zudem eine hohe Anschlußzahl erreichbar. Das Modul kann mit geringem Aufwand umhäust werden und ist damit gegenüber mechanischen Einflüs­ sen unempfindlich und zudem für die automatische Bestückung des Moduls in Hauptleiterplatten geeignet.
Um die Fläche des kostenaufwendigen Keramik-Substrats auf ein Minimum zu reduzieren, ist es vorteilhaft, die Wider­ stände des Moduls auf die Leiterplatte aufzudrucken und weitere passive Bauelemente ebenfalls nicht auf dem Keramik- Substrat, sondern auf der Leiterplatte anzuordnen. Weitere Ausgestaltungen der Erfindung sind in Unteransprüchen ge­ kennzeichnet.
Die Erfindung und weitere Vorteile werden nachfolgend an einem Ausführungsbeispiel anhand der einzigen Figur der Zeichnung, die schematisch und im Schnitt eine Seitenansicht eines erfindungsgemäßen Moduls zeigt, noch näher erläutert.
Das in der Figur dargestellte Modul kann mittels der Lotbal­ lungen 10 beispielsweise in einem Reflow-Ofen in eine Haupt­ leiterplatte eingelötet werden. Das hier beispielsweise unter Verwendung eines Dünnfilm-Substrats 13 aufgebaute Modul weist einschließlich seiner Schutzkappe 1 eine maxima­ le Bauteilhöhe von etwa 5 mm und Seitenabmessungen von bis zu 32 mm × 32 mm auf. In der Figur sind ganzflächig im gro­ ßen Raster von beispielsweise 2 mm auf der Rückseite der Leiterplatte 12 angebrachte Lotballungen 10 dargestellt. Es resultiert demnach auch bei grobem Raster eine große An­ schlußzahl, wodurch sich vorteilhafterweise die sonst übli­ chen sog. Fine-Pitch-Probleme vermeiden lassen.
Im in der Figur gezeigten Ausführungsbeispiel ist die Dünn­ film-Mehrlagenkeramik 13 ganz flächig mittels einer Schicht flexiblen Isolierklebers 2 auf die Leiterplatte 12 geklebt. Dieser handelsübliche flexible Isolierkleber 2 ist geeignet, die bei Erwärmung entstehenden mechanischen Spannungen, die bei einem Multichip-Modul aufgrund seiner Größe in viel stärkerem Maß als bei einem einzelnen Chip auftreten, auszu­ gleichen. Ein flexibler Leitkleber könnte, abgesehen von der schlechteren Flächenausnutzung, ebenso verwendet werden. Das Dünnfilm-Substrat 13 ist mittels Bondverbindungen 11 mit den in mehreren Lagen, einschließlich aufgedruckter und abgegli­ chener Widerstände, auf der Leiterplatte 12 vorhandenen Schaltungsstrukturen und Leitbahnen elektrisch verbunden. Außer dem Dünnfilm-Substrat 13 ist auf die Leiterplatte 12 ein passives Bauelement 4 leitend geklebt, während ein wei­ teres passives Bauelement 5 auf die Leiterplatte 12 gelötet ist. Alle auf der Oberseite der Leiterplatte 12 befindlichen Elemente sind über die Schaltungsstrukturen mit in der Figur nicht dargestellten Durchkontaktierungen verbunden, die die Verbindung zu den Lotballungen 10 auf der Rückseite herstel­ len.
Es ist vorteilhaft, daß Modul zum Schutz vor mechanischer Beschädigung und um die Hauptleiterplatten mit dem Modul automatisch bestücken zu können, auf dem größten Teil seiner Oberseite durch eine Schutzkappe 1 abzudecken. Diese kann beispielsweise aus Keramik oder Kunststoff bestehen und einfach aufgeklebt sein. Es ist jedoch auch möglich, daß die Schutzkappe durch einen insbesondere mit Weichgelverguß gefüllten, insbesondere gitterförmigen Versteifungsrahmen und durch einen darauf angebrachten Schnappdeckel gebildet ist.
Auf dem Dünnfilm-Substrat 13 können die Bauelemente 6, 8 beispielsweise leitend geklebt 7 oder wärmeleitend, aber isolierend geklebt 9 sein. Auch wenn das Modul insgesamt durch eine Schutzkappe 1 abgedeckt ist, kann es in einigen Fällen wünschenswert sein, auf dem Dünnfilm-Substrat 13 angeordnete Bauelemente 8 einzeln mittels einer Epoxidharz­ abdeckung 14 oder einer Plastik- oder Metallkappe zu umhäu­ sen. Auf dem Dünnfilm-Substrat 13 sind üblicherweise minde­ stens einlagige Schaltungsstrukturen aufgebracht, an die die auf dem Dünnfilm-Substrat 13 fixierten Bauelemente 6, 8 mittels Bondverbindungen 3 kontaktiert sind. Eine Minimierung der Substratfläche, also eine große Nutzenfaktorerhöhung, ist bei Beschränkung auf ein allein mittels Bonddrahttechnik kontaktiertes Dünnfilm-Substrat 13, auf dem selbst wiederum Bauelemente 6, 8 platzsparend, also wenn möglich ungehäust, durch Bondverbindungen oder in Flipchiptechnik ankontaktiert sind, erreichbar.

Claims (9)

1. Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit auf einem Dünnfilm- oder Dickschicht-Substrat fixierten elektronischen Bauelementen und mit SMD-fähigen Anschlußele­ menten, dadurch gekennzeichnet daß das Keramik-Substrat (13) auf einer ersten Seite einer zum Modul gehörenden, Schaltungsstrukturen aufweisenden Leiterplatte (12) mittels eines flexiblen Klebers (2) befe­ stigt und mittels Bondverbindungen (11) an die Schaltungs­ strukturen kontaktiert ist, und daß die Anschlußelemente durch auf der Rückseite der Leiterplatte (12) angebrachte, annähernd kugelförmige Lotballungen (10) gebildet sind, die über Durchkontaktierungen mit den Schaltungsstrukturen auf der ersten Seite der Leiterplatte (12) verbunden sind.
2. Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsstrukturen mindestens einlagig struktu­ rierte Leitbahn- und Widerstands-Schichten aufweisen, und daß auf ihnen außer dem Keramik-Substrat (13) mindestens ein weiteres diskretes Bauelement (4, 5) fixiert und angeschlos­ sen ist.
3. Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Modul auf im wesentlichen seiner ganzen ersten Seite derart durch eine Schutzkappe (1) abgedeckt ist, daß es automatisiert verarbeitbar ist.
4. Modul nach Anspruch 3, dadurch gekennzeichnet, daß die Schutzkappe (1) durch eine auf die erste Seite des Moduls geklebte Keramik- oder Kunststoffkappe gebildet ist.
5. Modul nach Anspruch 3, dadurch gekennzeichnet, daß die Schutzkappe (1) durch einen insbesondere mit Weich­ gelverguß gefüllten, insbesondere gitterförmigen Verstei­ fungsrahmen und durch einen darauf angebrachten Schnapp­ deckel gebildet ist.
6. Modul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß mindestens eines der auf dem Keramik-Substrat (13) oder auf der Leiterplatte (12) angeordneten Bauelemente (4, 5, 6, 8) einzeln mit einer Epoxidharzabdeckung (14) oder einer Plastik- oder Metallkappe versehen ist.
7. Modul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Lotballungen (10) aus Reflow-fähigem Zinn-Lotmate­ rial bestehen.
8. Modul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Lotballungen (10) auf der Rückseite der Leiterplatte (12) ganzflächig im Raster angebracht sind.
9. Modul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß auf dem Keramik-Substrat (13) mindestens einlagige Schaltungsstrukturen aufgebracht sind, an die die auf dem Substrat (13) fixierten Bauelemente (6, 8) mittels Bondver­ bindungen (3) oder in Flipchiptechnik kontaktiert sind.
DE4329696A 1993-09-02 1993-09-02 Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen Expired - Fee Related DE4329696C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4329696A DE4329696C2 (de) 1993-09-02 1993-09-02 Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
DE59404770T DE59404770D1 (de) 1993-09-02 1994-08-31 Auf Leiterplatten oberflächenmontierbares Multichip-Modul
EP94113641A EP0642166B1 (de) 1993-09-02 1994-08-31 Auf Leiterplatten oberflächenmontierbares Multichip-Modul
US08/723,287 US6154372A (en) 1993-09-02 1996-09-30 Multichip module for surface mounting on printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4329696A DE4329696C2 (de) 1993-09-02 1993-09-02 Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen

Publications (2)

Publication Number Publication Date
DE4329696A1 DE4329696A1 (de) 1995-03-09
DE4329696C2 true DE4329696C2 (de) 1995-07-06

Family

ID=6496708

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4329696A Expired - Fee Related DE4329696C2 (de) 1993-09-02 1993-09-02 Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
DE59404770T Expired - Fee Related DE59404770D1 (de) 1993-09-02 1994-08-31 Auf Leiterplatten oberflächenmontierbares Multichip-Modul

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59404770T Expired - Fee Related DE59404770D1 (de) 1993-09-02 1994-08-31 Auf Leiterplatten oberflächenmontierbares Multichip-Modul

Country Status (3)

Country Link
US (1) US6154372A (de)
EP (1) EP0642166B1 (de)
DE (2) DE4329696C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733047A1 (de) * 1997-07-31 1999-02-18 Fahrzeugklimaregelung Gmbh Regler für einen Elektromotor mit Regelschaltung und Leistungshalbleiter

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
DE19739591A1 (de) * 1997-09-10 1999-03-11 Wuerth Elektronik Gmbh & Co Kg Recyclingfähige Leiterplatte, bestehend aus einem Folien- und Trägersystem
NL1016260C2 (nl) * 2000-02-07 2001-08-08 Thales Nederland Bv Behuizing voor microgolfcomponenten.
DE10008340A1 (de) * 2000-02-23 2001-08-30 Siemens Ag Elektronische Flachbaugruppe für elektronische Geräte, insbesondere Kommunikationsendgeräte
US7057878B2 (en) * 2002-04-12 2006-06-06 Avx Corporation Discrete component array
US20040113127A1 (en) * 2002-12-17 2004-06-17 Min Gary Yonggang Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto
WO2004073065A1 (ja) * 2003-02-14 2004-08-26 Hitachi, Ltd. 半導体素子駆動用集積回路及び電力変換装置
DE102004033251B3 (de) * 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
EP1776002B1 (de) * 2004-07-30 2011-11-23 Murata Manufacturing Co., Ltd. Elektronisches verbundbauteil und verfahren zu seiner herstellung
FR2937765B1 (fr) * 2008-10-27 2010-12-17 Smart Packaging Solutions Sps Procede de montage de composants passifs sur un objet portable de faible epaisseur, et objet portable ainsi obtenu
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
JP7035014B2 (ja) 2016-08-12 2022-03-14 コーボ ユーエス，インコーポレイティド 性能が強化されたウェハレベルパッケージ
SG11201901194SA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
CN107275317B (zh) * 2017-05-24 2019-07-30 中国电子科技集团公司第二十九研究所 一种薄膜陶瓷电路三维堆叠结构
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
DE102019119118A1 (de) 2019-07-15 2021-01-21 Infineon Technologies Ag Halbleitergehäuse, halbleiteranordnung und verfahren zur herstellung eines halbleitergehäuses
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709301A (en) * 1985-09-05 1987-11-24 Nec Corporation Package
DE3784213T2 (de) * 1986-10-29 1993-06-03 Toshiba Kawasaki Kk Elektronischer apparat mit einem keramischen substrat.
JPH0292345A (ja) * 1988-09-27 1990-04-03 Toshiba Corp 超音波診断装置
JP2535739B2 (ja) * 1989-01-11 1996-09-18 工業技術院長 パッケ−ジの製造方法
JPH0821645B2 (ja) * 1989-02-10 1996-03-04 株式会社日立製作所 高周波ビデオ増幅装置
EP0402793B1 (de) * 1989-06-15 1997-04-09 Sanyo Electric Co., Ltd. Integrierte Hybridschaltungsanordnung
JPH0821648B2 (ja) * 1989-06-20 1996-03-04 三菱マテリアル株式会社 厚膜技術により形成されたピンレスグリッドアレイ電極構造
US5045914A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device
JP2841822B2 (ja) * 1990-10-15 1998-12-24 日本電気株式会社 混成集積回路の製造方法
KR970011619B1 (ko) * 1990-12-21 1997-07-12 모토로라 인코포레이티드 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
JPH06104379A (ja) * 1992-09-21 1994-04-15 Toshiba Corp マルチチップモジュール
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
JP3638173B2 (ja) * 1996-03-27 2005-04-13 本田技研工業株式会社 マイクロ波回路用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19733047A1 (de) * 1997-07-31 1999-02-18 Fahrzeugklimaregelung Gmbh Regler für einen Elektromotor mit Regelschaltung und Leistungshalbleiter

Also Published As

Publication number Publication date
EP0642166A2 (de) 1995-03-08
US6154372A (en) 2000-11-28
EP0642166B1 (de) 1997-12-10
EP0642166A3 (de) 1995-04-05
DE59404770D1 (de) 1998-01-22
DE4329696A1 (de) 1995-03-09

Similar Documents

Publication Publication Date Title
DE4329696C2 (de) Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE60132162T2 (de) Gestapeltes Leistungsverstärkermodul
EP0855090B1 (de) Multichipmodul
DE60202425T2 (de) Hochfrequenz-Halbleiter-Vorrichtung
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE69735157T2 (de) Kugelmatrixmodul
DE69433736T2 (de) Mehrchipmodul
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP1192841B1 (de) Intelligentes leistungsmodul
DE19756818A1 (de) Mehrlagen-Leiterplatte
DE19509441A1 (de) Hybrid-integrierte Leistungsschaltungsvorrichtung
DE102006062919A1 (de) Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie
DE19924993A1 (de) Intelligentes Leistungsmodul in Sandwich-Bauweise
EP0376100B1 (de) Verfahren und Leiterplatte zum Montieren eines Halbleiter-Bauelements
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE102020120314A1 (de) Semiflex Komponententräger mit einem dielektrischen Material, welches eine eingebettete Komponente umgibt und einen lokal reduzierten E-Modul hat
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE4235517C2 (de) Halbleiteranordnung in Modulbauweise
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
US5736784A (en) Variable-width lead interconnection structure and method
DE19924994A1 (de) Intelligentes Leistungsmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee