DE4331798A1 - Verfahren zur Herstellung von mikromechanischen Bauelementen - Google Patents

Verfahren zur Herstellung von mikromechanischen Bauelementen

Info

Publication number
DE4331798A1
DE4331798A1 DE4331798A DE4331798A DE4331798A1 DE 4331798 A1 DE4331798 A1 DE 4331798A1 DE 4331798 A DE4331798 A DE 4331798A DE 4331798 A DE4331798 A DE 4331798A DE 4331798 A1 DE4331798 A1 DE 4331798A1
Authority
DE
Germany
Prior art keywords
silicon
layer
silicon layer
doping
anodization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4331798A
Other languages
English (en)
Other versions
DE4331798B4 (de
Inventor
Gerhard Dr Benz
Jiri Dr Ing Dr Marek
Martin Dr Ing Dr Willmann
Frank Dipl Phys Dr Bantien
Horst Dipl Phys Dr Muenzel
Franz Dr Laermer
Michael Dr Ing Dr Offenberg
Andrea Schilp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4331798A priority Critical patent/DE4331798B4/de
Priority to JP6223501A priority patent/JPH07153973A/ja
Priority to US08/308,245 priority patent/US5542558A/en
Publication of DE4331798A1 publication Critical patent/DE4331798A1/de
Application granted granted Critical
Publication of DE4331798B4 publication Critical patent/DE4331798B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/96Porous semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Formation Of Insulating Films (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Herstellung von mikromechanischen Bauelementen nach der Gattung des Hauptanspruchs.
Aus der Patentanmeldung P 40 00 903 ist bereits ein Verfahren zur Herstellung von mikromechanischen Beschleunigungssensoren bekannt, bei dem aus einem zweischichtigen Träger eine Schwingungszunge in der oberen Schicht herausgeätzt wird. Durch Anlegen eines elek­ trischen Potentials kann die Biegezunge bei der Ätzung des unterhalb der Biegezunge angeordneten Substrats vor einem Ätzangriff geschützt werden, so daß die Biegezunge unterätzt werden kann.
Aus der WO 91/03074 ist ein Verfahren bekannt, bei dem Gräben einge­ bracht und die Seitenwände dieser Gräben mit einem Siliziumoxid be­ deckt werden. Der Boden der Gräben ist nicht mit Oxid bedeckt, und wird so als Ausgangspunkt für eine Unterätzung der durch die Gräben gebildeten Strukturen genutzt.
Aus dem Artikel von Lang et al. (Application of porous Silicon as a Sacrificial Layer, The 7th International Conference on Solid-State Sensors and Actuators, 6/93, Seite 202) ist ein Verfahren zur Unterätzung von Siliziumstrukturen durch Anodisieren bekannt.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß die Anodisierung von Silizium mit vielen anderen Prozessen der Halbleiterelektronik kompatibel ist. Infolgedessen lassen sich völlig neuartige mikro­ mechanische Bauelemente erzeugen bzw. die Herstellung von bereits bekannten mikromechanischen Bauelementen kann vereinfacht werden. Durch die Verwendung von mehrschichtigen Substraten läßt sich eine besonders exakte Dimensionskontrolle der unterätzten Bereiche und der Strukturen erzielen. Durch die Dotierstoffkonzentration läßt sich das Anodisierungsverhalten von sehr schnell anodisierend bis fast gar nicht anodisierend beeinflussen.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind weitere vorteilhafte Weiterbildungen und Verbesserungen des im unab­ hängigen Anspruch angegebenen Verfahrens möglich. In Abhängigkeit vom Anodisierungspotential kann das Silizium entweder abgetragen oder in poröses Silizium umgewandelt werden, welches dann in einem weiteren Verfahrensschritt entfernt wird. Es steht somit eine Viel­ zahl von möglichen Ätzverfahren zur Verfügung, die jeweils in Ab­ hängigkeit von den sonstigen Erfordernissen der Struktur bzw. des Herstellungsverfahrens genutzt werden können. Besonders einfach er­ folgt die Anodisierung in Flußsäure, wobei sich dieses Anodi­ sierungsmittel auch problemlos in Verbindung mit Schaltungen der Halbleiterelektronik verwenden läßt. Insbesondere ist es möglich, bereits fertiggestellte Schaltkreise durch eine einfache Abdeckung mit Fotolack vor dem Angriff der Flußsäure zu schützen. Mit einem zweischichtigen Substrat lassen sich die mikromechanischen Bau­ elemente besonders einfach erzeugen. Durch die Verwendung einer weiteren Schicht lassen sich die geometrischen Dimensionen des mikromechanischen Bauelements exakt kontrollieren. Weiterhin sind derartige mehrschichtige Substrate auch zur Aufnahme von standardmäßigen Schaltkreiselementen geeignet und die Prozeß­ schritte zur Herstellung der Schaltkreise können auch zur Her­ stellung der mikromechanischen Bauelemente genutzt werden. Dabei können auch Mehrschichtsubstrate mit einer vergrabenen Isolations­ schicht genutzt werden, die die Herstellung von besonders un­ empfindlichen Schaltkreisen erlauben. Die Anodisierung kann be­ sonders einfach durch Kontaktierung auf der dem Ätzmedium abge­ wandten Seite des Mehrschichtsubstrats erfolgen.
Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen darge­ stellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die Fig. 1 bis 3 ein erstes Ausführungsbeispiel des er­ findungsgemäßen Verfahrens, und die Fig. 4 und 5 jeweils ein weiteres Ausführungsbeispiel.
Beschreibung der Ausführungsbeispiele
In den Fig. 1 bis 3 wird ein erstes Ausführungsbeispiel für das erfindungsgemäße Verfahren gezeigt. In der Fig. 1 wird ein mehr­ schichtiges Substrat mit einer oberen Siliziumschicht 1 (Deck­ schicht), einer unteren Siliziumschicht 2 (Substrat) und einer weiteren Siliziumschicht 3 (Buried Layer) gezeigt. Die Herstellung eines derartigen mehrschichtigen Substrats ist beispielsweise aus der Herstellung von Bipolarschaltkreisen gut bekannt. Dazu werden zunächst in einem Siliziumsubstrat 2 durch Implantation oder Diffusion Dotierstoffe für den Buried Layer eingebracht. Durch eine Epitaxie oder einen anderen geeigneten Prozeß wird dann auf der Oberseite eine Deckschicht 1 erzeugt. Beispielsweise ist es auch denkbar, für die Deckschicht 1 durch Verbindungsprozesse (Bonden) eine dünne Siliziumplatte aufzubringen.
Durch einen geeigneten Ätzprozeß werden nun, wie in der Fig. 2 ge­ zeigt, Gräben 5 eingebracht, die eine Struktur 6 definieren. Die Strukturen 6 können jedoch auch durch additive Prozesse erzeugt werden, bei denen auf der weiteren Siliziumschicht 3 Strukturen hin­ zugefügt werden. In einem weiteren Prozeßschritt (Fig. 3) werden nun die Strukturen 6 unterätzt, d. h. der unter den Strukturen 6 an­ geordnete Buried Layer 3 wird entfernt. Bei dem erfindungsgemäßen Verfahren wird zur Freilegung, d. h. der Unterätzung der zuvor er­ zeugten Siliziumstrukturen 6 Gebrauch gemacht vom elektrochemischen Ätzverhalten verdünnter wäßriger Flußsäurelösungen, die gegebenen­ falls gepuffert sein können mit Zusätzen wie Ammonium(bi)fluorid, Ammoniumacetat, Essigsäure oder einer geeigneten Mischung aus diesen Komponenten.
Beim Anodisieren von Silizium in wäßriger (gepufferter oder unge­ pufferter) Flußsäurelösung bei verschiedenen angelegten elektrischen Anodisierungspotentialen und daraus resultierenden Anodisierungs­ stromdichten gibt es drei Bereiche mit unterschiedlichem Ätzver­ halten: in einem ersten Bereich mit betragsmäßig relativ niedrigen elektrischen Anodisierungspotentialen und einer exponentiellen Strom-/Spannungscharakteristik wird an der mit der Ätzlösung in Kontakt stehenden Siliziumoberfläche ganz flächig poröses Silizium gebildet. Die Eigenschaften des beim Anodisieren erzeugten porösen Siliziums hängen wesentlich von der HF-Konzentration, der Anodisierungsstromdichte und der Silizium­ dotierung ab. Mit betragsmäßig wachsendem angelegtem elektrischen Potential d. h. zunehmender Stromdichte geht die Strom­ dichte/Spannungscharakteristik in einen flacheren, annähernd linearen Verlauf über. In diesem Kennlinienbereich wird die Wafer­ oberfläche nur noch teilweise in poröses Silizium umgewandelt, andere Teile der Oberfläche werden bereits "normal" geätzt. Bei noch höheren Anodisierungspotentialen sättigt die Stromdichte und die gesamte Waferoberfläche wird geätzt, wobei ein polierender Effekt zutage tritt (Elektropolitur). Für niedrige HF-Konzentrationen tritt Sättigung der Anodisierungsstromdichte und damit Elektropolitur bereits bei kleinen Werten ein, wachsende HF-Konzentration ver­ schiebt die Stromsättigung zu größeren Werten und begünstigt die Entstehung von porösem Silizium.
Die beschriebenen Effekte sind darüber hinaus in hohem Maße abhängig von der Siliziumdotierung. Bei identischem angelegten Anodisierungs­ potential werden bevorzugt p⁺- und n⁺-Bereiche (Dotierung <10¹⁷cm-3) in poröses Silizium verwandelt bzw. aufgelöst, deut­ lich langsamer p⁻-Siliziumbereiche und extrem langsam n⁻-Bereiche (Dotierung <10¹⁶cm-3). Damit können Opferschichten höherer Dotierung selektiv zu Siliziumbereichen niedrigerer Dotierung oder bevorzugt n⁻-Dotierung letztendlich aufgelöst werden.
Zum Freiätzen der Strukturen wird der Siliziumwafer rückseitig in geeigneter Weise (über den Elektrolyten oder über einen metallischen Kontakt) mit einem anodischen Potential kontaktiert, während die gegebenenfalls an erforderlicher Stelle geeignet passivierte Vorder­ seite (z. B. durch Photoresist) einer wäßrigen Flußsäurelösung aus­ gesetzt wird, in die eine geeignete Gegenelektrode (z. B. Palladium oder Platin) taucht.
Dabei wird die höherdotierte vergrabene Siliziumschicht bzw. die vergrabenen höherdotierten Siliziumbereiche selektiv zu den niedrig­ dotierten Bereichen darüber und darunter und besonders selektiv gegenüber n⁻-Silizium je nach Höhe des angelegten Anodisierungs­ potentials/der dadurch bewirkten Anodisierungsstromdichte bzw. der HF-Konzentration
  • - aufgelöst, die niedrigdotierten Strukturen also unmittelbar freigeätzt, oder
  • - in poröses Silizium verwandelt.
Damit ist sowohl eine vertikale als auch eine laterale Dimensions­ kontrolle (bei Einsatz lokal begrenzter höherer Dotierungskon­ zentrationen durch maskierte Diffusion bzw. Ionenimplantation) der aufgelösten oder umgewandelten Bereiche gegeben.
Wird das Anodisierungspotential bzw. die dadurch bewirkte Anodi­ sierungsstromdichte so niedrig gewählt, daß eine Umwandlung in poröses Silizium erfolgt, so kann letzteres anschließend sehr schnell selektiv thermisch oxidiert werden. Der vergrabene anodi­ sierte Bereich wird also in ein vergrabenes Oxid umgewandelt. Dazu wird das Silizium bei Temperaturen von ca. 800°-1100°C einem wasser­ haltigen und sauerstoffhaltigen Gas ausgesetzt. Der so behandelte Wafer kann bei Bedarf nachfolgend noch weiteren Hochtemperatur­ prozeßschritten unterworfen werden, um z. B. seine Dotierung zu ver­ ändern (Hochtemperaturdiffusion). Das gebildete Oxid kann später mit HF selektiv aufgelöst werden.
Alternativ kann das erzeugte poröse Silizium, wenn die selektive Umwandlung unter den freizulegenden Strukturen abgeschlossen ist, auch durch kurzzeitige Erhöhung des Anodisierungspotentials/der Anodisierungsstromdichte bis in den Elektropoliturbereich hinein sehr schnell aufgelöst werden.
Alternativ ist es möglich, das unter den freizulegenden Strukturen selektiv erzeugte poröse Silizium sehr schnell und selektiv aufzu­ lösen in:
  • - alkalischen (NaOH, KOH) oder ammoniakalischen (NH₄OH, TMAH) wäßrigen Lösungen, die vorzugsweise kalt eingesetzt werden können
  • - Lösungen von wäßriger Flußsäure (HF) und einem Oxidationsmittel wie H₂O₂ oder HNO₃ oder HClO₃, oder K₂Cr₂O₇ oder CrO₃, gegebenenfalls mit Zusatz von Puffern (z. B. CH₃COOH)
  • - einem Dampfgemisch von HF und HNO₃ oder HF und H₂O₂.
Wird der Anodisierungsvorgang insgesamt bei hohem Anodisierungs­ potential, d. h. im Elektropoliturbereich durchgeführt, so erfolgt unmittelbar eine Auflösung ohne vorherige Ausbildung von porösem Silizium bei evtl. verminderter Dotierungsselektivität.
Die angegebenen Prozeßabfolgen führen letztlich allesamt zu freien Strukturen auf der Wafervorderseite. Besonders vorteilhaft können dabei Strukturen aus einkristallinem Silizium hergestellt werden, so daß die hervorragenden mechanischen Eigenschaften von einkri­ stallinem Silizium genutzt werden können. Weiterhin kann in eine solche Siliziumschicht eine elektronische Schaltung integriert werden.
Geeignete Dotierungsschichtfolgen für den beschriebenen Prozeß sind nachfolgend aufgelistet.
Die ersten beiden Dotierungsschichtfolgen entsprechen sowohl in ihrer Reihenfolge als auch in ihren Dotierungskonzentrationen bei Bipolarprozessen üblichen Waferaufbauten und sind damit besonders vorteilhaft. Bei vergrabenem n⁺-Layer in einem p-Substrat tritt eine nahezu perfekte Begrenzung des Anodisierungsvorgangs auf die n⁺-Gebiete ein, indem der Anodisierungsvorgang in den n-Dotierungsausläufern mit abnehmender n-Dotierstoffkonzentration bis zum völligen Stillstand gebremst wird (Bereich des p-n-Übergangs stellt für den Prozeß eine unüberwindliche Barriere dar).
Das elektrische Potential wird von der Waferrückseite nicht von der Wafervorderseite wie beim elektrochemischen Ätzen in alkalischen Ätzmedien (pn-Ätzstopptechnik) angelegt. Der elektrische Rückseiten­ kontakt kann über den Elektrolyten selbst geschehen, indem der Wafer zwischen zwei Elektrodenplatten in die Lösung getaucht wird, oder man verwendet eine metallisierte Waferrückseite. Im letzteren Fall kann die metallisierte Waferrückseite mit dem elektrischen Kontakt entweder durch polymeres Material (z. B. Photoresist) oder durch Ein­ satz einer Ätzdose gegen verdünnte Flußsäurelösung zuverlässig ge­ schützt werden. Der Schutz eines vorderseitigen Kontakts beim Ätzen in alkalischen Medien nach der konventionellen Technik ist dagegen nur schwer möglich.
Die maßgeblichen auftretenden pn-Übergange (Dioden) sind in Vor­ wärtsrichtung gepolt, nicht in Sperrichtung; anders als beim elektrochemischen Ätzstopp in alkalischen Medien schaden allfällige Sperrschichtdefekte in den großflächigen pn-Übergängen nicht. Ins­ besondere ist es mit dieser Technik möglich, vergrabene, nicht un­ mittelbar einer elektrischen Kontaktierung zugängliche Opferschicht­ bereiche über das entsprechend vorgespannte Substrat auf Anodi­ sierungspotential zu legen.
In der Fig. 4 wird ein weiteres Ausführungsbeispiel des erfindungs­ gemäßen Verfahrens gezeigt. Das in Fig. 4 gezeigte Mehrschichtsubstrat weist nur eine obere Siliziumschicht und eine untere Siliziumschicht 2 auf. In die obere Siliziumschicht 1 sind wiederum Gräben 5 eingebracht, die eine Struktur 6 definieren. Die Dotierung der oberen Deckschicht 1 ist vergleichsweise gering. Wird nun dieses mehrschichtige Substrat über die Gräben 5 mit einer Anodisierungslösung beaufschlagt und ein entsprechendes Potential angelegt, so wird ein Bereich 2′ unterhalb der Gräben und unterhalb der Strukturen 6 anodisiert. Bei einem entsprechenden Potential kann dabei der Bereich 2′ beim Anodisierungsschritt entfernt werden. Ebensogut ist es möglich, daß der Bereich 2′ in poröses Silizium umgewandelt wird. Dieses poröse Silizium kann dann wieder selektiv gegen das restliche Silizium geätzt werden oder aber in ein Siliziumoxid umgewandelt werden, welches anschließend geätzt wird. Es ist somit auch möglich, das erfindungsgemäße Verfahren auch bei mehrschichtigen Substraten zu nutzen, die nur eine obere Silizium­ schicht und eine untere Siliziumschicht 2 aufweisen. Wichtig ist dabei nur, daß die obere Siliziumschicht 1 eine Dotierung von weniger als 10¹⁶cm-3 aufweist. Ist die obere Siliziumschicht vom p-Typ, so muß die untere Siliziumschicht eine Dotierung von mehr als 10¹⁷cm-3 aufweisen. Ist die obere Siliziumschicht vom n-Typ, kann die untere Siliziumschicht eine p-Standarddotierung oder eine n⁺ oder p⁺-Dotierung von mehr als 10¹⁷cm-3 oder höher auf­ weisen (möglich sind hier p-p⁺; n-p; n-p⁺; n-n⁺; p-n⁺).
In der Fig. 5 wird ein weiteres Ausführungsbeispiel des erfindungs­ gemäßen Verfahrens gezeigt, das von einem mehrschichtigen Substrat, bestehend aus einer oberen Siliziumschicht 1, einer unteren Siliziumschicht 2, und einer zwischen diesen Siliziumschichten ange­ ordneten Isolationsschicht 4 (SOI-Waferaufbau) ausgeht. In die obere Siliziumschicht 1 wird wiederum durch Einbringen von Gräben 5 eine Struktur 6 erzeugt. Dabei kann die Isolationsschicht 4 auch dazu genutzt werden, die Tiefe der eingebrachten Gräben 5 exakt zu kontrollieren. Es wird somit eine besonders exakte Kontrolle der geometrischen Abmessungen der Struk­ turen 6 erreicht. Vor der Unterätzung muß nun die Isolationsschicht 4 entfernt werden. Ein geeignetes Material für diese Isolations­ schicht ist beispielsweise Siliziumoxid, welches bei der Verwendung von Flußsäure als Anodisierungslösung von selbst beim Eintauchen des mehrschichtigen Substrats geätzt wird, so daß ein eigener Prozeß­ schritt zur Entfernung dieser Isolationsschicht 4 entfällt. Nach oder während dem Entfernen der Isolationsschicht 4 unterhalb der Gräben 5 erfolgt die weitere Bearbeitung analog wie bei der Fig. 4 beschrieben. Ebenso kann das in der Fig. 5 verwendete mehr­ schichtige Substrat mit einer Isolationsschicht 4 auch in Verbindung mit einem Buried Layer verwendet werden.

Claims (12)

1. Verfahren zur Herstellung von mikromechanischen Bauelementen, bei dem eine Struktur (6) auf einer Siliziumschicht erzeugt wird, die durch einen weiteren Schritt unterätzt wird, wobei zur Unterätzung die Anodisierung von Silizium genutzt wird, dadurch gekennzeichnet, daß die eingebrachte Struktur (6) mindestens teilweise aus Silizium einer bestimmten Dotierung besteht, daß unterhalb der Struktur (6) eine Siliziumschicht mit einer höheren Dotierung angeordnet ist und daß überwiegend die Schicht mit der höheren Dotierung anodisiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierstoffkonzentration der schwächer dotierten Schicht geringer als 1×10¹⁶cm-3 und die Dotierstoffkonzentration der höher dotierten Schicht höher als 1×10¹⁷cm-3 ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Anodisierung ein Potential an das Silizium angelegt wird, so daß das Silizium abgetragen wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Anodisierung ein Potential angelegt wird, so daß das Silizium in poröses Silizium umgewandelt wird, und daß das poröse Silizium in einem weiteren Verfahrensschritt entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das poröse Silizium durch einen Ätzprozeß, der poröses Silizium schneller ätzt als massives Silizium, entfernt wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das poröse Silizium in Siliziumoxid umgewandelt wird und dann das Siliziumoxid entfernt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß als Anodisierungsmittel Flußsäure verwendet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß das mehrschichtige Substrat (10) eine obere (1) und eine untere (2) Siliziumschicht aufweist, daß die Struktur (6) in die obere Siliziumschicht (1) eingebracht wird, und daß die Unterätzung in der unteren Schicht (2) erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, daß das mehrschichtige Substrat (10) eine obere (1) und eine untere (2) Siliziumschicht, mit einer dazwischen angeordneten weiteren Siliziumschicht (3) aufweist, daß die Struktur (6) in die obere Siliziumschicht (1) eingebracht wird, und daß die Unterätzung in der weiteren Siliziumschicht (3) erfolgt.
10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekenn­ zeichnet, daß zwischen der oberen (1) und unteren (2) Silizium­ schicht eine Siliziumoxidschicht (4) angeordnet ist, die nach dem Einbringen der Gräben (5) mindestens im Bereich der Gräben (5) ent­ fernt wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekenn­ zeichnet, daß die oberen Siliziumschicht (1) eine n-Dotierung und die untere Siliziumschicht (2) eine p-Dotierung aufweist.
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die obere Siliziumschicht (1) einkristallin ist.
DE4331798A 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen Expired - Lifetime DE4331798B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4331798A DE4331798B4 (de) 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen
JP6223501A JPH07153973A (ja) 1993-09-18 1994-09-19 マイクロメカニカル構成素子の製造方法
US08/308,245 US5542558A (en) 1993-09-18 1994-09-19 Method for manufacturing micro-mechanical components using selective anodization of silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4331798A DE4331798B4 (de) 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen

Publications (2)

Publication Number Publication Date
DE4331798A1 true DE4331798A1 (de) 1995-03-23
DE4331798B4 DE4331798B4 (de) 2004-08-26

Family

ID=6498052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4331798A Expired - Lifetime DE4331798B4 (de) 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen

Country Status (3)

Country Link
US (1) US5542558A (de)
JP (1) JPH07153973A (de)
DE (1) DE4331798B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0987743A1 (de) * 1997-06-06 2000-03-22 Kabushiki Kaisha Tokai Rika Denki Seisakusho Halbleiteranordnung und anodisierungsverfahren für derselben
DE19921863B4 (de) * 1998-05-11 2010-01-07 DENSO CORPORATION, Kariya-shi Halbleitersensor für eine dynamische Größe mit Elektroden in einer Rahmenstruktur
DE19616970B4 (de) * 1996-04-27 2012-04-12 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
DE19843984B4 (de) * 1998-09-25 2013-10-24 Robert Bosch Gmbh Verfahren zur Herstellung von Strahlungssensoren

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017811A (en) * 1993-09-09 2000-01-25 The United States Of America As Represented By The Secretary Of The Navy Method of making improved electrical contact to porous silicon
JP3305516B2 (ja) * 1994-10-31 2002-07-22 株式会社東海理化電機製作所 静電容量式加速度センサ及びその製造方法
US5736430A (en) * 1995-06-07 1998-04-07 Ssi Technologies, Inc. Transducer having a silicon diaphragm and method for forming same
FR2736205B1 (fr) * 1995-06-30 1997-09-19 Motorola Semiconducteurs Dispositif detecteur a semiconducteur et son procede de formation
US5706041A (en) * 1996-03-04 1998-01-06 Xerox Corporation Thermal ink-jet printhead with a suspended heating element in each ejector
TW375744B (en) * 1996-12-10 1999-12-01 Heraeus Electro Nite Int Resistor having at least two coupled contact springs arranged on a ceramic base and process for the same
EP0895276A1 (de) * 1997-07-31 1999-02-03 STMicroelectronics S.r.l. Verfahren zum Herstellen integrierter Mikrostrukturen von Einkristall-Halbleitermaterialien
JPH11103074A (ja) * 1997-09-29 1999-04-13 Tokai Rika Co Ltd シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
US6287885B1 (en) 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
US6238581B1 (en) * 1998-12-18 2001-05-29 Eastman Kodak Company Process for manufacturing an electro-mechanical grating device
US6444138B1 (en) * 1999-06-16 2002-09-03 James E. Moon Method of fabricating microelectromechanical and microfluidic devices
US6797591B1 (en) * 2000-09-14 2004-09-28 Analog Devices, Inc. Method for forming a semiconductor device and a semiconductor device formed by the method
US6479315B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
DE10064494A1 (de) * 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US6582985B2 (en) * 2000-12-27 2003-06-24 Honeywell International Inc. SOI/glass process for forming thin silicon micromachined structures
US6808956B2 (en) 2000-12-27 2004-10-26 Honeywell International Inc. Thin micromachined structures
DE10117486A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Verfahren zur Herstelung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
DE10118568A1 (de) * 2001-04-14 2002-10-17 Bosch Gmbh Robert Verfahren zum Erzeugen von optisch transparenten Bereichen in einem Siliziumsubstrat
US20040240034A1 (en) * 2001-11-30 2004-12-02 Scharf Bruce R. Diffraction compensation using a patterned reflector
DE10244785A1 (de) * 2002-09-26 2004-04-08 Robert Bosch Gmbh Verfahren und mikromechanisches Bauelement
DE10244786A1 (de) * 2002-09-26 2004-04-08 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren
US7094621B2 (en) * 2003-03-05 2006-08-22 Jbcr Innovations, L.L.P. Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices
FR2857002B1 (fr) * 2003-07-04 2005-10-21 Commissariat Energie Atomique Procede de desolidarisation d'une couche utile et composant obtenu par ce procede
JP4815623B2 (ja) * 2007-09-07 2011-11-16 三菱電機株式会社 高周波受動素子およびその製造方法
CN102689870B (zh) * 2012-05-15 2015-04-15 清华大学 一种可直接光刻图形化的纳米多孔材料及其制备方法
US9006109B2 (en) * 2013-03-27 2015-04-14 Infineon Technologies Ag Semiconductor devices and methods for manufacturing semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226091A2 (de) * 1985-12-17 1987-06-24 Texas Instruments Incorporated Isolationsstruktur für Halbleiter mit Gruben und Oxidation einer vergrabenen Schicht aus anodisiertem Silizium
DE4016472C2 (de) * 1990-05-22 1992-04-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4126954C2 (de) * 1991-08-14 1994-05-05 Fraunhofer Ges Forschung Verwendung einer mikroporösen Siliziumstruktur als photolumineszente Struktur

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130038A (ja) * 1984-07-23 1986-02-12 Nec Corp エツチングの方法
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
DE3879771D1 (de) * 1987-05-27 1993-05-06 Siemens Ag Aetzverfahren zum erzeugen von lochoeffnungen oder graeben in n-dotiertem silizium.
US4966663A (en) * 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
US5006487A (en) * 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
DE4000496A1 (de) * 1989-08-17 1991-02-21 Bosch Gmbh Robert Verfahren zur strukturierung eines halbleiterkoerpers
DE4000903C1 (de) * 1990-01-15 1990-08-09 Robert Bosch Gmbh, 7000 Stuttgart, De
US4995954A (en) * 1990-02-12 1991-02-26 The United States Of America As Represented By The Department Of Energy Porous siliconformation and etching process for use in silicon micromachining
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
CN1027011C (zh) * 1990-07-12 1994-12-14 涂相征 一种硅梁压阻加速度传感器及其制造方法
US5277769A (en) * 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226091A2 (de) * 1985-12-17 1987-06-24 Texas Instruments Incorporated Isolationsstruktur für Halbleiter mit Gruben und Oxidation einer vergrabenen Schicht aus anodisiertem Silizium
DE4016472C2 (de) * 1990-05-22 1992-04-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4126954C2 (de) * 1991-08-14 1994-05-05 Fraunhofer Ges Forschung Verwendung einer mikroporösen Siliziumstruktur als photolumineszente Struktur

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 60-92671 (A), In: Patent Abstracts of Japan *
US-Z.: IEEE Electron Device Letters, Vol. 11, No. 12, Dec. 1990, S. 588-589 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19616970B4 (de) * 1996-04-27 2012-04-12 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
EP0987743A1 (de) * 1997-06-06 2000-03-22 Kabushiki Kaisha Tokai Rika Denki Seisakusho Halbleiteranordnung und anodisierungsverfahren für derselben
EP0987743A4 (de) * 1997-06-06 2000-07-19 Tokai Rika Co Ltd Halbleiteranordnung und anodisierungsverfahren für derselben
US6362079B1 (en) 1997-06-06 2002-03-26 Kabushiki Kaisha Tokai Rika Denki Seisakusho Semiconductor device and method of anodization for the semiconductor device
DE19921863B4 (de) * 1998-05-11 2010-01-07 DENSO CORPORATION, Kariya-shi Halbleitersensor für eine dynamische Größe mit Elektroden in einer Rahmenstruktur
DE19843984B4 (de) * 1998-09-25 2013-10-24 Robert Bosch Gmbh Verfahren zur Herstellung von Strahlungssensoren

Also Published As

Publication number Publication date
US5542558A (en) 1996-08-06
DE4331798B4 (de) 2004-08-26
JPH07153973A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
DE4331798B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE4016472C2 (de)
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
DE19756849A1 (de) Halbleitermikromaschine und Herstellungsverfahren dafür
DE2615754C2 (de)
DE4318466B4 (de) Verfahren zur Herstellung eines mikromechanischen Sensors
EP0367750A2 (de) Verfahren zur Herstellung einer Siliziummenbran mit kontrollierter Spannung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE4030466C2 (de) Piezo-Widerstandsvorrichtung
DE4003473C2 (de)
DE1963162B2 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE4106933B4 (de) Strukturierungsverfahren
EP0621355A2 (de) Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
EP0626100B1 (de) Verfahren zur herstellung einer halbleiterstruktur
EP1079435A1 (de) Verfahren zur Herstellung integrierter Sensoren
DE10348908B4 (de) Verfahren zur Herstellung eines Mikrosystems mit integrierter Schaltung und mikromechanischem Bauteil
DE3400590C2 (de) Verfahren zur Herstellung von Isolationsbereichen in einer Halbleitervorrichtung
DE102007002273A1 (de) Verfahren zur Herstellung eines Bauteils und Sensorelement
DE102009014507B4 (de) Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
DE10040458B4 (de) Vertikaler Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE19616970B4 (de) Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right