DE4344811A1

DE4344811A1 - Gittercodierte Modulationsvorrichtung

Info

Publication number: DE4344811A1
Application number: DE4344811A
Authority: DE
Inventors: Hyun-Woo Park; Jun-Jin Gong; Tak-Hun Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1992-12-31
Filing date: 1993-12-28
Publication date: 1994-07-07
Anticipated expiration: 2013-12-29
Also published as: GB2274047A; FR2700226B1; DE4344811B4; JPH0715356A; FR2700226A1; KR940017263A; GB2274047B; KR100195177B1; GB9326049D0; US5537430A

Description

Die Erfindung betrifft eine trellis- oder gittercodier te Modulationsvorrichtung (TCM) und insbesondere eine Vor richtung, die ein codiertes Signal erzeugt, das Fehler kor rigieren kann, die während der magnetischen Aufzeichnung und Wiedergabe eines Signals erzeugt werden, und die das codier te Signal in digitale Daten mit entsprechender Amplitude und Phase umwandelt.

In Gottfried Ungerboeck "Trellis-coded Modulation with Redundant Signal Sets, Part I: Introduction" in IEEE Commu nications Magazine, Februar 1987, Seiten 5-21, ist eine TCM- Vorrichtung bereits beschrieben.

Fig. 15 der zugehörigen Zeichnung zeigt ein Block schaltbild eines Codierers für einen nichtlinearen TCM-Code mit acht Zuständen und einem 32-CROSS-Signalvorrat. Der Codierer besteht aus einer Datenquelle 110, einem Faltungs codierer 120, einem Teilmengenwähler 130, einem Signalpunkt wähler 140 und einem Modulator 150.

Wie es in Fig. 15 dargestellt ist, gibt der Faltungs codierer 120 3-Bit-Daten 103 aus, indem er ein redundantes Bit zu 2-Bit-Daten 102 unter den von der Datenquelle 110 übertragenen Daten addiert. Die 3-Bit-Ausgangsdaten 103 wählen eine Teilmenge in der 32-CROSS-Signalkonstellation, die in Fig. 16 dargestellt ist, unter acht Teilmengen, die nach dem Ungerboeck-Verfahren aufgeteilt sind, und gibt die gewählte Teilmenge zum Signalpunktwähler 140 aus. Die Teil menge enthält zu diesem Zeitpunkt vier Signalpunkte. Der durch ein uncodiertes 2-Bit 101 übertragene Signalpunkt wird in der Teilmenge ausgewählt und auf den Modulator 150 über tragen. Die Ausgangsdaten des Signalpunktwählers 140 werden dadurch umgeordnet, daß jedem Zeichen durch die Teilmengen unterteilung eine Amplitude und eine Phase zugeordnet wird. Die Werte der umgeordneten Signalpunkte werden durch den Modulator 150 in Pegelwerte umgewandelt und auf Kanäle eines Datenträgers übertragen. Wenn bei einem Codierungsverfahren, das die TCM-Modulation verwendet, die Bandbreite beschränkt ist, da die Eingangsdaten zur Maximierung des euklidischen Abstandes zwischen den Zeichen in einem Signalraum codiert sind, kann ein höherer Codierungseffekt als bei bekannten Fehlerkorrekturanordnungen ohne Erhöhung der Bandbreite er zielt werden.

Da jedoch die Vorgänge der Wahl einer Teilmenge in der Signalkonstellation und der Wahl eines Signalpunktes in der Teilmenge voneinander getrennt sind, könnten die Ausführung und die Integration einer entsprechenden Schaltung weiter verbessert werden.

Durch die Erfindung soll daher ein Faltungscodierer mit einem neuen Bildungspolynom geschaffen werden.

Durch die Erfindung soll insbesondere eine gitterco dierte Modulationsvorrichtung geschaffen werden, die einen derartigen Faltungscodierer verwendet.

Die erfindungsgemäße gittercodierte Modulationsvorrich tung soll es weiterhin erlauben, den Aufbau und die Integra tion der entsprechenden Schaltung zu vereinfachen.

Zu diesem Zweck umfaßt der erfindungsgemäße Faltungs codierer
eine erste Addiereinrichtung zum Ausgeben eines ersten Ausgangsbits unter 3-Bit-Ausgangsbits mittels einer modulo-2 Summe eines vorliegenden Eingangsbits einer oberen Stufe und eines einmal verzögerten Eingangsbits der unteren Stufe,
eine zweite Addiereinrichtung zum Ausgeben eines zwei ten Ausgangsbits mittels einer modulo-2 Summe eines einmal verzögerten Eingangsbits und eines zweimal verzögerten Ein gangsbits und eines zweimal verzögerten Eingangsbits der oberen Stufe und eines vorliegenden Eingangsbits der unteren Stufe, und
eine dritte Addiereinrichtung zum Ausgeben eines drit ten Ausgangsbits mittels eine modulo-2 Summe eines vorlie genden Eingangsbits der oberen Stufe und eines einmal ver zögerten Eingangsbits der unteren Stufe.

Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Faltungscodierers umfaßt
eine erste Addiereinrichtung zum Ausgeben eines ersten Ausgangsbits unter 3-Bit-Ausgangsbits mittels einer modulo-2 Summe eines vorliegenden Eingangsbits einer oberen Stufe und eines zweimal verzögerten Eingangsbits einer unteren Stufe und eines vorliegenden Eingangsbits der unteren Stufe,
eine zweite Addiereinrichtung zum Ausgeben eines zwei ten Ausgangsbits mittels einer modulo-2 Summe eines einmal verzögerten Eingangsbits der oberen Stufe und eines vorlie genden Eingangsbits der unteren Stufe und
eine dritte Addiereinrichtung zum Ausgeben eines drit ten Ausgangsbits mittels einer modulo-2 Summe eines vorlie genden Eingangsbits und eines einmal verzögerten Eingangs bits der oberen Stufe, eines einmal verzögerten Eingangsbits der unteren Stufe und eines zweimal verzögerten Eingangsbits der unteren Stufe.

Die erfindungsgemäße gittercodierte Modulationsvorrich tung umfaßt
eine Codiereinrichtung zum Eingeben von Daten und zum Codieren der Eingangsdaten,
eine Abbildungseinrichtung zum Eingeben des verbleiben den nichtcodierten Bits und des durch die Codiereinrichtung codierten Bits und zum Umwandeln in ein bestimmtes Bit,
eine Moduliereinrichtung zum Modulieren des Ausgangs bit-Signals von der Abbildungseinrichtung und
eine Steuereinrichtung zum Steuern der Codiereinrich tung und der Abbildungseinrichtung.

Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen

Fig. 1 in einem Blockschaltbild ein Ausführungsbeispiel der erfindungsgemäßen gittercodierten Modulationsvorrich tung,

Fig. 2 in einem Blockschaltbild ein Ausführungsbeispiel des in Fig. 1 dargestellten Faltungscodierers,

Fig. 3 eine Zustandstabelle, die dem Faltungscodierer in Fig. 2 entspricht,

Fig. 4 in einem Blockschaltbild ein weiteres Ausfüh rungsbeispiel des erfindungsgemäßen Faltungscodierers,

Fig. 5 eine Zustandstabelle, die dem in Fig. 4 darge stellten Faltungscodierer entspricht,

Fig. 6 ein Ausführungsbeispiel des in Fig. 1 darge stellten Vorabbilders,

Fig. 7 die Signalkonstellation des in Fig. 6 darge stellten Vorabbilders,

Fig. 8 eine Ausgangstabelle der Signalpunktbits, die dem in Fig. 7 dargestellten Vorabbilder entspricht,

Fig. 9 ein Blockschaltbild eines weiteren Ausführungs beispiels des in Fig. 1 dargestellten Vorabbilders,

Fig. 10 die Signalkonstellation des in Fig. 9 darge stellten Vorabbilders,

Fig. 11 in einer Tabelle die Ausgabe der Signalpunkte gemäß der Signalkonstellation von Fig. 10,

Fig. 12 in einem Blockschaltbild noch ein Ausführungs beispiel des in Fig. 1 dargestellten Vorabbilders,

Fig. 13 die Signalkonstellation des Vorabbilders von Fig. 12,

Fig. 14 in einer Tabelle die Ausgabe der Signalpunkte gemäß der Signalkonstellation in Fig. 13,

Fig. 15 in einem Blockschaltbild eine herkömmliche gittercodierte Modulationsvorrichtung und

Fig. 16 die Signalkonstellation der herkömmlichen in Fig. 15 dargestellten gittercodierten Modulationsvorrich tung.

Ausführungsbeispiele des erfindungsgemäßen Faltungs codierers und der erfindungsgemäßen trellis- oder gitterco dierten Modulationsvorrichtung (TCM) werden im folgenden anhand der zugehörigen Zeichnung beschrieben.

Fig. 1, die ein Blockschaltbild eines Ausführungsbei spiels der erfindungsgemäßen TCM-Vorrichtung ist, zeigt einen Faltungscodierer 210, eine Synchronisationssteuerung 240, einen Vorabbilder 220 und einen Modulator 230.

Wie es in Fig. 1 dargestellt ist, gibt der Faltungs codierer 210 mit acht Zuständen und einem Codefaktor 2/3 ein 3-Bit-Zeichen 205 dadurch aus, daß er ein redundantes Bit zu 2-Bit-Daten 202 aus den von der Datenquelle 110 übertragenen Daten addiert. Der Faltungscodierer 210 liegt dabei in zwei Ausbildungsformen aufgrund der Verwendung eines neuen Bil dungspolynoms vor. Der Vorabbilder 220 empfängt das nicht codierte 2-Bit-Signal 201 und das 3-Bit-Ausgangssignal 205 vom Faltungscodierer 210 und gibt digitale Werte zweier Kom ponenten für die Signalpunkte entsprechend den jeweiligen Eingangsdaten, d. h. die Werte einer phasengleichen Komponen te I und einer Quadraturphasenkomponente Q aus. Der Modula tor 230 empfängt und moduliert die Ausgangssignale 206 und 207 vom Vorabbilder 220. Die Synchronisierungssteuerschal tung 240 steuert die Arbeit des Faltungscodierers 210 und des Vorabbilders 220 nach Maßgabe eines Synchronsignals des verwandten Systems. Das dient dazu, die Arbeitsvorgänge dadurch auszuführen, daß die gültigen Daten und die Synchro nisierungsdaten unterschieden werden, wenn ein Synchronisie rungssignal erzeugt wird.

Die erfindungsgemäße Ausbildung wird im folgenden im einzelnen beschrieben.

Die Ausgangssignalpunkte haben verschiedene Amplituden und Phasen je nach den jeweiligen Bitzeichen der Gleichpha sen-(I) und Quadraturphasen-(Q)-Achsen. Der Vorabbilder 220 kann je nach den Signalkonstellationstypen verschieden aus gelegt sein. Gemäß der vorliegenden Erfindung werden drei Typen präsentiert und gibt es dementsprechend drei Typen des Vorabbilders. Der Faltungscodierer 210 mit acht Zuständen und einem Codefaktor 2/3, der gemäß der Erfindung verwandt wird, ist weiterhin ein nichtlinearer Faltungscodierer, der ein neues Bildungspolynom verwendet. Hierzu werden zwei Arten von Faltungscodierern vorgeschlagen.

Um nicht notwendige Rechenvorgänge auszuschließen und den Schaltungsaufbau zu verringern, wird bei der erfindungs gemäßen Ausbildung eine einzige logische Kombinationsschal tung, d. h. der in Fig. 1 dargestellte Vorabbilder 220 an stelle von zwei Wählschaltungen 130 und 140 verwandt, der direkt die Werte der Signalpunkte mit entsprechender Ampli tude und Phase ausgibt.

Bei der Auslegung des Faltungscodierers 210 wird wei terhin kein sog. herkömmlicher guter Code verwandt, sondern wird ein neues Bildungspolynom verwandt. Die Funktion für das neue Bildungspolynom wurde geprüft und übernommen. Das Bildungspolynom ist für einen nichtlinearen Faltungscodierer mit einem Codefaktor von 2 zu 3 ausgelegt und wurde auf der Grundlage des Vorliegens von Charakteristiken wie beispiels weise des minimalen Hammingabstandes, der Fehlerkorrekturfä higkeit, der Vollfehlerübertragung usw. entwickelt. Die Vollfehlerübertragungscharakteristik hat dabei einen gren zenlosen oder unendlichen Fehlereinfluß auf die Ausgangs daten eines Codierers, wobei Codes ohne diese Charakteristik sog. gute Codes sind.

Durch die vorliegende Erfindung werden zwei Arten von Faltungscodierern geschaffen, die in den Fig. 2 und 4 darge stellt sind.

Die Bildungspolynome für den in Fig. 2 dargestellten Codierer sind die folgenden:

G(1)¹ = (1 0 1)₂
G(2)¹ = (1 1 0)₂
G(1)² = (0 1 1)₂	G(2)² = (1 0 0)₂
G(1)³ = (1 0 0)₂	G(2)³ = (0 1 0)₂

Die Bildungspolynome für den Codierer von Fig. 4 sind die folgenden:

G(1)¹ = (1 0 0)₂
G(2)¹ = (1 0 1)₂
G(1)² = (0 1 0)₂	G(2)² = (1 0 0)₂
G(1)³ = (1 1 0)₂	G(2)³ = (0 1 1)₂

Die Zustandstabellen für diese beiden Codierer sind in den Fig. 3 und 5 jeweils dargestellt. Die entsprechenden Faltungscodierer bestehen aus drei Speicherelementen und einer modulo-2-Summenschaltung der dem Bildungspolynom ent sprechenden Art. Der Vorabbilder ist auf der Grundlage einer 32-Signal-Konstellation aufgebaut und es sind gleichfalls drei Konstellationstypen gewählt. Die drei Konstellations typen sind in den Fig. 7, 10 und 13 jeweils dargestellt. Die Mengenunterteilung erfolgt nach dem Ungerboeck-Verfahren in der 32-Signal-Konstellation und die Abbildungsfolge der Sig nalpunkte ist derart, daß sich im Hinblick auf die Charak teristik der Trellis- oder Gitterkarte für den Faltungsco dierer eine hohe Fehlerkorrekturfähigkeit ergibt. Das heißt mit anderen Worten, daß, da bei der Betrachtung der Charak teristik eines Faltungscodierers die beim Übergang vom ge genwärtigen Zustand auf den nächsten Zustand erzeugten Aus gangswerte weitgehend auf zwei Gruppen von Zeichen aufge teilt sind, die Wahrscheinlichkeit klein ist, daß Ausgangs werte der anderen Gruppe ausgegeben werden. Der kleinste euklidische Abstand ist daher irrelevant, allerdings muß der maximale Zwischenzeichenabstand innerhalb jeder Gruppe ein gehalten werden. Auf dieser Basis ist die Abfolge der Sig nalpunkte ausgelegt. Drei Arten von Signalkonstellationen und Signalausgangstabellen werden im folgenden anhand der Fig. 7, 8, 10, 11, 13 und 14 beschrieben. Die logische Kom binationsschaltung eines Vorabbilders wird unter Verwendung eines Karnaugh-Diagramms auf der Grundlage einer Signalaus gangstabelle vereinfacht und aus einer kleinen Anzahl von logischen Verknüpfungsgliedern gebildet. Die Ausgangsdaten des Vorabbilders werden in Gleichphasenkomponenten und Qua draturphasenkomponenten der Signalpunkte aufgeteilt und die digitalen Zeichen werden dann ausgegeben.

Der Modulator 230 wandelt die vom Vorabbilder kommenden digitalen Zeichen in Signalpegel um und überträgt diese auf eine Trägerwelle. Da sich die vorliegende Erfindung mit einem Codierer befaßt, der bei einer magnetischen Aufzeich nungs- und -wiedergabevorrichtung für einen digitalen Video kassettenrekorder geeignet ist, der nach dem TCM-Verfahren arbeitet, ist es im Hinblick auf die Charakteristik des digitalen Videokassettenrekordersystems notwendig, die ein gegebenen gültigen Datenzeichen und die Synchronisierungs signale, die Randsignale unter den gültigen Zeichen sind, getrennt zu verarbeiten. Daher ist zusätzlich eine Synchro nisierungssteuerung 240 vorgesehen, die die Arbeit des Fal tungscodierers und des Vorabbilders nach Maßgabe des Syn chronisierungssignals bestimmt.

Fig. 2 zeigt in einem Blockschaltbild ein Ausführungs beispiel des in Fig. 1 dargestellten Faltungscodierers.

Wie es in Fig. 2 dargestellt ist, weist der Faltungs codierer drei Speicherelemente 310, 320 und 330 (M1, M2 und M3) und ein damit entsprechend den Bildungspolynomen ver bundenes modulo-2-Summierungsglied auf. Um 2-Bit-Eingangs daten 301 und 302 in Form von Ausgangsdaten 306, 307 und 308 auszugeben, enthält der Faltungscodierer einen Speicher 310 zum Speichern und Ausgeben von Eingangsdaten 301, einen Speicher 330 zum Speichern und Ausgeben von Eingangsdaten 302, einen Speicher 320 zum Speichern und Ausgeben der Aus gangsdaten 303 des Speichers 310, einen modulo-2 Addierer 340 zum Addieren des Ausgangssignals 304 des Speichers 320, der Ausgangssignale der Eingangsdaten 301 und 302 und des Ausgangssignals des Speichers 310 und zum Ausgeben von Aus gangsdaten 306, einen modulo-2 Addierer 350 zum Addieren des Ausgangssignals 304 des Speichers 320, des Ausgangssignals 303 des Speichers 310 und der Eingangsdaten 302 und zum Ausgeben eines Ausgangssignals 307, und einen modulo-2 Ad dierer 360 zum Addieren der Eingangsdaten 301 und des Aus gangssignals 305 des Speichers 330 und zum Ausgeben eines Ausgangssignals 308. Unter den 3-Bit-Ausgangssignalen ist das erste Ausgangsbit 306 ein modulo-2 addierter Wert eines vorliegenden Eingangsbits 301 und eines zweimal verzögerten Eingangsbits einer oberen Stufe, d. h. eines Bits 304 zwei Systemtaktimpulse vorher, und eines verbleibenden vorliegen den Eingangsbits 302 und eines einmal verzögerten Eingangs bits 305 einer unteren Stufe, d. h. eines Eingangsbits einen Systemtakt vorher. Ein zweites Ausgangsbit 302 ist gleich falls ein modulo-2 addierter Wert eines einmal verzögerten Eingangsbits 303 und eines zweimal verzögerten Eingangsbits 304 einer oberen Stufe und eines vorliegenden Eingangsbits 302 einer unteren Stufe. Ein drittes Ausgangsbit 308 ist ein modulo-2 addierter Wert eines vorliegenden Eingangsbits 301 einer oberen Stufe und eines einmal verzögerten Eingangsbits 305 einer unteren Stufe.

Fig. 3 zeigt die Zustandstabelle, die dem in Fig. 2 dargestellten Faltungscodierer entspricht.

Die Signale haben eine Nichtvollfehlerübertragungscha rakteristik und der Hammingabstand der Signale ist gleich drei oder mehr.

Fig. 4 zeigt das Blockschaltbild eines weiteren Aus führungsbeispiels des in Fig. 1 dargestellten Faltungscodie rers.

Wie es in Fig. 4 dargestellt ist, besteht der Faltungs codierer aus einem Aufbau in Form einer modulo-2 Summie rungsverknüpfung entsprechend den drei Speicherelementen 410, 420 und 430 (M1, M2 und M3) und entsprechend den Bil dungspolynomen. Zum Ausgeben von 2-Bit-Eingangsdaten 401 und 402 in Form von Ausgangsdaten 406, 407 und 408 enthält der Faltungscodierer einen Speicher 410 zum Speichern und Ausge ben von Eingangsdaten 401, einen Speicher 420 zum Speichern und Ausgeben von Eingangsdaten 402, einen Speicher 430 zum Speichern und Ausgeben des Ausgangssignals 404 des Speichers 420, einen modulo-2 Addierer 440 zum Addieren der Ausgangs signale der Eingangsdaten 401 und 402 und des Ausgangssi gnals 405 des Speichers 430 und zum Ausgeben von Ausgangs daten 406, einen modulo-2 Addierer 450 zum Addieren des Ausgangssignals 403 des Speichers 410 und der Eingangsdaten 401 und zum Ausgeben eines Ausgangssignals 407 sowie einen modulo-2 Addierer 460 zum Addieren der Eingangsdaten 402 und der Ausgangssignale 403, 404 und 405 der Speicher 410, 420 und 430 und zum Ausgeben eines Ausgangssignals 408. Unter den 3-Bit-Ausgangssignalen ist das erste Ausgangsbit 406 ein modulo-2 addierter Wert eines vorliegenden Eingangsbits 401 einer oberen Stufe und eines vorliegenden Eingangsbits 402 und eines zweimal verzögerten Eingangsbits 405 einer unteren Stufe, d. h. eines Eingangsbits zwei Systemtaktimpulse vor her. Ein zweites Bit 407 ist gleichfalls ein modulo-2 ad dierter Wert eines einmal verzögerten Eingangsbits 403 einer oberen Stufe und eines vorliegenden Eingangsbits 402 einer unteren Stufe. Ein drittes Bit 408 ist ein modulo-2 addier ter Wert eines vorliegenden Eingangsbits 401 und eines ein mal verzögerten Eingangsbits 403 einer oberen Stufe und eines einmal verzögerten Eingangsbits 404 und eines zweimal verzögerten Eingangsbits 405 einer unteren Stufe.

Fig. 5 zeigt die Zustandstabelle, die dem in Fig. 4 dargestellten Faltungscodierer entspricht.

Die Signale haben eine Nichtvollfehlerübertragungscha rakteristik und einen Hammingabstand von drei oder mehr.

Die jeweiligen Faltungscodierer bestehen aus modulo-2 Summenvernetzungsstrukturen entsprechend den drei Speicher elementen und den Bildungspolynomen.

Fig. 6 zeigt ein Blockschaltbild eines Ausführungsbei spiels des in Fig. 1 dargestellten Vorabbilders. Wie es in Fig. 6 dargestellt ist, werden ein nicht codiertes 2-Bit- Ausgangssignal 201 und ein 3-Bit-Ausgangssignal 202 des Faltungscodierers 210 eingegeben und wird ein 8-Bit-Aus gangssignal ausgegeben.

Fig. 7 zeigt in einer graphischen Darstellung die I- Phasen- und Q-Phasenkomponenten von Fig. 6. In Fig. 7 sind die I-Phasen- und Q-Phasenkomponenten des über einen Vor abbilder eingegebenen Signale dargestellt.

Fig. 8 zeigt die Ausgangsdaten der I-Phasen- und Q- Phasenkomponenten für die Eingangsdaten des in Fig. 6 darge stellten Vorabbilders.

Fig. 9 zeigt ein weiteres Ausführungsbeispiel des in Fig. 1 dargestellten Vorabbilders. Am Vorabbilder in Fig. 9 liegen nichtcodierte 2-Bit-Eingangsdaten 201 und 3-Bit-Aus gangsdaten 202 des Faltungscodierers und der Vorabbilder gibt 3-Bit-I-Phasen- und Q-Phasenkomponentendaten aus.

Fig. 10 zeigt in einer graphischen Darstellung die Daten der I-Phasen- und -Q-Phasenkomponenten der 6-Bit-Aus gangsdaten für 5-Bit-Eingangsdaten.

Fig. 11 zeigt in einer Tabelle die Beziehung zwischen den Eingangsdaten und den Ausgangsdaten des in Fig. 9 darge stellten Vorabbilders. Das heißt, daß sie die Eingangsdaten der 32 Signale und die dementsprechenden Ausgangsdaten zeigt.

Fig. 12 zeigt ein weiteres Ausführungsbeispiel des in Fig. 1 dargestellten Vorabbilders. In Fig. 12 ist die Anzahl der Bits der Eingangs- und Ausgangsdaten des Vorabbilders die gleiche wie bei dem in Fig. 6 dargestellten Vorabbil ders, die Ausgangsdaten für die Eingangsdaten sind jedoch verschieden.

Fig. 13 zeigt in einer graphischen Darstellung die Daten der I-Phasen- und Q-Phasenkomponenten für die Eingangsdaten des Vorabbilders in Fig. 12.

Fig. 14 zeigt in einer Tabelle die Beziehung zwischen den Eingangsdaten und den Ausgangsdaten des Vorabbilders in Fig. 12. Das heißt, daß sie die Ausgangsdaten in ihrer Kor relation zu den Eingangsdaten zeigt.

Da der Vorabbilder gemäß der vorliegenden Erfindung eine logische Kombinationsschaltung ist, die auf der Grund lage der Signalpunktausgangstabelle ausgelegt ist, wird jeder Vorabbilder separat für jede Signal-Konstellation aus gelegt. Die Ausgangsdaten können je nach der Art der Kon figuration verschieden sein, selbst wenn die drei Vorabbil der alle die gleiche 32 Signal-Konstellation haben. Gemäß der Erfindung geben die Vorabbilder von Fig. 6 und 12 4-Bit- Zeichen aus und gibt der Vorabbilder von Fig. 9 3-Bit-Zei chen aus.

Dementsprechend werden die 3-Bit-Eingangszeichen am Vorabbilder, der aus einer logischen Kombinationsschaltung besteht, als entsprechende Signalpunktwerte gemäß der Aus gangstabelle der Signalpunkte ausgegeben. Die Gleichphasen- und Quadraturphasenausgangsdaten liegen an einem Modulator und werden in jeweilige Signalpegelwerte umgewandelt. Die Signalpegelwerte werden auf Trägerwellen geladen und über einen Kanal übertragen. Dabei werden 5,7 MHz Sinus- und Kosinuswellen als Trägerwellen verwandt. Die Pegelwerte der Gleichphasen- und Quadraturphasenkomponenten werden auf die Kosinuswelle und die Sinuswelle jeweils geladen, moduliert und übertragen.

Bei der erfindungsgemäßen TCM-Anordnung wird ein Ein gangssignal zur Abbildung so codiert, daß der euklidische Abstand zwischen den Zeichen im digitalen magnetischen Auf zeichnungsraum am größten ist, wenn die Eingangsdaten in einen Signalpunkt einer speziellen Signalkonstellation umge wandelt werden. Die TCM-Anordnung liefert daher einen höhe ren Codierungsnutzen oder -effekt als bekannte Fehlerkorrek turanordnungen, die den Hammingabstand verwenden, ohne die Bandbreite zu erhöhen. Da darüber hinaus die Hardware des TCM-Systems verringert werden kann, ist die Schaltungsinte gration problemlos. Da Speicherelemente beim Lokalisieren der Signalpunkte nicht verwandt werden, ergibt sich weiter hin eine beträchtlich höhere Verarbeitungsgeschwindigkeit.

Claims

1. Faltungscodierer, gekennzeichnet durch eine erste Addiereinrichtung zum Ausgeben eines ersten Ausgangsbits von 3-Bit-Ausgangsbits mittels einer modulo-2 Summe eines vorliegenden Eingangsbits und eines zweimal verzögerten Eingangsbits einer oberen Stufe, eines vorlie genden Eingangsbits und eines einmal verzögerten Eingangs bits einer unteren Stufe,
eine zweite Addiereinrichtung zum Ausgeben eines zwei ten Ausgangsbits mittels einer modulo-2 Summe eines einmal verzögerten Eingangsbits und eines zweimal verzögerten Ein gangsbits der oberen Stufe und eines vorliegenden Eingangs bits einer unteren Stufe und
eine dritte Addiereinrichtung zum Ausgeben eines drit ten Ausgangsbits mittels einer modulo-2 Summe eines vorlie genden Eingangsbits der oberen Stufe und eines einmal ver zögerten Eingangsbits der unteren Stufe.

2. Faltungscodierer, gekennzeichnet durch eine erste Addiereinrichtung zum Ausgeben eines ersten Ausgangsbits von 3-Bit-Ausgangsbits mittels einer modulo-2 Summe eines vorliegenden Eingangsbits einer oberen Stufe und eines zweimal verzögerten Eingangsbits einer unteren Stufe und einem verbleibenden vorliegenden Eingangsbit einer unte ren Stufe,
eine zweite Addiereinrichtung zum Ausgeben eines zwei ten Ausgangsbits mittels einer modulo-2 Summe eines einmal verzögerten Eingangsbits der oberen Stufe und eines vorlie genden Eingangsbits der unteren Stufe und
eine dritte Addiereinrichtung zum Ausgeben eines drit ten Ausgangsbits mittels einer modulo-2 Summe eines vorlie genden Eingangsbits und eines einmal verzögerten Eingangs bits der oberen Stufe, eines einmal verzögerten Eingangsbits der unteren Stufe und eines zweimal verzögerten Eingangsbits der unteren Stufe.

3. Gittercodierte Modulationsvorrichtung, gekennzeich net durch
eine Codiereinrichtung zum Eingeben von Daten und zum Codieren der Eingangsdaten,
eine Abbildungseinrichtung zum Eingeben des nicht co dierten Restbits und des durch die Codiereinrichtung codier ten Bits und zum Umwandeln dieser Bits in ein bestimmtes Bit,
eine Moduliereinrichtung zum Modulieren des von der Abbildungseinrichtung ausgegebenen Bitsignals und eine Steuereinrichtung zum Steuern der Codiereinrich tung und der Abbildungseinrichtung.

4. Gittercodierte Modulationsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Codiereinrichtung
eine erste Addiereinrichtung zum Ausgeben eines ersten Ausgangsbits von 3-Bit-Ausgangsbits mittels einer modulo-2 Summe eines vorliegenden Eingangsbits und eines zweimal verzögerten Eingangsbits einer oberen Stufe, eines verblei benden vorliegenden Eingangsbits und eines einmal verzöger ten Eingangsbits einer unteren Stufe,
eine zweite Addiereinrichtung zum Ausgeben eines zwei ten Ausgangsbits mittels einer modulo-2 Summe eines einmal verzögerten Eingangsbits und eines zweimal verzögerten Ein gangsbits der oberen Stufe und eines vorliegenden Eingangs bits der unteren Stufe und
eine dritte Addiereinrichtung zum Ausgeben eines drit ten Ausgangsbits mittels einer modulo-2 Summe eines vorlie genden Eingangsbits der oberen Stufe und eines einmal ver zögerten Eingangsbits der unteren Stufe umfaßt.

5. Gittercodierte Modulationsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Codiereinrichtung
eine erste Addiereinrichtung zum Ausgeben eines ersten Ausgangsbits von 3-Bit-Ausgangsbits mittels einer modulo-2 Summe eines vorliegenden Eingangsbits einer oberen Stufe und eines zweimal verzögerten Eingangsbits einer unteren Stufe und eines verbleibenden vorliegenden Eingangsbits einer unteren Stufe,
eine zweite Addiereinrichtung zum Ausgeben eines zwei ten Ausgangsbits mittels einer modulo-2 Summe eines einmal verzögerten Eingangsbits der oberen Stufe und eines vorlie genden Eingangsbits der unteren Stufe und
eine dritte Addiereinrichtung zum Ausgeben eines drit ten Ausgangsbits mittels einer modulo-2 Summe eines vorlie genden Eingangsbits und eines einmal verzögerten Eingangs bits der oberen Stufe, eines einmal verzögerten Eingangsbits der unteren Stufe und eines zweimal verzögerten Eingangsbits der unteren Stufe umfaßt.

6. Gittercodierte Modulationsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Abbildungseinrichtung der folgenden Eingangs/Ausgangstabelle zur Eingabe von nicht codierten 2-Bit-Daten und codierten 3-Bit-Daten und zur Ausgabe von 8-Bit-Daten genügt. Eingangsdaten Ausgangsdaten 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 1 1 0 0 0 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 1 1 0 0 1 0 0 0 0 1 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 1 0 0 0 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 1 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0 1 1 1 1 1 0 0 1 1 1 0 0 0

7. Gittercodierte Modulationsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Abbildungseinrichtung der folgenden Eingangs/Ausgangstabelle zur Eingabe von nicht codierten 2-Bit-Daten und codierten 3-Bit-Daten und zur Ausgabe von 8-Bit-Daten genügt. Eingangsdaten Ausgangsdaten 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 0 0 1 1 0 1 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 0 0 0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 0 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 1 1 0 0 1 1 1 0 0 1 0 1 0 0 0 1 0 1 1 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 1 1 1 0 1 0 0 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 0 1 1 0 0 0 0 0 1 0 0 0 1 1 1 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 1 0 1 1 0 0 1 0 1

8. Gittercodierte Modulationsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Abbildungseinrichtung Einrichtungen umfaßt, die der folgenden Eingangs/Ausgangs tabelle zur Eingabe von nichtcodierten 2-Bit-Daten und co dierten 3-Bit-Daten und zur Ausgabe von 6-Bit-Daten genügen. Eingangsdaten Ausgangsdaten 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 0 1 0 0 1 1 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 1 0 0 1 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 1 0 0 1 0 1 0 0 0 0 1 1 0 0 1 0 1 0 1 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 0 0 1 0 1 0 0 0 0 1 1 0 1 0 0 1 0 1 0 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 0 1 0 0