DE4402422A1 - Integrierte optische Halbeiteranordnung und ihr Herstellungsverfahren - Google Patents

Integrierte optische Halbeiteranordnung und ihr Herstellungsverfahren

Info

Publication number
DE4402422A1
DE4402422A1 DE4402422A DE4402422A DE4402422A1 DE 4402422 A1 DE4402422 A1 DE 4402422A1 DE 4402422 A DE4402422 A DE 4402422A DE 4402422 A DE4402422 A DE 4402422A DE 4402422 A1 DE4402422 A1 DE 4402422A1
Authority
DE
Germany
Prior art keywords
groove
substrate
film
forming
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4402422A
Other languages
English (en)
Inventor
Haruhiko Tabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE4402422A1 publication Critical patent/DE4402422A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1221Basic optical elements, e.g. light-guiding paths made from organic materials
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/138Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/30Optical coupling means for use between fibre and thin-film device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4202Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/424Mounting of the optical light guide
    • G02B6/4243Mounting of the optical light guide into a groove
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/4244Mounting of the optical elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/4245Mounting of the opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4256Details of housings
    • G02B6/4257Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G02B6/4259Details of housings having a supporting carrier or a mounting substrate or a mounting plate of the transparent type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Description

Hintergrund der Erfindung a) Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Monta­ getechnik für optische Komponenten, optische Fasern und elektronische Komponenten.
b) Beschreibung der verwandten Technik
Beim Datentransfer in einem optischen Kommunikations­ system ist ein lichtemittierendes Element, in dem ein elek­ trisches Signal in ein optisches Signal umgewandelt und übertragen wird, über eine optische Faser mit einem photo­ elektrischen Wandlerelement verbunden, in dem das gesendete Signal empfangen und in ein elektrisches Signal umgewandelt wird. Wenn eine optische Faser mit einem lichtemittierenden Element oder einem photoelektrischen Wandlerelement verbun­ den wird, ist es im derzeitigen Stand der Technik notwendig, den Ausrichtungsfehler zwischen optischen Achsen innerhalb einiger µm oder weniger zu unterdrücken.
Herkömmlich werden bei der Ausrichtung optischer Achsen ein lichtemittierendes Element in einem aktiven Zustand und eine optische Faser auf eine minuziös bewegbare Bühne ge­ setzt, um die optischen Achsen fein einzustellen, während eine aus dem Ende der optischen Faser ausgegebene Lichtin­ tensität gemessen und die maximale Lichtintensität detek­ tiert wird.
Nach der Positionsausrichtung werden das lichtemittie­ rende Element und die optische Faser durch ein Klebemittel, ein Lötmittel oder durch Laserschweißen, oder durch andere Mittel, fixiert.
Die Positionsausrichtung einer optischen Faser relativ zu einem lichtemittierenden Element oder einem photoelektri­ schen Wandlerelement involviert jene in den orthogonalen Dreiachsenrichtungen (X-, Y- und Z-Richtung) und optischen Achsenneigungen der optischen Faser relativ zum lichtemit­ tierenden Element oder photoelektrischen Wandlerelement. Die letzteren optischen Achsenneigungen enthalten zumindest die horizontale und vertikale Achse. Daher ist eine Feineinstel­ lung für insgesamt zumindest fünf Achsen notwendig.
Das lichtemittierende Element muß durch das Hindurch­ fließen eines Stromes aktiviert werden, so daß es zuerst an einem Metallblock oder dgl. mit Anschlußdrähten montiert und dann mit der optischen Achse ausgerichtet werden sollte.
Aus den obigen Gründen wird die Verbindungsstruktur einer optischen Faser mit einem lichtemittierenden Element oder einem photoelektrischen Wandlerelement sperrig. Mit zunehmender Anzahl der für die Verbindungsstruktur erforder­ lichen Elemente erhöhen sich die Materialkosten. Die Kosten für die Herstellung eines Instruments zur präzisen Einstel­ lung mehrfacher Achsen steigen. Die Einstellung mehrfacher Achsen erfordert viel Zeit bei anwachsenden Personalkosten, etc. Daher wird die eine optische Faser mit einer lichtemit­ tierenden Diode oder einem photoelektrischen Wandlerelement verbindende Komponente teuer.
Auch wenn die Einstellung der optischen Achsen abge­ schlossen wurde, können die optischen Achsen voneinander ab­ weichen, wenn eine optische Faser durch ein Klebemittel, Lötmittel oder durch Laserschweißen an einem lichtemittie­ renden Element fixiert wird, da die Positionsausrichtungs­ struktur erhitzt wird und sich ausdehnt.
Durch die obige herkömmliche Montagetechnik wird die Häufigkeit der Realisierung guter Verbindungen einer opti­ schen Faser mit einem lichtemittierenden Element oder einem photoelektrischen Wandlerelement reduziert, und sie bringt immense Kosten zur Realisierung guter Verbindungen mit sich.
Bei einem optischen Kommunikationssystem, das für Fern­ leitungen eines Telephonnetzes verwendet wird, hat sich bisher das fatale wirtschaftliche Problem der für die Ver­ bindung optischer Fasern mit lichtemittierenden Elementen und photoelektrischen Wandlerelementen erforderlichen Kosten nicht gezeigt.
Um jedoch ein kosteneffizientes optisches Kommunika­ tionssystem für Ortsteilnehmerleitungen eines Telephonnetzes einzuführen, ist es wesentlich, das Problem der Anschluß­ kosten zu lösen.
Eine Technik zur Lösung der obigen Probleme und Verbin­ dung einer optischen Faser mit einem lichtemittierenden Ele­ ment oder einem photoelektrischen Wandlerelement ohne jegli­ che Einstellung ist seit langem erwünscht.
Eine Anordnungsintegrationstechnik wurde untersucht, in der auf einem Substrat, das mit einer Rille zur Positionie­ rung einer optischen Faser ausgebildet ist, eine optische Komponente, wie ein optischer Wellenleiter, gebildet wird, oder darauf ein Halbleiter-Chip, wie eine optoelektronische Halbleiteranordnung und eine integrierte Halbleiterschal­ tung, gebondet wird.
Es ist jedoch schwierig, eine Schicht, die eine opti­ sche Komponente, wie einen optischen Wellenleiter, bilden sollte, zu mustern, nachdem eine Rille zur Positionierung einer optischen Faser auf dem Substrat gebildet wurde.
Beispielsweise kann bei der Bildung einer Bondinsel zum Bonden eines Chips auf die Fläche eines Substrats mit einer Rille die Position der Bondinsel nicht mit hoher Präzision gesteuert werden, insbesondere im Fall der Position der optischen Achse eines optischen Halbleiter-Chips.
Ein Verfahren zur Herstellung eines Substrats mit einer V-Rille zur Fixierung einer optischen Faser wird mit Bezug­ nahme auf Fig. 39A bis 39C sowie Fig. 40A und 40B beschrieben, indem ein Si-Substrat, dessen flache (1 0 0) Fläche mit einem dielektrischen Material, wie SiO2, beschichtet ist, als Beispiel herangezogen wird.
Fig. 39A bis 39C veranschaulichen ein Verfahren zur Her­ stellung eines Substrats nur für die Montage optischer Fa­ sern und optischer Komponenten. Die folgenden Herstellungs­ verfahren sind für ein Substrat zur Montage von zwei op­ tischen Fasern nebeneinander und einer optischen Komponente nach jeder optischen Faser.
Die Substratstruktur und ihr Herstellungsverfahren ent­ halten drei Typen: ein Typ, bei dem eine optische Halblei­ teranordnung nach einer optischen Faser in einer integrier­ ten optischen Schaltung angeordnet wird; ein weiterer Typ, bei dem ein optischer Wellenleiter nach einer optischen Fa­ ser in einer integrierten optischen Schaltung angeordnet wird; und der andere Typ, bei dem sowohl eine optische Halb­ leiteranordnung als auch ein optischer Wellenleiter nach einer optischen Faser in einer integrierten optischen Schal­ tung angeordnet werden. Im folgenden werden die drei Typen in der oben angegebenen Reihenfolge beschrieben.
Mit Bezugnahme auf Fig. 39A bis 39C werden eine herkömm­ liche Substratstruktur und ihr Herstellungsverfahren be­ schrieben, wobei optische Fasern und optische Komponenten auf der Substratfläche, spezifischer optische Fasern und Photodioden vom Randlichteinstrahlungs-Typ, oder optische Fasern und Halbleiterlaser montiert sind.
Zuerst wird ein Si-Substrat 1a mit der (1 0 0) Fläche hergestellt und ein SiO2-Film 3a auf dem Si-Substrat 1a ge­ bildet (Fig. 39A). Ätzfenster 3w werden durch Photolithogra­ phie im SiO2-Film gebildet.
Als nächstes wird das Si-Substrat 1a mit wässeriger KOH (Kaliumhydroxid)-Lösung anisotrop geätzt, wobei V-Rillen 2a mit der Seitenfläche der (1 1 1) Ebene gebildet werden (Fig. 39C).
Dann werden Inseln 5 zum Bonden optischer Komponenten und Verdrahtungen 5b auf dem SiO2-Film 3a nach den V-Rillen gebildet, damit auf dem Substrat optische Komponenten mon­ tiert werden können (Fig. 40A). Fig. 40B ist ein Teilschnitt des in Fig. 40A gezeigten Substrats.
Bei der Bildung der V-Rillen 2a und Bondinseln 5 durch herkömmliche Verfahren auf dem Si-Substrat, das mit dem dielektrischen Material des SiO2-Films 3a beschichtet ist und eine flache Fläche aufweist, treten jedoch die folgenden Probleme auf.
Erstens erhebt sich die Wand an der Seitenebene 2b der V-Rille 2a schräg den Bondinseln zum Bonden einer optischen Komponente zugewandt.
Fig. 41A ist eine perspektivische Ansicht des Substrats und Fig. 41B eine vergrößerte Ansicht, die nur den Bereich nahe bei der Seitenebene der V-Rille 2a, in der Richtung E von Fig. 41A gesehen, zeigt. Die Bezugszahl 8 repräsentiert einen von einer optischen Faser 7 abgestrahlten Lichtfluß, die Bezugszahl 61 eine auf einer optischen Komponente 6 ge­ bildete Bondinsel und die Bezugszahl 62 eine optisch aktive Zone.
Da die Ebene 2b geneigt ist, kommt der Boden der in der V-Rille 2a eingebetteten optischen Faser 7 mit der geneigten Ebene 2b in Kontakt, so daß es schwierig ist, das Ende der optischen Faser nahe zur optischen Komponente 6 zu bewegen. Die in Fig. 41B gezeigte Distanz Z wird nämlich groß, was zu einem hohen optischen Kopplungsverlust führt.
Zweitens kann die Dicke des SiO2-Films 3a aus dem oben beschriebenen Grund nicht groß gemacht werden. Daher entste­ hen die Probleme einer großen elektrostatischen Kapazität von Verdrahtungen und einer geringen Ansprechgeschwindig­ keit. Je größer die Dicke des SiO2-Films 3a gemacht wird, desto besser zur Reduktion der elektrostatischen Kapazität, da Verdrahtungen auf dem SiO2-Film 3a gebildet werden.
Im Gegensatz dazu wird es bevorzugt, die Dicke des SiO2-Films 3a so klein wie möglich zu machen, um die Präzi­ sion der Breite der geätzten V-Rille zu verbessern, da der SiO2-Film 3a auch als Ätzmaske verwendet wird. Aus diesem Grund ist es praktisch schwierig, die elektrostatische Kapa­ zität von Verdrahtungen zu reduzieren.
Als nächstes wird mit Bezugnahme auf Fig. 42A bis 42C ein Verfahren zur Herstellung eines Substrats beschrieben, das zum Anordnen eines optischen Wellenleiters nach einer optischen Faser verwendet wird.
Beispielsweise wird, wie in Fig. 42A gezeigt, ein SiO2- Wellenleiter mit rechteckigem Querschnitt auf einem Si-Sub­ strat 1a gebildet, wobei der Wellenleiter aus einem Kern 42a aus Ge-dotiertem SiO2 gebildet ist, und Mantelschichten 41a und 43a aus SiO2 den Kern umgeben.
Ein Teilbereich des SiO2 42a und der Mantelschichten 41a und 43a wird entfernt, wobei die Fläche des SiO2-Sub­ strats freigelegt wird, wie in Fig. 42B gezeigt. Danach wird, wie in Fig. 42C dargestellt, das Si-Substrat 1a geätzt, wobei eine V-Rille mit der Seitenwand der (1 1 1) Ebene gebildet wird.
Wenn die in Fig. 42A bis 42C gezeigte Struktur zur Realisierung eines Einmodenwellenleiters mit einem hohen Kopplungsfaktor relativ zu einer optischen Faser verwendet wird, liegt die Gesamtdicke der SiO2-Filme 41a und 43a in der Größenordnung von 20 µm. Wenn ein Fenster für die V-Rille in derartigen dicken Filmen gebildet wird, ist die Präzision der Größe der V-Rille wahrscheinlich verringert.
Mit Bezugnahme auf Fig. 43A bis 43C wird ein Verfahren zur Bildung eines Wellenleiters durch das Beschichten einer Fläche eines Substrats mit einer V-Rille mit organischem Hochpolymermaterial und durch Ätzen des Beschichtungsmate­ rials beschrieben.
Wie in Fig. 43A gezeigt, wird eine V-Rille 2a im Si-Sub­ strat 1a unter Verwendung einer SiO2-Schicht 3a als Ätzmaske gebildet. Als nächstes werden eine Hochpolymerharzschicht 41 als untere Mantelschicht und eine Hochpolymerharzschicht 42 als Kernschicht aufgebracht und gebacken (in der Zeichnung nicht spezifisch dargestellt).
Eine gestreifte Maske wird auf der Hochpolymerharz­ schicht 42 als Kernschicht gebildet, um die von der Maske nicht bedeckte Hochpolymerharzschicht 42 beispielsweise unter Verwendung von Sauerstoffplasma zu entfernen (in der Zeichnung nicht spezifisch dargestellt). Dann wird eine Hochpolymerharzschicht 43 als obere Mantelschicht aufge­ bracht. Die fertige Wellenleiterstruktur ist in Fig. 43B gezeigt.
Als nächstes wird neuerlich eine Maske gebildet, um die Hochpolymerharzschicht 43 im Bereich der Rückseite zu be­ decken, wobei Sauerstoffplasma zur Bildung der in Fig. 43C dargestellten Struktur verwendet wird.
Mit diesem Verfahren wird jedoch, wie in Fig. 43B ge­ zeigt, die Hochpolymerharzschicht 41 in die V-Rille 2a ge­ füllt. Es ist sehr schwierig, das in die V-Rille gefüllte Hochpolymerharz 41 zu entfernen, da die Tiefe der Rille etwa 100 µm betragen muß, damit eine Faser mit einem Manteldurch­ messer von 125 µm fixiert werden kann.
Es wäre denkbar, den Wellenleiter nach der Bildung der V-Rille zu bilden, wie in Fig. 42A bis 42C gezeigt, um zu verhindern, daß die Hochpolymerharzschicht in die V-Rille gefüllt wird. Dieses Verfahren ist jedoch unmöglich, da Hochpolymermaterial durch bei der Bildung einer V-Rille in Si verwendete wässerige KOH-Lösung beschädigt wird.
Auch wenn nicht durch wässerige KOH-Lösung beschädigtes Material eingesetzt wird, bestehen die gleichen Probleme wie in bezug auf Fig. 42A bis 42C diskutiert, wie jene einer ge­ ringen Präzision der Rillengröße und einer niedrigen opti­ schen Kopplungseffizienz.
Als Mittel zur Lösung des ersten Problems sind bekannte Techniken in den offengelegten Japanischen Patentveröffent­ lichungen Nr. 1-94305 und 1-126608 geoffenbart.
Gemäß der in der offengelegten Japanischen Patentveröf­ fentlichung Nr. 1-94305 geoffenbarten Technik wird ein Sub­ strat sowohl von der oberen als auch der unteren Fläche ge­ ätzt, und die Substratdicke ist begrenzt, es muß nämlich ein relativ dünnes Substrat verwendet werden. Außerdem werden ein Durchgangsloch und eine V-Rille gleichzeitig geätzt, so daß es schwierig ist, die Breite und Tiefe der V-Rille zu steuern, wodurch die Präzision der Rillengröße reduziert wird.
Gemäß der in der offengelegten Japanischen Patentveröf­ fentlichung Nr. 1-126608 geoffenbarten Technik wird eine V- Rille durch Trockenätzen oder mechanische Läppverfahren, wie Mikroläppen, gebildet. Trockenätzen bringt die Nachteile einer geringen Verfahrensgeschwindigkeit und der Schwierig­ keit der Bildung einer Maske für eine tiefe Rille mit sich.
Bei der Bildung einer Rille mit einer vertikalen Wand durch mechanische Läppverfahren muß in diesen mechanischen Läppverfahren die präzise Position der in einem Substrat zu bildenden V-Rille definiert werden, und verglichen mit dem Trockenätzen es ist schwieriger, eine gewünschte Präzision zu erhalten.
Als Mittel zur Lösung des zweiten Problems in bezug auf die Reduktion der elektrostatischen Kapazität von Verdrah­ tungen kann die Verwendung eines lichtempfindlichen Poly­ imid-Films für den Verdrahtungsbereich in Betracht gezogen werden. Wenn eine relativ tiefe V-Rille gebildet wird, wie sie zur Fixierung einer Faser verwendet wird, und danach lichtempfindliches Polyimid aufgebracht wird, ist es jedoch nahezu unmöglich, das in die Rille gefüllte lichtempfindli­ che Polyimid durch ein Entwicklungsverfahren vollständig zu entfernen. Aus diesem Grund ist es nicht möglich, einen lichtempfindlichen Polyimid-Film nur auf dem Verdrahtungs­ bereich zu bilden.
Eine in der offengelegten Japanischen Patentveröffent­ lichung Nr. 2-9183 geoffenbarte Technik soll eine optische Kopplung einer optischen Faser mit einer optischen Komponen­ te in relativ einfacher, kompakter und dünner Montage unterstützen.
Bei dieser Montagetechnik wird die Lichtreflexion an der geneigten Endebene einer in Si gebildeten V-Rille ver­ wendet. Ähnlich den oben beschriebenen Problemen zeigt diese Montagetechnik weiterhin das Problem einer großen Verschie­ bung der Maskenposition von einer gewünschten Position auf Grund von aufgequollenem Photoresist nahe bei der V-Rille.
Wenn ein dicker SiO2-Film als Ätzmaske für eine V-Rille verwendet wird, verschlechtert sich die Präzision der Ril­ lengröße. Wenn hingegen ein dünner SiO2-Film eingesetzte wird, verstärkt die elektrostatische Kapazität von Verdrah­ tungen den Abbau der Frequenzcharakteristiken.
Ferner wird bei diesem Montageverfahren ein Verfahren zum Bonden eines Substrats mit darauf montierten optischen Komponenten auf ein Si-Substrat mit einer V-Rille unter Ver­ wendung eines Klebemittels eingesetzt. Das Klebemittel sowie Hohlräume dringen jedoch in den Raum nahe bei der Endebene der V-Rille ein, wodurch die Kopplungseffizienz beträchtlich verringert wird. Außerdem ist die Positionspräzision opti­ scher Komponenten schlecht, so daß die Positionsausrichtung auf Ultrahöchstintegrationsebene schwer ist.
Als nächstes werden Probleme beschrieben, die mit dem Fall assoziiert sind, wo drei optische Komponenten, wie eine optische Faser, ein optischer Wellenleiter und ein Halblei­ terlaser, unter Verwendung der herkömmlichen Techniken mon­ tiert werden, die mit Bezugnahme auf Fig. 39A bis 39C, 40A und 40B, 41A und 41B, 42A bis 42C sowie 43A bis 43C erläutert werden.
Wie bereits diskutiert ist es schwierig, wenn ein Wel­ lenleiter und eine V-Rille auf einem Substrat gebildet werden und organisches Polymermaterial als Wellenleiter ver­ wendet wird, das in die V-Rille gefüllte organische Polymer­ material zu entfernen.
Wenn ein SiO2-Wellenleiter verwendet wird, können eine V-Rille und der Wellenleiter auf einem Substrat nur unter Einbußen in bezug auf eine schlechte optische Kopplungslei­ stung, die durch eine schlechte Positionspräzision verur­ sacht wird, gebildet werden.
Es treten jedoch die folgenden zusätzlichen Probleme auf, wenn drei Elemente, die eine optische Faser (V-Rille), einen optischen Wellenleiter und Bondinseln für eine opti­ sche Komponente enthalten, auf dem Substrat angeordnet werden.
Die Bildung eines SiO2-Wellenleiters enthält ein Ver­ fahren zum Erhitzen von auf einem Substrat abgeschiedenem porösen SiO2 auf 1000°C oder mehr, um es in den Glaszustand überzuführen. Daher ist es erforderlich, daß Bondinseln nach der Bildung des Wellenleiters gebildet werden.
Ein Verfahren zur Bildung von Bondinseln enthält einen Prozeß zum Aufbringen eines Photoresists durch Schleuderbe­ schichtung. Abgesehen davon wird die Dicke eines Wellenlei­ ters, bei der eine Einmodenfaser leicht zu koppeln ist und die zu einem geringen Transmissionsverlust führt, 40 µm oder mehr. Aus diesen Gründen wird, wenn das Verfahren zur Bil­ dung von Bondinseln nach der Bildung eines Wellenleiters durchgeführt wird, wie in Fig. 44A gezeigt, ein durch Schleu­ derbeschichtung aufgebrachtes Photoresist 21 in den Randteil des aus den Schichten 41a, 42a und 43a bestehenden Wellen­ leiters gefüllt, wie in Fig. 44B dargestellt.
Daher tritt das Problem auf, daß es schwierig ist, eine Bondinsel nahe beim Randteil des Wellenleiters zu bilden.
Auf Grund dieser Probleme wurde bisher keine Montage ohne Einstellung bei einer Kombination einer optischen Faser, eines optischen Wellenleiters und eines Halbleiter­ lasers realisiert.
Wie oben diskutiert, sind herkömmliche Verfahren zur optischen Kopplung einer optischen Faser mit einer optischen Komponente, wie einer optischen Halbleiterkomponente, mit einem Wellenleiter oder mit einem Wellenleiter und einer op­ tischen Komponente auf einem Substrat mit einer V-Rille zur Fixierung einer optischen Faser mit verschiedenen Problemen assoziiert, die durch das Vorliegen einer V-Rille auf dem Substrat oder durch die Bildung einer V-Rille unter Verwen­ dung von wässeriger KOH-Lösung nach der Bildung eines Wel­ lenleiters bewirkt werden.
Wenn beispielsweise Bondinseln zum Flip-Chip-Bonden einer optischen Komponente, wie einer optischen Halbleiter­ anordnung, auf ein Substrat nur mit einer V-Rille zur Fixie­ rung einer optischen Faser zu bilden sind, ist es unmöglich, Bondinseln mit hoher Positionierungspräzision und einem prä­ zise transferierten Muster zu bilden.
Dies ist auf einen unzureichend engen Kontakt der Maske mit einer auf das Substrat mit einer V-Rille aufgebrachten Photoresistschicht auf Grund des aufgequollenen Photoresists nahe bei der Rille im Maskenausrichtungsverfahren sowie auf die verschiedenen Bedingungen im anderen Bereich im Freilegungs- und Entwicklungsverfahren zurückzuführen.
Zur Lösung dieses Problems ist es notwendig, ein aufge­ quollenes Photoresist nahe bei der V-Rille zu vermeiden.
Es ist auch schwierig, eine V-Rille auf einem Substrat mit einem organischen Hochpolymer-Wellenleiter zu bilden, der mit einer optischen Faser optisch zu koppeln ist. Wenn eine V-Rille auf einem Substrat mit einem SiO2-Wellenleiter gebildet wird, wird die Präzision der Breite und Tiefe der V-Rille schlecht.
Wenn ein Wellenleiter auf einem Substrat mit einer V-Rille gebildet wird, ist es wiederum schwierig, das in die V-Rille gefüllte Wellenleiter-Material zu entfernen.
In dem Fall, wo drei Elemente, die eine V-Rille zur Fixierung einer optischen Faser, einen optischen Wellenlei­ ter und Bondinseln zum Flip-Chip-Bonden einer optischen Kom­ ponente, wie einer optischen Halbleiteranordnung enthalten, auf einem einzigen Substrat gebildet werden, tritt ein zu­ sätzliches Problem auf.
Wenn ein SiO2-Wellenleiter, da ein organischer Hoch­ polymer-Wellenleiter nicht verwendet werden kann, unter Ein­ bußen in bezug auf eine Verschlechterung der Größenpräzision einer V-Rille gebildet wird, ist es nämlich schwierig, die Bondinselposition nahe beim Endteil des Wellenleiters anzu­ ordnen, und die Prozeßpräzision bei der Bildung von Bond­ inseln wird schlecht.
Im Fall der Montagetechnik, bei der die Lichtreflexion von der geneigten Endebene einer V-Rille verwendet wird, dringen, zusätzlich zu den oben beschriebenen Problemen, beim Bonden eines Substrats, wobei eine optische Komponente auf einem Si-Substrat mit einer V-Rille unter Verwendung eines Klebemittel montiert wird, das Klebemittel sowie Hohl­ räume in den Endebenenteil der V-Rille ein, wodurch die op­ tischen Kopplungscharakteristiken beträchtlich verringert werden.
Zusammenfassung der Erfindung
Es ist eine Aufgabe der vorliegenden Erfindung, eine integrierte optische Anordnungsstruktur und ihr Herstel­ lungsverfahren vorzusehen, wobei die durch das Vorliegen einer V-Rille auf einem Substrat verursachten Probleme ge­ löst werden können.
Gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer integrierten optischen Halb­ leiteranordnung vorgesehen, welches einen Prozeß zur Lami­ nierung einer Schicht einer optischen Komponente oder Bil­ dung einer zu musternden Photoresistschicht auf der Fläche eines Substrats mit einer V-Rille umfaßt, bei welchem, vor diesem Prozeß, ein Prozeß zum Bedecken der Fläche des Sub­ strats mit der V-Rille mit einem flachen Materialglied als erstes Mittel oder ein Prozeß zum Imprägnieren eines Füll­ mittels als zweites Mittel im Zwischenraum der V-Rille durchgeführt wird.
Unter Verwendung des ersten oder zweiten Mittels kann die Fläche des Substrats mit der V-Rille eingeebnet werden. Demgemäß dringen die Rohmaterialien optischer Komponenten nicht in den kaum der V-Rille ein, oder wird die Dicke des Photoresistfilms nicht unregelmäßig gemacht, was durch die Oberflächenspannung nahe bei der V-Rille des Photoresists verursacht werden könnte.
Das als zweites Mittel imprägnierte Füllmittel wird entfernt, um die V-Rille freizulegen, in der eine optische Faser in einem nachfolgenden Prozeß aufgenommen wird. Ande­ rerseits kann das flache Materialglied als erstes Mittel entfernt werden, um die V-Rille in einem nachfolgenden Pro­ zeß freizulegen, oder es kann nicht entfernt werden.
Das flache Materialglied ist nicht nur zum Einebnen der Fläche über der V-Rille, sondern auch für verschiedene An­ wendungen, die in den verschiedenen folgenden Ausführungs­ formen erläutert werden, verwendbar.
Kurze Beschreibung der Zeichnungen
Fig. 1A bis 1H, 2A bis 2G, 3A bis 3F, 4A bis 4E, 5A bis 5E, 6A bis 6D, 7A bis 7D sowie 8A und 8B sind perspektivi­ sche Ansichten, Draufsichten und Schnittansichten von Sub­ straten mit darauf montierten optischen Komponenten, wobei ein Herstellungsverfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 9A bis 9D und 10A bis 10C sind perspektivische An­ sichten, Draufsichten und Schnittansichten von Substraten mit darauf montierten optischen Komponenten, wobei das Her­ stellungsverfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 11A bis 11C, 12A bis 12E, 13A und 13B sowie 14 sind perspektivische Ansichten und Schnittansichten von Substra­ ten mit darauf montierten optischen Komponenten, wobei das Herstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 15A bis 15D und 16A bis 16C sind perspektivische Ansichten von Substraten mit darauf montierten optischen Komponenten, wobei das Herstellungsverfahren gemäß der vierten Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 17A bis 17C sind perspektivische Ansichten von Sub­ straten mit darauf montierten optischen Komponenten, wobei ein modifiziertes Verfahren des Herstellungsverfahrens der vierten Ausführungsform erläutert wird.
Fig. 18A bis 18C und 19A bis 19C sind perspektivische Ansichten von Substraten mit darauf montierten optischen Komponenten, wobei das Herstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 20 ist eine Schnittansicht einer integrierten op­ tischen Halbleiteranordnung gemäß der sechsten Ausführungs­ form der vorliegenden Erfindung.
Fig. 21 ist eine Schnittansicht einer integrierten op­ tischen Halbleiteranordnung gemäß der siebenten Ausführungs­ form der vorliegenden Erfindung.
Fig. 22 ist eine perspektivische Ansicht einer Si-Schei­ be, wobei das Herstellungsverfahren gemäß der achten Ausfüh­ rungsform der vorliegenden Erfindung erläutert wird.
Fig. 23 ist eine perspektivische Ansicht einer Si- Scheibe und einer optischen Plattenkomponente, wobei das Herstellungsverfahren gemäß der neunten Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 24A bis 24C sind Schnittansichten einer integrier­ ten optischen Halbleiteranordnung gemäß der zehnten Ausfüh­ rungsform der vorliegenden Erfindung.
Fig. 25A bis 25C sind Schnittansichten einer integrier­ ten optischen Halbleiteranordnung, wobei die elfte Ausfüh­ rungsform der vorliegenden Erfindung erläutert wird.
Fig. 26A bis 26C sind Schnittansichten eines Substrats mit einer darauf montierten optischen Komponente und der op­ tischen Komponente, wobei das Herstellungsverfahren gemäß der zwölften Ausführungsform der vorliegenden Erfindung er­ läutert wird.
Fig. 27 ist eine Schnittansicht einer integrierten op­ tischen Halbleiteranordnung gemäß der dreizehnten Ausfüh­ rungsform der vorliegenden Erfindung.
Fig. 28 ist eine Schnittansicht einer integrierten op­ tischen Halbleiteranordnung gemäß der vierzehnten Ausfüh­ rungsform der vorliegenden Erfindung.
Fig. 29A und 29B sind Schnittansichten einer integrier­ ten optischen Halbleiteranordnung, wobei die durch eine ge­ neigte Endfläche einer optischen Faser vorgesehenen Effekte erläutert werden.
Fig. 30 zeigt Seitenansichten und Schnittansichten eines Silizium-Rohblocks und eines Substrats mit einer darauf mon­ tierten optischen Komponente, wobei das Herstellungsverfah­ ren gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 31A bis 31D, 32A und 32B sowie 33 sind Schnittan­ sichten und Draufsichten eines Silizium-Rohblocks und eines Substrats mit einer darauf montierten optischen Komponente, wobei das Herstellungsverfahren gemäß der fünfzehnten Aus­ führungsform der vorliegenden Erfindung erläutert wird.
Fig. 34A bis 34C und 35A bis 35C sind Schnittansichten von Substraten, auf denen eine optische Komponente zu mon­ tieren ist, wobei die sechzehnte Ausführungsform der vorlie­ genden Erfindung erläutert wird.
Fig. 36A bis 36D und 37A bis 37D sind Schnittansichten eines Substrats mit einer darauf montierten optischen Kompo­ nente, wobei die siebzehnte Ausführungsform der vorliegenden Erfindung erläutert wird.
Fig. 38 ist eine perspektivische Ansicht eines Sub­ strats, auf dem eine optische Komponente zu montieren ist, der optischen Komponente und einer optischen Faser, wobei das Herstellungsverfahren gemäß der achtzehnten Ausführungs­ form der vorliegenden Erfindung erläutert wird.
Fig. 39A bis 39C, 40A und 40B sowie 41A und 41B sind perspektivische Ansichten und Schnittansichten von Substra­ ten, auf denen optische Komponenten zu montieren sind, wobei ein herkömmliches Herstellungsverfahren erläutert wird.
Fig. 42A bis 42C sind perspektivische Ansichten eines Substrats, auf dem eine optische Komponente zu montieren ist, wobei ein weiteres herkömmliches Herstellungsverfahren erläutert wird.
Fig. 43A bis 43C sind perspektivische Ansichten eines Substrats, auf dem eine optische Komponente zu montieren ist, wobei noch ein weiteres herkömmliches Herstellungsver­ fahren erläutert wird.
Fig. 44A und 44B sind Schnittansichten, wobei das Prob­ lem erläutert wird, das mit einem herkömmlichen Verfahren zur Bildung von Bondinseln auf einem Substrat mit einem op­ tischen Wellenleiter assoziiert ist.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Die erste Ausführungsform wird mit Bezugnahme auf Fig. 1A bis 8B beschrieben, wobei ein flaches Materialglied als erstes Mittel verwendet wird, um die Fläche eines Sub­ strats mit einer Rille zu bedecken.
In der folgenden Beschreibung der ersten Ausführungs­ form sind die Herstellungsverfahren auf ein Substrat gerich­ tet, das zur Montage von zwei optischen Fasern nebeneinander und einer optischen Komponente nach jeder optischen Faser eingesetzt wird. In einem tatsächlichen Fall wird eine Viel­ zahl derartiger Substrat-Chips wiederholt in vertikaler und horizontaler Richtung auf einer einzelnen Scheibe gebildet.
Fig. 1A zeigt ein Si-Substrat 1a mit der (1 0 0) Ebene und einer Dicke von 400 µm. Ein SiO2-Film 3a mit einer Dicke von 300 nm wurde durch Wärmeoxidation auf der Fläche des Si-Substrats 1a gebildet (Fig. 1B).
Anstelle des SiO2-Films kann ein SiN-Film verwendet werden. Als nächstes wurde ein Photoresistfilm 21 vom Nega­ tiv-Typ in einer Dicke von 200 nm durch Schleuderbeschich­ tung aufgebracht und bei 200°C gebacken (Fig. 1C).
Ein ultravioletter Strahl wurde auf die Glasfläche unter Verwendung einer Maske mit einem Muster, das aus Chrom 22a gebildet wurde, abgestrahlt (Fig. 1D). Das Maskenmuster ist wie in Fig. 1E gezeigt. Eine Maske mit einem umgekehrten Schwarz/Weiß-Muster des in Fig. 1E dargestellten Musters kann verwendet werden, wenn ein Photoresist vom Positiv-Typ ein­ gesetzt wird. Die Streifenbreite W1 der Maske wurde auf 136 µm eingestellt.
Der Photoresistfilm wurde entwickelt (Fig. 1F). Unter Verwendung des Photoresists als Maske wurde der SiO2-Film 3a geätzt, wobei gepufferte Fluorwasserstoffsäure eingesetzt wurde (Fig. 1G). Die Breite des Fensters mit dem geätzten SiO2 betrug 139 µm. Das Photoresist wurde entfernt (Fig. 1H).
V-Rillen 2a wurden durch das Ätzen des Si-Substrats 1a mit KOH gebildet (Fig. 2A). Obwohl nicht gezeigt, wurde der SiO2-Film an den Seitenflächen und der unteren Fläche des Si-Substrats 1a derart gebildet, daß das Si-Substrat nur in der Zone der V-Rillen geätzt wurde. Fig. 2B ist eine Drauf­ sicht, welche die gebildeten V-Rillen 2a zeigt.
Eine Positionierungsmarke kann auf dem Si-Substrat 1a gebildet werden, um die Positionierung im Photolithographie­ verfahren zu erleichtern.
Ein anderes Si-Substrat 1b wurde hergestellt, das einen durch Wärmeoxidation gebildeten SiO2-Film 3b mit einer Dicke von 6 µm aufwies. Dieses Si-Substrat 1b wurde auf den SiO2- Film 3a des mit den V-Rillen 2a ausgebildeten Si-Substrats 1a gesetzt (Fig. 2C) und auf etwa 800°C erhitzt (Fig. 2D). Folglich wurden die SiO2-Filme 3a und 3b fest aneinander ge­ bondet.
Die Fläche des Si-Substrats 1b wurde abgeschliffen oder mit einem Schleifstein oder Schleifmittel abgerieben, um sie 10 µm dünn zu machen (Fig. 2E). Danach wurde das Si-Substrat 1b mit KOH geätzt, um es vollständig zu entfernen (Fig. 2F). Während dieses Ätzens waren die V-Rillen 2a mit Wachs ge­ füllt, und nach dem Ätzen wurde das Wachs entfernt. Mit den obigen Verfahren wurde die in Fig. 2G gezeigte Struktur ge­ bildet.
Fig. 3A ist eine seitliche Schnittansicht des Substrats 4. Derartige seitliche Schnittansichten werden in der fol­ genden Beschreibung von Herstellungsverfahren verwendet.
Die Fläche des Substrats 4 wurde mit einem Photoresist 21 beschichtet (Fig. 3B). Das Resist 21 wurde entfernt, wobei ein Resistmuster erhalten wurde, wie in der Draufsicht von Fig. 3C gezeigt. Die Zonen mit dem entfernten Resist sind die durch Kreise angegebenen Zonen und die Zonen 21d zwischen parallelen Linien, die von einigen Kreisen ausgehen. In diesen Zonen werden Bondinseln und Verdrahtungsschichten ge­ bildet.
Fig. 3D ist eine Schnittansicht gemäß der Linie D-D von Fig. 3C. Derartige Schnittansichten werden für die folgende Beschreibung verwendet.
Als nächstes wurden eine Ti-Schicht 51a und eine Au- Schicht 53a in einer Dicke von jeweils 100 nm auf das Sub­ strat 4 aufgedampft (Fig. 3E). Diese laminierte leitfähige Schicht ist lotnetzbar. In Fig. 3E sind das Photoresist 21 sowie die Ti- und Au-Schicht 51a und 53a, die in dem Bereich oberhalb der um eine Stufe tieferen Ti- und Au-Schicht auf der rechten Seite und in der Richtung zur Rückseite des Zei­ chenblattes vorliegen, zwecks Vereinfachung der Zeichnung weggelassen. In Fig. 3E ist nur der Schnitt gemäß der Linie D-D gezeigt. Als nächstes wurde das Resist entfernt (Fig. 3F). Die Verfahren von Fig. 3B bis 3F sind ein soge­ nannter Abhebeprozeß.
Als nächstes wurde ein SiN-Film 3c auf der Fläche des Substrats in einer Dicke von 300 nm durch Plasma-CVD gebil­ det (Fig. 4A). Siliziumnitrid wird stöchiometrisch als Si3N4 ausgedrückt, die Zusammensetzung von durch Plasma-CVD gebil­ detem Siliziumnitrid ist jedoch nicht konstant, so daß es in dieser Beschreibung mit SiN bezeichnet wird. Dann wurde wiederum ein Photoresistfilm 21 aufgebracht (Fig. 4B). Löcher mit einem Muster wie in der Draufsicht von Fig. 4C gezeigt wurden in dem Photoresistfilm gebildet. Die durch strich­ lierte Kreise angegebenen Zonen und die Zonen zwischen par­ allelen Linien, die von einigen strichlierten Kreisen aus­ gehen, entsprechen dem Muster der Ti- und Au-Schicht 51a und 53a, die in den in Fig. 3B bis 3F gezeigten Verfahren gebil­ det werden. Die mit durchgehenden Kreisen angegebenen Zonen sind Fenster zur Bildung von Kontaktlöchern im SiN-Film 3c. Fig. 4D ist ein seitlicher Schnitt von Fig. 4C. Als nächstes wurden Löcher im SiN-Film 3c gebildet, und die Photoresist­ schicht wurde entfernt (Fig. 4E).
Fig. 5A zeigt das Muster der im SiN-Film 3c gebildeten Löcher, wie mit durchgehenden Kreisen angegeben. Als näch­ stes wurde wiederum ein Photoresistfilm 21 in einer Dicke von 1,5 µm aufgebracht (Fig. 5B). Ein ultravioletter Strahl wurde durch eine Photomaske angelegt und die Photoresist­ schicht im rechten Bereich entfernt (Fig. 5C). Der Quer­ schnitt des Photoresistfilms ist über den gesamten Bereich in der Richtung zur Rückseite des Zeichenblattes gleich.
Eine Ti-Schicht 51 und eine Pt-Schicht 52 wurden auf die gesamte Fläche des Substrats aufgedampft (Fig. 5D). Die Dicke der Ti-Schicht betrug 100 nm und jene der Pt-Schicht 30 nm. Als nächstes wurde der Photoresistfilm 21 entfernt (Fig. 5E). Obwohl die Ti- und Pt-Schicht auf dem Photoresist­ film 21 entfernt wurden, blieben die Ti- und Pt-Schicht auf dem SiN-Film 3c im rechten Bereich zurück. Diese Schichten werden als Goldplattierungselektrode in einem späteren Pro­ zeß verwendet.
Fig. 6A ist eine vergrößerte Ansicht, die ein Loch zeigt, das im in Fig. 5E gezeigten SiN-Film 3c gebildet ist. Ein Verfahren zur Bildung einer Bondinsel wird mit Bezug­ nahme auf Fig. 6B bis 6D beschrieben. Eine Photoresistschicht 21 mit einer Dicke von 3 µm wurde aufgebracht und ein Loch 21g im Photoresistfilm 21 gebildet (Fig. 6B).
Als nächstes wurde eine Au-Schicht 53 in einer Dicke von 2 µm unter Verwendung der Ti- und Pt-Schicht 51 und 52 als Plattierungselektrode plattiert (Fig. 6C). Auf diese Weise wurde die Struktur einer Bondinsel gebildet.
Nachdem der Photoresistfilm 21 entfernt wurde, wurden die Ti-, Pt- und Au-Schicht 51, 52 und 53 mittels Zerstäu­ bung geätzt. Da die Ätzgeschwindigkeit für Gold geringer ist als jene für Ti und Pt, konnte die Goldschicht 53 ungeätzt zurückbleiben (Fig. 6D).
Folglich wurde eine Bondinsel 5 mit einer laminierten Schicht der Ti-, Pt- und Au-Schicht 51, 52 und 53 gebildet.
Die Schichten 51, 52 und 53 wurden in den obigen Ver­ fahren einzeln beschrieben. Im folgenden werden die Schich­ ten der Einfachheit der Zeichnung halber kollektiv durch eine Schicht 5 repräsentiert. Außerdem wurde die Höhe der Ti-, Pt- und Au-Schicht 51, 52 und 53 übertrieben darge­ stellt, im folgenden sind sie jedoch als dünne Insel 5 ge­ zeigt, wie in Fig. 7A.
Fig. 7A zeigt die Gesamtstruktur des den Verfahren bis zu Fig. 6D unterworfenen Substrats. Die Fläche des Substrats wurde mit einer Photoresistschicht 21 beschichtet (Fig. 7B). Ein ultravioletter Strahl wurde durch eine Photomaske ange­ legt, die Photoresistschicht 21 entwickelt und die linke Hälfte der Photoresistschicht entfernt (Fig. 7C). Unter Ver­ wendung des Photoresistfilms 21 als Maske wurden der SiN- Film 3c und die SiO2-Filme 3b und 3c mit gepufferter Fluor­ wasserstoffsäure geätzt (Fig. 7D).
Folglich wurden die V-Rillen 2a freigelegt, und der Photoresistfilm 21 wurde entfernt, wobei das in Fig. 8A ge­ zeigte Substrat erhalten wurde. Optische Komponenten wurden unter Verwendung der Bondinseln 5 montiert und optische Fasern 7 in den V-Rillen korrekt ausgerichtet (Fig. 8B).
Fig. 8B ist eine Ansicht des Substrats, gesehen in der in Fig. 8A gezeigten Richtung E. In Fig. 8A und 8B repräsen­ tiert die Bezugszahl 6 optische Komponenten, wie Halbleiter­ laser und Photodioden, die Bezugszahl 61 eine auf der opti­ schen Komponente gebildete Bondinsel, die Bezugszahl 62 eine optisch aktive Zone, die Bezugszahl 7 eine optische Faser, die Bezugszahl 8 einen von der optischen Faser abgestrahlten Lichtfluß und das Bezugszeichen Z eine Distanz zwischen dem Ende der optischen Faser und der optischen Komponente.
Gemäß der ersten Ausführungsform kann beim Mustern von Bondinseln und dgl. auf dem Substrat 1a mit den V-Rillen 2a ein Photoresist gleichmäßig aufgebracht werden, da die V-Rillen mit einem flachen Materialglied abgedeckt sind. Demgemäß können die Positionen von Bondinseln und dgl. mit hoher Präzision bestimmt werden.
Wie in Fig. 8B gezeigt, sind die V-Rillen derart gebil­ det, daß sie unter den optischen Komponenten im Gegensatz zum Vorliegen einer herkömmlichen geneigten Ebene im Grenz­ flächenbereich zwischen dem Ende einer V-Rille und einer Bondinsel verlaufen. Demgemäß kann die Distanz Z zwischen der Faser und der optischen Komponente kurz gemacht werden, wodurch die optische Kopplungseffizienz verbessert wird.
Mit der herkömmlichen Technik beträgt die Distanz zwi­ schen einer Faser und der Endebene einer Photodiode vom Randlichteinstrahlungs-Typ, deren Absorptionsschicht eine Dicke von 5 µm und eine Breite von 50 µm aufweist, etwa 40 µm oder mehr, und die Kopplungseffizienz ist 40% oder weniger.
Im Gegensatz dazu wurde unter Verwendung des Substrats 4 und des Herstellungsverfahrens der Ausführungsform die Di­ stanz zwischen einer Faser und der Endebene einer Photodiode 5 µm oder weniger, und die Kopplungseffizienz wurde auf 72% verbessert.
Es konnte eine V-Rille mit hoher Breiten- und Tiefen­ präzision gebildet werden, da der als Maske zur Bildung der V-Rille verwendete SiO2-Film 300 nm dünn gemacht wurde. Außerdem wurde der SiO2-Film 3b über dem SiO2-Film 3a auf 6 µm eingestellt und das Verdrahtungsmuster 5b auf dem SiO2- Film 3b gebildet. Demgemäß wurde die elektrostatische Kapa­ zität verglichen mit dem Fall, wo nur der SiO2-Film 3a ver­ wendet wurde, auf 1/20 oder mehr reduziert, wodurch ein Hochgeschwindigkeitsbetrieb realisiert wird.
Da SiO2, das für visuelles Licht durchlässig ist, als Material der auf den V-Rillen gebildeten dielektrischen Folie 3a und 3b eingesetzt wurde, konnte die Maskenausrich­ tung zur Bildung von Bondinseln während der Prüfung von durchsichtigen Rändern der V-Rillen 2a oder Positionierungs­ marken auf dem Si-Substrat 1a durchgeführt werden. Daher wurde eine Maskenausrichtung mit hoher Präzision realisiert.
Obwohl in dieser Ausführungsform nicht gezeigt, kann ein Metallfilm auf der gesamten Außenfläche der Bondinsel 5 gebildet werden, um die Wärmeabfuhr zu verbessern. Ein dünner Diamantfilm kann aufgebracht werden, um die Wärme­ abfuhrleistung weiter zu verbessern.
Als nächstes wird die zweite Ausführungsform mit Bezug­ nahme auf Fig. 9A bis 9D und 10A bis 10C beschrieben, wobei V-Rillen in einem Substrat nur im zentralen Bereich davon gebildet werden. In der ersten Ausführungsform wurden V- Rillen unter den SiO2-Filmen 3a und 3b im Si-Substrat 4 über die gesamte Länge des Substrats gebildet, wohingegen in der zweiten Ausführungsform die V-Rillen im Substrat nur im zen­ tralen Bereich gebildet wurden.
Dies kann unter Verwendung einer Maske mit einem Muster aus Chrom 22a nur im zentralen Bereich im in Fig. 1D der ersten Ausführungsform gezeigten Verfahren realisiert werden. Die Herstellungsverfahren der zweiten Ausführungs­ form werden beschrieben, indem hauptsächlich die Unterschie­ de zur ersten Ausführungsform hervorgehoben werden. Die in Fig. 9A bis 9D und 10A bis 10C nicht veranschaulichten Ver­ fahren sind gleich wie in der ersten Ausführungsform.
Ähnlich der ersten Ausführungsform wurde ein Substrat mit einer Photoresistschicht beschichtet und ein ultravio­ letter Strahl an diese angelegt. Im Gegensatz zur ersten Ausführungsform hatte jedoch eine in diesem Verfahren ver­ wendete Photomaske 22 das in Fig. 9A gezeigte Muster. Das Muster der im Substrat gebildeten V-Rillen war wie in Fig. 9B dargestellt.
Das mit den V-Rillen ausgebildete Si-Substrat, das in Fig. 9B gezeigt ist, wurde auf ein anderes Si-Substrat 1b mit einem darauf gebildeten SiO2-Film 3b haftend aufgebracht (Fig. 9C). Das Si-Substrat 1b wurde abgeschliffen und geätzt, wobei die in Fig. 9D dargestellte Substratstruktur erhalten wurde.
Fig. 10A ist eine Schnittansicht des erhaltenen Sub­ strats. Bondinseln wurden auf dem Substrat durch ähnliche Verfahren wie in bezug auf die erste Ausführungsform er­ läutert gebildet, und die linke Hälfte der SiO2-Filme 3a und 3b wurde entfernt. Die Schnittansicht des Substrats nach diesem Verfahren ist in Fig. 10B gezeigt.
Das Substrat wurde entlang der in Fig. 10C dargestellten Linie F-F in Chips geschnitten, wobei im allgemeinen das gleiche Substrat wie das in Fig. 8A dargestellte der ersten Ausführungsform gebildet wurde. Der Unterschied des Sub­ strats der zweiten Ausführungsform zu jenem der ersten Aus­ führungsform liegt nur in den hinteren Endebenen der V-Ril­ len. Wie bereits erwähnt, sind die anderen Verfahren als die oben beschriebenen gleich wie jene der ersten Ausführungs­ form.
Der Vorteil des Verfahrens der zweiten Ausführungsform gegenüber jenem der ersten Ausführungsform liegt darin, daß es nicht notwendig ist, die V-Rillen 2a im in Fig. 2F veran­ schaulichten Verfahren zum Ätzen des Siliziums 1b mit Wachs zu füllen.
Ferner ist, wenn der Endteil 2b der in Fig. 10C ge­ zeigten V-Rille in dem Ausmaß so weit wie möglich an die linke Seite gerückt ist, in dem er nicht mit dem Ende einer Faser in Kontakt kommt, das Fassungsvermögen des Luftraums der V-Rille reduziert, so daß die Wärmeabfuhrleistung einer optischen Komponente auf dem Substrat verbessert werden kann.
Als nächstes wird mit Bezugnahme auf Fig. 11A bis 14 die dritte Ausführungsform beschrieben, wobei eine monolithische IC auf der Fläche eines Substrats mit V-Rillen gebildet wird. In dieser Ausführungsform wird das haftend aufgebrach­ te Si-Substrat 1b, das in der ersten und zweiten Ausfüh­ rungsform vollständig entfernt wurde, teilweise nicht ent­ fernt, und die monolithischen ICs 6b wurden auf der Fläche des nicht-entfernten Substrats 1b gebildet.
In dieser Ausführungsform werden Bondinseln 5b für ein Flip-Chip-Bonden einer optischen Komponente (einer Photo­ diode) direkt auf der IC gebildet.
Die dritte Ausführungsform wird beschrieben, indem hauptsächlich die Unterschiede zur ersten und zweiten Aus­ führungsform hervorgehoben werden. Die in Fig. 11A bis 14 nicht veranschaulichten Verfahren sind gleich wie in der ersten und zweiten Ausführungsform.
Fig. 11A entspricht Fig. 2D der ersten Ausführungsform. Ein Si-Substrat 1b mit einem SiO2-Film 3b wird auf ein Si- Substrat 1a mit V-Rillen 2a gesetzt und haftend darauf auf­ gebracht. In dieser Ausführungsform wird die Dicke des SiO2 3b auf 3 µm eingestellt. Als nächstes wird das haftend auf­ gebrachte Si-Substrat auf eine Dicke von etwa 10 µm abge­ schliffen (Fig. 11B).
Als nächstes wird das Si geläppt und dann mit einer CP-8 genannten Ätzflüssigkeit (HF : HNO3 : CH3COOH : I2 = 1 ml : 5 ml : 2 ml : 9,6 mg) geätzt. Dieses Ätzen wird ange­ halten, bevor das Si vollständig geätzt ist, wobei eine Si- Schicht 1b zurückbliebt. Die verbleibende Si-Schicht 1b hat eine Dicke von 3 µm. Die anderen Verfahren sind die gleichen wie die in Fig. 1A bis 2G veranschaulichten der ersten Aus­ führungsform. Das erhaltene Substrat, das als Substrat 4 für eine integrierte optoelektronische Halbleiteranordnung ver­ wendet wird, ist in Fig. 11C gezeigt.
Fig. 12A ist eine seitliche Schnittansicht des in Fig. 11C dargestellten Substrats. Im nächsten Verfahren wird die haftend aufgebrachte, dünner gemachte Si-Schicht 1b mit Ausnahme des Bereichs der rechten Hälfte, wo ICs gebildet werden, durch Photolithographie und Ätzen entfernt (Fig. 12B).
ICs 6b werden unter Verwendung allgemeiner Si-IC-Ver­ fahren gebildet (Fig. 12C). Als nächstes werden eine Metall­ verdrahtungsstruktur 5b und Bondinseln auf den ICs 6b durch Verfahren ähnlich jenen der ersten Ausführungsform gebildet (Fig. 12D). Ein Photoresistfilm 21 wird aufgebracht und ge­ mustert, um die ICs 6b zu bedecken (Fig. 12D).
Während der IC-Bereich durch den Photoresistfilm 21 ge­ schützt wird, werden der SiN-Film 3c und die SiO2-Filme 3a und 3b in dem Bereich, wo die V-Rillen freigelegt sind, ent­ fernt. Der Photoresistfilm wird entfernt, um die in Fig. 13A gezeigte Struktur zu vervollständigen. Fig. 13B ist eine Seitenansicht der in Fig. 13A dargestellten Struktur, gesehen in der Richtung E.
Wie in Fig. 14 gezeigt, können Bondinseln für eine opti­ sche Komponente 6 auf dem SiO2-Film und eine Si-IC an der Rückseite (rechten Seite in Fig. 14) der optischen Komponente gebildet werden. In Fig. 14 wird ein Metalldraht 5c als Ver­ bindung zwischen Inseln verwendet. In Fig. 14 repräsentiert die Bezugszahl 5 eine Insel zum Bonden einer optischen Kom­ ponente 6, die Bezugszahl 5e eine Insel als Verbindung zwi­ schen der optischen Komponente 6 und der IC 6b und die Be­ zugszahl 5f eine Insel als Verbindung mit einer externen Schaltung oder einem Paketanschlußdraht.
Die Anordnung der dritten Ausführungsform ist auf Grund der integrierten Si-IC 6b kompakt. Die Si-IC-Herstellungs­ verfahren sind einfach, da das Substrat eine flache Fläche ohne tiefe V-Rillen aufweist, wobei das Substrat im allge­ meinen zur Herstellung von Si-ICs verwendet wird. ICs mit einer auf SiO2 gebildeten SOI-Struktur haben eine niedrigere parasitäre Kapazität, wodurch ein Hochgeschwindigkeitsbe­ trieb ermöglicht wird. Wenn eine Photodiode direkt auf die Si-IC 6b gebondet wird, können die Frequenzcharakteristiken, die durch Verdrahtungen abgebaut werden können, unterdrückt werden. Durch die Verwendung optimaler Si-Materialien wird eine optische Hybrid-IC mit niedrigen Kosten und hoher Lei­ stung realisiert, indem beispielsweise zur Bildung von V-Rillen geeignetes Si als Material des unteren Substrats 1a und für die IC-Verfahren am besten geeignetes Si als oberes Substrat 1b eingesetzt wird.
Es erübrigt sich darauf hinzuweisen, daß ein scharfes vertikales Ätzen durch anisotropes Ätzen unter Verwendung eines Si-Substrats mit der Ebene (1 1 0) als oberes Substrat 1b möglich ist, und optische Halbleiterelemente monolithisch auf dem oberen Substrat 1b gebildet werden können, wenn andere Halbleitermaterialien, wie Verbundhalbleitermate­ rialien, z. B. GaAs und InP, eingesetzt werden.
Als nächstes wird die vierte Ausführungsform der Erfin­ dung mit Bezugnahme auf Fig. 15A bis 16C beschrieben. Die vierte Ausführungsform ist ein Verfahren zur Herstellung eines optischen Wellenleiters unter Verwendung organischer Hochpolymermaterialien. Zuerst wurde ein in Fig. 2G gezeigtes Substrat 4 durch das gleiche Verfahren wie jenes der ersten Ausführungsform erzeugt. Die Dicke des SiO2 3a betrug 300 nm, die Dicke des SiO2 3b 3 µm und die Breite an der Öffnung der V-Rille 2a 144,6 µm.
Wenn eine optische Faser mit einem Manteldurchmesser von 125 µm in die V-Rille 2a eingesetzt wird, ist die höchste Fläche der optischen Faser um 6 µm höher als die Fläche des Substrats 1a. In Fig. 2G wurde die V-Rille über der gesamten Länge des Substrats 4 gebildet. Die V-Rille kann wie in der zweiten Ausführungsform auf halbem Wege im Substrat enden.
Als nächstes wurde das in Fig. 2G gezeigte Substrat 4 mit zwei organischen Hochpolymermaterialschichten 41 und 42 beschichtet (Fig. 15A). Als Hochpolymermaterial wurde Poly­ methylmethacrylat (PMMA) verwendet und durch Schleuderbe­ schichtung aufgebracht. Die Dicke der organischen Hochpoly­ mermaterialschichten 41 und 42 betrug jeweils 2 µm. Der or­ ganischen Hochpolymermaterialschicht 42 wurde Polybenzyl­ methacrylat zugesetzt, um den Brechungsindex zu erhöhen. Als nächstes wurde das Substrat gebacken, um das Lösungsmittel abzudampfen, und um auszuhärten.
Ein SiO2-Film 3c wurde auf der Fläche des Substrats ge­ bildet und durch Photolithographie gemustert, wobei ein Muster eines optischen Wellenleiters vorgesehen wurde (Fig. 15B). Unter Verwendung des SiO2-Films 3c als Maske wurde die organische Hochpolymermaterialschicht 42 geätzt, wobei ein dreidimensionaler Wellenleiter gebildet wurde (Fig. 15C). Die organische Hochpolymermaterialschicht 42 bildet den Kern des optischen Wellenleiters.
Als nächstes wurde der SiO2-Film 3c entfernt und dann eine Polymethylmethacrylat-Schicht 43 als obere Mantel­ schicht aufgebracht. Die Beschichtungs- und Backverfahren wurden dreimal wiederholt, wobei die obere Mantelschicht 43 mit einer Dicke von 6 µm gebildet wurde (Fig. 15D).
Als nächstes wurde ein SiO2-Film 3d auf der Fläche des Substrats gebildet und durch Photolithographie in der in Fig. 16A gezeigten Form gemustert. Dann wurde ein Ätzen durch Sauerstoffplasma durchgeführt, wobei eine Endebene des Wel­ lenleiters gebildet und der SiO2-Film 3b freigelegt wurde (Fig. 16B).
Als nächstes wurde, nachdem der SiO2-Film 3d entfernt wurde, der SiO2-Film 3b durch gepufferte Fluorwasserstoff­ säure entfernt, wobei die V-Rille 2a freigelegt wurde (Fig. 16C). Mit den obigen Verfahren wurde der organische Hochpolymer-Wellenleiter auf dem Substrat mit der V-Rille gebildet.
Mit den obigen Verfahren kann das Substrat 4 gleich­ mäßig mit organischem Hochpolymermaterial für den optischen Wellenleiter beschichtet werden, da die Fläche des Substrats flach ist. Da die V-Rille vom SiO2-Film bedeckt ist, dringt ferner kein organisches Hochpolymermaterial in die V-Rille ein.
In dieser Ausführungsform wurde auf das Si-Substrat mit der V-Rille ein weiteres Si-Substrat mit einem SiO2-Film haftend aufgebracht. Das Substrat ist nicht auf Si be­ schränkt, sondern es können auch andere Substrate aus unter­ schiedlichen Materialien verwendet werden.
In einer Modifikation dieser Ausführungsform, wie in Fig. 17A gezeigt, werden Bondinseln 5a zum Bonden einer op­ tischen Halbleiteranordnung oder einer IC und ein Verdrah­ tungsmuster 5b auf dem SiO2-Film auf einem Substrat 4 gebil­ det, auf dem ein optischer Wellenleiter gebildet wird, und danach wird, wie in Fig. 17B und 17C gezeigt, ein organischer Hochpolymer-Wellenleiter auf dem Substrat 4 auf eine Weise ähnlich der vierten Ausführungsform gebildet.
Durch das Bonden einer optischen Halbleiteranordnung oder IC auf ein derartiges Substrat mit dem optischen Wel­ lenleiter unter Verwendung eines Niedrigtemperatur-Lötmit­ tels oder dgl. ist es möglich, einen Modul mit dem optischen Wellenleiter zu bilden.
Bei der Bildung des Moduls mit dem optischen Wellen­ leiter auf obige Weise ist es notwendig, den SiO2-Film 3b unter den Bondinseln 5a und dem Verdrahtungsmuster 5b beim Ätzen des SiO2-Films 3b auf der V-Rille zu schützen. Aus diesem Grund wird, wie in Fig. 17B gezeigt, eine Schutz­ schicht 45 aus Aluminium- oder Siliziumnitrid gebildet.
Spezifisch wird ein Siliziumnitrid-Film (100 nm) auf dem SiO2-Film 3b durch Wärme-CVD gebildet und der Silizium­ nitrid-Film geätzt, wobei der Film nur in der mit 45 in Fig. 17B angegebenen Zone ungeätzt zurückbleibt.
Die Bondinseln 5a und das Verdrahtungsmuster 5b, die auf dem Siliziumnitrid-Film gebildet sind, können während des Verfahrens von Fig. 17C geschützt werden.
Als nächstes wird ein Verfahren zur Bildung eines op­ tischen Wellenleiters unter Verwendung von SiO2 gemäß der fünften Ausführungsform der vorliegenden Erfindung mit Be­ zugnahme auf Fig. 18A bis 19C beschrieben. Zuerst wird ein in Fig. 2G gezeigtes Substrat 4 durch das gleiche Verfahren wie jenes der ersten Ausführungsform hergestellt. Die Dicke des SiO2 3a beträgt 300 nm, die Dicke des SiO2 3b 2,7 µm und die Breite an der Öffnung der V-Rille 2a 132 µm. Wenn eine op­ tische Faser mit einem Manteldurchmesser von 125 µm in die V-Rille 2a eingesetzt wird, ist die höchste Oberfläche der optischen Faser um 15 µm höher als die Fläche des Substrats 1a. In Fig. 2G wurde die V-Rille über die gesamte Länge des Substrats 4 gebildet. Die V-Rille kann wie in der zweiten Ausführungsform auf halbem Wege im Substrat enden.
Als nächstes werden zwei SiO2-Schichten 41a und 42a auf dem in Fig. 2G gezeigten Substrat durch Zerstäubung abge­ schieden und einer Wärmebehandlung bei 1000°C unterworfen, um sie in den Glaszustand überzuführen (Fig. 18A). Die Dicke des SiO2-Films 41a und 42a beträgt jeweils 8 µm. Der oberen SiO2-Schicht 42a wird Ge zugesetzt, um den Brechungsindex zu erhöhen.
Ein polykristalliner Silizium-Film 3c wird auf der Fläche des Substrats gebildet und durch Photolithographie gemustert, wobei ein Muster eines optischen Wellenleiters (Fig. 18B) erzeugt wird. Unter Verwendung des Poly-Si-Films 3c als Maske wird der SiO2-Film 42a durch reaktives Ionen­ strahlätzen (RIE) geätzt, wobei ein dreidimensionaler Wel­ lenleiter gebildet wird (Fig. 18C). Der Ge-dotierte SiO2-Film 42a entspricht dem Kern des optischen Wellenleiters.
Als nächstes wird, nachdem der Poly-Si-Film 3c entfernt ist, eine Ummantelungsschicht 43a gebildet. Die Dicke der Ummantelungsschicht 43a auf dem Kern 42a beträgt 11 µm und 19 µm in der anderen Zone als oberhalb des Kerns 42a (Fig. 19A).
Als nächstes wird ein Poly-Si-Film 3d auf der Substrat­ fläche gebildet und durch Photolithographie gemustert, die in Fig. 19B gezeigt. Dann wird die Endebene durch RIE gebil­ det und gleichzeitig auch der SiO2-Film 3b geätzt (Fig. 18A), wobei das Si-Substrat freigelegt wird (Fig. 19C). Mit den obigen Verfahren wird der dielektrische optische Wellenlei­ ter auf dem Substrat mit der V-Rille gebildet.
Mit den obigen Verfahren zur Bildung eines optischen SiO2-Wellenleiters kann der zum Ätzen der V-Rille verwendete Schutz-SiO2-Film 3b dünn gemacht werden, wodurch die V-Rille mit hoher Präzision realisiert wird. Danach wird die V-Rille bedeckt und der optische Wellenleiter auf der flachen Fläche gebildet, wodurch die Positionsausrichtung zwischen einer optischen Faser und dem optischen Wellenleiter sowie die Kopplungseffizienz verbessert werden.
In den obigen Ausführungsformen wird das die V-Rillen bedeckende flache Materialglied entfernt, wenn eine optische Faser fix montiert wird. In den folgenden Ausführungsformen wird das die V-Rillen bedeckende flache Materialglied nicht entfernt, eine optische Faser in den Zwischenraum der V-Ril­ le eingesetzt und die geneigte Ebene am Ende der V-Rille als Lichtreflexionsfläche verwendet.
Die sechste Ausführungsform wird mit Bezugnahme auf Fig. 20 beschrieben. Ein Silizium-Substrat 1a mit einem SiO2- Film 32 und einer V-Rille 2a wird durch das gleiche Verfah­ ren wie jenes der ersten Ausführungsform gebildet. Die Größe der V-Rille ist derart eingestellt, daß sie eine optische Faser in der Richtung der Rillentiefe vollständig aufnimmt, und der SiO2-Film 3 über der V-Rille wird in einem nachfol­ genden Verfahren nicht entfernt. Eine Photodiode (PD) 6a wird unter Verwendung eines Kontakthöckers 61a auf eine Bondinsel 5 flip-chip-gebondet. Die Photodiode 6a weist eine Lichtabsorptionszone 62a, eine Elektrode 63a und eine Linse 64a auf. Die Elektrode 63a ist durch eine leitenden Draht 81a, wie Al, mit einer Verdrahtung 82a verbunden. Eine op­ tische Faser 7 wird in die V-Rille 2a eingesetzt. Der Durch­ messer jeder Insel beträgt 60 µm, der Durchmesser der opti­ schen Faser 7 125 µm, die Breite der V-Rille 2a am obersten Öffnungsende 244 µm, die Dicke des SiO2-Films 3 ist 3 µm und der Durchmesser der Linse 64a 80 µm.
In dieser Ausführungsform kann die Positionsausrichtung für die Bondinseln 5 mit hoher Präzision eingestellt werden, da die Substratfläche flach ist. Ähnlich der ersten Ausfüh­ rungsform ist es möglich, die Präzision der Breite der V-Rille zu verbessern und die elektrostatische Kapazität von Verdrahtungen zu reduzieren.
Als nächstes wird die siebente Ausführungsform mit Be­ zugnahme auf Fig. 21 beschrieben. Im in Fig. 21 gezeigten op­ tischen Halbleiterelement werden ein Si-Film 1b und ein SiO2-Film 3e auf den SiO2-Film 3 des optischen Halbleiter­ elements der sechsten Ausführungsform laminiert. Diese lami­ nierten Filme werden durch das Läppen des haftend aufge­ brachten Si-Substrats auf eine gewünschte Dicke in dem in der ersten Ausführungsform erläuterten Verfahren und durch Wärmeoxidation der nicht-entfernten Si-Schicht gebildet. Eine Photodiode 6a wird auf die gleiche Weise wie in der sechsten Ausführungsform auf dem SiO2-Film 3e montiert.
Si ist für Licht mit einer Wellenlänge von 1,55 µm durchlässig, so daß Licht durch den Si-Film 1b übertragen wird.
Die Dicke des SiO2-Films beträgt 0,24 µm, die Dicke des Si-Films 1b 10 µm und die Dicke des SiO2-Films 3e 3 µm. In diesem Fall wirkt der SiO2-Film 3 als Reflexionsverhinde­ rungsfilm. Wenn eine Reflexionsverhinderungsfunktion nicht notwendig ist, kann der SiO2-Film 3 ohne jegliches prakti­ sche Problem weggelassen werden. Wenn der SiO2-Film 3e auch eingestellt wird, um eine zum Vorsehen der Reflexionsverhin­ derungsfunktion ausreichende Dicke aufzuweisen, kann der- Re­ flexionsverlust weiter verhindert werden.
Da der dicke Si-Film 1b vorliegt, wird in dieser Aus­ führungsform die mechanische Festigkeit der Filme über der V-Rille 2a groß. Eine durch das Einsetzen des Si-Films be­ wirkte Reflexionserhöhung kann durch den durch die Struktur des SiO2-Films 3 und Si-Films 1b erhaltenen Reflexionsver­ hinderungseffekt unterdrückt werden.
Der Brechungsindex eines durch Wärmeoxidation gebil­ deten SiO2-Films ist stabil und die Steuerung der Dicke leicht. Daher kann der Reflexionsverhinderungsfilm mit guter Reproduzierbarkeit gebildet werden. In dieser Ausführungs­ form wird die Dicke des SiO2-Films 3 auf 256 nm eingestellt, um die Reflexion von Licht mit einer Wellenlänge von 1,5 µm zu verhindern.
Als nächstes wird die achte Ausführungsform mit Bezug­ nahme auf Fig. 22 beschrieben. Das Merkmal dieser Ausfüh­ rungsform liegt darin, daß anstatt einer einzelnen PD 6a, die in der sechsten Ausführungsform verwendet wird, ein PD- Array 6c in Form einer Scheibe eingesetzt wird. Die Posi­ tionsausrichtung wird unter Verwendung eines Maskenaus­ richtgeräts durchgeführt und ein Klebemittel auf Epoxy-Basis zum Bonden von zwei Scheiben aneinander verwendet. Nach dem Bonden werden die Scheiben entlang strichlierten Linien A in Chips geschnitten, und eine optische Faser wird in jede V-Rille 2a eingesetzt.
Da der SiO2-Film 3 vorliegt, dringt kein Klebemittel in die V-Rille ein. So ist es leicht, das Substrat mit den V-Rillen 2a auf das Substrat 6a mit dem PD-Array haftend aufzubringen. Die Positionsausrichtung ist leicht, da sie auf der Ebene der Scheibe durchgeführt wird.
Die neunte Ausführungsform wird mit Bezugnahme auf Fig. 23 beschrieben. Das Merkmal dieser Ausführungsform sind optische Komponenten 6d, die sandwichartig zwischen einem Substrat mit V-Rillen und einem PD-Array-Substrat 6c wie in der achten Ausführungsform angeordnet sind.
Wenn eine Glasplatte bei der Bildung optischer Elemente 6d verwendet wird, kann das Substrat mechanisch verstärkt werden. Wenn ein Linsen-Array eingesetzt wird, kann die Lichtkopplungseffizienz verbessert werden. In dieser Ausfüh­ rungsform kann die Positionsausrichtung zwischen dem PD- Array 6c und den optischen Komponenten 6d mit einem Masken­ ausrichtgerät durchgeführt werden, wodurch eine Hochpräzi­ sionspositionierung aller Scheiben ermöglicht wird.
Ein optisches Halbleiterelement der zehnten Ausfüh­ rungsform ist in Fig. 24A bis 24C gezeigt. Ein Merkmal dieser Ausführungsform ist, daß, wie in Fig. 24A dargestellt, eine Mikrolinse 9a aus einem Photoresist auf der Fläche eines SiO2-Films 3 gebildet ist.
Ein Si-Substrat 1a mit dem SiO2-Film 3 und einer V-Ril­ le 2a wird durch das gleiche Verfahren wie jenes der ersten Ausführungsform gebildet. Als nächstes wird der SiO2-Film 3 mit einem Photoresist schleuderbeschichtet. Danach wird, wie in Fig. 24B gezeigt, ein kreisförmiges Resistmuster 19b durch Photolithographie auf dem SiO2-Film 3 gebildet, wobei es nahe beim Ende der V-Rille 2a ausgerichtet wird.
Als nächstes wird das Substrat auf 200°C erhitzt, um das Resist zu schmelzen und eine Linse 9a mittels der Ober­ flächenspannung des geschmolzenen Resists zu bilden (Fig. 24C). Der Durchmesser der Linse beträgt beispielsweise 250 µm. Eine Vielzahl von Linsen kann unter Verwendung einer Scheibe gebildet werden.
Wie in Fig. 24A gezeigt, ist eine optische Faser 7 in den Zwischenraum der V-Rille 2a eingesetzt. Eine optische Komponente 6a wird durch geeignete Mittel vor (in Fig. 24A unter) der Mikrolinse 9a fixiert. Die optische Komponente 6a kann wie in der sechsten Ausführungsform durch die Bildung von Bondinseln auf dem SiO2-Film 3 gebondet werden.
In dieser Ausführungsform wird die Mikrolinse 9a mit einem Durchmesser von 250 µm verwendet, und die Lichtkopp­ lungseffizienz wird nicht reduziert, wenn das Substrat mit der optischen Faser von der optischen Komponente 6a entfernt positioniert wird. Ferner kann die optische Achse des durch die geneigte Ebene am Ende der V-Rille 2a reflektierten Lichts geometrisch bestimmt werden. Daher kann, wenn die Linse durch die Maskenausrichtung korrekt gebildet wird, die optische Achse des durch die geneigte Ebene am Ende der V-Rille reflektierten Lichts automatisch mit der optischen Achse der Linse zusammenfallen.
In dieser Ausführungsform kann die Linse mit einer aus­ gerichteten optischen Achse durch Photolithographie direkt auf dem Substrat gebildet werden, da die V-Rille 2a auf dem Substrat mit dem SiO2-Film bedeckt ist.
Als nächstes wird die elfte Ausführungsform mit Bezug­ nahme auf Fig. 25A bis 25C beschrieben. Ein Merkmal dieser Ausführungsform ist, daß, wie in Fig. 25A gezeigt, eine Mikrolinse 9a durch Ätzen von Si auf dem SiO2-Film gebildet wird. Zuerst wird ein Si-Substrat 1a mit dem SiO2-Film 3, einem Si-Film 1b und einer V-Rille 2a unter Verwendung des gleichen Verfahrens wie jenes der siebenten Ausführungsform hergestellt. Als nächstes wird, wie in Fig. 25B gezeigt, das Substrat durch ein Ätzmittel HF : HNO3 : CH3COOH = 1 : 2 : 1 geätzt, wobei eine Linse 9b gebildet wird. In diesem Fall wird die Ecke des Tafelbergs 13d rascher geätzt, so daß die in Fig. 25C gezeigte Linse 9b gebildet werden kann.
Bei dieser Ausführungsform können die gleichen Effekte auftreten wie bei der zehnten Ausführungsform. Unter Verwen­ dung des gleichen Verfahrens wie jenes der zehnten Ausfüh­ rungsform kann eine aus Photoresist bestehende Linse auf der Fläche des Si-Films 1b gebildet werden. Dann wird ein Ionen­ strahlätzen durchgeführt, um das Resistmuster auf das Si zu transferieren.
Die zwölfte Ausführungsform wird mit Bezugnahme auf Fig. 26A bis 26C beschrieben. Ein Merkmal dieser Ausführungs­ form liegt darin, daß Inseln 5 und ein Verdrahtungsmuster 82a auf einem Glassubstrat 71a gebildet werden, eine PD 6a unter Verwendung eines Kontakthöckers 61a auf die Inseln 5 gebondet wird, und danach das Glassubstrat 71a mit der PD auf ein Substrat zur Fixierung einer Faser haftend aufge­ bracht wird.
Fig. 26A veranschaulicht ein Verfahren zum Bonden einer PD 6a, Fig. 26B ein Verfahren zum haftenden Aufbringen des Glassubstrats mit der PD auf das Substrat zur Fixierung der Faser und Fig. 26C die in die V-Rille 2a eingesetzte Faser 7.
Das Si-Substrat 1a zur Fixierung der Faser mit einem SiO2-Film 3 und der V-Rille 2a wird durch das gleiche Ver­ fahren wie jenes der elften Ausführungsform hergestellt. Eine Glassubstratscheibe und eine Substratscheibe zur Fixie­ rung einer Faser, die beide einen Durchmesser von 4 Zoll aufweisen, werden positionsausgerichtet und unter Verwendung eines Harzes vom Ultraviolettstrahlen-Aushärtungstyp haftend aufeinander aufgebracht. Die Positionsausrichtung wird durch ein Maskenausrichtgerät durchgeführt.
In dieser Ausführungsform dient das Glassubstrat 71a als Verdrahtungskarte und mechanische Struktur zur Verstär­ kung des die V-Rille 2a bedeckenden SiO2-Films 3. Auf Grund der durchsichtigen Beschaffenheit des Glassubstrats 71a ist die Positionsausrichtung beider Scheiben leicht. Ferner überträgt das Glassubstrat 71a einen ultravioletten Strahl, wodurch die Verwendung eines durch Ultraviolettstrahlen aus­ härtenden Harzes als Bondmittel ermöglicht und das Bondver­ fahren beschleunigt wird.
Verdrahtungen auf dem Glas haben eine kleinere elektro­ statische Kapazität verglichen mit Verdrahtungen auf einem SiO2-Film, wodurch ein Hochgeschwindigkeitsbetrieb reali­ siert wird.
Das Glassubstrat 71a kann zuerst auf das Substrat zur Fixierung der Faser haftend aufgebracht werden, und dann wird die PD 6a auf das Glassubstrat 71a flip-chip-gebondet. In diesem Fall muß die Temperatur, wenn die PD 6a flip-chip­ gebondet wird, niedriger eingestellt werden als die Tempera­ tur, der das Klebemittel zum Bonden des Glassubstrats 71a und des Substrats zur Fixierung der Faser standhalten kann.
Anstatt einer einzelnen PD 6a kann auch ein PD-Array in Form einer Scheibe verwendet werden.
Die dreizehnte Ausführungsform wird mit Bezugnahme auf Fig. 27 beschrieben. Ein Merkmal dieser Ausführungsform ist, daß ein Glassubstrat 72a mit einer Linse anstelle des Glas­ substrats 71a der zwölften Ausführungsform eingesetzt wird.
Eine stark brechende Zone 9c wird im Glassubstrat 72a in dem Bereich entsprechend dem Rand der V-Rille 2a durch Ionenaustausch gebildet. Die stark brechende Zone 9c dient als Linse. Als nächstes wird durch das gleiche Verfahren wie jenes der zwölften Ausführungsform eine PD 6a auf das Glas­ substrat 72a gebondet. Dann wird das Glassubstrat 72a mit der PD durch das gleiche Verfahren wie jenes der zwölften Ausführungsform auf das Substrat 1a zur Fixierung der Faser haftend aufgebracht.
Die Dicke der Linse 9c wird derart eingestellt, daß die aktive Zone 62a der PD 6a mit dem Lichtsammelpunkt der Linse 9c zusammenfällt. Die PD 6a kann auf ein anderes Substrat gebondet werden, das dann in der gewünschten Position an der Glasplatte 72a fixiert wird.
In dieser Ausführungsform sieht das Glassubstrat 72a sowohl die Funktion der Verstärkung des SiO2-Films 3 als auch die Funktion der Lichtkonvergenz durch die Linse 9c vor, so daß die Anzahl von Komponenten reduziert werden kann. Obwohl in dieser Ausführungsform eine einzelne PD 6a verwendet wurde, können auch eine PD-Array-Scheibe und eine Substratscheibe mit Linsen eingesetzt werden.
Die vierzehnte Ausführungsform wird mit Bezugnahme auf Fig. 28 beschrieben. In der sechsten bis dreizehnten Ausfüh­ rungsform wurde das Substrat zur Fixierung der Faser durch das haftende Aufbringen eines zusätzlichen Substrats mit einem SiO2-Film auf ein Si-Substrat mit einer V-Rille herge­ stellt. In dieser Ausführungsform wird anstelle eines ande­ ren Substrats mit einem SiO2-Film ein Pyrex-Glassubstrat verwendet.
Zuerst werden ein Pyrex-Glassubstrat, wobei auf einer Fläche von diesem eine laminierte Schicht aus Ti/Au aufge­ dampft wird, und ein Si-Substrat mit einer V-Rille herge­ stellt.
Die der Ti/Au-Schichtfläche des Pyrex-Glassubstrats gegenüberliegende Fläche wird auf das Si-Substrat 1a mit der V-Rille haftend aufgebracht. Diese Haftung erfolgt durch das Erhitzen der Substrate auf 400°C und unter Verwendung einer elektrostatischen Anziehungskraft beim Anlegen von 500 V.
Danach wird die aufgedampfte Ti/Pt-Schicht entfernt, und Bondinseln 5 werden neu auf dem Pyrex-Glassubstrat 73a gebildet. Dann wird eine PD 6a durch das gleiche Verfahren wie jenes der sechsten Ausführungsform auf das Pyrex-Glas­ substrat 73a gebondet.
Wenn das haftend aufgebrachte Pyrex-Glassubstrat auf eine Dicke von 100 µm oder weniger geläppt wird, kann eine höhere Lichtkopplungseffizienz erhalten werden.
In dieser Ausführungsform kann zusätzlich zu den Effek­ ten der sechsten Ausführungsform die mechanische Festigkeit des flachen Materialglieds auf der V-Rille 2a größer bzw. die elektrostatische Kapazität von Verdrahtungen kleiner als in der sechsten Ausführungsform gemacht werden. Es ist klar, daß dieses Substrat als Substrat der sechsten Ausführungs­ form eingesetzt und bei den Strukturen der siebenten bis dreizehnten Ausführungsform verwendet werden kann.
Wenn ionentauschbares Glas als haftend aufzubringendes Glassubstrat 73a verwendet wird, können Linsen und optische Wellenleiter unter Verwendung von Ionenaustausch auf dem haftend aufgebrachten Glassubstrat 73a gebildet werden.
In der sechsten bis vierzehnten Ausführungsform wurde die optische Achse eines durch die geneigte Ebene am Ende der V-Rille 2a reflektierten Lichtstrahls 8 vertikal zur Substratfläche gezeigt. In der Praxis ist die optische Achse des reflektierten Strahls 8 jedoch leicht nach rechts ge­ neigt, wie zur Veranschaulichung in Fig. 29A gezeigt. In Fig. 29A gilt: R = 54,7° und α = 19,4°. Um diese Neigung zu kompensieren, wird die Endebene 7b einer optischen Faser 7 schräg gemacht, wie in Fig. 29B gezeigt.
Auf diese Weise kann die optische Achse des reflektier­ ten Lichtstrahls 8 allgemein vertikal zur Substratfläche eingestellt werden, so daß die Abweichung der optischen Achse gering gehalten werden kann, auch wenn die Lichtemp­ fängerzone der PD von der Substratfläche beabstandet ist. Ferner wird der Einfallswinkel von Licht auf die PD mit der Linse allgemein vertikal und die Aberration der Linse klein, wodurch die Kopplungseffizienz verbessert wird. Dieser Kom­ pensationsansatz ist bei allen Ausführungsformen von der sechsten bis zur vierzehnten verwendbar.
Die fünfzehnte Ausführungsform wird mit Bezugnahme auf Fig. 30 bis 33 beschrieben. Ein Merkmal dieser Ausführungs­ form ist, daß zwei Si-Substrate mit Flächen verschiedener Ebenen verwendet werden, um die optische Achse des reflek­ tierten Strahls vertikal zur Substratfläche zu machen, indem die Lichtstrahlreflexionsfläche 45° von der Substratfläche geneigt wird.
Zuerst wird mit Bezugnahme auf Fig. 30 ein Verfahren zur Herstellung von zwei in dieser Ausführungsform zu verwenden­ den Substraten beschrieben. Aus einem Rohblock 1, dessen zur zentralen Achse senkrechte Ebene die Ebene (1 0 0) ist, werden eine vertikal entlang den strichlierten Linien F ge­ schnittene Scheibe sowie eine entlang den strichlierten Linien G geschnittene und unter β = 9,7° geneigte Scheibe hergestellt. Das Si-Substrat mit der Ebene (1 0 0) im linken Bereich von Fig. 30 wird mit einer V-Rille 2a und das Si-Sub­ strat 1c mit der 9,7° von der Ebene (1 0 0) geneigten Ebene mit einem Oxidfilm 3f mit einer Dicke von 1 µm ausgebildet.
Die Fläche des Si-Substrats 1a auf der Seite der V-Ril­ le wird auf die Fläche des Si-Substrats 1c auf der Seite des SiO2-Films 3f haftend aufgebracht.
Nachdem beide Substrate haftend aufeinander aufgebracht werden, wird das Si-Substrat 1c auf eine Dicke von 50 µm ge­ läppt (Fig. 31A). Ein Oxidfilm 3a wird auf der Fläche des Substrats 3c gebildet und gemustert, wobei eine Maske gebil­ det wird. Unter Verwendung dieser Maske wird das Si-Substrat 1c teilweise geätzt (Fig. 31B). Das Muster der Maske ist in Fig. 31C gezeigt, wobei die Bezugszahl 3a eine Maske und die Bezugszahl 3w ein Fenster repräsentiert.
Als nächstes wird der SiO2-Film 3f über der V-Rille 2a geätzt. Gleichzeitig wird auch der SiO2-Film 3a entfernt (Fig. 31D). Dann wird ein anderes mit einem 6 µm dicken Oxid­ film 3b ausgebildetes Si-Substrat 1b auf das Substrat 1c haftend aufgebracht (Fig. 32A). Anschließend wird das Si-Sub­ strat 1b entfernt (Fig. 32B).
In dieser Ausführungsform verläuft die Ummantelung 7a einer optischen Faser über die Fläche des Siliziumsubstrats 1c, und der SiO2-Film 3b auf der rechten Seite von der Posi­ tion 2500 µm vom Ende der V-Rille 2a wird nach der Bildung von Inseln 5 entfernt. In diesem Fall werden durch Plasma- CVD gebildetes amorphes Silizium als Ätzmaske und reaktives Ionenätzen verwendet.
Als nächstes wird eine PD 6a durch das gleiche Verfah­ ren wie jenes der sechsten Ausführungsform auf das Substrat gebondet. Die Schnittansicht des optischen Halbleiterele­ ments nach dem Bonden der PD 6a und Einsetzen einer opti­ schen Faser ist in Fig. 33 gezeigt.
In dieser Ausführungsform wird Licht vertikal reflek­ tiert, so daß die Abweichung der optischen Achse vermieden werden kann, auch wenn sich die Höhe der PD 6a ändert.
Im folgenden ist die Beschreibung auf das zweite Mittel zum Einebnen der Fläche einer V-Rille durch das Imprägnieren eines Füllmittels in der V-Rille gerichtet. Zuerst wird die sechzehnte Ausführungsform mit Bezugnahme auf Fig. 34A bis 34C beschrieben. Die Darstellungen im linken Bereich sind Schnittansichten des Substrats, geschnitten entlang der zur V-Rille vertikalen Ebene, und die Darstellungen im rechten Bereich sind Schnittansichten des Substrats, geschnitten entlang der V-Rille an der zentralen Linie davon. Ein Si- Substrat 1a wird hergestellt, das eine Scheibengröße von 4 Zoll, eine Dicke von 1 mm und die Ebene (1 0 0) aufweist.
Zuerst wird ein Si-Oxidfilm mit einer Dicke von 1 µm durch Wärmeoxidation auf der Fläche des Substrats 1a gebil­ det. Als nächstes wird ein Photoresist durch Schleuderbe­ schichtung aufgebracht und durch Photolithographie darin ein Fenster gebildet. Der Wärmeoxidfilm wird mit gepufferter Fluorwasserstoffsäure geätzt. Der mit dem Fenster ausgebil­ dete Oxidfilm wird als Maske zur Bildung einer V-Rille ver­ wendet.
Die Breite am Öffnungsende des Fensters beträgt 139 µm und die Länge 6 mm. Nachdem das Photoresist entfernt ist, wird das Si-Substrat 1 durch wässerige KOH-Lösung mit einer Konzentration von 30% (Masse-%) geätzt, wobei eine in Fig. 34A gezeigte V-Rille gebildet wird. Die Form der Rille kann ein umgekehrtes Trapezoid sein, wenn die Tiefe größer als 60 µm ist.
Als nächstes wird ein SiO2-Film 3 mit einer Dicke von 1 µm durch Wärmeoxidation gebildet, um als Schutzschicht im nachfolgenden Verfahren verwendet zu werden. Fig. 34A bis 34C zeigen nur einen Teil des Substrats, das im praktischen Fall einen Teil einer Scheibe bildet. Fig. 34B zeigt das Substrat, nachdem es dem Verfahren zur Bildung des SiO2-Films 3 als Schutzschicht unterworfen wurde.
Dann wird Polysilizium 10 durch CVD auf den SiO2-Film 3 abgeschieden. Als nächstes wird die Polysilizium-Schicht zum flachen Fläch 17385 00070 552 001000280000000200012000285911727400040 0002004402422 00004 17266enteil des SiO2-Films 3 zurückgeläppt. In diesem Fall ist der Oxidfilm 3 härter als das Polysilizium 10, so daß das Läppen relativ leicht angehalten werden kann (Fig. 35A).
Als nächstes werden die organischen Hochpolymerschich­ ten 41, 42 und 43 sequentiell aufgebracht, wobei ein opti­ scher Wellenleiter gebildet wird. Als Material des optischen Wellenleiters wird Polymethylmethacrylat (PMMA) verwendet und durch Schleuderbeschichtung aufgebracht. Polybenzyl­ methacrylat wird dem Kern 42 zur Erhöhung seines Brechungs­ index zugesetzt. Sauerstoffplasmaätzen wird verwendet, wobei ein Kernmuster gebildet wird (Fig. 35B).
Dann werden die Wellenleiter-Materialschichten 41, 42 und 43 über der V-Rille 2a in Sauerstoffplasma geätzt, wobei die Endebene des optischen Wellenleiters gebildet wird. Das freigelegte Polysilizium wird durch HF : HNO3 : CH3COOH = 1 : 2 : 1 naßgeätzt (Fig. 35C). Als letztes wird die Scheibe mit einer Chip-Säge in jeden unabhängigen Chip geschnitten sowie eine optische Faser 7 in die V-Rille eingesetzt und durch ein Klebemittel auf Epoxy-Basis fixiert.
In dieser Ausführungsform wird die Fläche der V-Rille durch das Imprägnieren von Polysilizium flach gemacht. Daher kann die Dicke jeder Schicht des organischen Hochpolymer- Wellenleiters gleichmäßig gemacht werden. Es ist auch mög­ lich, Wellenleitermaterial am Eindringen in die V-Rille zu hindern. Da die V-Rille durch das vorhergehende Verfahren gebildet wird, kann ein dünner SiO2-Film als Maske bei der Bildung der V-Rille mit relativ hoher Präzision verwendet werden.
Auch wenn die Wand am Ende der V-Rille 2a schräg ist, kann das Ende der optischen Faser 7 nahe beim optischen Wel­ lenleiter angeordnet werden. Es kann ein optischer Wellen­ leiter, der ein Hochtemperaturverfahren benötigt, wie ein SiO2-Wellenleiter, gebildet werden, da der Schutzfilm 3 und Polysilizium 10 einer hohen Temperatur von 1000°C oder mehr standhalten können.
Als nächstes wird die siebzehnte Ausführungsform mit Bezugnahme auf Fig. 36A bis 37D beschrieben.
Ein Merkmal dieser Ausführungsform ist, daß eine Photo­ diode 6a vom Randlichteinstrahlungs-Typ nach dem optischen Wellenleiter der in Fig. 35C gezeigten sechzehnten Ausfüh­ rungsform montiert wird.
Das in Fig. 36A dargestellte Substrat entspricht dem in Fig. 35A gezeigten Substrat der sechzehnten Ausführungsform. Wie in Fig. 36B ersichtlich, werden ein Verdrahtungsmuster 5b und Bondinseln 5 durch die gleichen Verfahren wie die in bezug auf Fig. 3B bis 7A erläuterten der ersten Ausführungs­ form auf dem Substrat gebildet.
Als nächstes wird ein optischer Wellenleiter durch Schleuderbeschichtung mit organischen Hochpolymerschichten 41, 42 und 43 sowie Ätzen eines Kernmusters 42 in Sauer­ stoffplasma gebildet (Fig. 36C). Der Bereich, wo der optische Wellenleiter gebildet wird, wird durch eine Maske geschützt, wobei die Endebene des optischen Wellenleiters gebildet und das optische Wellenleiter-Material über der V-Rille 2a sowie über dem Bereich der Bondinseln 5 entfernt wird (Fig. 36D).
Dann wird das Polysilizium 10 in der V-Rille naßgeätzt, wobei es unter Verwendung von HF : HNO3 : CH3COOH = 1 : 2 : 1 als Ätzmittel vollständig entfernt wird (Fig. 37A). Anschließend wird eine Photodiode 6a auf die Bondinseln 5 gebondet (Fig. 37B).
Das Substrat wird entlang der Linie A-A in Chips ge­ schnitten (Fig. 37C). Eine optische Faser 7 wird in die V- Rille 2a eingesetzt und durch ein Klebemittel auf Epoxy- Basis fixiert (Fig. 37D). Mit den obigen Verfahren können die optische Faser 7, der optische Wellenleiter und die Photo­ diode 6a optimal gekoppelt werden.
In dieser Ausführungsform kann eine optische Kopplung von drei Elementen, welche die optische Faser, den optischen Wellenleiter und die Photodiode enthalten, ohne jegliche Einstellung erzielt werden. Als optoelektronische Anordnung können andere Anordnungen, wie eine Laserdiode, ein Laser­ verstärker und ein optischer Schalter, anstelle der Photo­ diode verwendet werden, um verschiedene integrierte optische Anordnungen mit Wellenleitern unterschiedlicher Funktionen zu realisieren.
Die achtzehnte Ausführungsform ist in Fig. 38 veran­ schaulicht. Ein Merkmal dieser Ausführungsform ist, daß ein zweischichtiges Keramiksubstrat zur Verbesserung der Hoch­ frequenzcharakteristiken von Verdrahtungen auf dem Substrat verwendet wird.
In Fig. 38 repräsentieren die Bezugszahlen 11 und 11a Keramiksubstrate, die Bezugszahl 12 einen dünnen Metallfilm zwischen den Keramiksubstraten, die Bezugszahl 2a eine V-Rille, die beispielsweise durch mechanisches Schneiden mit einem Diamant-Scheibenschneider gebildet wird, die Bezugs­ zahl 5 repräsentiert Bondinseln, die Bezugszahl 5b Verdrah­ tungen, die Bezugszahl 6a eine Photodiode und die Bezugszahl 6 eine optische Faser.
Zuerst wird die V-Rille mit Polysilizium imprägniert, das auf die Fläche des Keramiksubstrats 11 zurückgeläppt wird, um die Substratfläche einzuebnen. Die Bondinseln 5 und das Verdrahtungsmuster 5b werden durch Dampfabscheidung und Photolithographie auf dem flachen Substrat gebildet, und danach wird das Polysilizium in der Rille 2a unter Verwen­ dung einer gemischten Lösung von HF, HNO3 und CH3COOH (Mischverhältnis 1 : 2 : 1) entfernt.
Die Photodiode 6a wird gebondet und die Faser 7 in die Rille 2a eingepaßt. Die Dicke des Substrats 11 und die Breite des Verdrahtungsmusters 5 betragen beide beispiels­ weise etwa 200 µm. Die charakteristische Impedanz der Ver­ drahtungen ist in diesem Zustand 50 Ohm.
Diese Ausführungsform ist ähnlich der siebzehnten Aus­ führungsform, außer daß die V-Rille unter Verwendung eines Diamantschneiders gebildet wird, die V-Rille über die ge­ samte Länge des Substrats verläuft, die Verdrahtungen und Bondinseln an beiden Seiten der V-Rille 2a gebildet werden und die Verdrahtung ein Mikrostreifenleiter mit der charak­ teristischen Impedanz von 50 Ohm ist.
In dieser Ausführungsform ist die elektrostatische Kapazität von Verdrahtungen kleiner als unter Verwendung eines Si-Substrats, wodurch die Frequenzcharakteristiken verbessert werden. Ferner werden die beiden Substrate mit einem dazwischen angeordneten dünnen Metallfilm und einer 50 Ohm Mikrostreifenleiter-Verdrahtung verwendet, wodurch realisiert wird, daß die Verdrahtung die Bandbreite von 10 GHz oder mehr abdeckt.
Wie bisher beschrieben, kann durch das Einebnen der Fläche eines Substrats mit einer Rille zur Fixierung einher optischen Faser die Präzision einer Photolithographie zur Bildung von Bondinseln und optischer Wellenleiter auf der Substratfläche einfach verbessert werden. Demgemäß kann die Präzision einer optischen Kopplung zwischen einer optischen Faser und einem Wellenleiter leicht durch einfaches Einset­ zen oder Einpassen einer optischen Faser in die V-Rille ver­ bessert werden.
Ähnlich kann die Präzision einer optischen Kopplung zwischen einer optischen Faser und einer optischen Kompo­ nente oder zwischen einem optischen Wellenleiter und einer optischen Komponente leicht durch einfaches Flip-Chip-Bonden der optischen Komponente auf die Substratfläche verbessert werden.
Demgemäß kann eine hohe Kopplungseffizienz optischer Komponenten ohne die Verwendung einer teuren Vorrichtung zur Feineinstellung mehrfacher Achsen für die Ausrichtung der optischen Achsen, ohne Zusatzanordnungen bei der Verwendung eines lichtemittierenden Elements in einem aktiven Zustand und dgl. erzielt werden.
Integrierte optische Halbleiteranordnungen können in Einheiten von Scheiben durch die gleichen Verfahren wie IC- Verfahren hergestellt werden. Folglich können die Montage­ kosten für integrierte optische Halbleiteranordnungen mit optoelektronischen Komponenten, optischen Fasern und elek­ tronischen Komponenten reduziert werden.
Verglichen mit einem herkömmlichen optischen Kopplungs­ verfahren, das auf keine Einstellung abzielt, ist eine prä­ zisere Positionsausrichtung und daher eine optische Hochlei­ stungskopplung möglich.
Unter Verwendung der Struktur, bei der eine optische Komponente auf der Rille zur Positionierung der optischen Faser liegt, wie in der ersten Ausführungsform, kann die Distanz zwischen der optischen Faser und der Endebene der optischen Komponente verkürzt werden, wodurch ein Vorteil hinsichtlich der Anordnung vorgesehen wird.
Unter Verwendung der Struktur, bei der die Rille zur Positionierung der optischen Faser nur am zentralen Bereich des Substrats gebildet ist, wie in der zweiten Ausführungs­ form, ist es nicht notwendig, beim Ätzen des haftend aufge­ brachten Si-Substrats Wachs oder dgl. in die Rille zu fül­ len, wodurch ein Vorteil hinsichtlich des Herstellungsver­ fahrens vorgesehen wird, und die Wärmeabfuhr einer optischen Komponente kann verbessert werden, wodurch ein Vorteil hin­ sichtlich der Anordnung vorgesehen wird.
Unter Verwendung der Struktur, bei der das haftend auf­ gebrachte Si-Substrat mit einem SiO2-Film teilweise als dünner Si-Film zurückgelassen wird, wie in der dritten Aus­ führungsform, kann eine monolithische IC auf dem gleichen Substrat gebildet werden, auf dem eine optische Komponente gebildet wird.
Außerdem können durch das Bonden optischer Komponenten (wie lichtemittierender Elemente und photoelektrischer Wand­ lerelemente) auf die Elektroden der monolithischen IC sowohl die elektrische Verbindung mit der IC als auch die optische Kopplung mit einer Faser oder einem Wellenleiter in einem Verfahren erfolgen.
Folglich kann die Anzahl von Montageverfahren reduziert werden, und das Verdrahtungsverfahren sowie die Materialien für die optischen Komponenten und ICs können weggelassen werden, wodurch die Kosteneffizienz montierter Anordnungen vorgesehen wird.
Die Leistung einer Anordnung, wie eine Betriebsge­ schwindigkeit, kann verbessert werden, da die Anordnung kompakt ist und die Verdrahtungsinduktanz reduziert wird.
Wie in der vierten Ausführungsform, kann ein organi­ scher Hochpolymer-Wellenleiter auf der Fläche eines Sub­ strats mit einer Rille zur Positionierung einer optischen Faser durch ein Tieftemperatur-Verfahren und ein Schleuder­ beschichtungsverfahren gebildet werden.
Da der Wellenleiter bei einer Temperatur unter dem Schmelzpunkt einer Bondinsel gebildet werden kann, kann die Insel gebildet werden, nachdem der Wellenleiter gebildet wird.
Folglich kann zuerst ein Photolithographie-Verfahren für Bondinseln auf einem flachen Substrat durchgeführt werden.
Daher kann die Transferpräzision einer Photolithogra­ phie zum Mustern von Bondinseln verbessert werden, und die Bondinseln können nahe bei der Endebene eines Wellenleiters gebildet werden. Demgemäß kann die Kopplungseffizienz zwi­ schen dem Wellenleiter und der auf die Bondinseln flip-chip­ gebondeten optischen Komponente verbessert werden.
Zweitens wird die Fläche des durch Schleuderbeschich­ tung aufgebrachten Wellenleiters flach, da die relativ kleinen Stufen der Bondinseln, die auf dem flachen Substrat gebildet werden, mit organischem Hochpolymermaterial assimi­ liert werden.
Das Photolithographie-Verfahren für den Wellenleiter kann daher auf der flachen Fläche des durch Schleuderbe­ schichtung aufgebrachten Hochpolymer-Wellenleitermaterials durchgeführt werden.
Die Positionspräzision zwischen dem Wellenleiter und Bondinseln kann entsprechend verbessert werden, wodurch eine gute optische Kopplung vorgesehen wird.
Es ist leicht, die im Substrat gebildete V-Rille durch das Entfernen des diese bedeckenden flachen Materialglieds freizulegen.
Aus den obigen Gründen ist es einfach, eine optische Faser, einen optischen Wellenleiter und eine optische Kompo­ nente auf dem gleichen Substrat zu montieren.
Das Substrat, das eine V-Rille aufweist und durch einen SiO2-Film oder Polysilizium eingeebnet wird, kann 1000°C oder mehr standhalten. Daher kann, wie in der fünften Aus­ führungsform, ein bei einer hohen Temperatur gebildeter Wel­ lenleiter, wie ein SiO2-Wellenleiter, mit einer optischen Faser unter Verwendung des abgedeckten V-Rillen-Substrats gekoppelt werden.
Daher kann eine optische Hochpräzisionskopplung zwi­ schen einem Wellenleiter entweder aus einem organischen Hochpolymer oder SiO2 und einer Faser erzielt werden, wo­ durch eine Hochleistungsanordnung und niedrige Kosten auf Grund der fehlenden Kopplungsausrichtung vorgesehen werden.
Wie in der siebenten Ausführungsform, kann durch das Bedecken der Rille mit einem flachen Materialglied einer la­ minierten Struktur eines Si-Films und SiO2-Films die Licht­ reflexion effizienter verhindert werden.
Wie in der achten Ausführungsform dringt das Klebemit­ tel nicht in die V-Rillen ein, wenn eine mit einem Array op­ tischer Komponenten ausgebildete Substratscheibe haftend aufgebracht wird. Daher ist es möglich, alle optoelektroni­ schen Komponenten in Einheiten von Scheiben leicht auszu­ richten, indem die beiden Scheiben mit einem Klebemittel aneinander gebondet werden, während sie in einem Maskenaus­ richtgerät ausgerichtet werden.
Optische Komponenten können leicht montiert werden, da sie als eine Scheibe behandelt werden. Ferner hat das Maskenausrichtgerät eine hohe Positionierungspräzision, so daß die Positionierung optischer Komponenten präziser ge­ macht werden kann. Da optische Komponenten in Einheiten von Scheiben ausgerichtet werden, kann die Positionierungszeit pro Komponente verkürzt und können die Positionierungskosten reduziert werden.
Wie in der neunten Ausführungsform, können durch das Anordnen einer optischen Komponentenplatte zwischen einem Substrat mit einem Array optischer Komponenten und einem Substrat mit Rillen zur Positionierung von Fasern Vorteile sowohl hinsichtlich des Verfahrens als auch der Anordnung erhalten werden, wie eine erhöhte mechanische Festigkeit des Substrats und eine verbesserte Kopplungseffizienz.
Wie in der zehnten und elften Ausführungsform, kann durch die Bildung einer Linse auf der Fläche eines Substrats mit einer Rille zur Positionierung einer optischen Faser durch Photolithographie die Kopplungseffizienz verbessert werden, während die Rille zur Positionierung einer optischen Faser geschützt wird.
Mit den Verfahren der zehnten und elften Ausführungs­ form können die optische Achse von reflektiertem Licht und das Zentrum der auf der Fläche eines Substrats mit der Rille gebildeten Linse durch Photolithographie koinzident gemacht werden, indem das Maskenmuster nur mit der Lichtreflexions­ fläche ausgerichtet wird.
Unter Verwendung einer Struktur, bei der ein Glassub­ strat auf ein Substrat mit einer Rille zur Positionierung einer optischen Faser haftend aufgebracht wird, wie in der zwölften Ausführungsform, kann die elektrostatische Kapazi­ tät von Verdrahtungen reduziert werden und der die Rille be­ deckende SiO2-Film mechanisch verstärkt werden. Wie in der dreizehnten Ausführungsform, kann durch die Bildung einer Linse auf dem Glassubstrat durch Ionenaustausch die Kopp­ lungseffizienz verbessert werden.
Wie in der vierzehnten Ausführungsform, können unter Verwendung der Struktur, bei der ein Pyrex-Glas an einem Substrat mit einer Rille zur Positionierung einer optischen Faser angebracht wird, eine verbesserte mechanische Festig­ keit und eine reduzierte elektrostatische Kapazität von Ver­ drahtungen erzielt werden, wodurch ein Vorteil hinsichtlich der Anordnung vorgesehen wird.
Wie in der fünfzehnten Ausführungsform kann unter Ver­ wendung eines zweischichtigen Si-Substrates als Unterlags­ substrat die optische Achse von reflektiertem Licht senk­ recht zur Substratfläche gestellt werden, wodurch die Posi­ tionierung der Lichtempfängerzone einer optoelektronischen Komponente erleichtert wird.
Die vorliegende Erfindung wurde in Verbindung mit den bevorzugten Ausführungsformen beschrieben. Die Erfindung ist nicht nur auf die obigen Ausführungsformen beschränkt. Es ist für Fachleute ersichtlich, daß verschiedene Modifika­ tionen, Verbesserungen, Kombinationen und dgl. durchgeführt werden können.

Claims (47)

1. Verfahren zur Herstellung einer integrierten optischen Halbleiteranordnung, welches die Schritte umfaßt:
Bilden einer Rille, in der eine optische Faser posi­ tioniert werden kann, auf einer Fläche eines Unterlagssub­ strats;
Bilden einer flachen Fläche auf dem genannten Unter­ lagssubstrat mit der genannten Rille;
Positionieren einer optischen Komponente auf der ge­ nannten flachen Fläche; und
Montieren und Positionieren einer optischen Faser in der genannten Rille.
2. Verfahren nach Anspruch 1, welches ferner den Schritt des erneuten Freilegens der genannten Rille vor dem genann­ ten Montage- und Positionierungsschritt umfaßt.
3. Verfahren nach Anspruch 2, bei welchem der genannte Schritt der Bildung einer flachen Fläche einen Schritt des Aufbringens eines flachen Plattenglieds, das aus einem ande­ ren Material als das genannte Unterlagssubstrat besteht, auf die Fläche des genannten Unterlagssubstrats mit der genann­ ten Rille, um die genannte Rille zu bedecken, enthält.
4. Verfahren nach Anspruch 3, bei welchem die genannte Rille in einer begrenzten Zone innerhalb der Fläche des ge­ nannten Unterlagssubstrats gebildet wird und durch das ge­ nannte flache Plattenglied abgedichtet wird.
5. Verfahren nach Anspruch 3 oder 4, bei welchem das ge­ nannte flache Plattenglied ein transparentes dielektrisches Glied ist, und der genannte Positionierungsschritt durchge­ führt wird, während die genannte Rille oder eine gleichzei­ tig mit der Bildung der genannten Rille gebildete Positio­ nierungsmarke durch das genannte transparente dielektrische Glied visuell überwacht wird.
6. Verfahren nach Anspruch 3 oder 4, bei welchem der ge­ nannte Schritt der Bildung einer flachen Fläche einen Schritt des haftenden Aufbringens eines Halbleitersubstrats, das mit einer transparenten dielektrischen Folie auf der Fläche des genannten Halbleitersubstrats ausgebildet ist, auf das genannte Unterlagssubstrat mit der genannten Rille enthält, wobei die genannte dielektrische Folie auf die Flä­ che des genannten Unterlagssubstrats haftend aufgebracht wird.
7. Verfahren nach Anspruch 6, bei welchem der genannte Schritt der Bildung einer flachen Fläche ferner einen Schritt der selektiven Entfernung des genannten Halbleiter­ substrats, um die genannte transparente dielektrische Folie auf der genannten Rille zurückzulassen, enthält.
8. Verfahren nach Anspruch 6, bei welchem der genannte Schritt der Bildung einer flachen Fläche ferner einen Schritt des Abschleifens und Läppens des genannten Halblei­ tersubstrats, um das Halbleitersubstrat dünner zu machen, enthält.
9. Verfahren nach Anspruch 8, welches ferner einen Schritt der Bildung eines Halbleiterelements auf dem genannten dün­ ner gemachten Halbleitersubstrat umfaßt.
10. Verfahren nach einem der Ansprüche 3 bis 9, welches ferner vor dem genannten Positionierungsschritt einen Schritt der Bildung eines leitfähigen Musters mit einer Lot­ netzbarkeit auf dem genannten flachen Plattenglied während der Positionierung des leitfähigen Musters auf der genannten Rille umfaßt.
11. Verfahren nach Anspruch 10, bei welchem der genannte Positionierungsschritt ferner einen Schritt des Flip-Chip- Bondens einer optoelektronischen Komponente auf das genannte leitfähige Muster mit einer Lotnetzbarkeit enthält.
12. Verfahren nach einem der Ansprüche 3 bis 10, welches ferner vor dem genannten Positionierungsschritt einen Schritt der Bildung eines optischen Wellenleiters auf dem genannten flachen Plattenglied während der Positionierung des Wellenleiters auf der genannten Rille umfaßt.
13. Verfahren nach Anspruch 12, bei welchem der genannte Schritt der Bildung eines Wellenleiters einen Schritt des Laminierens von Hochpolymermaterialschichten mit unter­ schiedlichen Brechungsindizes enthält.
14. Verfahren nach Anspruch 12, bei welchem der genannte Schritt der Bildung eines Wellenleiters einen Schritt des Laminierens anorganischer Materialschichten mit unterschied­ lichen Brechungsindizes enthält.
15. Verfahren nach Anspruch 14, bei welchem der genannte Schritt des Laminierens anorganischer Materialschichten einen Schritt der Bildung eines ersten SiO2-Films, einen Schritt der Bildung eines zweiten SiO2-Films, der Ge ent­ hält, auf dem genannten ersten SiO2-Film, einen Schritt des Musterns des genannten zweiten SiO2-Films, der Ge enthält, einen Schritt der Bildung eines dritten SiO2-Films auf dem genannten zweiten SiO2-Film und einen Schritt des Transfor­ mierens des genannten ersten bis dritten SiO2-Films in den Glaszustand durch eine Wärmebehandlung beinhaltet.
16. Verfahren nach einem der Ansprüche 1 bis 15, bei welchem das genannte Unterlagssubstrat ein Si-Substrat ist, und der genannte Schritt der Bildung einer Rille einen Schritt der Bildung einer V-Rille oder einer U-Rille durch anisotropes Ätzen enthält.
17. Verfahren nach Anspruch 1, bei welchem das genannte Unterlagssubstrat aus Keramik besteht, der genannte Schritt der Bildung einer Rille einen Schritt des Schneidens der Fläche des genannten Unterlagssubstrats enthält, und der ge­ nannte Schritt der Bildung einer flachen Fläche einen Schritt des Imprägnierens der genannten Rille mit polykri­ stallinem Halbleiter enthält.
18. Verfahren nach Anspruch 17, bei welchem der genannte Schritt der Bildung einer flachen Fläche ferner einen Schritt des Läppens des genannten polykristallinen Halblei­ ters enthält.
19. Verfahren nach Anspruch 2, bei welchem das genannte Unterlagssubstrat ein Si-Substrat ist, der genannte Schritt der Bildung einer Rille ein Schritt der Bildung einer V- Rille durch anisotropes Ätzen ist, und der genannte Schritt der Bildung einer flachen Fläche einen Schritt der Bildung eines Wärmeoxidfilms auf der Fläche einschließlich der Sei­ tenwände der genannten V-Rille, des Imprägnierens der ge­ nannten V-Rille mit polykristallinem Silizium und des Flach­ läppens der Fläche des genannten polykristallinen Siliziums, bis der genannte Wärmeoxidfilm auf der flachen Fläche des genannten Si-Substrats freigelegt ist, enthält.
20. Verfahren nach Anspruch 19, bei welchem der genannte Positionierungsschritt einen Schritt der Ausführung von Photolithographieprozessen auf der genannten flachen Fläche enthält, und der genannte Freilegungsschritt, nach den ge­ nannten Photolithographieprozessen, einen Schritt der Ent­ fernung des genannten polykristallinen Siliziums, mit dem die genannte V-Rille imprägniert ist, enthält.
21. Verfahren nach Anspruch 3, bei welchem der genannten Positionierungsschritt einen Schritt der Ausführung von Photolithographieprozessen auf der genannten flachen Fläche enthält, und der genannte Freilegungsschritt, nach den ge­ nannten Photolithographieprozessen, einen Schritt der Ent­ fernung des genannten flachen Plattenglieds, das die ge­ nannte V-Rille bedeckt, enthält.
22. Verfahren nach Anspruch 1, bei welchem die genannte Rille eine Längsrichtung und eine Reflexionsebene, die in bezug auf die Längsrichtung der genannten Rille geneigt ist, am Ende der genannten Rille aufweist, und der genannte Schritt der Bildung einer flachen Fläche das haftende Auf­ bringen eines flachen Plattenglieds, das aus einem anderen Material als das genannte Unterlagssubstrat besteht, auf die Fläche des genannten Unterlagssubstrats mit der genannten Rille, um die genannte Rille zu bedecken, enthält, und der genannte Schritt der Montage und Positionierung einer opti­ schen Faser das Einsetzen einer optischen Faser in einen durch die genannte Rille und das genannte flache Platten­ glied definierten Zwischenraum enthält.
23. Verfahren nach Anspruch 22, bei welchem das genannte Unterlagssubstrat ein Si-Substrat ist, und der genannte Schritt der Bildung einer Rille anisotropes Ätzen enthält.
24. Verfahren nach Anspruch. 23, bei welchem die genannte Rille in einer begrenzten Zone innerhalb der Fläche des ge­ nannten Unterlagssubstrats gebildet wird und durch das ge­ nannte flache Plattenglied abgedichtet wird.
25. Verfahren nach Anspruch 23 oder 24, bei welchem das ge­ nannte flache Plattenglied ein transparentes dielektrisches Glied ist, und der genannte Positionierungsschritt durchge­ führt wird, während die genannte Rille oder eine gleichzei­ tig mit der Bildung der genannten Rille gebildete Positio­ nierungsmarke durch das genannte transparente dielektrische Glied visuell überwacht wird.
26. Verfahren nach Anspruch 23 oder 24, bei welchem der ge­ nannte Schritt der Bildung einer flachen Fläche einen Schritt des haftenden Aufbringens eines Halbleitersubstrats, das mit einer transparenten dielektrischen Folie auf der Fläche des genannten Halbleitersubstrats ausgebildet ist, auf das genannte Unterlagssubstrat mit der genannten Rille enthält, wobei die genannte dielektrische Folie auf die Fläche des genannten Unterlagssubstrats haftend aufgebracht wird.
27. Verfahren nach Anspruch 26, bei welchem der genannte Schritt der Bildung einer flachen Fläche ferner einen Schritt der selektiven Entfernung des genannten Halblei­ tersubstrats, um die genannte transparente dielektrische Folie auf der genannten Rille zurückzulassen, enthält.
28. Verfahren nach Anspruch 26, bei welchem der genannte Schritt der Bildung einer flachen Fläche ferner einen Schritt des Abschleifens und Läppens des genannten Halblei­ tersubstrats, um das Halbleitersubstrat dünner zu machen, enthält.
29. Verfahren nach Anspruch 28, welches ferner einen Schritt der Bildung eines Halbleiterelements auf dem ge­ nannten dünner gemachten Halbleitersubstrat umfaßt.
30. Verfahren nach einem der Ansprüche 23 bis 29, welches ferner vor dem genannten Positionierungsschritt einen Schritt der Bildung eines leitfähigen Musters mit einer Lot­ netzbarkeit auf dem genannten flachen Plattenglied während der Positionierung des leitfähigen Musters auf der genannten Rille umfaßt.
31. Verfahren nach Anspruch 30, bei welchem der genannte Positionierungsschritt ferner einen Schritt des Flip-Chip- Bondens einer optoelektronischen Komponente auf das genannte leitfähige Muster mit einer Lotnetzbarkeit enthält.
32. Verfahren nach einem der Ansprüche 22 bis 24, welches ferner vor dem genannten Positionierungsschritt einen Schritt der Bildung einer Linse auf dem genannten flachen Plattenglied umfaßt.
33. Verfahren nach Anspruch 32, bei welchem die genannte Linse aus organischem Hochpolymermaterial besteht.
34. Verfahren nach Anspruch 32, bei welchem die genannte Linse aus Halbleiter besteht.
35. Verfahren nach Anspruch 22, bei welchem der genannte Schritt der Bildung einer Rille einen Schritt der Bildung einer Vielzahl von Rillen auf einer Si-Scheibe enthält, und der genannte Schritt der Bildung einer flachen Fläche gleichzeitig für die gesamte Fläche der genannten Si-Scheibe ausgeführt wird.
36. Verfahren nach Anspruch 35, bei welchem das genannte flache Plattenglied ein Si-Substrat mit einem auf der Fläche des genannten Si-Substrats gebildeten SiO2-Film ist.
37. Verfahren nach Anspruch 35, bei welchem das genannte flache Plattenglied ein Glassubstrat ist.
38. Integrierte optische Halbleiteranordnung, welche umfaßt:
ein Unterlagssubstrat mit einer Rille, in der eine optische Faser positioniert werden kann, auf einer Fläche des genannten Unterlagssubstrats; und
ein flaches Plattenglied mit einer flachen Fläche, um die Fläche des genannten Unterlagssubstrats mit der ge­ nannten Rille zu bedecken.
39. Integrierte optische Halbleiteranordnung nach Anspruch 38, bei welcher das genannte flache Plattenglied für durch eine optische Faser geleitetes Licht durchlässig ist.
40. Integrierte optische Halbleiteranordnung nach Anspruch 38, bei welcher das genannte flache Plattenglied eine lami­ nierte Schicht einer dielektrischen Schicht und einer Halb­ leiterschicht ist.
41. Integrierte optische Halbleiteranordnung nach einem der Ansprüche 38 bis 40, bei welcher das genannte Unterlagssub­ strat eine Reflexionsebene am Ende der genannten Rille, um einen von einer optischen Faser emittierten Lichtstrahl nach oben zu reflektieren, aufweist.
42. Integrierte optische Halbleiteranordnung nach einem der Ansprüche 38 bis 41, welche ferner eine auf dem genannten flachen Plattenglied angeordnete Linse umfaßt.
43. Integrierte optische Halbleiteranordnung nach einem der Ansprüche 38 bis 41, welche ferner eine auf dem genannten flachen Plattenglied angeordnete Glasplatte umfaßt.
44. Integrierte optische Halbleiteranordnung nach Anspruch 43, welche ferner eine auf der Fläche des genannten Glassub­ strats angeordnete Linse umfaßt.
45. Integrierte optische Halbleiteranordnung nach Anspruch 41, bei welcher das genannte Unterlagssubstrat ein Halblei­ tersubstrat mit einer kristallographischen (1 1 1) Ebene, die etwa 45° von der Fläche der genannten Unterlage geneigt ist, enthält, und die genannte Reflexionsebene mit der etwa 45° von der Fläche des genannten Halbleitersubstrats geneig­ ten (1 1 1) Ebene ausgebildet ist.
46. Integrierte optische Halbleiteranordnung nach einem der Ansprüche 38 bis 45, bei welcher die genannte Rille eine zur Aufnahme einer optischen Faser geeignete Größe hat.
47. Integrierte optische Halbleiteranordnung nach einem der Ansprüche 38 bis 40, bei welcher das genannte Unterlagssub­ strat aus Keramik besteht, ferner mit einem Mikrostreifen­ leiter, der auf der Fläche des genannten Unterlagssubstrats gebildet ist.
DE4402422A 1993-03-24 1994-01-27 Integrierte optische Halbeiteranordnung und ihr Herstellungsverfahren Withdrawn DE4402422A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06555993A JP3484543B2 (ja) 1993-03-24 1993-03-24 光結合部材の製造方法及び光装置

Publications (1)

Publication Number Publication Date
DE4402422A1 true DE4402422A1 (de) 1994-09-29

Family

ID=13290491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4402422A Withdrawn DE4402422A1 (de) 1993-03-24 1994-01-27 Integrierte optische Halbeiteranordnung und ihr Herstellungsverfahren

Country Status (3)

Country Link
US (2) US5644667A (de)
JP (1) JP3484543B2 (de)
DE (1) DE4402422A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718878A2 (de) * 1994-12-24 1996-06-26 Alcatel SEL Aktiengesellschaft Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
EP0846968A1 (de) * 1996-12-03 1998-06-10 Mitsubishi Gas Chemical Company, Inc. Optisches Verfahren
EP1118886A1 (de) * 2000-01-11 2001-07-25 Corning Incorporated Abstimmung von optischen Wellenleiter Elementen mit organischem Material
US6577787B2 (en) 2000-01-11 2003-06-10 Corning Incorporated Tuning of optical waveguide devices containing an organic material

Families Citing this family (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250496B2 (ja) * 1997-09-19 2002-01-28 日本電気株式会社 光素子実装基板
JP3492767B2 (ja) * 1994-06-30 2004-02-03 京セラ株式会社 光ファイバ位置決め部材とそれを用いた光ファイバの位置決め固定方法
EP0804323B1 (de) * 1995-01-18 1998-11-04 Robert Bosch Gmbh Anordnung zur umsetzung von optischen in elektrische signale und verfahren zur herstellung
JP3853866B2 (ja) * 1995-02-21 2006-12-06 日本碍子株式会社 光ファイバー固定用基板
JP2964941B2 (ja) * 1996-01-12 1999-10-18 日本電気株式会社 光デバイスの製造方法及び実装構造
US8153957B2 (en) * 1996-09-27 2012-04-10 Digitaloptics Corporation East Integrated optical imaging systems including an interior space between opposing substrates and associated methods
US20080136955A1 (en) * 1996-09-27 2008-06-12 Tessera North America. Integrated camera and associated methods
US6128134A (en) * 1997-08-27 2000-10-03 Digital Optics Corporation Integrated beam shaper and use thereof
US5923481A (en) * 1996-11-27 1999-07-13 The Regents Of The University Of California Microlens frames for laser diode arrays
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6400498B1 (en) 1997-05-29 2002-06-04 Nec Corporation Optical signal repeating and amplifying device and optical level adjusting device
JP3064969B2 (ja) * 1997-07-03 2000-07-12 日本電気株式会社 受光モジュールとその製造方法
US5930428A (en) * 1997-08-12 1999-07-27 Rockwell Science Center, Inc. Blind-mate fiber optic connector with integral optoelectronic receiver circuits
JP3566842B2 (ja) * 1997-11-07 2004-09-15 松下電器産業株式会社 半導体受光装置、半導体受光装置の製造方法、双方向光半導体装置及び光伝送システム
JPH11194237A (ja) * 1997-12-26 1999-07-21 Nec Corp 光導波路とその製造方法及び光導波路と受光素子の結合構造
JPH11231173A (ja) * 1998-02-12 1999-08-27 Fujitsu Ltd 高速動作可能な光デバイス
SE513858C2 (sv) * 1998-03-06 2000-11-13 Ericsson Telefon Ab L M Flerskiktsstruktur samt förfarande för att tillverka flerskiktsmoduler
US6217232B1 (en) * 1998-03-24 2001-04-17 Micron Technology, Inc. Method and apparatus for aligning an optic fiber with an opto-electronic device
US6713788B2 (en) * 1998-03-30 2004-03-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6380563B2 (en) * 1998-03-30 2002-04-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6187515B1 (en) * 1998-05-07 2001-02-13 Trw Inc. Optical integrated circuit microbench system
DE19826648B4 (de) * 1998-06-16 2005-07-28 Siemens Ag Schaltungsträger mit einer optischen Schicht und optoelektronisches Bauelement
US6151430A (en) 1998-07-08 2000-11-21 Gore Enterprise Holdings, Inc. Photonic device having an integal guide and method of manufacturing
JP2000056281A (ja) * 1998-08-07 2000-02-25 Mitsubishi Electric Corp 光変調器とその製造方法
IT1308402B1 (it) * 1999-03-03 2001-12-17 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per accoppiare fibre ottiche e componentioptoelettronici.
US6477284B1 (en) 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP2001066445A (ja) * 1999-08-26 2001-03-16 Oki Electric Ind Co Ltd 光導波路およびその形成方法
US20040041081A1 (en) * 2002-08-30 2004-03-04 Feldman Michael R. Integrated optical transceiver and related methods
US20070181781A1 (en) * 2001-03-06 2007-08-09 Digital Optics Corporation Integrated optical transceiver
US6325551B1 (en) 1999-12-08 2001-12-04 New Focus, Inc. Method and apparatus for optically aligning optical fibers with optical devices
JP2001174671A (ja) 1999-12-16 2001-06-29 Japan Aviation Electronics Industry Ltd 光素子モジュール
US6632029B1 (en) 1999-12-22 2003-10-14 New Focus, Inc. Method & apparatus for packaging high frequency components
JP2001196607A (ja) * 2000-01-12 2001-07-19 Sumitomo Electric Ind Ltd マイクロベンチとその製造方法及びそれを用いた光半導体モジュール
CA2401976A1 (en) * 2000-03-06 2001-09-13 Digital Optics Corporation Integrated optical transceiver and related methods
US7842914B2 (en) * 2000-03-06 2010-11-30 Tessera North America, Inc. Optoelectronic package, camera including the same and related methods
US6655853B1 (en) * 2000-08-25 2003-12-02 Hrl Laboratories, Llc Optical bond-wire interconnections and a method for fabrication thereof
JP4008649B2 (ja) * 2000-09-27 2007-11-14 沖電気工業株式会社 光学装置
US7123448B1 (en) * 2000-10-13 2006-10-17 Seagate Technology, Llc Extended alumina basecoat advanced air bearing slider
US6493475B1 (en) * 2000-10-19 2002-12-10 Tellium, Inc. Monolithic integration of signal-monitoring scheme in an optical switch
JP3902394B2 (ja) * 2000-10-23 2007-04-04 日本電気株式会社 光通信モジュール及び光通信装置
JP2002131884A (ja) * 2000-10-30 2002-05-09 Hitachi Ltd フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法
US6393175B1 (en) 2000-11-15 2002-05-21 Optical Switch Corporation Integrated fiber array optical switch and method of operation
US6516107B1 (en) 2000-11-15 2003-02-04 Optical Switch Corporation 2×2 integrated fiber array optical switch and method of operation
US6393174B1 (en) 2000-11-15 2002-05-21 Optical Switch Corporation Integrated fiber array optical switch using double-pass propagation and method of operation
US6516111B1 (en) 2000-11-15 2003-02-04 Optical Switch Corporation Cascaded integrated fiber array optical switch and method of operation
US7000434B2 (en) * 2000-12-19 2006-02-21 Intel Corporation Method of creating an angled waveguide using lithographic techniques
US6869882B2 (en) * 2000-12-19 2005-03-22 Intel Corporation Method of creating a photonic via using deposition
US6819836B2 (en) 2000-12-19 2004-11-16 Intel Corporation Photonic and electronic components on a shared substrate with through substrate communication
US6650823B1 (en) 2000-12-19 2003-11-18 Intel Corporation Method of creating a photonic via using fiber optic
US6450699B1 (en) * 2000-12-19 2002-09-17 Intel Corporation Photonic and electronic components on a shared substrate
TW527676B (en) * 2001-01-19 2003-04-11 Matsushita Electric Ind Co Ltd Photo-semiconductor module and method for manufacturing
AU2002255791A1 (en) 2001-03-16 2002-10-03 Peregrine Semiconductor Corporation Coupled optical and optoelectronic devices, and method of making the same
US6580858B2 (en) * 2001-04-30 2003-06-17 Xerox Corporation Micro-opto-electro-mechanical system (MOEMS)
US20030035643A1 (en) * 2001-08-17 2003-02-20 Photon-X, Inc. Structure for attaching an optical fiber to a planar waveguide and method thereof
KR100396252B1 (ko) * 2001-08-31 2003-09-02 신상모 광소자 및 그 제조방법
US6574399B2 (en) * 2001-11-02 2003-06-03 Corning Incorporated Ceramic waferboard for integration of optical/optoelectronic/electronic components
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
JP3960031B2 (ja) * 2001-12-12 2007-08-15 住友電気工業株式会社 光受信モジュール
JP2003270467A (ja) * 2002-01-09 2003-09-25 Matsushita Electric Ind Co Ltd 光導波路デバイスの製造方法、光導波路デバイス並びに当該光導波路デバイスを用いたコヒーレント光源及び光学装置
JP2003207694A (ja) * 2002-01-15 2003-07-25 Nec Corp 光モジュール
EP1502135A2 (de) * 2002-04-16 2005-02-02 Xloom Photonics Ltd. Elektrooptische schaltkreise mit integriertem verbinder und verfahren zu ihrer herstellung
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
US6885795B1 (en) * 2002-05-31 2005-04-26 Kotusa, Inc. Waveguide tap monitor
US6947622B2 (en) * 2002-06-27 2005-09-20 Kotura, Inc. Wafer level testing of optical components
JP3858995B2 (ja) * 2002-07-02 2006-12-20 オムロン株式会社 光導波路装置の製造方法
US7149376B2 (en) * 2002-08-27 2006-12-12 Ibiden Co., Ltd. Embedded optical coupling in circuit boards
US7308166B1 (en) 2002-10-08 2007-12-11 Kotura, Inc. Coupling a light sensor array with an optical component
JP3966409B2 (ja) * 2002-11-19 2007-08-29 富士通株式会社 光導波路デバイスの製造方法
US6934455B2 (en) * 2002-12-24 2005-08-23 Intel Corporation Waveguides with optical monitoring
JP2004246279A (ja) * 2003-02-17 2004-09-02 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、光電気混載集積回路、回路基板、電子機器
JP3807385B2 (ja) 2003-05-14 2006-08-09 セイコーエプソン株式会社 光モジュール及びその製造方法、光通信装置、電子機器
US7197224B2 (en) * 2003-07-24 2007-03-27 Reflex Photonics Inc. Optical ferrule
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
JP4831950B2 (ja) * 2003-09-12 2011-12-07 株式会社半導体エネルギー研究所 発光装置、レーザーポインター
US7125176B1 (en) * 2003-09-30 2006-10-24 Stafford John W PCB with embedded optical fiber
EP1676160A4 (de) 2003-10-15 2008-04-09 Xloom Photonics Ltd Elektrooptische schaltkreise mit integriertem verbinder und verfahren zu ihrer herstellung
JP4225179B2 (ja) * 2003-10-17 2009-02-18 株式会社日立製作所 光学素子実装用基板およびその製造方法
US20080085122A1 (en) * 2003-11-10 2008-04-10 Melexis Nv Optical Data Transmission, Optical Data Transceivers And Method Of Manufacturing And Packaging Thereof
US20050129367A1 (en) * 2003-12-12 2005-06-16 The Boeing Company, A Delaware Corporation Method and apparatus for angled fiber optical attenuation
US20070165979A1 (en) * 2003-12-26 2007-07-19 Mikio Oda Optical input substrate, optical output substrate, optical input/output substrate, a fabrication method for these substrates, and an optical element integrated semiconductor integrated circuit
US20070164297A1 (en) * 2003-12-26 2007-07-19 Mikio Oda Optical-element integrated semiconductor integrated circuit and fabrication method thereof
US7369718B2 (en) * 2004-01-23 2008-05-06 Intel Corporation Package substrate pattern to accommodate optical waveguide
US20050284181A1 (en) * 2004-06-29 2005-12-29 Smith Terry L Method for making an optical waveguide assembly with integral alignment features
KR100639962B1 (ko) * 2004-07-26 2006-10-31 한국전자통신연구원 광모듈에서 광섬유와의 수동정렬을 위한 폴리머 광도파로형성 방법
DE102004038530B3 (de) * 2004-08-07 2006-01-05 Universität Mannheim Verfahren und Vorrichtung zur Herstellung einer optischen Verbindung zwischen einem optoelektronischen Bauelement und einem Lichtwellenleiter
US7200295B2 (en) * 2004-12-07 2007-04-03 Reflex Photonics, Inc. Optically enabled hybrid semiconductor package
US7206472B2 (en) * 2005-03-15 2007-04-17 Fujitsu Ltd. Optical backplanes with integrated optical couplers and methods of making the same
JP2006267346A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd 光学部材の製造方法
JP2007011146A (ja) * 2005-07-01 2007-01-18 Seikoh Giken Co Ltd ポリマー光導波路の電極形成方法
WO2007076888A1 (en) * 2005-12-30 2007-07-12 Fci Optical coupling device
JP2007187793A (ja) * 2006-01-12 2007-07-26 Nec Corp 光モジュール
US7680376B2 (en) * 2006-06-30 2010-03-16 Applied Materials, Inc. Wafer-level alignment of optical elements
KR100871252B1 (ko) * 2007-01-19 2008-11-28 삼성전자주식회사 광섬유를 이용한 광/전기 배선을 갖는 연성 인쇄회로기판
JP2009020275A (ja) 2007-07-11 2009-01-29 Oki Electric Ind Co Ltd 光通信モジュール
FR2921730A1 (fr) * 2007-10-02 2009-04-03 Intexys Sa Sous-ensemble optoelectronique et procede d'assemblage de ce sous-ensemble
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
US7703993B1 (en) * 2008-12-17 2010-04-27 National Semiconductor Corporation Wafer level optoelectronic package with fiber side insertion
US20110075976A1 (en) * 2009-09-30 2011-03-31 James Scott Sutherland Substrates and grippers for optical fiber alignment with optical element(s) and related methods
US8611716B2 (en) * 2009-09-30 2013-12-17 Corning Incorporated Channeled substrates for integrated optical devices employing optical fibers
US8477298B2 (en) * 2009-09-30 2013-07-02 Corning Incorporated Angle-cleaved optical fibers and methods of making and using same
US8295671B2 (en) * 2009-10-15 2012-10-23 Corning Incorporated Coated optical fibers and related apparatuses, links, and methods for providing optical attenuation
US8876408B2 (en) 2010-04-23 2014-11-04 Ruprecht-Karls-Universität Heidelberg Optical connectors and a method of production thereof
DE102010018248B4 (de) 2010-04-23 2015-07-30 Ruprecht-Karls-Universität Heidelberg Über optische Verbinder und deren Herstellung
TWI436114B (zh) 2010-05-24 2014-05-01 Univ Nat Central 具有光波導結構之發射端模組和接收端模組
CN102385122A (zh) * 2010-09-03 2012-03-21 中央大学 具有光波导结构的光学传输模组
TW201211606A (en) 2010-09-03 2012-03-16 Univ Nat Central Optical transmission module with optical waveguide structure
DE102011018617A1 (de) 2010-11-30 2012-05-31 Ruprecht-Karls-Universität Heidelberg Über optische Verbinder und deren Herstellung
JP5664905B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 光電変換モジュール
US9164231B2 (en) * 2011-08-08 2015-10-20 Oracle International Corporation Ultra-compact photodetector on an optical waveguide
JP5376617B2 (ja) * 2011-09-13 2013-12-25 日立金属株式会社 光電変換モジュール
CN103428997A (zh) * 2012-05-23 2013-12-04 鸿富锦精密工业(深圳)有限公司 光电电路板及电路板模块
US20130330033A1 (en) * 2012-06-12 2013-12-12 Futurewei Technologies, Inc. Tsv substrate with mirror and its application in high-speed optoelectronic packaging
KR101711691B1 (ko) 2013-01-02 2017-03-02 한국전자통신연구원 하이브리드 광결합 모듈 및 그 제조방법
WO2015050167A1 (ja) * 2013-10-02 2015-04-09 技術研究組合光電子融合基盤技術研究所 半導体集積回路及びその製造方法
JP6354131B2 (ja) * 2013-10-02 2018-07-11 富士通株式会社 光導波路部品、その製造方法及び光導波路デバイス
JP2015096878A (ja) * 2013-11-15 2015-05-21 日本オクラロ株式会社 光受信モジュール及び光送信モジュール
JP6325941B2 (ja) * 2014-08-06 2018-05-16 日本電信電話株式会社 光回路
WO2016109355A1 (en) 2014-12-23 2016-07-07 Bribbla Dynamics Llc Optical inspection system and method including accounting for variations of optical path length within a sample
BR112017025024A2 (pt) 2015-07-30 2018-08-07 Halliburton Energy Services Inc sistema para uso em um ambiente de fundo de poço e método
EP4148416A1 (de) 2015-09-01 2023-03-15 Apple Inc. System zur durchführung einer messung und verfahren zur durchführung einer messung einer probe mit einer vorrichtung
US9638859B1 (en) * 2016-01-12 2017-05-02 Elenion Technologies, Llc Optical fiber alignment device
WO2017158721A1 (ja) * 2016-03-15 2017-09-21 オリンパス株式会社 光伝送モジュール及び内視鏡
JP2018146511A (ja) * 2017-03-08 2018-09-20 トヨタ自動車株式会社 膜厚測定方法及び自動車の製造方法
CN113725725A (zh) 2017-09-28 2021-11-30 苹果公司 使用量子阱混合技术的激光架构
US11156497B2 (en) 2017-09-29 2021-10-26 Apple Inc. Connected epitaxial optical sensing systems comprising a second epitaxial chip with a second light source and a second detector to detect light of a first light source
EP3688446A2 (de) 2017-09-29 2020-08-05 Apple Inc. Optische auflösungspfadabtastarchitekturen
CN108700718A (zh) * 2017-11-15 2018-10-23 索尔思光电(成都)有限公司 波导阵列模块及光接收子器件
US11226459B2 (en) 2018-02-13 2022-01-18 Apple Inc. Integrated photonics device having integrated edge outcouplers
US11644618B2 (en) 2018-06-22 2023-05-09 Apple Inc. Discrete optical unit on a substrate of an integrated photonics chip
US11525967B1 (en) 2018-09-28 2022-12-13 Apple Inc. Photonics integrated circuit architecture
US11064592B1 (en) 2018-09-28 2021-07-13 Apple Inc. Systems and methods for wavelength locking in optical sensing systems
US11133645B2 (en) * 2018-10-19 2021-09-28 Cisco Technology, Inc. Laser integration into a silicon photonics platform
US11171464B1 (en) 2018-12-14 2021-11-09 Apple Inc. Laser integration techniques
US11532574B2 (en) * 2019-03-12 2022-12-20 Intel Coropration Through-substrate waveguide
US11231319B1 (en) 2019-09-09 2022-01-25 Apple Inc. Athermal wavelength stability monitor using a detraction grating
US11525958B1 (en) 2019-09-09 2022-12-13 Apple Inc. Off-cut wafer with a supported outcoupler
US11506535B1 (en) 2019-09-09 2022-11-22 Apple Inc. Diffraction grating design
US11881678B1 (en) 2019-09-09 2024-01-23 Apple Inc. Photonics assembly with a photonics die stack
US11835836B1 (en) 2019-09-09 2023-12-05 Apple Inc. Mach-Zehnder interferometer device for wavelength locking
US11320718B1 (en) 2019-09-26 2022-05-03 Apple Inc. Cantilever beam waveguide for silicon photonics device
CN110660722B (zh) * 2019-10-15 2022-10-14 上海集成电路研发中心有限公司 一种临时键合结构及临时键合方法
US11500154B1 (en) 2019-10-18 2022-11-15 Apple Inc. Asymmetric optical power splitting system and method
US11145606B1 (en) * 2020-03-26 2021-10-12 Globalfoundries U.S. Inc. Corner structures for an optical fiber groove
US11245250B2 (en) 2020-04-20 2022-02-08 Cisco Technology, Inc. Quantum dot comb laser
KR20230043191A (ko) 2020-09-09 2023-03-30 애플 인크. 노이즈 완화를 위한 광학 시스템
US11852865B2 (en) 2020-09-24 2023-12-26 Apple Inc. Optical system with phase shifting elements
US11561346B2 (en) 2020-09-24 2023-01-24 Apple Inc. Tunable echelle grating
US11815719B2 (en) 2020-09-25 2023-11-14 Apple Inc. Wavelength agile multiplexing
US11906778B2 (en) 2020-09-25 2024-02-20 Apple Inc. Achromatic light splitting device with a high V number and a low V number waveguide
US11487059B2 (en) 2021-02-19 2022-11-01 Globalfoundries U.S. Inc. Photonics integrated circuit with silicon nitride waveguide edge coupler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0331331A2 (de) * 1988-03-03 1989-09-06 AT&T Corp. Untereinheit für optoelektronische Bauelemente
US4916497A (en) * 1988-05-18 1990-04-10 Harris Corporation Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
US5182782A (en) * 1990-07-11 1993-01-26 Gte Laboratories Incorporated Waferboard structure and method of fabricating
EP0538633A1 (de) * 1991-10-23 1993-04-28 Robert Bosch Gmbh Kopplung zwischen optischer Faser und integriertem optischen Wellenleiter sowie Herstellungsverfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130343A (en) * 1977-02-22 1978-12-19 Bell Telephone Laboratories, Incorporated Coupling arrangements between a light-emitting diode and an optical fiber waveguide and between an optical fiber waveguide and a semiconductor optical detector
US4666236A (en) * 1982-08-10 1987-05-19 Omron Tateisi Electronics Co. Optical coupling device and method of producing same
US4611884A (en) * 1982-11-24 1986-09-16 Magnetic Controls Company Bi-directional optical fiber coupler
CA1267468A (en) * 1983-11-21 1990-04-03 Hideaki Nishizawa Optical device package
US4989934A (en) * 1987-11-13 1991-02-05 Kopin Corporation Monolithic integrated transceiver of III-V devices on silicon
US5168537A (en) * 1991-06-28 1992-12-01 Digital Equipment Corporation Method and apparatus for coupling light between an optoelectronic device and a waveguide
TW255015B (de) * 1993-11-05 1995-08-21 Motorola Inc
DE4416563C1 (de) * 1994-05-11 1995-07-20 Ant Nachrichtentech Anordnung zur Ankopplung von optoelektronischen Komponenten und Lichtwellenleitern aneinander

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0331331A2 (de) * 1988-03-03 1989-09-06 AT&T Corp. Untereinheit für optoelektronische Bauelemente
US4916497A (en) * 1988-05-18 1990-04-10 Harris Corporation Integrated circuits including photo-optical devices and pressure transducers and method of fabrication
US5182782A (en) * 1990-07-11 1993-01-26 Gte Laboratories Incorporated Waferboard structure and method of fabricating
EP0538633A1 (de) * 1991-10-23 1993-04-28 Robert Bosch Gmbh Kopplung zwischen optischer Faser und integriertem optischen Wellenleiter sowie Herstellungsverfahren

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0718878A2 (de) * 1994-12-24 1996-06-26 Alcatel SEL Aktiengesellschaft Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
EP0718878A3 (de) * 1994-12-24 1997-03-26 Sel Alcatel Ag Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
US5783368A (en) * 1994-12-24 1998-07-21 Alcatel N.V. Method of forming conductive paths on a substrate containing depressions
EP0846968A1 (de) * 1996-12-03 1998-06-10 Mitsubishi Gas Chemical Company, Inc. Optisches Verfahren
US6052500A (en) * 1996-12-03 2000-04-18 Mitsubishi Gas Chemical Company, Inc. Optical waveguide device for connections without optical axis adjustment
EP1118886A1 (de) * 2000-01-11 2001-07-25 Corning Incorporated Abstimmung von optischen Wellenleiter Elementen mit organischem Material
EP1250616A1 (de) * 2000-01-11 2002-10-23 Corning Incorporated Abstimmung von ein organisches material enthaltenden optischen wellenleiterbauelementen
US6577787B2 (en) 2000-01-11 2003-06-10 Corning Incorporated Tuning of optical waveguide devices containing an organic material
EP1250616A4 (de) * 2000-01-11 2005-09-28 Corning Inc Abstimmung von ein organisches material enthaltenden optischen wellenleiterbauelementen

Also Published As

Publication number Publication date
US5764832A (en) 1998-06-09
JP3484543B2 (ja) 2004-01-06
US5644667A (en) 1997-07-01
JPH06275870A (ja) 1994-09-30

Similar Documents

Publication Publication Date Title
DE4402422A1 (de) Integrierte optische Halbeiteranordnung und ihr Herstellungsverfahren
DE19743359A1 (de) Lichtempfangsmodul und Verfahren zur Herstellung
DE69434105T2 (de) Optoelektronische Hybridintegrationsplattform, optisches Untermodul, optoelektronische hybridintegrierte Schaltung, und Herstellungsverfahren der Plattform
JP3302458B2 (ja) 集積化光装置及び製造方法
EP0366974B1 (de) Halbleiterschaltung
DE112012003394B4 (de) Photonisch integrierte Schaltungsvorrichtung und Verfahren zu dessen Herstellung, Kopplungssystem einer photonisch integrierten Schaltung und Kopplungseinheit eines photonischen Chip
DE3809182C2 (de) Optisches Bauelement mit organischem nicht-linearen Material
US6344148B1 (en) Method for aligning optical devices with substrate
EP0987801B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
DE4232608C2 (de) Verfahren zum Herstellen eines Deckels für eine integriert optische Schaltung
DE69333837T2 (de) Verfahren zur Hybridisierung und Positionierung eines optoelektrischen Bauelements hinsichtlich eines integrierten Lichtwellenleiters
DE60120020T2 (de) Modul mit integrierten optischen Wellenleitervorrichtungen und deren Herstellungsverfahren
DE112012002567B4 (de) Optisches Modul
DE69933176T2 (de) Optische Wellenleitervorrichtung und deren Herstellungsverfahren
EP3497495A1 (de) Photonisches bauelement und verfahren zu dessen herstellung
EP0415382A2 (de) Verfahren zum Anbringen von elektrooptischen Bauteilen an integriert-optischen Wellenleitern
DE19638999B4 (de) Wellenleiter-Photodetektor-Kombination und Verfahren zum Herstellen derselben
DE69734559T2 (de) Optischer Koppler
DE69815368T2 (de) Hybrides chipverfahren
DE19712529A1 (de) Optokoppler und Verfahren zum Herstellen desselben
DE69731176T2 (de) Optische Wellenleitervorrichtung und Herstellungsverfahren
WO1998041888A1 (de) Hermetisch dichtes optisches sendemodul
DE69738279T2 (de) Vertikale Positionierung eines optoelektronischen Bauelements auf einem Träger in Bezug auf einen, auf diesem Träger integrierten optischer Leiter
DE602005004945T2 (de) Herstellung einer optischen Verbindungsschicht auf einem elektronischen Schaltkreis
EP3373052A1 (de) Halbzeug, verfahren zu dessen herstellung und damit hergestellte komponente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee