DE4403374C2

DE4403374C2 - Synchronisierimpulserzeugungsschaltung

Info

Publication number: DE4403374C2
Application number: DE4403374A
Authority: DE
Inventors: Makoto Hatakenaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-02-03
Filing date: 1994-02-03
Publication date: 1995-11-23
Anticipated expiration: 2014-02-04
Also published as: US5459419A; TW232761B; JPH06232738A; DE4403374A1; KR0132652B1

Description

Die vorliegende Erfindung bezieht sich auf eine Synchronisierim pulserzeugungsschaltung.

Es ist wohl bekannt, daß ein Ablenksystem eines Multi-Synchroni sations-Bildmonitors sogenannte HD-Impulse erfordert, die eine Breite von ungefähr einer halben horizontalen Periode synchron mit einem Horizontal-Synchronisiersignal und die ungefähr eine horizontale Periode Verzögerung von dem Horizontal-Synchroni siersignal aufweisen. Verschiedene Einschränkungen bestehen hin sichtlich der HD-Impulse, die im folgenden beschrieben werden.

Erstens muß die Impulsbreite und der Verzögerungsbetrag der HD- Impulse variabel sein, da sie optimal in Übereinstimmung mit der Periode des Horizontal-Synchronisiersignals sein müssen.

Zweitens erfordern die HD-Impulse eine extrem hohe Synchronisa tionsgenauigkeit mit dem Horizontal-Synchronisiersignal. Geringe Synchronisationsgenauigkeit bewirkt eine unerwünschte, verminderte Bildqualität.

Zudem treten unvermeidlich Störungen des Horizontal synchronisiersignals (Rauschen oder Fehlen des Synchronisier signals) in dem Multi-Synchronisations-Bildmonitor in Er scheinung. In solch einem Fall dürfen die HD-Impulse nicht gestört sein. Störungen der HD-Impulse resultieren manchmal in einem Durchbruch eines Steuertransistors des Bildmonitors, was weiter unten beschrieben wird.

Fig. 38 ist ein Schaltbild einer Horizontalsteuerschaltung für den Multi-Synchronisations-Bildmonitor. HD-Impulse werden an die Basis eines Steuertransistors angelegt. In dem Maße, wie sich die Frequenz f_H der HD-Impulse abrupt zur Zeit t1 verringert, wie in Fig. 39 gezeigt ist, steigt die Kollektorspannung V_C des Steuer transistors abrupt von V_C1 an und fällt dann auf V_C2 ab, während eine Versorgungsspannung V_D von V_D1 auf V_D2 sanft abfällt. Somit wird unmittelbar nach der Zeit t1 der Steuertransistor überlastet und bricht in manchen Fällen durch.

Die HD-Impulse dürfen sich nicht plötzlich auf die plötzliche Änderung der Eingabe des Horizontal-Synchronisiersignals ändern. Insbesondere ist es wichtig zu verhindern, daß die HD-Impulse fehlen, wenn das horizontale Synchronisiersignal fehlt.

Fig. 40 ist ein Schaltbild einer herkömmlichen Synchronisierim pulserzeugungsschaltung, die zur Erzeugung von HD-Impulsen ver wendet wird. Unter Bezugnahme auf Fig. 40 wird ein Synchroni siersignal, wie zum Beispiel ein Horizontal-Synchronisiersignal in die Synchronisierimpulserzeugungsschaltung an einem Synchro nisiereingangsanschluß 501 eingegeben und wird dann an einen ersten Eingang einer PLL-Schaltung 502 angelegt. Ein Ausgang 503 der PLL-Schaltung 502 wird an ihren zweiten Eingang zurückgeführt und wird ebenso an eine Sägezahnschwingungserzeugungsschaltung 504 angelegt. Ein Ausgang 505 der Sägezahnschwingungserzeugungs schaltung 504 wird in einen positiven Eingang eines Spannungs komparators 506 eingegeben. Der Spannungskomparator 506 empfängt eine Referenzspannung V1 an seinem negativen Eingang und führt einen Spannungsvergleich zwischen dem Sägezahnschwingungsausgang 505 und der Referenzspannung V1 durch. Ein Ausgang 507 des Span nungskomparators 506 wird in eine andere Sägezahnschwingungser zeugungsschaltung 508 eingegeben. Ein Ausgang 509 der Sägezahn schwingungserzeugungsschaltung 508 wird an einen positiven Ein gang eines Spannungskomparators 510 angelegt. Der Spannungskom parator 510 empfängt an seinem negativen Eingang eine Referenz spannung V2 und führt einen Spannungsvergleich zwischen dem Sägezahnschwingungsausgang 509 und der Referenzspannung V2 durch. Ein Ausgang des Spannungskomparators 510 wird an einen Synchronisierimpulsausgangsanschluß 511 in Form von Synchronisierimpul sen (HD-Impulsen) angelegt.

Fig. 41 ist ein Zeitablaufdiagramm, das den Betrieb der Synchro nisierimpulserzeugungsschaltung von Fig. 40 zeigt. Eine Be schreibung des Betriebs der Schaltung von Fig. 40 wird nun unter Bezugnahme auf Fig. 41 gegeben.

Die PLL-Schaltung 502 schwingt bei ungefähr 50% des Arbeitszy klus (Tastverhältnisses), um eine Phasenrastung beim Anstieg des Synchronisiereingangs 501 und beim Anstieg des PLL-Ausgangs 503 zu gewährleisten. Der Frequenzbereich der Phasenrastung der PLL- Schaltung 502 wird durch den außen angebrachten Widerstand R und den Kondensator C bestimmt. Die Sägezahnschwingungserzeugungs schaltung 504 gibt die Sägezahnschwingung 505 synchron mit dem PLL-Ausgang 503 aus. Der Spannungskomparator 506 führt den Spannungsvergleich zwischen der Sägezahnschwingung 505 und der Referenzspannung V1 durch, zum Ausgeben des Spannungsvergleichs ausgangs 507. Es werden Impulse, die um den Betrag t1 gegenüber dem Synchronisiereingang 501 verzögert sind, in Form des Spannungsvergleichsausgangs 507 bereitgestellt. Der Verzöge rungsbetrag t1 kann durch Änderung der Referenzspannung V1 leicht variiert werden.

Der Spannungsvergleichsausgang 507 wird an die Sägezahnschwin gungserzeugungsschaltung 508 angelegt, die daraufhin die Säge zahnschwingung 509 synchronisiert mit dem Spannungsvergleichs ausgang 507 ausgibt. Der Spannungskomparator 510 vergleicht den Sägezahnschwingungsausgang 509 mit der Referenzspannung V2 zum Ausgeben der Synchronisierimpulse 511. Die Synchronisierimpulse 511 sind um t1 von dem Synchronisiereingang 501 verzögert und haben die Impulsbreite t2. Der Verzögerungsbetrag t1 kann durch Änderung der Referenzspannung V1 wie oben beschrieben variiert werden, und die Impulsbreite t2 kann durch Ändern der Referenz spannung V2 variiert werden.

Es wird angenommen, daß ein Fehlen eines Impulses im Synchroni siereingang 501 zur Zeit t3 auftritt, oder daß Rauschen in dem Synchronisiereingang 501 zur Zeit t4 erzeugt wird. Die Oszilla tionsfrequenz der PLL-Schaltung 502 ändert sich allmählich zur freilaufenden Frequenz, die durch den außen angebrachten Wider stand R und den Kondensator C bestimmt ist. Somit erfährt der PLL-Ausgang 503 keine plötzliche Änderung und erreicht den stabilen Synchronisierimpulsausgang 511 trotz des Fehlens von Impulsen oder des Rauschens in dem Synchronisiereingang 501.

Die herkömmliche Synchronisierimpulserzeugungsschaltung, die wie oben aufgebaut ist, wird dadurch charakterisiert, daß der Syn chronisierimpulsausgang die variable Impulsbreite und den Verzögerungsbetrag aufweist und stabil ist, wenn der Synchroni siereingang gestört wird.

Es ist jedoch notwendig, daß die herkömmliche Synchronisierim pulserzeugungsschaltung die PLL-Schaltung 502, zwei Sägezahn schwingungserzeugungsschaltungen 504, 508, zwei Spannungskompa ratoren 506, 510 sowie den Widerstand R und den Kondensator C, die außen an die PLL-Schaltung 502 angebracht sind, aufweist, was im Vorsehen einer großen Anzahl von Teilen resultiert.

Zudem erzeugt der Spannungsvergleich der Sägezahnschwingung das Problem, daß die Genauigkeit dazu neigt, sich zu verschlechtern. Spannungsänderungen in den Sägezahnschwingungen 505, 509 und den Referenzspannungen V1, V2 variieren den Verzögerungsbetrag t1 und die Impulsbreite t2 des Synchronisierimpulsausgangs 511. Dies be deutet eine Zunahme der Zitteranteile des Synchronisierimpuls ausgangs 511, was unerwünscht ist, insbesondere wenn dieser als HD-Impulse verwendet wird.

Aus der US 4 729 024 ist eine Synchronisierimpulserzeugungsschal tung mit einem Synchronisiersignaleingangsanschluß, der ein Syn chronisiersignal empfängt, einer Synchronisiertakterzeugungsein richtung, die das Synchronisiersignal empfängt, zum Erzeugen eines Synchronisiertaktes, der mit dem Synchronisiersignal syn chronisiert ist, und einer Synchronisierimpulserzeugungseinrich tung, die den Synchronisiertakt empfängt, zum Zählen des Syn chronisiertaktes zum Erzeugen von Synchronisierimpulsen, die mit dem Synchronisiersignal synchronisiert sind, bekannt.

Aus der GB 2 086 177 A ist eine Synchronisierungsimpulserzeu gungsschaltung mit einer Synchronisationsmangelkorrektureinrich tung, die das Synchronisiersignal von dem Synchronisiersignal eingangsanschluß empfängt, zum Korrigieren des Synchronisiersi gnals auf einen teilweisen Mangel, zum Erzeugen eines korrigier ten Synchronisiersignals bekannt.

Es ist Aufgabe der vorliegenden Erfindung, eine Synchroni sierimpulserzeugungsschaltung zu schaffen, die eine kleine Anzahl von Komponenten ohne eine außen angebrachte Komponente aufweist, und die hochgenaue Synchronisierimpulse mit weniger Zitterantei len erzeugen kann.

Weiter soll eine Synchronisierimpulserzeugungsschaltung bereit gestellt werden, die insbesondere zur Erzeugung von HD-Impulsen geeignet ist.

Die Aufgabe wird durch die Synchronisierimpulserzeugungsschaltung nach Anspruch 1 bzw. nach Anspruch 10 gelöst.

Weiterbildungen sind in den Unteransprüchen angegeben.

Gemäß der Synchronisierimpulserzeugungsschaltung nach Anspruch 1 werden die Synchronisierimpulse durch Zählen des Syn chronisiertaktes, der mit dem korrigierten Synchronisiersignal synchronisiert ist, erzeugt. Dies bewirkt ein Bereitstellen von hochgenauen Synchronisierimpulsen, die geeignet sind als HD- Impulse verwendet zu werden, durch eine einfache Anordnung ohne besondere, außen angebrachte Teile.

Vorzugsweise zählt die Synchronisierimpulserzeugungseinrichtung den Synchronisiertakt auf der Grundlage eines Sollwertes (Einstellwertes), und die Synchronisierimpulserzeugungseinrichtung weist weiter eine Soll wertänderungseinrichtung auf, die das Synchronisiersignal von dem Synchronisiersignaleingangsanschluß empfängt zum Erkennen der Periode des Synchronisiersignals zum Ändern des Sollwertes in Übereinstimmung mit der Periode.

Der Sollwert in der Synchronisierimpulserzeugungseinrichtung wird in Übereinstimmung mit der Periodenänderung des Synchronisier signals geändert. Die Periode der Synchronisierimpulse kann sich so ändern, daß sie automatisch der Periodenänderung des Synchro nisiersignals folgt.

Vorzugsweise korrigiert die Synchronisationsmangelkorrekturein richtung das Synchronisiersignal auf ein teilweises Fehlen auf der Grundlage eines zweiten Sollwerts (Einstellwertes), und die Sollwertänderungseinrichtung ändert den zweiten Sollwert in Übereinstimmung mit der nachgewiesenen Periode.

Der Sollwert in der Synchronisationsmangelkorrektureinrichtung wird in Übereinstimmung mit der Periodenänderung des Synchroni siersignals geändert. Dies bewirkt, daß die Synchronisations mangelkorrektur korrekt durchgeführt wird, wenn sich die Periode des Synchronisiersignals ändert.

Vorzugsweise gibt die Sollwertänderungseinrichtung ein Perioden erkennungssignal zu jeder Zeit aus, bei der die Sollwertände rungseinrichtung eine Periodenänderung des Synchronisiersignals erkennt, und die Synchronisierimpulserzeugungsschaltung weist weiter eine Synchronisierimpulsunterbrechungseinrichtung auf, die das Periodenerkennungssignal von der Sollwertänderungseinrichtung und die Synchronisierimpulse von der Synchronisierimpulserzeu gungseinrichtung empfängt, zum Unterbrechen einer vorbestimmten Anzahl von Synchronisierimpulsen in Antwort auf das Periodener kennungssignal.

Die vorbestimmte Anzahl von Synchronisierimpulsen werden unterbrochen, wenn sich die Periode des Synchronisiersignals ändert, wobei Beschädigungen aufgrund einer abrupten Änderung der Periode des Synchronisierimpulses an einer Schaltung, die die Synchronisierimpulse verwendet, verhindert wird.

Gemäß der Synchronisierimpulserzeugungsschaltung nach Anspruch 10 werden die ersten bis n-ten Synchronisierimpulse durch Zählen der ersten bis n-ten Synchronisiertakte, die mit den ersten bis n-ten sortierten, korrigierten Synchronisiersignalen synchronisiert sind, gezählt, und die Einzelreihe von Synchronisierimpulsen wird durch Vereinigen der ersten bis n-ten Synchronisierimpulse er zeugt. Dies bewirkt, daß hochgenaue Synchronisierimpulse bereit gestellt werden, die geeignet sind, als HD-Impulse verwendet zu werden, durch eine einfache Anordnung ohne besondere, außen an gebrachte Teile, sowie einen großen Betrag an Verzögerung der Synchronisierimpulse von dem Synchronisiersignal.

Vorzugsweise zählen die ersten bis n-ten Synchronisierimpulser zeugungseinrichtungen die Synchronisiertakte auf der Grundlage von jeweiligen Sollwerten, und die Synchronisierimpulserzeu gungsschaltung enthält weiter eine Sollwertänderungseinrichtung, die das Synchronisiersignal von dem Synchronisiersignaleingangs anschluß empfängt, zum Erkennen der Periode des Synchronisier signals, um die jeweiligen Sollwerte in Übereinstimmung mit der Periode zu ändern.

Die Sollwerte in den ersten bis n-ten Synchronisierimpulserzeu gungseinrichtungen werden in Übereinstimmung mit der Periodenän derung des Synchronisiersignals geändert. Die Periode der Syn chronisierimpulse kann sich in solch einer Weise ändern, daß sie automatisch der Periodenänderung des Synchronisiersignals folgt.

Vorzugsweise korrigiert die Synchronisationsmangelkorrekturein richtung das Synchronisiersignal auf ein teilweises Fehlen auf der Basis eines zweiten Sollwerts, und die Sollwertänderungsein richtung ändert den zweiten Sollwert in Übereinstimmung mit der erkannten Periode.

Die Sollwerte in der Synchronisationsmangelkorrektureinrichtung werden in Übereinstimmung mit der Periodenänderung des Synchro nisiersignals geändert. Dies bewirkt, daß die Synchronisations mangelkorrektur korrekt ausgeführt werden kann, wenn sich die Periode des Synchronisiersignals ändert.

Vorzugsweise gibt die Sollwertänderungseinrichtung ein Perioden erkennungssignal zu jeder Zeit aus, bei der die Sollwertände rungseinrichtung eine Periodenänderung des Synchronisiersignals erkennt, und die Synchronisierimpulserzeugungsschaltung weist weiter eine Synchronisierimpulsunterbrechungseinrichtung auf, die das Periodenerkennungssignal von der Sollwertänderungseinrichtung und die Einzelreihe von Synchronisierimpulsen von der Vereini gungseinrichtung empfängt, zum Unterbrechen einer vorbestimmten Anzahl von Synchronisierimpulsen der Einzelreihe.

Die vorbestimmte Anzahl von Synchronisierimpulsen werden unter brochen, wenn sich die Periode des Synchronisiersignals ändert, wobei Beschädigungen aufgrund der abrupten Änderung der Periode des Synchronisierimpulses an einer Schaltung, die die Synchroni sierimpulse verwendet, verhindert werden.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltbild, das den allgemeinen Aufbau einer Syn chronisierimpulserzeugungsschaltung entsprechend einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 2 ein Blockdiagramm eines Anordnungsbeispiels eines Impulserzeugungsabschnitts;

Fig. 3 ein Zeitablaufdiagramm, das den Betrieb des Impulser zeugungsabschnitts zeigt;

Fig. 4 ein Blockdiagramm eines Anordnungsbeispiels eines Zählerabschnitts;

Fig. 5 ein Blockdiagramm eines Anordnungsbeispiels eines Freilaufabschnitts;

Fig. 6 ein Blockdiagramm eines Anordnungsbeispiels eines Synchronisiereingangszulässigkeitsabschnitts;

Fig. 7 ein Zeitablaufdiagramm, das den allgemeinen Betrieb der Synchronisierimpulserzeugungsschaltung zeigt;

Fig. 8 und 9 Schaltbilder eines Synchronisiertakterzeugungsab schnitts der ersten bevorzugten Ausführungsform;

Fig. 10 ein Zeitablaufdiagramm, das den Betrieb des Synchro nisiertakterzeugungsabschnitts zeigt;

Fig. 11 ein Schaltbild einer Variation des Synchronisiertakt erzeugungsabschnitts;

Fig. 12 ein Schaltbild, das einen Ausschnitt der Schaltungen von Fig. 8 und 9 darstellt;

Fig. 13 und 14 Zeitablaufdiagramme, die den Betrieb der Schaltung von Fig. 12 zeigen;

Fig. 15 ein Zeitablaufdiagramm, das den Betrieb der Schaltungen von Fig. 8 und 9 unter einigen Bedingungen zeigt;

Fig. 16 ein Schaltbild einer zweiten Anordnung des Synchroni siertakterzeugungsabschnitts;

Fig. 17 ein Zeitablaufdiagramm, das den Betrieb des Synchroni siertakterzeugungsabschnitts der zweiten Anordnung zeigt;

Fig. 18 und 19 Schaltbilder von Variationen des Synchronisiertakt erzeugungsabschnitts;

Fig. 20 ein Zeitablaufdiagramm, das den Betrieb der Variation von Fig. 19 zeigt;

Fig. 21 ein Blockdiagramm, das Einzelheiten eines Synchroni sierimpulserzeugungsabschnitts zeigt;

Fig. 22 ein Zeitablaufdiagramm, das den Betrieb des Synchroni sierimpulserzeugungsabschnitts zeigt;

Fig. 23 ein Blockdiagramm der Synchronisierimpulserzeugungs schaltung gemäß einer zweiten bevorzugten Ausfüh rungsform der vorliegenden Erfindung;

Fig. 24 ein Blockdiagramm der Synchronisierimpulserzeugungs schaltung gemäß einer dritten bevorzugten Ausfüh rungsform der vorliegenden Erfindung;

Fig. 25 und 26 Blockdiagramme der Synchronisierimpulserzeugungsschal tung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung;

Fig. 27 ein Blockdiagramm eines Anordnungsbeispiels eines Fre quenzerkennungsabschnitts;

Fig. 28 ein Blockdiagramm eines Anordnungsbeispiels eines arithmetischen Registers;

Fig. 29 ein Blockdiagramm einer anderen Anordnung des arithme tischen Registers;

Fig. 30 ein Flußdiagramm, das die automatische Einstellung von verschiedenen Sollwerten zeigt;

Fig. 31 ein Blockdiagramm der Synchronisierimpulserzeugungs schaltung gemäß einer fünften bevorzugten Ausfüh rungsform der vorliegenden Erfindung;

Fig. 32 ein Blockdiagramm eines Anordnungsbeispiels einer Syn chronisierimpulsunterbrechungsschaltung;

Fig. 33 und 34 Zeitablaufdiagramme, die den Betrieb der Synchroni sierimpulsunterbrechungsschaltung zeigen;

Fig. 35 und 36 Blockdiagramme der Synchronisierimpulserzeugungsschal tung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung;

Fig. 37 ein Zeitablaufdiagramm, das den Betrieb der sechsten bevorzugten Ausführungsform zeigt;

Fig. 38 ein Schaltbild einer Horizontalsteuerschaltung für einen Multi-Synchronisations-Bildmonitor;

Fig. 39 ein Wellenformdiagramm, das den Betrieb der Horizon talsteuerschaltung zeigt;

Fig. 40 ein Schaltbild einer herkömmlichen Synchronisierim pulserzeugungsschaltung; und

Fig. 41 ein Zeitablaufdiagramm, das den Betrieb der herkömmli chen Synchronisierimpulserzeugungsschaltung zeigt.

Fig. 1 ist ein Blockdiagramm, das den allgemeinen Aufbau einer Synchronisierimpulserzeugungsschaltung gemäß einer ersten bevor zugten Ausführungsform der vorliegenden Erfindung zeigt. Die Synchronisierimpulserzeugungsschaltung weist einen Synchronisa tionsmangelkorrekturabschnitt 600, einen Synchronisiertakterzeu gungsabschnitt 700 und einen Synchronisierimpulserzeugungsab schnitt 800 auf, wie in Fig. 1 gezeigt ist. Der Synchronisierim pulserzeugungsabschnitt kann zusätzlich mit einem Impulsgenerator 901 und mit einer Impulssynchronisiertakterzeugungsschaltung 902 versehen sein.

Der Synchronisationsmangelkorrekturabschnitt 600 empfängt ein Synchronisiersignal S601, wie zum Beispiel ein Horizontal-Syn chronisiersignal, ein Zwangsrückstellsignal S602, und einen externen Takt S603 jeweils durch einen Synchronisiereingangsan schluß 601, einen Rückstelleingangsanschluß 602 und einen Takt eingangsanschluß 603. Der Synchronisationsmangelkorrekturab schnitt 600 arbeitet in Antwort auf das Synchronisiersignal S601, das Zwangsrückstellsignal S602 und den externen Takt S603 zum Korrigieren des Synchronisiersignals S601 auf Störungen (Rauschen oder Fehlen des Synchronisiersignals), um ein korrigiertes Synchronisiersignal S600 auszugeben.

Der Synchronisiertakterzeugungsabschnitt 700 wird durch das kor rigierte Synchronisiersignal S600 getriggert, zum Erzeugen eines Synchronisiertakts S700 hochgenau synchron mit dem korrigierten Synchronisiersignal S600.

Der Synchronisierimpulserzeugungsabschnitt 800 empfängt den Syn chronisiertakt S700 an seinem Zähleingang, während er das korri gierte Synchronisiersignal S600 an seinem Rückstelleingang emp fängt. Der Synchronisierimpulserzeugungsabschnitt 800 zählt den Synchronisiertakt S700, um Synchronisierimpulse S800, wie HD- Impulse, von hoher Synchronisationsgenauigkeit mit variabler Impulsbreite und Verzögerungsbetrag zu erzeugen, die an einem Synchronisierimpulsausgangsanschluß 801 ausgegeben werden.

Der Impulsgenerator 901 erkennt die Flanken der Synchronisierim pulse S800, um Flankenerkennungsimpulse S901 zu erzeugen. Die Impulssynchronisiertakterzeugungsschaltung 902 erzeugt einen Takt, der mit den Flankenerkennungsimpulsen S901 synchronisiert ist, zum Ausgeben des Taktes in der Form eines Impulssyn chrontaktes S902 an einen Taktausgangsanschluß 903.

Eine Synchronisiersignalreproduziereinrichtung, die in der japa nischen Patentpublikation No. 61-28188 offenbart ist, kann als der Synchronisationsmangelkorrekturabschnitt 600 verwendet wer den. Die Synchronisiersignalreproduziereinrichtung hat jedoch Nachteile, die im weiteren beschrieben werden sollen. Der erste Nachteil ist ein Modus, der Funktionsstörungen verursacht. Der zweite Nachteil ist, daß eine PLL-Schaltung als eine Taktoszil latorschaltung benötigt wird. Der dritte Nachteil ist, daß es die Einrichtung nicht erlaubt, ein reproduziertes Signal bereitzu stellen, das eine oder mehrere Perioden gegenüber dem Synchroni siersignal verzögert ist. Aus diesem Grund ist es wünschenswert, den Synchronisationsmangelkorrekturabschnitt 600, der wie in Fig. 1 gezeigt aufgebaut ist, zu verwenden.

Schaltungen, die in den japanischen Patentpublikationen No. 63-41466 und No. 61-11018 offenbart sind, können als Syn chronisiertakterzeugungsabschnitt 700 verwendet werden. Diese Schaltungen nach dem Stand der Technik finden beachtliche An wendung in einem optischen Abtast-Druck-System. In der Anwendung ist es ausreichend, daß, wenn die Periode des Synchronisiersi gnals gestört wird, die Schaltungen mit der gestörten Periode arbeiten. Diese Anwendungen des Standes der Technik sind nicht zur Verbindung mit einer Schaltung wie dem Synchronisa tionsmangelkorrekturabschnitt 600 zum Korrigieren des Synchro nisiersignals auf Störungen vorgesehen. Die vorliegende Erfindung richtet sich auf die Herstellung der Synchronisierimpulserzeu gungsschaltung, die gut geeignet für die Erzeugung von HD-Impul sen (Synchronisierimpulsen) ist, zum Gebrauch in einem Ablenk system eines Multi-Synchronisations-Bildmonitors durch die Kom bination des Synchronisationsmangelkorrekturabschnitts 600 und des Synchronisiertakterzeugungsabschnitts 700 sowie des Synchro nisierimpulserzeugungsabschnitts 800. Vorzugsweise wird der Syn chronisiertakterzeugungsabschnitt 700, der später im Detail be schrieben wird, in der vorliegenden Erfindung verwendet.

Der in Fig. 1 gezeigte Synchronisationsmangelkorrekturabschnitt 600 weist einen Impulserzeugungsabschnitt 610, einen Zählerab schnitt 620, einen Freilaufabschnitt 630, einen Synchronisier eingangszulässigkeitsabschnitt 640 und ein ODER-Gatter 650 auf.

Der Impulserzeugungsabschnitt 610 wird in einen impulserzeugungs fähigen Zustand durch ein Synchronisiereingangszulässigkeitssignal S640 von dem Synchronisiereingangszulässigkeitsabschnitt 640 versetzt und erzeugt Impulse S610 in Antwort auf das Synchronisiersignal S601 von dem Synchronisiereingangsanschluß 601. Der Impulserzeugungsabschnitt 610 wird in Antwort auf das Zwangsrückstellsignal S602 von dem Rückstelleingangsanschluß 602 rückgestellt.

Der Zählerabschnitt 620 empfängt die Impulse S610 von dem Impulserzeugungsabschnitt 610 in der Form eines Rückstellsignals und zählt den externen Takt S603 von dem Takteingangsanschluß 603. Ladeimpulse S630 von dem Freilaufabschnitt 630 werden an den Zählerabschnitt 620 in der Form eines Ladebefehls angelegt. Der Zählerabschnitt 620 wirkt als ein Zähler mit Laden zum Ausgeben eines Zählsignals S620.

Der Freilaufabschnitt 630 ist mit dem externen Takt S603 von dem Takteingangsanschluß 603 synchronisiert zum Erkennen, ob das Zählsignal S620 von dem Zählerabschnitt 620 einen vorbestimmten Wert erreicht oder nicht. Wenn es den vorbestimmten Wert er reicht, gibt der Freilaufabschnitt 630 die Ladepulse S630 aus.

Der Synchronisiereingangszulässigkeitsabschnitt 640 ist mit dem externen Takt S603 von dem Takteingangsanschluß 603 synchroni siert, zum Erkennen, ob das Zählsignal S620 von dem Zählerab schnitt 620 innerhalb eines Bereichs zwischen vorbestimmten ersten und zweiten Werten fällt oder nicht, die nicht mehr als der vorbestimmte Wert sind. Wenn es das tut, gibt der Synchronisiereingangszulässigkeitsabschnitt 640 das Synchronisiereingangszulässigkeitssignal S640 aus.

Das ODER-Gatter 650 ist ein Zwei-Eingangs-ODER-Gatter, das die Impulse S610 von dem Impulserzeugungsabschnitt 610 und die Lade impulse S630 von dem Freilaufabschnitt 630 empfängt. Das Aus gangssignal von dem ODER-Gatter 650 wird in der Form des Aus gangssignals von dem Synchronisationsmangelkorrekturabschnitt 600 oder dem korrigierten Synchronisiersignal S600 ausgegeben.

Fig. 2 ist ein Blockdiagramm, das ein Anordnungsbeispiel des Im pulserzeugungsabschnitts 610 zeigt. Das Synchronisiersignal S601 wird an ein positiv-flankengetriggertes D-Flip-Flop 611 mit Rückstellen in Form eines Triggersignals angelegt. Der Datenein gangsanschluß D des D-Flip-Flops 611 ist auf "H" festgesetzt, und der Rückstelleingangsanschluß R desselben empfängt das Ausgangs signal von einem ODER-Gatter 606. Das ODER-Gatter 606 ist ein Zwei-Eingangs-ODER-Gatter, das das Zwangsrückstellsignal S602 und ein Ausgangssignal S613 von einem D-Flip-Flop 613 empfängt. Ein Ausgangssignal S611 von dem Datenausgangsanschluß Q des D-Flip- Flops 611 wird an einen Impulsgenerator 612 angelegt. Der Impulsgenerator 612 erzeugt Impulse einer vorbestimmten Breite synchron mit dem Anstieg des Signals S611.

Das Synchronisiereingangszulässigkeitssignal S640 wird direkt an einen Impulsgenerator 617 angelegt und wird auch durch ein Ver zögerungselement 609 an einen Impulsgenerator 618 angelegt. Die Impulsgeneratoren 617 und 618 sind im Aufbau ähnlich dem Impuls generator 612. Der Impulsgenerator 612 erzeugt Impulse einer vorbestimmten Breite synchron mit dem Anstieg des Signals S611. Der Impulsgenerator 617 erzeugt Impulse einer vorbestimmten Breite synchron mit dem Anstieg des Synchronisiereingangszuläs sigkeitssignals S640. Der Impulsgenerator 618 erzeugt Impulse einer vorbestimmten Breite synchron mit dem Anstieg des Synchro nisiereingangszulässigkeitssignals S640, das durch das Verzöge rungselement 609 verzögert ist.

Das negativ-flankengetriggerte D-Flip-Flop 613 mit Rückstellen empfängt ein Ausgangssignal S612 von dem Impulsgenerator 612 in Form eines Triggersignals. Der Dateneingangsanschluß des D-Flip- Flops 613 wird auf "H" festgesetzt, und der Rückstellein gangsanschluß R desselben empfängt das Ausgangssignal eines ODER- Gatters 607. Das ODER-Gatter 607 ist ein Zwei-Eingangs-ODER-Gat ter, das das Zwangsrückstellsignal S602 und ein Ausgangssignal S618 vom Impulsgenerator 618 empfängt. Das Ausgangssignal S613 wird von dem Datenausgangsanschluß Q des D-Flip-Flops 613 ausgegeben.

Ein RS-Flip-Flop 614 weist einen Rückstelleingang R auf, der ein Signal empfängt, das durch Addieren einer Verzögerung zu dem Ausgangssignal S612 des Impulsgenerators 612 durch ein Verzöge rungselement 605 bereitgestellt wird, und einen Setzeingang S, der das Zwangsrückstellsignal S602 empfängt. Ein Ausgangssignal von dem Ausgangsanschluß Q des RS-Flip-Flops 614 wird an einen ersten Eingang eines Zwei-Eingangs-ODER-Gatters 615 angelegt. Das Synchronisiereingangszulässigkeitssignal S640, das durch das Verzögerungselement 609 verzögert ist, wird an einen zweiten Eingang des Zwei-Eingangs-ODER-Gatters 615 angelegt. Ein Ausgangssignal S615 des ODER-Gatters 615 wird an den Datenein gangsanschluß D eines positiv-flankengetriggerten D-Flip-Flops 616 mit Rückstellen angelegt. Das D-Flip-Flop 616 weist einen Triggereingangsanschluß auf, der das Ausgangssignal S612 von dem Impulsgenerator 612 empfängt, und einen Rückstelleingangsanschluß R, der das Ausgangssignal von einem ODER-Gatter 608 empfängt. Das ODER-Gatter 608 ist ein Zwei-Eingangs-ODER-Gatter, das das Zwangsrückstellsignal S602 und ein Ausgangssignal S617 von dem Impulsgenerator 617 empfängt. Ein Ausgangssignal S616 wird von dem Datenausgangsanschluß Q des D-Flip-Flops 616 ausgegeben.

Ein UND-Gatter 619 ist ein Zwei-Eingangs-UND-Gatter, das ein Signal, das durch Addieren einer Verzögerung zu dem Ausgangssi gnal des Impulsgenerators 612 durch das Verzögerungselement 605 bereitgestellt wird und das Ausgangssignal S616 von dem D-Flip- Flop 616 empfängt. Ein Ausgangssignal des UND-Gatters 619 wird in Form von Ausgangsimpulsen S610 von dem Impulserzeugungsabschnitt 610 ausgegeben.

Fig. 3 ist ein Zeitablaufdiagramm, das den Betrieb des Impulser zeugungsabschnitts 610 von Fig. 2 zeigt. In Fig. 3 bezeichnen schraffierte Abschnitte einen undefinierten Zustand. Das Zwangsrückstellsignal S602 wird, wie erforderlich, beim Beginn der Impulserzeugung angelegt, zum Beispiel unmittelbar nachdem die Versorgungsspannung angelegt wird, oder wenn die Periode des Synchronisiersignals, das eingegeben werden soll, geändert wird. Das Synchronisiersignal S601 kann ein Horizontal-Synchronisier signal sein, das an den Multi-Synchronisations-Bildmonitor ange legt wird. In solch einem Fall wird das Synchronisiersignal S601 normal mit einer konstanten Periode eingegeben, aber die kon stante Periodizität wird in einem Vertikal-Synchronisations zeitraum und mit Ändern der Periode des Horizontal-Synchroni siersignals gestört, was in einem Fehlen von Synchronisation oder in Rauschen resultiert.

Das Synchronisiereingangszulässigkeitssignal S640 wird durch den Synchronisiereingangszulässigkeitsabschnitt 640 erzeugt, der später im Detail beschrieben wird. Im Zeitraum der Erzeugung des Synchronisiereingangszulässigkeitssignals S640 ist das Signal S615 so konstruiert, daß es innerhalb des Zeitintervalls zwischen einem Impulseingang des Synchronisiersignals S610 und dem näch sten erwarteten Impulseingang desselben ansteigt und nach Eingabe des letzteren abfällt. Das Signal S615 wirkt als ein Annahmesi gnal für das Signal S612, das synchron mit dem Synchronisiersi gnal S601 erzeugt wird.

Nach der Eingabe des Zwangsrückstellsignals S602 wird die Annahme des ersten Impulses des Synchronisiersignals S601 durch das RS- Flip-Flop 614 durchgeführt, wobei das Signal S615 angehoben wird. Bei der Initialisierung stellt das Zwangsrückstellsignal S602 die D-Flip-Flops 611, 613 und 616 zurück und setzt das RS-Flip-Flop 614. Somit werden die Ausgangsimpulse S610 erzeugt, wobei der Eingang des Synchronisiereingangszulässigkeitssignals S640 mindestens in entsprechender Beziehung zu dem Synchronisiersignal S601 zur Zeit t0 ist.

Das Synchronisiersignal S601 ändert zur Zeit t1 das Ausgangssi gnal S611 des D-Flip-Flops 611 von "L" zu "H". In Antwort auf die Änderung erzeugt der Impulsgenerator 612 den Impuls S612. Das Ausgangssignal S613 des D-Flip-Flops 613 ändert sich von "L" zu "H" in Antwort auf das Abfallen des Impulses S612, wobei das D- Flip-Flop 611 rückgesetzt wird. Das Ausgangssignal S613 des D- Flip-Flops 613 bleibt auf "H", bis der Ausgangsimpuls S618 des Impulsgenerators 618, der aufgrund des Synchronisiereingangs zulässigkeitssignals S640 produziert wird, gegeben wird. Das D- Flip-Flop 611 hält den Rückstellzustand während der "H"-Periode des Ausgangssignals S613. Somit kann das D-Flip-Flop 611 Rauschen des Synchronisiersignals S601 (erzeugt zur Zeit t11), die auftre ten, bevor der Ausgangsimpuls S618 des Impulsgenerators 618 erzeugt wird, ignorieren.

Der Ausgangsimpuls S612 des Impulsgenerators 612 wird an den Triggereingangsanschluß des D-Flip-Flops 616 während der "H"- Periode des Signals S615 am Dateneingangsanschluß D des D-Flip- Flops 616 angelegt. In Antwort auf das Anlegen ändert sich das Ausgangssignal S616 des D-Flip-Flops 616 von "L" zu "H". Dann geht das UND-Gatter 619 in einen Durchlaßzustand, und das Signal, das durch Addieren der vorgeschriebenen Zeitverzögerung zu den Impulsen S612 durch das Verzögerungselement 605 bereitgestellt wird, wird von dem UND-Gatter 619 in der Form des Ausgangsimpul ses S610 ausgegeben. Der Ausgangsimpuls S610 ist mit dem Syn chronisiersignal S601, das zur Zeit t1 erzeugt wird, synchroni siert, wobei das zur Zeit t11 erzeugte Rauschen ignoriert ist.

Wenn ein Fehlen (Synchronisationsmangel) des Synchronisiersignals S601 zum Zeitpunkt t2 auftritt, bleiben das Ausgangssignal S611 des D-Flip-Flops 611 und der Ausgangsimpuls S612 des Impulsgene rators 612 auf "L". Die Ausgangsimpulse S610 bleiben dementspre chend auf "L". Das ist so zu verstehen, daß der Ausgangsimpuls S610 ebenso fehlt, wenn das Fehlen der Synchronisation auftritt.

Es wird angenommen, daß zur Zeit t12 ein Rauschen unmittelbar nach dem Fehlen der Synchronisation eingegeben wird. Die Signale S611, S612, S613 ändern sich in derselben Weise, als sie es tun, wenn das normale Synchronisiersignal zur Zeit t1 eingegeben wird. Da sich jedoch das Synchronisiereingangszulässigkeitssignal S640 nicht auf "H" befindet, ist das Signal S615, das auf den Dateneingangsanschluß D des D-Flip-Flops 616 gegeben wird, nicht "H", und das Ausgangssignal S616 des D-Flip-Flops 616 bleibt auf "L". Dann ist das UND-Gatter 619 noch gesperrt, und die Impulse S612 werden nicht in Form der Ausgangsimpulse S610 fortgepflanzt. Das Rauschen unmittelbar nach dem Fehlen der Synchronisation ist ignoriert.

So wie das normale Synchronisiersignal S601 zum Zeitpunkt t3 nach dem Fehlen der Synchronisation eingegeben wird, ändern sich alle Signale in derselben Weise als sie es tun, wenn das Synchroni siersignal zum Zeitpunkt t1 eingegeben wird. Dies ermöglicht, daß der Ausgangsimpuls S610 synchron mit dem Synchronisiersignal S601, das zum Zeitpunkt t3 erzeugt wird, ausgegeben wird.

Das ist so zu verstehen, daß die Ausgangsimpulse S610 nur bereitgestellt werden, wenn das Synchronisiersignal S601 eingegeben wird, welches während einer vorbestimmten Zeitperiode, die aufgrund des Synchronisiereingangszulässigkeitssignals S640 bestimmt ist, erzeugt wird (während des Zeitpunkts, zu dem das Synchronisiersignal erwartungsgemäß eingegeben wird).

Das Verzögerungselement 609 ist zur Zeitsteuerung des Rückstell eingangs R und des Dateneingangs D des D-Flip-Flops 616 vorgese hen. Der Betrag der Verzögerung des Verzögerungselements 609 wird vorher gebildet, so daß das Signal S615, das an den Datenein gangsanschluß D angelegt ist, sich von "L" zu "H" geändert hat, nachdem die Impulse S617, die an den Rückstelleingang R angelegt sind, sich komplett von "L" zu "H" und dann zu "L" geändert haben.

Fig. 4 ist ein Blockdiagramm, das ein Anordnungsbeispiel des Zählerabschnitts 620 von Fig. 1 zeigt. Der Zählerabschnitt 620 weist einen Zähler 621 mit Ladeeingang und positiv-flanken getriggerte D-Flip-Flops 622 und 623 auf. Die Ausgangsimpulse S610 des Impulserzeugungsabschnitts 610 werden an den Dateneingangsanschluß D des D-Flip-Flops 622 angelegt. Ein Ausgangssignal des Datenausgangsanschlusses Q des D-Flip-Flops 622 wird an den Dateneingangsanschluß D des D-Flip-Flops 623 angelegt. Ein Ausgangssignal S623 des Datenausgangsanschlusses Q des D-Flip-Flops 623 wird an den Rückstelleingangsanschluß R des Zählers 621 angelegt. Die D-Flip-Flops 622, 623 und der Zähler 621 empfangen den externen Takt S603 in Form eines Trigger- oder Zeitsteuerungssignals. Die Ladeimpulse S630 von dem Freilaufabschnitt 630 werden an den Ladeeingangsanschluß ROAD des Zählers 621 angelegt. Das Zählsignal S620 wird von dem Zählaus gangsanschluß QW des Zählers 621 ausgegeben.

Im Betrieb zählt der Zähler 621 sequentiell vorwärts in Antwort auf den externen Takt S603. Die Ausgangsimpulse S610 von dem Impulsgenerator 610 sind vollständig synchronisiert mit dem externen Takt S603 durch die zwei D-Flip-Flops 622 und 623 und werden in Folge an den Rückstelleingangsanschluß R des Zählers 621 in der Form des Rückstellsignals S623 angelegt, wobei sie den Zähler 621 rückstellen. Die D-Flip-Flops 622 und 623 bewirken ein Verhindern des instabilen Betriebs des Zählers 621 aufgrund von Signalzeitsteuerungsverschiebungen. Auf Empfang der Ladeimpulse S630 wird der Zähler 621 mit einem vorbestimmten Wert geladen. Der Zählwert in dem vorhergehenden Betrieb wird in Form des Zählsignals S620 ausgegeben.

Fig. 5 ist ein Blockdiagramm, das ein Anordnungsbeispiel des Freilaufabschnitts 630 von Fig. 1 zeigt. Der Freilaufabschnitt 630 weist eine Koinzidenzerkennungsschaltung 631 und ein positiv- flankengetriggertes D-Flip-Flop 632 auf. Das Zählsignal S620 von dem Zählerabschnitt 620 wird an die Koinzidenzerkennungsschaltung 631 angelegt. Ein voreingestellter Freilaufsollwert j wird ebenso an die Koinzidenzerkennungsschaltung 631 angelegt. Die Koinzi denzerkennungsschaltung 631 vergleicht das Zählsignal S620 mit dem Freilaufsollwert j, zum Ausgeben eines "H"-Koinzidenzerken nungssignals S631, wenn beide koinzident sind. Das "H"-Koinzi denzerkennungssignal S631 wird an den Dateneingangsanschluß D des D-Flip-Flops 632 angelegt. Der externe Takt S603 wird an den Triggereingang des D-Flip-Flops 632 angelegt. Das D-Flip-Flop 632 synchronisiert das Koinzidenzerkennungssignal S631 mit dem ex ternen Takt S603 und gibt es an seinem Datenausgangsanschluß Q in der Form der Ladeimpulse S630 aus.

Wie oben beschrieben, beginnt der Zählerabschnitt 620 von Fig. 1 das Zählen von dem vorbestimmten Ladewert in Antwort auf die Ladeimpulse S630. Auf eine normale Eingabe des Synchronisiersi gnals S601 wird der Zählerabschnitt 620 durch die Ausgangsimpulse S610 von dem Impulserzeugungsabschnitt 610 vor der Antwort auf die Ladeimpulse S630 rückgestellt. Im Fall des Fehlens (Synchro nisationsmangel) des Synchronisiersignals S601 wird der Zähler abschnitt 620 mit dem vorbestimmten Ladewert durch die Ladeim pulse S630 in Erwartung nicht rückgestellt zu sein, geladen. Der Freilaufsollwert j sollte so gebildet sein, daß die Periode, die durch die Ladeimpulse S630 hergestellt wird, ungefähr gleich der erwarteten Periode des Synchronisiersignals S601 ist, wenn keine Rückstelleingabe an den Zählerabschnitt 620 in einer Schleifen schaltung, die den Zählerabschnitt 620 und den Freilaufabschnitt 630 aufweist, angelegt ist.

Fig. 6 ist ein Blockdiagramm, das ein Anordnungsbeispiel des Synchronisiereingangszulässigkeitsabschnitts 640 von Fig. 1 dar stellt. Der Synchronisiereingangszulässigkeitsabschnitt 640 weist eine Koinzidenzerkennungsschaltung 641 auf, ein Schieberegister 642 und ein RS-Flip-Flop 643. Das Zählsignal S620 von dem Zäh lerabschnitt 620 wird an die Koinzidenzerkennungsschaltung 641 angelegt. Ein voreingestellter Zulässigkeitssollwert k wird ebenso an die Koinzidenzerkennungsschaltung 641 angelegt. Die Koinzidenzerkennungsschaltung 641 vergleicht das Zählsignal S620 mit dem Zulässigkeitssollwert k, zum Ausgeben eines "H"-Koinzi denzerkennungssignals S641, wenn beide koinzident sind. Das Koinzidenzerkennungssignal S641 wird an den Dateneingangsanschluß des Schieberegisters 642 angelegt.

Das Schieberegister 642 weist eine Vielzahl von verbundenen Da tenlatches auf, die durch den externen Takt S603 in den Betrieb versetzt werden. Das Schieberegister 642 schiebt sequentiell das Koinzidenzerkennungssignal S641 von einem Datenlatch zu dem nächsten Datenlatch synchron mit dem externen Takt S603. Das Schieberegister 642 hat jeweilige abgezweigte Ausgangssignale, die ein m-Koinzidenzausgangssignal S642m und ein n-Koinzidenz ausgangssignal S642n entsprechend den Zählwerten m und n des Zählsignals S620 aufweisen, wobei das m-Koinzidenzausgangssignal S642m und das n-Koinzidenzausgangssignal S642n jeweils an den Setzeingangsanschluß S und an den Rückstelleingangsanschluß R des RS-Flip-Flops 643 angelegt werden. Der Zähler 642 genügt im Fall eines Vorwärtszählers der Relation k < m < n.

Das RS-Flip-Flop 643 wird durch das m-Koinzidenzausgangssignal S642m gesetzt und durch das n-Koinzidenzausgangssignal S642n rückgesetzt. Dann wird das Synchronisiereingangszulässigkeitssi gnal S640 von dem Ausgangsanschluß des RS-Flip-Flops 643 erhal ten. In der ersten bevorzugten Ausführungsform der vorliegenden Erfindung besteht das Synchronisiereingangszulässigkeitssignal S640 aus den Impulsen, die auf "high" gehen für m-Inzidenz und auf "low" zurückkehren für n-Inzidenz. Das Synchronisierein gangszulässigkeitssignal S640 wird auf den Impulserzeugungsab schnitt 610, wie oben beschrieben, eingeprägt.

Fig. 7 ist ein Zeitablaufdiagramm, das den allgemeinen Betrieb der Synchronisierimpulserzeugungsschaltung von Fig. 1 darstellt. Der allgemeine Betrieb des oben erwähnten Synchronisationsman gelkorrekturabschnitts 600 in der Synchronisierimpulserzeugungs schaltung von Fig. 1 wird im nachfolgenden unter Bezugnahme auf Fig. 7 beschrieben. Der Betrieb der anderen Abschnitte wird dar auffolgend diskutiert.

Zur Vereinfachung ist der Zählerabschnitt 620 ein Vorwärtszähler, und die Anzahl der externen Takte S603 in einer Periode des Syn chronisiersignals S601 ist 14. Weiterhin ist der Freilaufsollwert j (Fig. 5) für den Freilaufabschnitt 630 gleich 14, der Ladewert für den Zählerabschnitt 620 ist 2, und die jeweiligen Sollwerte k, m, n (Fig. 6) für den Synchronisiereingabezulässigkeitsab schnitt 640 sind jeweils 7, 9 und 12.

In Antwort auf die Eingabe des Synchronisiersignals S601 zum Zeitpunkt t0, unmittelbar nach dem Zwangsrückstellsignal S602, wird der Ausgangsimpuls S610 von dem Impulserzeugungsabschnitt 610 wie oben beschrieben erhalten. Der Impuls S610 wird von dem Synchronisationsmangelkorrekturabschnitt 600 durch das ODER- Gatter 650 in der Form des korrigierten Synchronisiersignals S600 ausgegeben.

Der Impuls S610 wird mit dem externen Takt S603 durch die D-Flip- Flops 622, 623 in dem Zählerabschnitt 620 synchronisiert und wird dann an den Zähler 621 in Form des Rückstellsignals S623 angelegt. Der Zähler 621 wird auf Null rückgestellt und zählt sequentiell synchron mit dem externen Takt S603 vorwärts. Der Zählerinhalt wird von dem Zählerabschnitt 620 in Form des Zählsignals S620 ausgegeben.

In dem Synchronisiereingangszulässigkeitsabschnitt 640 gibt die Koinzidenzerkennungsschaltung 641 das Koinzidenzerkennungssignal S641 aus, wenn das Zählsignal S620 mit "7" zusammenfällt. Das Koinzidenzerkennungssignal S641 wird sequentiell in dem Schiebe register 642 fortgepflanzt, das das m-Koinzidenzausgangssignal S642m und das n-Koinzidenzausgangssignal S642n in Folge in Ant wort auf das Zählsignal S620 von jeweils "9" und "12" ausgibt. Das RS-Flip-Flop 643 gibt das Synchronisiereingangszulässigkeits signal S640 in Antwort auf die Signale S642m und S642n aus. Das Synchronisiereingangszulässigkeitssignal S640 steigt auf "H" an, wenn das Zählsignal S620 "9" ist, und fällt auf "L", wenn das Zählsignal S620 "12" ist.

Das Synchronisiereingangszulässigkeitssignal S640 hat die Funk tion des Einführens des Synchronisiersignals S601 zum Zeitpunkt t1 in den Impulserzeugungsabschnitt 610. Das Synchronisiersignal S601 ist zum Zeitpunkt t1 gültig, da das Synchronisiereingangs zulässigkeitssignal S640 sich auf "H" befindet und folglich der Impulserzeugungsabschnitt 610 den Impuls S610 wie oben beschrie ben erzeugt. Der Impuls S610 wird durch das ODER-Gatter 650 in Form des korrigierten Synchronisiersignals S600 ausgegeben. In Antwort auf den Impuls S610 wird das Rückstellsignal S623 in dem Zählerabschnitt 620 erzeugt, wodurch der Zähler 621 zum Vor wärtszählen von Null an rückgestellt wird.

Wie unter Bezugnahme auf Fig. 3 beschrieben wurde, werden keine Ausgangsimpulse S610 des Impulserzeugungsabschnitts 610 in Ant wort auf das Rauschen zu Zeitpunkten t11 und t12 erzeugt. Somit ist der Betrieb des Synchronisationsmangelkorrekturabschnitts 600 unverändert, wie in Fig. 7 gezeigt ist.

Wie unter Bezugnahme auf Fig. 3 beschrieben wurde, werden keine Ausgangsimpulse S610 des Impulserzeugungsabschnitts 610 erzeugt in Antwort auf das Fehlen (Synchronisationsmangel) des Synchro nisiersignals S601 zum Zeitpunkt t2. Der Zähler 621 des Zähler abschnitts 620 wird nicht rückgestellt aufgrund des Fehlens der Impulse S610, sondern fährt fort, vorwärtszuzählen. Die Koinzi denzerkennungsschaltung 631 in dem Freilaufabschnitt 630 gibt das "H"-Koinzidenzerkennungssignal S631 auf das Zählsignal S620 von "14" hin aus. Als Ergebnis gibt das D-Flip-Flop 632 den Ladeim puls S630 synchron mit dem nächsten externen Takt S603 aus, wäh rend das Zählsignals S620 "15" ist.

Der Ladeimpuls S630 wird von dem Synchronisationsmangelkorrek turabschnitt 600 durch das ODER-Gatter 650 in der Form des kor rigierten Synchronisiersignals S600 erhalten. Das Fehlen der Synchronisation zur Zeit t2 wird auf diese Weise korrigiert. Der Ladeimpuls S630 wird auch an den Ladeeingangsanschluß ROAD des Zählers 621 in dem Zählerabschnitt 620 angelegt, und der Zähler 621 wird mit einem vorbestimmten Wert "2" in Antwort auf den Ladeimpuls S630 geladen. Der Zähler 621 zählt sequentiell von 2 auf hoch nach Abfallen des Ladeimpulses S630. Derselbe Betrieb wird in Antwort auf den normalen Eingang des Synchronisiersignals S601 zur Zeit t3 durchgeführt.

Wenn das Synchronisiersignal S601 in die normale Periode ein tritt, werden, wie oben beschrieben, die Ausgangsimpulse S610 des Impulserzeugungsabschnitts 610, die in Antwort auf das Synchro nisiersignal S601 erzeugt werden, in der Form des korrigierten Synchronisiersignals S600 ausgegeben. Das auf "L" befindliche Synchronisiereingangszulässigkeitssignal S640 verhindert die Annahme von Rauschen, das zwischen den Eingängen des normalen Synchronisiersignals S601 erzeugt wird. Für das Fehlen des Syn chronisiersignals S601 werden die Ladeimpulse S630, die in dem Freilaufabschnitt 630 erzeugt werden, in der Form des korrigier ten Synchronisiersignals S600 ausgegeben. Das korrigierte Syn chronisiersignal S600 wird somit bereitgestellt, in welchem das Synchronisiersignal S601 auf Störungen korrigiert ist (Rauschen oder Fehlen des Synchronisiersignals), wenn solche produziert worden sind.

Das korrigierte Synchronisiersignal S600 entsprechend dem norma len Synchronisiersignal S601 wird ausgegeben, wenn das Zählsignal S620 ungefähr "12" beträgt, wogegen das korrigierte Synchroni siersignal S600 entsprechend dem Fehlen der Synchronisation aus gegeben wird, wenn das Zählsignal S620 "15" beträgt. Das korri gierte Synchronisiersignal S600 nach dem Fehlen der Synchronisa tion besitzt einige Verzögerung gegenüber der normalen Periode. Die Variationsrate der Periode kann minimiert werden, wenn die Periode des Synchronisiersignals S601 ausreichend länger als die Periode des externen Takts S603 ist.

Fig. 8 und 9 sind Schaltbilder, die eine erste Anordnung des Synchronisiertakterzeugungsabschnitts 700 von Fig. 1 darstellen. Wie in Fig. 8 und 9 gezeigt ist, ist ein Referenztakteingangsan schluß 1 sequentiell mit invertierenden Verzögerungselementen 101a bis 108a in einer Verzögerungstakterzeugungsschaltung 10 so verbunden, daß der Referenztakteingangsanschluß 1 an den Ein gangsanschluß des invertierenden Verzögerungselements 101a ange schlossen ist und der Ausgangsanschluß des invertierenden Verzö gerungselements 101a mit dem Eingangsanschluß des invertierenden Verzögerungselements 101b verbunden ist.

Der Referenztakteingangsanschluß 1 und die Ausgangsanschlüsse der invertierenden Verzögerungselemente 101b bis 108b sind jeweils mit den negativ logischen Taktsteuerungssignaleingangsanschlüssen der D-Flip-Flops 200 bis 208 in einer Speicherschaltung 20 ver bunden.

Die Ausgangsanschlüsse Q der D-Flip-Flops 200 bis 208 sind je weils mit den negativ logischen Eingangsanschlüssen der NAND- Schaltungen 300 bis 308 in einer Phasenerkennungsschaltung 30 verbunden, und die Ausgangsanschlüsse Q der D-Flip-Flops 201 bis 208 sind jeweils mit den positiv logischen Eingangsanschlüssen der NAND-Schaltungen 300 bis 307 in der Phasenerkennungsschaltung 30 verbunden. Der positiv logische Eingangsanschluß der NAND- Schaltung 308 ist geerdet.

Die negativ logischen Ausgangsanschlüsse der NAND-Schaltungen 300 bis 303 sind jeweils mit den Dateneingangsanschlüssen D der D- Flip-Flops 200 bis 208 verbunden, und die Ausgangsanschlüsse der NAND-Schaltungen 300 bis 307 sind jeweils mit ersten negativ lo gischen Eingangsanschlüssen von ODER-Schaltungen 401 bis 408 in einer Taktauswahlschaltung 40 verbunden. (Eine UND-Schaltung mit Eingängen und Ausgängen, die alle von negativer Logik sind, ist äquivalent zu einer ODER-Schaltung gemäß dem De-Morgan-Theorem.)

Zweite negativ logische Eingangsanschlüsse der ODER-Schaltungen 401 bis 408 sind jeweils mit den Ausgangsanschlüssen der inver tierenden Verzögerungselemente 101a bis 108a in der Verzöge rungstakterzeugungsschaltung 10 verbunden, und die negativ logi schen Ausgangsanschlüsse der ODER-Schaltungen 401 bis 408 sind an den Eingangsanschluß einer Acht-Eingangs-NAND-Schaltung 411 an geschlossen. (Eine ODER-Schaltung, bei der alle Eingänge von negativer Logik sind, ist äquivalent zu einer NAND-Schaltung gemäß dem De-Morgan-Theorem.) Der Ausgangsanschluß der NAND- Schaltung 411 ist mit einem Synchronisiertaktausgangsanschluß 3 verbunden.

Ein asynchroner Signaleingangsanschluß 2 ist mit den Rückstell eingangsanschlüssen R der D-Flip-Flops 200 bis 208 in der Spei cherschaltung 20 verbunden. Das korrigierte Synchronisiersignal S600 von dem Synchronisationsmangelkorrekturabschnitt 600 von Fig. 1 wird an den asynchronen Signaleingangsanschluß 2 in der Form eines asynchronen Eingangssignals S2 angelegt. Der Ausdruck "asynchron" bedeutet, daß das korrigierte Synchronisiersignal S600 asynchron, unabhängig von einem Referenztakt S1 an den Referenztakteingangsanschluß 1 angelegt wird.

Der Betrieb wird im weiteren beschrieben. Fig. 10 ist ein Zeit ablaufdiagramm, das den Betrieb der Schaltungen von Fig. 8 und Fig. 9 darstellt. In dem Zeitablaufdiagramm von Fig. 10 sind fol gende Signale nicht dargestellt: die Signale S105a bis S108b, die von den invertierenden Verzögerungselementen 105a bis 108b in der Verzögerungstakterzeugungsschaltung 10 ausgegeben werden, Signale S204 bis S208, die von den jeweiligen Datenausgangsanschlüssen Q der D-Flip-Flops 204 bis 208 in der Speicherschaltung 20 ausge geben werden, Signale S304 bis S308, die von den NAND-Schaltungen 304 bis 308 in der Phasenerkennungsschaltung 30 ausgegeben wer den, und Signale S405 bis S408, die von den ODER-Schaltungen 405 bis 408 in der Taktauswahlschaltung 40 ausgegeben werden.

Der Referenztakt S1 wird, wie gezeigt, von dem Referenztaktein gangsanschluß 1 eingegeben und wird dann sequentiell durch die invertierenden Verzögerungselemente 101a bis 108b invertiert und verzögert. Die invertierenden Verzögerungselemente 101a bis 108a geben invertierte Verzögerungstakte S101a bis S108a aus, und die invertierenden Verzögerungselemente 101b bis 108b geben jeweils nicht-invertierte Verzögerungstakte S101b bis S108b aus.

Während der "H"-Periode des asynchronen Eingangssignals S2, das von dem asynchronen Signaleingangsanschluß 2 eingegeben wird, sind die D-Flip-Flops 200 bis 208 in dem rückgestellten Zustand, und Signale S200 bis S208, die von deren Ausgangsanschlüssen Q ausgegeben werden, befinden sich auf "L".

Die Signale, die an die negativ logischen Eingangsanschlüsse und die positiv logischen Eingangsanschlüsse der NAND-Schaltungen 300 bis 308 angelegt werden, sind beide "L". Die NAND-Schaltungen 300 bis 308 geben an ihren Ausgangsanschlüssen "H"-Signale S300 bis S308 aus, die jeweils an die Dateneingangsanschlüsse D der D- Flip-Flops 200 bis 208 angelegt werden.

Angenommen, daß das asynchrone Eingangssignal S2 von dem asyn chronen Signaleingangsanschluß 2 von "H" auf "L" zu einem Zeitpunkt, wie in Fig. 10 gezeigt ist, abfällt, gehen die Rück stelleingangsanschlüsse R der D-Flip-Flops 200 bis 208 in der Speicherschaltung 20 auf "low", und die Rückstellung wird los gelassen.

Die D-Flip-Flops 200 bis 208 geben an ihren Ausgangsanschlüssen Q die Signale S300 bis S308 aus, die von den NAND-Schaltungen 300 bis 308 an ihre Dateneingangsanschlüsse D gegeben werden beim Abfallen des Referenztakts S1 und der nicht-invertierten Verzö gerungstakte S101b bis S108b, die von dem Referenztakteingangs anschluß 1 und den invertierenden Verzögerungselementen 101b bis 108b jeweils an ihre negativ logischen Taktsteuerungssignalein gangsanschlüsse gegeben werden.

Zu Zeiten des Auftretens von abfallenden Flanken E0 und E1 des Referenztakts S1 und des nicht-invertierten Verzögerungstakts S101b ist das asynchrone Eingangssignal S2 noch "H". Die D-Flip- Flops 200 und 201 sind dementsprechend im rückgestellten Zustand. Die Signale S200 und S201, die von den Ausgangsanschlüssen Q der D-Flip-Flops 200 und 201 ausgegeben werden, sind "L".

Zu den Zeiten des Auftretens von abfallenden Flanken E2 bis E4 der nicht-invertierten Verzögerungstakte S102 bis S104 ist das asynchrone Eingangssignal S2 auf "L". Die Signale S202 bis S204, die von den Ausgangsanschlüssen Q der D-Flip-Flops 202 bis 204 ausgegeben werden, sind auf demselben Pegel "H" wie die Ein gangssignale S302 bis S304 der NAND-Schaltungen 302 bis 304.

Die Ausgangspegel der NAND-Schaltungen 300 bis 303 in der Phasen erkennungsschaltung 30 sind wie folgt: nur die NAND-Schaltung 301, die "L" an ihrem negativ logischen Eingangsanschluß empfängt und "H" an ihrem positiv logischen Eingangsanschluß empfängt, gibt das Signal S301 als "L" aus, und die Ausgangssignale S300, S302, S303 der NAND-Schaltungen 300, 302 und 303 verbleiben auf "high".

Da die Ausgangssignale S300 bis S303 der NAND-Schaltungen 300 bis 303 an die ersten Eingangsanschlüsse der ODER-Schaltungen 401 bis 404 in der Taktauswahlschaltung 40 angelegt werden, sind die Aus gangssignale S401, S403, S404 der ODER-Schaltungen 401, 403 und 404 "H", und das Ausgangssignal der ODER-Schaltung 402 ist das Ausgangssignal S102a des invertierenden Verzögerungselements 102a in der Verzögerungstakterzeugungsschaltung 10, welches an den zweiten Eingangsanschluß der ODER-Schaltung 402 angelegt wird.

Somit gibt die NAND-Schaltung 411 das invertierte Signal des in vertierten Verzögerungstakts 102a, der von dem invertierenden Verzögerungselement 102a ausgegeben wird, aus, und das inver tierte Signal wird an den Synchronisiertaktausgangsanschluß 3 in Form des Synchronisiertakts S3 angelegt.

Zu den Zeiten des Auftretens von abfallenden Flanken E10 bis E14 des Referenztakts S1 und der nicht-invertierten Verzögerungstakte S101b bis S104b befinden sich die Signale S200 bis S203, die von den Ausgangsanschlüssen der D-Flip-Flops 200 bis 203 ausgegeben werden, jeweils auf demselben Pegel wie die Ausgangssignale S300 bis S303 der NAND-Schaltungen 300 bis 303, da das Rückstellen der D-Flip-Flops schon aufgegeben wurde.

Die Pegel der Signale S200 bis S203 sind jeweils "H", "L", "H", "H". Unter den NAND-Schaltungen 300 bis 303 in der Phasenerken nungsschaltung 30 bleibt nur das Ausgangssignal S301 der NAND- Schaltung 301 auf "L", die Ausgangssignale S300, S302, S303 der NAND-Schaltungen 300, 302, 303 sind auf "H" in derselben Weise wie in der vorhergehenden Beschreibung. Der Ausgang der NAND- Schaltung 411 in der Taktauswahlschaltung 40 legt das invertierte Signal des invertierten Verzögerungstakts S102a, der von dem in vertierenden Verzögerungselement 102a ausgegeben wird, konti nuierlich an den Synchronisiertaktausgangsanschluß 3 in Form des Synchronisiertakts S3 an. Der Synchronisiertakt S3 entspricht dem Synchronisiertakt S700 von Fig. 1.

Wenn in dem oben beschriebenen Aufbau der Abfallzeitpunkt des asynchronen Eingangssignals S2 in dem Bereich variiert, der in Fig. 10 durch die gestrichelten Linien angezeigt ist, werden die Pegel der Ausgangssignale S200 bis S208 der D-Flip-Flops 200 bis 208 nicht verändert, wobei der Synchronisiertakt S3 zur selben Zeit wie oben beschrieben ausgegeben wird.

Die Synchronisationsgenauigkeit ist somit gleich der Phasendif ferenz zwischen den Verzögerungstakten, die an benachbarte D- Flip-Flops angelegt werden und dementsprechend ungefähr gleich dem Verzögerungswert zweier invertierender Verzögerungselemente.

Die invertierenden Verzögerungselemente, die durch Halbleiterlo gikeinrichtungen gebildet sind, liefern einen Verzögerungswert von nicht mehr als 1 ns für zwei invertierende Verzögerungsele mente, wobei der Synchronisiertakterzeugungsabschnitt 700 von hoher Synchronisationsgenauigkeit ohne Hochfrequenztakte ver wirklicht wird.

In der vorliegenden Erfindung sind die Ausgangsanschlüsse der NAND-Schaltungen 300 bis 307 in der Phasenerkennungsschaltung 30 jeweils mit den ersten Anschlüssen der ODER-Schaltungen 401 bis 408 in der Taktauswahlschaltung 40 verbunden zum Auswählen eines der invertierten Verzögerungstakte S101a bis S108a, der zeitlich am nächsten zu dem abfallenden Trigger des asynchronen Eingangs signals S2 liegt, um den ausgewählten in der Form des Synchroni siertakts S3 auszugeben, und die invertierten Verzögerungstakte S101a bis S108a, die von den invertierenden Verzögerungselementen 101a bis 108a ausgegeben werden, sind jeweils mit den zweiten An schlüssen der ODER-Schaltungen 401 bis 408 verbunden. Die Verbindung kann jedoch zwischen den Ausgangsanschlüssen der NAND- Schaltungen 300 bis 307 in der Phasenerkennungsschaltung 30 und den ersten Anschlüssen der ODER-Schaltungen 401 bis 408 in der Taktauswahlschaltung 40 geändert werden, wie in Fig. 11 gezeigt ist, zum Auswählen eines invertierten Verzögerungstakts zu einem gewünschten Zeitpunkt, der verschieden von dem zum abfallenden Trigger des asynchronen Eingangssignals S2 zeitnächsten Takt ist.

Es wird nun eine bevorzugte Ausführungsform beschrieben, bei der Ausgangslastkapazitäten der invertierenden Verzögerungselemente 101a bis 108b auf einen konstanten Wert eingestellt sind.

Fig. 12 veranschaulicht selektiv den Referenztakteingangsanschluß 1, die invertierenden Verzögerungselemente 101a bis 102b, die in einer Verzögerungstakterzeugungsschaltung 10 enthalten sind, die ODER-Schaltungen 401, 402, die in der Taktauswahlschaltung 40 enthalten sind, und die Inverter 210, 211, die mit den Takt steuerungssignaleingangsanschlüssen der D-Flip-Flops 200 und 201 verbunden sind, welche in der Speicherschaltung 20 der Fig. 8 und 9 enthalten sind.

Zum Einstellen der Ausgangslastkapazitäten der invertierenden Verzögerungselemente 101a bis 102b auf einen konstanten oder ungefähren Wert sollte die Größe der ersten Transistoren (nicht gezeigt), die mit den Eingangsanschlüssen der ODER-Schaltungen 401 und 402 verbunden sind, welche in der Taktauswahlschaltung 40 enthalten sind, von derselben Größe oder ungefähr gleich der ersten Transistorgröße der ersten Inverter 210, 211 sein, die mit den Taktsteuerungssignaleingangsanschlüssen der D-Flip-Flops 201, 202 verbunden sind, welche in der Speicherschaltung 20 enthalten sind. Weiter sollten Leitungen, die mit den jeweiligen Ausgangsanschlüssen der invertierenden Verzögerungselemente 101a bis 102b verbunden sind, von derselben oder vergleichbaren Größe sein. Somit haben die invertierenden Verzögerungselemente 101a bis 102b mit derselben oder einer vergleichbaren Ausgangslastkapazität denselben oder einen vergleichbaren Verzögerungswert.

Fig. 13 ist ein Zeitablaufdiagramm, das den Betrieb der Schaltung von Fig. 12 in solch einem Fall darstellt. Die invertierenden Verzögerungselemente 101a bis 102b addieren sequentiell die Ver zögerung zu dem Referenztakt S1 vom Referenztakteingangsanschluß 1, wie gezeigt, zum Erzeugen der invertierten Verzögerungstakte S101a, S102a und der nicht-invertierten Verzögerungstakte S101b und S102b.

Die invertierten Verzögerungstakte S101a, S102a und die nicht- invertierten Verzögerungstakte S101b, S102b benötigen eine Zeit A, um von "H" auf "L" abzufallen, und sie benötigen eine Zeit B, um von "L" auf "H" anzusteigen. Der nicht-invertierte Verzöge rungstakt S102b weist eine 2(A+B) Anstiegszeitverzögerung und eine 2(B+A) Abfallzeitverzögerung vom Referenztakt S1 auf.

Die Anstiegszeitverzögerung und Abfallzeitverzögerung des nicht- invertierten Verzögerungstakts S102b von dem Referenztakt S1 sind gleich, was einen Verzögerungstakt wie den nicht-invertierten Verzögerungstakt S102b bereitstellt, der dieselbe Impulsperiode wie der Referenztakt S1 aufweist.

Die invertierenden Verzögerungselemente 101a bis 102b haben ver schiedene Verzögerungswerte, wenn sie verschiedene Ausgangslast kapazitäten besitzen. Fig. 14 ist ein Zeitablaufdiagramm, das den Betrieb der Schaltung von Fig. 12 in solch einem Fall darstellt. Die invertierenden Verzögerungselemente 101a bis 102b addieren sequentiell die Verzögerung zum Referenztakt S1 vom Referenz takteingangsanschluß 1, wie gezeigt, zum Erzeugen der invertier ten Verzögerungstakte S101a, S102a und der nicht-invertierten Verzögerungstakte S101b, S102b.

Die invertierten Verzögerungstakte S101a und S102a benötigen Zeiten A₁ und A₃, um von "H" auf "L" abzufallen, und sie benöti gen Zeiten B₁ und B₃, um jeweils von "L" bis "H" anzusteigen. Die nicht-Invertierten Verzögerungstakte S101b und S102b benötigen Zeiten B₂ und B₄, um von "L" auf "H" anzusteigen, und sie benö tigen jeweils Zeiten A₂ und A₄, um von "H" auf "L" abzufallen. Der nicht-invertierte Verzögerungstakt S102b besitzt die (A₁ + B₂ + A₃ + B₄) Anstiegszeitverzögerung, und die (B₁ + A₂ + B₃ + A₄) Abfallzeitverzögerung vom Referenztakt S1.

Der Anstiegsverzögerungswert des nicht-invertierten Verzöge rungstakts S102b vom Referenztakt S1 ist verschieden vom Abfall verzögerungswert desselben, wodurch ein verzögerter Takt wie der nicht-invertierte Verzögerungstakt S102b bereitgestellt wird, der in seinem Tastverhältnis verschieden vom Referenztakt S1 ist.

Wie oben beschrieben liefert das Einstellen der Ausgangslastkapa zitäten der invertierenden Verzögerungselemente 101a bis 102b auf den konstanten oder ungefähren Wert die Produktion des Verzöge rungstakts mit einem Tastverhältnis, das dasselbe oder vergleich bar mit dem des Referenztakts S1 ist, wobei die Synchronisations genauigkeit verbessert wird.

In der ersten bevorzugten Ausführungsform werden die nicht-in vertierten Verzögerungstakte, die von den invertierenden Verzö gerungselementen 101b bis 108b ausgegeben werden, an die negativ logischen Taktsteuerungssignaleingänge der D-Flip-Flops 200 bis 208 angelegt, zum Auswählen der invertierten Verzögerungstakte, die von den invertierenden Verzögerungselementen 101a bis 108a ausgegeben werden. Umgekehrt können die invertierten Verzöge rungstakte, die von den invertierenden Verzögerungselementen 101a bis 108a ausgegeben werden, an die negativ logischen Taktsteue rungssignaleingangsanschlüsse der D-Flip-Flops 200 bis 208 an gelegt werden zum Auswählen der nicht-invertierten Verzögerungs takte, die von den invertierenden Verzögerungselementen 101b bis 108b ausgegeben werden.

Die Schaltungen von Fig. 8 und 9 haben einige Nachteile, die im folgenden beschrieben werden. Fig. 15 ist ein Zeitablaufdiagramm, das den Betrieb der Schaltung von Fig. 8 und 9 zeigt, bei dem der Referenztakt S1 eine kürzere Periode hat oder bei dem jedes der invertierenden Verzögerungselemente 101a bis 108b eine längere Verzögerungszeit aufweist. Im Zeitablaufdiagramm von Fig. 15 sind folgende Signale nicht dargestellt: Die Signale S103b bis S105b, S108b, S101a, S103a bis S106a, S108a, die jeweils von den inver tierenden Verzögerungselementen 103b bis 105b, 108b, 101a, 103a bis 106a, 108a in der Verzögerungstakterzeugungsschaltung 10 ausgegeben werden, die Signale S203 bis S205, S208, die von den jeweiligen Ausgangsanschlüssen Q der D-Flip-Flops 203 bis 205 und 208 in der Speicherschaltung 20 ausgegeben werden, die Signale S300, S302 bis S305, S307 und S308, die jeweils von den NAND- Schaltungen 300, 302 bis 305, 307 und 308 in der Phasenerken nungsschaltung 30 ausgegeben werden und die Signale S401, S403 bis S406 und S408, die jeweils von den ODER-Schaltungen 401, 403 bis 406 und 408 in der Taktauswahlschaltung 40 ausgegeben werden.

In solch einem Fall sind einige der nicht-invertierten Verzöge rungstakte S102b bis S108b allgemein in Phase. Dies ist zum Bei spiel der Fall für die nicht-invertierten Verzögerungstakte S101b und S106b und die nicht-invertierten Verzögerungstakte S102b bis S107b, wie im Zeitablaufdiagramm von Fig. 15 gezeigt ist.

Wenn in diesem Zustand der Pegel des asynchronen Eingangssignals S2 vom asynchronen Signaleingangsanschluß 2 von "H" auf "L" zum Zeitpunkt, der in Fig. 15 gezeigt ist, abfällt, befinden sich die Ausgangssignale S200, S201, S206 der D-Flip-Flops 200, 201 und 206 auf "L", da die abfallenden Flanken E0, E1 und E6 des Refe renztakts S1 und der nicht-invertierten Verzögerungstakte S101b, S106b vor dem Abfallen des asynchronen Eingangssignals S2 auf treten.

Die Ausgangssignale S202, S207 der D-Flip-Flops 202, 207 befinden sich auf "H", da die abfallenden Flanken E2 und E7 der nicht- invertierten Verzögerungstakte S102b und S107b nach dem Abfallen des asynchronen Eingangssignals S2 auftreten. Somit sind die Aus gangssignale S301 und S306 der NAND-Schaltungen 301 und 306 in der Phasenerkennungsschaltung 30 auf "L", und die ODER-Schaltun gen 402 und 407 in der Taktauswahlschaltung 40 geben jeweils die invertierten Verzögerungstakte S102a und S107a aus. Der Synchro nisiertakt S3, der von dem Syn 60002 00070 552 001000280000000200012000285915989100040 0002004403374 00004 59883chronisiertaktausgangsanschluß 3 durch die NAND-Schaltung 411 ausgegeben wird, ist ein Signal, das sich auf "H" befindet, wenn einer von beiden oder beide der in vertierten Verzögerungstakte S101a und S107a sich auf "L" befin den, und der "L" ist, wenn beide "H" sind.

Die "H"-Zeitdauer des Synchronisiertakts S3 in einer Periode ist um den Betrag des schraffierten Abschnitts von Fig. 15 länger als die des Referenztakts S1, und die "L"-Zeitdauer desselben ist um denselben Betrag kürzer als die des Referenztakts S1. Das Tast verhältnis des Synchronisiertakts S3 ist verschieden von dem des Referenztakts S1.

Fig. 16 ist ein Schaltbild, das eine zweite Anordnung des Syn chronisiertakterzeugungsabschnitts 700 von Fig. 1 darstellt. Der Synchronisiertakterzeugungsabschnitt 700 von Fig. 16 ist so an gepaßt, daß in der Taktauswahlschaltung 40 von Fig. 9 mindestens zwei der ODER-Schaltungen 401 bis 408 einen invertierten Verzö gerungstakt ausgeben und die (Multi-Ausgangs-)NAND-Schaltung 411 den Synchronisiertakt S3, der verschieden in seinem Tastverhält nis vom Referenztakt S1 ist, nicht ausgibt. Die Verzögerungstakt erzeugungsschaltung 10, die Speicherschaltung 20 und die Phasen erkennungsschaltung 30 der zweiten Anordnung sind im Aufbau gleich denen von Fig. 8, und die Beschreibung derselben wird hier übergangen.

Die Ausgangsanschlüsse der NAND-Schaltungen 300 bis 307 in der Phasenerkennungsschaltung 30 von Fig. 8 sind mit den ersten Ein gangsanschlüssen der ODER-Schaltungen 401 bis 408 in der Takt auswahlschaltung 41 von Fig. 16 verbunden. Die zweiten Eingangs anschlüsse der ODER-Schaltungen 401 bis 408 sind mit den Aus gangsanschlüssen der invertierenden Verzögerungselemente 101a bis 108a in der Verzögerungstakterzeugungsschaltung 10 von Fig. 8 verbunden. Die Ausgangsanschlüsse der ODER-Schaltungen 401 bis 403 sind mit den Eingangsanschlüssen einer Drei-Eingangs-NAND- Schaltung 421 verbunden, und die Ausgangsanschlüsse der ODER- Schaltungen 404 bis 406 sind mit den Eingangsanschlüssen einer Drei-Eingangs-NAND-Schaltung 422 verbunden, wobei die Ausgangs anschlüsse der ODER-Schaltungen 407 und 408 mit den Eingangsan schlüssen einer Drei-Eingangs-NAND-Schaltung 423 verbunden sind. Ein dritter Eingangsanschluß der Drei-Eingangs-NAND-Schaltung 423 ist an einen Versorgungsspannungsanschluß angeschlossen. Die Drei-Eingangs-NAND-Schaltung 423 wird nicht durch eine Zwei- Eingangs-NAND-Schaltung ersetzt, so daß die Zeitintervalle zwischen der Auswahl eines der invertierten Verzögerungstakte S101a bis S108a und dem Ausgang derselben von dem Synchronisiertaktausgangsanschluß 3 gleichmäßig sind.

Die Ausgangsanschlüsse der Drei-Eingangs-NAND-Schaltungen 421 bis 423 sind jeweils an erste Eingangsanschlüsse von Drei-Eingangs- NAND-Schaltungen 441 bis 443 angeschlossen. Die Ausgänge der Drei-Eingangs-NAND-Schaltungen 441 bis 443 sind an die Eingangs anschlüsse einer Drei-Eingangs-NAND-Schaltung 451 angeschlossen. Der Ausgangsanschluß der Drei-Eingangs-NAND-Schaltung 451 ist mit dem Synchronisiertaktausgangsanschluß 3 verbunden.

Die Ausgangsanschlüsse der NAND-Schaltungen 300 bis 302 in der Phasenerkennungsschaltung 30 von Fig. 8 sind an die Eingangsan schlüsse einer Drei-Eingangs-UND-Schaltung 431 in der Taktaus wahlschaltung 41 angeschlossen. Die Ausgangsanschlüsse der NAND- Schaltungen 303 bis 305 in der Phasenerkennungsschaltung 30 sind an die Eingangsanschlüsse einer Drei-Eingangs-UND-Schaltung 432 in der Taktauswahlschaltung 41 angeschlossen.

Der Ausgangsanschluß der Drei-Eingangs-UND-Schaltung 432 ist mit den zweiten Eingangsanschlüssen der Drei-Eingangs-NAND-Schaltun gen 442 und 443 verbunden, und der Ausgangsanschluß der Drei- Eingangs-UND-Schaltung 432 ist mit einem dritten Eingangsanschluß der Drei-Eingangs-NAND-Schaltung 443 verbunden. Zweite und dritte Eingangsanschlüsse der Drei-Eingangs-NAND-Schaltung 441 und ein dritter Eingangsanschluß der Drei-Eingangs-NAND-Schaltung 442 sind mit dem Versorgungsspannungsanschluß verbunden. Die Drei- Eingangs-NAND-Schaltungen 441 und 442 werden jeweils nicht durch einen Inverter und eine NAND-Schaltung ersetzt, so daß die Zeit intervalle zwischen der Auswahl eines der invertierten Verzöge rungstakte S101a bis S108a und dem Ausgang desselben vom Syn chronisiertaktausgangsanschluß 3 gleichmäßig sind.

Nun wird der Betrieb beschrieben. Fig. 17 ist ein Zeitablaufdia gramm, das den Betrieb der Schaltungen von Fig. 8 und 16 dar stellt. Im Zeitablaufdiagramm von Fig. 17 sind folgende Signale nicht dargestellt: die Signale S103b bis S105b, S108b, S101a bis S108a, die von den invertierenden Verzögerungselementen 103b bis 105b, 108b, 101a bis 108a in der Verzögerungstakterzeugungs schaltung 10 ausgegeben werden, die Signale S203 bis S205 und S208, die von den jeweiligen Ausgangsanschlüssen Q der D-Flip- Flops 203 bis 205 und 208 in der Speicherschaltung 20 ausgegeben werden, die Signale S300, S302 bis S305, S307 und S308, die von den NAND-Schaltungen 300, 302 bis 305, 307 und 308 in der Pha senerkennungsschaltung 30 ausgegeben werden, und die Signale S401 bis S403, die von den ODER-Schaltungen 401 bis 408 in der Takt auswahlschaltung 40 ausgegeben werden.

Der Referenztakt S1 wird, wie gezeigt, von dem Referenztaktein gangsanschluß 1 eingegeben und wird durch die invertierenden Verzögerungselemente 101a bis 108a sequentiell invertiert und verzögert. Dann geben die invertierenden Verzögerungselemente 101a bis 108a die invertierten Verzögerungstakte S101a bis S108a aus, und die invertierenden Verzögerungselemente 101b bis 108b geben jeweils die nicht-invertierten Verzögerungstakte S101b bis S108b aus.

Während der "H"-Periode des asynchronen Eingangssignals S2 von dem asynchronen Signaleingangsanschluß 2 sind die D-Flip-Flops 200 bis 208 in dem rückgestellten Zustand und geben die "L"- Signale an ihren Ausgangsanschlüssen Q aus.

Die Signale, die an die negativ logischen Eingangsanschlüsse und die positiv logischen Eingangsanschlüsse der NAND-Schaltungen 300 bis 308 angelegt sind, sind beide "L". Die NAND-Schaltungen 300 bis 308 geben an ihren Ausgangsanschlüssen die "H"-Signale S300 bis S308 aus, die jeweils an die Dateneingangsanschlüsse D der D- Flip-Flops 200 bis 208 angelegt werden.

Angenommen, das asynchrone Eingangssignal S2 von dem asynchronen Signaleingangsanschluß 2 fällt von "H" auf "L" zum in Fig. 17 gezeigten Zeitpunkt ab, dann gehen die Rückstelleingangsan schlüsse R der D-Flip-Flops 200 bis 208 in der Speicherschaltung 20 auf "low", und der Rückstellzustand wird losgelassen.

Die D-Flip-Flops 200 bis 208 geben an ihren Ausgangsanschlüssen Q die von den NAND-Schaltungen 300 bis 308 jeweils an ihre Daten eingangsanschlüsse D gegebenen Signale S300 bis S308 beim Abfal len des Referenztakts S1 und der nicht-invertierten Verzöge rungstakte S101b bis S108b, die von dem Referenztakteingangsan schluß 1 und den invertierenden Verzögerungselementen 101b bis 108b an ihre negativ logischen Taktsteuerungssignaleingangsan schlüsse gegeben werden, aus.

Zu den Zeitpunkten des Auftretens der abfallenden Flanken E0, E1 und E6 des Referenztakts S1 und der nicht-invertierenden Verzö gerungstakte S101b und S106b ist das asynchrone Eingangssignal S2 noch auf "H". Die D-Flip-Flops 200, 201 und 206 sind dementspre chend im rückgestellten Zustand. Die Signale S200, S201 und S206, die von den Ausgangsanschlüssen Q der D-Flip-Flops 200, 201 und 206 ausgegeben werden, sind auf "L".

Zu den Zeitpunkten des Auftretens der abfallenden Flanken E2 und E7 der nicht-invertierten Verzögerungstakte S102b und S107b ist das asynchrone Eingangssignal S2 auf "H". Die Signale S202 und S207, die von den Ausgangsanschlüssen Q der D-Flip-Flops 202 und 207 ausgegeben werden, sind auf demselben Pegel "H" wie die Aus gangssignale S320 bis S307 der NAND-Schaltungen 302 bis 307.

Nur die NAND-Schaltungen 301 und 306 in der Phasenerkennungs schaltung 30 empfangen "L" an ihren negativ logischen Eingangs anschlüssen und empfangen "H" an ihren positiv logischen Ein gangsanschlüssen, und nur die Ausgangssignale S301 und S306 der NAND-Schaltungen 301 und 306 sind "L". Da die Ausgangssignale S300 bis S307 der NAND-Schaltungen 300 bis 307 jeweils an die ersten Eingangsanschlüsse der ODER-Schaltungen 401 bis 408 in der Taktauswahlschaltung 40 angelegt werden, sind die Ausgangssignale S401, S403, S404 bis S406 und S408 der ODER-Schaltungen 401, 403, 404 bis 406 und 408 auf "H". Die Ausgangssignale S402 und S407 der ODER-Schaltungen 402 und 407 sind die invertierten Verzöge rungstakte S102a und S107a, die von den invertierenden Verzöge rungselementen 102a und 107a in der Verzögerungstakterzeugungs schaltung 10 jeweils an die zweiten Eingangsanschlüsse der ODER- Schaltungen 402 und 407 gegeben werden.

Die Drei-Eingangs-NAND-Schaltung 421 gibt das invertierte Signal des invertierenden Verzögerungstakts 102a, der von der UND- Schaltung 402 ausgegeben wird, aus. Die Drei-Eingangs-NAND- Schaltung 422 gibt "L" aus. Die Drei-Eingangs-NAND-Schaltung 423 gibt das invertierte Signal des invertierten Verzögerungstakts 107a, der von der UND-Schaltung 407 ausgegeben wird, aus.

Da die Ausgänge S300, S301 und S302 der NAND-Schaltungen 300, 301 und 302 in der Phasenerkennungsschaltung 30 jeweils "H", "L" und "H" sind, ist der Ausgang S431 der Drei-Eingangs-UND-Schaltung 431 in der Taktauswahlschaltung 40 "L". Gleichermaßen ist, da die Ausgänge S303, S304 und S305 der NAND-Schaltungen 303, 304 und 305 in der Phasenerkennungsschaltung 30 alle "H" sind, der Aus gang S432 der Drei-Eingangs-UND-Schaltung 432 in der Taktaus wahlschaltung 40 "H".

Da die Drei-Eingangs-UND-Schaltung 431 "L" ausgibt, sind die Ausgangssignale S442 und S443 der Drei-Eingangs-NAND-Schaltungen 442 und 443 "H". Somit gibt die Drei-Eingangs-NAND-Schaltung 451 das invertierte Signal des invertierten Verzögerungstakts 102, der von der ODER-Schaltung 402 ausgegeben wird, aus, und das invertierte Signal wird in der Form des Synchronisiertakts von dem Synchronisiertaktausgangsanschluß 3 ausgegeben.

In den Schaltungsanordnungen von Fig. 8 und 16 sind die ODER- Schaltungen 401 bis 408 in der Taktauswahlschaltung 40 in drei Gruppen aufgeteilt: eine erste Gruppe, welche die ODER-Schaltun gen 401 bis 403 einschließt, eine zweite Gruppe, welche die ODER- Schaltungen 404 bis 406 einschließt und eine dritte Gruppe, wel che die ODER-Schaltungen 407 und 408 einschließt. Wenn der in vertierte Verzögerungstakt von einer der ODER-Schaltungen in der ersten Gruppe ausgegeben wird, wird verhindert, daß die inver tierten Verzögerungstakte von den ODER-Schaltungen in den zweiten und dritten Gruppen von dem Synchronisiertaktausgangsanschluß in der Form des Synchronisiertakts S3 ausgegeben werden. Wenn der invertierte Verzögerungstakt nicht von den ODER-Schaltungen 401 bis 403 der ersten Gruppe ausgegeben wird, sondern von einer der ODER-Schaltungen in der zweiten Gruppe ausgegeben wird, wird verhindert, daß die invertierten Verzögerungstakte von den ODER- Schaltungen in der dritten Gruppe von dem Synchronisiertaktaus gangsanschluß in der Form des Synchronisiertakts S3 ausgegeben werden, so daß der Synchronisiertakt S3 dasselbe Tastverhältnis besitzt als der Referenztakt S1.

Alternativ können die ODER-Schaltungen 401 bis 408 in zwei Grup pen aufgeteilt werden, wie in einer Taktauswahlschaltung 42 von Fig. 18 gezeigt ist, wobei die erste Gruppe die ODER-Schaltungen 401 bis 404 beinhaltet und die zweite Gruppe die ODER-Schaltungen 405 bis 408 beinhaltet. Wenn eine der ODER-Schaltungen in der ersten Gruppe den invertierten Verzögerungstakt ausgibt, wird verhindert, daß die invertierten Verzögerungstakte der ODER- Schaltungen in der zweiten Gruppe von dem Synchronisiertaktaus gangsanschluß in der Form des Synchronisiertakts S3 ausgegeben werden, was ähnliche Effekte liefert.

Irgendeine Anzahl von ODER-Schaltungen kann in derselben Gruppe enthalten sein. Es ist jedoch notwendig zu verhindern, daß eine Mehrzahl von ODER-Schaltungen in derselben Gruppe die invertier ten Verzögerungstakte unter Berücksichtigung der Periode des Referenztakts S1 und der Verzögerungszeit der jeweiligen in vertierenden Verzögerungselemente 101a bis 108b ausgeben.

Die in Fig. 19 gezeigte Verbindung der invertierenden Verzöge rungselemente 101a bis 108b in der Verzögerungstakterzeugungs schaltung 10, der D-Flip-Flops 200 bis 208 in der Speicherschal tung 20 und der NAND-Schaltungen 300 bis 308 in der Phasenerken nungsschaltung 30 von Fig. 8 liefert Effekte, die ähnlich denen der ersten und zweiten Anordnungen sind. Insbesondere ist der Referenztakteingangsanschluß 1 mit dem Datensignaleingangsan schluß D des D-Flip-Flops 200 verbunden, und der asynchrone Si gnaleingangsanschluß 2 ist mit dem negativ logischen Taktsteue rungssignaleingangsanschluß der D-Flip-Flops 200 bis 208 durch einen Puffer verbunden, wobei die jeweiligen Ausgänge der inver tierenden Verzögerungselemente 101b, 102b, 103b, 104b, 105b, 105b, 107b und 108b jeweils mit den Datensignaleingangsanschlüs sen D der D-Flip-Flops 201 bis 208 verbunden sind. Die anderen Anordnungen von Fig. 19 sind identisch mit denen der Schaltung von Fig. 8.

Im weiteren werden Unterschiede im Betrieb gegenüber der Schal tung von Fig. 8 unter Bezugnahme auf das Zeitablaufdiagramm von Fig. 20 beschrieben. Auf das Auftreten einer abfallenden Flanke ES2b eines asynchronen Eingangssignals S2b durch einen Puffer halten und geben die D-Flip-Flops 200 bis 208 an ihren Ausgangs anschlüssen die Signale S1 und S101b bis S108b aus, die an die Dateneingangsanschlüsse D zu dieser Zeit angelegt sind. Die Si gnale S200 bis S203 sind "L", "L", "H" und "H", zur Zeit des Auftretens der abfallenden Flanke ES2b des asynchronen Eingangs signals S2b. Als Ergebnis sind die Signale S300 bis S303 zu die ser Zeit "H", "L", "H" und "H". Auf dieselbe Weise wie in Fig. 10 gezeigt ist, wird das invertierte Taktsignal S102a durch das "L"- Signal S301 ausgewählt und dient als das Signal S402, welches in der Form des Synchronisiertakts S3 ausgegeben wird. Es sei ange merkt, daß das Signal S200 nicht in Antwort auf die abfallende Flanke E10 des Referenztakts S1 ansteigt, wie in Fig. 10 gezeigt ist, da das asynchrone Eingangssignal S2b in dieser bevorzugten Ausführungsform an den Zeittaktsteuerungssignaleingangsanschluß durch einen Puffer angelegt wird.

Alle D-Flip-Flops 200 bis 208 werden in Antwort auf eine anstei gende Flanke ES22 des asynchronen Eingangssignals S2 rückge stellt. Dann sind die Signale S202 und S203 auf "L". Das Signal S301 geht nach "low" in Antwort auf das "L"-Signal S202, und der Takt des Signals S402 wird gestoppt, bis die nächste abfallende Flanke des asynchronen Eingangssignals S2 (das asynchrone Ein gangssignal S2b durch einen Puffer) ankommt. Solch eine Anordnung liefert den Synchronisiertakt S3 gleich dem, der in Fig. 10 ge zeigt ist.

Fig. 21 ist ein Blockdiagramm, das die Einzelheiten des Synchro nisierimpulserzeugungsabschnitts 800 von Fig. 1 darstellt. Der Synchronisiertakt S700 von dem Synchronisiertakterzeugungsab schnitt 700 wird an den Zähleingangsanschluß eines Zählers 50, wie in Fig. 21 gezeigt ist, angelegt. Das korrigierte Synchroni siersignal S600 von dem Synchronisationsmangelkorrekturabschnitt 600 wird an den Rückstelleingangsanschluß R des Zählers 50 ange legt.

Der Ausgangsanschluß des Zählers 50 ist an erste Eingangsan schlüsse von Koinzidenzerkennungsschaltungen 52 und 53 angeschlossen. Ein vorbestimmter Setzwert und ein Rückstellwert werden jeweils an zweite Eingangsanschlüsse der Koinzidenzerkennungsschaltungen 52 und 53 angelegt. Die Ausgangsanschlüsse der Koinzidenzerkennungsschaltungen 52 und 53 sind an die Auswahleingangsanschlüsse S von Selektoren 54 und 55 angeschlossen. Die Ausgangsanschlüsse der Selektoren 54 und 55 sind jeweils an die Dateneingangsanschlüsse D der D-Flip-Flops 56 und 57 angeschlossen. Die Ausgangsanschlüsse Q der D-Flip-Flops 56 und 57 sind jeweils an Eingangsanschlüsse 0 der Selektoren 54 und 55 angeschlossen. Eingangsanschlüsse 1 der Selektoren 54 und 55 sind mit dem Spannungsversorgungsanschluß verbunden. Der Synchronisiertakt S700 wird an den negativ logischen Trigger- Taktsteuerungssignaleingangsanschluß der D-Flip-Flops 56 und 57 angelegt. Das korrigierte Synchronisiersignal S600 wird an die Rückstelleingangsanschlüsse R der D-Flip-Flops 56 und 57 angelegt. Der Ausgangsanschluß Q des D-Flip-Flops 56 ist mit einem ersten Eingangsanschluß einer UND-Schaltung 58 verbunden, und der Ausgangsanschluß Q des D-Flip-Flops 57 ist in invertier ter Form mit einem zweiten Eingangsanschluß der UND-Schaltung 58 verbunden. Das Ausgangssignal von der UND-Schaltung 58 wird in der Form des Synchronisierimpulses S800 ausgegeben.

Nun wird der Betrieb des Synchronisierimpulserzeugungsabschnitts 800 von Fig. 21 beschrieben. Fig. 22 ist ein Zeitablaufdiagramm, das den Betrieb des Synchronisierimpulserzeugungsabschnitts 800 von Fig. 21 darstellt. Zur Vereinfachung wird angenommen, daß der Setzwert "3" und der Rückstellwert "5" (dezimal) ist.

Während das korrigierte Synchronisiersignal S600 "H" ist, sind der Zähler 50 und die D-Flip-Flops 56 und 57 im rückgestellten Zustand, wobei der Zählerwert des Zählers 50 Null beträgt und die Signale S56 und S57, die von den Ausgangsanschlüssen Q der D- Flip-Flops 56 und 57 ausgegeben werden, "L" sind. Dann geht das korrigierte Synchronisiersignal S600 auf "L", und der Rückstell zustand des Zählers 50 und der D-Flip-Flops 56 und 57 wird losgelassen. Wenn der Synchronisiertakt S700 zu dieser Zeit eingegeben wird, beginnt der Zähler 50, die Synchronisiertakte S700 zu zählen. Der Zählwert S50 wird an die Koinzidenzerkennungsschaltungen 52 und 53 angelegt, die "H"- Signale S52 und S53 an ihren Ausgangsanschlüssen erzeugen, wenn die vorbestimmten Setz- und Rückstellwerte jeweils mit dem Zählwert S50 des Zählers 50 übereinstimmen. Da der Setzwert und der Rückstellwert "3" und "5" sind, geht der Ausgang S52 der Koinzidenzerkennungsschaltung 52 auf "high", wenn der Zählwert des Zählers 50 "3" beträgt, und der Ausgang S53 der Koinzidenz erkennungsschaltung 53 geht auf "high", wenn der Zählwert des Zählers 50 "5" beträgt.

Die Selektoren 54 und 55 geben an ihren Ausgangsanschlüssen jeweils Signale S54 und S55 aus, die die an ihre Eingangs anschlüsse 1 angelegten "H"-Signale sind, wenn die Ausgänge S52 und S53 der Koinzidenzerkennungsschaltungen 52 und 53, die an ihre Setzeingangsanschlüsse S angelegt sind, "H" sind, und die die Signale sind, die an ihre Eingangsanschlüsse 0 angelegt werden, wenn die Ausgänge S52 und S53 "L" sind.

Das Signal S56, das von dem Ausgangsanschluß Q des D-Flip-Flops 56 ausgegeben wird, ist "L", wie in Fig. 22 gezeigt ist, während des "H"-Zustands des korrigierten Synchronisiersignals S600 und während des Zeitintervalls zwischen dem Abfall des korrigierten Synchronisiersignals S600 auf "L" und dem Abfall des Synchroni siertakts S700, unmittelbar nachdem der Zählwert des Zählers 50 "3" erreicht, und es ist "H" während des Zeitintervalls zwischen dem Abfall des Synchronisiertakts S700, unmittelbar nachdem der Zählwert des Zählers 50 "3" erreicht, und dem Ansteigen des kor rigierten Synchronisiersignals S600 auf "H". Gleichermaßen ist das Signal S57, das von dem Ausgangsanschluß Q des D-Flip-Flops 57 ausgegeben wird, "L", wie in Fig. 22 gezeigt ist, während das korrigierte Synchronisiersignal S600 auf "H" ist und während des Zeitintervalls zwischen dem Abfall des korrigierten Synchroni siersignals S600 auf "L" und dem Abfall des Synchronisiertakts S700, unmittelbar nachdem der Zählwert des Zählers 50 "5" er reicht, und es ist "H" während des Zeitintervalls zwischen dem Abfall des Synchronisiertakt S700, unmittelbar nachdem der Zähl wert des Zählers 50 "5" erreicht, und dem Ansteigen des korri gierten Synchronisiersignals S600 auf "H".

Die UND-Schaltung 58 gibt das "H"-Signal aus, wenn das Signal S56 "H" ist und das Signal S57 "L" ist, wobei die Synchronisierim pulse S800, wie in Fig. 22 gezeigt, bereitgestellt werden.

Unter Bezugnahme auf das Zeitablaufdiagramm von Fig. 7 wurde ausführlich darauf eingegangen, daß der Synchronisationsmangel korrekturabschnitt 600 in Antwort auf das Synchronisiersignal S601 das korrigierte Synchronisiersignal S600 ausgibt, was durch Korrektur von Störungen (Rauschen und Synchronisationsmangel) bereitgestellt ist. Das korrigierte Synchronisiersignal S600 wird auf den Synchronisiertakterzeugungsabschnitt 700 und den Syn chronisierimpulserzeugungsabschnitt 800 aufgeprägt.

Der Synchronisiertakterzeugungsabschnitt 700 erzeugt, wie oben beschrieben, den Synchronisiertakt S700, wie in Fig. 7 gezeigt ist, der hochgenau synchron mit der Phase des korrigierten Syn chronisiersignals S600 ist. Der Synchronisiertakt S700 wird auf den Synchronisierimpulserzeugungsabschnitt 800 aufgeprägt.

Der Synchronisierimpulserzeugungsabschnitt 800 zählt die Syn chronisiertakte S700, während er den Betrieb auf jeden Impuls des korrigierten Synchronisiersignals S600 hin rückstellt. Der Syn chronisierimpulserzeugungsabschnitt 800 erzeugt die in Fig. 7 gezeigten Synchronisierimpulse S800, die auf "H" ansteigen in Antwort auf jeden vorbestimmten Setzwert ("3" in Fig. 7), und die auf "L" in Antwort auf jeden Rückstellwert ("5" in Fig. 7) ab fallen. Die Impulsbreite und der Verzögerungsbetrag des Synchro nisierimpulses S800 werden leicht durch Ändern des Setzwertes und des Rückstellwertes geändert. Die Synchronisierimpulse S800 sind hochgenau synchron mit dem Synchronisiersignal S601 und sind da her besonders geeignet für den Gebrauch als HD-Impulse in einem Multi-Synchronisations-Bildmonitor.

Die Synchronisierimpulse S800 können an den Impulsgenerator 901 angelegt werden, der einfach und ähnlich im Aufbau zu zum Bei spiel dem Impulsgenerator 612 von Fig. 2 sein kann. Der Impuls generator 901 erzeugt die Impulse S901, wie in Fig. (7) gezeigt ist, synchron mit dem Ansteigen des Synchronisierimpulses S800. Die Impulse S901 werden an die Impulssynchronisiertakterzeu gungsschaltung 902 angelegt.

Die Impulssynchronisiertakterzeugungsschaltung 902 kann zum Bei spiel ähnlich im Aufbau zu dem Synchronisiertakterzeugungsab schnitt 700 sein. Die Impulssynchronisiertakterzeugungsschaltung 902 wird durch die Impulse S901 angetriggert zum Erzeugen des Impulssynchronisiertakts S902, wie in Fig. (7) gezeigt ist, der hochgenau synchron mit den Impulsen S901 ist. Der Impulssynchro nisiertakt S902, der hochgenau synchron mit dem Synchronisierim puls S800 ist, ist sehr nützlich für verschiedene Verfahren, wie die Verzerrungskorrektur bei einem Bildmonitor, wobei die Syn chronisierimpulse S800 als ein Rückstellsignal verwendet werden.

Fig. 23 ist ein Blockdiagramm der Synchronisierimpulserzeugungs schaltung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung. Der Synchronisationsmangelkorrekturab schnitt 600 der zweiten bevorzugten Ausführungsform ist ähnlich im Aufbau und im Betrieb zu dem der ersten bevorzugten Ausführungsform, die in Fig. 1 gezeigt ist. Das korrigierte Synchronisiersignal S600 von dem Synchronisationsmangel korrekturabschnitt 600 wird auf eine Trennschaltung 1000 aufgeprägt. Die Trennschaltung 1000 trennt das korrigierte Synchronisiersignal S600 in erste bis n-te sortierte korrigierte Synchronisiersignale S600a bis S600n in der Reihenfolge des Impulseingangs, zum Beispiel in einer Sortierweise, wie S600a, S600b, . . . , S600n, S600a, . . . Die Periode jedes der sortierten korrigierten Synchronisiersignale S600a bis S600n ist n-mal der Periode des ursprünglichen korrigierten Synchronisiersignals S600.

Die ersten bis n-ten sortierten korrigierten Synchronisiersignale S600a bis S600n werden jeweils an erste bis n-te Synchronisier takterzeugungsabschnitte 700a bis 700n und an erste bis n-te Synchronisierimpulserzeugungsabschnitte 800a bis 800n angelegt. Erste bis n-te Synchronisiertakte S700a bis S700n von den ersten bis n-ten Synchronisiertakterzeugungsabschnitten werden jeweils an die ersten bis n-ten Synchronisierimpulserzeugungsabschnitte 800a bis 800n angelegt. Jeder der Synchronisiertakterzeugungsab schnitte 700a bis 700n und jeder der Synchronisierimpulserzeu gungsabschnitte 800a bis 800n sind jeweils ähnlich im Aufbau und im Betrieb zu dem Synchronisiertakterzeugungsabschnitt 700 und dem Synchronisierimpulserzeugungsabschnitt 800 der ersten bevor zugten Ausführungsform, die in Fig. 1 gezeigt ist. Die ersten bis n-ten Synchronisierimpulserzeugungsabschnitte 800a bis 800n geben dementsprechend erste bis n-te Synchronisierimpulse S800a bis S800n aus, die eine Periode haben, die n-mal der des Synchroni sierimpulses S800 der ersten bevorzugten Ausführungsform von Fig. 1 ist, wobei jeder der ersten bis n-ten Synchronisierimpulse S800a bis S800n seinem vorhergehenden Impuls um eine Phasen differenz einer Periode des Synchronisierimpulses S800 nacheilt. Die ersten bis n-ten Synchronisierimpulse S800a bis S800n werden an ein ODER-Gatter 1010 angelegt und werden darin vereinigt. Das ODER-Gatter 1010 gibt die Synchronisierimpulse S800 aus, die identisch mit denen der ersten bevorzugten Ausführungsform von Fig. 1 sind.

Gemäß der zweiten bevorzugten Ausführungsform können die Ausgaben der Synchronisierimpulse S800a bis S800n, da die ersten bis n-ten Synchronisierimpulse S800a bis S800n in entsprechender Beziehung zu den ersten bis n-ten sortierten korrigierten Synchronisiersi gnale S600a bis S600n, die eine Periode n-mal der des korrigier ten Synchronisiersignals S600 aufweisen, erzeugt werden, einen großen Betrag an Verzögerung von den Eingängen der sortierten korrigierten Synchronisiersignale S600a bis S600n aufweisen. Obgleich der Verzögerungsbetrag ein Maximum von einer Periode des Synchronisiersignals S601 in der ersten bevorzugten Ausführungs form ist, ist der Verzögerungsbetrag ein Maximum von n-mal der Periode davon in der zweiten bevorzugten Ausführungsform.

Fig. 24 ist ein Blockdiagramm der Synchronisierimpulserzeugungs schaltung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung, welche insbesondere eine andere Anordnung des Synchronisiereingangszulässigkeitsabschnitts 640 der ersten bevorzugten Ausführungsform von Fig. 1 zeigt. Der Synchronisier eingangszulässigkeitsabschnitt 640 der dritten bevorzugten Aus führungsform weist ferner RS-Flip-Flops 644, 646, ein D-Flip-Flop 647 und einen Selektor 645 zusätzlich zu den Bauteilen des Syn chronisiereingangszulässigkeitsabschnitts 640 (Fig. 6) der ersten Ausführungsform auf.

Ein m′-Koinzidenzausgangssignal S642m′ und ein n′-Koinzidenzaus gangssignal S642n′ von dem Schieberegister 642 werden jeweils an den Setzanschluß S und an den Rückstellanschluß R des RS-Flip- Flops 644 angelegt. Das m′-Koinzidenzausgangssignal S642m′ wird ebenso an den Triggereingangsanschluß des D-Flip-Flops 647 ange legt. Die Ladeimpulse S630 des Freilaufabschnitts 630 werden an den Rückstellanschluß R des RS-Flip-Flops 646 angelegt, und die Impulse S610 von dem Impulserzeugungsabschnitt 610 werden an den Setzanschluß S desselben angelegt. Ein Ausgangssignal S646 von dem RS-Flip-Flop 646 wird auf den Dateneingangsanschluß D des D- Flip-Flops 647 aufgeprägt. Ein Ausgangssignal S647 von dem D- Flip-Flop 647 wird auf den Auswahlanschluß 5 des Selektors 645 aufgeprägt. Ausgangssignale S643 und S644 von den RS-Flip-Flops 643 und 644 werden an zwei Eingangsanschlüsse des Selektors 645 angelegt. Das Synchronisiereingangszulässigkeitssignal S640 wird von dem Ausgangsanschluß des Selektors 645 ausgegeben. Die anderen Aufbauten des Synchronisiereingangszulässigkeitsabschnitts 640 von Fig. 24 sind identisch mit jenen des Synchronisiereingangs zulässigkeitsabschnitts 640 von Fig. 6.

Im Betrieb gibt das RS-Flip-Flop 643 das Signal S643 aus, was auf "high" geht in Übereinstimmung mit den Zählimpulsen (Zählwerten) m und n am Zähler 620 von Fig. 1, und das RS-Flip-Flop 644 gibt das Signal S644 aus, das auf "high" geht in Übereinstimmung mit den Zählimpulsen m′ bis n′ am Zähler 620. Es wird hier angenommen, daß m′ < m < n n′ ist. Eines der Signale S643 und S644 wird durch den Selektor 645 ausgewählt und wird in der Form des Synchronisiereingangszulässigkeitssignals S640 ausgegeben.

In Abwesenheit des Fehlens des Synchronisiersignals S601 (Syn chronisationsmangel) werden keine Ladeimpulse S630 erzeugt. Dann bleiben die Ausgangssignale S646 und S647 von dem RS-Flip-Flop 646 und dem D-Flip-Flop 647 auf "H". Der Selektor 645 wählt das Signal S643 als das Synchronisiereingangszulässigkeitssignal S640 in Antwort auf das "H"-Signal S647 aus. Dieses Synchronisierein gangszulässigkeitssignal S640 ist ein Signal, das auf "high" geht in Übereinstimmung mit den Zählimpulsen m bis n am Zählerabschnitt 620 auf dieselbe Weise wie in der ersten bevorzugten Ausführungsform von Fig. 1.

Die Ladeimpulse S630 werden erzeugt, wenn ein Fehlen der Syn chronisation auftritt. Dann wird das RS-Flip-Flop 646 rückge stellt, und sein Ausgangssignal S646 ist "L". Als Ergebnis wird das Ausgangssignal S647 von dem D-Flip-Flop 647 von "H" in "L" invertiert, wenn das m′-Koinzidenzausgangssignal S642m′ ansteigt. In Antwort auf das "L"-Signal S647 wählt der Selektor 645 das Si gnal S644 als das Synchronisiereingangszulässigkeitssignal S640 aus. Dieses Synchronisiereingangszulässigkeitssignal S640 ist ein Signal, das auf "high" geht in Übereinstimmung mit den Zählimpulsen (Zählwerten) m′ bis n′ am Zählerabschnitt 620.

Wie oben beschrieben wird die aktive ("H")-Zeitperiode des Syn chronisiereingangszulässigkeitssignals S640 während des Fehlens der Synchronisation auf den Bereich von m′ bis n′ in der dritten bevorzugten Ausführungsform erweitert, obwohl sie herkömmlich von m bis n reicht. Solch ein Betrieb ist besonders effektiv in dem Fall, in dem das normale Synchronisiersignal S601 innerhalb einiger Perioden nach dem Auftreten des Fehlens des Synchroni siersignals S601 eingegeben wird. Da es einen Fehler gibt zwi schen dem Periodenwert, der durch Zählen der externen Takte S603 gewertet wird und dem aktuellen Periodenwert des Synchronisier signals S601, resultiert ein aufeinanderfolgendes Fehlen des Synchronisiersignals S601 in einem Nacheilen des Zeitbereichs, in dem erwartet wird, daß das normale Synchronisiersignal S601 ein gegeben wird. Zum Kompensieren des Nacheilens, um das normale Synchronisiersignal S601 zu gewährleisten, wird die aktive ("H")- Zeitperiode des Synchronisiereingangszulässigkeitssignals S640, welche von m bis n reicht, auf den Bereich von m′ bis n′ erwei tert.

Fig. 25 und 26 sind Blockdiagramme der Synchronisierimpulserzeu gungsschaltung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung. Die Synchronisierimpulserzeugungs schaltung der vierten bevorzugten Ausführungsform weist einen Sollwertänderungsabschnitt 1100 zusätzlich zu den Komponenten der ersten bevorzugten Ausführungsform von Fig. 1 auf. Der Sollwert änderungsabschnitt 1100 empfängt das Synchronisiersignal S601 und das korrigierte Synchronisiersignal S600 und ändert automatisch den Freilaufsollwert, den Zulässigkeitssollwert, den Setzwert und den Rückstellwert, wenn eine Änderung in der Periode des Syn chronisiersignals S601 auftritt. Der Freilaufsollwert wird an den Freilaufabschnitt 630 angelegt, und der Zulässigkeitssollwert wird an den Synchronisiereingangszulässigkeitsabschnitt 640 an gelegt. Der Setzwert und der Rückstellwert werden an den Syn chronisierimpulserzeugungsabschnitt 800 angelegt.

Der Sollwertänderungsabschnitt 1100 weist einen Periodendetektor 1110 auf, ein arithmetisches Register 1120 und Latches (Halte kreise) 1131 bis 1134. Der Periodendetektor 1110 erkennt auf Empfang des Synchronisiersignals S601 die Periode des Synchroni siersignals S601, um ein Periodenwertsignal S1111, das den er kannten Periodenwert bezeichnet, und Periodenerkennungsimpulse S1112 synchron mit der Ausgangstaktsteuerung eines neuen Periodenwerts auszugeben. Das arithmetische Register 1120 führt auf Empfang des Periodenwertsignals S1111 vom Periodendetektor 1110 arithmetische Operationen für den Freilaufsollwert, den Zulässigkeitssollwert, den Setzwert und den Rückstellwert auf der Basis des Periodenwerts aus zum Ausgeben des arithmetischen Er gebnisses auf der Basis der Taktsteuerung des Periodenerken nungssignals. Die Latches 1131 bis 1134 verriegeln den Freilauf sollwert, den Zulässigkeitssollwert, den Setzwert und den Rück stellwert von dem arithmetischen Register 1120 synchron mit dem korrigierten Synchronisiersignal S600.

Fig. 27 ist ein Blockdiagramm, das ein Anordnungsbeispiel des Periodendetektors 1110 zeigt. Ein Frequenzteiler 1113 teilt die Frequenz des Synchronisiersignals S601. Der Ausgang von dem Fre quenzteiler 1113 wird an den Zeitgebereingangsanschluß eines Mikrocomputers 1114 angelegt. Der Mikrocomputer 1114 mißt die Periode des Ausgangs vom Frequenzteiler 1113 mit einem Zeitgeber, zum Bestimmen der Periode des Synchronisiersignals S601. Das Synchronisiersignal S601 ist frequenzgeteilt, um die Zeitgeber meßzeitlänge zwecks Meßgenauigkeit zu verlängern. Das Verhältnis der Frequenzteilung des Frequenzteilers 1113 sollte in Übereinstimmung mit der Meßgenauigkeit bestimmt werden. Für geringe Genauigkeit ist der Frequenzteiler 1113 unnötig, und das Synchronisiersignal S601 sollte direkt an den Mikrocomputer 1114 angelegt werden.

Der Mikrocomputer 1114 mißt die Periode des Synchronisiersignals S601 wiederholt für jedes gegebene Zeitintervall. Der Mikrocom puter 1114 ignoriert eine Aufeinanderfolge von Störungen des Synchronisiersignals S601, wenn sie in einer kurzen Zeit, wie etwa 100 Perioden auftreten, ohne zu werten, daß die Periode des Synchronisiersignals S601 sich geändert hat. Wenn eine Aufeinan derfolge von Störungen über 100 Perioden andauert, die von einer neuen, stabilen Periode gefolgt werden, entscheidet der Mikro computer 1114, daß sich die Periode des Synchronisiersignals S601 vollständig geändert hat.

In manchen Systemen ändert sich die Periode des Synchronisiersi gnals S601 während des Vertikal-Synchronisiereingangs. Es ist daher wünschenswert, eine Periode auszuschließen, die als eine Periode angesehen wird, welche während des Vertikal-Synchroni siereingangs als ein Ergebnis der Periodenwertung des Synchroni siersignals S601 durch den Mikrocomputer 1114 gemessen wurde. Solch eine Verarbeitung kann leicht in Mikrocomputern erreicht werden.

Der Mikrocomputer 1114 stellt den gemessenen Periodenwert des Synchronisiersignals S601 in Form der Anzahl von externen Takten S603, die in einer Periode des Synchronisiersignals S601 in Übereinstimmung mit einer vorprogrammierten Konversionsformel gegeben sind, dar, um diese Anzahl als das Periodenwertsignal S1111 auszugeben. Der Mikrocomputer 1114 gibt ebenso die Perio denerkennungsimpulse S1112 synchron mit der Ausgabetaktsteuerung des neuen Periodenwertsignals S1111 aus.

Fig. 28 ist ein Blockdiagramm, das ein Anordnungsbeispiel des arithmetischen Registers 1120 zeigt. Ein Adressengenerator 1121 empfängt das Periodenwertsignal S1111 vom Periodendetektor 1110 und gibt eine ROM-Adresse entsprechend dem Periodenwert aus. Ein ROM 1122 wird durch die Adresse vom Adressengenerator 1121 adressiert zum Lesen des entsprechenden Freilaufsollwerts, des Zulässigkeitssollwerts, des Setzwerts und des Rückstellwerts. Die gelesenen Werte werden in einem Latch 27 gespeichert und aus diesem synchron mit dem Signal, das durch Verzögern der Perio denerkennungsimpulse S1112 vom Periodendetektor 1110 durch ein Verzögerungselement 1123 gegeben sind, ausgegeben. Der Betrag der Verzögerung im Verzögerungselement 1123 ist nicht geringer als der Verzögerungsbetrag im Adreßgenerator 1121 und in dem ROM 1122. Dies gibt das Latch 1124 frei, zum Gewährleisten eines unverzüglichen Verriegelns der Ausgangsdaten des ROMs 1122 entsprechend dem Periodenwertsignals S1111.

Fig. 29 ist ein Blockdiagramm, das eine andere Anordnung des arithmetischen Registers 1120 zeigt. Addierer 1125a bis 1125d addieren jeweilige vorbestimmte Konstanten zu dem Periodenwert, der durch das Periodenwertsignal S1111 von dem Periodendetektor 1110 dargestellt wird. Die Ausgänge der Addierer 1125a bis 1125d sind jeweils der Freilaufsollwert, der Zulässigkeitssollwert, der Setzswert und der Rückstellwert. Diese Werte werden in einem Latch 1127 gespeichert und aus diesem synchron mit dem Signal, das durch Verzögern des Periodenerkennungsimpulses S1112 von dem Periodendetektor 1110 durch ein Verzögerungselement 1126 gegeben sind, in derselben Weise, wie in Fig. 28 gezeigt ist, ausgegeben.

Der Freilaufsollwert, der Zulässigkeitssollwert, der Setzwert und der Rückstellwert, die von dem arithmetischen Register 1120 von Fig. 26 ausgegeben werden, werden in den Latches 1131 bis 1134 verriegelt (zwischengespeichert) und dann auf den Frei laufabschnitt 630, den Synchronisiereingangszulässigkeits abschnitt 640 und den Synchronisierimpulserzeugungsabschnitt 800 von Fig. 25 aufgeprägt. Das Triggersignal für die Latches 1131 bis 1134 ist das korrigierte Synchronisiersignal S600, das von dem ODER-Gatter 650 ausgegeben wird, welches die Impulse S610 von dem Impulserzeugungsabschnitt 610 und die Ladeimpulse S630 von dem Freilaufabschnitt 630 empfängt. Da der Freilaufabschnitt 630, der den Freilaufsollwert empfängt, und der Synchronisiereingangs zulässigkeitsabschnitt 640, der den Zulässigkeitssollwert empfängt, durch das Zählsignal S620 von dem Zählerabschnitt 620, der durch die Impulse S610 rückgestellt wird und mit einem vorbestimmten Ladewert durch die Ladeimpulse S630 geladen wird, in Betrieb gesetzt werden, wird das korrigierte Synchronisier signal S600 geeigneterweise als das Triggersignal für die Latches 1131 und 1132 verwendet. Da weiter der Synchronisierimpulserzeu gungsabschnitt 800, der den Setzwert und den Rückstellwert empfängt, in Antwort auf das korrigierte Synchronisiersignal S600 rückgestellt wird, wird das korrigierte Synchronisiersignal S600 geeigneterweise als das Triggersignal für die Latches 1133 und 1134 verwendet.

Fig. 30 ist ein Flußdiagramm, das den Betrieb zum automatischen Einstellen des Freilaufsollwerts, des Zulässigkeitssollwerts, des Setzwerts und des Rücksetzwerts in Übereinstimmung mit der Periode des Synchronisiersignals S601 in der Synchronisierim pulserzeugungsschaltung, die in den Fig. 25 bis 29 gezeigt ist, zeigt. Auf den Beginn des Betriebs der Synchronisierimpulserzeu gungsschaltung hin wird die Periode des Synchronisiersignals S601 im Schritt S1 festgestellt bzw. nachgewiesen. Der Nachweis wird in dem Periodendetektor 1110 durchgeführt. Wenn die Periode, die durch den Periodendetektor 1110 gemessen wird, stabil ist, ist die stabile Periode die von dem Periodendetektor 1110 nachgewiesene Periode. Der Freilaufsollwert, der Zulässigkeits sollwert, der Setzwert und der Rückstellwert werden in Über einstimmung mit der nachgewiesenen Periode in dem Schritt S2 bestimmt. Die Bestimmung wird durch das arithmetische Register 1120 und die Latches 1131 bis 1134 durchgeführt. Dann beginnt der gleichmäßige Betrieb der Synchronisierimpulserzeugungsschaltung.

Im Schritt S3 wird beurteilt, ob eine Änderung in der Periode des Synchronisiersignals S601 vorliegt oder nicht. Wie oben be schrieben wird die Beurteilung durch Überwachen (Messen) der Periode des Synchronisiersignals S601 wiederholtermaßen oder für jedes gegebene Zeitintervall in dem Periodendetektor 1110, wie oben beschrieben, durchgeführt. Auf die Erkennung einer Perioden änderung hin kehrt der Prozeß zum Schritt S2 zurück, in dem der Freilaufsollwert, der Zulässigkeitssollwert, der Setzwert und der Rückstellwert erneut bestimmt werden, und dann beginnt der gleichmäßige Betrieb erneut. Wenn keine Periodenänderung nach gewiesen wird, wird der gleichmäßige Betrieb im Schritt S4 fortgesetzt. Für den Nachweis des Periodendetektors 1110 für jedes gegebene Zeitintervall wird das Ausführen des Schritt S3 nach einem Ruhebetrieb (Standby) für das gegebene Zeitintervall ausgeführt. Ein Wiederholen des vorherigen Betriebs liefert das automatische Bilden des Freilaufsollwerts, des Zulässigkeitssoll werts, des Setzwerts und des Rückstellwerts in Übereinstimmung mit der Periodenänderung des Synchronisiersignals S601.

Unmittelbare Änderungen des Freilaufsollwerts, des Zulässig keitssollwerts, des Setzwerts und des Rückstellwerts in der vorher genannten Weise durch den Sollwertänderungsabschnitt 1100 in Antwort auf die Periodenänderung des Synchronisiersignals S601 verursachen eine abrupte Änderung der Periode der Synchronisier impulse S800, die die endgültige Ausgabe für jede Periodenände rung des Synchronisiersignals S601 darstellen. Dies ist aufgrund der großen Wahrscheinlichkeit von Beschädigungen an einem Hochspannungssystem des Multi-Synchronisations-Bildmonitors, wenn die Synchronisierimpulse S800 in dem Bildmonitor als HD-Impulse verwendet werden, nicht wünschenswert.

Es gibt zwei Lösungen, um diesen ungünstigen Einfluß zu elimi nieren. Eine Lösung ist eine Modifikation der vierten bevorzugten Ausführungsform zum allmählichen Übergang von der alten Periode zu der neuen Periode im Mikrocomputer 1114 von Fig. 27. Zum Bei spiel wird angenommen, daß der Mikrocomputer 1114 erkennt, daß die Periode des Synchronisiersignals S601 sich von 10 Mikrose kunden auf 15 Mikrosekunden geändert hat. Die Inhalte des Perio denwertsignals S1111, das von dem Mikrocomputer 1114 ausgegeben wird, werden allmählich in Inkrementen eines Werts, der einer Mikrosekunde entspricht, in sequentieller Reihenfolge von einem Wert, der 10 Mikrosekunden entspricht, geändert. Die Periodener kennungsimpulse S1112 werden zu jedem Zeitpunkt ausgegeben, bei dem die Inhalte des Periodenwertsignals S1111 geändert werden. Das Periodenwertsignal S1111 mit einem Wert, der 15 Mikrosekunden entspricht und die Periodenerkennungsimpulse S1112 werden am Ende ausgegeben. Dies ermöglicht allmähliche Änderung des Frei laufsollwerts, des Zulässigkeitssollwerts, des Setzwerts und des Rückstellwerts, wobei die Periode der Synchronisierimpulse S800, die die endgültige Ausgabe darstellen, allmählich geändert wird.

Die zweite Lösung ist in Fig. 31 gezeigt. Fig. 31 ist ein Block diagramm der Synchronisierimpulserzeugungsschaltung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung. Der Sollwertänderungsabschnitt 1100 von Fig. 31 ist identisch mit dem von Fig. 26. Die Synchronisierimpulserzeugungsschaltung der fünften bevorzugten Ausführungsform weist eine Synchronisierim pulsunterbrechungsschaltung 1200 zusätzlich zu den Komponenten der Synchronisierimpulserzeugungsschaltung der vierten bevorzug ten Ausführungsform von Fig. 25 auf. Die Synchronisierimpulsun terbrechungsschaltung 1200 empfängt die Synchronisierimpulse S800 von dem Synchronisierimpulserzeugungsabschnitt 800 und die Pe riodenerkennungsimpulse S1112 von dem Periodendetektor 1110 (Fig. 26). Wenn die Periodenerkennungsimpulse S1112 erzeugt werden oder die Periodenänderung des Synchronisiersignals S601 durch den Pe riodendetektor 1110 nachgewiesen wird, unterbricht die Synchro nisierimpulsunterbrechungsschaltung 1200 die Synchronisierimpulse S800 für mehrere Perioden. Somit werden neue Synchronisierimpulse S1200 erzeugt und ausgegeben.

Da die Periodenänderungen der Synchronisierimpulse S800 das Hoch spannungssystem des Bildmonitors aufgrund der Langzeitansteuerung des Hochspannungssystems beschädigen, ist die Idee der fünften bevorzugten Ausführungsform, daß eine Verringerung in der An steuerzeit des Hochspannungssystems den Schaden verhindern kann. In Periodenänderungen des Synchronisiersignals S601 wird die Ausgabe des Synchronisierimpulses S800 unterbrochen, um die An steuerzeit des Hochspannungssystems zu verkürzen. Dies ermöglicht einen Übergang zu einem Zeitpunkt von der alten zur neuen Periode, wobei die Zeit verringert wird, die für den Periodenänderungs vorgang erforderlich ist.

Fig. 32 ist ein Blockdiagramm, das ein Anordnungsbeispiel der Synchronisierimpulsunterbrechungsschaltung 1200 zeigt. Das Zwangsrückstellsignal S602 vom Rückstellanschluß 602 (Fig. 1) wird an einen ersten Eingangsanschluß eines ODER-Gatters 1201 angelegt. Das Ausgangssignal von dem ODER-Gatter 1201 wird an den Setzeingangsanschluß S eines RS-Flip-Flops 1202 angelegt. Die Periodenerkennungsimpulse S1112 von dem Periodendetektor 1110 (Fig. 26) werden an den Rückstelleingangsanschluß R des RS-Flip- Flops 1202 angelegt. Das Ausgangssignal S1202 von dem RS-Flip- Flop 1202 wird auf den Dateneingangsanschluß eines Schieberegi sters 1203 aufgeprägt. Das Schieberegister 1203 wird durch die ansteigende Flanke der Synchronisierimpulse S800 angetriggert, um das Signal S1202 zu akzeptieren und sequentiell zu schieben. Das endgültige Ausgangssignal S1203 von dem Schieberegister 1203 wird an einen Impulsgenerator 1204 angelegt. Der Impulsgenerator 1204 erzeugt Impulse S1204 synchron mit dem Abfallen der Signale S1203. Die Impulse S1204 werden auf einen zweiten Eingangsan schluß des ODER-Gatters 1201 aufgeprägt. Ein erstes Ausgangssi gnal S1203a des Schieberegisters 1203 (ein Ausgangssignal von einem ersten einer Vielzahl von in Serie geschalteten D-Flip- Flops, die das Schieberegisters 1203 bilden) wird an einen ersten Eingangsanschluß eines UND-Gatters 1206 angelegt. Die Synchroni sierimpulse S800 werden durch ein Verzögerungselement 1205 ver zögert, und das verzögerte Signal wird an einen zweiten Ein gangsanschluß des UND-Gatters 1206 angelegt. Die neuen Synchro nisierimpulse S1200, die für die Synchronisierimpulse S800 ersetzt werden, werden von dem Ausgangsanschluß des UND-Gatters 1206 ausgegeben.

Fig. 33 und 34 sind Zeitablaufdiagramme, die den Betrieb der Synchronisierimpulsunterbrechungsschaltung 1200 von Fig. 32 zeigen. Die folgende Beschreibung basiert auf der Annahme, daß das Schieberegister 1203 zwei in Reihe geschaltete Flip-Flops aufweist.

Zu Zeiten t1 und t2 wird der Periodenerkennungsimpuls S1112 erzeugt, das heißt, die Periodenänderung des Synchronisiersignals S601 wird nachgewiesen. Die Periodenerkennungsimpulse S1112 stellen das RS-Flip-Flop 1202 zurück, wobei das Ausgangssignal S1202 des RS-Flip-Flops 1202 auf "L" abfällt. Beim ersten Anstieg E1 des Synchronisierimpulses S800 nach der Periodenänderung wird das "L"-Ausgangssignal S1202 des RS-Flip-Flops 1202 durch das Schieberegister 1203 akzeptiert. Das erste Ausgangssignal S1203a des Schieberegisters 1203 fällt auf "L" ab, und das UND-Gatter 1206 wird abgeschaltet. Dies fixiert die Synchronisierimpulse S1200 auf "L", wodurch die Synchronisierimpulsausgabe unterbro chen wird.

Beim zweiten Anstieg E2 der Synchronisierimpulse S800 fällt das endgültige Ausgangssignal S1203 des Schieberegisters 1203 auf "L" ab. In Antwort auf das Abfallen gibt der Impulsgenerator 1204 die Impulse S1204 aus. Die Impulse S1204 stellen das RS-Flip-Flop 1202 durch das ODER-Gatter 1201 zurück, wodurch das Ausgangssi gnal S1202 von dem RS-Flip-Flop 1202 auf "H" ansteigt. Beim dritten Anstieg E2 der Synchronisierimpulse S800 kehrt das erste Ausgangssignal S1203a vom Schieberegister 1203 auf "H" zurück. Dies versetzt das UND-Gatter 1206 erneut in den Durchlaßzustand, wobei die Ausgabe der Synchronisierimpulse S1200 wieder gestartet wird. Es sei angemerkt, daß, wenn die Versorgungsspannung ange legt ist, das Zwangsrückstellsignal S602 geeignet ist, das RS- Flip-Flop 1202 zu setzen, um einmal das Ausgangssignal S1202 desselben auf "H" zu initialisieren.

Der vorher genannte Betrieb ist anwendbar, wenn die Periode des Synchronisiersignals S601 lang (Fig. 33) oder kurz (Fig. 34) ist.

Nun wird die Aufmerksamkeit den neuen Synchronisierimpulsen S1200 zugewendet. Die Synchronisierimpulsunterbrechungsschaltung 1200 unterbricht zwei Synchronisierimpulse (P1 und P2). Wenn die Pe riode wie zum Zeitpunkt t1 von der kurzen Periode auf die lange Periode geändert wird, wächst die "H"-Zeitdauer der Synchroni sierimpulse S1200 manchmal in Anwesenheit des Impulses P1 plötz lich lang an. Wenn man bedenkt, daß die "H"-Zeitdauer der Syn chronisierimpulse die Ansteuerzeit des Hochspannungssystems des Bildmonitors ist, verursacht solch eine Situation, daß die An steuerzeit des Hochspannungssystems plötzlich anwächst, was in Beschädigungen an dem Hochspannungssystem resultiert. In der fünften bevorzugten Ausführungsform werden jedoch die Impulse P1 und P2 unterbrochen, um solche Nachteile zu vermeiden. Die Anzahl der unterbrochenen Synchronisierimpulse S1200 wird leicht geän dert durch Ändern der Anzahl der miteinander verbundenen Flip- Flops, die in dem Schieberegister 1203 enthalten sind, was eine hohe Flexibilität liefert.

Fig. 35 und 36 sind Blockdiagramme der Synchronisierimpulserzeu gungsschaltung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. Die Synchronisierimpulserzeugungs schaltung der sechsten bevorzugten Ausführungsform weist den Sollwertänderungsabschnitt 1100 und die Synchronisierimpulsunter brechungsschaltung 1200 zusätzlich zu den Komponenten der Syn chronisierimpulserzeugungsschaltung der zweiten bevorzugten Aus führungsform von Fig. 23 auf.

Der Sollwertänderungsabschnitt 1100 der sechsten bevorzugten Ausführungsform ist grundsätzlich gleich im Aufbau zu dem von Fig. 26, mit Ausnahme, daß n Latches 1133a bis 1133n zum Anlegen von Setzwerten an die Synchronisierimpulserzeugungsabschnitte 800a bis 800n und n Latches 1134a bis 1134n zum Anlegen der Rück stellwerte an dieselben in entsprechender Beziehung zu den n Synchronisierimpulserzeugungsabschnitten 800a bis 800n vorgesehen sind. Die Triggersignale für die jeweiligen Latches 1133a bis 1133n und 1134a bis 1134n sind die entsprechenden sortierten kor rigierten Synchronisiersignale S600a bis S600n. Die Synchroni sierimpulsunterbrechungsschaltung 1200 der sechsten bevorzugten Ausführungsform ist gleich im Aufbau zu der von Fig. 32.

Fig. 37 ist ein Zeitablaufdiagramm, das den Betrieb der Synchro nisierimpulserzeugungsschaltung von Fig. 35 und 36 zeigt, wobei n = 3 und die Anzahl von unterbrochenen Impulsen 2 beträgt. Es wird angenommen, daß die Periode des Synchronisiersignals S601 zu t1 verdoppelt und zu t5 halbiert ist.

Das Periodenerkennungssignal S1112 wird zum Zeitpunkt t1 erzeugt, und der Freilaufsollwert und der Zulässigkeitssollwert werden bei dem folgenden Anstieg (t2) des korrigierten Synchronisiersignals S600 erneuert. Zur selben Zeit wird das korrigierte Synchroni siersignal S600 zum Zeitpunkt t2 durch die Trennschaltung 1000 in Form des sortierten korrigierten Synchronisiersignals S600n aus gegeben, welches den Setzwert n und den Rückstellwert n erneuert. Gleichermaßen werden der Setzwert a und der Rückstellwert a bei t3 erneuert, und der Setzwert b und der Rückstellwert b werden bei t4 erneuert.

Die Synchronisierimpulse S800n von dem Synchronisierimpulserzeu gungsabschnitt 800n synchron mit dem sortierten korrigierten Syn chronisiersignal S600n werden auf der Grundlage der erneuerten Setz- und Rückstellwerte nach dem Zeitpunkt t2 erzeugt. Gleicher maßen werden die Synchronisierimpulse S800a auf der Grundlage der erneuerten Setz- und Rückstellwerte nach dem Zeitpunkt t3 er zeugt, und die Synchronisierimpulse S800b werden auf der Grund lage der erneuerten Setz- und Rückstellwerte nach dem Zeitpunkt t4 erzeugt. Die Synchronisierimpulse S800 sind die Kombination der Synchronisierimpulse S800a, S800b und S800n.

Die Synchronisierimpulsunterbrechungsschaltung 1200 unterbricht zwei Synchronisierimpulse S1200 (P1, P2) nach der Erzeugung des Periodenerkennungsimpulses S1112. Somit wird die Periode des Synchronisierimpulses S1200 in Antwort auf die verdoppelte Pe riode des Synchronisiersignals S601 verdoppelt, ohne die An steuerzeit des Hochspannungssystems des Bildmonitors zu verlän gern.

Der Vorgang zum Halbieren der Periode durch die Erzeugung der Periodenerkennungsimpulse S1112 zum Zeitpunkt t5 ist ähnlich zu dem oben erwähnten Vorgang zum Verdoppeln der Periode. Zwei Syn chronisierimpulse S1200 (P3, P4) werden unterbrochen, wenn die Periode halbiert wird.

Claims

1. Synchronisierimpulserzeugungsschaltung mit:
einem Synchronisiersignaleingangsanschluß (601), der ein Synchro nisiersignal (S601) empfängt;
einer Synchronisationsmangelkorrektureinrichtung (600), die das Synchronisiersignal von dem Synchronisiersignaleingangsanschluß empfängt, zum Korrigieren des Synchronisiersignals auf einen teilweisen Mangel, zum Erzeugen eines korrigierten Synchronisier signals (S600);
einer Synchronisiertakterzeugungseinrichtung (700), die das kor rigierte Synchronisiersignal von der Synchronisationsmangelkor rektureinrichtung empfängt, zum Erzeugen eines Synchronisiertak tes (S700), der mit dem korrigierten Synchronisiersignal synchro nisiert ist; und
einer Synchronisierimpulserzeugungseinrichtung (800), die den Synchronisiertakt von der Synchronisiertakterzeugungseinrichtung empfängt, zum Zählen des Synchronisiertakts zum Erzeugen von Syn chronisierimpulsen (S800), die mit dem Synchronisiersignal syn chronisiert sind, wobei die Synchronisierimpulserzeugungsein richtung (800) den Synchronisiertakt (S700) auf der Basis eines Sollwertes zählt, wobei die Synchronisierimpulserzeugungsschal tung weiter eine Sollwertänderungseinrichtung (1100) aufweist, die das Synchronisiersignal (S601) von dem Synchronisiersignal eingangsanschluß (601) empfängt, zum Herausfinden der Periode des Synchronisiersignals zum Ändern des Sollwerts in Übereinstimmung mit der Periode.

2. Synchronisierimpulserzeugungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronisationsmangelkorrektur einrichtung (600) das Synchronisiersignal (S601) auf den teil weisen Mangel auf der Basis eines zweiten Sollwerts korrigiert, und die Sollwertänderungseinrichtung (1100) den zweiten Sollwert in Übereinstimmung mit der herausgefundenen Periode ändert.

3. Synchronisierimpulserzeugungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Sollwertänderungseinrichtung (1100) ein Periodenerkennungssignal (S1112) jedesmal, wenn die Sollwertänderungseinrichtung eine Periodenänderung des Synchro nisiersignals (S601) nachweist, ausgibt, wobei die Synchronisierimpulserzeugungsschaltung weiter eine Synchro nisierimpulsunterbrechungseinrichtung (1200) aufweist, die das Periodenerkennungssignal (S1112) von der Sollwertänderungsein richtung (1100) und die Synchronisierimpulse (S800) von der Synchronisierimpulserzeugungseinrichtung (800) empfängt, zum Unterbrechen einer vorbestimmten Anzahl der Synchronisierimpulse in Antwort auf das Periodenerkennungssignal.

4. Synchronisierimpulserzeugungsschaltung nach einem der Ansprü che 1 bis 3,
dadurch gekennzeichnet, daß die Synchronisationsmangelkorrektur einrichtung (600) eine Impulserzeugungseinrichtung (610) zum Empfangen des Synchronisiersignals (S601) und eines Synchroni siereingangszulässigkeitssignals (S640), um durch das Synchroni siereingangszulässigkeitssignal (S640) in einen impulserzeugungs fähigen Zustand versetzt zu werden und einen Impuls (S610) in Antwort auf das Synchronisiersignal zu erzeugen,
eine Zählereinrichtung (620) zum Empfangen des Impulses (S610) von der Impulserzeugungseinrichtung und eines externen Taktes (S603), um in Antwort auf den Impuls von der Impulserzeugungseinrichtung rückgestellt zu werden und den externen Takt zu zäh len zum Ausgeben eines Zählsignals (S620),
eine Freilaufeinrichtung (630) zum Empfangen des Zählsignals zum Ausgeben eines Ladeimpulses (S630), wenn das Zählsignal (S620) einen vorbestimmten Wert erreicht,
eine Synchronisiereingangszulässigkeitseinrichtung (640) zum Empfangen des Zählsignals (S620) zum Ausgeben des Synchronisier eingangszulässigkeitssignals (S640), wenn das Zählsignal inner halb eines Bereiches zwischen vorbestimmten ersten und zweiten Werten fällt, die nicht mehr sind als der vorbestimmte Wert, und eine logische ODER-Einrichtung (650) zum Empfangen des Impulses (S610) von der Impulserzeugungseinrichtung und des Ladeimpulses (S630) zum Ausgeben des korrigierten Synchronisiersignals (S600), aufweist.

5. Synchronisierimpulserzeugungsschaltung nach einem der Ansprü che 1 bis 4,
dadurch gekennzeichnet, daß die Synchronisiertakterzeugungsein richtung (700) eine invertierende Verzögerungseinrichtung (10) zum sequentiell Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-108b) zum Erzeugen einer Mehrzahl von in vertierten Verzögerungstakten (S101a-S108a) und einer Mehrzahl von nicht-invertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) zusammengesetzt ist, von denen jedes einen Dateneingangsanschluß (D) und einen Datenausgangsanschluß (Q) aufweist und auf einen entsprechenden der invertierten oder nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200-S208), der am Dateneingangsanschluß von dem Datenausgangsanschluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Signa len, die von den Ausgangsanschlüssen von benachbarten Speicher elementen ausgegeben werden, zum Versehen eines der Eingangsan schlüsse der benachbarten Speicherelemente mit einem Ver gleichssignal (S300-S308) als ein Vergleichsergebnis, und einer Taktauswahleinrichtung (40, 41, 42) zum Auswählen eines der invertierten oder nicht-invertierten Verzögerungstakte mittels des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, zum Erhalten des Synchronisiertakts (S700), auf weist.

6. Synchronisierimpulserzeugungsschaltung nach einem der Ansprü che 1 bis 4,
dadurch gekennzeichnet, daß die Synchronisiertakterzeugungsein richtung (700) eine invertierende Verzögerungseinrichtung (10) zum sequentiell Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-108b) zum Erzeugen einer Mehrzahl von inver tierten Verzögerungstakten (S101a-S108a) und einer Mehrzahl von nicht-invertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf einen entsprechenden der invertierten oder nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200- S208), der an dem Dateneingangsanschluß von dem Datenausgangsanschluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die von den Ausgangsanschlüssen von benachbarten Spei cherelementen ausgegeben werden, zum Versehen eines der Ein gangsanschlüsse der benachbarten Speicherelemente mit einem Vergleichssignal (S300-S308) als ein Vergleichsergebnis, und einer Taktauswahleinrichtung (41, 42) zum Auswählen eines bestimmten oder bestimmter der invertierten oder nicht- invertierten Verzögerungstakte mittels des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, und, wenn es eine Mehrzahl von ausgewählten gibt, zum Erhalten eines der invertierten oder nicht-invertierten Verzögerungstakte als den Synchronisiertakt (S3) in Übereinstimmung mit einer vorbestimmten Prioritätsreihenfolge durch Verwenden des Vergleichssignals, aufweist.

7. Synchronisierimpulserzeugungsschaltung nach einem der Ansprü che 1 bis 4,
dadurch gekennzeichnet, daß die Synchronisiertakterzeugungsein richtung (700) eine invertierende Verzögerungseinrichtung (10) zum sequentiell Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-108b), zum Erzeugen einer Mehrzahl von in vertierten Verzögerungstakten (S101a-S108a) und einer Mehrzahl von nicht-invertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf die nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts, der an dem Dateneingangsanschluß von dem Datenausgangsanschluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die von den Ausgangsanschlüssen von den benachbarten Speicherelementen ausgegeben werden, zum Ausgeben eines Ver gleichssignals (S300-S308) als ein Vergleichsergebnis, und einer Taktauswahleinrichtung (40, 41, 42) zum Auswählen eines der invertierten oder nicht-invertierten Verzögerungstakte mit Hilfe des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, zum Erhalten des Synchronisiertakts (S3), aufweist.

8. Synchronisierimpulserzeugungsschaltung nach einem der Ansprü che 1 bis 4,
dadurch gekennzeichnet, daß die Synchronisiertakterzeugungsein richtung (700) eine invertierende Verzögerungseinrichtung (10) zum sequentiell Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-108b) zum Erzeugen einer Mehrzahl von in vertierten Verzögerungstakten (S101a-S108a) und einer Mehrzahl von nicht-invertierten Verzögerungstakten (S101b-S108b), eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf die nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200-S208), der an dem Dateneingangsanschluß von dem Datenausgangsanschluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die von den Ausgangsanschlüssen von den benachbarten Speicherelementen ausgegeben werden, zum Ausgeben eines Ver gleichssignals (S300-S308) als ein Vergleichsergebnis, und einer Taktauswahleinrichtung (41, 42) zum Auswählen eines bestimmten oder bestimmter der invertierten oder nicht- invertierten Verzögerungstakte mit Hilfe des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, und, wenn es eine Mehrzahl von ausgewählten gibt, zum Erhalten eines der invertierten oder nicht-invertierten Verzögerungstakte als den Synchronisiertakt in Übereinstimmung mit einer vorbestimmten Prioritätsreihenfolge durch Verwenden des Vergleichssignals, aufweist.

9. Synchronisierimpulserzeugungsschaltung nach einem der Ansprü che 1 bis 8, dadurch gekennzeichnet, daß die Synchronisierimpulserzeugungsein richtung (800) eine Zählereinrichtung (50) zum Empfangen des kor rigierten Synchronisiersignals (S600) und des Synchronisiertakts (S700), um in Antwort auf das korrigierte Synchronisiersignal rückgestellt zu werden und zum Zählen des Synchronisiertakts, und eine Impulserzeugungseinrichtung (52-58) zum Erzeugen eines Impulses als den Synchronisierimpuls (S800), der in einer Zeit spanne aktiviert wird, wenn ein Zählwert der Zählereinrichtung innerhalb eines Bereiches zwischen vorbestimmten ersten und zweiten Werten fällt, aufweist.

10. Synchronisierimpulserzeugungsschaltung mit:
einem Synchronisiersignaleingangsanschluß (601), der ein Syn chronisiersignal (S601) empfängt;
einer Synchronisationsmangelkorrektureinrichtung (600), die das Synchronisiersignal von dem Synchronisiersignaleingangsanschluß empfängt, zum Korrigieren des Synchronisiersignals auf einen teilweisen Mangel zum Erzeugen eines korrigierten Synchroni siersignals (S600);
einer Trenneinrichtung (1000), die das korrigierte Synchroni siersignal von der Synchronisationsmangelkorrektureinrichtung empfängt, zum Sortieren des korrigierten Synchronisiersignals in erste bis n-te sortierte korrigierte Synchronisiersignale (S600a- S600n) (n ist eine ganze Zahl größer als 1) in der Reihenfolge des Eingangs;
erste bis n-te Synchronisiertakterzeugungseinrichtungen (700a- 700n), die die ersten bis n-ten sortierten korrigierten Synchro nisiersignale von der Trenneinrichtung empfangen, zum Erzeugen von ersten bis n-ten Synchronisiertakten (S700a-S700n), die jeweils mit den sortierten korrigierten Synchronisiersignalen synchron sind;
erste bis n-te Synchronisierimpulserzeugungseinrichtungen (800a- 800n), die die ersten bis n-ten Synchronisiertakte von den ersten bis n-ten Synchronisiertakterzeugungseinrichtungen empfangen, zum Zählen der Synchronisiertakte, zum Erzeugen erster bis n-ter Synchronisierimpulse (S800a-S800n), die jeweils mit den ersten bis n-ten sortierten korrigierten Synchronisiersignalen synchron sind; und
einer Vereinigungseinrichtung (1010), die die ersten bis n-ten Synchronisierimpulse von den ersten bis n-ten Synchronisierim pulserzeugungseinrichtungen empfängt, zum Vereinigen der ersten bis n-ten Synchronisierimpulse, zum Erzeugen einer Einzelreihe von Synchronisierimpulsen (S800).

11. Synchronisierimpulserzeugungsschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die ersten bis n-ten Synchronisier impulserzeugungseinrichtungen (800a-800n) die Synchronisier takte auf der Basis von jeweiligen Sollwerten zählen, wobei die Synchronisierimpulserzeugungsschaltung weiter eine Sollwertände rungseinrichtung (1100) aufweist, die das Synchronisiersignal (S601) von dem Synchronisiersignaleingangsanschluß empfängt, zum Herausfinden der Periode des Synchronisiersignals, zum Ändern der jeweiligen Sollwerte in Übereinstimmung mit der Periode.

12. Synchronisierimpulserzeugungsschaltung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Synchronisationsmangelkorrektur einrichtung (600) das Synchronisiersignal auf einen teilweisen Mangel hin korrigiert auf der Basis eines zweiten Sollwerts, und die Sollwertänderungseinrichtung (1100) den zweiten Sollwert in Übereinstimmung mit der herausgefundenen Periode ändert.

13. Synchronisierimpulserzeugungsschaltung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Sollwertänderungseinrichtung (1100) ein Periodenerkennungssignal (S1112) ausgibt, jedesmal, wenn die Sollwertänderungseinrichtung eine Periodenänderung des Synchronisiersignals (S601) nachweist, wobei die Synchronisier impulserzeugungsschaltung weiter eine Synchronisierimpulsunter brechungseinrichtung (1200) aufweist, die das Periodenerken nungssignal (S1112) von der Sollwertänderungseinrichtung (1100) und die Einzelreihe von Synchronisierimpulsen (S800) von der Vereinigungseinrichtung (1010) empfängt, zum Unterbrechen einer vorbestimmten Anzahl der Synchronisierimpulse der Einzelreihe.

14. Synchronisierimpulserzeugungsschaltung nach einem der Ansprüche 10 bis 13,
dadurch gekennzeichnet, daß die Synchronisationsmangelkorrektur einrichtung (600) eine Impulserzeugungseinrichtung (610) zum Empfangen des Synchronisiersignals (S601) und eines Synchroni siereingangszulässigkeitssignals (S640), um durch das Synchroni siereingangszulässigkeitssignal in einen impulserzeugungsfähigen Zustand versetzt zu werden, und zum Erzeugen eines Impulses (S610) in Antwort auf das Synchronisiersignal,
eine Zählereinrichtung (620) zum Empfangen des Impulses von der Impulserzeugungseinrichtung und eines externen Takts (S603), um in Antwort auf den Impuls von der Impulserzeugungseinrichtung rückgestellt zu werden und den externen Takt zu zählen, zum Aus geben eines Zählsignals (S620),
eine Freilaufeinrichtung (630) zum Empfangen des Zählsignals, zum Ausgeben eines Ladeimpulses (S630), wenn das Zählsignal einen vorbestimmten Wert erreicht,
eine Synchronisiereingangszulässigkeitseinrichtung (640) zum Empfangen des Zählsignals zum Ausgeben des Synchronisierein gangszulässigkeitssignals, wenn das Zählsignal innerhalb eines Bereiches zwischen vorbestimmten ersten und zweiten Werten, die nicht mehr als der vorbestimmte Wert sind, fällt, und
eine logische ODER-Einrichtung (650) zum Empfangen der Impulse (S610) von der Impulserzeugungseinrichtung und der Ladeimpulse (S630) zum Ausgeben des korrigierten Synchronisiersignals (S600), aufweist.

15. Synchronisierimpulserzeugungsschaltung nach einem der An sprüche 10 bis 14,
dadurch gekennzeichnet, daß jede der ersten bis n-ten Synchro nisiertakterzeugungseinrichtungen (700a-700n), eine invertierende Verzögerungseinrichtung (10) zum sequentiellen Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-108b) zum Erzeugen einer Mehrzahl von invertierten Verzö gerungstakten (S101a-S108a) und einer Mehrzahl von nicht-in vertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf einen entsprechenden der invertierten oder nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200- S208), der an dem Dateneingangsanschluß von dem Datenausgangsan schluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die von den Ausgangsanschlüssen von benachbarten Spei cherelementen ausgegeben werden, zum Versehen eines der Ein gangsanschlüsse von den benachbarten Speicherelementen mit einem Vergleichssignal (S300-S308) als ein Vergleichsergebnis, und eine Taktauswahleinrichtung (40, 41, 42) zum Auswählen eines der invertierten oder nicht-invertierten Verzögerungstakte mit Hilfe des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, zum Erhalten des Synchronisiertakts, aufweist.

16. Synchronisierimpulserzeugungsschaltung nach einem der An sprüche 10 bis 14,
dadurch gekennzeichnet, daß jede der ersten bis n-ten Synchro nisiertakterzeugungseinrichtungen (700a-700n) eine invertierende Verzögerungseinrichtung (10) zum sequentiell Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-103b) zum Erzeugen einer Mehrzahl von invertierten Verzö gerungstakten (S101a-S108a) und einer Mehrzahl von nicht-in vertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf einen entsprechenden der invertierten oder nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200- S208), der an dem Dateneingangsanschluß von dem Datenausgangsan schluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die aus den Ausgangsanschlüssen von benachbarten Spei cherelementen ausgegeben werden, zum Versehen eines jeden der Eingangsanschlüsse der benachbarten Speicherelemente mit einem Vergleichssignal (S300-S308) als ein Vergleichsergebnis, und eine Taktauswahleinrichtung (41, 42) zum Auswählen eines bestimmten oder bestimmter der invertierten oder nicht- invertierten Verzögerungstakte mittels des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, und, wenn es eine Mehrzahl von ausgewählten gibt, zum Erhalten eines der invertierten oder nicht-invertierten Verzögerungstakte als das Synchronisiersignal in Übereinstimmung mit einer vorbestimmten Prioritätsreihenfolge durch Verwenden des Vergleichssignals, aufweist.

17. Synchronisierimpulserzeugungsschaltung nach einem der An sprüche 10 bis 14,
dadurch gekennzeichnet, daß jede der ersten bis n-ten Synchro nisiertakterzeugungseinrichtungen (700a-700n) eine invertierende Verzögerungseinrichtung (10) zum sequentiell Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101a-108a, 101b-108b) zum Erzeugen einer Mehrzahl von invertierten Verzö gerungstakten (S101a-S108a) und einer Mehrzahl von nicht-in vertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf die nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200-S208), der an dem Dateneingangsanschluß von dem Datenausgangsanschluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die von den Ausgangsanschlüssen von den benachbarten Speicherelementen ausgegeben werden, zum Ausgeben eines Ver gleichssignals (S300-S308) als ein Vergleichsergebnis, und eine Taktauswahleinrichtung (40, 41, 42) zum Auswählen eines der invertierten oder nicht-invertierten Verzögerungstakte mit Hilfe des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird, zum Erhalten des Synchronisiertakts, aufweist.

18. Synchronisierimpulserzeugungsschaltung nach einem der An sprüche 10 bis 14,
dadurch gekennzeichnet, daß jede der ersten bis n-ten Synchro nisiertakterzeugungseinrichtungen (700a-700n) eine invertierende Verzögerungseinrichtung (10) zum sequentiellen Invertieren und Verzögern eines Referenztakts (S1) durch eine Mehrzahl von invertierenden Verzögerungselementen (101-108a, 101b-108b), zum Erzeugen einer Mehrzahl von invertierten Ver zögerungstakten (S101a-S108a) und einer Mehrzahl von nicht-in vertierten Verzögerungstakten (S101b-S108b),
eine Speichereinrichtung (20), die aus einer Mehrzahl von Spei cherelementen (200-208) besteht, wobei jedes einen Datenein gangsanschluß und einen Datenausgangsanschluß aufweist und auf die nicht-invertierten Verzögerungstakte anspricht, zum Ausgeben eines Werts (S200-S208), der an dem Dateneingangsanschluß von dem Datenausgangsanschluß über eine Phasenerkennungseinrichtung (30) empfangen wird,
die Phasenerkennungseinrichtung (30) zum Vergleichen von Si gnalen, die von den Ausgangsanschlüssen von den benachbarten Speicherelementen ausgegeben werden, zum Ausgeben eines Vergleichssignals (S300-S308) als ein Vergleichsergebnis, und eine Taktauswahleinrichtung (41, 42) zum Auswählen eines bestimmten oder bestimmter der invertierten oder nicht- invertierten Verzögerungstakte mit Hilfe des Vergleichssignals, das von der Phasenerkennungseinrichtung ausgegeben wird und, wenn es eine Mehrzahl von ausgewählten gibt, zum Erhalten eines der invertierten oder nicht-invertierten Verzögerungstakte als den Synchronisiertakt in Übereinstimmung mit einer vorbestimmten Prioritätsreihenfolge durch Verwenden des Vergleichssignals, aufweist.

19. Synchronisierimpulserzeugungsschaltung nach einem der An sprüche 10 bis 18,
dadurch gekennzeichnet, daß jede der ersten bis n-ten Synchronisierimpulserzeugungseinrichtungen (800a-800n) eine Zählereinrichtung (50) zum Empfangen des korrigierten Syn chronisiersignals (S600a-S600n) und des Synchronisiertakts (S700a-S700n), um in Antwort auf das korrigierte Synchroni siersignal rückgestellt zu werden und den Synchronisiertakt zu zählen, und
eine Impulserzeugungseinrichtung (52-58) zum Erzeugen eines Impulses als den Synchronisierimpuls (S800a-S800n), der in einer Zeitspanne aktiviert wird, wenn ein Zählwert der Zählein richtung innerhalb eines Bereiches zwischen vorbestimmten ersten und zweiten Werten fällt, aufweist.