DE4406849A1 - Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht - Google Patents

Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht

Info

Publication number
DE4406849A1
DE4406849A1 DE4406849A DE4406849A DE4406849A1 DE 4406849 A1 DE4406849 A1 DE 4406849A1 DE 4406849 A DE4406849 A DE 4406849A DE 4406849 A DE4406849 A DE 4406849A DE 4406849 A1 DE4406849 A1 DE 4406849A1
Authority
DE
Germany
Prior art keywords
film
titanium nitride
titanium
nitride film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4406849A
Other languages
English (en)
Other versions
DE4406849C2 (de
Inventor
Jeong Soo Byun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4406849A1 publication Critical patent/DE4406849A1/de
Application granted granted Critical
Publication of DE4406849C2 publication Critical patent/DE4406849C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines MOS-Transistors, bei dem durch nur einen einzigen Wärmebehand­ lungsvorgang ein dünner Silicidfilm erzeugt wird, und bei dem ferner ein Source/Drain-Bereich mit flachem Halbleiterübergang durch Verwen­ dung eines herkömmlichen Ionenimplantationsgerätes gebildet wird.
Die Integrationstechnologie für Halbleiter hat in den letzten Jahren erheb­ liche Fortschritte gemacht, so daß es möglich wurde, MOS-Transistoren mit Abmessungen im Micrometerbereich zu Integrieren. Bei diesen sehr kleinen MOS-Transistoren verringert sich auch die Übergangstiefe (Tiefe des Halbleiterübergangs) des Source/Drain-Bereichs, so daß der Über­ gang flacher und flacher wird.
Da allerdings der Flächenwiderstand eines Übergangs umgekehrt propor­ tional zur Tiefe des Übergangs ist, vergrößert sich jedoch dieser Flächen­ widerstand des Übergangs mit geringer werdender Tiefe des Sour­ ce/Drain-Bereichs, was zu einer Vergrößerung der parasitären Wider­ stände der Einrichtung führt.
Um bei einer sehr hoch integrierten Schaltung den parasitären Wider­ stand zu verringern und die Eigenschaften der Einrichtung zu verbessern, wurde bereits vorgeschlagen, einen Silicidfilm auf dem Source/Drain- Bereich vorzusehen.
Der Flächenwiderstand eines Halbleiterübergangs ist proportional zum spezifischen Widerstand und umgekehrt proportional zur Tiefe des Über­ gangs, wie bereits erwähnt. Während der spezifische Widerstand von Sili­ cium bei etwa 200 µΩ·cm liegt beträgt derjenige eines Silicidfilms etwa nur 50 µΩ·cm, auch wenn sich manchmal kleinere Unterschiede bzw. Ab­ weichungen hiervon aufgrund verschiedener Materialzusammensetzun­ gen ergeben. Nutzt man den Vorteil des geringen spezifischen Widerstands von Silicid aus, so läßt sich der Flächenwiderstand eines flachen Über­ gangs bzw. Halbleiterleiterübergangs verringern, was dann auch zur Ver­ ringerung des parasitären Widerstands führt.
Als Silicidfilm für den genannten Zweck kann z. B. ein Titansilicidfilm ver­ wendet werden, wie allgemein bekannt ist. Die Bildung des Titansilicid­ films in einem Source/Drain-Bereich erfolgt über die Reaktion von Titan mit einem Siliciumsubstrat zur Bildung des Halbleiterübergangs, und zwar gemäß nachfolgender Reaktionsgleichung, wobei durch die Bildung des Silicidfilms das Silicium des Source/Drain-Bereichs verbraucht wird und zwar entsprechend der Dicke des gebildeten Silicidfilms:
Ti + 25i → TiSi₂.
Da die Dicke des gebildeten Silicidfilms dem verbrauchten Teil des Sour­ ce/Drain-Bereichs entspricht und dieser Silicidfilm bzw. verbrauchte Teil des Source/Drain-Bereichs zur Tiefe des Halbleiterübergangs zählt, also ein Teil davon ist, ist es erforderlich eine Technologie zu entwickeln, mit der sich ein dünner, stabiler Silicidfilm herstellen läßt. Darüber hinaus muß sichergestellt werden, daß sich in der Grenzfläche zwischen dem Sili­ cium und dem Silicidfilm innerhalb des Source/Drain-Betelchs mit fla­ chem Übergang gleichmäßige elektrische Eigenschaften einstellen.
Unterschieden werden bei Siliciden die Polysilicide, die durch Reaktion von Polysilicium mit einem einen hohen Schmelzpunkt aufweisenden Me­ tall erhalten werden, und die sich selbst ausrichtenden Silicide (nachfol­ gend als Salicide bezeichnet), die sich durch Reaktion von Silicium mit Me­ tallen ergeben, die einen hohen Schmelzpunkt besitzen.
Nachfolgend werden konventionelle Herstellungsverfahren für MOS-Tran­ sistoren unter Bezugnahme auf die Zeichnung näher beschrieben.
Die Fig. 1A bis 1E zeigen dabei zunächst ein konventionelles Herstellungs­ verfahren für einen MOS-Transistor mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich, auf dem ein Silicidfilm gebildet wird.
Zunächst wird gemäß Fig. 1A ein konventioneller Zweifach-Diffusionspro­ zeß ausgeführt, um in einem Halbleitersubstrat 11 einen Source/Drain- Bereich 15 mit niedriger Dichte und einen Source/Drain-Bereich 17 mit hoher Dichte herzustellen. Dies erfolgt unter Anwendung eines LOCOS- Prozesses zwecks Bildung eines Feldoxidfilms 12, der das Substrat 11 in einen aktiven Kanalbereich und in einen Einrichtungstrennbereich unter­ teilt. Danach werden ein Gateisolationsfilm 13 und anschließend ein Gate aus einem Polysiliciumfilm 14 auf dem Gateisolationsfilm 13 gebildet, und zwar in einem vorbestimmten Teil des Kanalbereichs. Der Source/Drain- Bereich 15 mit niedriger Dichte wird durch Implantation von Verunreini­ gungen erzeugt deren Leitungstyp entgegengesetzt zu demjenigen des Substrats 11 ist. Hierbei wird das Gate 14 als Ionenimplantationsmaske verwendet. Der Source/Drain-Bereich 17 mit hoher Dichte wird benach­ bart zum Source/Drain-Bereich 15 mit niedriger Dichte gebildet, und zwar durch Implantation von Ionen in das Substrat 11 hinein, die gegenüber dem Substrat 11 vom entgegensetzten Leitungstyp sind. Dabei werden das Gate 14 und an beiden Seitenwänden des Gates 14 liegende Abstands­ stücke 16 als Ionenimplantationsmaske verwendet.
Die Fig. 1B und 1C Illustrieren die Bildung eines Titansilicidfilms (TiSi- Film). Als ein Film mit hohem Schmelzpunkt wird zunächst ein Titanfilm 18 auf der gesamten Oberfläche der sich gemäß Fig. 1A ergebenden Struk­ tur gebildet, und zwar mit relativ geringer Dicke bzw. dünn. Dieser Titan­ film 18 wird dann einem ersten Wärmebehandlungs- bzw. -temperungs­ prozeß unterzogen, und zwar bei einer Temperatur von etwa 700°C. Wäh­ rend dieses ersten Wärmebehandlungs- bzw. -temperungsprozesses wan­ dern Siliciumatome in den dünnen Titanfilm 18 hinein. Dabei reagieren die Siliciumatome mit dem Titan, und zwar an der Grenzfläche zwischen dem Siliciumsubstrat 11 und dem dünnen Titanfilm 18 sowie an der Grenzfläche zwischen dem Gate 14 aus Polysilicium und dem dünnen Ti­ tanfilm 18, so daß Titansilicidfilme 19 und 20 entstehen, die eine C₄₉- Phase aufweisen.
Sodann werden gemäß Fig. 1D alle nichtreagierten, verbliebenen Teile des Titanfilms 18 entfernt, und zwar mit einer NH₄OH/H₂O₂-Lösung. Wie bereits oben erwähnt, gehört der Titansilicidfilm 19, der sich auf dem Source/Drain-Bereich 17 gebildet hat, zu den Saliciden, während der Ti­ tansilicidfilm 20 auf dem Gate 14 die Eigenschaften eines Polycids auf­ weist.
Schließlich wird ein zweiter Wärmebehandlungs- bzw. -temperungspro­ zeß durchgeführt, und zwar bei einer Temperatur von nicht weniger als et­ wa 800°C, um Titansilicidfilme 19′ und 20′ zu erhalten, die eine C₅₄-Phase besitzen, wie in Fig. 1E angedeutet ist. Im Ergebnis wird somit ein MOS- Transistor erhalten, bei dem ein dünner Titansilicidfilm 19′ auf einem Source/Drain-Bereich 17 mit flachem Halbleiterübergang liegt.
Der Grund, warum zwei Wärmebehandlungs- bzw. -temperungsprozesse separat durchgeführt werden, ist in Folgendem zu sehen: Wird der dünne Titanfilm einem Metallwärmebehandlungs- bzw. -temperungsprozeß bei hoher Temperatur unterzogen, so wandern die Siliciumatome in den dün­ nen Titanfilm 18 und durchlaufen auch die Abstandsstücke 16, so daß sich ein Titansilicidfilm 19′ mit der C₅₄-Phase nicht nur auf dem Sour­ ce/Drain-Bereich und dem Gate 14 bildet, sondern auch auf den Ab­ standsstücken 16, was zu schädlichen Metallbrücken 21 führt, wie die Fig. 2 erkennen läßt. Da die Metallbrücken 21 leitend sind, wird durch sie ein Kurzschluß erzeugt.
Aus diesem Grunde wird der erste bzw. primäre Wärmebehandlungs- bzw. -temperungsprozeß bei niedriger Temperatur ausgeführt, um einen Titan­ silicidfilm 19 mit C₄₉-Phase nur auf dem Source/Drain-Bereich 17 zu er­ halten. Nichtreagierte Teile des Titanfilms werden anschließend so voll­ ständig entfernt, daß keine Metallbrücken mehr vorhanden sind, wenn der zweite Wärmebehandlungs- bzw. -temperungsprozeß bei hoher Tempera­ tur ausgeführt wird, um zum Titansilicidfilm 19′ mit C₅₄-Phase zu kom­ men.
Beim Titansilicidfilm existieren 2 Polymorphien. Zum einen gibt es Titan­ silicid mit C₄₉-Struktur (also mit orthorhombischer Struktur), wobei die Gitterkonstanten a=3,62 Å, b = 13,76 Å und c = 3,605 Å betragen. Darüber hinaus gibt es Titansilicid mit C₅₄-Struktur (ebenfalls orthorhombisch), wobei die Gitterkonstanten a = 8,236 Å, b = 4,773 Å und c = 8,532 Å sind.
Bei der Herstellung einer Halbleitereinrichtung wird TiSi mit C₅₄-Struk­ tur verwendet und zwar aufgrund der besseren Stabilität und des niedrige­ ren spezifischen Widerstandes.
Um den Titansilicidfilm auf dem Source/Drain-Bereich zu erhalten, wie oben erwähnt, wird vom Source/Drain-Bereich ein wenig verbraucht, da sich der Silicidfilm mit einer endlichen Dicke einstellt. Dieser verbrauchte Teil des Source/Drain-Bereichs liegt dabei innerhalb der Übergangstiefe des Source/Drain-Bereichs.
Da sich der Kontaktwiderstand im allgemeinen mit größer werdender Dicke des Silicidfilms ebenfalls vergrößert, wird vorzugsweise der Silicid­ film mit einer Dicke hergestellt, die nicht mehr als 30 Nanometer (300 Å) beträgt.
Um den dünnen Silicidfilm zu erhalten, wird, wie bereits erwähnt, ein Titanfilm dünn niedergeschlagen. Allerdings weisen der dünne Titanfilm und der dünne Silicidfilm nur eine schlechte Wärmestabilität auf. Wäh­ rend des zweiten Wärmebehandlungsprozesses können Agglomerationen bzw. Zusammenballungen auftreten, durch die die Eigenschaften der Ein­ richtung bzw. des Transistors verschlechtert werden.
Zusätzlich ergeben sich infolge der geringen Dicke des Titansilicidfilms und seiner damit verbundenen thermischen Instabilität beim konventio­ nellen Herstellungsverfahren Knoten, Bögen und Abkrümmungen an der Grenzfläche zwischen dem Titansilicidfilm 19′ und dem Source/Drain- Bereich 17 aus Silicium. Es wird daher keine gleichmäßige Materi­ alschicht an dieser Grenzfläche erhalten, wodurch sich die Eigenschaften des Transistors ebenfalls verschlechtern.
Unter den Methoden zur Bildung eines dünnen Silicidfilm auf einem Source/Drain-Bereich mit flachem Halbleiterübergang gibt es eine solche, bei der Silicid als Diffusionsquelle zum Einsatz kommt. Es handelt sich hier um das herkömmliche SADS-Verfahren.
Das SADS-Verfahren wurde unter anderem in J. Electrochemlcal Sec., 139, 196, 1992 beschrieben. Gemäß diesem SADS-Verfahren wird zu­ nächst ein Silicidfilm auf einem Siliciumsubstrat hergestellt. So dann wer­ den Dotierungsionen in den Silicidfilm implantiert, der anschließend wär­ mebehandelt wird, so daß durch Diffusion die Dotierungsverunreinigung aus dem Silicid in das Siliciumsubstrat gelangt. Auf diese Weise wird ein Source/Drain-Bereich mit flachem Halbleiterübergang erhalten. Dieses Verfahren unterscheidet sich wesentlich von dem in Fig. 1 beschriebenen Verfahren, bei dem ein Source/Drain-Bereich vor dem Erzeugen des Sili­ cidfilms gebildet wird.
Nachfolgend wird unter Bezugnahme auf die Fig. 3A bis 3G ein konventio­ nelles Herstellungsverfahren für einen MOS-Transistor unter Anwendung eines SADS-Prozesses beschrieben.
Gemäß Fig. 3A wird zunächst ein sogenannter LOCOS-Prozeß ausgeführt, um einen Feldoxidfilm 32 zu erhalten, der ein Substrat 31 In einen aktiven Kanalbereich und in einen Einrichtungstrennbereich unterteilt. So dann werden ein Gateisolationsfilm 33 und anschließend auf diesem Film 33 ein Gate aus einem Polysiliciumfilm 34 in einem vorbestimmten Teil des Ka­ nalbereichs gebildet. In einem weiteren Verfahrensschritt werden zwei Abstandsstücke 35 hergestellt, die aus einem Isolationsfilm bestehen, der sich an den beiden Seitenwänden des Gates 34 und des Gateisolations­ films 33 befindet.
Die Fig. 3B bis 3E dienen zur Erläuterung der Herstellung eines Silicid­ films. Das Silicid wird dabei in ähnlicher Weise wie durch das in den Fig. 1B bis 1E beschriebene Verfahren gebildet. Zunächst wird auf die gemäß Fig. 3A erhaltene Struktur ein dünner Titanfilm 36 aufgebracht. Sodann erfolgt ein erster Wärmebehandlungsprozeß bei einer Temperatur von etwa 700°C, um einen Titansilicidfilm 37 mit C₄₉-Phase an der Grenzflä­ che zwischen dem Titanfilm 36 und dem Siliciumsubstrat 31 sowie einen anderen Titansilicidfilm 38 an der Grenzfläche zwischen dem Gate 34 und dem Titanfilm 36 zu erhalten.
Danach werden die nichtreagierten Teile des Titanfilms vollständig ent­ fernt, und zwar mit einer NH₄OH/H₂O₂-Lösung. Sodann erfolgt ein zwei­ ter Wärmebehandlungs- bzw. -temperungsprozeß bei höheren Temperatu­ ren, die nicht unterhalb von 800°C liegen. Hierdurch werden die Titansili­ cidfilme 37 und 38 mit C₄₉-Phase in Titansilicidfilme 37′ und 38′ mit C₅₄- Phase transformiert.
Gemäß Fig. 3F werden dann bei niedriger Beschleunigungsenergie von etwa 10 KeV Dotierungsionen mit einem gegenüber dem Substrat umge­ kehrten Leitungstyp in die Titansilicidfilme 37′ und 38′ implantiert. Bei­ spielsweise werden bei einem p-Typ-Substrat (NMOS) As⁺-Ionen implan­ tiert. Dagegen werden BF⁺-Ionen implantiert, wenn das Substrat vom n- Typ ist (PMOS).
Schließlich erfolgt gemäß Fig. 3G ein Wärmebehandlungs- bzw. -tempe­ rungsprozeß bei einer Temperatur von etwa 1000°C, so daß die in den Ti­ tansilicidfilm 37′ Implantierten Dotierstoffe in das Substrat 31 diffundie­ ren können.
Im Ergebnis wird ein Source/Drain-Bereich 39 mit flachem Übergang ent­ lang des Silicidfilms erhalten, wodurch die Herstellung des MOS-Transis­ tors im wesentlichen abgeschlossen ist.
Bei diesem SADS-Verfahren ist es erforderlich, daß unmittelbar nach der Ionenimplantation der Dotierstoff nur im Titansilicidfilm verteilt wird. Beim herkömmlichen Ionenimplantationsprozeß werden aber nur Be­ schleunigungsenergien verwendet, die nicht kleiner als 30 KeV sind. Ist jedoch die Ionenimplantationsenergie zu groß, so gelangt Dotierstoff bei der Ionenimplantation auch schon in das Siliciumsubstrat. Dies führt zu einer Vergrößerung des Leckstromes infolge des bei der Ionenimplantation auftretenden Auftreffeffekts (Knock-on-Effect).
Um den Leckstrom zu verhindern, ist ein Ionenimplantationsgerät erfor­ derlich, bei dem eine niedrige Beschleunigungsenergie von etwa 10 KeV eingestellt werden kann. Allerdings ist die Anwendung einer niedrigen Be­ schleunigungsenergie nachteilig im Hinblick auf Durchsatz und Sicher­ heit. Soll z. B. bei einer niedrigen Beschleunigungsenergie von etwa 10 KeV Dotierstoff nur im Titansilicidfilm verteilt werden, so muß das Substrat zunächst in einen amorphen Zustand überführt werden, wozu zuerst Dotierstoff, z. B. Ge⁺, in das Substrat implantiert wird.
Darüberhinaus ist es erforderlich, den Wärmebehandlungs- bzw. -tempe­ rungsprozeß zweimal durchzuführen, um unter Anwendung des SADS- Verfahrens zu einem Titansilicidfilm zu kommen, wodurch weitere Proble­ me entstehen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines MOS-Transistors mit einem dünnen Silicidfilm und einem einen fla­ chen Übergang aufweisenden Source/Drain-Bereich zu schaffen, das ein­ facher durchführbar ist und zu besseren Eigenschaften des hergestellten Transistors führt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patent­ anspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Das erfindungsgemäße Verfahren zu Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und dünnem Silicidfilm ist gekennzeichnet durch folgende Schritte:
  • - Durchführung eines Feldoxidationsprozesses zur Bildung eines als Einrichtungstrennung dienenden Feldoxidfilms auf einem vorbestimmten Teil eines Siliciumsubstrats;
  • - auf das Siliciumsubstrat werden der Reihe nach ein Isolationsfilm und darauf ein Polysilociumfilm aufgebracht, die anschließend struktu­ riert werden, um einen Gateisolationsfilm und ein Gate in einem vorbe­ stimmten Bereich auf dem Siliciumsubstrat zu erhalten, wobei die ande­ ren Bereiche des Siliciumsubstrats freiliegen;
  • - Bildung von Abstandsstücken aus einem Oxidfilm an den jeweiligen Seltenwänden des Gates;
  • - auf die so erhaltene Struktur wird ein dünner Titaniumnitridfilm aufgebracht;
  • - Durchführung eines schnellen Wärmebehandlungs- bzw. -tempe­ rungsprozesses zur Bildung von Titansilicidfilmen an der Grenzfläche zwi­ schen dem freiliegenden Substrat und dem Titaniumnitridfilm sowie an der Grenzfläche zwischen dem Gate und dem Titaniumnitridfilm sowie zur weiteren Bildung eines TixOyNz-Films an der Grenzfläche zwischen dem Feldoxidfilm und dem Titaniumnitridfilm sowie an der Grenzfläche zwi­ schen den Seitenwandstücken und dem Titaniumnitridfilm;
  • - Dotierungsionen eines gegenüber dem Siliciumsubstrat entgegenge­ setzten Leitungstyps werden in den Titaniumnitridfilm und den Titansili­ cidfilm implantiert;
  • - der Titaniumnitridfilm und der Titansilicidfilm, die den Dotierstoff enthalten, werden einem Wärmebehandlungs- bzw. -temperungsprozeß unterzogen, um im Siliciumsubstrat einen Source/Drain-Bereich mit fla­ chem Übergang zu bilden, wobei der Dotierstoff in das Siliciumsubstrat hineindiffundiert und
  • - es werden der verbleibende Titaniumnitridfilm und der TixOyNz- Film, nicht jedoch die Titansilicidfilme entfernt.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1A bis 1E Querschnittsdarstellungen zur Erläuterung eines konven­ tionellen MOS-Transistor mit dünnem Silicidfilm sowie einem Source/Drain-Bereich mit flachem Übergang;
Fig. 2 eine Querschnittsdarstellung zur Erläuterung der Bildung einer Metallbrücke, die beim konventionellen Herstellungsverfahren gemäß Fig. 1 entsteht;
Fig. 3A bis 3G Querschnittsdarstellungen zur Erläuterung eines konven­ tionellen Herstellungsprozesses für einen MOS-Transistor, bei dem ein Prozeß zum Einsatz kommt (SADS-Prozeß) bei dem Silicid als Diffusions­ quelle verwendet wird; und
Fig. 4A bis 4E Querschnittsdarstellungen zur Erläuterung eines erfin­ dungsgemäßen Herstellungsprozesses für einen MOS-Transistor, bei dem ein SADS-Prozeß zum Einsatz kommt.
Das erfindungsgemäß Herstellungsverfahren wird nachfolgend unter Be­ zugnahme auf die Fig. 4A bis 4E näher beschrieben. Diese Figuren zei­ gen ein Verfahren mit SADS-Prozeß zur Herstellung eines MOS-Transis­ tors mit dünnem Silicidfilm sowie einem Source/Drain-Bereich mit fla­ chem Übergang bzw. Halbleiterübergang.
Zunächst wird gemäß Fig. 4A ein Siliciumsubstrat 41 in einen Kanalbe­ reich und in einen Einrichtungstrennbereich unterteilt, und zwar durch einen Feldoxidfilm 42, der mit Hilfe eines LOCOS-Prozesses hergestellt wird. So dann wird im Zentralbereich des Kanalbereichs ein Gateisola­ tionsfilm 43 gebildet. In einem weiteren Schritt wird ein Gate 44 herge­ stellt, das auf dem Gateisolationsfilm 43 zu liegen kommt. Das Gate 44 be­ steht aus einem Polysiliciumfilm. Zwei Abstandsstücke 45, hergestellt durch Aufbringen eines Oxidfilms, befinden sich an den beiden Seiten­ wänden sowohl des Gateisolationsfilms 43 als auch des Gates 44.
Wie in Fig. 4B zu erkennen ist, wird auf die gesamte Oberfläche der ge­ mäß Fig. 4A erhaltenen Struktur ein dünner Titaniumnitridfilm 46 nie­ dergeschlagen bzw. aufgebracht, der einen Ti-Überschuß aufweist (TiNx mit 0 < x < 1). Dieser Titannitridfilm 46 wird durch einen reaktiven Sput­ terprozeß erzeugt.
Die Fig. 4C zeigt die Bildung von zwei Arten von Titansilicidfilmen 47 und 49. Zu diesem Zweck wird ein schneller Wärmetemperungsprozeß (nach­ folgend als RTA-Prozeß bezeichnet (rapid thermal annealing process)) aus­ geführt, und zwar bei Temperaturen von etwa 800°C sowie unter einer Stickstoff(N₂) - oder einer Ammoniak(NH₃) -Umgebung. Während des schnellen Wärmetemperungsprozesses tritt ein Phasentrennphänomen auf, das dazu führt, daß ein Titansilicidfilm 47 mit C₅₄-Phase, also ein Sa­ licidfilm in der Grenzfläche zwischen dem Substrat 41 und dem Titanium­ nitridfilm 46 erhalten wird, während ein Titansilicidfilm 49 mit C₅₄-Pha­ se, also ein Polycidfilm in der Grenzfläche zwischen dem Gate 44 und dem Titaniumnitridfilm 46 erhalten wird.
Während sich die Filme mit C₅₄-Phase bilden, bildet sich darüber hinaus auch ein TixOyNz-Film 48 in der Grenzfläche zwischen dem Feldoxidfilm 42 und dem Titaniumnitridfilm 46 sowie im Bereich zwischen den aus ei­ nem Oxidfilm bestehenden Seitenwandstücken 45 und dem Titaniumni­ tridfilm 46 infolge der größeren Oxidationsenergie des Titans. Genauer ge­ sagt ist die Oxidationsenergie des Titans größer als die des Siliciumoxids (SiO₂).
Der sich infolge der Phasentrennung ergebende Titansilicidfilm 47 be­ stimmt sich durch den x-Wert des dünnen Titaniumnitridfilms (TiNx) 46. Nimmt der Wert von x zu, wird er also größer, so steigt auch die Dicke des TiSi-Films. Beträgt beispielsweise der Wert x = 0,3, so liegt das Dickenver­ hältnis zwischen dem TiN-Film und dem TiSi₂-Film bei etwa 1 : 1. Aus die­ sem Grunde verbleibt der gesamte Dotierstoff innerhalb des dünnen Titan­ silicidfilms 47, auch wenn der Ionenimplantationsprozeß bei einer Be­ schleunigungsenergie erfolgt, die nicht kleiner als 30 KeV ist. Das hat zur Folge, daß nach Durchführung der Ionenimplantation die Diffusion des Dotierstoffes in das Substrat hinein bei entsprechender thermischer Wär­ mebehandlung bzw. Temperung nicht die elektrischen Eigenschaften der gebildeten Einrichtung beeinflußt.
Im Gegensatz zum konventionellen Verfahren werden bei dem erfindungs­ gemäßen Verfahren auch keine Metallbrücken erhalten, obwohl der RTA- Prozeß bei hoher Temperatur von etwa 800°C ausgeführt wird. Wie bereits erwähnt, bildet sich während der Phasentrennung auch der Oxidfilm 48 an der Grenzfläche zwischen dem Titaniumnitridfilm 46 und den Seitenwand­ stücken 45 während der thermischen Wärmebehandlung bei hoher Tem­ peratur, so daß sich der Titansilicidfilm 47 nur auf dem Siliciumsubstrat 41 ausbilden kann. Die Bildung einer Metallbrücke auf den Seitenwand­ stücken 45 wird verhindert.
Die Fig. 4D zeigt, wie ein Source/Drain-Beteich 51 mit flachem Übergang hergestellt wird. Zu diesem Zweck wird Dotierstoff mit einem Leitungstyp, der entgegengesetzt zum Leitungstyp des Siliciumsubstrats 41 ist, in die gesamte Oberfläche der so erhaltenen Struktur implantiert, wie die Pfeile erkennen lassen. Anschließend erfolgt eine thermische Behandlung bzw. Temperung, so daß der implantierte Dotierstoff in das Substrat 41 hinein­ diffundiert. Dadurch bildet sich der Source/Drain-Bereich 51 mit flachem Übergang.
Anschließend werden gemäß Fig. 4E der verbleibende Titaniumnitridfilm 46 und der TixOyNz-Film 48, nicht aber die Titansilicidfilme 47 und 49, entfernt, und zwar mit Hilfe einer NH₄OH/H₂O₂-Lösung oder einer ande­ ren sauren Lösung, um einen MOS-Transistor mit einem dünnen Silicid­ film und einem einen flachen Übergang aufweisenden Source/Drain- Bereich zu erhalten. In Übereinstimmung mit der Erfindung wird vorteil­ haft von der Phasentrennung des Ti-überschüssigen Titaniumnitridfilms Gebrauch gemacht, um den dünnen Silicidfilm bei Durchführung nur ei­ nes einzigen Metallwärmebehandlungsprozesses zu erhalten. Dies verein­ facht das Herstellungsverfahren nach der Erfindung gegenüber dem kon­ ventionellen Verfahren erheblich, da dort zweimal ein Wärmebehandlung­ sprozeß durchgeführt werden muß.
Zusätzlich wird bei der Erfindung der Verbrauch an Source/Drain-Be­ reich minimiert. Der Titansilicidfilm eignet sich zur Bildung eines flachen Übergangs und ferner dazu, ein Ansteigen des Kontaktwiderstandes zu verhindern.
Bessere Eigenschaften der Einrichtung werden auch dadurch erhalten, daß sich keine Metallbrücken mehr ausbilden können. Dies liegt an der Ausnutzung des Phasentrennphänomens, durch das die Bildung von Me­ tallbrücken auch dann verhindert wird, wenn ein thermischer Wärmebe­ handlungs- bzw. -temperungsprozeß bei hoher Temperatur durchgeführt wird.
Andererseits erfolgt die Bildung des Source/Drain-Bereichs bzw. die da­ mit zusammenhängende Ionenimplantation bei einer nicht unterhalb von 30 KeV liegenden Beschleunigungsenergie sowie unter Einsatz eines her­ kömmlichen Ionenimplantationsgerätes, so daß sich weitere Vorteile ge­ genüber dem konventionellen Verfahren ergeben, insbesondere hinsicht­ lich des parasitären Widerstandes, z. B. des Flächenwiderstandes des Halbleiterüberganges, sowie hinsichtlich der elektrischen bzw. Einrich­ tungseigenschaften.

Claims (7)

1. Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufwelsenden Source/Drain-Betelch sowie einem dün­ nen Silicidfilm, gekennzeichnet durch folgende Schritte:
  • - Durchführung eines Feldoxidationsprozesses zur Bildung eines als Einrichtungstrennung dienenden Feldoxidfilms (42) auf einem vorbe­ stimmten Teil eines Siliciumsubstrats (41)
  • - auf das Siliciumsubstrat (41) werden der Reihe nach ein Isolations­ film und darauf ein Polysiliciumfilm aufgebracht, die anschließend struk­ turiert werden, um einen Gateisolationsfilm (43) und ein Gate (44) in ei­ nem vorbestimmten Bereich auf dem Siliciumsubstrat (41) zu erhalten, wobei die anderen Bereiche des Siliciumsubstrats (41) freiliegen;
  • - Bildung von Abstandsstücken (45) aus einem Oxidfilm an den jeweili­ gen Seitenwänden des Gates (44);
  • - auf die so erhaltene Struktur wird ein dünner Titaniumnitridfilm (46) aufgebracht;
  • - Durchführung eines schnellen Wärmebehandlungs- bzw. tempe­ rungsprozesses zur Bildung von Titansilicidfilmen (47, 49) an der Grenz­ fläche zwischen dem freiliegenden Substrat (41) und dem Titaniumnitrid­ film (46) sowie an der Grenzfläche zwischen dem Gate (44) und dem Titani­ umnitridfilm (46), sowie zur weiteren Bildung eines TixOyNz-Films (48) an der Grenzfläche zwischen dem Feldoxidfilm (42) und dem Titaniumnitrid­ film (46) sowie an der Grenzfläche zwischen den Seitenwandstücken (45) und dem Titaniumnitridfilm (46);
  • - Dotierungsionen eines gegenüber dem Substrat (41) entgegengesetz­ ten Leitungstyp werden in den Titaniumnitridfilm (46) und den Titansili­ cidfilm (47, 49) implantiert;
  • - der Titaniumnitridfilm (46) und der Titansilicidfilm (47, 49), die den Dotierstoff enthalten, werden einem Wärmebehandlungs- bzw. -tempe­ rungsprozeß unterzogen, um im Siliziumsubstrat (41) einen Source/Drain-Bereich mit flachem Übergang zu bilden, wobei der Dotier­ stoff in das Siliziumsubstrat (41) hineindiffundiert und
  • - es werden der verbleibende Titaniumnitridfilm (46) und der TixOyNz Film (48), nicht jedoch die Titansilicidfilme (47, 49), entfernt.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß der Tita­ niumnitridfilm (46) einen Überschuß an Ti aufweist und folgender Formel genügt: TiNx mit x zwischen 0 und 1.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Tita­ niumnitridfilm (46) durch einen reaktiven Sputterprozeß aufgebracht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der schnelle Wärmebehandlungs- bzw. -temperungsprozeß bei einer Tempe­ ratur von etwa 800°C ausgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der schnelle Wärmebehandlungs- bzw. -temperungsprozeß in einer Ammoni­ akumgebung oder einer Stickstoffumgebung ausgeführt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Do­ tierungsionen mit einem gewöhnlichen bzw. gemeinsamen Ionenimplan­ tationsgerät bei einer Beschleunigungsenergie von nicht weniger als 30 KeV implantiert werden.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der ver­ bleibende Titaniumnitridfilm (46) und der TixOyNz-Film (48) entfernt wer­ den, und zwar durch Auswahl eines Lösungsmittels, das zu einer eine NH₄OH/H₂O₂-Lösung enthaltenden Gruppe gehört, oder durch Auswahl anderer saurer Lösungen.
DE4406849A 1993-12-16 1994-03-02 Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht Expired - Fee Related DE4406849C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028018A KR0135163B1 (ko) 1993-12-16 1993-12-16 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
DE4406849A1 true DE4406849A1 (de) 1995-06-22
DE4406849C2 DE4406849C2 (de) 1996-02-01

Family

ID=19371247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4406849A Expired - Fee Related DE4406849C2 (de) 1993-12-16 1994-03-02 Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht

Country Status (4)

Country Link
US (1) US5607884A (de)
JP (1) JP2819240B2 (de)
KR (1) KR0135163B1 (de)
DE (1) DE4406849C2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
US5648673A (en) * 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
JP2785772B2 (ja) * 1995-11-20 1998-08-13 日本電気株式会社 半導体装置の製造方法
TW353206B (en) * 1997-05-17 1999-02-21 United Microelectronics Corp Process for producing self-aligned salicide having high temperature stability
US5953614A (en) * 1997-10-09 1999-09-14 Lsi Logic Corporation Process for forming self-aligned metal silicide contacts for MOS structure using single silicide-forming step
US6242330B1 (en) * 1997-12-19 2001-06-05 Advanced Micro Devices, Inc. Process for breaking silicide stringers extending between silicide areas of different active regions
KR100510472B1 (ko) * 1998-06-30 2005-10-25 삼성전자주식회사 반도체소자에서의 얕은 접합 형성방법
US6297115B1 (en) 1998-11-06 2001-10-02 Advanced Micro Devices, Inc. Cmos processs with low thermal budget
US6180476B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions
US6225173B1 (en) 1998-11-06 2001-05-01 Advanced Micro Devices, Inc. Recessed channel structure for manufacturing shallow source/drain extensions
US6200869B1 (en) 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
US6165858A (en) * 1998-11-25 2000-12-26 Advanced Micro Devices Enhanced silicidation formation for high speed MOS device by junction grading with dual implant dopant species
KR100329769B1 (ko) 1998-12-22 2002-07-18 박종섭 티타늄폴리사이드게이트전극형성방법
US6265291B1 (en) 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
US6191052B1 (en) 1999-01-25 2001-02-20 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a screen oxide formed by poly re-oxidation in a nitrogen containing atmosphere
US6492249B2 (en) 1999-05-03 2002-12-10 Advanced Micro Devices, Inc. High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric
US6271132B1 (en) 1999-05-03 2001-08-07 Advanced Micro Devices, Inc. Self-aligned source and drain extensions fabricated in a damascene contact and gate process
US6291278B1 (en) 1999-05-03 2001-09-18 Advanced Micro Devices, Inc. Method of forming transistors with self aligned damascene gate contact
US6194748B1 (en) 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
US6265293B1 (en) 1999-08-27 2001-07-24 Advanced Micro Devices, Inc. CMOS transistors fabricated in optimized RTA scheme
US6403433B1 (en) 1999-09-16 2002-06-11 Advanced Micro Devices, Inc. Source/drain doping technique for ultra-thin-body SOI MOS transistors
US6465315B1 (en) 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
US7019363B1 (en) 2000-01-04 2006-03-28 Advanced Micro Devices, Inc. MOS transistor with asymmetrical source/drain extensions
US6333244B1 (en) 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
US6372589B1 (en) 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
US6420218B1 (en) 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6361874B1 (en) 2000-06-20 2002-03-26 Advanced Micro Devices, Inc. Dual amorphization process optimized to reduce gate line over-melt
US6399450B1 (en) 2000-07-05 2002-06-04 Advanced Micro Devices, Inc. Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions
US6630386B1 (en) 2000-07-18 2003-10-07 Advanced Micro Devices, Inc CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6472282B1 (en) 2000-08-15 2002-10-29 Advanced Micro Devices, Inc. Self-amorphized regions for transistors
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6495437B1 (en) 2001-02-09 2002-12-17 Advanced Micro Devices, Inc. Low temperature process to locally form high-k gate dielectrics
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6551885B1 (en) 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
US6420776B1 (en) 2001-03-01 2002-07-16 Amkor Technology, Inc. Structure including electronic components singulated using laser cutting
US6451701B1 (en) 2001-11-14 2002-09-17 Taiwan Semiconductor Manufacturing Company Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
US7018888B2 (en) * 2004-07-30 2006-03-28 Texas Instruments Incorporated Method for manufacturing improved sidewall structures for use in semiconductor devices
US20060240666A1 (en) * 2005-04-20 2006-10-26 Chao-Ching Hsieh Method of forming silicide

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069213B2 (ja) * 1985-09-30 1994-02-02 株式会社東芝 半導体装置の製造方法
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
US5268317A (en) * 1991-11-12 1993-12-07 Siemens Aktiengesellschaft Method of forming shallow junctions in field effect transistors
US5413957A (en) * 1994-01-24 1995-05-09 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.Electrochem.Soc., Vol. 139, No. 1, Jan. 1992, S. 196-206 *

Also Published As

Publication number Publication date
DE4406849C2 (de) 1996-02-01
KR950021525A (ko) 1995-07-26
JPH07202195A (ja) 1995-08-04
JP2819240B2 (ja) 1998-10-30
KR0135163B1 (ko) 1998-04-22
US5607884A (en) 1997-03-04

Similar Documents

Publication Publication Date Title
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006009225B4 (de) Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE112011101378B4 (de) Epitaxie von Delta-Monoschicht-Dotierstoffen für eingebettetes Source/Drain-Silicid
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
EP0482232B1 (de) Verfahren zur Herstellung einer dotierten Polyzidschicht auf einem Halbleitersubstrat
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10025217A1 (de) Halbleitereinrichtung
DE19646927A1 (de) Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE69837022T2 (de) Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001