DE4423068C1 - Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung - Google Patents

Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung

Info

Publication number
DE4423068C1
DE4423068C1 DE4423068A DE4423068A DE4423068C1 DE 4423068 C1 DE4423068 C1 DE 4423068C1 DE 4423068 A DE4423068 A DE 4423068A DE 4423068 A DE4423068 A DE 4423068A DE 4423068 C1 DE4423068 C1 DE 4423068C1
Authority
DE
Germany
Prior art keywords
field effect
effect transistors
trenches
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4423068A
Other languages
English (en)
Inventor
Werner Dr Loose
Jacek Dr Korec
Ekkehard Niemann
Alfred Boos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE4423068A priority Critical patent/DE4423068C1/de
Priority to US08/612,906 priority patent/US5747831A/en
Priority to DE59506721T priority patent/DE59506721D1/de
Priority to JP50365796A priority patent/JP3338058B2/ja
Priority to PCT/EP1995/002496 priority patent/WO1996001500A1/de
Priority to EP95925771A priority patent/EP0715771B1/de
Application granted granted Critical
Publication of DE4423068C1 publication Critical patent/DE4423068C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Description

Die Erfindung betrifft Feldeffekt-Transistoren aus SiC nach dem Ober­ begriff des Anspruchs 1 und ein Verfahren zu ihrer Herstellung.
Für hohe Spannung hat sich SiC wegen seiner großen Bandlücke ange­ boten und es sind verschiedene Vorschläge zur Realisierung von Feld­ effekt-Transistoren für hohe Spannungen gemacht worden.
In der Siliziumtechnologie ist es aus dem Buch von B. Jayant Baliga: "Modern Power Devices", N.Y. 1987, bekannt, die dort beschriebene "Surface-Gate Technology" zu benutzen. Um die Gate-Regionen von Lei­ stungs-JFETs herzustellen, ist es nicht besonders günstig, die Planar­ technik zu verwenden. Unabhängig davon, ob man die Silizium- oder die SiC-Technik verwendet, führt eine nicht deckungsgenaue Anordnung der Masken zu Kurzschlüssen, wenn die üblichen Dimensionen der Bauele­ mente verwendet werden. Um dennoch die für eine gute Sperrfähigkeit notwendigen kleinen Abmessungen der Bauelemente zu erhalten, wird in dem o. a. Buch vorgeschlagen, das Gate zu versenken. Wie leicht einzu­ sehen ist, hat diese Anordnung des Gate-Kontakts in einem vertikalen Graben, in dessen Wände Bor eindiffundiert, technologische Vorteile. Insbesondere wird das Anbringen des Gate-Kontakts durch Metallisieren dadurch erleichtert, daß sich das Metall an den Wänden kaum nieder­ schlägt und dadurch ein separater Maskierungsschritt eingespart wird.
Es ist nun natürlich wünschenswert, diese Technik auch auf das Mate­ rial SiC zu übertragen. Dem stehen aber verschiedene Schwierigkeiten entgegen.
  • 1. Die Eindiffusion des Dotierstoffes ist nicht möglich, da bei den üblichen Prozeßtemperaturen in SiC praktisch keine Diffusion stattfindet.
  • 2. Da in SiC eine höhere kritische Feldstärke möglich ist, kann man die Strukturen um den Faktor 5-10 verkleinern. Eine entspre­ chende laterale Skalierung führt an die Grenze der Maskentechnik. Wenn die geometrische Kanal breite nicht entsprechend verkleinert werden kann, verschlechtert sich das Abschnürverhalten.
Der Erfindung liegt die Aufgabe zugrunde, bei Feldeffekt-Transistoren der eingangs genannten Art eine Struktur anzugeben, bei welcher ein ausreichendes Abschnürverhalten in der Kanalzone durch eine möglichst kleine Gatespannung erreicht werden kann.
Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 aufge­ führten Merkmale gelöst.
Weiterbildungen der Erfindung und ein Verfahren zur Herstellung von erfindungsgemäßen Feldeffekt-Transistoren sind in den Unteransprüchen aufgeführt.
Das Wesen der Erfindung besteht darin, daß die Bauelemente nicht mehr streifenförmige Struktur aufweisen, sondern rotationssymmetrisch aufge­ baut sind. Dadurch kann die Abschnürung des Kanals von allen Seiten des ringförmigen Gate-Kontakts auf dem Grabenboden und von den Sei­ tenwänden aus erfolgen. Weil Eindiffusion nicht möglich ist, wird die Dotierung vorzugsweise mittels Ionenimplantation durchgeführt. Dies wird besonders leicht, wenn das mesaförmige Bauelement schräge Sei­ tenwände aufweist. Aufgrund der schrägen Seitenwände ist die Dotie­ rung mit Bor oder anderen dreiwertigen Dotierstoffen durch Ionenim­ plantation leicht möglich. Die mesaförmigen Bauelemente werden zum Er­ zielen großer Leistungen parallel geschaltet. Die Gate-Kontakte werden in den Gräben geführt, die Source-Kontaktierung erfolgt auf der Ober­ seite der Siliziumscheibe und der Drain-Anschluß ist auf der Unterseite angebracht.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert.
Dabei zeigt:
Fig. 1 eine Ausführungsform der Bauelemente in Draufsicht;
Fig. 2 das Herstellungsverfahren in verschiedenen Phasen;
Fig. 3 eine vereinfachte Struktur des Einzelbauelementes für Simulationsrechnungen und
Fig. 4 Ergebnisse von Simulationsrechnungen für zwei verschiedene Geometrien.
Bei einer bevorzugten Ausführungsform der Erfindung, wie sie bei­ spielsweise in der Fig. 1 in einem Zwischenstadium schematisch dargestellt ist, sind die Bauelemente sechseckig und haben beispielsweise einen Durchmesser von etwa 6 µm. Der Source-Kontakt 1 ist erhaben, die Seitenwände 2 des ringförmigen Grabens sind schräg. Die Gate-Kontakte 4 auf dem Boden des Grabens 3 umgeben die einzelnen Bauelemente und verbinden sie gleichzeitig.
Die Herstellung des JFET mittels eines selbstjustierenden Einmasken- Prozesses wird anhand der Fig. 2 näher erläutert. Dieses Verfahren stellt ein bevorzugtes Beispiel dar; die grundlegenden Prozesse können aber auch in anderer Weise leicht abgewandelt durchgeführt werden, beispielsweise indem als Substrat D eine SiC- oder Siliziumscheibe ver­ wendet wird.
Der Herstellungsprozeß zerfällt in acht einzelne Schritte a bis h. Eine Epi-Schicht A aus SiC, mit einer Dicke von ca. 20 µm wird mit einer Dotierung von 10¹⁶ cm-3 auf dem Substrat D abgeschieden. Dieses Sub­ strat besteht vorzugsweise aus einer 200-300 µm dicken SiC-Scheibe und ist mit einem Donator von 10¹⁸ cm-3 dotiert. Die daran angrenzende Unterseite der SiC-Schicht wird metallisiert und bildet die Drain- Elektrode (nicht dargestellt).
Die Schicht B ist eine n⁺-dotierte Zone, die in-situ aufgewachsen ist oder ionenimplantiert ist (N = 10¹⁸ cm-3).
Fig. 2a zeigt eine Oxidmaske C, welche anschließend aufgebracht wird und welche an diesem Beispiel eine Steg breite von ca. 2 µm aufweist, 1 µm dick ist und beispielsweise aus SiO₂ besteht. In Teil b der Fig. 2 wird der nächste Schritt dargestellt. Zunächst wird das SiO₂ strukturiert, welches naßchemisch mit leichter Unterätzung der Oxidmaske C erfolgt. Im nächsten Schritt wird ein sog. RIE-Prozeß der schrägen Gräben mittels einer Gasmischung durchgeführt. Die Gasmischung besteht aus Cl₂/SiCl₄/O₂Ar oder N₂ anstelle von Ar. Die Konzentrationen sind in der Reihenfolge der Aufzählung: 40/20/4,2/10 sccm. Die Tiefe des Grabens beträgt ca. 4 bis 5 µm. Sie ist damit etwa doppelt so groß wie der Durchmesser.
Teil c der Fig. 2 zeigt die p⁺-Ionenimplantation. Diese wird beispiels­ weise mit Al, B oder einem anderen dreiwertigen Element durchgeführt. Die Tiefe beträgt ca. 0,5 µm und wird durch Mehrfachimplantation mit Energien E < 500 keV erreicht. Die Implantation kann von oben, d. h. senkrecht zu der Oberfläche der Siliziumscheibe oder schräg und unter fortwährender Rotation erfolgen. Dabei entsteht im Bereich der Graben­ wand der dotierte Bereich 2 und im Bereich des Bodens der Bereich 3.
Im Teil d der Fig. 2 wird die Metallisierung der Gate-Kontakte 4 gezeigt. Sie werden durch Aufsputtern von z. B. Ti, Ni, NiCr oder anderen Metallisierungssystemen hergestellt. Die Herstellung von Schottky- Kontakten geschieht einfach dadurch, daß der Bereich 2 nicht dotiert wird.
In Fig. 2e ist das Ergebnis des sog. Lift-off-Prozesses dargestellt. Dabei wird auch die dünne Metallschicht an den Grabenwänden weggeätzt, evtl. auch mit einem zusätzlichen Ätzprozeß.
Das Auffüllen der Gräben mit einem Isolator 5 wird in der nächsten Fig. 2f dargestellt. Für dieses Auffüllen verwendet man üblicherweise ein CVD-SiO₂.
In der Fig. 2g ist die Scheibe nach dem mechanischen Polieren der Oberfläche des Oxids 5 dargestellt, wobei ein natürlicher Polierstop durch die große Härte des SiC gegeben ist. Um die metallische Kontak­ tierung des nächsten Schrittes vorzubereiten, ist evtl. ein Ätzvorgang als Zwischenschritt einzufügen. Wenn die Oxidschicht einigermaßen eben ist und über die für den Kontakt dotierte Schicht 1 nicht wesentlich hinausragt, ist auch ein Verfahren ohne Politur, allein durch Atzung möglich. Diese Schicht 1 besteht aus Inseln, welche durch Strukturierung aus der Schicht B entstehen.
Als letzten Schritt wird man eine ganzflächige metallische Beschichtung vornehmen, um den Source-Kontakt 6 herzustellen.
Eine großflächige Parallelschaltung der Elementarbauelemente läßt sich beispielsweise in einer hexagonalen Struktur erreichen, wie sie in Fig. 1 dargestellt ist. Die Gate-Kontakte 4 in den Gräben sind hier als dünne Linien angedeutet und werden dabei nach außen und dort auf Kontakt­ bahnen geführt. Die Source-Kontaktierung erfolgt ganzflächig auf der Oberseite der Halbleiterscheiben, während der dritte Anschluß (Drain- Anschluß) auf der Unterseite der Halbleiterscheibe vorgesehen ist.
Zur Optimierung der verschiedenen Parameter wurde eine Computersi­ mulation für eine maximale Sperrspannung von 2 kV durchgeführt. Die elektrischen Kennlinien des in Fig. 3 dargestellten Elementarbauelements wurden mit Hilfe einer Computersimulation ermittelt. Die bei einer rota­ tionssymmetrischen Auslegung erheblich verbesserten Abschnüreigen­ schaften sind in Fig. 4 belegt. Eine Sperrspannung von 1900 V kann bei einer Gatespannung von -10 V in der rotationssymmetrischen Struktur erhalten werden. Wie im linken Teil der Fig. 4 für streifenförmige Geo­ metrie dargestellt ist, gelingt dies selbst bei einer Gatespannung von -32 V nicht.
Für Drainspannungen UD < 3 V liest man aus den Simulationen einen On-Widerstand von Ron = 0,013 Ωcm² ab, der damit um einen Faktor von ca. 100 kleiner ist als bei einem Si-Bauelement gleicher Sperrfähigkeit. Legt man eine maximale Leistungsdichte von 100-200 W/cm² zugrunde, so ergeben sich daraus maximale Stromdichten im Bereich von 130 bis 180 A/cm².

Claims (20)

1. Feldeffekt-Transistoren aus SiC mit einem Source-, einem Gate- und einem Drain-Kontakt, dadurch gekennzeichnet, daß die Source-Kontakte (1) auf der Oberfläche der Halbleiter­ scheibe angeordnet sind, daß die Drain-Kontakte auf der Unter­ seite der Halbleiterscheibe angeordnet sind, daß die Gate-Kontakte (4) in grabenförmigen Strukturen angeordnet sind, daß die gra­ benförmigen Strukturen die Source-Elektroden der Feldeffekt- Transistoren ringförmig umgeben und daß die Gate-Kontakte (4) auf dem Boden der Gräben miteinander verbunden sind.
2. Feldeffekt-Transistoren nach Anspruch 1, dadurch gekennzeichnet, daß die Gräben Seitenwände (2) aufweisen, welche einen Winkel mit der Horizontalen von 60 bis 90° einschließen.
3. Feldeffekt-Transistoren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Seitenwände (2) der Gräben mit der Horizontalen einen Winkel von 70 bis 85° einschließen.
4. Feldeffekt-Transistoren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke der Schicht (A) zwischen Drain (D) und Source (6) 3 bis 1000 µm beträgt.
5. Feldeffekt-Transistoren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Dicke der Schicht (A) zwischen Source (6) und Drain (D) 3 bis 25 µm beträgt.
6. Feldeffekt-Transistoren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Dicke der Schicht (A) zwischen Source (6) und Drain (D) 3 bis 100 µm beträgt.
7. Feldeffekt-Transistoren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Tiefe des Grabens 2 bis 10 µm beträgt.
8. Feldeffekt-Transistoren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Tiefe des Grabens 4 bis 8 µm beträgt.
9. Verfahren zum Herstellen von Feldeffekt-Transistoren aus SiC mit Source-, Drain- und Gate-Kontakten, wobei die Gate-Bereiche in Gräben angeordnet sind, nach Anspruch 1, dadurch gekennzeichnet, daß auf einem niederohmigen Substrat, an dessen Unterseite eine Drain-Elektrode angeordnet wird, eine epitaxiale Schicht aus SiC abgeschieden wird, daß auf der Oberfläche dieser Schicht eine n+- Zone (B) hergestellt wird, daß auf dieser Schicht mit Hilfe einer Maskentechnik von Gräben umgebene inselförmige Bereiche (1) herausgeätzt werden, daß der Gate-Kontakt (4) durch Me­ tallisierung hergestellt wird, daß die Maske (C) entfernt wird, daß die Gräben durch einen Isolator (5) aufgefüllt werden, daß durch Polieren und/oder Ätzen die Kontaktierung der Sources vorbereitet wird und daß schließlich der Source-Kontakt (6) aufgebracht wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Grabenwände (2) durch p⁺-Ionenimplantation dotiert werden.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß eine Maske (C) aufgebracht wird, welche durch eine Strukturbreite von 0,5 bis 3 µm charakterisiert wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die Maske (C) aus einem Isolator besteht, welcher aus Si, O und/oder N hergestellt wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Maske (C) naßchemisch geätzt und leicht unterätzt wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Gräben mittels einer Gasmischung aus Cl₂/SiCl₄/O₂Ar oder N₂ anstelle von Argon mittels eines sogenannten RIE- Prozesses hergestellt werden, wobei Konzentrationen der Gase 40/20/4,2/10 sccm in der Reihenfolge der Aufzählung betragen.
15. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der Ätzprozeß so lange durchgeführt wird, bis die Tiefe des Grabens 2-10 µm und die Breite etwa 3-10 µm beträgt.
16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, daß eine Implantation mit einem dreiwertigen Element mit Energien E < 2 MeV durchgeführt wird, wobei die Ionen von oben auf die Siliziumkarbidoberfläche auftreffen.
17. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß bei schrägem Einfall der Ionen die Halbleiterscheibe rotiert, so daß im Bereich der Grabenwände gleichmäßig dotierte Bereiche (2) entstehen.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß mit einem zusätzlichen Ätzprozeß die durch Metallisierung der Gate-Kontakte entstehende dünne Metallschicht an den Grabenwänden weggeätzt wird.
19. Verfahren nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß die Gräben durch CVD-SiO₂ aufgefüllt werden.
20. Verfahren nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß die Maske so strukturiert wird, daß eine hexagonale Struktur der Source-Kontakte und Gräben entsteht.
DE4423068A 1994-07-01 1994-07-01 Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung Expired - Lifetime DE4423068C1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE4423068A DE4423068C1 (de) 1994-07-01 1994-07-01 Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
US08/612,906 US5747831A (en) 1994-07-01 1995-06-27 SIC field-effect transistor array with ring type trenches and method of producing them
DE59506721T DE59506721D1 (de) 1994-07-01 1995-06-27 FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG
JP50365796A JP3338058B2 (ja) 1994-07-01 1995-06-27 ＳｉＣ製電界効果トランジスタの製造方法
PCT/EP1995/002496 WO1996001500A1 (de) 1994-07-01 1995-06-27 FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG
EP95925771A EP0715771B1 (de) 1994-07-01 1995-06-27 FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4423068A DE4423068C1 (de) 1994-07-01 1994-07-01 Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
DE4423068C1 true DE4423068C1 (de) 1995-08-17

Family

ID=6521994

Family Applications (2)

Application Number Title Priority Date Filing Date
DE4423068A Expired - Lifetime DE4423068C1 (de) 1994-07-01 1994-07-01 Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
DE59506721T Expired - Lifetime DE59506721D1 (de) 1994-07-01 1995-06-27 FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59506721T Expired - Lifetime DE59506721D1 (de) 1994-07-01 1995-06-27 FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG

Country Status (5)

Country Link
US (1) US5747831A (de)
EP (1) EP0715771B1 (de)
JP (1) JP3338058B2 (de)
DE (2) DE4423068C1 (de)
WO (1) WO1996001500A1 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US5903020A (en) * 1997-06-18 1999-05-11 Northrop Grumman Corporation Silicon carbide static induction transistor structure
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP4320810B2 (ja) * 1998-11-30 2009-08-26 株式会社デンソー 炭化珪素半導体装置の製造方法
GB9928285D0 (en) * 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
DE60134581D1 (de) * 2000-04-07 2008-08-07 Hoya Corp Verfahren zur Herstellung von Siliziumkarbideinkristall
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US20060260956A1 (en) * 2005-05-23 2006-11-23 Bausch & Lomb Incorporated Methods for preventing or reducing interaction between packaging materials and polymeric articles contained therein
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP4939797B2 (ja) * 2005-11-01 2012-05-30 ルネサスエレクトロニクス株式会社 スイッチング半導体装置
US7808029B2 (en) * 2006-04-26 2010-10-05 Siliconix Technology C.V. Mask structure for manufacture of trench type semiconductor device
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
US7994548B2 (en) * 2008-05-08 2011-08-09 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7800196B2 (en) * 2008-09-30 2010-09-21 Northrop Grumman Systems Corporation Semiconductor structure with an electric field stop layer for improved edge termination capability
NZ592399A (en) * 2008-11-05 2013-12-20 Power Integrations Inc Vertical junction field effect transistors having sloped sidewalls and methods of making
US20110049532A1 (en) * 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor
EP2510539A4 (de) * 2009-12-08 2013-07-31 Ss Sc Ip Llc Verfahren zur herstellung von halbleitervorrichtungen mit implantierten seitenwänden und in diesem verfahren hergestellte vorrichtungen
JP5665361B2 (ja) * 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
EP2577735A4 (de) * 2010-05-25 2014-07-02 Power Integrations Inc Selbstausrichtende halbleiterbauelemente mit reduzierter gate-source-leckage unter umgekehrter vorspannung sowie herstellungsverfahren dafür
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor
JP5546474B2 (ja) * 2011-02-10 2014-07-09 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5852863B2 (ja) * 2011-11-28 2016-02-03 株式会社日立製作所 ４ｈ−ＳｉＣ半導体素子及び半導体装置
JP6138619B2 (ja) * 2013-07-30 2017-05-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262296A (en) * 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4947218A (en) * 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
JPH01196873A (ja) * 1988-02-02 1989-08-08 Sharp Corp 炭化珪素半導体装置
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
DE4310345C2 (de) * 1993-03-31 1995-07-27 Daimler Benz Ag Verfahren zum Trockenätzen von SiC
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
JP4021015B2 (ja) * 1997-09-19 2007-12-12 内橋エステック株式会社 温度ヒュ−ズにおける可溶合金エレメントとリ−ド線との接合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BALIGA, B. Jayant: Modern Power Devices, N.Y., (1987) *

Also Published As

Publication number Publication date
JP3338058B2 (ja) 2002-10-28
DE59506721D1 (de) 1999-10-07
US5747831A (en) 1998-05-05
WO1996001500A1 (de) 1996-01-18
EP0715771A1 (de) 1996-06-12
EP0715771B1 (de) 1999-09-01
JPH09504656A (ja) 1997-05-06

Similar Documents

Publication Publication Date Title
DE4423068C1 (de) Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE19843959B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
DE3131727C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2455730B2 (de) Feldeffekt-Transistor
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE2523307C2 (de) Halbleiterbauelement
DE102013010245A1 (de) Halbleitervorrichtung
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE19739547A1 (de) Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung
DE2646308B2 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2937261A1 (de) Mos-feldeffekttransistor

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70327 STUTTGART, DE

8327 Change in the person/name/address of the patent owner

Owner name: DAIMLER AG, 70327 STUTTGART, DE

8327 Change in the person/name/address of the patent owner

Owner name: CREE, INC., DURHAM, N.C., US

8328 Change in the person/name/address of the agent

Representative=s name: KLUIN, J., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 405

R071 Expiry of right