DE4423186C2 - Verfahren zum Betreiben einer automatischen Testeinrichtung sowie automatische Testeinrichtung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Betreiben einer auto­ matischen Testeinrichtung für Halbleiterschaltungen mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen sowie eine automatische Testeinrichtung selbst. Insbesondere handelt es sich um das Testen und Prüfen integrierter Schaltungen (IC), speziell Großintegrationsschaltung (VLSI).

Es sind bereits automatische Testeinrichtungen (ATE) zum Prüfen von VLSI-Chips bekannt, die elektrische Impulsgruppen oder -bursts an gewisse Anschlüsse liefern und resultierende Aus­ gangssignale mit vorgegebenen Standards oder Normen verglei­ chen. Ferner ist es bekannt, Galliumarsenid-Chips für analoge automatische Prüfgeräte (ATE) der hier interessierenden Art zu verwenden, z. B. in Treiber- und Vergleicherschaltungen.

In der Siliziumtechnik ist es bekannt, Treiberflanken dadurch zu positionieren, daß man die in betimmten Zeitgeneratoren er­ zeugten Verzögerungen von Periode zu Periode innerhalb einer Impulsgruppe variiert, und daß man die von Zeitgeneratoren er­ zeugten Verzögerungen mit Hilfe von Feineinstellern justieren kann, die durch komplexe und teure integrierte Schaltungen, welche manchmal zusätzliche Korrekturschaltungen enthalten, auf höhere Genauigkeit getrimmt worden sind.

In der Silizium-ATE-Technik ist es weiterhin beannt, komplexe Eichschaltungen innerhalb eines IC's zu verwenden, so daß eine am DUT-Anschluß (DUT = Prüfling) gewünschte Impulsflankenverzö­ gerung direkt linear für jeden Kanal von einem Befehl an einen Computer abhängt. Es ist schließlich in der Silizium-ATE- Technik auch bekannt, DUT-Anschluß-Flanken bei bestimmten Ver­ zögerungen größerer Länge als eine Periode durch Verwendung von eigener (z. B. "gerade/ungerade") Zeitgeneratoren zu erzeugen.

Prüfgeräte für integrierte Schaltungen haben im allgemeinen viele Kanäle, von denen jeder ein Signal für den Prüfling er­ zeugt. Hierbei ist es außerordentlich wichtig, daß die zeitli­ chen Beziehungen zwischen den Signalen der verschiedenen Kanäle exakt eingehalten werden. Bekanntermaßen können sich die in Galliumarsenid-Schaltungen auftretenden Signalverzögerungen je nach Herstellungsbedingungen, Betriebstemperatur, Betriebsfre­ quenz und anderen Faktoren verändern, und dadurch können die zeitlichen Beziehungen zwischen den Signalen gestört werden. Weiterhin sind Galliumarsenid-Schaltungen relativ kostspielig, und diese beiden Gründe haben bisher dagegengesprochen, derar­ tige Schaltungen in einem IC-Tester zu verwenden.

Aus der US 4 809 221, US 4 806 582 und der DE 37 43 434 C2 sind Zeitgebersignalgeneratoren für automatische Testeinrichtungen bekannt. Diese Generatoren verwenden übliche Kalibrier­ techniken, bei welchen die Laufzeit durch jeden Kanal des IC- Testers gemessen wird und dann eine geeignete Verzögerung aus­ gewählt wird, um die Gesamtlaufzeiten durch die Kanäle in Über­ einstimmung zu bringen. Diese übliche Eichtechnik führt aber bei Galliumarsenid-Schaltungen nicht zum gewünschten Ergebnis, weil bei dieser Technologie die Verzögerungen wie gesagt auch noch von anderen Faktoren abhängen. Beispielsweise werden bei IC-Testgeräten die erzeugten Testsignale programmgesteuert in ihrer Frequenz geändert, und solche Frequenzänderungen können erhebliche Laufzeitänderungen in Galliumarsenid-Schaltungen zur Folge haben. Die Korrektur von frequenzabhängigen Laufzeitände­ rungen ist nicht so einfach wie die Korrektur von Laufzeit­ unterschieden in verschiedenen Kanälen, weil im letztgenannten Fall nur ein Satz von Ausgleichsverzögerungen benötigt wird, die für sämtliche Betriebsbedingungen gelten, während man für den Ausgleich von Verzögerungen aufgrund unterschiedlicher Testsignalfrequenzen erheblich mehr Eichwerte benötigen würde. Eine solch große Anzahl von Eichwerten würde aber die Benutzung eines IC-Testers übermäßig komplizieren.

Der Erfindung liegt nun die Aufgabe zugrunde, trotzdem die GaAs-Technik für Testeinrichtungen anwendbar zu machen, ohne die Kosten- und Verzögerungsprobleme in Kauf nehmen zu müssen.

Diese Ausgabe wird erfindungsgemäß durch ein Verfahren mit den im Anspruch 1 angegebenen Verfahrensschritten sowie durch eine automatische Testeinrichtung mit den im Anspruch 8 oder 10 angegebenen Merkmalen gelöst.

Die Kosten werden bei der Erfindung durch eine vereinfachte Schaltungsarchitektur niedrig gehalten. Solche Vereinfachungen könnten allerdings zu Einschränkungen der Flexibilität einer Testeinrichtung führen. Insbesondere besteht der Wunsch nach einer Möglichkeit, die zeitliche Steuerung der Testsignale in jedem Kanal im Verlauf eines Meßprogramms, sozusagen im Fluge, verändern zu können. Damit ist gemeint, daß die Änderungen mög­ lich sein sollen, während eine Prüfsignalfolge läuft, ohne daß diese unterbrochen werden müßte. Es handelt sich dabei um eine von der Testeinrichtung erzeugte Signalfolge zum Testen eines Testobjekts mit seiner normalen Arbeitsgeschwindigkeit. Für jeden Kanal wird während jeder Periode der Signalfolge ein Signal erzeugt.

Die Erfindung erlaubt nun die Erzeugung einer Palette von Si­ gnalen, die solchermaßen "im Fluge" erzeugt werden können. Die Palette enthält eine begrenzte Anzahl von Signalen, so daß die für ihre Realisierung benötigte Schaltung relativ einfach sein kann. Dennoch sind genügend Signale möglich, um die Prüfein­ richtung ausreichend flexibel zu gestalten.

Die Signalpalette wird mit Hilfe eines Satzes von "Zeitkanten" erzeugt, wobei die Beschreibung der Erfindung anhand von acht solcher Zeitkanten erfolgt. Der Zeitpunkt, an welchem eine sol­ che Kante auftreten soll, wird beim Start der Signalfolge pro­ grammiert. Durch unterschiedliche Kombinationen von Zeitkanten als Beginn oder Ende des Testsignals lassen sich verschiedene Prüfsignale realisieren. Die Palette von Testsignalen wird un­ ter Verwendung einer Paletten-Nachschlagtabelle erzeugt. Diese Tabelle bestimmt, welche Zeitkanten für jedes Signal der Palet­ te zu verwenden ist. Während irgendeiner Periode der Signalfol­ ge kann in jedem Kanal ein anderes Signal der Palette benutzt werden.

Außer dem Vorteil einer relativ einfachen Realisierbarkeit läßt sich eine solche Palettenstruktur auch leicht kalibrieren. Der Zeitpunkt, an welchem jede Zeitkante auftritt, ist für die Si­ gnalfolge festgelegt. Auf diese Weise lassen sich Ungenauigkei­ ten für den programmierten Zeitpunkt messen. Vor der Signalfol­ ge kann der gewünschte Zeitpunkt für eine Zeitkante durch den Kalibrierungswert verschoben werden. Auf diese Weise ändert sich die gewünschte Kalibrierung nicht, auch wenn die Zeit des Testsignals während der Signalfolge variiert.

Es wurde gefunden, daß verbesserte automatische Testeinrichtun­ gen und -verfahren dadurch geschaffen werden können, daß man Musterimpulsgruppen oder -bursts digital in Galliumarsenid-IC's bildet und vergleicht.

Gemäß anderen Aspekten der Erfindung, die vorzugsweise in Kom­ bination, aber auch einzeln oder in Teilkombinationen Anwendung finden können, wird die Erzeugung einer gewünschten Impulsgrup­ pen-Schwingungs- oder Wellenform am DUT-Anschluß dadurch er­ leichtert, daß man in Zeitgeneratoren zwischen Impulsgruppen im Effekt eine Mehrzahl von periodischen Schwingungs- oder Wellen­ formen setzt, die eine Art Palette bilden, aus der durch an­ schließende Auswahl die DUT-Anschluß-Treiber- und Vergleicher- Schwingungsformen aufgebaut werden können, wobei jede periodi­ sche Treiber-Schwingungsform eine bestimmte Anzahl (einschließ­ lich null) von ansteigenden oder abfallenden Flanken enthält, jede spezielle dieser Flanken in irgendeiner speziellen Trei­ ber-Schwingungsform-Periode durch die Zeitgeneratoren geliefert wird und jede Vergleicher-Schwingungsform-Periode Spannungswer­ te, die zu vergleichen sind, und Flanken, die durch die Zeitge­ neratoren erzeugt werden, enthält die Zeitgeneratoren nur zwi­ schen den Impulsgruppen setzbar sind und die Auswahl gewünsch­ ter Palette-Schwingungsformen für jede Periode durch einen Paletten-Speicher bewirkt wird.

Gemäß einem anderen Aspekt kann eine Palette eine Mehrzahl von Sätzen enthalten, die jeweils ein computerprogrammier­ bares Register, einen Multiplexer und einen Impulsmodulator, die zusammenarbeiten, enthalten, diese drei Einheiten wirken als ein Satz zum Befehlen einer ausgewählten Schwingungs­ formungs-Aktivität im Impulsmodulator oder eine Mehrzahl oder Vielzahl solcher Sätze.

Gemäß einem weiteren Aspekt wurde gefunden, daß durch direkte Software- oder Programmverwendung beim Verarbeiten program­ mierter Verzögerungseinstellungen eine ausgewählte Schwin­ gungsform-Flanke um eine Zeitspanne verzögert werden kann, die selektiv der Summe einer vorgegebenen Anzahl von Taktim­ pulsen plus einer vorgegebenen Anzahl von halben Taktzyklen plus einer vorgegebenen, durch eine Feineinstellung bestimmen Zeit von weniger als einem halben Taktzyklus verzögert werden kann, ohne in der integrierten Schaltung komplexe und teure Schaltungsanordnungen zu benötigen, und daß die Verzögerung dadurch vergrößert werden kann, daß man eine vorgegebene Anzahl von Perioden einschließt, die jeweils eine vorgegebene Anzahl von Taktimpulsen enthalten, ohne zusätzliche Zeitge­ neratoren zu verwenden.

Gemäß einem weiteren Aspekt wird selektiv eine Vielzahl von Zeitgeneratoren vorgesehen, jeder mit einer oder mehreren Verbindungen mit einem Zeitfreigaberegister, um Signale vorzusehen, die es gestatten, einen bestimmten Zeitgenerator durch den Impulsmodulator auszulösen oder nicht oder zu bewirken, daß der Zeitgenerator übergangen werden kann, so daß der spezielle Generator im Vergleicherteil der gesamten Schaltung verwendet werden kann.

Gemäß einem weiteren Aspekt kompensiert die Erfindung verän­ derliche Verzögerungseffekte in Galliumarsenid, die durch veränderliche Tastverhältnisse (Verhältnis der Schwingungs- oder Impulsdauer zur Periodendauer) und Frequenz verursacht werden, indem man Feineinsteller durchgehend laufen läßt, also auch zwischen den Impulsgruppen oder -bursts, und die Einführung von Palettedaten in einen Impulsmodulator, der auf einen Feineinsteller folgt, (und nicht beispielsweise in einen Anpassungsblock vor einem Feineinsteller) einschließt; durch Kurzschließen von Verzögerungen soweit möglich; und durch Verwendung von Programmen zur Verarbeitung von gemes­ senen Voranpassungs- (zurück durch Takt) und Nachanpassungs- (durch Feineinsteller) verzögerungen, um restliche Verzöge­ rungsfehler so weit wie möglich zu reduzieren.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Zeichnungen näher erläu­ tert.

Es zeigen:

Fig. 1 ein Blockschaltbild, aus dem die Zuordnung der Haupt-Untereinheiten der bevorzugten Ausführungsform zuein­ ander ersichtlich ist;

Fig. 2, 3 und 4 Blockschaltbilder eines ersten, eines zweiten und eines dritten Teiles eines integrierten Galliumarsenid-Chips, in dem die Erfindung verwirklicht ist;

Fig. 5 ein Schaltbild eines Teiles eines in Fig. 4 darge­ stellten Treiber-Formatierers;

Fig. 6 ein Schaltbild einer der Datenschaltungen in einer Paletten-Tabelle der Fig. 3;

Fig. 7 ein Schaltbild eines Teiles einer in Fig. 3 darge­ stellten Durchschleus- oder Pipe-Schaltung;

Fig. 8 und 9 Schaltbilder von Teilen eines Vergleicher­ formatierers und Fehlerfangspeichers, die in Fig. 4 dargestellt sind;

Fig. 10 eine abstrakte, anwenderorientierte Darstellung einer Paletten-Tabelle gemäß der Erfindung und ihre resul­ tierende Treiber-Spur;

Fig. 11(a) bis 11(d) entsprechende Spüren oder Diagramme, die Zeitführungsauslösungen oder -Schaltvorgänge, eine graphische Darstellung einer Paletten-Tabellenaufstellung, eine graphische Darstellung für ein Zeitfreigaberegister bzw. Diagramme gesteuerter Schwingungen zeigen, dasselbe gilt für die Fig. 13(a) bis 13(d), 14(a) bis 14(d) und 15(a) bis 15(d);

Fig. 12 ein Schaltbild eines Feineinstellers gemäß der Erfindung; und

Fig. 16 ein Diagramm für die Flankenverzögerungsverarbei­ tung.

Aufbau

Bei der bevorzugten Ausführungsform sind die zu prüfenden integrierten Schaltungen mit Stiften verbunden und in Gehäu­ sen montiert und werden als Ganzes oft als Prüflinge, im vorliegenden kurz "DUT" (Devices Under Test) bezeichnet.

Wie Fig. 1 zeigt, ist ein Prüfling 10 mit 512 Stiften in eine Schnittstellenplatine 12 eingesetzt, die 512 Fassungen aufweist, die so angeordnet und bemessen sind, daß sie zu den Stiften des Prüflings passen. Mit der Schnittstellenplatine ist über 64 Kanalkarten 14 eine Rückebene 16 elektrisch verbunden, die ihrerseits elektrisch mit einem Computer 18 gekoppelt ist.

Der Computer 18 enthält selbstverständlich zwei Arten von Programmen: ein allgemeines Programm, das mit mehr als einem Prüflingsmodell verwendbar ist, und ein spezielles Programm, das auf das spezielle Prüflingsmodell zugeschnitten ist. Bei der bevorzugten Ausführungsform des vorliegenden automa­ tischen Prüfgerätes liegen die beiden Arten von Programmen für jedes spezielle Prüflingsmodell als zwei Teile einer einzigen Magnetplatte vor.

Die Rückebene trägt einen Taktgenerator 20 mit phasenver­ riegelter Schleife ("PLL") mit einem Teilerverhältnis, das eine Programmierung zur Erzeugung eines vorgegebenen Ausgangssignals mit einer Frequenz im Bereich von 200 bis 300 Megahertz erlaubt, auf diese Weise wird ein Bereich vorgese­ hen, der gewünschtenfalls eine weitere Einstellung der Verzögerung von Schwingungsformflanken erlaubt. Bei dem Betrieb des vorliegenden bevorzugten Ausführungsbeispiels ist die Frequenz auf 250 Megahertz eingestellt.

Jedem Stift des Prüflings, d. h. auch jedem der entsprechen­ den Kanäle oder Sparten des Prüfgerätes, ist eine integrierte Galliumarsenid-Burst- oder Impulsgruppen-Schaltung oder Burst-Schwingungsformung- und Wirkungsauswertungs-Chip ("Burst-Chip", "BC") 160, Fig. 1 und 2-4, zugeordnet. Der Burst-Chip 160 ist unter Verwendung von üblicher Zellen- Entwurfsmethodik und direkt gekoppelter FET-Logik (DCFL) entworfen. Ein solcher Burst-Chip mißt 5 mal 8 Millimeter und hat eine Verlustleistung von nur fünf Watt. Jeder BC ist zusammen mit mehreren anderen im einem keramischen Recht­ eck-Flach-Gehäuse mit 164 Stiften untergebracht, und zwar jeweils unter einem Kühlkörper und auf einer zehnschichtigen Kanalschaltungsplatine, die mit Durchgangsloch- und Oberflä­ chenmontage-Techniken ausgeführt ist (nicht dargestellt). Die Fig. 2, 3 und 4 stellen zusammen ein Blockschaltbild eines Burst-Chips 160 oder 160a, 160b, 160c gemäß der Erfindung dar, mit der Ausnahme, daß in jedem BC (in Fig. 3) nur einer von acht Zeitgeneratoren dargestellt ist, die weiter unten noch näher erläutert werden, obwohl auch auf andere Bezug genommen wird, z. B. mit T3 oder T8. Der Computer 18 arbeitet über Sammelleitungen oder Busse (nicht dargestellt) mit den verschiedenen Komponenten dieses BC zusammen, wie noch ersichtlich werden wird. Jede Kanalkarte trägt acht Burst- Chips 160, z. B. BC 64a-h.

Der Taktgenerator 20 oder Oszillator, der von dem Augenblick an zu arbeiten beginnt, in dem ein Ein-Schalter betätigt worden ist, speist einen Takt-Konditionierer (Fig. 2), der an einen Periodenzähler 23 sendet, der seinerseits bei einem voreingestellten Zählwert im Periodenregister 24 ein Periodenbeginn-("BOP-")signal an den Taktkonditionierer 22 liefert. Ein solches Signal wird auch und alternativ bei der ersten ansteigenden Flanke nach der Einleitung eines Tests (wie noch erläutert werden wird) gleichzeitig an alle Kanäle geliefert: ein geODERter Übergangsdetektor veranlaßt alle Kanäle, den Takt auf null zurückzusetzen, und sendet einen BOP-Impuls beim nächsten Taktimpuls, wenn entweder das Periodenregister 24 eine Zählung endet oder ein "Test" begonnen wird. Der Takt-Konditionierer 22 überträgt das BOP-Signal sowohl an einen "Früh"-Zähler 26, in dem die Schwingung des Oszillators und Taktgenerators 20 läuft, und außerdem auch an einen "Spät"-Zähler 28, in den eine im Takt-Konditionierer 22 invertierte Taktgenerator-Schwingung läuft, so daß die Vorderflanken der Schwingung zeitlich um 180° verzögert sind.

In jedem BC befinden sich acht Zeitgeneratoren 160b (von denen einer in Fig. 3 dargestellt ist), jeweils mit einem Takt-Multiplexer 30 und einem Zählwertmultiplexer 32, die in Paaren angeordnet sind (d. h., ein Paar pro Zeitgenerator TG), jedes Paar (ein Zählwert- und ein Takt-Multiplexer) ist mit einem eigenen von acht Früh/Spät-Registern 34 gleichlauf­ gekoppelt, so daß eine Einstellung auf entweder Früh oder Spät, die einem Register durch den Computer erteilt wird, die gleichlaufgekoppelten Multiplexer 30, 32 jedes Paares entweder beide auf Früh (verglichen mit der "Spät"-Einstel­ lung) oder beide auf Spät gehen.

Jeder BC 160 enthält ferner acht Anpassungselemente 36, acht Einsteller 38, die jeweils einen Grobeinsteller und einen Feineinsteller und diesen jeweils zugeordnet ein Grobregister 40 und ein Feinregister 42 enthalten, acht Impulsmodulatoren 44 sowie acht Palette-Tabellen 46 und acht erste Pipe-Schal­ tungen 48 und vier zweite Pipe-Schaltungen 50 (in IG's 5-8), die mit acht Pipe-Registern 52 gleichlaufgekoppelt sind.

Weitere Einzelheiten des Aufbaus werden zwanglos in Verbin­ dung mit der Erläuterung der Arbeitsweise der bevorzugten Ausführungsform der Erfindung erwähnt.

Betrieb

Der Computer belädt automatisch den Musterspeicher, was etwa zehn Minuten erfordert. Während dieser Zeit programmiert der Computer auch alle Register, löscht den Fehlerfangspeicher von allem, was eventuell bei einem früheren Test gespeichert worden war, setzt im Musterspeicher, welche erste Adresse bei der ersten Impulsgruppe zu verwenden ist, und setzt die gewünschten Niveaus im Treiber, Dual-Vergleicher und I-Lasten, mit allen diesen ist er über einen nicht darge­ stellten Bus verbunden.

Der Taktgeber liefert ab der Betätigung der "Ein"-Taste bei dem hier beschriebenen Betrieb ein 250-Megahertz-Ausgangs­ signal.

Das oben erwähnte Taktgeber-Ausgangssignal wird verteilt und gepuffert in verschiedenen Stufen und dem Takt-Konditionierer 22 zugeführt, wo es in jede der drei Ausgangsleitungen 60, 62, 64 gepuffert (in der Leistung verstärkt) sowie in eine dieser drei um 180° verzögert wird, um einen "späten" Takt zu erhalten.

Eine der nur gepufferten Taktausgangsleitungen (60) führt vom Takt-Konditionierer 22 in den Periodenzähler 23, in den außerdem vom Periodenregister 24 der Zyklenanzahl-Zählwert eingegeben wird, welcher für die bei der Zeitgabe zu verwen­ dende "Periode" (ganze Anzahl von 360°-Zyklen, "Zyklus", vom Oszillator oder Taktgeber 20), welcher Zählwert, wie bereits erwähnt wurde, durch den Computer 18 in das Periodenregister 24 eingegeben worden war. Wenn der Periodenzähler bis zu der Anzahl der im Periodenregister eingestellten Zyklen gezählt hat, liefert der Periodenzähler 23 einen Impuls mit einer hohen Vorderflanke (einen Periodenbeginn-Impuls BOP) und setzt den Periodenzähler auf null zurück und liefert diesen BOP-Impuls auf einer Leitung 66 zurück zum Takt-Konditionie­ rer 22.

Der BOP-Impuls (tatsächlich ein durch das Periodenregister durchgeschleuster Taktzyklus) wird im Takt-Konditionierer dann in zwei Ausgangsimpulse umgeformt (über Leitungen 68 bzw. 70), von denen einer bei jedem der Takte getaktet wird, einer beim frühen Takt und einer beim späten Takt, so daß die Vorderflanke des beim späten Takt getakteten ("BOPL") zeit­ lich einen halben Zyklus hinter der Vorderflanke des anderen ("BOPE") auftritt. Der BOPL-Impuls ist synchron mit einem Impuls des Spättakt-Ausgangssignals auf der Leitung 64, der BOPE-Impuls mit dem Frühtakt auf der Leitung 62.

Aus dem Takt-Konditionierer treten ferner die gepufferten Taktausgangssignale aus, ein frühes ("OSC E"), wie erwähnt, und das andere, späte ("OSC L") auf der Leitung 62 bzw. 64.

Vom Ausgang des Früh-Zählers 26 führt eine neunadrige Leitung 300 zu einem Eingang des Zählwert-Multiplexers 32, eine neunadrige Leitung 302 führt von einem Ausgang des Spät-Zäh­ lers 28 zu einem Eingang des Zählwert-Multiplexers 32; die das Signal OSC L führende Leitung 62 führt vom Ausgang des Takt-Konditionierers 22 in den Takt-Multiplexer 30; die das Signal OSC L führende Leitung 64 führt vom Takt-Konditio­ nierer 22 in den Takt-Multiplexer 30; eine BOP-Leitung 304 führt vom Takt-Konditionierer 22 in die Pipe- oder Durchlauf­ schaltung 48 und über eine Leitung 306 in die Paletten- Tabelle 46, und eine 3-Bit-Leitung 98 geht von einem Daten-Serialisierer in die Paletten-Tabelle 46.

Das Eintreffen des BOPE-Signals beim Früh-Zähler setzt diesen Zähler bei der nächsten Takt-Vorderflanke auf 0, worauf er dann eine Zählung der Frühzyklen beginnt durch die früh­ geregisterten Zählwert-Multiplexer. Gleichzeitig läuft der Frühtakt durch die frühgeregisterten Takt-Multiplexer. Wenn das Früh/Spät-Register (E/L-Register) 34 von einem der acht (z. B. TG 1) auf, sagen wir, "früh" gesetzt ist und das Zählwert-Register 54 von TG 1 auf, sagen wir, 3 gesetzt ist, und wenn dann der Frühzähler bis 3 gezählt hat, was bedeutet, daß drei Zyklen durch den TG 1-Takt-Multiplexer 30 gelaufen sind, schleust das TG 1-Anpassungselement 36 den Fluß ver­ stärkend durch den entsprechenden (TG 1) Takt-Multiplexer 30 zum TG 1-Einsteller 38. Diese Anpassungsfunktion arbeitet mit Exklusiv- oder -(X-OR-)Gattern, um einen Vergleich zwischen dem Zählwert und dem Wert, der im Zählwert-Register enthalten ist, durchzuführen. Das BOPL-Signal kommt am Spät-Zähler zeitlich einen halben Zyklus später an als das BOPE-Signal am Früh-Zähler, und in entsprechender Weise erlaubt jedes Paar von gleichlaufgekoppelten Multiplexern (z. B. in TG 2), die auf Spät und 3 geregistert sind, einen Signaldurchgang durch sein (TG 2) Anpassungselement zum TG 2-Einsteller.

Die acht Sätze von E/L-Registern 34 1 bis 8 (z. B. E/L 1), Takt-Multiplexern 30 1 bis 8 (z. B. cm 1), Zählwert- Multiplexer 32 1 bis 8 (z. B. Co. M. 1), Zählwert-Register 54 1 bis 8 (z. B. Co. R 1), Anpassungseinheiten 36 l bis 8 (z. B. M 1), Einsteller 38 1 bis 8 (z. B. V1), Grobregister 40 1 bis 8 (z. B. CR 1) und Feinregister 42 1 bis 8 (z. B. FR 1) ergeben mit anderen achtmal wiederholten Elementen acht Zeitgeneratoren TG 1 bis TG 8, jeder mit seinen entsprechend nummerierten Elementen (z. B. E/L 1, CM 1 und Co. M1; M1; und V1, CR 1 bzw. FR 1).

Während jeder Periode wird von jedem Zeitgenerator ein Impuls erzeugt (solange nicht sein Zählwert-Register höher einge­ stellt ist als das Perioden-Register, was normalerweise sinnlos wäre). Wenn für einen speziellen Zeitgenerator ein Früh-Takt und -Zähler gewählt wurde, tritt eine Impuls-Vor­ derflanke, die mit einer Zyklus-Vorderflanke synchronisiert ist, zu einem Zeitpunkt entsprechend der durch den Früh-Zäh­ ler eingeführten Verzögerung in den entsprechenden Einsteller ein.

Das Grobregister mit vier in den Einsteller führenden Drähten ist durch den Computer in seinen Registern einstellbar, um im Einsteller die gewünschten Verzögerungen zu ergeben, wobei im Grobregister Verzögerungen von 0 bis 15 Verzögerungsschritte von jeweils etwa 300 Picosekunden und im Feinregister 0 bis 31 Schritte von jeweils 25 Picosekunden einstellbar sind.

Fig. 12 zeigt einen Einsteller.

Eine Leitung 150 vom Anpassungsblock 36 ist mit einem Ver­ stärker 152 in eine Leitung 154 gepuffert, die mit 32 paral­ lelen Widerständen verbunden ist; die Widerstandswerte betragen jeweils das zweifache, dreifache usw. bis zum 32-fachen des des niedrigsten Widerstandes 156. Zwischen jeden Widerstand und Masse ist ein Kondensator 158 geschal­ tet, alle Kondensatoren haben die gleiche Kapazität. Die Widerstände und die zugehörigen Kapazitäten sind über paral­ lele Leitungen 159 mit einem Multiplexer 162 verbunden; jede Leitung 156 liefert eine Verzögerung, die etwa 25 Pico­ sekunden länger ist als die der vorhergehenden, an den Widerstand mit dem um eins kleineren Vielfachen des Wertes von R 156, und der Multiplexer 162 wird so eingestellt, daß er diejenige Leitung durchschaltet, die das gewünschte Feineinstellungsresultat ergibt.

Das resultierende Signal läuft dann durch die Leitung 164 in den Grobeinsteller, in dem mittels eines Multiplexers 166 ein gewünschter Verzögerungspfad ausgewählt wird; wenn keine Verzögerung gewünscht wird, eine Leitung 168, bei einer Verzögerung von 300 Picosekunden eine Leitung 174, welche zwei Verstärker-Invertierer 172 enthält, die jeweils eine Verzögerung von 150 Picosekunden, insgesamt 300 Picosekunden, bewirken. Um eine Verzögerung von 600 Picosekunden zu erhal­ ten, wird der Multiplexer 166 auf die Leitung 176 einge­ stellt, und so weiter, bis zu insgesamt 15 Leitungen zusätz­ lich zur Leitung 168 für eine Verzögerung bis zu 4500 Picosekunden in diesem Grobteil des Einstellers.

Aufgrund unserer Erkenntnis, daß eine Einstellung oder Programmierung in Verbindung mit den Einstellerteilen in zweckmäßiger Weise verwendet werden kann, um Herstellungs­ toleranzen zu korrigieren, sind die Zahlen 25 und 300 Pico­ sekunden nur Beispiele oder Zielwerte und können um Zehner von Prozenten abweichen.

Zusammen mit dem Taktgeber 20 arbeiten alle Elemente, deren Arbeitsweise soweit beschrieben wurde, kontinuierlich von dem Zeitpunkt an, in dem die Rückebenen-Leistung eingeschaltet wurde, auch wenn kein "Test"-Signal zur Erzeugung einer Impulsgruppe oder eines Bursts gegeben worden ist.

Dadurch, daß vorgesehen ist, daß die Zeitgenerator-Elemente Treiberspuren oder -signale formende Flanken vor und zwischen den Impulsgruppen oder Bursts bis durch die Einsteller in genau der gleichen Weise übertragen, wie es vor und zwischen den Impulsgruppen der Fall ist, ergibt sich eine sehr hohe Konstanz der Verzögerung durch diese Teile jedes Zeitgenera­ tors, was die neue Art und Weise der Verzögerungskorrektion außerhalb des BC und im Programm als Teil der Erfindung erleichtert.

Eine Impulsgruppe endet, wie bekannt, wenn ein vorgegebener Perioden-Zählwert erreicht ist, der durch den Computer in ein Register eingegeben worden war; das Burst- oder Impulsgrup­ pensignal vom Mustergenerator 146 geht dann auf null. Zu gegebener Zeit liefert das Computerprogramm dann in bekannter Weise das nächste "Test"- oder Burst-Signal.

Wenn ein Test befohlen wird, indem man dies in den Computer 18 eingibt, instruiert der Computer 18 den Mustergenerator 146, sein Ausgangssignal hoch zu senden, ein Signal an alle Kanäle zu liefern, um den ersten Satz von Impulsgruppen eines Tests zu erzeugen. Dieser erste Satz enthält, wie jeder nachfolgende, 512 gleichzeitige Bursts, einen pro Kanal, wobei die Bursts in jedem Satz die gleiche Anzahl von Peri­ oden haben und jede Periode den gleichen, wie oben erwähnt, synchronisierten Zyklus-Zählwert hat.

Jeder TG-Impulsmodulator 44 schleust entsprechend dem Kom­ mando von der Paletten-Tabelle 46 durch das Pipe- oder Durchlaufelement 48 des Zeitgenerators (Fig. 3) selektiv Impulse von dem entsprechenden Einsteller 38 dieses TG's durch. Zweitens formt jeder Impulsmodulator die Form jedes durchgeschleusten Impulses in eine Spitze um, indem er einen eintretenden Impuls in zwei Impulse aufspaltet, einen dieser beiden Impulse verzögert und invertiert und den uninvertier­ ten dieser beiden Impulse mit dem verzögerten und inver­ tierten Impuls UND-verknüpft. Drittens arbeitet der Impulsmodulator jedes Zeitgenerators mit einem einzigen Zeitgenerator-Freigaberegister TER 200, Fig. 4, zusammen, welches mit ihm über eine 12-Bit-Leitung 202 verbunden ist, wie ersichtlich werden wird.

Wie sich aus den Fig. 3 und 4 ergibt, verbindet die zwölfadrige Leitung 202 den Impulsmodulator 44 mit TER 200, Leitungen 252 und 250 Verbinden den Impulsmodulator und einen Treiber-Formatierer 208, die Leitungen 310 verbinden den Einsteller 38 und einen Vergleicher-Formatierer 128, Lei­ tungen 312 verbinden den Impulsmodulator und den Vergleicher- Formatierer, und Leitungen 314 verbinden den Impulsmodulator und den Fehlerfangspeicher.

Die von den Impulsmodulatoren 44 gelieferten Impulse laufen alle in den einzigen Treiber-Formatierer 208, der zum Teil in Fig. 5 dargestellt ist. Leitungen von den ungeradzahligen Zeitgeneratoren (TG 1, 3, 5 und 7) gehen zu einem ersten ODER-Gatter 72, dessen Ausgang zu einem Setz-Anschluß 74 (der die Ausgangsspannung auf "hoch" gehen läßt) eines S-R-(Setz- Rücksetz-)Flipflops 80 führt. Von den geradzahligen Zeit­ generatoren 2, 4, 6 und 8 führen Leitungen zu einem zweiten ODER-Gatter 76 und von diesem zu einem Rücksetz-Anschluß 78 desselben Flipflops 80. Wenn eine der zu einem dieser beiden ODER-Gatter gehenden Leitungen eine Spitze führt (im normalen Betrieb wird jeweils nur eine der acht Leitungen zu einem bestimmten Zeitpunkt eine Spitze führen), tritt auf seiner Ausgangsleitung eine Spitze auf, um den entsprechenden Setz-(ungerade) oder Rückletz-(gerade) Anschluß anzusteuern. Das Ausgangssignal des S-R-Flipflops 80 tritt in einen Dateneingang eines konventionellen ATE-Stift-Treibers 82 ein, von denen jede Kanalkarte acht trägt, einen für jeden Kanal.

Der Treiber-Formatierer enthält außerdem eine Ein/Aus-Schal­ tung (nicht dargestellt), die identisch mit der gemäß Fig. 5 ist, mit der Ausnahme, daß nur zwei Eingänge das eine der beiden ODER-Gatter und zwei andere Eingänge das andere speisen. Die Ausgänge von den Impulsmodulatoren von TG 3 und 5 sind Eingänge eines ODER-Gatters, welches den Setz-Anschluß eines S-R-Flipflops steuert; die Ausgänge der von TG 4 und 6 sind Eingänge eines ODER-Gatters, das den Rücksetz-Anschluß des Flipflops steuert. Wenn an irgendeinem Eingang eine Impulsspitze auftritt (was zu einem bestimmten Zeitpunkt nur an einem der vier geschehen kann), liefert das betreffende ODER-Gatter eine Spitze, die entweder ein Setzen (Treiber abgeschaltet) oder Rücksetzen (Treiber eingeschaltet) bewirkt. Wenn der Treiber eingeschaltet ist, ist die I-Last aus und umgekehrt.

Eine weitere Funktion des Takt-Konditionierers 22 besteht darin, ein BOP-Signal an eine Musterspeichersteuerung 90 zu liefern; dieses spezielle BOP-Ausgangssignal ist so kondi­ tioniert, daß es nur dann abgegeben wird, wenn das Bursts verursachende Signal vom Mustergenerator 176 hoch ist und bleibt. Dieses BOP-Signal (das Burst-BOP-Signal oder "BBOP") geht, wie erwähnt, zur Musterspeichersteuerung 90 (PMC), in die durch den Computer 18 eine Anfangsadresse eingegeben worden war. Die PMC liefert dann diese Anfangsadresse an den Musterspeicher 92, der aus drei schnellen, statischen, ein Byte (acht Bit) breiten, parallel geschalteten Speichern besteht, die außerhalb der BC auf der Kanalkarte 14 angeord­ net sind. Nach der vom Computer gelieferten Anfangsadresse versorgt ein nicht dargestellter Adressenzähler in der Speichersteuerung 90 den Adressenanschluß des Musterspeichers 92 mit Adressen, die jeweils 24 Daten-Bits enthalten. Die Speichersteuerung 90 überträgt ferner ein weiteres konditio­ niertes BBOP-Signal an ein Register 94 (BBOPL), wobei die weitere Bedingung darin besteht, daß ein Ausgang jeweils nur einmal für jedes achte BBOP-Signal erfolgt. Zu Beginn eines Bursts veranlaßt BBOPL das Register, 24 Bits vom Mustergene­ rator während des einzigen Zyklus des BBOPL zu kopieren. Das BBOP-Signal veranlaßt während jedes seiner Impulse den Daten-Serialisierer 96, sukzessive Gruppen von drei Bits vom Register 94 zu kopieren. Bei jedem BBPOL-Signal werden 24 weitere Bits, bei weiter folgenden Adressen, durch das Register 94 vom Speicher 92 kopiert. Der Daten-Serialisierer 96 füllt sich achtmal für jedes Mal, das sich das Register 94 einmal füllt.

Bei einem BBOP-Signal zieht jede der acht Paletten-Tabellen 36 des BC's von dem Datenserialisierer 96 dieses BC die Gruppe der drei Bits, die als nächstes an der Reihe sind, für alle acht.

Die Paletten-Tabelle 46 für einen der acht Zeitgeneratoren TG des Burst-Chips BC (z. B. L1, der für ein Arbeiten mit TG ausgelegt ist, wie es L2-L8 bezüglich TG 2-TG 8 sind) ist in Fig. 6 genauer dargestellt. Die eben erwähnten drei Ausgangsbits werden über die drei Leitungen 98 einem 8:1- Zünd- oder Auslösesteuer-Multiplexer 100 zugeführt. Das Eingangsbit veranlaßt den Multiplexer, einen kreis zwischen einer gewählten Null oder Eins, die in das Auslösesteuer-Re­ gister einprogrammiert sind, in ein Latch-Register 104 zu schließen, durch welches bei einem BOP die gewählte Null oder Eins durch die Pipe- oder Durchlaufschaltung zum Impuls­ modulator 44 läuft.

Die Pipe- oder Durchlaufschaltung 48 für einen der acht TG des BC (z. B. P1, die mit TG 1 arbeitet, wie entsprechend P2-P8 mit TG 2-TG 8) ist in Fig. 7 genauer dargestellt. Das Ausgangssignal der Paletten-Tabelle 46 geht in einen Ein­ gangsanschluß 106, auf den in Reihe 7 D-Flipflops 108a-g folgen, die jeweils einen Dateneingang D und Datenausgang Q haben. Das BOP-Signal wird parallel über durch einen Pfeil symolisierte "Takt"-Anschlüsse 110, die hier jedoch, wie erwähnt, nicht auf den Takt, sondern auf BOP regieren, allen D-Flipflops zugeführt. Von der D-Flipflop-Reihen-Leitung führen vor jedem D-Flipflop 108a-g und nach dem letzten D-Flipflop 108g Multiplexer-Eingangsleitungen 112a-h zu acht Eingängen 122a-h eines 8:1-Multiplexers 114, der so geschaltet ist, daß er von seinem einen der acht Pipe-Regi­ ster 52 im BC über Leitungen 116 ein 3-Bit-Signal erhält, das durch den Computer in es einprogrammiert worden war und über einen ganzen Burst anwendbar ist. Im Zuge des Durchschleusens durch die Schaltung gemäß Fig. 7 führt das nächste BOP- Signal, nachdem das BBOP-Signal die Daten im Bit-Register freigegeben hat, diese Daten in das erste D-Flipflop 108 ein. Wenn der Multiplexer 114 auf 0 eingestellt ist, gehen die Daten auch direkt durch den Multiplexer zum Ausgangsanschluß 118. Wenn der Multiplexer 114 auf 1 eingestellt ist, laufen die Daten, die in dem ersten D-Flipflop waren, beim nächsten BOP-Signal durch die zweite Multiplex-Leitung 122b und dann zum Ausgangsanschluß 118, so daß also auf diese Weise eine Verzögerung von einer Periode erreicht worden ist. Eine Einstellung des Multiplexers auf 2 resultiert in entspre­ chender Weise in einer Verschiebung beim zweiten BOP-Signal vom zweiten D-Flipflop 108b und damit in einer Verzögerung von zwei Perioden. Auf diese Weise ist eine Verzögerung bis zu 7 Perioden verfügbar.

Die Data laufen vom Pipe-Ausgangsanschluß 118 zu dem ent­ sprechenden Impulsmodulator 44, wo sie mit dem Ausgang des entsprechenden Zeitgenerators, wie oben beschrieben, zusam­ menarbeiten, um ein Ausgangssignal für den Treiber-Forma­ tierer 208 und dann durch den Treiber 82 in den Prüfling DUT zu befehlen.

Nachdem der Burst seinen Weg durch den Prüfling DUT gelaufen ist, gelangen Ausgangssignale über die Prüfling-Eingangs- Ausgangs-Leitungen und Ausgangs-Leitungen zu den Dualver­ gleichern.

Die Treiber 82 und die Dualvergleicher 123 sind auf den Kanalkarten angeordnet, acht auf jeder Karte, einer für jeden Kanal.

Jeder Dualvergleicher enthält, wie bekannt, einen Hoch-Ver­ gleicher und einen Niedrig-Vergleicher.

Jeder Dualvergleicher 123 ist Teil einer größtenteils kon­ ventionellen Vergleicher-Formatierer-Schaltung, welche, erreicht über Leitungen 134, 136, ferner eine Flanken-Tast­ schaltung 126 enthält, welche sich im Vergleicher-Formatierer 128 im BC befindet und in Fig. 8 genauer dargestellt ist.

Wie beim Stand der Technik wird der Dualvergleicher an den Leitungen 134 und 136 des Hoch- und Niedrig-Teiles jeweils mit einem konstanten hohen Schwellenwertspannungs- oder niedrigen Schwellenwertspannungs-Ausgang versehen, mit dem die tatsächliche zurückkommende Spannung vom Prüfling DUT kontinuierlich verglichen wird.

Fig. 8 zeigt links von oben nach unten Leitungen T5, T6, D5 (für Daten, wie sie mit T5 für den Treiber verwendet werden, jedoch auf T5 im Impulsmodulator umgetaktet und dorthin von der Pipe-Schaltung gesendet), D6 (verhält sich zu T6 wie D5 zu T5), B5, B6, B7, B8 (Burst-Signale von der zweiten Pipe- Schaltung, die im Impulsmodulator für ein entsprechendes Arbeiten mit T5-T8 konditioniert wurden), D7, D8, T7 und T8. B5 und B6 führen zu einem ersten Fehlerfangspeicher 130, der einen 2:1-Multiplexer (nicht dargestellt) enthält, der unter Leitung durch ein vom Computer eingestelltes, nicht dargestelltes Register eine Auswahl zwischen beiden trifft, um ein Verschiebungs-Freigabesignal an ein Schieberegister im ersten Fehlerfangspeicherteil 130 zu liefern. Die Funktion des Verschiebungs-Freigabesignals besteht darin, ein Fort­ schalten des Schieberegisters nur während des Bursts (Muster-Burst) zu gestatten. B7 und B8 führen zu einem zweiten Fehlerfangspeicherteil 132 dieser Art mit einem eigenen 2:1-Multiplexer und Schieberegister (nicht darge­ stellt). Jedes Schieberegister hat 32 D-Flipflops. Der Ausgang des zweiten Flipflops in jedem Fehlerfangspeicher 130, 132 ist mit dem Setz-Anschluß eines zusätzlichen (133- sten) Flipflops verbunden, dessen Ausgang über UND-Gatter 258, 260 mit einem entsprechenden von zwei Eingängen 138, 140 eines ODER-Gatters 142 verbunden ist. An den Ausgang des ODER-Gatters 142 ist eine Fehlerflaggen- oder Fehlersignal- Leitung 144 angeschlossen, die gepuffert ist, aus dem BC herausgeführt ist und zusammen mit den entsprechenden Aus­ gängen der anderen 511 BC's zu einem ODER-Baum führt, so daß der Mustergenerator 146 beim Auftreten einer Fehleranzeige informiert wird, daß in mindestens einem Kanal ein Fehler aufgetreten ist, was bewirkt, daß das Burst-Signal einen niedrigen Wert annimmt und den Burst stoppt. Der Computer setzt die Fehlerspeicher vor dem nächsten Burst auf null zurück. Am Ende eines Bursts enthält das Schieberegister die Gut/Fehler-Daten für die letzten dreißig Perioden, und der Computer fragt diese Daten ab. Auf der rechten Seite der Fig. 8 sind eine Hoch-Vergleicher-Leitung 134 und eine Niedrig-Vergleicher-Leitung 136 zu sehen.

Jeder Dualvergleicher 123 ist also Teil einer zum großen Teil konventionellen Fenstertastschaltung, deren Rest im Vergleicher-Formatierer 128 ist, der sich im BC befindet und dessen rechte Hälfte in Fig. 9 genauer dargestellt ist; die Schaltung der linken Hälfte dieser Fenstertastschaltung ist der linken Hälfte von Fig. 8 gemeinsam (ein nicht darge­ stellter Multiplexer schaltet zwischen den beiden um), und die andere Hälfte ist konventionell.

Die oben erwähnte zweite Pipe- oder Durchlaufschaltung 50, die mit der ersten Pipe-Schaltung 48 im Gleichlauf auf das Pipe-Register geschaltet ist, empfängt das Burst-("Test-")signal und verzögert es für die gleiche Anzahl von Perioden wie die Verzögerung in der ersten Pipe-Schaltung 48 (die beiden Pipe-Schaltungen sind im Aufbau gleich). Der Ausgang der zweiten Pipe-Schaltung ist auf die jeweiligen T5, T6, T7 oder T8 im Impulsmodulator 44 umgetaktet und tritt entsprechend als B5 bis B8 in die entsprechenden Fehlerfang­ speicherteile 130, 132 ein.

Wenn Treiber-Aus freigegeben und befohlen ist (wie durch das "X" im Kästchen von TER 200 in Fig. 14(c) bzw. das "X" bei T3 in (72 in Fig. 14(b)), sind T5 bis T8 für eine Ver­ gleicherperiodefunktion bereit. Für die Vergleicherfunktionen ist T5 immer mit T6 gepaart, und ihre beiden Ausgangsbits ermöglichen gemeinsam eine Wahl unter vier Perioden­ vergleicher-Betriebsarten.

Eine Sache, die für die Vergleicherfunktionsperioden getan werden muß, ist, daß eines oder beide Register 254, 256 durch den Computer 18 zwischen den Bursts gesetzt werden müssen, um einen oder beide UND-Gatter 258, 260 durchzuschalten.

Wenn die Flankentastfunktion gewählt ist, schalten T5 und/oder T7 hoch, während T6 und/oder T8 auf niedrig schalten. Die beiden Bits vom Paletten-Tabellen-Ausgang des schaltenden oder tastenden Paares liefern ein Kommando, das eine von vier Bedingungen für die Periode wählt: "Nicht beachten" (00), "Erwarte hoch" (01), "Erwarte niedrig" (10), und "Erwarte Mitte" (11).

Wenn das Fenstertasten gewählt ist, ist alles genauso, mit der Ausnahme, daß die ungeradzahligen Glieder der gepaarten Zeitgeneratoren Fenster öffnen (d. h., "starten") und die geradzahligen Glieder sie schließen (d. h., sie beenden). In Fig. 15(a) öffnet T7 ein Fenster und T8 schließt es sowohl in der fünften als auch in der siebten Periode; jedoch, wie in Fig. 15(b) dargestellt, erzeugt das Paar 7-8 unter­ schiedliche Ausgangssignale, indem es das "Erwarte niedrig" für die fünfte Periode bzw. das "Erwarte hoch" der siebten Periode fordert.

In Fig. 10 ist schematisiert und, vom Gesichtspunkt eines Benutzers aus gesehen, links ein Satz an acht Kästchen dargestellt, deren Ausgänge von 0 bis 7 numeriert sind. In jedem Kästchen ist eine Welle oder Schwingung mit der spezi­ ellen Form innerhalb einer Periode dargestellt (die Perioden sind in jedem Kästchen und in der in Fig. 10 dargestellten Ausgangssignalspur durch Paare benachbarter vertikaler gestrichelter Linien bezeichnet), wie sie, zusammenwirkend, durch die spezielle Drei-Bit-Gruppe spezifiziert werden, die durch den Daten-Serialisierer 96 für jede spezielle Periode an die Paletten-Tabelle 46 geliefert werden und die durch die durch diese Drei-Bit-Gruppe zur Auslösung ausgewählten Zeitgeneratoren, wobei beide TG's ausgewählt werden und die Verzögerungseinstellungen in den ausgewählten TG's. In dem obersten Kästchen ist die zeitliche Lage, die Breite (Dauer) und die Polarität des Impulses dargestellt, der durch die drei gelieferten Bits bei einer Einstellung der acht Paletten-Tabellen-Multiplexer auf 0 der acht Multiplexer 100 für einen Kanal in einer Periode für einen speziellen Burst geliefert wird. Die anderen Kästchen zeigen von oben nach unten entsprechenderweise die Impulse (soweit einer erzeugt wird), die in anderen Perioden dieses Kanals und Bursts durch die Paletten-Tabellen-Multiplexer-Einstellungen 1, 2, 3, 4 (kein Impuls) und (nicht benutzt) 5, 6 bzw. 7 erzeugt werden. (Jede Paletten-Tabelle enthält einen Multiplexer 100; einer von diesen mit dem ihm zugeordneten Register 102 ist in Fig. 6 dargestellt. Jede der acht Paletten-Tabellen ist ein Teil eines entsprechenden der acht TG's eines BC.)

Die Spur, d. h. der Signalverlauf, der im rechten Teil der Fig. 10 dargestellt ist, zeigt die durch die Datensequenz 0123421 in der Treiberschwingung erzeugten Impulse unter Verwendung der in den übereinander angeordneten Kästchen der Fig. 10 dargestellten Drei-Bit-Wahlmöglichkeiten.

Der in Fig. 10 dargestellte Multiplexer 100' ist eine abstrakte Darstellung der Funktion der acht Multiplexer 100, die jeweils zum Inhalt einer der acht in Fig. 10 darge­ stellten Kästchen beitragen.

In der Signalspur gemäß Fig. 10 sind die Schwingungsformen in sieben Perioden dargestellt, die erste entsprechend der Einstellung 0 von einer der Gruppe von acht Drei-Bit-Ein­ gangssignalen, die als Gruppe 98' versinnbildlicht sind, die zweite entsprechend der Einstellung 1, die dritte entspre­ chend der Einstellung 2, die vierte entsprechend der Ein­ stellung 3, die fünfte entsprechend der Einstellung 4, und die sechste und siebte wieder entsprechend der Einstellung 2 bzw. 1.

Andere Schwingungsform-Spurteile sind in den Fig. 11(d) (nur vier Perioden), 13(d) (sieben Perioden), 14(d) (acht Perioden) und 15(d) (acht Perioden) dargestellt, die beiden letzteren enthalten eine Flankentast- bzw. Fenstertast-Peri­ ode. Die Paletten-Tabelle gemäß der Erfindung macht eine selektive Bildung aller dieser und einer effektiv unendlichen Anzahl anderer möglich.

Fig. 11(d) zeigt den Treiber-Signalverlauf für eine vier­ periodige Sequenz im Gegensatz zu der sieben-periodigen wie in Fig. 10. Die erste Periode in Fig. 11 entspricht jedoch der ersten Periode in Fig. 10 wie auch Fig. 11(a), was zeigt, daß zur Bildung der in der Box null der Fig. 10 dargestellten Periodenschwingung TG 1 und TG 2 durch den Befehl 0 veranlaßt werden, während der ersten Periode zu zünden oder einzuschalten (was hier und anderweitig durch Spitzen dargestellt ist); wann sie während dieser Periode zünden oder einschalten, wird durch die Verzögerungen be­ stimmt, die jeweils in der oben beschriebenen Weise einge­ setzt wurden. Fig. 11(b) zeigt, daß der Befehl 0 beim Kommando CO sowohl TG 1 als auch TG 2 während der ersten Periode zum Einschalten veranlaßt hat. Da ungeradzahlige Zeitgeneratoren ansteigende Impulsflanken erzeugen, lieferte TG 1 die ansteigende Flanke des Impulses der ersten in Fig. 11(d) dargestellten Periode; geradzahlige Zeitgeneratoren erzeugen abfallende Flanken, TG 2 erzeugte also die abfal­ lende Flanke dieses Impulses, während sie zusammen die Polarität bestimmen; die Lage einschließlich Breite des Impulses sind ebenfalls durch die in TG 1 und TG 2 einge­ stellten Verzögerungen beeinflußt worden.

Die für jede spezielle Periode in den verschiedenen Zeitge­ neratoren-Paletten-Tabellen gesetzten Daten sind alle für dieselbe von einer von acht Wahlmöglichkeiten; in der ersten Periode für Fig. 11(a) bis 11(d) ist die Wahl also null, und für null sind die Einstellungen der acht Paletten, wie es bei CO in Fig. 11(b) angegeben ist.

In Fig. 6 ist der TG-1-Multiplexer in diesem Burst darge­ stellt und, wie bei "CO" (Kommando für die Einstellung 0) von Fig. 11(b) ersichtlich ist, setzt die Einstellung der drei Bits auf Null TG 1 bei 0 zum Einschalten, wie durch die Spitze in der ersten Periode, die in Fig. 11(a) dargestellt ist, gezeigt ist, um die ansteigende Flanke des in Fig. 11(d) dargestellten Treiber-Impulses zu erzeugen.

Während der Bursts gemäß Fig. 10 und 11(a) bis 11(d) gibt es nur die Einstellungen der Zeitfreigabe-Register 200, wie sie in Fig. 11(c) dargestellt sind.

Es gibt acht Anordnungen der Multiplexer gemäß Fig. 6 in der Paletten-Tabelle 46, jede hat eine gemeinsame Drei-Bit- Steuerung mit acht Wahlmöglichkeiten, im Effekt ergibt sich eine 64-Kästchen-Matrix, wie sie in Fig. 11(b) dargestellt ist. In Fig. 11(b) sind die acht Wahlmöglichkeiten darge­ stellt, die durch den Computer für den in Fig. 11(d) darge­ stellten Treiber-Burst-Signalverlauf in die Matrix eingegeben worden sind. Wie dargestellt, fordert die CO-Einstellung auch für das Einschalten von TG 2, das durch die Spitze in Fig. 11(a) dargestellt ist und wieder in der abfallenden Impuls­ flanke Fig. 11(d). Die C1-Einstellung in Periode 2 schaltet in entsprechender Weise TG 3 für eine ansteigende Flanke und TG 4 für eine abfallende Flanke ein usw., wie in den Fig. 11(a) bis 11(d) klar ersichtlich dargestellt ist.

Die Zahlen an der Oberseite von Fig. 11(a) sowie von Fig. 13(a), 14(a) und 15(a) beziehen sich auf die Anzahl der Zyklen in den Perioden; der sechste Zyklus jeder Periode fällt mit dem 0-Zyklus des folgenden Zyklus und dem Anfang der folgenden Periode zusammen und ist mit "0" bezeichnet.

Die Fig. 11(a), 13(a), 14(a) und 15(a) sind praktisch Diagramme derjenigen Impulse in den acht Zeitgeneratoren T1-T8, die durch den Impulsmodulator 44 durchgetastet werden; auch die dargestellte spitze Form erhalten sie erst in dem tastenden Impulsmodulator. Obgleich nicht dargestellt, erzeugt jeder TG einen Impuls pro Periode, z. B. T1 pulst wirklich beim Zählwert 0 jeder Periode, wird jedoch nur in Kommandoperioden null durchgetastet.

Die Fig. 13(a) bis 13(d) sind ähnlich den Fig. 11(a) bis 11(d), zeigen jedoch einen Kanalburstteil von sieben Perioden, in dem die Impulse eine Polarität haben, die denen der Fig. 11(a) bis 11(d) entgegengesetzt ist, und unter­ schiedliche Breite aufweisen. Die einzigen Einstellungen im Zeitfreigabe-Register TER 200 sind hier die sechs freigeben­ den Einschaltungen von hoch oder niedrig, wie erwähnt und wie durch Fig. 13(b) gefordert wird. Für die erste dargestellte Periode wird also der in Fig. 13(d) dargestellte invertierte Impuls durch Einschalten von TG 8 und TG 7 zu den Zeitpunkten (Zählwert 2 bzw. 3, obere Reihe von Fig. 13(a)), die in der Figur angegeben sind. (Die "X" in den Kästchen der Fig. 11(c), 13(c), 14(c) und 15(c) geben an, welchem TG erlaubt ist (freigegeben ist), möglicherweise während einer spezi­ ellen Periode einzuschalten; welche während der Periode einschalten, wird anderweitig für jede Periode durch die Paletten-Tabelle 46 - C3, Fig. 13(c) - und den Musterspei­ cher 92 gesteuert.)

In der zweiten Periode ist C1 so programmiert, daß keine Änderung in dem Signalverlauf erzeugt wird, wie er von der ersten Periode erhalten wird. Kein TG schaltet ein, d. h., Fig. 13(a) enthält in dieser Periode keine Spitzen. Dement­ sprechend resultiert in dieser Periode auch kein Treiberim­ puls.

In der dritten Periode ergibt sich ein breiter invertierter Impuls von der Einschaltung von (C2) TG 6 beim Zählwert 1, was eine abfallende Impulsflanke erzeugt, und TG 5 beim Zählwert 5 zum Erzeugen einer ansteigenden Flanke. Die vierte und fünfte Periode liefern zusammen einen periodenüber­ lappenden invertierten Impuls, der aus einem Einschalten (C7) von TG 2 beim Zählwert 5 in der vierten Periode und TG 1 beim Zählwert 2 in der fünften Periode resultiert. Tatsächlich erfolgte die Einschaltung von TG 1 im Effekt beim Zählwert 8 (Pipe 1 plus Zählwert 2) vom Beginn der vierten Periode, die dargestellt ist, diese Fähigkeit über eine oder mehrere Perioden hinaus zu verzögern, ist eine wichtige Steuer- oder Programmierfähigkeit von relativ kostengünstigen Ausführungs­ formen der Erfindung. In der sechsten Periode (C3) wird ein Impuls durch Einschalten von TG 8 beim Zählwert 2 und TG 7 beim Zählwert 3 erzeugt. In der siebten Periode schaltet TG 6 beim Zählwert 1 und dann TG 7 beim Zählwert 3 ein.

In den Fig. 14(a) bis 14(d) ist dargestellt, wie eine Palette gemäß der Erfindung nicht nur zur Treiber-Steuerung, wie in den sonst analogen, oben beschriebenen Figuren ver­ wendet werden kann, sondern auch zum Vergleichen.

Jede Kanalkarte 14 trägt acht I-Last-Einheiten 140, eine für einen Kanal.

Die TER-Einstellungen sind in Fig. 14(c) dargestellt.

In der ersten Periode beginnen wir mit der Spur oder dem Signalverlauf bei einer mittleren I-Last-Spannung, bei der Spannung der vorhergehenden (nicht dargestellten I-Last-) Periode. Dies ist jedoch eine Treiber-Periode, so daß beim Zählwert 2, gemäß den Fig. 14(b) und 14(c) TG 4 ein­ schaltet, um den Treiber (wie es in Fig. 14(a) dargestellt ist) einzuschalten, der auf Niedrig schaltet, da das sein Zustand beim letzten (nicht dargestellten) Ein war. Das Einschalten von TG 1 beim Zählwert 3 steuert den Treiber auf Hoch, und das Einschalten von TG 2 beim Zählwert 5 schaltet ihn wieder herunter auf niedrig, um den dargestellten Impuls der ersten Periode zu vervollständigen.

Das Signal geht dann weiter in die zweite Periode, die dargestellt ist, eine Vergleicher-Periode. Die Treiberspan­ nung Niedrig dauert an, bis T3 den Treiber beim Zählwert 1 ausschaltet, was die I-Last die Spannung auf den mittleren I-Last-Wert zu treiben gestattet. T6 schaltet dann beim Zählwert 1½ (unter Verwendung des Spät-Registers), um hier eine Flanke mit einem "Erwarte niedrig"-Vergleich (Fig. 14(b), C2) zu tasten.

Die ungeradzahligen Zeitgeneratoren T5 und T7 werden zum Hoch-Tasten verwendet, die geradzahligen Generatoren T6 und T8 sind Niedrig-Tasteinrichtungen.

Die Vergleicher-Betriebsartspannung dauert bis in die dritte Periode an, eine weitere Vergleicher-Betriebsartperiode, in der T3 beim Zählwert 1 ein hier redundantes "Treiber- Aus"-Kommando schaltet (der Treiber ist ja bereits ausge­ schaltet), und dann schaltet T5 beim Zählwert 1½ ein Flan­ kentast-Hoch-Kommando C3 (Fig. 14b), was "Erwarte hoch" befiehlt.

Die mittlere Spannung dauert bis in die vierte Periode an, in der der Treiber beim Zählwert 2 durch T4 eingeschaltet wird, was eine Rückkehr zu der zuletzt (in Periode 2) angenommenen Treiber-Ein-Spannung, niedrig, bewirkt. Die Situation dauert bis in die fünfte Periode an, bis der Treiber beim Zählwert 1 durch T3 abgeschaltet wird. Nachdem TG d3 den Treiber abge­ schaltet hat, schaltet TG 8d beim Zählwert 5 der Periode d5 niedrig und C4 befiehlt "Erwarte niedrig".

Die sechste Periode ist eine weitere Treiberperiode und stimmt mit der ersten Periode, die dargestellt ist, überein. Die siebte Periode stimmt mit der zweiten überein, mit der Ausnahme, daß die Tastung beim Zählwert 5 durch TG 7 hoch ist und "Erwarte hoch" durch C5 kommandiert wird. In der achten Periode passiert nichts: die auftretende Spitze TG - T - 3 ist redundant.

Die Erfindung gestattet es also, viele Änderungen im Fluge (d. h. innerhalb eines einzigen Bursts) zu machen. In der siebten Periode erfolgte die Tastung also beispielsweise beim Zählwert 5, während sie in der dritten Periode beim Zählwert 1½ erfolgte. Wenn auch dieses nicht für die TER-Einstellungen (z. B. wie in Fig. 14(c)) gilt, ist es wahr für Speicher­ kommandos (z. B. wie in Fig. 14(b)).

Wie in Verbindung mit den Fig. 14(a) bis 14(c) erwähnt wurde, können die Zeitgeneratoren bei halben Zählwerten (einem Zählwert entsprechend der zeitlichen Dauer eines 360° Taktzyklus) als auch Zählwerten gezündet oder geschaltet werden. Die Vorderflanken des Früh-Taktes werden selbstver­ ständlich benutzt, um bei Zählwerten zu schalten, und die Vorderflanken des späten Taktes zum Schalten bei halben Zählwerten. Das Zünden oder Schalten kann auch irgendwo anders innerhalb der 360° eines Zählwertes oder Zyklus in Intervallen von 25 Picosekunden oder weniger eingestellt werden, indem man die Einsteller in der Weise verwendet, die bereits beschrieben wurde und im folgenden noch weiter erläutert wird.

Die Fig. 15(a) bis 15(d) gleichen den Fig. 14(a) bis 14(d), mit der Ausnahme, daß Fenstertastungen anstelle von Flankentastungen verwendet werden.

Die erste Periode stimmt mit der ersten Flankentastperiode überein, die in den Fig. 14(a)-(d) dargestellt ist.

Die zweite Periode (digital 010, d. h. 2) ist wieder eine Vergleicher-Periode, bei der TG 3 den Treiber ausschaltet (Fig. 15(a) und 15(c)), TG 5 das Fenster öffnet und TG 6 das Fenster schließt. Das Fehlen eines "X" in Fig. 15(c) für TG 5 oder TG 6 bedeutet, daß diese Zeitgeneratoren TG für diesen Burst für eine Vergleicherfunktion frei sind, und, wenn sie so frei sind, das Öffnen und Schließen eines Fensters in jeder Periode signalisieren (bedeutungslos für jede Periode, die nicht tatsächlich eine Fenstertast-Vergleicherperiode ist). "Erwarte niedrig" war gemäß C2 in Fig. 15(b) durch das TG5-TG6-Paletten-Tabellen-Ausgangssignal mitgeteilt worden.

In der dritten Periode schaltet T3 redundant zum Ausschalten des bereits ausgeschalteten Treibers beim Zählwert 1, das Fenster wird geöffnet und geschlossen wie in der zweiten Periode, und T5-T6, entsprechend C3 (Fig. 15(b)), befiehlt dem Fenster, Hoch zu erwarten.

In der vierten Periode schaltet T4 den Treiber ein, der in seinen letzten Zustand, niedrig, geht, eine Bedingung, die andauert, bis T3 in der nächsten Periode den Treiber aus­ schaltet und die Spannung zurück auf ihre mittlere Position gehen läßt und eine weitere "Rückkehr auf Null"-Treiber- Betriebsart-Funktion vollendet. Während dieser fünften Periode tritt ebenfalls eine Fenstertastung auf, Öffnen und Schließen wie in der zweiten und dritten Periode, diesmal jedoch befohlen durch C4 durch T7-T8, Niedrig zu erwarten, und mit dem Fenster, diesmal ein spätes in der Periode, geöffnet und geschlossen durch T7 und T8.

Die sechste Periode ist eine weitere Treiberperiode, gerade wie die sechste von Fig. 14(a)-(d).

Die siebte Periode ist ganz gleich der fünften, mit der Ausnahme, daß hier das Fenster Hoch erwartet entsprechend C5 und T7-T8.

Die achte Periode ist wie die dritte, mit der Ausnahme, daß hier keine Tastung erfolgt: eine "Unbeachtlich"-Periode (C6).

Das Zeitfreigabe-Register 200, das in den Fig. 11(c), 13(c), 14(c) und 15(c) in verschiedener Weise programmiert dargestellt ist, stellt ein wertvolles Merkmal dar, das erheblich zur Flexibilität der Wahlmöglichkeit und Verwendung beiträgt.

Von den Zeitgeneratoren 1 bis 8 können also irgendeiner oder mehrere durch den Computer 18 gesetzt werden, um ein "Zünden" oder Schalten zu ermöglichen (ein Durchschalten und Umformen im Impulsmodulator 44), um die Spannung im Treiber auf Hoch (ungeradzahlige IG's) oder Niedrig (geradzahlige IG's) zu schalten. Die "T1 HOCH"- bis "18 NIEDRIG"-Kästchen in bei­ spielsweise Fig. 14(C) versinnbildlichen diese acht mög­ lichen Freigabeeinstellungen, und die "X" in gewissen dieser Kästchen reflektieren die speziellen Freigaben, die für den in Fig. 14(a) dargestellten Burst- oder Impulsgruppenteil gesetzt sind.

Gemäß diesen Freigaben bewirken Kommandos von der Paletten- Tabelle 46 gemäß beispielsweise entsprechend der Tabelle gemäß Fig. 14(b) das in Fig. 14(c) dargestellte Schalten oder Zünden. Das TER 200 kann also durch den Computer 18 gesetzt werden, um das Schalten oder Zünden irgendeines der TG 1 bis 8 zu ermöglichen, wenn es durch das Drei-Bit-Ein­ gangssignal 98 (Fig. 6) befohlen wird, mit der Verzöge­ rungseinstellung, die durch die gewählten Zähler und Einsteller mittels des Computers 18 vorgeschrieben wurden.

Die TG 3 bis 6 können ebenso durch den Computer gesetzt werden (für eine ganze Impulsgruppe, wie das im vorangehenden Absatz diskutierte Setzen), um das Ausschalten (T3 oder T5) oder Einschalten (T4 oder T6) eines entsprechenden Treibers 82 zu ermöglichen. Acht der 12 Leitungen 202 vom TER 200 zum Impulsmodulator 44 tun die Impulsfreigabe, die im vorange­ henden Absatz diskutiert wurde; die verbleibenden vier der 12 geben die eben erwähnten Treiber-Ein-Aus-Funktionen frei. Ein teilweise zweiter Teil der Impulsmodulatoren T3-T6 arbeiten durch zweite Ausgangsleitungen 250, um dadurch selektiv durch die Treiber-Ein-Aus-Schaltung gewisse oder keine der Zeitge­ nerator-Impulse durchzuschleusen. (Die ersten Auslaßleitungen 252 handhaben die Achtergruppe des vorangehenden Absatzes.)

Die in vorteilhafter Weise zahlreichen und anpassungsfähigen Impuls-Flanken-Funktionen der acht Zeitgeneratoren (TG (oder T) 1 bis 8) sind in der folgenden Tabelle aufgeführt:

Die ersten beiden Spalten geben die zwölf Freigabemöglich­ keiten wieder, die durch die zwölf Bits 202 verfügbar sind, wie oben erläutert wurde. Die dritte Spalte gibt die Vergleicher-Betriebsart mit durch den Computer 18 gewählter Flankentastung wieder, Hoch-Tastungen werden durch T5 und T7 bewirkt, und Nieder-Tastungen durch T6 und T8; was mit diesen Flanken-Tastungen ("Erwarte hoch oder niedrig usw.) zu tun ist, wird durch das Ausgangssignal des TG-Paares bestimmt, das mit der Tastung befaßt ist, wie an anderer Stelle hier erläutert wurde. Die vierte Spalte enthält die gewählte Fenstertastung und zeigt, daß in dieser Betriebsart T5 sowie T7 Fenster öffnen und T6 sowie T8 sie schließen. (T5 und T6 sind für die Vergleicher-Betriebsart gepaart, um von dieser zwei Paletten-Tabellen-Ausgangssignale zu liefern, deren beide Bits für die vier Paletten-Kommando-Optionen benötigt werden.)

Für den Fachmann ist es klar, daß die oben dargestellten Treiber-Schwingungsfarmen zu der "Rückkehr auf Null" (return to zero) Treiber-Betriebsart gehören.

Es ist bekannt, daß für die Eichung der Testschaltung anfänglich und periodisch ein Zeitdomänen-Reflektometer (TDR) benötigt wird.

Bei der bevorzugten Ausführungsfarm erfordert eine volle Eichung gewisse Eichungen, die sowohl Treiber- als auch Vergleicher-Funktionen benützen, und andere Eichungen, die eine oder die andere oder nur eine dieser Funktionen benüt­ zen.

In der ersten Kategorie werden die folgenden Messungen gemacht, wobei alle Zeitgeneratoren der Reihe nach benutzt werden, und in eine Eichtabelle eines nicht dargestellten Speichers des Computers 18 eingegeben:

• 1. Die Verzögerung, verglichen mit der im Hauptvergleicher des TGR 180, wenn alle Zeitregister des BC mit der Ausnahme des Perioden-Registers auf null gestellt sind und das Peri­ oden-Register auf 128 gesetzt ist, für jede Schritteinstellung (grob und fein) des Einstellers - die "Schritt-Messungen".
• 2. Die Rückschleusverzögerungen (backgating delays), mit der Einstellung null aller Zeitregister mit der Ausnahme der Einstellung des Grobeinstellers auf 4 und des Feineinstellers auf 6, verglichen mit der im TDR 180 Hauptvergleicher (nicht dargestellt) für Einstellungen des Perioden-Registers auf 2, 3, 4, 8, 16, 32, 64 und 128 - die "Rückschleus-Messungen" (backgating measurements).
• 3. Mit den Registern wie bei Paragraph 1 werden die Verzöge­ rungen in den BC (die in dessen Teilen vor dem Anpassungs­ block verursacht werden), die durch Frequenzänderungen verursacht werden, im Hauptvergleicher bei Frequenzen ent­ sprechend Perioden (in Nanosekunden) von: 3,33, 3,75, 4,17, 4,58 und 5,0 sowohl im Früh- als auch im Spät-Zyklus gemessen - die "Taktsymmetrie-Messungen".

Für die Treiberfunktion allein:

• 1. Mit allen Zeitregistern auf null gestellt wird unter Verwendung aller Zeitgeneratoren der Reihe nach die Verzöge­ rung am Prüfling DUT gemessen, die durch Draht- oder Lei­ tungslängen-Schwankungen im DIB und andere Systemverzöge­ rungsschwankungen verursacht werden, was unter Verwendung von mehrfachen Messungen einschließlich von einiger Reflektometrie - die "Treiberversätze" (driver offsets).

Schließlich für nur die Vergleicherfunktion:

• 1. Mit den T5- bis T8-Zeitregistern auf null gestellt die Verzögerung am Prüfling DUT, die durch Draht- oder Leitungs­ längen-Schwankungen im DIB und andere Verzögerungsschwan­ kungen verursacht werden, was wieder unter Verwendung von Mehrfachmessungen einschließlich einiger Reflektometrie erfolgt und im Stand der Technik als "Vergleicherversätze" (comparator offsets) bezeichnet wird.

Es gibt neun TDR, die alle, wie die DIB 12, auf einem nicht dargestellten Testkopf montiert sind, wie es üblich ist. Acht der TDR sind jeweils mit den Kanälen von acht Kanalkarten verbunden, um die 64 Sparten oder Kanäle, die durch die Kanalkarten repräsentiert werden, zu eichen und eine Kolinearität dieser 64 zu gewährleisten. Ein neunter TDR auf dem Testkopf erzeugt eine Kolinearität unter den acht Gruppen von 64, die durch die TDR 1 bis 8 bedient werden.

Das Computerprogramm macht nun nach Beginn des Testens Gebrauch von den eben aufgeführten Messungen, die sich nun den Programm-Eichtabellen befinden, wie es in Fig. 16 dargestellt ist.

Zuerst stellt das Computer-Testprogramm die Forderung T_R 400 (Fig. 16), daß eine Flanke den Treiber bei, sagen wir einmal, 30 Nanosekunden erreicht.

Zu diesem Wert wird dann (402) aus der oben erwähnten Eich­ tabelle der Treiberversatz (DO) von beispielsweise 5,1 Nanosekunden addiert, wobei man dann 35,1 Nanosekunden erhält. Zu diesem zuletzt erwähnten Wert wird dann die Rückschleusfrequenz-Messung (BG) bei der verwendeten Periode (hier sechs) addiert, was bei diesem Ausführungsbeispiel eine Interpolation unter den Eichtabellenkurven erfordert, die aus den wie oben geschildert durchgeführten Messungen resul­ tierten, was 0,2 Nanosekunden (200 Picosekunden) und eine justierte Flankenzeit (T_A) von insgesamt 35,3 Nanosekunden ergibt.

Diese Zahl wird dann (404) durch die Anzahl der Nanosekunden in einer Periode, 24, geteilt, um zwei Zahlen zu erhalten, eine die ganze Anzahl von Malen, die P 24 vollständig in 35,3 geht, und die andere Zahl R_P, die verbleibt, wenn die ganz­ zahlige Anzahl 24 (PD_P) von 35,3 subtrahiert wird, also 1 bzw. 11,3. Die erforderliche Pipe- oder Durchschleusfunktion ist also 1.

Der Takt liefert 4 Nanosekunden Verzögerung pro Zählwert (C), und das Programm teilt als nächstes 11,3 in der gleichen Weise, um das Ergebnis 2 und einen Rest R_C von 3,3 zu erge­ ben, so daß hierdurch der Zählwert 2 vorgeschrieben wird.

Der Rest 3,3 wird dann im Schritt 408 durch die zusätzliche Verzögerung H geteilt, die durch Verwendung des Spät-Taktes verfügbar ist, ungefähr 2 Nanosekunden, der genaue Wert wird jedoch durch Interpolation durch den Computer von der Takt­ symmetrie-Messung in der Eichtabelle gewonnen (2,09 ns), so daß sich die Zahlen 1 und 1,21 ns (der Spät-Takt war um 0,09 versetzt) für H und R_H ergeben.

Im Hinblick auf diese verbleibende Verzögerung R_H, 1210 Picosekunden, wählt das Steuerprogramm dann im Schritt 410 den nächstliegenden Grobeinstellerschritt unterhalb dieses Wertes, bei dem hier angenommenen Beispiel ist dieser Schritt 1100 Picosekunden, so daß 110 Picosekunden verbleiben, in denen im nächsten Verfahrensschritt 412 durch die nächst­ niedrigere Einstellung des Feineinstellers Rechnung getragen wird, so daß, wenn diese Einstellung 100 beträgt, ein Rest­ fehler von 10 Picosekunden bleibt.

Das Pipe-Register 52, Zählwertregister 54, E/L-Register 34, Grobregister 40 und Feinregister 42 werden also durch den Computer 18 auf 1, 2, früh, Schritt 4 bzw. Schritt 4 eingestellt, die ersten beiden wurden errechnet, und die letzten drei durch den Computer "nachgeschlagen".

Die Resultate für jede Gesamtverzögerung werden in einem Computerspeicher-Zwischenlager gespeichert, so daß sie dort bei zukünftigem Bedarf zugegriffen werden können, ohne die obigen Schritte wiederholen zu müssen.

Für die Treiberflankenrechnung werden die obigen Eichpara­ graphen Nr. 4, 1, 2 und 3 verwendet. Für eine Vergleicher­ flankenrechnung werden die Paragraphen 5, 1, 2 und 3 verwendet.

Das oben beschriebene spezielle Ausführungsbeispiel läßt sich durch den Fachmann in der verschiedensten Weise abwandeln.

Der Burst-Chip kann beispielsweise in Silizium gebildet werden.

Verschiedene Elemente der bevorzugten Ausführungsform-Kombi­ nationen können weggelassen, ergänzt oder ersetzt werden.

Die Burst-Chip-Flächengröße und die Verzögerung im BC nach den Zeitgeneratoren kann geändert werden.

Mehr oder weniger Zeitgeneratoren können vorgesehen werden; mehr oder weniger Bits können den Paletten-Tabellen zugelei­ tet werden; mehr oder weniger Zählwerte pro Periode können verwendet werden.

Das beschriebene Ausführungsbeispiel wird derzeit bevorzugt, es ist jedoch nicht einschränkend auszulegen.

Claims (14)

1. Verfahren zum Betreiben einer automatischen Testein­ richtung für Halbleiterschaltungen, mit mehreren Kanälen, die jeweils mehrere Zeitsteuergeneratoren zur Erzeugung von Zeit­ steuersignalen zu programmierten Intervallen bezüglich eines von mehreren Periodentaktsignalen enthalten, deren Periode ebenfalls programmierbar ist, gekennzeichnet durch die Schritte:

• a) Erstellung einer Kalibrierungstabelle mit Korrekturen für unterschiedliche Verzögerungen, die in mindestens einem Teil jedes Kanals auftreten, wenn die einzelnen Takt­ signale zur Erzeugung der Zeitsteuersignale benutzt werden, wobei die Kalibrierungstabelle die verschiedenen Verzöge­ rungen als Maß für mehrere programmierte Taktsignalperioden enthält,
• b) Einstellung des Wertes eines vom Zeitsteuergenerator in einem Kanal zu erzeugenden programmierten Intervalls durch Entnahme von Werten für diesen Kanal aus der Kalibrierungs­ tabelle aufgrund der programmierten Periode und des Perioden­ taktsignals, bezüglich dessen das Zeitsteuersignal zu er­ zeugen ist,
• c) Erzeugen des Zeitsteuersignals aufgrund des eingestellten Wertes.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrzahl von Periodentaktsignalen je ein von einem einzigen Taktsignal abgeleitetes erstes und zweites Periodentaktsignal aufweist, die gegeneinander um 180° phasenverschoben sind.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß jeder Kanal aus GaAs-Halbleiterbauelementen gebildet ist.

4. Verfahren nach Anspruch 1, bei dem in einem Speicher eines Computers ein Testmuster gespeichert ist und jeder Zeit­ steuergenerator eine programmierbare Verzögerungsschaltung zur Verzögerung eines Zeitsteuersignals bei Eingabe eines Digital­ wertes in ein Register enthält, dadurch gekennzeichnet, daß
im Schritt a) die Kalibrierungstabelle im Speicher des Computers erstellt wird,
im Schritt b) programmierte Intervalle darstellende, mit dem Testspeicher gespeicherte Werte entnommen und mit einem Verzögerungswert addiert werden, der aus in der Kalibrierungstabelle gespeicherten Werten berechnet ist, und
im Schritt c) die eingestellten Werte in ein die programmier­ bare Verzögerungsschaltung steuerndes Register eingespeichert werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Testmuster eine Folge von Testsignalen bestimmt und die eingestellten Werte bei Beginn der Folge in das Register einge­ speichert und während der Folge nicht verändert werden.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Schritt b) dann
wenn b1) die programmierte Periode der Periodentaktsignale mit einem Wert übereinstimmt, für den in der Kalibrierungs­ tabelle Werte gespeichert sind, einer dieser Tabellen­ werte zur Einstellung des Wertes für ein programmier­ bares Zeitintervall benutzt wird, und
wenn b2) die programmierte Periode der Periodentaktsignale nicht mit einem Wert übereinstimmt, für den in der Kalibrierungstabelle Werte gespeichert sind, ein Interpolationswert zwischen zwei in der Tabelle ge­ speicherten Werte zur Einstellung des Wertes für ein programmiertes Zeitintervall benutzt wird.

7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
beim Schritt a) in der Tabelle Korrekturen für unterschiedliche Verzögerungen für jeden Zeitsteuergenerator gespeichert werden und die Tabelle Eintritte bei einem vorbestimmten Intervall für programmierte Periodenwerte enthält, und
beim Schritt b) aus der Tabelle auch einer der im Schritt a) gespeicherten Werte entnommen und der Wert des programmierten Intervalls aufgrund dieses Wertes eingestellt wird.

8. Automatische Testeinrichtung, die Testsignale mit einer programmierbaren Frequenz erzeugt, mit

• a) einem Computer (18) und einer Datenleitung,
• b) einem Testmustergenerator (90, 92) zur Erzeugung einer Testmuster-Signalfolge aus einer Mehrzahl aufeinander­ folgender Codes für jeden Kanal der Testeinrichtung,
• c) einer Mehrzahl von Kanalschaltungen (CC1-CC64) mit jeweils
  • 1. einer Mehrzahl von Zeitsteuergeneratoren (160b) zur Erzeugung von Zeitsteuersignalen, von denen jeder
    • 1. eine programmierbare Verzögerungseinheit (38) mit einem Impulseingang, einem Steuereingang für ein digitales Verzögerungssignal und einem Ausgang für ein entsprechend dem Verzögerungssignal verzögertes Ausgangsimpulssignal, und
    • 2. ein Zeitsteuerregister (40, 42), das mit einem Eingang an die Digitaldatenleitung und mit einem Ausgang an die programmierbare Verzögerungseinheit angeschlossen ist, enthält,
  • 2. einer Impulsmodulatorschaltung (44) mit
    • - an einen Zeitsteuergenerator in dem Kanal gekoppel­ ten Zeitsteuersignaleingängen,
    • - einem mit dem Testmustergenerator gekoppelten Daten­ eingang, dem die aufeinanderfolgenden Testcodes zu­ geführt werden,
    • - und mit Zeitsteuersignalausgängen, an denen von der Impulsmodulatorschaltung aus ihren Eingangszeit­ steuersignalen entsprechend ihren Dateneingangssigna­ len ausgewählte Signale erscheinen,
  • 3. und einer Treiberformatschaltung (208), die unter Steuerung durch eine Mehrzahl von Zeitsteuerausgangs­ signalen der Impulsmodulatorschaltung ein Ausgangssignal erzeugt, das bei Auftreten irgendeines Zeitsteuersignals aus einer ersten Untergruppe der Ausgangszeitsteuer­ signale beginnt und bei Auftreten irgendeines Zeit­ steuersignals aus einer zweiten Untergruppe der Aus­ gangszeitsteuersignale endet,
• d) wobei der Computer (18) enthält
  • 1. einen Kalibrierungstabellenspeicher zur Speicherung einer Mehrzahl von Kalibrierungstabellen, von denen mindestens eine Kalibrierungswerte für jeden Zeitsteuer­ generator zur Verwendung bei unterschiedlichen program­ mierten Frequenzen enthält,
  • 2. einen Verzögerungsspeicher zur Speicherung eines ge­ wünschten Verzögerungswertes für jeden der Zeitsteuer­ generatoren während einer Testmuster-Signalfolge, wobei die gewünschten Verzögerungswerte aufgrund von Werten in den Kalibrierungstabellen und der programmierten Frequenz computerseitig einstellbar sind,
  • 3. und eine Eingabeschaltung für die eingestellten Werte in die Zeitsteuerregister.

9. Automatische Testeinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß jede der Kanalschaltungen eine Format­ vergleichsschaltung enthält, die durch eine Mehrzahl von Ausgangszeitsteuersignalen der Impulsmodulationsschaltung steuerbar ist.

10. Automatische Testeinrichtung mit

• a) einem Taktgenerator (20, 22) zur Erzeugung einer Mehrzahl von Taktsignalen (OSCE, OSCL) gleicher programmierbarer Frequenz mit unterschiedlichen Phasenlagen,
• b) mindestens einem Zeitsteuergenerator (30-42), der ein Takt­ wählregister zur Ausgabe eines aus der Mehrzahl von Takt­ signalen und mindestens ein Zeitsteuerregister (40 oder 42) zur Angabe einer Zeitverzögerung bezüglich des ausgewählten Taktsignales enthält und ein Zeitsteuersignal mit der ange­ gebenen Verzögerung gegenüber dem ausgewählten Taktsignal erzeugt,
• c) und einem Computer (18),

• - der zur Steuerung der Speicherung und Eingabe von ge­ wünschten Zeiten, zu denen die Zeitsteuersignale auftre­ ten sollen, in die Register des Zeitsteuergenerators ein­ gerichtet ist, und der auch eine Kalibrierungstabelle der differentiellen Verzögerungen des Zeitsteuersignals hin­ sichtlich einer Bezugsverzögerung bei einer Mehrzahl programmierter Frequenzen enthält,
• - wobei diese Verzögerungen einen Wert für jede der Mehr­ zahl von Taktsignalen haben,
• - und der weiterhin für die Umsetzung des gespeicherten Wertes in Werte für das Taktwählregister und das Zeit­ steuerregister eingerichtet ist,
• - wobei die Umsetzung die Bestimmung des Wertes in Takt­ wählregister, die Entnahme eines Versatzes, der sich zur Verwendung für das durch den Wert im Taktwählregister an­ gebene Taktsignal eignet, aus der Kalibrierungstabelle, und das Versetzen des Wertes im Zeitsteuerregister auf­ grund des entnommenen Wertes umfaßt.

11. Automatische Testeinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Zeitsteuergenerator (30-42) als inte­ grierte Schaltung in GaAs-Technik ausgebildet ist.

12. Automatische Testeinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Taktgenerator (20, 22) als integrierte Schaltung in GaAs-Technik ausgebildet ist.

13. Automatische Testeinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Testmuster als Signalfolgen erzeugt werden und die Register (34, 40, 42) im Zeitsteuergenerator (30-42) vor einer Signalfolge geladen werden und ihre Speicher­ werte während der Signalfolge konstant bleiben.

14. Automatische Testeinrichtung nach Anspruch 13, dadurch gekennzeichnet,
daß der Zeitsteuergenerator (30-42) ein Zeit­ steuersignal zu der angegebenen Zeit bezüglich des ausgewählten Taktsignals für jeden Zyklus des während der Signalfolge er­ zeugten Taktsignals erzeugt,
und daß ferner eine Einrichtung (44) zur Übertragung des Zeit­ steuersignals zum Ausgang des Zeitsteuergenerators in Abhängig­ keit von programmierten Werten, die sich für jedes erzeugte Taktsteuersignal ändern können, vorgesehen ist.