DE4432294A1 - Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium - Google Patents
Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in SiliziumInfo
- Publication number
- DE4432294A1 DE4432294A1 DE4432294A DE4432294A DE4432294A1 DE 4432294 A1 DE4432294 A1 DE 4432294A1 DE 4432294 A DE4432294 A DE 4432294A DE 4432294 A DE4432294 A DE 4432294A DE 4432294 A1 DE4432294 A1 DE 4432294A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- layer
- lacquer
- surface recombination
- drying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Description
Die Erfindung betrifft ein Verfahren zur Reduzierung der Oberflächenrekom
binationsgeschwindigkeit von Siliziumscheiben.
Bei der Herstellung von elektronischen Bauelementen aus Silizium ist für deren
Funktion in der Regel eine Maßnahme zur Reduzierung der Oberflächen
rekombination ebenso notwendig, wie auch für die Anwendung verschiedener
meßtechnischer und analytischer Methoden. Dies trifft besonders auf die Be
stimmung der Volumen-Rekombinations-Lebensdauer zu, die ein Maß für die
Reinheit von Silizium hinsichtlich elektrisch aktiver Verunreinigungen ist. Für
ihre Bestimmung gilt jedoch in der Regel die Voraussetzung, daß die kleinste
Abmessung der Probe mindestens das Vierfache der Diffusionslänge der freien
Ladungsträger beträgt. Diese Voraussetzung ist in der Regel für Standard-
Silizium-Scheiben nicht gegeben, da deren Dicke meist kleiner ist als die
Diffusionslänge der Ladungsträger. Nur wenn die
Oberflächenrekombinationsgeschwindigkeit hinreichend klein wird, d. h. in
einen Bereich kleiner als 100 cm/s kommt, ist es möglich, auch an Si-Scheiben
mit Standarddicke die Volumenlebensdauer mit hinreichender Genauigkeit zu
messen, um so die Reinheit von Si-Ausgangsscheiben vor und nach techno
logischen Prozessen zur Herstellung von Bauelementen zu überwachen.
Eine Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium
kann durch das Aufwachsen einer thermischen Siliziumdioxidschicht in oxi
dierender Atmosphäre bei Temperaturen im Bereich von ca. 800-1200°C er
reicht werden. In der Literatur und im Sprachgebrauch sind solche Schichten
häufig auch unter dem umfassenderen Begriff Oberflächenpassivierung zu
finden. Hier wird jedoch in der Regel der zusätzliche Aspekt "Schutz vor
Umwelteinflüssen" einbezogen. Bedingt durch die ausgezeichneten mechani
schen, chemischen und elektronischen Eigenschaften der SiO₂-Schicht wird sie
heute im Bereich der Silizium- Halbleitertechnologie fast überall eingesetzt.
Es gibt jedoch einige Anwendungen, wo diese Schicht nicht zufriedenstellend
eingesetzt werden kann. Dies ist der Fall einerseits bei Bauelementen, die eine
hohe Temperatur/Zeit-Belastung bei der Herstellung dieser Schicht nicht
vertragen. Anders liegt der Fall bei der Messung der Volumenlebensdauer. So
ist beim Nachweis von Schwermetallen in Si-Scheiben im ppb-Bereich durch
Messung der Trägerlebensdauer der Einfluß einer Oxidation auf den Schwerme
tallgehalt der Scheibe durch Kontamination, Segregation, Prezipitation und
Abdampfen nur sehr schwer, wenn überhaupt, zu quantifizieren. Abhängig vom
Verhältnis der Kontaminationslevel von Scheibe und Oxidationsrohr kann
einerseits eine Eindiffusion von Verunreinigungen aus dem Rohr in die zu
untersuchende Scheibe auftreten. Andererseits ist es genauso gut möglich, daß
Verunreinigungen aus der Scheibe ausdiffundieren, sich im Oxid anreichern
bzw. homogen oder heterogen ausscheiden. In all den genannten Fällen
repräsentiert die anschließend gemessene Trägerlebensdauer nicht mehr die
ursprüngliche Reinheit der Scheibe. Ein weiteres Problem der thermischen
Oxidation besteht in der schlechten Reproduzierbarkeit der Zustandsdichte der
Grenzfläche Si - SiO₂, die die Oberflächenrekombination bestimmt. Fig. 5 zeigt
die Lebensdauerverteilung einer thermisch oxidierten Scheibe, mit einer
geringen durchschnittlichen Lebensdauer von 85,84 µs, die weitgehend durch
die Oberflächenrekombination an einer nicht optimalen Si - SiO₂-Grenzfläche
bestimmt ist.
Um das Problem der thermischen Belastung zu umgehen, besteht die Möglich
keit, statt der thermisch gewachsenen Oxidschicht eine mit dem CVD (Chemical
Vapor Deposition) Verfahren oder einer seiner Varianten PECVD (Plasma
Enhanced CVD) oder Photo-CVD abgeschiedene SiO₂-Schicht zu verwenden.
Hier kommen je nach Verfahren Temperaturen von ca. 100°C bis 900°C zur
Anwendung. Ein weiterer Vorteil dieser Verfahren ist, daß auch Schichten wie
Siliziumnitrid Si₃N₄ oder Siliziumoxinitrid SiOxNy abgeschieden werden
können.
Ein gravierender Nachteil dieser bisher bekannten abgeschiedenen Schichten ist
ihre geringe Erniedrigung der Oberflächenrekombinationsgeschwindigkeit. Sie
sind daher im weiteren Sinne den Passivierungsschichten zuzurechnen, bei
denen der Aspekt "Schutz vor Umwelteinflüssen" im Vordergrund steht. Für
Bauelementanwendungen werden sie nur in Verbindung mit einer direkt auf dem
Silizium gewachsenen dünnen thermischen SiO₂-Schicht eingesetzt. Für den
analytischen Bereich ist aus demselben Grund, und weil auch hier anla
genspezifische Kontaminationsprobleme bestehen, bisher keine entsprechende
Anwendung bekannt.
Für den analytischen Anwendungsfall kommt hier erschwerend zum Tragen, daß
die Diffusionskoeffizienten der interessierenden Metalle in Si fast immer um
Größenordnungen höher sind als diejenigen der Dotierelemente P, B, As und
Sb. Dies führt dazu, daß Temperatur/Zeit-Belastungen, die selbst für
hochempfindliche Bauelemente erträglich sind, hier unübersehbare Nebenwir
kungen verursachen, wie sie bereits bei der thermischen Oxidation erwähnt sind.
Weiter ist bekannt, daß Wasserstoff und Halogene (F, Cl, Br, J und At) direkt
auf der Si-Oberfläche die Oberflächenrekombinationsgeschwindigkeit
reduzieren. Dies ist beispielsweise durch eine Behandlung der Si-Oberfläche mit
Fluorwasserstoffsäure (HF) zu erreichen. Gravierender Nachteil der Methode
ist, daß die Wirkung (Unterdrückung der Oberflächenrekombination) nach
Entnahme der Scheibe aus der Flüssigkeit unter dem Einfluß von Luftsauerstoff
bereits nach wenigen Minuten nahezu verschwunden ist. Damit ist eine
Anwendung im Bauelementbereich nicht möglich. Eine bekannte Anwendung im
analytischen Bereich ist das "Elymatverfahren" zur Messung der Ladungsträger
diffusionslänge in Si-Scheiben. Hier liegt die Scheibe während der Messung in
einer Küvette mit verdünnter HF. Wegen der mit dem Umgang von HF
verbundenen Gefahren muß ein relativ großer apparativer Aufwand getrieben
werden, um das Bedienungspersonal nicht unnötig zu gefährden.
Ein in neuerer Zeit bekannt gewordenes Verfahren ist das Einbringen von frisch
mit HF gebeizten Si-Oberflächen in alkoholische Jod- oder Bromlösung, wie es
beispielsweise von H. Msaad, J. Michel, J. J. Lappe und L.C. Kimmerling in
"Electronic Passivation of Silicon Surfaces by Halogens" (to be published in
"Journal of the Electrochemical Society" 1994) beschrieben wird. Dort werden
Oberflächenrekombinationsgeschwindigkeiten von kleiner 1 cm/s, was im
Vergleich zu ca. 100 cm/s, die mit thermischem SiO₂ erreicht werden, ein
hervorragender Wert ist. Ein Nachteil dieses Verfahrens ist, ebenso wie beim
Vorangehenden, daß die Wirkung nur in der Lösung längere Zeit erhalten
bleibt, wobei sich hier das wesentlich geringere Gefahrenpotential beim Umgang
mit alkoholischer Jodlösung im Vergleich zur HF vorteilhaft auswirkt.
Trotzdem bedeutet die Handhabung der Flüssigkeit einen erheblichen
zusätzlichen Aufwand.
Die Aufgabe der Erfindung besteht daher darin, ein einfach ausführbares
Verfahren anzugeben, mit dem die Oberflächenrekombinationsgeschwindigkeit
von Silizium auf Werte kleiner oder gleich 100 cm/s reduziert werden kann und
das außerdem eine einfache Handhabung der damit behandelten Si-Bauelemente
oder Si-Scheiben erlaubt.
Die Lösung dieser Aufgabe ist durch die kennzeichnenden Merkmale des An
spruches 1 gegeben. Es zeichnet sich durch die folgenden Schritte aus:
Zunächst wird die Si-Oberfläche gereinigt, da in der Regel jede Si-Oberfläche
eine ca. 2 bis 4 mm dicke Siliziumdioxidschicht (SiO₂) aufweist. Vorzugsweise
kann diese SiO₂-Schicht mit Fluorwasserstoffsäure (HF) abgeätzt werden. Nach
dem Trocknen der Si-Oberfläche wird ein Lack auf die Oberfläche der Si-
Scheibe bei einer Temperatur von weniger als 100°C aufgebracht, vorzugsweise
jedoch bei Raumtemperatur, so daß durch Trocknen dieses Lackes eine
elektrisch nichtleitende Schicht entsteht. Das Aufbringen des Lackes kann
beispielsweise durch Aufsprühen, Aufspinnen, Aufpinseln oder auch durch
Tauchen erfolgen.
Je nach Art des verwendeten Lackes führt der Trocknungsvorgang zur Verfes
tigung des Lackes, da beispielsweise ein in dem Lack möglicherweise
vorhandenes Lösungsmittel verdampft oder eine chemische Reaktion mit Reak
tionspartner aus der Schicht oder aus der Umgebung (beispielsweise
Luftsauerstoff, feuchte Luft) zu einer Gelbildung bzw. zu einer Änderung des
Aggregatzustandes führt oder eine Abkühlung des bei einer über der
Raumtemperatur liegenden Temperatur aufgebrachten Lackes dieser in eine feste
Schicht umwandelt. Zur analytischen Verwendung des erfindungsgemäßen
Verfahrens, also um die Trägerlebensdauer von Si-Standardscheiben zu messen,
muß die aufgebrachte Schicht transparent für den für die Messung verwendeten
Lasers sein, also beispielsweise im Bereich von 900 nm.
Durch diese Maßnahmen wird die Oberflächenrekombinationsgeschwindigkeit
kleiner 100 cm/s, ohne daß eine merkliche Temperaturbelastung in der Si-
Scheibe bzw. der Si-Halbleiterbauelemente auftritt. Dieser Wert ist hinreichend
klein sowohl für die Funktion von Halbleiterbauelementen als auch für die
Anwendung analytischer Methoden wie z. B. die Messung der
Ladungsträgerlebensdauer in Si-Scheiben zur Überwachung der Kontamination
mit Schwermetallen wie Eisen oder Gold.
Als Lack kann vorzugsweise ein Stoff mit organischer Grundsubstanz eingesetzt
werden, wie beispielsweise ein natürliches oder künstliches Harz, das
desweiteren als Zusatzstoff ein Halogen, vorzugsweise Jod enthält. Vorzugs
weise wurden besonders gute Ergebnisse mit Jod enthaltendem Kolophonium,
das aus Balsam-, Wurzel- oder Tallharz gewonnen wird, erzielt. Gleichfalls gute
Ergebnisse liefert auch ein auf der Stoffgruppe von Alkydharzen basierender
Lack, wie beispielsweise Aftalat, gute Ergebnisse. Ferner hat sich gezeigt, daß
auch ein physikalisch trocknender Klar- oder Transparentlack zu den
gewünschten Ergebnissen führt, so zum Beispiel der auf Cellulosenitrat-Basis
hergestellte Zaponlack.
Schließlich führt auch die Verwendung von Polysiloxanen, wie beispielsweise
Siliconlack zu brauchbaren Ergebnissen.
Im folgenden soll das erfindungsgemäße Verfahren anhand von Ausführungsbeispielen
dargestellt und erläutert werden. Es zeigen:
Fig. 1 die örtlich Verteilung der Minoritätsträger-Lebens
dauer einer mit dem erfindungsgemäßen Verfahren
behandelten Siliziumscheibe,
Fig. 2 die örtliche Verteilung der Minoritäts-Lebensdauer
einer mit dem erfindungsgemäßen Verfahren
behandelten weiteren Siliziumscheibe,
Fig. 3 die örtliche Verteilung der Minoritäts-Lebensdauer
einer mit dem erfindungsgemaßen Verfahren
behandelten weiteren Siliziumscheibe, und
Fig. 4 eine schematische Schnittdarstellung eines mit dem
erfindungsgemäßen Verfahren behandelten Silizium-
Bauelementes.
Ein erstes Ausführungsbeispiel betrifft die Ladungsträgerlebensdauermessung an
Si-Scheiben nach dem µPCD Verfahren (Microwave Photoconductive Decay)
zur Überwachung der Kontamination mit elektrisch aktiven Metallen wie Eisen
oder Gold. Um Oxidschichten auf der Oberfläche zu entfernen wird die zu
untersuchende Scheibe in Fluorwasserstoffsäure eingelegt. Nachdem sämtliche
Oxidreste entfernt sind, was an einer hydrophoben Oberfläche erkennbar ist,
wird die Scheibe in deionisiertem Wasser gründlich gespült und anschließend
mit Stickstoff trockengeblasen. Anschließend wird die Scheibe beispielsweise
beidseitig mit einem handelsüblichen Lötlack, basierend auf Kolophonium mit
halogenhaltigen Zusätzen, beispielsweise Fluor, aus einer Sprühdose mit
FCKW-Treibgas bei Raumtemperatur besprüht. Nachdem die Schicht
berührungstrocken ist, wird die Scheibe in ein Magazin gestellt und dieses in
eine Meßapparatur.
Fig. 1 zeigt die örtliche Verteilung der Lebensdauerwerte einer solchen
Siliziumscheibe, wobei zu Vergleichszwecken die gleiche Si-Scheibe thermisch
oxydiert wurde und deren Verteilung der Lebensdauerwerte die Fig. 5 zeigt.
Der Vergleich zeigt für die mit dem erfindungsgemäßen Verfahren behandelten
Si-Scheibe wesentlich höhere Werte als für die Si-Scheibe mit oxydierter
Oberfläche. Es ergibt sich aus Fig. 1 ein Mittelwert von 130,1 µs gegenüber
einem Mittelwert von lediglich 85,84 µs nach Fig. 5.
Ein weiteres Ausführungsbeispiel wurde mit einer Si-Scheibe durchgeführt, die
durch ein defektes Betriebsmittel spurenweise mit Eisen kontaminiert war. Fig.
6 zeigt die Lebensdauerwerte dieser Si-Scheibe, die lediglich als
Oberflächenpassivierung das sogenannte natürliche Raumoxid aufweist, weshalb
auch der Mittelwert sehr niedrig, nämlich nur 11,2 µs ist. Wird die gleiche
Scheibe entsprechend dem ersten Ausführungsbeispiel behandelt, erhält man die
Lebensdauerverteilung nach Fig. 2, die wesentlich höhere Lebensdauerwerte
zeigt, nämlich einen Mittelwert von 150,1 µs. Beide Fig. 2 und 6 zeigen die
gleichen, die Kontamination anzeigende Konturen, wobei jedoch wegen der
größeren Diffusionslänge der Minoritätsträger aufgrund der größeren effektiven
Lebensdauer die Konturen in Fig. 2 deutlich weniger scharf begrenzt sind.
Bei einem dritten Ausführungsbeispiel zur Oberflächenbehandlung einer Si-
Scheibe wird eine Lösung aus 73,75 g Isopropanol, 25 g Kolophonium und 1,25 g
Jod vorbereitet. Die zu untersuchende Scheibe wird zunächst 10 s in einer
Mischung aus HF:HNO gebeizt. Hierbei wird ca. 1 µm Silizium abgetragen.
Wie oben beschrieben, wird dann in HF gebeizt, gründlich gespült und ge
trocknet. Anschließend wird die Scheibe beidseitig mit der vorbereiteten Lösung
durch Auftragen mit dem Pinsel bei Raumtemperatur beschichtet. Nachdem die
Schicht berührungstrocken ist, wird die Scheibe in die Meßapparatur gegeben.
Die so erzielten Lebensdauerwerte sind in Fig. 3 dargestellt und sind höher als
die Werte einer mit SiO₂- Passivierung versehenen Si-Scheibe, die die Fig. 7
zeigt. So beträgt nach Fig. 7 der Mittelwert lediglich 20,75 µs, der nach Fig.
3 auf 109,3 µs angestiegen ist. Dies ist ein Hinweis auf eine stärkere Reduzie
rung der Oberflächenrekombination, was wiederum bedeutet, daß der eigentlich
interessierende Wert der Volumenlebensdauer genauer bestimmt ist.
Anstatt der in dem ersten und dritten Ausführungsbeispiel angegebenen Lacke
kann auch Alftalat, Zaponlack oder Siliconlack verwendet werden.
Das erfindungsgemäße Verfahren kann mit Vorteil bei der Herstellung von Si-
Bauelementen zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit
verwendet werden.
Hierzu zeigt Fig. 4 einen Ausschnitt aus einer Si-Scheibe 1, in die Bau
elemente, beispielsweise ein Transistor 2 mit Basiszone 3 und Emitterzone 4
integriert ist. Nach Herstellung dieser Zonen wird auf der Si-Oberfläche eine
Schicht 5 aufgebracht, die beispielsweise nach dem ersten oder zweiten
Ausführungsbeispiel erzeugt wird und zu einer unter 100 cm/s liegenden
Oberflächenrekombinationsgeschwindigkeit führt. Anschließend wird diese
Schicht 5 mit bekannten Methoden strukturiert, um darauf eine Leitungsstruktur
6, beispielsweise aus Aluminium zu erzeugen. Abschließend wird eine
Passivierungsschicht 7, beispielsweise aus Polyimid abgeschieden. Anstatt einer
solchen Polyimidschicht kann auch eine gemäß dem ersten oder zweiten
Ausführungsbeispiel erzeugte Schicht verwendet werden.
Der Vorteil der Verwendung der erfindungsgemäßen Schicht zur Reduzierung
der Oberflächenrekombinationsgeschwindigkeit im Zusammenhang mit der Her
stellung von Si-Halbleiterbauelementen besteht darin, daß diese Schicht bei
Temperaturen von weniger als 100°C, insbesondere bei Raumtemperatur
erzeugbar ist, so daß die Temperaturbelastung des Bauelementes gering
bleibt.
Claims (14)
1. Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit
von Siliziumscheiben, gekennzeichnet durch folgende Verfahrensschritte:
- a) Reinigen der Siliziumoberfläche,
- b) Trocknen der Siliziumoberfläche,
- c) Auftragen eines Lackes bei einer Temperatur von weniger als 100°C und
- d) Trocknen dieses aufgetragenen Lackes zur Erzeugung einer elektrisch nichtleitenden Schicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Lack
verwendet wird, der zu einer transparenten Schicht führt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Lack
bei Raumtemperatur von ca. 25°C aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der
Lack eine organische Grundsubstanz aufweist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Grundsubstanz
ein natürliches Harz oder ein Alkydharz verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß Kolophonium
verwendet wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß Alftalat verwendet
wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß die elektrisch nichtleitende Schicht Halogene in
Konzentration von mehr als 0,1 Volumen-% enthält.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß als Halogen Jod
eingesetzt wird.
10. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß
die Grundsubstanz des Lackes im wesentlichen aus Polysiloxanen besteht.
11. Verfahren nach einem der vorangehenden Ansprüche, dadurch
gekennzeichnet, daß eine weitere Schicht als Passivierungsschicht aufgebracht
wird.
12. Verfahren nach einem der Ansprüche 1-10, dadurch gekennzeichnet, daß
eine transparente, nicht leitende Folie auf die Schicht aufgebracht wird.
13. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur
Herstellung von Silizium-Halbleiterbauelementen.
14. Verwendung des Verfahrens nach einem der Ansprüche 2-12 zur Messung
der Minoritätsträgerlebensdauer in Standard-Siliziumscheiben.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4432294A DE4432294A1 (de) | 1994-09-12 | 1994-09-12 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium |
EP95113831A EP0706207B1 (de) | 1994-09-12 | 1995-09-04 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium |
DE59510024T DE59510024D1 (de) | 1994-09-12 | 1995-09-04 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium |
JP7267583A JPH08107108A (ja) | 1994-09-12 | 1995-09-11 | シリコンウエーハの表面再結合速度を減少する方法 |
US08/526,556 US5972724A (en) | 1994-09-12 | 1995-09-12 | Process for reducing the surface recombination speed in silicon |
US09/201,899 US6340642B1 (en) | 1994-09-12 | 1998-11-30 | Process for manufacturing a silicon semiconductor device having a reduced surface recombination velocity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4432294A DE4432294A1 (de) | 1994-09-12 | 1994-09-12 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4432294A1 true DE4432294A1 (de) | 1996-03-14 |
Family
ID=6527917
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4432294A Withdrawn DE4432294A1 (de) | 1994-09-12 | 1994-09-12 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium |
DE59510024T Expired - Lifetime DE59510024D1 (de) | 1994-09-12 | 1995-09-04 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59510024T Expired - Lifetime DE59510024D1 (de) | 1994-09-12 | 1995-09-04 | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium |
Country Status (4)
Country | Link |
---|---|
US (2) | US5972724A (de) |
EP (1) | EP0706207B1 (de) |
JP (1) | JPH08107108A (de) |
DE (2) | DE4432294A1 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6401353B2 (en) * | 2000-03-08 | 2002-06-11 | Dainippon Screen Mfg. Co., Ltd. | Substrate dryer |
WO2002005349A1 (en) * | 2000-07-12 | 2002-01-17 | California Institute Of Technology | Electrical passivation of silicon-containing surfaces using organic layers |
US6836139B2 (en) | 2002-10-22 | 2004-12-28 | Solid State Measurments, Inc. | Method and apparatus for determining defect and impurity concentration in semiconducting material of a semiconductor wafer |
US7534729B2 (en) * | 2003-02-28 | 2009-05-19 | Board Of Regents, The University Of Texas System | Modification of semiconductor surfaces in a liquid |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3939415A (en) * | 1973-07-27 | 1976-02-17 | Hitachi, Ltd. | Method of and device for measuring life time of carriers of semiconductor |
DE4202290A1 (de) * | 1991-01-31 | 1992-08-13 | Mitsubishi Electric Corp | Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben |
DE4216145A1 (de) * | 1991-05-16 | 1992-11-19 | Dow Corning Gmbh | Verfahren zur bildung eines schutzueberzuges auf einer halbleitervorrichtung |
DE4123900A1 (de) * | 1991-07-18 | 1993-01-21 | Siemens Ag | Schutzschicht fuer wafer |
DE4239324A1 (en) * | 1991-11-22 | 1993-05-27 | Minnesota Mining & Mfg | Protective coating for electronic device contg. fluorinated acrylate] - and/or fluorinated polyurethane and opt. acrylic] resin, applied as organic soln. |
WO1994014188A1 (en) * | 1992-12-16 | 1994-06-23 | Semilab Félvezetö Fizikai Laboratórium Rt. | Method for chemical surface passivation for in-situ bulk lifetime measurement of silicon semiconductor material |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3115424A (en) * | 1961-04-20 | 1963-12-24 | Int Rectifier Corp | Process for the passivation of semiconductors |
US3684592A (en) * | 1969-09-30 | 1972-08-15 | Westinghouse Electric Corp | Passivated surfaces and protective coatings for semiconductor devices and processes for producing the same |
DE2019099C3 (de) * | 1970-04-21 | 1975-11-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Herstellung eines stabilen Oberflachenschutzes fur Halbleiterbauelemente |
DE2155849C3 (de) * | 1971-11-10 | 1979-07-26 | Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg | Verfahren zur Herstellung eines stabilisierenden und/oder isolierenden Überzuges auf Halbleiteroberflächen |
DE3023201A1 (de) * | 1980-06-21 | 1982-01-07 | Hoechst Ag, 6000 Frankfurt | Positiv arbeitendes strahlungsempfindliches gemisch |
JPS60136310A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | レジスト |
US4608097A (en) * | 1984-10-05 | 1986-08-26 | Exxon Research And Engineering Co. | Method for producing an electronically passivated surface on crystalline silicon using a fluorination treatment and an organic overlayer |
US4683024A (en) * | 1985-02-04 | 1987-07-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Device fabrication method using spin-on glass resins |
US4806504A (en) * | 1986-09-11 | 1989-02-21 | Fairchild Semiconductor Corporation | Planarization method |
US5270259A (en) * | 1988-06-21 | 1993-12-14 | Hitachi, Ltd. | Method for fabricating an insulating film from a silicone resin using O.sub. |
US4996254A (en) * | 1988-10-11 | 1991-02-26 | Ethyl Corporation | Production of electronic coatings by spin coating a partially fluorinated polyamic acid composition |
DE59006874D1 (de) * | 1989-05-31 | 1994-09-29 | Siemens Ag | Verfahren zur Bestimmung der Rekombinationsgeschwindigkeit von Minoritätsträgern an Grenzflächen zwischen Halbleitern und anderen Substanzen. |
US5262358A (en) * | 1989-11-13 | 1993-11-16 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method for producing a silicate layer in an integrated circuit |
JP2581268B2 (ja) * | 1990-05-22 | 1997-02-12 | 日本電気株式会社 | 半導体基板の処理方法 |
CA2017719C (en) * | 1990-05-29 | 1999-01-19 | Zarlink Semiconductor Inc. | Moisture-free sog process |
US5426058A (en) * | 1991-07-12 | 1995-06-20 | Sharp Kabushiki Kaisha | Method of manufacturing solid-state imaging device |
US5280184A (en) * | 1992-04-08 | 1994-01-18 | Georgia Tech Research Corporation | Three dimensional integrated circuits with lift-off |
US5312512A (en) * | 1992-10-23 | 1994-05-17 | Ncr Corporation | Global planarization using SOG and CMP |
JP3074661B2 (ja) * | 1992-11-20 | 2000-08-07 | 宇部興産株式会社 | ポリイミドシロキサン組成物 |
US5391507A (en) * | 1993-09-03 | 1995-02-21 | General Electric Company | Lift-off fabrication method for self-aligned thin film transistors |
JP3562590B2 (ja) * | 1993-12-01 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
US5462898A (en) * | 1994-05-25 | 1995-10-31 | Georgia Tech Research Corporation | Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime |
US5453406A (en) * | 1994-06-13 | 1995-09-26 | Industrial Technology Research Institute | Aspect ratio independent coating for semiconductor planarization using SOG |
-
1994
- 1994-09-12 DE DE4432294A patent/DE4432294A1/de not_active Withdrawn
-
1995
- 1995-09-04 EP EP95113831A patent/EP0706207B1/de not_active Expired - Lifetime
- 1995-09-04 DE DE59510024T patent/DE59510024D1/de not_active Expired - Lifetime
- 1995-09-11 JP JP7267583A patent/JPH08107108A/ja active Pending
- 1995-09-12 US US08/526,556 patent/US5972724A/en not_active Expired - Lifetime
-
1998
- 1998-11-30 US US09/201,899 patent/US6340642B1/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3939415A (en) * | 1973-07-27 | 1976-02-17 | Hitachi, Ltd. | Method of and device for measuring life time of carriers of semiconductor |
DE4202290A1 (de) * | 1991-01-31 | 1992-08-13 | Mitsubishi Electric Corp | Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben |
DE4216145A1 (de) * | 1991-05-16 | 1992-11-19 | Dow Corning Gmbh | Verfahren zur bildung eines schutzueberzuges auf einer halbleitervorrichtung |
DE4123900A1 (de) * | 1991-07-18 | 1993-01-21 | Siemens Ag | Schutzschicht fuer wafer |
DE4239324A1 (en) * | 1991-11-22 | 1993-05-27 | Minnesota Mining & Mfg | Protective coating for electronic device contg. fluorinated acrylate] - and/or fluorinated polyurethane and opt. acrylic] resin, applied as organic soln. |
WO1994014188A1 (en) * | 1992-12-16 | 1994-06-23 | Semilab Félvezetö Fizikai Laboratórium Rt. | Method for chemical surface passivation for in-situ bulk lifetime measurement of silicon semiconductor material |
Non-Patent Citations (10)
Title |
---|
CONTI,M. * |
et.al.: A simple procedure based on the PCD method for determination of recombina- tion lifetime and surface recombination velocity in silicon. In: Meas.Sci.Technol.5, 1994,S.47-50 * |
et.al.: Low cost and high performance antireflective coatings for solar cells. In: Opti-cal Engineering, Jan./Febr. 1985, Vol.24, No.1, S.207-211 * |
et.al.: Minority Carrier Life- time Measurement in HF Solution to Evaluate Si Substrates for Solar Cells. In: Japanese Journal of Applied Physics, Vol.29, No.1, Jan.,1990, L166-L168 * |
et.al.: Passivation of GaAs surface recombination with organic thiols. In: J.Vac.Sci. Technol.B 9, (4), Jul/Aug 1991, S.2333-2336 * |
FONTAINE,J.Ch. * |
NAKANO,H. * |
NAMMORI,Takayuki * |
SHARON,R. * |
TEGAGNI,F.: Electrical Properties of Silicone Films on Silicon. In: J.Electrochem. Soc.: Solid State Science, Vol.116, No.3, March 1969, S.377-380 * |
Also Published As
Publication number | Publication date |
---|---|
JPH08107108A (ja) | 1996-04-23 |
US6340642B1 (en) | 2002-01-22 |
EP0706207A3 (de) | 1997-07-02 |
EP0706207B1 (de) | 2002-01-30 |
EP0706207A2 (de) | 1996-04-10 |
US5972724A (en) | 1999-10-26 |
DE59510024D1 (de) | 2002-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69532060T2 (de) | Vor einer thermischen Behandlung ausgeführtes Reinigungsverfahren | |
DE69912712T2 (de) | Zusammensetzung und Verfahren zum selektiven Ätzen eines Siliciumnitrid-Films | |
DE3209066C2 (de) | ||
DE1564963C3 (de) | Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements | |
DE1696625B2 (de) | Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper | |
DE2419030A1 (de) | Integrierte optische vorrichtung mit lichtwellenleiter und photodetektor, sowie verfahren zu ihrer herstellung | |
EP0087581A1 (de) | Verfahren zur Herstellung von Siliziumoxidschichten | |
EP0590508B1 (de) | Entfernung von Verunreinigungen und Verbesserung der Minoritätsladungsträger-Lebensdauer bei Silicium | |
WO1999049521A1 (de) | Verfahren zur einseitigen dotierung eines halbleiterkörpers | |
DE1913718A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE3827496C2 (de) | ||
EP0706207B1 (de) | Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium | |
DE2550371A1 (de) | Verfahren zum thermischen oxydieren von silicium | |
DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
DE112015006323T5 (de) | Verfahren zur Bewertung eines Halbleitersubstrats und Verfahren zur Herstellung eines Halbleitersubstrats | |
DE19651778A1 (de) | Verfahren zur Planierung der Oberfläche eines Wafers | |
DE1496545A1 (de) | Glasgemenge,insbesondere als Material fuer Passivierungs- und Schutzschichten fuer Festkoerperbauelemente | |
DE3910185C2 (de) | Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung | |
DE4412297C2 (de) | Verfahren zur Rekombinationslebensdauermessung und Vorrichtung zur Durchführung des Verfahrens | |
DE112014002270B4 (de) | Verfahren zur Bewertung eines Halbleiter-Wafers | |
DE2951237A1 (de) | Verfahren zur behandlung von halbleitersubstraten | |
DE112019000505T5 (de) | Verfahren zur bewertung einer siliciumschicht und verfahren zur herstellung eines siliciumepitaxiewafers | |
EP0464372B1 (de) | Verfahren zur Herstellung und Passivierung von Halbleiterbauelementen | |
DE10147677A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE1225768B (de) | Verfahren zum eindimensionalen Bestimmen von Diffusionsprofilen in Halbleiterkoerpern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
8120 | Willingness to grant licences paragraph 23 | ||
8127 | New person/name/address of the applicant |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |
|
8141 | Disposal/no request for examination |