DE4437068A1 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE4437068A1
DE4437068A1 DE4437068A DE4437068A DE4437068A1 DE 4437068 A1 DE4437068 A1 DE 4437068A1 DE 4437068 A DE4437068 A DE 4437068A DE 4437068 A DE4437068 A DE 4437068A DE 4437068 A1 DE4437068 A1 DE 4437068A1
Authority
DE
Germany
Prior art keywords
gate electrode
semiconductor layer
thin film
film transistor
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4437068A
Other languages
English (en)
Other versions
DE4437068C2 (de
Inventor
Seok Won Cho
Jong Moon Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4437068A1 publication Critical patent/DE4437068A1/de
Application granted granted Critical
Publication of DE4437068C2 publication Critical patent/DE4437068C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Description

Die Erfindung bezieht sich auf einen Dünnfilmtransistor, und insbesondere auf einen solchen, der sich zum Aufbau einer Speicherzelle in einem SRAM eignet. Ferner bezieht sich die Erfindung auf ein geeignetes Verfahren zur Herstellung eines derartigen Transistors.
Im allgemeinen läßt sich ein Dünnfilmtransistor anstelle eines Lastwiderstands in einem SRAM-Element mit einer Speicherkapazität von 1 Megabyte oder mehr (1M-Klasse) verwenden, oder als Schaltelement zur Umschaltung von Bildda­ tensignalen in einem Pixelbereich einer Flüssigkristallanzeige.
Um einen qualitativ hochwertigen SRAM (Static Random Access Memory) zu er­ halten, ist es notwendig, den Leistungsverbrauch zu verringern und die Spei­ chercharakteristik des Speichers zu verbessern, was im allgemeinen dadurch erzielt wird, daß bezüglich des Dünnfilmtransistors der Ausschaltstrom (AUS- Strom) verringert und der Einschaltstrom (EIN-Strom) vergrößert wird.
Es wurden bisher erhebliche Anstrengungen unternommen, um das EIN/AUS- Stromverhältnis zu verbessern.
Ein konventionelles Verfahren zur Herstellung eines Dünnfilmtransistors mit verbessertem EIN/AUS- Stromverhältnis wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben.
Die Fig. 1(a) bis 1(d) zeigen Querschnittstrukturen zur Erläuterung eines Ver­ fahrens zur Herstellung eines konventionellen Dünnfilmtransistors. Insbeson­ dere wird ein Verfahren zur Herstellung eines MOS-Dünnfilmtransistors be­ schrieben, der vergrößerte Kristallkörner aufweist. Dies wird dadurch erreicht, daß Festkörper-Polysilicium auf einem Bodengate einem weiteren Feststoff- Phasen-Wachstumsprozeß ausgesetzt wird.
Das Festkörper-Kornwachstum wird erzeugt durch Ausführung einer Wärmebe­ handlung für längere Zeit bei einer Temperatur von etwa 600°C. Die Wärmebe­ handlung kann dabei über 24 Stunden erfolgen.
Gemäß Fig. 1(a) wird zunächst Polysilicium auf einem isolierenden Substrat 1 oder auf einem isolierenden Film abgelagert. Sodann wird das Polysilicium durch einen Photoätzprozeß strukturiert, und zwar unter Verwendung einer Gatemaske, um eine Gateelektrode 2 zu erhalten.
Sodann werden, wie in Fig. 1(b) zu erkennen ist, auf die gesamte Oberfläche der so erhaltenen Struktur nacheinander und aufeinanderliegend ein Gateisola­ tionsfilm 3 und ein Festkörper-Polysiliciumfilm 4 aufgebracht. Dies kann z. B. durch ein CVD-Verfahren (Chemical Vapor Deposition-Verfahren) erfolgen.
Schließlich erfolgt ein Wachstumsvorgang zur Vergrößerung der Korngröße des Festkörper-Siliciumfilms durch Anwendung eines Festphasen-Kornwachs­ tumsverfahrens, wozu eine Wärmebehandlung über einen Zeitraum von etwa 24 Stunden sowie bei einer Temperatur von etwa 600°C durchgeführt wird.
Als nächstes wird gemäß Fig. 1(c) ein photoempfindlicher Film 5 auf den Polysili­ ciumfilm 4 aufgebracht. Dieser photoempfindliche Film 5 wird dann belichtet und entwickelt, um einen Kanalbereich zu maskieren. Die Maskierung des Ka­ nalbereichs erfolgt zur Bildung eines Sourcebereichs 6a, der sich mit der Gate­ elektrode 2 teilweise überlappt, sowie zur Bildung eines Drainbereichs 6b, der gegenüber der Gateelektrode 2 versetzt ist.
Sodann werden gemäß Fig. 1 (d) p-Typ-Verunreinigungen (BF₂) in den freigeleg­ ten Polysiliciumfilm 4 implantiert, um den Sourcebereich 6a und den Drainbe­ reich 6b zu erhalten, wonach die Herstellung eines konventionellen p-Typ-MOS- Dünnfilmtransistors abgeschlossen ist.
Mit den Buchstaben a, b, c und d in Fig. 1(d) sind der Reihe nach der Sourcebe­ reich, der Kanalbereich, ein Offset-Bereich sowie der Drainbereich bezeichnet.
Die Herstellung des konventionellen Dünnfilmtransistors bereitet allerdings ei­ nige Probleme.
Zunächst werden sowohl der Kanalbereich als auch der Offset-Bereich zur sel­ ben Zeit unter Verwendung eines Photomaskierungsprozesses hergestellt, was kompliziert und schwer zu reproduzieren ist. Es treten somit erhebliche Schwankungen beim AUS-Strom in Abhängigkeit des Ausrichtungsgrads auf, was zur Herabsetzung der Betriebszuverlässigkeit des Dünnfilmtransistors führt.
Andererseits erstreckt sich der Kanalbereich des Dünnfilmtransistors parallel zur Substratebene. Mit kleiner werdender Speicherzelle verkürzt sich daher die Kanallänge, was zu einem Anstieg des Leckstroms führt. Der Verkleinerung des Kanalbereichs sind daher enge Grenzen gesetzt, so daß sich mit einem derarti­ gen Transistor ein hoher Integrationsgrad praktisch nicht erzielen läßt.
Der Erfindung liegt die Aufgabe zugrunde, die obergenannten Probleme zu überwinden und eine Transistorstruktur anzugeben, die eine weitere Mini­ mierung einer durch sie aufgebauten Speicherzelle gestattet. Eine Maske zur Bil­ dung des Kanalbereichs soll dabei nicht mehr verwendet zu werden brauchen. Darüber hinaus soll ein entsprechendes Verfahren zur Herstellung eines derar­ tigen Dünnfilmtransistors angegeben werden.
Nach einem Aspekt der vorliegenden Erfindung enthält ein Dünnfilmtransistor folgendes: Ein Isolierendes Substrat; eine auf dem isolierenden Substrat ange­ ordnete Gateelektrode mit wenigstens einer Seitenwand, die nach innen geneigt ist bzw. einen negativen Böschungswinkel aufweist; ein Isolationsfilm-Seiten­ wandstück an einer der geneigten Seite der Gateelektrode gegenüberliegenden Seite; einen Gateisolationsfilm auf dem isolierenden Substrat, der Gateelektro­ de und dem Seitenwandstück; sowie eine Halbleiterschicht auf dem Gateisola­ tionsfilm. Dabei sind Verunreinigungsdiffusionsbereiche selektiv innerhalb der Halbleiterschicht oberhalb der Gateelektrode, des Seltenwandstücks und des isolierenden Substrats an der genannten anderen Seite der Gateelektrode vor­ handen, also an derjenigen Seite, an der die Gateelektrode die geneigte Seiten­ wand aufweist. Ferner befindet sich ein Kanalbereich innerhalb der Halbleiter­ schicht an dieser geneigten Seite der Gateelektrode.
Nach einem anderen Aspekt der vorliegenden Erfindung zeichnet sich ein Ver­ fahren zur Herstellung des erfindungsgemäßen Dünnfilmtransistors durch fol­ gende Herstellungsschritte aus: Auf einem isolierenden Substrat wird eine Gateelektrode mit einer Seitenwand gebildet; an der anderen Seite der Gateelek­ trode wird ein Seitenwandstück gebildet; die zu erstgenannte Seite der Gateelek­ trode wird selektiv geätzt, um eine Seitenwand zu erhalten, die in Richtung auf das isolierende Substrat gesehen nach innen geneigt ist; auf die gesamte Ober­ fläche der so erhaltenen Struktur wird ein Gateisolationsfilm aufgebracht und es wird anschließend auf dem Gateisolationsfilm eine Halbleiterschicht gebil­ det; anschließend erfolgt die Bildung von Source- und Drainbereichen durch In­ jektion von Ionen in einer Richtung, die vertikal zur Substratoberfläche liegt.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher be­ schrieben. Es zeigen:
Fig. 1(a) bis 1(d) Querschnittstrukturen zur Erläuterung eines konventionellen Verfahrens zur Herstellung eine Dünnfilmtransistors;
Fig. 2(a) bis 2(e) Querschnittstrukturen zur Erläuterung eines erfindungsgemä­ ßen Verfahrens zur Herstellung eines Dünnfilmtransistors nach einem ersten Ausführungsbeispiel der Erfindung;
Fig. 3 eine perspektivische Ansicht eines Dünnfilmtransistors in Überein­ stimmung mit dem ersten Ausführungsbeispiel der Erfindung;
Fig. 4 eine Schnittdarstellung des Dünnfilmtransistors nach dem ersten Aus­ führungsbeispiel mit eingezeichneter Verunreinigungsionendichte;
Fig. 5 eine Querschnittstruktur zur Erläuterung eines erfindungsgemäßen Verfahrens zur Herstellung eines Dünnfilmtransistors nach einem zweiten Ausführungsbeispiel der Erfindung; und
Fig. 6 eine Querschnittstruktur zur Erläuterung eines erfindungsgemäßen Verfahrens zur Herstellung eines Dünnfilmtransistors nach einem dritten Ausführungsbeispiel der Erfindung.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung genauer beschrieben.
Die Fig. 2(a) bis 2(e) zeigen Querschnittstrukturen zur Erläuterung eines erfin­ dungsgemäßen Verfahrens zur Herstellung eines Dünnfilmtransistors nach ei­ nem ersten Ausführungsbeispiel der Erfindung, während die Fig. 3 eine per­ spektivische Ansicht des Dünnfilmtransistors nach dem ersten Ausführungs­ beispiel der Erfindung zeigt. Die Fig. 4 dient zur Erläuterung der Dichte einer Io­ neninjektion beim Dünnfilmtransistor nach dem ersten Ausführungsbeispiel der Erfindung, während sich die Fig. 5 und 6 auf weitere Ausführungsbeispiele der Erfindung beziehen.
Entsprechend der Fig. 4 enthält der Dünnfilmtransistor nach dem ersten Aus­ führungsbeispiel der Erfindung ein Substrat 11; eine auf dem Substrat 11 lie­ gende Gateelektrode 12, die an ihrer einen Seite eine negative Böschung auf­ weist, also eine Seitenwand, die vom oberen Ende der Gateelektrode 12 in Rich­ tung zum Substrat 11 nach innen geneigt ist; ein Isolationsfilm-Seitenwand­ stück 15 an derjenigen anderen Seite der Gateelektrode 12, die der nach innen geneigten Seitenwand gegenüberliegt; einen Gateisolationsfilm 13 auf der ge­ samten Oberfläche der so erhaltenen Struktur; und eine Halbleiterschicht 14 auf dem Gateisolationsfilm 13. Dabei überdecken die Filme 13 und 14 das Sub­ strat 11, die Gateelektrode 12 und das Isolationsfilm-Seitenwandstück 15. Ver­ unreinigungsdiffusionsschichten für einen Sourcebereich und einen Drainbe­ reich werden selektiv innerhalb der Halbleiterschicht 14 oberhalb der Gateelek­ trode 12, des Isolationsfilm-Seitenwandstücks 15 und des isolierenden Sub­ strats 11 sowie an einer Seite der Gateelektrode 12 gebildet, wobei ein Kanalbe­ reich innerhalb der Halbleiterschicht 14 an einer Seite der Gateelektrode 12 er­ halten wird, und zwar an derjenigen, die die negative Böschung aufweist bzw. nach innen geneigt ist.
Das Verfahren zur Herstellung des oben beschriebenen Dünnfilmtransistors nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird nachfol­ gend im einzelnen unter Bezugnahme auf die Fig. 2(a) bis 2(e) beschrieben.
Gemäß Fig. 2(a) wird zunächst auf das isolierende Substrat 11 oder auf einen isolierenden Film Polysilicium 12a zur Bildung einer Gateelektrode aufge­ bracht. Danach wird das Polysilicium 12a durch einen ersten photoempfindli­ chen Film 9 abgedeckt, der anschließend belichtet und entwickelt wird, um eine Seite einer zu bildenden Gateelektrode zu definieren. Nach bereichsweiser Ent­ fernung des ersten photoempfindlichen Films 9 wird das freigelegte Polysilicium 12a selektiv geätzt, und zwar durch einen anisotropen Trockenätzprozeß, um ei­ ne Seitenwand einer Gateelektrode zu erhalten. Dabei kann diese Seitenwand senkrecht zur Substratoberfläche stehen.
Anschließend wird gemäß Fig. 2(b) der erste photoempfindliche Film 9 vollstän­ dig entfernt. Sodann wird ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, der anschließend zurückgeätzt wird, um ein Isolationsfilm-Seltenwandstück 15 an der zuvor gebildeten Seite der Polysilici­ umschicht 12a zu erhalten.
Als nächstes wird entsprechend Fig. 2(c) ein zweiter photoempfindlicher Film 10 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, der an­ schließend belichtet und entwickelt wird, um einen Gateelektrodenbereich zu definieren, der bezüglich der isolierenden Seitenwand bzw. des Isolationsfilm- Seitenwandstücks zentriert ist. Dieser so strukturierte zweite photoempfindli­ che Film 10 dient praktisch als Maske und überdeckt zum Teil den Polysilicium­ film 12a, das Isolationsfilm-Seitenwandstück 15 und den sich daran anschlie­ ßenden Bereich des Substrats 11. Anschließend erfolgt unter Verwendung des strukturierten zweiten photoempfindlichen Films 10 als Ätzmaske ein Ätzpro­ zeß zur Beseitigung der dann noch freiliegenden Polysiliciumschicht 12a, wie die Fig. 2(d) erkennen läßt.
Dabei bleibt das Polysilicium 12a unterhalb der Ätzmaske 10 stehen, jedoch wird der Ätzprozeß so ausgeführt, daß die sich bildende Polysilicium-Seiten­ wand negativ bzw. nach innen geneigt ist. Diese Seitenwand verläuft praktisch ausgehend vom unteren Rand der Ätzmaske 10 schräg nach innen in Richtung zum Substrat 11. Der Ätzprozeß ist ein Trockenätzprozeß unter Verwendung von SF₆ + F₁₂₃, der schließlich zu einer Gateelektrode 12 mit negativ geneigter Seitenwand führt (SF₆ = Schwefelhexafluorid; F₁₂₃ = Freongas 123).
Wie bereits erwähnt, ist der Ätzprozeß zur Bildung der geneigten Seitenwand der Gateelektrode ein Trockenätzprozeß, bei dem sich ausgehend von den chemi­ schen Substanzen SF₆ + F₁₂₃ ein Verhältnis von SF₆ : F₁₂₃ einstellt, das grö­ ßer 1 : 1 ist. Das SF₆ kommt somit in tieferliegenden Bereichen des Polysilici­ ums 12 in einem größeren Anteil vor, was dazu führt, daß das Polysilicium 12a von oben nach unten in Richtung zum Substrat 11 immer stärker weggeätzt wird, so daß sich schließlich die negativ geneigte Seitenwand ergibt. Da das SF₆ keine Reaktion mit dem photoempfindlichen Film 10 zeigt, entsteht an der Seite des Polysiliciums 12a kein Polymer. Die Seitenwand des Polysiliciums 12a ist daher ungeschützt und kann daher weiter geätzt werden, so daß sich schließlich die Schrägstellung der Seitenwand des Polysiliciums 12a ergibt.
Sodann werden gemäß Fig. 2(e) Verunreinigungsionenvertikal in die Halbleiter­ schicht 14 (aus Polysilicium) injiziert, und zwar ohne irgendwelchen Maskie­ rungsprozeß, um auf diese Weise einen Sourcebereich und einen Drainbereich zu erhalten. Damit liegt der Dünnfilmtransistor nach der Erfindung vor.
Wird ein Dünnfilmtransistor vom p-Typ gewünscht, werden p-Typ-Verunreini­ gungen (Borionen) mit einer Ioneninjektionsenergie von 5 KeV bis 80 KeV im­ plantiert sowie mit einer Dichte von 1 × 10¹⁴ bis 1 x 10¹⁶ Atomen pro cm².
Soll dagegen ein Dünnfilmtransistor vom n-Typ gebildet werden, so werden n- Typ-Verunreinigungsionen (As-Ionen) mit einer Ioneninjektionsenergie von 10 KeV bis 50 KeV implantiert sowie mit einer Verunreinigungsdichte von 1 × 10¹⁴ bis 1 × 10¹⁶ Atomen pro cm².
Die Fig. 4 zeigt den Dichteverlauf der Injizierten Ionen beim vorliegenden ersten Ausführungsbeispiel der Erfindung. Nach Injektion bzw. Implantation der Io­ nen in die Halbleiterschicht 14 und senkrecht zur Substratoberfläche liegt dann ein Offset zwischen dem Sourcebereich und der Gateelektrode 12 vor, während ein Kanalbereich innerhalb der Halbleiterschicht 14 an derjenigen Seite der Gateelektrode 12 vorhanden ist, die negativ bzw. nach innen geneigt ist. Dar­ über hinaus wird ein leicht dotierter Drain(LDD)-Bereich an dieser anderen Sei­ te der Gateelektrode erhalten.
Wie leicht zu erkennen ist, ergeben sich für unterschiedliche Ioneninjektions­ tiefen unterschiedliche Verunreinigungsdichten. Wird eine Ioneninjektion in der oben beschriebenen Weise ausgeführt, so ergibt sich daher eine LDD-Struk­ tur selbstausrichtend in Richtung der Tiefe innerhalb der Halbleiterschicht 14 an einer Seite der Gateelektrode 12, während auch ein Offset selbstausrichtend zwischen dem Sourcebereich und der Gateelektrode infolge der nach innen ge­ neigten Seitenwand der Gateelektrode 12 erhalten wird, also infolge der einen negativen Böschungswinkel aufwelsenden Seitenwand der Gateelektrode 12.
Wird der negative Böschungswinkel der Seitenwand der Gateelektrode 12 grö­ ßer, so nimmt auch die Länge des Offsets zu, während bei kleinerem negativem Böschungswinkel der Seitenwand der Gateelektrode 12 der Offset zwischen Sourcebereich und Gateelektrode 12 kleiner wird. Bei dem erfindungsgemäßen Dünnfilmtransistor kann somit der AUS-Strom reproduzierbar weiter verrin­ gert werden, da sich die Offset-Länge zwischen Source und Gate infolge des ne­ gativen Böschungswinkels der Gateelektrode 12 fest einstellen läßt, ohne daß ein Maskierungsprozeß erforderlich ist.
Die Fig. 5 zeigt ein weiteres erfindungsgemäßes Verfahren zur Herstellung eines Dünnfilmtransistors nach einem zweiten Ausführungsbeispiel der Erfindung. Dieser Dünnfilmtransistor nach dem zweiten Ausführungsbeispiel der Erfin­ dung enthält, wie der Dünnfilmtransistor nach dem ersten Ausführungsbeispiel der Erfindung, ein Isolierendes Substrat 11 oder einen isolierenden Film sowie auf dem isolierenden Substrat 11 bzw. dem isolierenden Film eine Gateelektro­ de 12 in einem vorbestimmten Bereich. Jetzt weist diese Gateelektrode 12 je­ doch an ihren beiden einander gegenüberliegenden Seiten schräg nach innen verlaufende Seitenwände auf, also Seitenwände mit negativem Böschungswin­ kel. Es ist also kein Isolationsfilm-Seitenwandstück mehr vorhanden. Die Gate­ elektrode wird durch einen Gateisolationsfilm 13 abgedeckt, der auf der Gate­ elektrode sowie auf ihren beiden schräg nach innen geneigten Seitenwänden liegt sowie auf dem Substrat 11. Der gesamte Gateisolationsfilm 13 wird dann durch eine Halbleiterschicht 14 abgedeckt, die dem Verlauf des Gateisolations­ films 13 folgt, wie dies auch beim ersten Ausführungsbeispiel der Fall war. Ein Kanalbereich liegt innerhalb der Halbleiterschicht 14 an einer Seite der Gate­ elektrode 12, während sich Verunreinigungsdiffusionsbereiche für einen Sour­ cebereich und einen Drainbereich innerhalb der Halbleiterschicht 14 an beiden Seiten des Kanalbereichs befinden.
Das Verfahren zur Herstellung des Dünnfilmtransistors nach dem zweiten Aus­ führungsbeispiel der Erfindung wird nachfolgend näher beschrieben.
Zunächst wird auf ein isolierendes Substrat 11 oder auf einen isolierenden Film Polysilicium zur Bildung eines Gates aufgebracht. Das Polysilicium wird dann durch einen photoempfindlichen Film (nicht dargestellt) abgedeckt, der an­ schließend belichtet und entwickelt wird, um eine Maske zur Bildung eines Gateelektrodenbereichs zu erhalten.
Unter Verwendung des strukturierten photoempfindlichen Films als Maske wird dann das Polysilicium einem Trockenätzprozeß unterzogen, wobei hier die­ selben chemischen Substanzen wie beim ersten Ausführungsbeispiel zum Ein­ satz kommen, nämlich SF₆ + F₁₂₃. Durch diesen Trockenätzvorgang bildet sich somit eine Gateelektrode 12, die zwei einander gegenüberliegende Seitenwände aufweist, die von oben nach unten schräg nach innen geneigt sind. Die Seiten­ wände verlaufen also vom oberen Rand der Gateelektrode 12, in Richtung auf das Substrat 11 gesehen, schräg nach innen.
Auf die gesamte so erhaltene Struktur wird dann ein Gateisolationsfilm 13 auf­ gebracht, der auf der Gateelektrode 12, auf ihren schräg nach innen verlaufen­ den Seltenwänden und auf dem Substrat 11 zu liegen kommt. Danach wird auf diesen Gateisolationsfilm 13 eine Halbleiterschicht 14 aufgebracht, die dem Verlauf des Gateisolationsfilms 13 um die Gateelektrode 12 herum folgt.
Schließlich werden Verunreinigungsionen in die Halbleiterschicht 14 implan­ tiert, wobei die Injektionsrichtung der Verunreinigungsionen schräg zur Sub­ stratoberfläche 11 liegen kann. Auf diese Weise werden Source- und Drainberei­ che in der Halbleiterschicht 14 gebildet, wonach die Herstellung des Dünnfilm­ transistors nach dem zweiten Ausführungsbeispiel der Erfindung beendet ist.
Die injizierten Verunreinigungen können dieselben wie beim ersten Ausfüh­ rungsbeispiel der Erfindung sein und auch mit derselben Dichte und Beschleu­ nigungsenergie injiziert werden.
Werden die Verunreinigungsionen unter den eingangs genannten Bedingungen in die Halbleiterschicht implantiert, so bildet sich ein Offset zwischen dem Sourcebereich und der Gateelektrode 12, während andererseits ein Kanalbe­ reich innerhalb der Halbleiterschicht 14 an derjenigen Seite der Gateelektrode 12 erhalten wird, die den negativen Böschungswinkel aufweist bzw. nach innen geneigt ist.
Ein drittes Ausführungsbeispiel eines erfindungsgemäßen Dünnfilmtransis­ tors ist in Fig. 6 dargestellt. Seine Herstellung entspricht im wesentlichen der Herstellung des zweiten Ausführungsbeispiels, mit dem Unterschied, daß die Verunreinigungsionenjetzt in einer Richtung senkrecht zur Substratoberfläche in die Halbleiterschicht 14 injiziert werden. Das bedeutet, daß nunmehr ein Sourcebereich- und ein Drainbereich-Offset mit der Gateelektrode erhalten werden, und daß Kanalbereiche innerhalb der Halbleiterschicht 14 an beiden Seiten der Gateelektrode 12 entstehen, die negative Böschungswinkel aufwei­ sen.
Struktur und Herstellungsverfahren des erfindungsgemäßen Dünnfilmtransis­ tors führen zu folgenden Vorteilen:
Durch Bildung einer Seitenwand an einer Seite einer Gateelektrode des Dünn­ filmtransistors läßt sich ein Offset-Bereich bezüglich der Source-Seite vermei­ den, was zu einem verbesserten EIN-Strom führt.
Da sich ferner Source und Drain als auch eine LDD-Struktur in selbstausrich­ tender Weise ohne Maskierungsprozeß herstellen lassen, ist es möglich, verbes­ serte Elementeigenschaften zu erhalten und den Herstellungsprozeß zu verein­ fachen. Dies führt zu verbesserten Fertigungsraten.
Da andererseits die Kanallänge des Dünnfilmtransistors durch den negativen Böschungswinkel der Gateelektroden-Seitenwand bestimmt wird, läßt sich die Zellengröße weiter verkleinern im Vergleich zu einem Fall, bei dem die Kanallän­ ge nur von der Breite bzw. horizontalen Ausdehnung der Gateelektrode ab­ hängt. Erfindungsgemäß hängt die Kanallänge des Dünnfilmtransistors sowohl von der Offset-Länge als auch vom negativen Böschungswinkel der Gateelektro­ den-Seitenwand ab, so daß sich noch kleinere Zellengrößen ergeben und da­ durch ein verbesserter Integrationsgrad erhalten werden kann.
Die Längen von Offset und Kanalbereich lassen sich durch Einstellen des nega­ tiven Böschungswinkels der Gateelektroden-Seitenwand vorgeben, so daß nicht zuletzt auch der große Vorteil erhalten wird, daß sich der Dünnfilmtransistor nach der Erfindung ohne Maskierungsprozeß herstellen läßt, soweit die Bildung des Kanalbereichs bzw. des Drain- oder Sourcebereichs betroffen ist.

Claims (24)

1. Dünnfilmtransistorstruktur, gekennzeichnet durch:
  • - ein isolierendes Substrat (11);
  • - eine auf dem isolierenden Substrat (11) angeordnete Gateelektrode (12) mit ei­ ner eine negative Neigung aufweisenden Seite;
  • - ein Isolationsfilm-Seitenwandstück an der anderen Seite der Gateelektrode (12);
  • - einen Gateisolationsfilm (13) auf dem isolierenden Substrat (11), der Gate­ elektrode (12) und dem Seitenwandstück (15);
  • - eine Halbleiterschicht (14) auf dem Gateisolationsfilm (13);
  • - einen Kanalbereich innerhalb der Halbleiterschicht (14) an derjenigen Seite der Gateelektrode (12), die die negative Neigung aufweist; und
  • - Verunreinigungsdiffusionsbereiche innerhalb der Halbleiterschicht (14) an beiden Seiten des zwischen ihnen liegenden Kanalbereichs.
2. Dünnfilmtransistorstruktur nach Anspruch 1, dadurch gekennzeich­ net, daß eine Länge des Kanalbereichs fest in Abhängigkeit des negativen Nei­ gungswinkels der Gateelektrode eingestellt ist.
3. Dünnfilmtransistorstruktur nach Anspruch 1, dadurch gekennzeich­ net, daß der Verunreinigungsdiffusionsbereich und die Gateelektrode im Ka­ nalbereich gegeneinander versetzt sind, und zwar in Übereinstimmung mit dem negativen Neigungswinkel der Gateelektrode (12).
4. Dünnfilmtransistorstruktur, gekennzeichnet durch:
  • - einen Isolationsfilm (11);
  • - eine auf dem Isolationsfilm (11) liegende Gateelektrode (12), die zwei einander gegenüberliegende Seiten mit negativer Neigung aufweist;
  • - einen Gateisolationsfilm (13) auf dem isolierenden Substrat (11) und der Gate­ elektrode (12);
  • - eine Halbleiterschicht (14) auf dem Gateisolationsfilm (13);
  • - einen Kanalbereich innerhalb der Halbleiterschicht an einer Seite einer Sei­ tenwand der Gateelektrode (12); und
  • - Verunreinigungsdiffusionsbereiche innerhalb der Halbleiterschicht (14) an beiden Seiten des zwischen ihnen liegenden Kanalbereichs.
5. Dünnfilmtransistorstruktur nach Anspruch 4, dadurch gekennzeich­ net, daß eine Länge des Kanalbereichs fest eingestellt ist in Abhängigkeit des negativen Neigungswinkels der Gateelektrode (12).
6. Dünnfilmtransistorstruktur nach Anspruch 4, dadurch gekennzeich­ net, daß der Verunreinigungsdiffusionsbereich und die Gateelektrode (12) im Kanalbereich versetzt zueinander angeordnet sind, und zwar in Übereinstim­ mung mit dem negativen Neigungswinkel der Gateelektrode (12).
7. Dünnfilmtransistorstruktur, gekennzeichnet durch:
  • - ein isolierendes Substrat (11);
  • - eine auf dem isolierenden Substrat (11) angeordnete Gateelektrode, die einan­ der gegenüberliegende Seitenwände mit negativem Neigungswinkel aufweist;
  • - einen Gateisolationsfilm (13) auf dem isolierenden Substrat (11) und der Gate­ elektrode (12);
  • - Verunreinigungsdiffusionsbereiche, die diskontinuierlich innerhalb der Halbleiterschicht oberhalb der Gateelektrode (12) und des isolierenden Sub­ strats (11) angeordnet sind; und
  • - Kanalbereiche innerhalb der Halbleiterschicht (14) an beiden Seiten der Gate­ elektrode, die die negativ geneigten Seiten aufweist.
8. Dünnfilmtransistorstruktur nach Anspruch 7, dadurch gekennzeich­ net, daß der Kanalbereich festgelegt ist in Abhängigkeit der negativen Neigung der Gateelektrode (12).
9. Dünnfilmtransistorstruktur nach Anspruch 7, dadurch gekennzeich­ net, daß der Verunreinigungsdiffusionsbereich und die Gateelektrode (12) in­ nerhalb des Kanalbereichs gegeneinander versetzt sind, und zwar in Überein­ stimmung mit dem negativen Neigungswinkel der Gateelektrode (12).
10. Verfahren zur Herstellung eines Dünnfilmtransistors, gekennzeichnet durch folgende Schritte:
  • - Durchführung eines anisotropen Trockenätzprozesses bei einer freigelegten Leitungsschicht (12a) nach Aufbringen der Leitungsschicht (12a) auf ein isolie­ rendes Substrat (11) und Definition einer Seite einer Gateelektrode (12);
  • - Bildung eines Isolationsfilm-Seitenwandstücks (15) an einer Seite der leiten­ den Schicht (12a);
  • - Bildung der Gateelektrode (12) durch Definieren eines Gateelektrodenbe­ reichs In einem Zentralteil der leitenden Schicht, an deren Seite das Isolations­ film-Seitenwandstück (15) vorhanden ist, und Ausführung eines Ätzvorgangs, durch den die leitende Schicht so geätzt wird, daß sie eine negative Neigung auf­ weist; und
  • - Bildung von Source- und Drainbereichen nach Aufbringen eines Isolations­ films (13) und einer daraufliegenden Halbleiterschicht (14) auf die gesamte Oberfläche der resultierenden Struktur, indem Verunreinigungsionen in die Halbleiterschicht injiziert werden, und zwar in einer Richtung vertikal zur Sub­ stratoberfläche.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Ätzpro­ zeß zur Bildung der negativ geneigten Seitenwand der leitenden Schicht (12a) ein Trockenätzprozeß ist, bei dem die chemischen Substanzen SF₆ + F₁₂₃ zum Einsatz kommen.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß im Falle ei­ nes p-Kanaltransistors p-Typ-Verunreinigungsionen mit einer Energie von 5 KeV bis 20 KeV und einer Dichte von 1 × 10¹⁴ bis 1 × 10¹⁶ Atomen/cm² in die Halbleiterschicht (14) implantiert werden.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß im Falle ei­ nes n-Kanaltransistors Verunreinigungsionen vom n-Typ mit einer Energie von 10 Kev bis 50 KeV und einer Dichte von 1 × 10¹⁴ bis 1 × 10¹⁶ Atomen/cm² in die Halbleiterschicht (14) implantiert werden.
14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß Polysilici­ um zur Bildung der Halbleiterschicht (14) verwendet wird.
15. Verfahren nach Anspruch 10 oder 14, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht (14) zu 20 bis 50 nm (200 bis 500 Ångström) gewählt wird.
16. Verfahren zur Herstellung eines Dünnfilmtransistors, gekennzeichnet durch folgende Schritte:
  • - Bildung einer Gateelektrode (12) durch Aufbringen einer leitenden Schicht (12a) auf ein isolierendes Substrat (11), Definieren eines Gateelektrodenbe­ reichs und Ätzen der leitenden Schicht (12a), derart, daß diese einander gegenü­ berliegende Seiten mit negativen Neigungen aufweist;
  • - auf die gesamte Oberfläche der so erhaltenen Struktur wird zunächst ein Gateisolationsfilm (13) und daraufliegend eine Halbleiterschicht (14) aufge­ bracht; und
  • - Bildung von Source- und Drainbereichen durch Injektion von Verunreini­ gungsionen in die Halbleiterschicht (14) unter einer Richtung, die gegenüber der Oberfläche der Halbleiterschicht (14) geneigt ist.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Gate­ elektrode (12) mit negativen Böschungen an ihren beiden Seiten durch Ausfüh­ rung eines Trockenätzvorgangs erzeugt wird, bei dem die chemischen Substan­ zen SF₆ + F₁₂₃ zum Einsatz kommen.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß im Falle ei­ nes p-Kanaltransistors p-Typ-Verunreinigungsionen mit einer Energie von 5 KeV bis 20 KeV und einer Dichte von 1 × 10¹⁴ bis 1 × 10¹⁶ Atomen/cm² in die Halbleiterschicht (14) injiziert werden.
19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß im Falle ei­ nes n-Kanaltransistors Verunreinigungsionen vom n-Typ mit einer Energie von 10 KeV bis 50 KeV und einer Dichte von 1 × 10¹⁴ bis 1 × 10¹⁶ Atomen/cm² in die Halbleiterschicht (14) injiziert werden.
20. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß festes Poly­ silicium zur Bildung der Halbleiterschicht (14) verwendet wird.
21. Verfahren zur Herstellung eines Dünnfilmtransistors, gekennzeichnet durch folgende Schritte:
  • - Bildung einer Gateelektrode (12) durch Aufbringen einer leitenden Schicht (12a) auf ein isolierendes Substrat (11), Definieren eines Gateelektrodenbe­ reichs und Ausführen eines Ätzvorgangs zwecks Bildung von negativ geneigten Böschungen an beiden Seiten der leitenden Schicht (12a);
  • - Bildung eines Gateisolationsfilms auf der gesamten Oberfläche der so erhalte­ nen Struktur und Aufbringen einer Halbleiterschicht (14) auf den Gateisola­ tionsfilm (13); und
  • - Bildung von Verunreinigungsdiffusionsbereichen durch Injektion von Verun­ reinigungen in die Halbleiterschicht (14) In einer Richtung vertikal zur Sub­ stratoberfläche.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die Gate­ elektrode (12) mit ihren einander gegenüberliegenden und in negativer Rich­ tung geneigten Seitenwänden durch Trockenätzen der leitenden Schicht (12a) unter Verwendung der chemischen Substanzen SF₆ + F123 erhalten wird.
23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die Dicke der Halbleiterschicht (14) im Bereich von 20 bis 50 nm (200 bis 500 Ångström) liegt.
24. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß Polysilici­ um zur Bildung der Halbleiterschicht (14) verwendet wird.
DE4437068A 1994-05-12 1994-10-17 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Lifetime DE4437068C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR94010410A KR970007965B1 (en) 1994-05-12 1994-05-12 Structure and fabrication method of tft

Publications (2)

Publication Number Publication Date
DE4437068A1 true DE4437068A1 (de) 1995-11-23
DE4437068C2 DE4437068C2 (de) 1999-09-09

Family

ID=19382955

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4437068A Expired - Lifetime DE4437068C2 (de) 1994-05-12 1994-10-17 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US5578838A (de)
JP (1) JP2582347B2 (de)
KR (1) KR970007965B1 (de)
DE (1) DE4437068C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011106165A1 (en) * 2010-02-26 2011-09-01 Eastman Kodak Company Vertical transistor including reentrant profile
WO2011106337A1 (en) * 2010-02-26 2011-09-01 Eastman Kodak Company Methods of making transistor including reentrant profile
WO2012094357A3 (en) * 2011-01-07 2012-09-07 Eastman Kodak Company Transistor including multiple reentrant profiles
WO2013032730A1 (en) * 2011-08-26 2013-03-07 Eastman Kodak Company Transistor including single layer reentrant profile
WO2013048741A1 (en) * 2011-09-29 2013-04-04 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5780911A (en) * 1995-11-29 1998-07-14 Lg Semicon Co., Ltd. Thin film transistor and method for fabricating the same
KR100205306B1 (ko) 1995-12-26 1999-07-01 구본준 박막트랜지스터의 제조방법
US5753543A (en) * 1996-03-25 1998-05-19 Micron Technology, Inc. Method of forming a thin film transistor
KR100460704B1 (ko) * 1996-12-30 2005-01-27 주식회사 하이닉스반도체 에스램의바텀게이트형박막트랜지스터제조방법
US6197645B1 (en) * 1997-04-21 2001-03-06 Advanced Micro Devices, Inc. Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
US5937299A (en) * 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls
US6159861A (en) * 1997-08-28 2000-12-12 Nec Corporation Method of manufacturing semiconductor device
US6747313B1 (en) 1997-12-17 2004-06-08 Hyundai Electronics Industries Co., Ltd. Thin film transistor
KR100273250B1 (ko) 1997-12-17 2001-01-15 김영환 박막트랜지스터 및 그 제조방법
KR100295636B1 (ko) * 1997-12-17 2001-08-07 김영환 박막트랜지스터및그제조방법
KR100331845B1 (ko) 1998-01-10 2002-05-10 박종섭 박막트랜지스터제조방법
KR100298438B1 (ko) 1998-01-26 2001-08-07 김영환 박막트랜지스터및이의제조방법
KR100290899B1 (ko) * 1998-02-06 2001-06-01 김영환 반도체소자및이의제조방법
US6114723A (en) * 1998-09-18 2000-09-05 Windbond Electronic Corp Flash memory cell using poly to poly tunneling for erase
US6380030B1 (en) * 1999-04-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Implant method for forming Si3N4 spacer
US6165845A (en) * 1999-04-26 2000-12-26 Taiwan Semiconductor Manufacturing Company Method to fabricate poly tip in split-gate flash
US6200860B1 (en) 1999-05-03 2001-03-13 Taiwan Semiconductor Manufacturing Company Process for preventing the reverse tunneling during programming in split gate flash
US6355567B1 (en) * 1999-06-30 2002-03-12 International Business Machines Corporation Retrograde openings in thin films
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
US6646326B1 (en) * 2000-11-15 2003-11-11 Advanced Micro Devices, Inc. Method and system for providing source/drain-gate spatial overlap engineering for low-power devices
US6455383B1 (en) * 2001-10-25 2002-09-24 Silicon-Based Technology Corp. Methods of fabricating scaled MOSFETs
US8847226B2 (en) * 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including multiple reentrant profiles
US8865576B2 (en) 2011-09-29 2014-10-21 Eastman Kodak Company Producing vertical transistor having reduced parasitic capacitance
US9153698B2 (en) 2014-03-06 2015-10-06 Eastman Kodak Company VTFT with gate aligned to vertical structure
US9331205B2 (en) 2014-03-06 2016-05-03 Eastman Kodak Company VTFT with post, cap, and aligned gate
US9178029B2 (en) 2014-03-06 2015-11-03 Eastman Kodak Company Forming a VTFT gate using printing
US9153445B2 (en) 2014-03-06 2015-10-06 Eastman Kodak Company Forming a VTFT with aligned gate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343078A (en) * 1979-03-05 1982-08-10 Nippon Electric Co., Ltd. IGFET Forming method
JPS61150375A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 半導体装置の製造方法
JPS6370571A (ja) * 1986-09-12 1988-03-30 Fujitsu Ltd 半導体装置の製造方法
JPH0245935A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd 電界効果トランジスタの製造方法
JPH0265128A (ja) * 1988-08-30 1990-03-05 Sony Corp 半導体装置の製造方法
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH04215441A (ja) * 1990-12-13 1992-08-06 Nec Corp 半導体装置及びその製造方法
JP2589877B2 (ja) * 1990-12-20 1997-03-12 シャープ株式会社 薄膜トランジスタ
JP3223514B2 (ja) * 1991-02-22 2001-10-29 ソニー株式会社 半導体装置
JPH06132299A (ja) * 1992-10-22 1994-05-13 Toshiba Corp 絶縁ゲート型トランジスタ及びその製造方法
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
JPH08204184A (ja) * 1995-01-27 1996-08-09 Sony Corp Ｍｏｓトランジスタ及びｍｏｓトランジスタの形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011106165A1 (en) * 2010-02-26 2011-09-01 Eastman Kodak Company Vertical transistor including reentrant profile
WO2011106337A1 (en) * 2010-02-26 2011-09-01 Eastman Kodak Company Methods of making transistor including reentrant profile
CN102782821A (zh) * 2010-02-26 2012-11-14 伊斯曼柯达公司 包括凹进轮廓的垂直晶体管
US8803203B2 (en) 2010-02-26 2014-08-12 Eastman Kodak Company Transistor including reentrant profile
CN102782821B (zh) * 2010-02-26 2016-01-13 伊斯曼柯达公司 包括凹进轮廓的垂直晶体管
US9337828B2 (en) 2010-02-26 2016-05-10 Eastman Kodak Company Transistor including reentrant profile
WO2012094357A3 (en) * 2011-01-07 2012-09-07 Eastman Kodak Company Transistor including multiple reentrant profiles
WO2013032730A1 (en) * 2011-08-26 2013-03-07 Eastman Kodak Company Transistor including single layer reentrant profile
WO2013048741A1 (en) * 2011-09-29 2013-04-04 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance

Also Published As

Publication number Publication date
JP2582347B2 (ja) 1997-02-19
KR970007965B1 (en) 1997-05-19
KR950034460A (ko) 1995-12-28
JPH07321341A (ja) 1995-12-08
DE4437068C2 (de) 1999-09-09
US5578838A (en) 1996-11-26
US5766988A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE3816358C2 (de)
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4341509C3 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3813665A1 (de) Transistor mit ueberlappendem gate/drain und doppelschicht-gatestrukturen
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4428312C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4409367A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors
DE4341516A1 (de) Verfahren zum Herstellen eines Transistors
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19718394A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19825524A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right