DE60008047T2 - Feldeffekt-Halbleiteranordnung - Google Patents

Feldeffekt-Halbleiteranordnung Download PDF

Info

Publication number
DE60008047T2
DE60008047T2 DE60008047T DE60008047T DE60008047T2 DE 60008047 T2 DE60008047 T2 DE 60008047T2 DE 60008047 T DE60008047 T DE 60008047T DE 60008047 T DE60008047 T DE 60008047T DE 60008047 T2 DE60008047 T2 DE 60008047T2
Authority
DE
Germany
Prior art keywords
layer
barrier
junction structure
field effect
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60008047T
Other languages
English (en)
Other versions
DE60008047D1 (de
Inventor
Makoto Nagaokakyo-shi Inai
Hidehiko Nagaokakyo-shi Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of DE60008047D1 publication Critical patent/DE60008047D1/de
Application granted granted Critical
Publication of DE60008047T2 publication Critical patent/DE60008047T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleitergeräte und insbesondere betrifft sie ein Feldeffekt-Halbleitergerät, das eine Heteroübergangsstruktur wie zum Beispiel eine HEMT-Struktur oder eine DCHFET-Struktur aufweist.
  • 2. Beschreibung des Standes der Technik
  • Bisher wurden als Transistorgeräte, die in dem Mikrowellen- bis Millimeterwellenbereich arbeiten, Feldeffekttransistoren verwendet, die Heteroübergangsstrukturen (im folgenden als Heteroübergangs-FETs bezeichnet) aufweisen. In Übereinstimmung mit den Dotierungsstrukturen wird der Heteroübergangs-FET ganz allgemein gesagt in einen HEMT (high-electron-mobility transistor/Transistor mit hoher Elektronenbeweglichkeit), der eine modulations-dotierte Struktur aufweist, und einen DCHFET (doped channel heterostructure FET/dotierten Kanal-Heterostruktur-FET), der eine dotierte Kanalstruktur verwendet, unterteilt. In dieser Verbindung wird der letztere DCHFET ebenfalls als ein DMT, ein MISFET, ein HIGFET und dergleichen bezeichnet.
  • 1 ist eine schematische Querschnittsansicht, die eine Halbleiterstruktur eines herkömmlichen HEMT zeigt. In einem HEMT 1 wird eine Pufferschicht 3 auf einem Galliumarsenidsubstrat (GaAs) 2 gebildet, wird eine Kanalschicht 4, die aus undotiertem Indiumgalliumarsenid (InGaAs) besteht, auf der Pufferschicht 3 gebildet und eine Sperrschichtstruktur 5 wird auf der Kanalschicht 4 gebildet. Die Sperrschichtstruktur 5 in 1 umfasst eine n-leitende Aluminumgalliumarsenidschicht (AlGaAs) 5a und eine undotierte AlGaAs-Schicht 5b. Die Sperrschichtstruktur 5 kann mehr als zwei Schichten umfassen, zum Beispiel eine undotierte AlGaAs-Schicht, eine n-leitende AlGaAs-Schicht und eine undotierte AlGaAs-Schicht oder sie kann nur eine n-leitende AlGaAs-Schicht umfassen. Auf der Sperrschichtstruktur 5, um gute ohmsche Kontakte mit einer Sourceelektrode 8 und einer Drainelektrode 9 zu bilden, wird eine Kontaktschicht 6, die aus n-leitendem GaAs besteht, gebildet. Auf der oberen Fläche der Kontaktschicht 6 werden die Sourceelektrode 8 und die Drainelektrode 9 gebildet, um in ohmschem Kontakt mit der Kontaktschicht 6 durch Wärmebehandlung zu sein.
  • Zwischen der Sourceelektrode 8 und der Drainelektrode 9 wird die Kontaktschicht 6 geätzt, um eine Vertiefung darin zu bilden, und die undotierte AlGaAs-Schicht 5b in der Sperrschichtstruktur 5 wird in einer Vertiefung 7 belichtet. Die Vertiefung wird durch selektives Entfernen der Kontaktschicht 6 durch Ätzung unter Verwendung eines Ätzmittels, das das AlGaAs nicht wegätzt, sondern das GaAs wegätzt, und durch Beenden der Ätzung an der undotierten AlGaAs-Schicht 5b gebildet. Eine Gateelektrode 10 wird auf der oberen Fläche der undotierten AlGaAs-Schicht 5b gebildet, die von der Kontaktschicht 6 in der Vertiefung 7 belichtet wird und in Schottky-Kontakt mit der undotierten AlGaAs-Schicht 5b ist. Außerdem wird die Oberfläche des HEMT 1 mit einer Schutzschicht 11 überzogen, die aus SiN (Siliciumnitrid) besteht.
  • In der oben beschriebenen HEMT-Struktur sind die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Sourceelektrode 8 und der Drainelektrode 9 und die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Gateelektrode 10 in 2A und 2B entsprechend dargestellt. Die Elektronen in der n-leitenden AlGaAs-Schicht 5a bewegen sich über den Heteroübergang zwischen dem AlGaAs und dem InGaAs zu der Seite der Kanalschicht 4, die ein niedrigeres Energieniveau aufweist. Die Elektronen (zweidimensionales Elektronengas), die so von der Sperrschichtstruktur 5 an die hochreine Kanalschicht 4 geliefert wurden, können wandern, ohne durch Donatoren in der Sperrschichtstruktur 5 gestreut zu werden, so dass die Elektronen eine hohe Beweglichkeit aufweisen. Das heißt, die Kanalschicht 4 funktioniert wie ein Kanal, in welchem Elektronen fließen, und die Sperrschichtstruktur 5 funktioniert wie eine Versorgungsquelle zur Lieferung von Elektronen an die Kanalschicht, so dass, wenn eine Potentialdifferenz zwischen der Sourceelektrode 8 und der Drainelektrode 9 angelegt wird, ein Drainstrom in der Kanalschicht 4 fließt.
  • 3 ist eine schematische Querschnittsansicht, die eine Halbleiterstruktur eines DMT unter herkömmlichen DCHFETs zeigt. In einem DMT 21 wird eine Pufferschicht 23 auf einem halbisolierenden GaAs-Substrate 22 gebildet, eine Kanalschicht 24, die aus n-leitendem InGaAs besteht, wird auf der Pufferschicht 23 gebildet und eine Sperrschichtstruktur 25 wird auf der Kanalschicht 24 gebildet. Die Sperrschichtstruktur 25 in der DMT-Struktur wird aus undotiertem AlGaAs gebildet. Auf der Sperrschichtstruktur 25 wird, um gute ohmsche Kontakte mit einer Sourceelektrode 28 und einer Drainelektrode 29 zu bilden, eine Kontaktschicht 26, die aus n-leitendem GaAs besteht, gebildet. Die Sourceelektrode 28 und die Drainelektrode 29 werden auf der oberen Fläche der Kontaktschicht 26 gebildet und sind durch Wärmebehandlung damit in ohmschem Kontakt.
  • Zwischen der Sourceelektrode 28 und der Drainelektrode 29 wird die Kontaktschicht 26 selektiv geätzt, um eine Vertiefung darin zu bilden, und als eine Folge wird die Sperrschichtstruktur 25 in einer Vertiefung 27 belichtet. Eine Gateelektrode 30 wird auf der oberen Fläche der Sperrschichtstruktur 25 gebildet, die von der Kontaktschicht 26 in der Vertiefung 27 belichtet wird und in Schottky-Kontakt mit der Sperrschichtstruktur 25 ist. Außerdem wird die Oberfläche des DMT 21 mit einer Schutzschicht 31 überzogen, die aus SiN besteht.
  • In der oben beschriebenen DMT-Struktur sind die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Sourceelektrode 28 und der Drainelektrode 29 und die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Gateelektrode 30 wie in 4A und 4B entsprechend gezeigt. In dem Zustand, in welchem die Spannung nicht an der Gateelektrode 30 angelegt ist, werden die Elektronen in der n-leitenden Kanalschicht 24 gespeichert, und wenn in diesem Zustand eine Potentialdifferenz zwischen der Sourceelektrode 28 und der Drainelektrode 29 angelegt wird, bewegen sich die Elektronen wie Ladungsträger von der Sourceelektrode 28 zu der Drainelektrode 29, so dass ein Drainstrom fließt.
  • In der HEMT-Struktur und ebenfalls in der DMT-Struktur ist eine der Funktionen der Sperrschichtstruktur, eine Sperrschicht zu der Gateelektrode zu bilden. Das heißt, auf Grund des Vorhandenseins einer energiereichen Sperrschicht zwischen der Gateelektrode und der Kanalschicht (der Fall des HEMT ist in 2A gezeigt und der Fall des DMT ist in 4B gezeigt) ist es für Elektronen schwierig, sich über die Sperrschichtstruktur oder den Tunnel durch die Sperrschichtstruktur zu bewegen, so dass die Stromableitung an die Gateelektrode verhindert wird. Entsprechend kann der Kanal bis auf einen höheren Strom geöffnet werden und eine höhere Durchbruchspannung des Gates kann realisiert werden, so dass ein Hochleistungsausgang erhalten werden kann.
  • Die Kapazität der Sperrschichtstruktur, um den so beschriebenen Stromfluss zu verhindern, wird durch die Sperrschichthöhe und die Dicke der Sperrschichtstruktur bestimmt. Die Sperrschichthöhe wird durch die Differenz zwischen den Arbeitsfunktionen der Sperrschichtstruktur und der Gateelektrode bestimmt. Außerdem wird die Dicke der Sperrschichtstruktur durch die Dotandenkonzentration darin bestimmt. Durch Bildung einer Schicht, die eine niedrigere Dotandenkonzentration als eine Sperrschichtstruktur aufweist, kann die effektive Dicke der Sperrschichtstruktur vergrößert werden und folglich kann durch Verringerung der Dotandenkonzentration in der Sperrschichtstruktur die Kapazität der Sperrschichtstruktur, um den Stromfluß zu der Gateelektrode zu verhindern, signifikant vergrößert werden.
  • Andererseits leistet jedoch, da die Sperrschichtstruktur als ein Durchgang verwendet wird, um zu erlauben, dass der Strom zwischen der Kanalschicht und der Drainelektrode oder der Sourceelektrode fließt, die Sperrschichtstruktur dem Fluss des Drainstromes einen beträchtlichen Widerstand. Entsprechend muss, um den Reihenwiderstand zwischen dem Source-Pol und dem Drain-Pol zu verringern, die Dotandenkonzentration in der Sperrschichtstruktur erhöht werden, um den Widerstand zu verringern.
  • Folglich muss, um die Kapazität der Sperrschichtstruktur zu erhöhen, um den Stromfluß zu verhindern, die Dotandenkonzentration der Sperrschichtstruktur erhöht werden; als eine Folge jedoch weist die Sperrschichtstruktur einen höheren Widerstand auf und der Reihenwiderstand zwischen dem Source-Pol und dem Drain-Pol vergrößert sich. Im Gegensatz muss, um den Reihenwiderstand zwischen dem Source-Pol und dem Drain-Pol zu verringern, die Dotandenkonzentration der Sperrschichtstruktur erhöht werden, damit sie einen niedrigeren Widerstand aufweist; als eine Folge jedoch vergrößert sich die Kapazität der Sperrschichtstruktur, um den Stromfluß zu verhindern, so dass sich die Stromableitung an die Gateelektrode erhöht. Wegen des oben beschriebenen technischen Kompromisses, auch wenn eine Heteroübergangs-FET-Struktur, die einen niedrigeren Reihenwiderstand aufweist, zusätzlich dazu, dass sie eine höhere Sperrschichtfunktion aufweist, weiterverfolgt wurde, war der oben erwähnte FET ehemals schwer herzustellen.
  • Außerdem wird in der herkömmlichen Struktur, wenn die Kontaktschicht selektiv geätzt wird, um eine Vertiefung darin zu bilden, die Kontaktschicht ebenfalls in der Querrichtung weggeätzt und daher werden plane Zonen (überätzte Abschnitte) auf beiden Seiten der Gateelektrode gebildet. In dem Fall des DMT, wie in 5 gezeigt ist, da sich die Verarmungsschichten 33 nach unten von den planen Zonen 32 erstrecken, nimmt der Reihenwiderstand zwischen der Sourceelektrode 28 und der Drainelektrode 29 weiter zu und folglich verschlechtern sich die Gleichstrom-Charakteristika des Gerätes weiter.
  • Die Erweiterten Kurzreferate der Internationalen Konferenz 1998 über Festkörpergeräte und -materialien (Solid State Devices and Materials/SSDM 1998), Hiroshima, Japan, Seite 328 bis 329 (Inai et al.), beschreiben ein Feldeffekt-Halbleitergerät, das eine Sperrschichtstruktur umfasst, die zwischen einer n-InGaAs-Kanalschicht und einer Kontaktschicht gebildet wird und eine i-AlGaAs-Schicht umfasst, die zwischen einer n-AlGaAs-Zwischenschicht und einer schwach dotierten n-GaAs-Schicht angeordnet wird.
  • Die IEEE Electron Device Letters, Band 16, Nr. 12, Dezember 1995, Seite 537 bis 539 (Sethi et al.), offenbaren ein Feldeffekt-Halbleitergerät, das eine Sperrschicht mit einer n+-AlGaAs-Schicht umfasst, die zwischen zwei i-AlGaAs-Schichten angeordnet wird.
  • Ein Feldeffekt-Halbleitergerät, das die Merkmale des Oberbegriffes von Anspruch 1 aufweist, ist aus den IEEE Electron Device Letters, Band 11, Nr. 11, November 1990, Seite 502 bis 504 (Enoki et al.) bekannt, welche ein Feldeffekt-Halbleitergerät offenbaren, welches eine Sperrschichtstruktur umfasst, die zwischen einer i-InGaAs-Kanalschicht und einer Kontaktschicht gebildet wird, und eine i-InAlAs-Schicht umfasst, die zwischen zwei n+-InAIAs-Schichten angeordnet wird.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Feldeffekt-Halbleitergerät bereitzustellen, das die oben beschriebenen technischen Probleme löst und eine Sperrschichtstruktur bereitstellt, die einen niedrigen Reihenwiderstand zu der Sourceelektrode und der Drainelektrode zusätzlich zu dem Funktionieren als eine hohe Sperrschicht zu der Gateelektrode bereitstellt.
  • Diese Aufgabe wird mit einem Feldeffekt-Halbleitergerät erreicht, das die Merkmale von Anspruch 1 aufweist. Die vorzugsweisen Ausführungsformen bilden den Gegenstand der Unteransprüche.
  • Wie oben beschrieben ist, kann gemäß der vorliegenden Erfindung, da das Feldeffekt-Halbleitergerät, das einen niedrigeren Reihenwiderstand aufweist, realisiert werden kann, während ein hoher Schottky-Sperrschichteffekt aufrechterhalten wird, ein Feldeffekt-Halbleitergerät realisiert werden, welches FET-Charakteristika aufweist, wie zum Beispiel hohe Durchbruchspannung, maximalen Drainstrom, hohen Gm und niedrigen Einschaltwiderstand.
  • Für den Zweck der Erläuterung der Erfindung sind in den Zeichnungen mehrere Formen gezeigt, welche gegenwärtig bevorzugt werden, jedoch versteht es sich, dass die Erfindung nicht auf die gezeigten präzisen Anordnungen und Mittel beschränkt ist, sondern nur auf die beigefügten Ansprüche.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, welche sich auf die beiliegenden Zeichnungen bezieht.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische Querschnittsansicht, die die Struktur eines herkömmlichen HEMT zeigt.
  • 2A ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Sourceelektrode und der Drainelektrode des oben erwähnten HEMT zeigt, und 2B ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Gateelektrode des oben erwähnten HEMT zeigt.
  • 3 ist eine schematische Querschnittsansicht, die die Struktur eines herkömmlichen DMT zeigt.
  • 4A ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Sourceelektrode und der Drainelektrode des oben erwähnten DMT zeigt, und 4B ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Gateelektrode des oben erwähnten DMT zeigt.
  • 5 ist eine Ansicht, die Verarmungsschichten zeigt, die unter planen Zonen in einem herkömmlichen DMT erzeugt werden.
  • 6 ist eine schematische Querschnittsansicht, die die Struktur eines HEMT gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 7A ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Sourceelektrode und der Drainelektrode des HEMT von 6 zeigt und 7B ist eine Ansicht ist, die die Energiebänderstruktur eines Leitungsbandes unter der Gateelektrode des HEMT von 6 zeigt.
  • 8 ist eine schematische Querschnittsansicht, die die Struktur eines DMT gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt.
  • 9A ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Sourceelektrode und der Drainelektrode des DMT von 9 zeigt und 9B ist eine Ansicht, die die Energiebänderstruktur eines Leitungsbandes unter der Gateelektrode des DMT von 8 zeigt.
  • 10 ist eine Ansicht, die Verarmungsschichten zeigt, die unter planen Zonen in dem DMT von 8 oben erzeugt werden.
  • 11 ist ein Schaubild, das die Strom-Spannungs-Kennlinien eines DMT gemäß einer Ausführungsform der vorliegenden Erfindung, verglichen mit denen eines herkömmlichen DMT, zeigt.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Ein Feldeffekt-Halbleitergerät gemäß der vorliegenden Erfindung umfasst eine Kanalschicht, eine Sperrschichtstruktur, die auf der Kanalschicht gebildet wird und mehrere Halbleiterschichten, mehrere ohmsche Elektroden enthält, die über der Sperrschichtstruktur gebildet werden, und eine Schottky-Elektrode, die auf der Sperrschichtstruktur zwischen den ohmschen Elektroden gebildet wird, in welcher die Sperrschichtstruktur eine Elektronenaffinität aufweist, die kleiner als die der Kanalschicht ist und mindestens zwei stark dotierte Schichten und eine schwach dotierte Schicht aufweist, die dazwischen bereitgestellt werden. Der Begriff "stark dotierte Schicht", wie hier verwendet wird, bedeutet eine Schicht, die eine Dotandenkonzentration größer als die der schwach dotierten Schicht aufweist. Der Begriff "schwach dotierte Schicht", wie hier verwendet wird, bedeutet eine Schicht, welche eine Dotandenkonzentration kleiner als die der stark dotierten Schicht aufweist, wie zum Beispiel einer Schicht, in welcher ein Dopand nicht mit Absicht darin dotiert wird.
  • Da die oben beschriebene Sperrschichtstruktur, insbesondere eine Struktur, die eine n-leitenden Sperrschicht, eine undotierte Sperrschicht und eine n-leitende Sperrschicht umfasst, die in dieser Reihenfolge geschichtet sind, als ein Beispiel betrachtet werden kann, und die Sperrschichtstruktur vorzugsweise aus AlGaAs besteht. Außerdem kann die Kanalschicht aus einer undotierten Halbleiterschicht oder einer stark dotierten Halbleiterschicht bestehen.
  • In Übereinstimmung mit der Erfindung, wenn die Sperrschichtstruktur die niederohmigen stark dotierten Schichten und die hochohmige schwach dotierte Schicht umfasst, die dazwischen bereitgestellt wird, wie oben beschrieben ist, und wenn die schwach dotierte Schicht, die zwischen den stark dotierten Schichten bereitgestellt wird, 2,5 bis 10 nm dick ist, ist die Sperrschicht in der schwach dotierten Schicht unter den ohmschen Elektroden effektiv signifikant gering, so dass sich der Widerstand in der Sperrschichtstruktur, d.h. der Reihenwiderstand zwischen den ohmschen Elektroden, verringert.
  • Außerdem können in dem Feldeffekt-Halbleitergerät der vorliegenden Erfindung, wenn die Unterseite der Schottky-Elektrode mit der schwach dotierten Schicht in der Sperrschichtstruktur in Kontakt ist, da die Schottky-Sperrschichtfunktion unter der Schottky-Elektrode hoch aufrechterhalten werden kann, FET-Charakteristika, die einen niedrigen Reihenwiderstand zusätzlich zu dem Funktionieren wie eine hohe Sperrschicht aufweisen, realisiert werden.
  • Überdies wird, da die stark dotierte Sperrschicht unter der Schottky-Elektrode vorhanden ist, auch wenn die planen Zonen auf beiden Seiten der Schottky-Elektrode gebildet werden, das Wachstum der Verarmungsschichten unterdrückt und als eine Folge kann eine Zunahme des Reihenwiderstandes verhindert werden.
  • Im folgenden werden die bevorzugten Ausführungsformen der vorliegenden Erfindung detaillierter mit Bezug auf die Zeichnungen erklärt.
  • 6 ist eine schematische Querschnittsansicht der Struktur eines HEMT 41 gemäß einer Ausführungsform der vorliegenden Erfindung. In dem HEMT 41 wird eine Pufferschicht 43 auf einem halbisolierenden GaAs-Substrat 42 gebildet, eine Kanalschicht 44, welche 10 nm dick ist, die aus undotiertem InGaAs besteht, wird auf der Pufferschicht 43 gebildet und eine Sperrschichtstruktur 45 (im folgenden als eine mehrschichtige Sperrschichtstruktur bezeichnet), die aus mehreren Schichten besteht, wird auf der Kanalschicht 44 gebildet. In 6 weist die mehrschichtige Sperrschichtstruktur 45 eine dreischichtige Struktur auf, die aus einer n-leitenden AlGaAs-Schicht 45a, welche 10 nm dick ist (die Dotandenkonzentration beträgt 3 × 1018 cm–3), einer undotierten AlGaAs-Schicht 45b, welche 2,5 bis 5 nm dick ist, und einer n-leitenden AlGaAs-Schicht 45c, welche 10 nm dick ist (die Dotandenkonzentration beträgt 3 × 1018 cm–3), besteht. Um gute ohmsche Kontakte mit einer Sourceelektrode 48 und einer Drainelektrode 49 zu bilden, wird eine Kontaktschicht 46, welche 50 nm dick ist, die aus n+-leitendem GaAs besteht (die Dotandenkonzentration beträgt 5 × 1018 cm–3), auf der mehrschichtigen Sperrschichtstruktur 45 gebildet. Außerdem werden die Sourceelektrode 48 und die Drainelektrode 49 auf der oberen Fläche der Kontaktschicht 46 gebildet, um damit die ohmschen Kontakte zu bilden. Die Pufferschicht 43, die Kanalschicht 44, die Halbleitersperrschichten 45a bis 45c, die die mehrschichtige Sperrschichtstruktur 45 bilden, und die Kontaktschicht 46 werden auf der halbisolierenden GaAs-Schicht 42 in der oben erwähnten Reihenfolge durch epitaxiales Aufwachsen unter Verwendung eines MBE-Verfahrens (molecular beam epitaxial/Molekularstrahlepitaxie), eines MOCVD-Verfahrens (metal organic chemical vapor deposition/metallorganische chemische Aufdampfung) oder dergleichen gebildet.
  • Die Sourceelektrode 48 und die Drainelektrode 49 werden auf der oberen Fläche der Kontaktschicht 46 gebildet, um in ohmschem Kontakt damit zu sein, und die Kontaktschicht wird selektiv zwischen der Sourceelektrode 48 und der Drainelektrode 49 durch Ätzung entfernt, um eine Vertiefung zu bilden. Die n-leitende AlGaAs-Schicht 45c wird in einer Vertiefung 47 belichtet, die durch Wegätzen eines Teils der Kontaktschicht 46 gebildet wird, und nachdem eine Gateelektrode 50 auf der n-leitenden AlGaAs-Schicht 45c gebildet ist, wird die Unterseite der Gateelektrode mit der undotierten AlGaAs-Schicht 45b durch Thermodiffusion in Kontakt gebracht, um einen Schottky-Kontakt damit zu bilden. Als eine Folge wird der untere Abschnitt der Gateelektrode 50 in der n-leitenden AlGaAs-Schicht 45c vergraben. Außerdem wird der HEMT 41 abschließend mit einer isolierenden Schutzschicht 51 überzogen, die aus SiN oder dergleichen besteht.
  • In der oben beschriebenen Struktur des HEMT 41 sind die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Sourceelektrode 48 und der Drainelektrode 49 und die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Gateelektrode 50 in 7A und 7B entsprechend gezeigt. Da unter der Sourceelektrode 48 und der Drainelektrode 49 die mehrschichtige Sperrschichtstruktur 45 der stark dotierten niederohmigen n-leitenden AlGaAs-Schicht 45a, der undotierten hochohmigen AlGaAs-Schicht 45b und der stark dotierten niederohmigen n-leitenden AlGaAs-Schicht 45c gebildet wird, wird die Sperrschichthöhe in der Mittelschicht, d.h. der undotierten AlGaAs-Schicht 45b, effektiv bezüglich der Energiebänderstruktur verringert, wie in 7A gezeigt ist. Folglich kann der Widerstand der mehrschichtigen Sperrschichtstruktur 45 zwischen der Sourceelektrode 48 und der Drainelektrode 49, d.h. der Reihenwiderstand zwischen der Sourceelektrode 48 und der Drainelektrode 49, verringert werden.
  • Andererseits besteht, wie in 7B gezeigt ist, die mehrschichtige Sperrschichtstruktur 45 unter der Gateelektrode 50 aus der undotierten AlGaAs-Schicht 45b und der n-leitenden AlGaAs-Sperrschicht 45a, welche die gleiche Struktur wie die mehrschichtige Sperrschichtstruktur unter der Gateelektrode 10 in dem HEMT 1 des herkömmlichen Beispiels ist.
  • Entsprechend kann in dem HEMT 41 durch Verringerung der Dotandenkonzentration in der n-leitenden AlGaAs-Schicht 45a die Sperrschichtfunktion unter der Gateelektrode 50 hoch aufrechterhalten werden und unter der Sourceelektrode 48 und der Drainelektrode 49 kann die Sperrschichthöhe effektiv durch die undotierte AlGaAs-Schicht 45b verringert werden, so dass der Reihenwiderstand zwischen der Sourceelektrode 48 und der Drainelektrode 49 verringert werden kann.
  • In der in 6 gezeigten Ausführungsform wird eine InGaAs-Schicht als die Kanalschicht 44 verwendet; jedoch kann stattdessen GaAs verwendet werden. Außerdem wird in der Ausführungsform InGaAs für die Kanalschicht 44 verwendet und AlGaAs wird für die mehrschichtige Sperrschichtstruktur 45 verwendet. Da jedoch die Kanalschicht und die mehrschichtige Sperrschichtstruktur so lange funktionieren können, wie eine Differenz der Elektronenaffinität zwischen den Materialien für die oben erwähnten Schichten erzeugt wird, kann eine Kombination von Materialien wie zum Beispiel InGaAs/InGaP verwendet werden. Außerdem kann undotiertes AlGaAs zuerst für die mehrschichtige Sperrschichtstruktur 45 auf der Kanalschicht 44 gebildet werden. Zum Beispiel kann eine mehrschichtige Sperrschichtstruktur, die aus einer undotierten (i) AlGaAs-Schicht, einer n-leitenden AlGaAs-Schicht, einer undotierten (i) AlGaAs-Schicht und einer n-leitenden AlGaAs-Schicht besteht, auf der Kanalschicht gebildet werden. Die undotierte AlGaAs-Schicht, die zwischen den zwei n-leitenden AlGaAs-Schichten bereitgestellt wird, sollte 2,5 bis 10 nm dick sein. Die Dicken der anderen Halbleitersperrschichten, die die mehrschichtige Sperrschichtstruktur 45 bilden, werden nicht speziell beschränkt.
  • Außerdem kann die mehrschichtige Sperrschichtstruktur 45 eine Mehrschichtstruktur sein, die durch mehrfache Laminierung der oben beschriebenen dreischichtigen Strukturen gebildet wird. Überdies kann die mehrschichtige Sperrschichtstruktur 45 eine doppeldotierte HEMT-Struktur sein, die eine Elektronen liefernde Schicht aufweist, die unter der Kanalschicht 44 bereitgestellt wird.
  • Wenn die Gateelektrode 50 in der n-leitenden AlGaAs-Schicht vergraben wird, nachdem eine Vertiefung durch Wegätzen eines Teils der Kontaktschicht 46 gebildet wird, kann die n-leitende AlGaAs-Schicht 45c teilweise entfernt werden, um darin eine Vertiefung durch anisotrope Ätzung zu bilden und die Gateelektrode 50 kann direkt auf einer Fläche gebildet werden, auf welcher die undotierte AlGaAs-Schicht 45b belichtet wird.
  • Zweite Ausführungsform
  • 8 ist eine schematische Querschnittsansicht der Struktur eines DMT gemäß einer anderen Ausführungsform der vorliegenden Erfindung. In einem DMT 61 wird eine Pufferschicht 63 auf einem halbisolierenden GaAs-Substrat 62 gebildet, eine Kanalschicht 64, welche 10 nm dick ist, die aus einem n-leitenden InGaAs besteht (die Dopandenverunreinigung beträgt 2 × 1018 cm–3), wird auf der Pufferschicht 63 gebildet und eine mehrschichtige Sperrschichtstruktur 65 wird auf der Kanalschicht 64 gebildet. In 8 weist die mehrschichtige Sperrschichtstruktur 65 eine dreischichtige Struktur auf, die aus einer n-leitenden AlGaAs-Schicht 65a, welche 10 nm dick ist (die Dotandenkonzentration beträgt 3 × 1018 cm–3), einer undotierten AlGaAs-Schicht 65b, welche 2,5 bis 5 nm dick ist, und einer n-leitenden AlGaAs-Schicht 65c, welche 10 nm dick ist (die Dotandenkonzentration beträgt 3 × 1018 cm–3), besteht. Um gute ohmsche Kontakte mit einer Sourceelektrode 68 und einer Drainelektrode 69 zu bilden, wird eine Kontaktschicht 66, welche 50 nm dick ist, die aus n+-leitendem GaAs besteht (die Dotandenkonzentration beträgt 5 × 1018 cm–3), auf der mehrschichtigen Sperrschichtstruktur 65 gebildet. Außerdem werden die Sourceelektrode 68 und die Drainelektrode 69 auf der oberen Fläche der Kontaktschicht 66 gebildet, um in ohmschem Kontakt damit zu sein. Die Pufferschicht 63, die Kanalschicht 64, die Halbleitersperrschichten 65a bis 65c, die die mehrschichtige Sperrschichtstruktur 65 bilden, und die Kontaktschicht 66 werden auf der halbisolierenden GaAs-Schicht 62 in der oben erwähnten Reihenfolge durch epitaxiales Aufwachsen unter Verwendung eines MBE-Verfahrens, eines MOCVD-Verfahrens oder dergleichen gebildet.
  • Die Sourceelektrode 68 und die Drainelektrode 69 werden auf der oberen Fläche der Kontaktschicht 66 bereitgestellt, um in ohmschem Kontakt damit zu sein, und die Kontaktschicht 66 zwischen der Sourceelektrode 68 und der Drainelektrode 69 wird selektiv durch Ätzung entfernt, um eine Vertiefung zu bilden. Die n-leitende AlGaAs-Schicht 65c wird in einer Vertiefung 67 belichtet, die durch Wegätzen eines Teils der Kontaktschicht 66 gebildet wird, und nachdem eine Gateelektrode 70 auf der n-leitenden AlGaAs-Schicht 65c gebildet ist, wird die Unterseite der Gateelektrode mit der undotierten AlGaAs-Schicht 65b durch Thermodiffusion in Kontakt gebracht, um einen Schottky-Kontakt damit zu bilden. Als eine Folge wird der untere Abschnitt der Gateelektrode 70 in der n-leitenden AlGaAs-Schicht 65c vergraben. Außerdem wird der DMT 61 abschließend mit einer isolierenden Schutzschicht 71 überzogen, die aus SiN oder dergleichen besteht.
  • In der Struktur des oben beschriebenen DMT 61 sind die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Sourceelektrode 68 und der Drainelektrode 69 und die Energiebänderstruktur (die Unterkante des Leitungsbandes) unter der Gateelektrode 70 in 9A und 9B entsprechend gezeigt. Da unter der Sourceelektrode 68 und der Drainelektrode 69 die mehrschichtige Sperrschichtstruktur 65 aus der stark dotierten niederohmigen n-leitenden AlGaAs-Schicht 65a, der undotierten hochohmigen AlGaAs-Schicht 65b und der stark dotierten niederohmigen n-leitenden AlGaAs-Schicht 65c besteht, wird die Sperrschichthöhe der Mittelschicht, d.h. der undotierten AlGaAs-Schicht 65b, effektiv bezüglich der Energiebandstruktur verringert, wie in 9A gezeigt ist. Folglich kann der Widerstand in der mehrschichtigen Sperrschichtstruktur 65 zwischen der Sourceelektrode 68 und der Drainelektrode 69, d.h. der Reihenwiderstand zwischen der Sourceelektrode 68 und der Drainelektrode 69 verringert werden.
  • Andererseits besteht, wie in 9B gezeigt ist, die mehrschichtige Sperrschichtstruktur 65 unter der Gateelektrode 70 aus der undotierten AlGaAs-Schicht 65b und der n-leitenden AlGaAs-Sperrschicht 65a und die Gatesperrschichtfunktion kann durch Verringerung der Dotandenkonzentration in der n-leitenden AlGaAs-Schicht 65a erhöht werden.
  • Entsprechend kann ebenfalls in dem DMT 61 durch Verringerung der Dotandenkonzentration in den n-leitenden AlGaAs-Schichten 65a und 65c die Gatesperrschichtfunktion unter der Gateelektrode 70 hoch aufrechterhalten werden und außerdem kann unter der Sourceelektrode 68 und der Drainelektrode 69 der Reihenwiderstand durch effektive Absenkung der Sperrschichthöhe durch die undotierte AlGaAs-Schicht 65b verringert werden.
  • Außerdem erstrecken sich, da die undotierte AlGaAs-Schicht nur zwischen der Gateelektrode 30 und der Kanalschicht 24 in dem herkömmlichen DMT 21 vorhanden ist, wenn die planen Zonen auf beiden Seiten der Gateelektrode gebildet werden, die Verarmungsschichten weiter nach unten, wie in 5 gezeigt ist. Im Gegensatz ist es in dem DMT 61, da die mehrschichtige Sperrschichtstruktur 65, die aus der n-leitenden AlGaAs-Schicht 65a, der undotierten AlGaAs-Schicht 65b und der n-leitenden AlGaAs-Schicht 65c besteht, zwischen der Gateelektrode 70 und der Kanalschicht 64 vorhanden ist, wie in 10 gezeigt ist, auch wenn plane Zonen 72 auf beiden Seiten der Gateelektrode 70 gebildet werden, für die Verarmungsschichten 73 schwierig, sich nach unten über die n-leitende AlGaAs-Schicht 65c hinaus auszudehnen, und daher kann eine Zunahme des Reihenwiderstandes zwischen der Sourceelektrode 68 und der Drainelektrode 69, die durch die planen Zonen 72 verursacht wird, unterdrückt werden.
  • 11 ist ein Schaubild, das die Strom-Spannungs-Kennlinien eines DMT (DCHFET) zeigt, welcher die Struktur aufweist, die der oben beschriebenen ähnlich ist, gemäß einer Ausführungsform der vorliegenden Erfindung, verglichen mit der eines herkömmlichen DMT. In der Figur stellt die horizontale Achse die Gatespannung Vg (V) dar und die vertikale Achse stellt den Drainstrom (lineare Stromdichte) Id (mA/mm) und die Steilheit Gm (mS/mm) dar. Außerdem bezeichnet die Volllinie die Ergebnisse für den DMT der vorliegenden Erfindung und die Strichlinie bezeichnet die Ergebnisse für den herkömmlichen DMT. Wie in der Figur ersichtlich ist, versteht es sich, dass ein höherer Strom und eine höhere Gm für den DMT der vorliegenden Erfindung als die für den herkömmlichen DMT erhalten werden können.
  • In dem DMT 61 in 8 wird InGaAs für die Kanalschicht 64 verwendet; jedoch kann GaAs stattdessen verwendet werden. Außerdem wird in der Ausführungsform InGaAs für die Kanalschicht 64 verwendet und AlGaAs wird für die mehrschichtige Sperrschichtstruktur 65 verwendet. Da jedoch die Kanalschicht und die mehrschichtige Sperrschichtstruktur so lange funktionieren können, wie eine Differenz der Elektronenaffinität zwischen den Materialien für die oben erwähnten Schichten erzeugt wird, kann eine Kombination von Materialien wie zum Beispiel InGaAs/InGaP verwendet werden. Überdies kann in dem DMT das undotierte AlGaAs zuerst für die mehrschichtige Sperrschichtstruktur 65 auf der Kanalschicht 64 gebildet werden. Zum Beispiel kann eine mehrschichtige Sperrschichtstruktur, die aus einer undotierten (i) AlGaAs-Schicht, einer n-leitenden AlGaAs-Schicht, einer undotierten (i) AlGaAs-Schicht und einer n-leitenden AlGaAs-Schicht besteht, auf der Kanalschicht gebildet werden.
  • Die undotierte AlGaAs-Schicht, die zwischen den zwei n-leitenden AlGaAs-Schichten bereitgestellt wird, sollte 2,5 bis 10 nm dick sein. Die Dicken der anderen Halbleitersperrschichten, die die mehrschichtige Sperrschichtstruktur bilden, werden nicht speziell beschränkt.
  • Außerdem kann die mehrschichtige Sperrschichtstruktur eine Mehrschichtstruktur sein, die durch mehrfache Laminierung der dreischichtigen Strukturen gebildet wird, wie in 8 gezeigt ist. Überdies kann die mehrschichtige Sperrschichtstruktur eine doppeldotierte HEMT-Struktur sein, die eine Elektronen liefernde Schicht aufweist, die unter der Kanalschicht bereitgestellt wird.
  • In dem Fall, wenn die Gateelektrode 70 in der n-leitenden AlGaAs-Schicht 65c vergraben wird, nachdem eine Vertiefung durch Wegätzen eines Teils der Kontaktschicht 66 gebildet wird, kann die n-leitende AlGaAs-Schicht 65c teilweise entfernt werden, um darin eine Vertiefung durch anisotrope Ätzung zu bilden und die Gateelektrode 70 kann direkt auf einer Fläche gebildet werden, auf welcher die undotierte AlGaAs-Schicht 45b belichtet wird.
  • Während die bevorzugten Ausführungsform der Erfindung offenbart wurden, werden verschiedene Verfahren der Durchführung der hier offenbarten Prinzipien innerhalb des Anwendungsbereiches der folgenden Ansprüche betrachtet.

Claims (5)

  1. Feldeffekt-Halbleitergerät, umfassend: eine Kanalschicht (44, 64); eine Kontaktschicht (46, 66); eine Sperrschichtstruktur (45,65), die zwischen der Kanalschicht (44, 64) und der Kontaktschicht (46, 66) gebildet wird und mehrere Halbleiterschichten (45a, 45b, 45c, 65a, 65b, 65c) umfasst; mehrere ohmsche Elektroden (48, 49, 68, 69), die auf der Kontaktschicht (46, 66) gebildet werden; und eine Schottky-Elektrode (50, 70), die auf der Sperrschichtstruktur (45, 65) zwischen den ohmschen Elektroden (48, 49, 68, 69) gebildet wird; wobei die Sperrschichtstruktur (45, 65) eine Elektronenaffinität aufweist, die kleiner als die der Kanalschicht (44, 64) ist und mindestens zwei stark dotierte Schichten (45a, 45c, 65a, 65c) und eine Schicht (45b, 65b) umfasst, die dazwischen mit einer geringeren Dotierungskonzentration als die der stark dotierten Schichten (45a, 45c, 65a, 65c) bereitgestellt wird, dadurch gekennzeichnet, dass die Schicht (45b, 65b) mit einer geringeren Dotierungskonzentration, welche zwischen den stark dotierten Schichten (45a, 45c, 65a, 65c) in der Sperrschichtstruktur (45, 65) bereitgestellt wird, 2,5 bis 10 nm dick ist.
  2. Feldeffekt-Halbleitergerät nach Anspruch 1, dadurch gekennzeichnet, dass die Sperrschichtstruktur (45, 65) eine n-leitende Schicht (45a, 65a), eine undotierte Schicht (45b, 65b) und eine n-leitende Schicht (45c, 65c) umfasst, die in dieser Reihenfolge geschichtet sind.
  3. Feldeffekt-Halbleitergerät nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Unterseite der Schottky-Elektrode (50, 70) in Kontakt mit der Schicht (45b, 65b) mit einer geringeren Dotierungskonzentration in der Sperrschichtstruktur (45, 65) ist.
  4. Feldeffekt-Halbleitergerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Halbleiterschichten (45a, 45b, 45c, 65a, 65b, 65c), die die Sperrschichtstruktur (45, 65) bilden, jede aus AlGaAs bestehen.
  5. Feldeffekt-Halbleitergerät nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kanalschicht (44, 64) eine stark dotierte Halbleiterschicht ist.
DE60008047T 1999-09-09 2000-09-11 Feldeffekt-Halbleiteranordnung Expired - Lifetime DE60008047T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25605199 1999-09-09
JP25605199A JP3707765B2 (ja) 1999-09-09 1999-09-09 電界効果型半導体装置

Publications (2)

Publication Number Publication Date
DE60008047D1 DE60008047D1 (de) 2004-03-11
DE60008047T2 true DE60008047T2 (de) 2004-12-30

Family

ID=17287230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60008047T Expired - Lifetime DE60008047T2 (de) 1999-09-09 2000-09-11 Feldeffekt-Halbleiteranordnung

Country Status (4)

Country Link
US (1) US6605831B1 (de)
EP (1) EP1083606B1 (de)
JP (1) JP3707765B2 (de)
DE (1) DE60008047T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707766B2 (ja) 1999-09-09 2005-10-19 株式会社村田製作所 電界効果型半導体装置
JP2003133334A (ja) * 2001-10-25 2003-05-09 Murata Mfg Co Ltd ヘテロ接合電界効果トランジスタ
KR200274179Y1 (ko) * 2002-01-11 2002-05-06 이광호 진동모터가 내장된 쿠션체
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
JP2004103656A (ja) * 2002-09-05 2004-04-02 Sony Corp 半導体装置及び半導体装置の製造方法
JP2007027594A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 電界効果トランジスタ
JP5169220B2 (ja) 2005-11-30 2013-03-27 アステラス製薬株式会社 2−アミノベンズアミド誘導体
WO2007086008A1 (en) * 2006-01-25 2007-08-02 Nxp B.V. Tunneling transistor with barrier
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
US8344420B1 (en) * 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
CN106920844B (zh) * 2017-03-09 2019-11-29 电子科技大学 一种具有n型浮空埋层的resurf hemt器件
TWI704674B (zh) * 2019-09-04 2020-09-11 華邦電子股份有限公司 半導體元件及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069106B2 (ja) 1989-04-27 2000-07-24 株式会社日立製作所 半導体装置
JPH07147395A (ja) 1991-11-27 1995-06-06 Sanyo Electric Co Ltd 電界効果型半導体装置
JPH06252175A (ja) 1993-02-24 1994-09-09 Sony Corp 高電子移動度トランジスタ
JPH06267994A (ja) 1993-03-12 1994-09-22 Toshiba Corp 化合物半導体装置
JP3058262B2 (ja) * 1996-11-28 2000-07-04 日本電気株式会社 ヘテロ接合型電界効果トランジスタ
JPH11177079A (ja) 1997-12-15 1999-07-02 Nec Corp 電界効果トランジスタ
US6057566A (en) * 1998-04-29 2000-05-02 Motorola, Inc. Semiconductor device
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP2000349280A (ja) 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造

Also Published As

Publication number Publication date
DE60008047D1 (de) 2004-03-11
JP3707765B2 (ja) 2005-10-19
EP1083606A1 (de) 2001-03-14
US6605831B1 (en) 2003-08-12
JP2001085671A (ja) 2001-03-30
EP1083606B1 (de) 2004-02-04

Similar Documents

Publication Publication Date Title
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE102015100387A1 (de) Gruppe-III-Nitrid-Basierter Anreicherungstransistor
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102018103973A1 (de) Siliziumcarbid-halbleiterbauelement
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102006058324A1 (de) Feldeffekttransistor
DE112015005817T5 (de) Halbleitervorrichtung
DE60008047T2 (de) Feldeffekt-Halbleiteranordnung
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102013002986A1 (de) Integrierte Schottky-Diode für HEMTS
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112014003545T5 (de) Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben
DE102015100388A1 (de) Anreicherungstyp-Bauelement

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication of lapse of patent is to be deleted
8364 No opposition during term of opposition