DE60025796T2 - Massebene für ein IC - Google Patents

Massebene für ein IC Download PDF

Info

Publication number
DE60025796T2
DE60025796T2 DE60025796T DE60025796T DE60025796T2 DE 60025796 T2 DE60025796 T2 DE 60025796T2 DE 60025796 T DE60025796 T DE 60025796T DE 60025796 T DE60025796 T DE 60025796T DE 60025796 T2 DE60025796 T2 DE 60025796T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
capacitor plate
package according
chip package
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60025796T
Other languages
English (en)
Other versions
DE60025796D1 (de
Inventor
Soren Norskov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Application granted granted Critical
Publication of DE60025796D1 publication Critical patent/DE60025796D1/de
Publication of DE60025796T2 publication Critical patent/DE60025796T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

  • Die vorliegende Erfindung betrifft die Gestaltung und Herstellung integrierter Schaltkreise und das Kapseln solcher Schaltkreise, genauer betrifft die vorgeschlagene Erfindung eine Grundplatte bzw. Massefläche für einen Halbleiterchip, der angepasst ist, auf einem Halteelement in einem Chipgehäuse angebracht zu werden.
  • Bei der Entwicklung analoger Schaltungen ist es immer wünschenswert, eine Masse zu haben, die so nah wie möglich bei 0 Volt Wechselspannung (AC) liegt. Normalerweise wird bei der Schaltungsentwicklung angenommen, dass Masseknoten keine Wechselspannung führen. Wenn ein Masseknoten im Gegensatz zu dieser Annahme eine Wechselspannung führt, kann dies zu unvorhersagbarem Verhalten führen, z.B. verstärktem Rauschen, Verzerrung oder sogar Instabilität. Die Grundursache dafür ist, dass alle Leiter eine Impedanz ungleich Null aufweisen. Dies bedeutet, dass, wenn ein Masseknoten einen Strom aufnehmen oder liefern muss, ein Spannungsabfall zwischen ihm und dem tatsächlichen Massepunkt auftreten wird. Dieser Effekt ist in HF-Schaltungen aufgrund der induktiven Eigenschaft der Impedanz wesentlich ausgeprägter.
  • In integrierten Schaltungen ist der Massepunkt des Die bzw. Rohchips (Halbleiter-Chips) mit der Außenseite über einen Anschlussdraht verbunden, der zwischen dem Rohchip und dem Interposer (oder Chipträger bzw. Leadframe) verbunden ist. Die Impedanz des Anschlussdrahts ist bei HF-Frequenzen wichtig, und das macht es schwierig, einen geeigneten Masseknoten auf dem Rohchip zu verwirklichen. Wenn der Rohchip größer gemacht wird, um den Anschlussdraht zu verkürzen, verlagert das nur das Problem von dem Anschlussdraht auf den Rohchip, da die Leiterbahn auf dem Rohchip länger sein muss.
  • Verschiedene Lösungen wurden vorgeschlagen, um dieses Problem zu lösen. Eine ist, das IC-Gehäuse sehr klein und die Anschlussdrähte kurz zu machen. Diese Lösung hat mehrere Nachteile. Sie ist nur für kleine integrierte Schaltkreise (small scale integration) ausführbar. In großen integrierten Schaltkreisen (large scale integration) ist der Rohchip größer, und die Masseleiter auf dem Rohchip sind entsprechend länger. Und selbst bei kleinen integrierten Schaltkreisen verringert es nur das Problem, löst es aber nicht.
  • Eine weitere Lösung ist, mehrere parallele Leiter zu haben. Dies wird oft in HF-PA-Stufen verwendet, ist jedoch nicht wirklich für große integrierte Schaltkreise geeignet, da die mehrfachen Verbindungen viel Platz benötigen.
  • US 4617586 beschreibt einen Hochfrequenz-Schaltkreis, der ein Halbleiterschaltungs-Element aufweist, das auf einem Substrat angeordnet ist, wobei einer der Ausgangsanschlüsse des Halbleiterschaltungs-Elements mit einer Massefläche über ein kapazitives Element und metallisierte Löcher elektrisch verbunden ist.
  • US 5077633 beschreibt ein Befestigen und Erden eines Chips auf einem Substrat unter Verwendung eines silberhaltigen Epoxids und einiger leitfähiger Löcher durch das Trägersubstrat.
  • Gemäß einem ersten Aspekt der Erfindung wird ein Halbleiterchip-Gehäuse gemäß Anspruch 1 bereitgestellt.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Bereitstellen einer Massefläche für einen Halbleiterchip gemäß Anspruch 11 bereitgestellt.
  • In allgemeinen Worten wird gemäß der vorliegenden Erfindung das Problem gelöst, indem ein metallbedeckter Bereich auf dem Interposer unter dem Rohchip platziert wird. Durchkontaktierungen auf dem Interposer verbinden den Bereich mit der Unterseite des Interposers. Der Rohchip wird mit leitendem Kleber auf den Bereich geklebt. Damit wird ein Kondensator gebildet, wobei der Kondensator durch das Rohchip-Substrat, die Oxidschicht auf der Unterseite des Rohchips und die leitende Platte auf dem Interposer gebildet wird. Indem alle anderen zugehörigen Impedanzen so gering wie möglich gemacht werden, z.B. durch Verbinden der Metallplatte auf der Oberseite des Interposers mit der Unterseite durch Verwendung mehrerer paralleler Durchkontaktierungen, kann die resultierende Impedanz sehr niedrig gemacht werden, geringer als 20 Ohm, selbst bei hohen Frequenzen. Wenn die integrierte Schaltung eine eindeutig definierte Arbeitsfrequenz aufweist, kann die HF-Massefläche auf diese Frequenz abgestimmt werden, indem die Abmessungen der zugehörigen Leiterbahnen und damit die Induktivität der Leiterbahnen so gewählt werden, dass die Resonanzfrequenz der Induktivität und des Kondensators mit der Arbeitsfrequenz übereinstimmt. Die Impedanz bei der Arbeitsfrequenz kann extrem niedrig gemacht werden, nahe an 2 Ohm.
  • Die Erfindung wird nun mittels der Zeichnungen, die nicht-beschränkende beispielhafte Ausführungsformen der Erfindung zeigen, ausführlicher beschrieben.
  • 1 zeigt schematisch einen Querschnitt der bevorzugten Ausführungsform einer Halbleiterchip- und Interposer-Anordnung eines Gehäuses eines integrierten Schaltkreises gemäß der Erfindung in einer Situation, in der die Anordnung auf einer Leiterplatte (printed circuit board, PCB) angebracht ist.
  • 2 zeigt eine Draufsicht der Chip- und Interposer-Anordnung aus 1.
  • 3 zeigt schematisch ein elektrisches Schaltbild für die LC-Reihenschaltung der Chip- und Interposer-Anordnung aus 1.
  • 4 zeigt schematisch Impedanzkenndaten für den Anschlussdraht und die Durchkontaktierung bzw. die Gesamtimpedanz für die bevorzugte Ausführungsform.
  • Zunächst mit Bezug auf 1 wird ein Halbleiterchip 1 gezeigt. Der Halbleiterchip 1 schließt eine isolierende Schicht 2 ein. Typischerweise ist diese Schicht 2 eine einstückig ausgebildete Schicht, die ein Oxid des Halbleitermaterials umfasst, d.h. Siliziumdioxid, wenn der Chip aus Silizium gefertigt ist. Die Dielektrizitätskonstante von Silizium ist etwa 3,9.
  • Der Chip 1 ist auf einen isolierenden Interposer 4 geklebt, der einen leitfähigen Bereich 5 trägt. Typischerweise ist der leitfähige Bereich 5 ein metallbedeckter Bereich. Der Kleber 3 ist leitfähig und dient nicht nur dazu, den Chip 1 mit dem Interposer 4 zu verkleben, sondern bildet auch eine Kondensatorplatte, die kapazitiv mit den inneren Teilen (nicht gezeigt) des Chips gekoppelt ist, aber davon durch die isolierende Schicht 2 isoliert ist.
  • Im folgenden werden diese inneren Teile als Kondensatorplatten bezeichnet, unabhängig von ihrer tatsächlichen Form, d.h. alle stromführenden Teile innerhalb des Chips werden als Kondensatorplatten bildend betrachtet.
  • Von dem leitfähigen Bereich 5 auf der Oberfläche des Interposers 4 erstrecken sich eine Reihe von Durchkontaktierungen 7 durch den Interposer 4 auf dessen gegenüberliegende Oberfläche, wo sie von einer Leiterplatte (PCB) 10 kontaktiert werden können.
  • In dieser Hinsicht sollte beachtet werden, dass, auch wenn der metallbeschichtete Bereich in den gezeigten Ausführungsformen weitgehend den Abmessungen des Chips entspricht, dies keine Voraussetzung für ein Funktionieren der Erfindung ist. Vielmehr ist es im Prinzip ausreichend, den Kleber 3 mit den Durchkontaktierungen 7 in Kontakt zu bringen, da der leitende Kleber die Kondensatorplatte gegenüber den inneren Teilen definiert.
  • Auch wenn es denkbar wäre, dass der metallbedeckte Bereich 5 auf dem Interposer 4 die Kondensatorplatte direkt bereitstellen könnte, d.h. anstelle die Kondensatorplatte mittels leitendem Kleber 3 bereitzustellen, ist dies weniger wünschenswert.
  • Dafür gibt es mehrere Gründe. Ein Verwenden eines nichtleitenden Klebers zwischen dem Chip 1 und dem metallbedeckten Bereich 5 erhöht die Dicke des dielektrischen isolierenden Materials zwischen den Kondensatorplatten und verringert damit den Kapazitätswert für den so gebildeten Kondensator C5. Des weiteren wird die Dicke des Klebers weniger genau festgelegt sein als die Dicke der isolierenden Schicht 2, wie einer Siliziumdioxidschicht, auf dem Chip, welche aufgrund der Genauigkeit bei dem Herstellungsprozess des Chips 1 sehr dünn und genau definiert gefertigt werden kann.
  • Der Kapazitätswert hat sich als ungefähr zehn mal höher erwiesen, wenn ein leitfähiger Kleber verwendet wurde, im Vergleich zu einem nicht-leitfähigen Kleber.
  • Damit wird ohne den leitfähigen Kleber 3 der Kapazitätswert sowohl kleiner als auch weniger vorhersagbar.
  • Die Durchkontaktierungen 7 bilden ein leitendes Element, welches die zweite Kondensatorplatte mit einem äußeren Masseknoten gemäß der Erfindung verbindet.
  • Auch wenn jede Durchkontaktierung 7 bei den interessierenden Frequenzen nur eine relativ kleine Impedanz aufweist, ist es in den vorgesehenen Anwendungen wichtig, eine große Anzahl parallel geschalteter Durchkontaktierungen zu haben, um die Impedanz über eine Reihe von Frequenzen weiter zu senken.
  • Um also so viele Durchkontaktierungen 7 wie möglich und die bestmögliche elektrische Verbindung von dem Kleber zu diesen zu haben, ist es wünschenswert, einen großen metallbedeckten Bereich zu haben, der vorzugsweise einstückig mit den Durchkontaktierungen 7 ausgebildet ist.
  • Es ist bekannt, dass jedes leitende Element eine Induktivität aufweist. Somit wird eine LC-Reihenschaltung durch die Kapazität, die zwischen inneren Teilen des Chips und dem leitenden Kleber 3, getrennt durch die dielektrische Schicht 2, bereitgestellt wird, und die von den Durchkontaktierungen 7 bereitgestellte Induktivität gebildet. Wenn der Chip eine eindeutig definierte Arbeitsfrequenz aufweist, kann die Anzahl der Durchkontaktierungen so gewählt werden, dass die Reihen-Resonanzfrequenz der durch die Durchkontaktierungen bereitgestellten Induktivität und der zuvor erwähnten Kapazität in etwa mit der Arbeitsfrequenz des Chips übereinstimmt. Auf diese Weise kann eine extrem niedrige Masseimpedanz, 2 Ohm oder weniger, erreicht werden.
  • Es sollte beachtet werden, dass die Durchkontaktierungen 7 in der bevorzugten Ausführungsform nicht direkt auf dem tragenden Interposer 4 parallel verbunden sind. Stattdessen sind sie, wie in 1 gezeigt, parallel über die leitenden Pfade 16 auf der Leiterplatte 10 verbunden, auf der das Chipgehäuse, welches die Chip- 1 und Interposer- 4 Anordnung gemäß der Erfindung enthält, letzten Endes angebracht wird.
  • Dies soll nur eine Art zum parallelen Verbinden der Durchkontaktierungen 7 darstellen, und zahlreiche andere Arten können vom Fachmann erdacht werden.
  • Es sollte insbesondere beachtet werden, dass die Resonanzfrequenz der Massefläche von der Anzahl von Durchkontaktierungen 7, die bei einer gegebenen Anwendung tatsächlich parallel verbunden sind, und von der Art, wie dies erreicht wird, beeinflusst wird, wie auch von der Induktivität des Rohchips und dem Aufbau der PCB 10.
  • Des weiteren können, wie in 1 gezeigt, eine Anzahl von DC-Masseleitern bereitgestellt sein.
  • Ein Masse-Anschlussfeld 13 ist mit einer Durchkontaktierung 6 über einen Anschlussdraht 8 verbunden, welcher wiederum über die Durchkontaktierung 14 mit der PCB-Massefläche 12 verbunden ist. Die Impedanz dieses Pfads ist bei den interessierenden Frequenzen im wesentlichen induktiv.
  • Ein weiteres Masse-Anschlussfeld 15 ist mit dem leitenden Element 11 auf dem Interposer 4 über einen Anschlussdraht 9 verbunden, welcher über Durchkontaktierungen 7 mit der PCB-Massefläche 12 verbunden ist. Eine oder beide der vorstehend beschriebenen DC-Masseleiter können verwendet werden. Es sollte beachtet werden, dass die meisten Schaltungen mindestens einen DC-Masseleiter benötigen.
  • Die DC-Masseleiter können auch für AC-Signale verwendet werden, wenn eine sehr niedrige Masseimpedanz nicht erforderlich ist.
  • Die Komponenten in dem Diagramm tragen Indizes entsprechend den Bezugsziffern in 3. Damit ist L1 die Induktivität des Rohchips selbst, L8 ist die Induktivität des Anschlussdrahts 8, L14 die Induktivität der Durchkontaktierung 14, C5 die Kapazität zwischen inneren Teilen des Chips 1 und der Kondensatorplatte, die durch den Kleber 3 bereitgestellt wird, L9 die Induktivität des Anschlussdrahts 9, L11 die Induktivität des leitenden Elements 4 auf dem Interposer 4, und L7 die kombinierte Induktivität der Durchkontaktierungen 7, wenn sie schließlich parallel verbunden sind.
  • 4 veranschaulicht den Unterschied zwischen der Impedanz zur Masse, wenn eine AC-Massefläche gemäß der Erfindung verwendet wird (normale Linie), und wenn nur die induktive DC-Masse verwendet wird (gestrichelte Linie). Beide Achsen sind logarithmisch. Insbesondere die Absenkung der Impedanz bei I0 sollte beachtet werden, da bei dieser speziellen Frequenz die Impedanz des Masseleiters praktisch null wird. Wenn also diese Frequenz f0 mit der Arbeitsfrequenz des Chips übereinstimmt, wird ein Masseleiter mit sehr niedriger Impedanz für den Chip bereitgestellt. Doch selbst wenn f0 nicht auf die Arbeitsfrequenz der Schaltung abgestimmt ist, ist die Masseimpedanz, die man durch Verwenden der AC-Massefläche erhält, immer noch deutlich geringer als sie ohne diese wäre, vorausgesetzt die Arbeitsfrequenz der Schaltung ist größer als fa.
  • Es hat sich erwiesen, dass bei Verwendung einer AC-Massefläche gemäß der Erfindung eine deutliche Rauschverringerung bei gewünschten Frequenzen bereitgestellt werden kann.

Claims (12)

  1. Halbleiterchipgehäuse, welches einen Halbleiterchip (1), eine Grundplatte, eine erste und zweite Kondensatorplatte und ein Trägerelement (4) umfasst, wobei die Grundplatte mindestens eine elektrisch leitende Durchkontaktierung (7) aufweist, die sich durch das Trägerelement (4) erstreckt, und elektrisch mit der zweiten Kondensatorplatte (3) gekoppelt ist, dadurch gekennzeichnet, dass die Grundplatte die in dem Chip bereitgestellte erste Kondensatorplatte und die auf dem Trägerelement (4) bereitgestellte zweite Kondensatorplatte (3, 5) umfasst, wobei die erste und zweite Kondensatorplatte durch eine dielektrische Schicht (2) voneinander getrennt sind, die die Platten kapazitiv aneinander koppelt.
  2. Halbleiterchipgehäuse nach Anspruch 1, wobei die Resonanzfrequenz der durch die erste Kondensatorplatte und die zweite Kondensatorplatte (3, 5) bereitgestellten Kapazität und der durch die Durchkontaktierung (7) bereitgestellten Induktivität ungefähr gleich der beabsichtigten Arbeitsfrequenz des Chips ist.
  3. Halbleiterchipgehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dielektrische Schicht ein integraler Teil des Chips (1) ist.
  4. Halbleiterchipgehäuse nach Anspruch 3, dadurch gekennzeichnet, dass die dielektrische Schicht die gesamte Oberfläche des Chips bedeckt, welche in Richtung des Trägerelements (4) weist.
  5. Halbleiterchipgehäuse nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die dielektrische Schicht Siliziumdioxid umfasst.
  6. Halbleiterchipgehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Kondensatorplatte eine Schicht aus leitendem Kleber (3) umfasst.
  7. Halbleiterchipgehäuse nach irgendeinem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Kondensatorplatte eine metallische Schicht (5) auf dem Trägerelement (4) umfasst.
  8. Halbleiterchipgehäuse nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Schicht aus leitendem Kleber (3) zwischen der metallischen Schicht (5) und der dielektrischen Schicht (2) bereitgestellt ist.
  9. Halbleiterchipgehäuse nach irgendeinem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine elektrisch leitende Durchkontaktierung (7), die sich durch das Trägerelement erstreckt, direkt mit der zweiten Kondensatorplatte (3, 5) verbunden ist.
  10. Halbleiterchipgehäuse nach irgendeinem der Ansprüche 7, 8 oder 9, dadurch gekennzeichnet, dass die mindestens eine Durchkontaktierung und die metallische Schicht einstückig aus demselben Metall gebildet sind.
  11. Verfahren zum Bereitstellen einer Grundplatte für einen Halbleiterchip (1), der auf einem Trägerelement in einem Chipgehäuse angebracht ist, umfassend; Bereitstellen einer ersten Kondensatorplatte in dem Chip; Bereitstellen einer zweiten Kondensatorplatte (3, 5) auf dem Trägerelement (4); und Bereitstellen einer dielektrischen Schicht (2) zwischen der ersten und der zweiten Kondensatorplatte, welche die Platten kapazitiv miteinander koppelt, wobei das Verfahren weiter umfasst: Bereitstellen mindestens einer elektrisch leitenden Durchkontaktierung (7), die sich durch das Trägerelement (4) erstreckt und elektrisch an die zweite Kondensatorplatte (3) gekoppelt ist.
  12. Verfahren nach Anspruch 11, umfassend das Ankleben des Halbleiterchips an das Trägerelement mittels eines leitenden Klebers (3).
DE60025796T 1999-11-26 2000-11-03 Massebene für ein IC Expired - Lifetime DE60025796T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9928080 1999-11-26
GB9928080A GB2356737A (en) 1999-11-26 1999-11-26 Ground Plane for a Semiconductor Chip

Publications (2)

Publication Number Publication Date
DE60025796D1 DE60025796D1 (de) 2006-04-13
DE60025796T2 true DE60025796T2 (de) 2006-10-12

Family

ID=10865277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60025796T Expired - Lifetime DE60025796T2 (de) 1999-11-26 2000-11-03 Massebene für ein IC

Country Status (5)

Country Link
US (1) US6608259B1 (de)
EP (1) EP1104026B1 (de)
JP (1) JP2001168234A (de)
DE (1) DE60025796T2 (de)
GB (1) GB2356737A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643916B2 (en) * 2001-05-18 2003-11-11 Hewlett-Packard Development Company, L.P. Method to assemble a capacitor plate for substrate components
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US6812064B2 (en) * 2001-11-07 2004-11-02 Micron Technology, Inc. Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate
US6948943B2 (en) * 2002-03-06 2005-09-27 Intel Corporation Shunting arrangements to reduce high currents in grid array connectors
EP1471575A1 (de) * 2003-04-24 2004-10-27 Samsung Electronics Co., Ltd. RF Chipträger mit integrierten Induktoren und Verfahren zu seiner Herstellung
US7414505B2 (en) 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7245023B1 (en) 2004-06-11 2007-07-17 Bridge Semiconductor Corporation Semiconductor chip assembly with solder-attached ground plane
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
JP2007080969A (ja) * 2005-09-12 2007-03-29 Sony Corp プリント配線板及びプリント配線板の製造方法
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
WO2007146665A2 (en) * 2006-06-06 2007-12-21 Teraspeed Consulting Group, Llc Power distribution system for integrated circuits
US7479015B2 (en) * 2006-06-30 2009-01-20 Intel Corporation Socket assembly that includes improved contact arrangement
JP4760789B2 (ja) * 2006-08-21 2011-08-31 株式会社村田製作所 積層コンデンサ、回路基板及び回路モジュール
JP2010034403A (ja) * 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
FR2969397B1 (fr) 2010-12-20 2013-09-06 St Microelectronics Crolles 2 Emetteur-recepteur integre en ondes millimetriques
FR2969398B1 (fr) * 2010-12-20 2013-01-11 St Microelectronics Sa Emetteur-recepteur integre en ondes millimetriques
US9241400B2 (en) 2013-08-23 2016-01-19 Seagate Technology Llc Windowed reference planes for embedded conductors
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9400529B2 (en) * 2013-09-27 2016-07-26 Apple Inc. Electronic device having housing with embedded interconnects

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
US5210599A (en) * 1988-09-30 1993-05-11 Fujitsu Limited Semiconductor device having a built-in capacitor and manufacturing method thereof
US4954197A (en) * 1989-03-30 1990-09-04 Xerox Corporation Process for assembling smaller arrays together to form a longer array
US5077633A (en) * 1989-05-01 1991-12-31 Motorola Inc. Grounding an ultra high density pad array chip carrier
JPH04291949A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置の実装装置
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5307237A (en) * 1992-08-31 1994-04-26 Hewlett-Packard Company Integrated circuit packaging with improved heat transfer and reduced signal degradation
DE9308842U1 (de) * 1993-06-14 1993-07-22 Blaupunkt-Werke Gmbh, 31139 Hildesheim, De
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
DE4429289A1 (de) * 1994-08-18 1996-02-22 Telefunken Microelectron Integrierte Schaltungsanordnung
JP3472430B2 (ja) * 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
EP0930653B1 (de) * 1998-01-13 2008-06-11 Lucent Technologies Inc. Hochfrequenzhalbleiteranordnung
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture

Also Published As

Publication number Publication date
EP1104026B1 (de) 2006-02-01
GB2356737A (en) 2001-05-30
JP2001168234A (ja) 2001-06-22
EP1104026A3 (de) 2003-08-13
DE60025796D1 (de) 2006-04-13
EP1104026A2 (de) 2001-05-30
US6608259B1 (en) 2003-08-19
GB9928080D0 (en) 2000-01-26

Similar Documents

Publication Publication Date Title
DE60025796T2 (de) Massebene für ein IC
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE69628686T2 (de) Gerät zur Steuerung der Impedanz von elektrischen Kontakten
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE10152533B4 (de) Hochfrequenz-Schaltungsplatineneinheit, Hochfrequenz-Modul, bei dem die Einheit verwendet ist, elektronische Vorrichtung, bei der das Modul verwendet ist, und Verfahren zur Herstellung der Hochfrequenz-Schaltungsplatineneinheit
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE102014112497B4 (de) Funktionalisierte Redistribution-Layer
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE102016105742A1 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE102005056263B4 (de) Elektronische Anordnung mit äußeren Impedanzabgleichskomponentenverbindungen mit nichtkompensierten Anschlussleitungen und ihr Herstellungsverfahren
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE3048817A1 (de) Akustische oberflaechenwellenvorrichtung
EP0282617A1 (de) Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
DE69733379T2 (de) LSI-Gehäuse und Herstellungsverfahren dafür
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
EP0180906B1 (de) Wellenwiderstandsgetreuer Chipträger für Mikrowellenhalbleiter
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
WO2008110533A2 (de) Elektrisches bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition