DE60027946T2 - Verfahren zum Ätzen und Reinigen und Vorrichtung dafür - Google Patents

Verfahren zum Ätzen und Reinigen und Vorrichtung dafür Download PDF

Info

Publication number
DE60027946T2
DE60027946T2 DE60027946T DE60027946T DE60027946T2 DE 60027946 T2 DE60027946 T2 DE 60027946T2 DE 60027946 T DE60027946 T DE 60027946T DE 60027946 T DE60027946 T DE 60027946T DE 60027946 T2 DE60027946 T2 DE 60027946T2
Authority
DE
Germany
Prior art keywords
wafer
nozzle
etching
edge
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60027946T
Other languages
English (en)
Other versions
DE60027946D1 (de
Inventor
Shinya Minato-ku Yamasaki
Hidemitsu Minato-ku Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13386944&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60027946(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE60027946D1 publication Critical patent/DE60027946D1/de
Application granted granted Critical
Publication of DE60027946T2 publication Critical patent/DE60027946T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G3/00—Apparatus for cleaning or pickling metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft Ätz- und Reinigungsverfahren sowie Ätz- und Reinigungsvorrichtungen, welche für die Herstellung von Halbleitervorrichtungen verwendet werden, und insbesondere Ätz- und Reinigungsverfahren der Entfernung eines unnötigen oder unerwünschten Werkstoffs oder unnötiger oder unerwünschter Werkstoffe von einem Halbleiter-Wafer sowie Ätz- und Reinigungsvorrichtungen, welche zur Durchführung des Ätz- oder Reinigungsverfahrens verwendet werden.
  • 2. Beschreibung des Standes der Technik
  • In den Herstellungsverfahren für Halbleitervorrichtungen auf einem Halbleiter-Wafer werden für gewöhnlich unterschiedliche Ätzverfahren verwendet, um unnötige oder unerwünschte Werkstoffe von dem Wafer zu entfernen, und unterschiedliche Reinigungsverfahren werden für gewöhnlich verwendet, um Schmutzstoffe zu ent fernen, welche an dem Wafer oder den Vorrichtungen haften. In diesen Fällen ist es nötig, unnötige oder unerwünschte Werkstoffe zu entfernen, welche auf der Oberflächen-Randzone des Wafers, oder auf der Rückseiten-Randzone des Wafers, oder auf der Stirnfläche des Wafers vorhanden sind.
  • Hier bedeutet "Stirnfläche" die Stirnfläche des Wafers, welche sich zwischen seiner Oberfläche und Rückseite befindet und in etwa senkrecht zu diesen verläuft. Die "Oberflächen-Randzone" bedeutet die Zone oder Region der Oberfläche des Wafers zwischen der Vorrichtungsfläche und der Stirnfläche. Die Vorrichtungsfläche ist eine Zone oder Region auf der Oberfläche des Wafers, in welcher erwünschte Halbleitervorrichtungen ausgebildet werden. Die "Rückseiten-Randzone" bedeutet die Zone oder Region der Rückseite des Wafers, in welcher unnötiger oder unerwünschter Werkstoff oder unnötige oder unerwünschte Werkstoffe, welche entfernt werden sollen, vorhanden sind.
  • In den vergangenen Jahren wurde Kupfer (Cu) als Verdrahtungsoder Zwischenverbindungs-Werkstoff anstelle von Aluminium (Al) verwendet, da Cu eine höhere elektrische Leitfähigkeit aufweist als Al. In diesem Fall werden Cu-Verdrahtungsleitungen typischerweise in Trögen eines Siliziumdioxidfilms (SiO2-Films) ausgebildet, welche für gewöhnlich durch den Schritt der Ausbildung der Tröge in dem SiO2-Film, den Schritt der Ausbildung eines Cu-Films auf dem SiO2-Film zur Abdeckung der Tröge durch Elektroplattierung sowie den Schritt der selektiven Entfernung des Cu-Films, um denselben in den Trögen zu belassen, durch Chemisch-Mechanisches Polieren (CMP) realisiert werden. Dieses Verfahren wird als "Damaszener-Verfahren" bezeichnet.
  • Als nächstes folgt eine ausführliche Beschreibung des Damaszener-Verfahrens für die Cu-Verdrahtungsleitungen.
  • Zunächst werden Tröge in einem SiO2-Film ausgebildet, um ein Muster für erwünschte Verdrahtungsleitungen aufzuweisen, dies geschieht mit Hilfe eines bekannten Verfahrens, wobei der SiO2- Film auf oder über einem Einkristall-Silizium(Si)-Wafer oder -Substrat ausgebildet wird. Zweitens wird ein metallener Grenzfilm, welcher aus einem Metall wie beispielsweise Tantal (Ta) und Tantalnitrid (TaN) besteht, auf dem SiO2-Film ausgebildet, um die Tröge durch Sputtern abzudecken. Der metallene Grenzfilm soll verhindern, dass die Cu-Atome in den SiO2-Film diffundieren. In einem dritten Schritt wird ein Keim-Cu-Film auf dem metallenen Grenzfilm durch Sputtern ausgebildet. Viertens wird ein Verdrahtungs-Cu-Film auf dem Keim-Cu-Film durch Elektroplattierung ausgebildet.
  • In dem vierten Schritt der Ausbildung des Verdrahtungs-Cu-Films durch Elektroplattierung wird ein ringförmiges Blockierbauteil auf der Oberfläche des Wafers derart angeordnet, dass es die Vorrichtungsfläche umgibt, und dann wird eine geeignete Plattierungsflüssigkeit oder -lösung auf die Innenseite des Bauteils aufgebracht. Zu diesem Zeitpunkt besteht eine Möglichkeit, dass die Plattierungsflüssigkeit aus dem Bauteil leckt. Tritt ein Leck der Flüssigkeit auf, so wird der Verdrahtungs-Cu-Film nicht nur in der Vorrichtungsfläche ausgebildet, sondern auch in der Oberflächen-Randzone des Wafers. Der Verdrahtungs-Cu-Film, welcher somit in der Oberflächen-Randzone ausgebildet wird, ist überflüssig und muss entfernt werden. Der überflüssige Cu-Film neigt dazu, von dem SiO2-Film in dem oder den anschließenden Verfahren aufgrund von Spannung entfernt zu werden, um dadurch die Herstellungslinien der Halbleitervorrichtung zu verschmutzen, was eine Folge der schwachen Haftung des plattierten Cu-Films an dem SiO2-Film ist. Folglich muss der überflüssige Cu-Film entfernt werden.
  • Weiterhin wird, nachdem das CMP-Verfahren abgeschlossen ist, der Si-Wafer durch Cu-Abfälle verschmutzt, welche durch die Politur des Cu-Films erzeugt werden. Die Cu-Abfallstoffe neigen dazu, in den SiO2-Film und den Si-Wafer zu diffundieren, eine Folge der anschließenden Wärmebehandlung, und dadurch die Leistung der in der Vorrichtungsfläche ausgebildeten Halbleitervorrichtungen negativ zu beeinflussen. Da die Cu-Abfallstoffe an der Oberflä chen- und Rückseiten-Randzonen sowie der Stirnfläche des Wafers haften, ist ihre Entfernung von diesen schwierig. Somit müssen die Cu-Abfallstoffe durch Reinigung entfernt werden.
  • Wenn der Si-Wafer einen Durchmesser von ca. 8'' oder 20 cm aufweist, beträgt die Entfernung zwischen der Kante der Vorrichtungsfläche und der Stirnfläche des Wafers typischerweise beispielsweise ca. 5 mm. Zur Erweiterung der Vorrichtungsfläche ist es bevorzugt, dass der SiO2-Film (in welchem die Cu-Verdrahtungsleitungen ausgebildet werden) auf dem Wafer derart ausgebildet wird, dass er sich ausdehnt, bis der Abstand zwischen der Kante des SiO2-Films und der Stirnfläche auf 1,5 mm bis 2,0 mm verringert wird. In diesem Fall jedoch, wenn der Keim-Cu-Film auf den metallenen Grenzfilm über den gesamten Wafer durch Sputtern aufgebracht wird, um den gesamten SiO2-Film zu bedecken, neigt er dazu, nicht nur die Vorrichtungsfläche zu bedecken, sondern auch seine Oberflächen- und Rückseiten-Randzonen sowie die Stirnfläche des Wafers. Falls somit die Plattierungsflüssigkeit oder -lösung, welche auf die Innenseite des ringförmigen Blockierungsbauteils aufgebracht wird, leckt, neigt der Verdrahtungs-Cu-Film dazu, auf dem Keimfilm nicht nur in der Vorrichtungsfläche, sondern auch in den Oberflächen- und Rückseiten-Randzonen sowie der Stirnfläche ausgebildet zu werden.
  • Da der Verdrahtungs-Cu-Film auf dem Keim-Cu-Film ausgebildet wird, wird er nicht getrennt oder abgezogen. Jedoch neigt der auf der Stirnfläche des Wafers vorhandene Verdrahtungs-Cu-Film dazu, auf den Waferträgern und/oder den Roboterarmen während Transportprozessen in dem Halbleitervorrichtungs-Herstellungssystem anzuhaften. Somit neigt er dazu, das Transport-Subsystem zu verschmutzen. Dies bedeutet, dass der Verdrahtungs-Cu-Film, welcher auf den Oberflächen- und Rückseiten-Randzonen sowie der Stirnfläche des Wafers vorhanden ist, entfernt werden muss, ehe der Wafer zu der nächsten Stufe transportiert wird.
  • Weiterhin erfordert der vorstehend beschriebene Verdrahtungs-Cu-Film eine gute Steuerbarkeit. Dies ist darauf zurückzuführen, dass die Entfernung zwischen der Kante des SiO2-Films und der Stirnfläche nur 1,5 mm bis 2 mm beträgt. Die Reinigung der vorstehend beschriebenen Cu-Schmutzstoffe, welche in dem CMP-Verfahren erzeugt werden, erfordert ebenfalls eine ähnlich gute Steuerbarkeit.
  • Zur Entfernung des unerwünschten oder unnötigen Cu-Films oder der vorstehend erläuterten Schmutzstoffe wurden unterschiedliche Ätz- und Reinigungsverfahren entwickelt und offenbart, von welchen zwei Beispiele in 1 und 2 gezeigt sind.
  • In dem Reinigungs-/Ätzverfahren des Standes der Technik, wie in 1 gezeigt, wird ein Schutzfilm 112 mit einer ätzresistenten Eigenschaft selektiv auf der Oberfläche 110A eines Halbleiter-Wafers 110 ausgebildet, um die gesamte darauf ausgebildete Vorrichtungsfläche zu bedecken. Dann wird der Wafer 110 mit dem Film 112 gänzlich in eine Ätzlösung 114 getaucht, welche in einem geeigneten Behälter 113 aufbewahrt wird, wodurch selektiv die exponierte Fläche des Wafers 110 weggeätzt wird. Somit wird die exponierte Fläche gereinigt. Dann wird der Film 112 von dem Wafer 110 entfernt.
  • Als Ätzlösung 114 kann beispielsweise ein Gemisch aus Fluorwasserstoff (HF), Wasserstoffperoxid (H2O2) und Wasser (H2O) verwendet werden, welches oft als "Fluor-Peroxid-Gemisch" oder "Fluoric-Peroxide Mixture" (FPM) bezeichnet wird.
  • In dem Reinigungs-/Ätzverfahren des Standes der Technik, wie in 2 gezeigt, wird ein Halbleiter-Wafer 110 in einer horizontalen Ebene mit Hilfe einer geeigneten Rotationsvorrichtung rotiert, während er mit der Oberseite nach unten gedreht wird. In diesem Zustand wird eine Ätzlösung 114 (z.B. FPM) nach unten in Richtung des Mittelpunktes der Rückseite 110B des Wafers 110 zugeführt. Zur gleichen Zeit wird ein Schutzgas 115 (z.B. Stickstoffgas N2) nach oben in Richtung des Mittelpunktes der Oberfläche 110A des Wafers 110 zugeführt.
  • Die Lösung 114, welche somit auf die Rückseite 110B aufgebracht wird, bewegt sich nach außen in Richtung der Stirnfläche 110C des Wafers 110 entlang der Rückseite 110B und fließt dann entlang der vertikalen Stirnfläche 110C und tropft von der Stirnfläche 110C. Ein Teil der Lösung 114 erreicht die Peripherie der Oberfläche 110A und tropft dann davon ab.
  • Das Schutzgas 115, welches somit auf die Oberfläche 110A aufgebracht wird, hält die Vorrichtungsfläche von der Ätzlösung 114 fern. Die Lösung 114 ätzt selektiv die Rückseite 110B, die Stirnfläche 110C und die Peripherie der Oberfläche 110A, wodurch diese gereinigt werden.
  • Bei dem Reinigungs-/Ätzverfahren des Standes der Technik wie in 1 gezeigt besteht ein Nachteil darin, dass eine Vorkehrung erforderlich ist, damit der Schutzfilm 112 nicht in der Peripherie der Oberfläche 110A des Wafers 110 ausgebildet wird. Auch ist es nötig, dass die Halbleitervorrichtungen und Verdrahtungsleitungen, welche in der Vorrichtungsfläche ausgebildet werden, nicht durch die Entfernung des Schutzfilms 112 von der Oberfläche 110A beschädigt werden. Dies ist jedoch schwierig zu realisieren. Falls der Schutzfilm 112 aus einem Schutzlack-Werkstoff gefertigt ist, wird die Anzahl erforderlicher Verfahrensschritte erhöht.
  • Bei dem Reinigungs-/Ätzverfahren des Standes der Technik wie in 2 gezeigt wird der Fluss der Ätzlösung 114 in Richtung der Rückseite 110B des Wafers 110 durch die Rotationsgeschwindigkeit des Wafers 110 und die Fließgeschwindigkeit des Schutzgases 115 in Richtung der Oberfläche 110A gesteuert. Somit ist die Steuerbarkeit gering.
  • Weiterhin neigt der kreisförmige Rand der Fließlösung 114, welcher durch Kontakt oder Kollision der Lösung 114 mit dem Gas 115 definiert wird und sich entlang der Kante des Wafers 110 erstreckt, zur Wellenbildung oder Schwankung. Als Folge davon kann die Lösung 114 die Vorrichtungsfläche an einer Position erreichen, um dieselbe zu verätzen. Alternativ hat die Lösung 114 keinen Kontakt mit der Peripherie der Oberfläche 110A an einer beliebigen Position, wodurch der unerwünschte Werkstoff darauf verbleibt.
  • Folglich ist das Reinigungs-/Ätzverfahren des Standes der Technik, welches in 2 gezeigt ist, nicht in der Lage, auf einen Fall angewendet zu werden, in welchem die Entfernung zwischen der Kante der Vorrichtungsfläche und der Stirnfläche des Wafers nur 1,5 mm bis 2,0 mm beträgt.
  • Die EP 0924754 offenbart ein Reinigungs- und Ätzverfahren sowie eine Reinigungs- und Ätzvorrichtung, wobei sensible Zonen des Wafers mit Wasserspray geschützt werden, wenn das Kupfer-Ätzmittel aufgebracht wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein Ätzverfahren und eine Ätzvorrichtung bereitzustellen, welche es ermöglichen, effektiv einen überflüssigen Werkstoff oder überflüssige Werkstoffe zu entfernen, welche auf einem Halbleiter-Wafer vorhanden sind, ohne die Vorrichtungsfläche zu beschädigen.
  • Ein weiteres Ziel der Erfindung ist es, ein Ätzverfahren und eine Ätzvorrichtung bereitzustellen, welche es ermöglichen, effektiv einen überflüssigen Werkstoff oder überflüssige Werkstoffe zu entfernen, welche auf einem Halbleiter-Wafer vorhanden sind, wobei dies mit guter Steuerbarkeit erfolgt.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist es, ein Ätzverfahren und eine Ätzvorrichtung bereitzustellen, welche effektiv einen überflüssigen Werkstoff oder überflüssige Werkstoffe entfernt, welche auf einem Halbleiter-Wafer vorhanden sind, und zwar selbst dann, wenn die Entfernung zwischen der Kante der Vorrichtungsfläche und der Stirnfläche des Wafers nur ca. 1,5 mm bis 2,0 mm beträgt.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Reinigungsverfahren und eine Reinigungsvorrichtung bereitzustellen, welche es ermöglichen, einen Halbleiter-Wafer effektiv zu reinigen, ohne die Vorrichtungsfläche zu beschädigen.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist es, ein Reinigungsverfahren und eine Reinigungsvorrichtung bereitzustellen, welche es ermöglichen, einen Halbleiter-Wafer mit guter Steuerbarkeit effektiv zu reinigen.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist es, ein Reinigungsverfahren und eine Reinigungsvorrichtung bereitzustellen, welche einen Halbleiter-Wafer selbst dann effektiv reinigt, wenn die Entfernung zwischen der Kante der Vorrichtungsfläche und der Stirnfläche des Wafers nur ca. 1,5 mm bis 2,0 mm beträgt.
  • Erfindungsgemäß werden derartige Ziele durch eine Ätzvorrichtung gemäß Anspruch 1 sowie ein Ätzverfahren gemäß Anspruch 13 erreicht. Unteransprüche beschreiben weitere Ausführungsformen der Erfindung.
  • In einer bevorzugten Ausführungsform der Ätzvorrichtung gemäß dem ersten Aspekt der Erfindung weist die aus der Randdüse ausgestoßene Ätzflüssigkeit eine Emissionsrichtung auf, welche entlang einer Rotationsrichtung des Wafers orientiert oder aber nach außen im Hinblick auf eine Tangente des Wafers verläuft, welche nahe eines Kontaktpunktes der Flüssigkeit mit der Oberflächen-Randzone des Wafers ausgebildet ist.
  • In einer weiteren bevorzugten Ausführungsform der Ätzvorrichtung gemäß dem ersten Aspekt der Erfindung ist die aus der Randdüse ausgestoßene Ätzflüssigkeit strahlenförmig. In dieser Aus führungsform besteht ein zusätzlicher Vorteil darin, dass die Steuerbarkeit weiter verbessert wird.
  • Die Rotationsvorrichtung kann in einer beliebigen Form vorliegen, falls sie den Halbleiter-Wafer halten und ihn in einer horizontalen Ebene rotieren kann. Es ist jedoch bevorzugt, dass die Rotationsvorrichtung in einer beliebigen der folgenden Formen vorliegt.
  • Die Rotationsvorrichtung kann von der Art einer Rollen-Aufspannung sein, in welcher die Vorrichtung Rollen aufweist, die entlang einer Stirnfläche des Wafers angeordnet sind. Die Rollen sind mit der Stirnfläche des Wafers zum Halten des Wafers in Kontakt und werden synchron gedreht.
  • Die Rotationsvorrichtung kann von der Art einer Stift-Aufspannung sein, in welcher die Vorrichtung Stifte aufweist, die von einem Stützbauteil gestützt werden und entlang einer Stirnfläche des Wafers angeordnet sind. Die Stifte sind zum Halten des Wafers mit der Stirnfläche des Wafers in Kontakt und werden mit Hilfe des Bauteils synchron gedreht.
  • Die Rotationsvorrichtung kann von der Art einer Stift-Aufspannung sein, in welcher die Vorrichtung eine erste Vielzahl von Stiften sowie eine zweite Vielzahl von Stiften aufweist, die mit Hilfe eines Stützbauteils gestützt werden. Die erste Vielzahl von Stiften und die zweite Vielzahl von Stiften sind abwechselnd entlang einer Stirnfläche des Wafers angeordnet. Die erste Vielzahl von Stiften und die zweite Vielzahl von Stiften sind abwechselnd mit der Stirnfläche des Wafers zum Halten des Wafers in Kontakt und werden mit Hilfe des Bauteils synchron gedreht.
  • Die Rotationsvorrichtung kann von der Art einer Stift-Aufspannung sein, in welcher die Vorrichtung eine erste Vielzahl von Stiften sowie eine zweite Vielzahl von Stiften aufweist, die mit Hilfe eines Stützbauteils gestützt werden. Die erste Vielzahl von Stiften ist entlang einer Stirnseite des Wafers angeordnet.
  • Die zweite Vielzahl von Stiften ist entlang der Stirnfläche des Wafers angeordnet. Die erste Vielzahl von Stiften ist mit der Stirnseite des Wafers in Kontakt, um den Wafer zu halten, und wird mit Hilfe des Bauteils in einer Periode synchron gedreht. Die zweite Vielzahl von Stiften ist mit der Stirnseite des Wafers in Kontakt, um den Wafer zu halten, und wird mit Hilfe des Bauteils in einer weiteren Periode synchron gedreht.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Damit die vorliegende Erfindung problemlos umgesetzt werden kann, wird sie nun mit Bezug auf die anliegenden Zeichnungen beschrieben.
  • 1 ist eine Schemaansicht, welche ein Ätz-/Reinigungsverfahren eines Halbleiter-Wafers nach dem Stand der Technik zeigt;
  • 2 ist eine Schemaansicht, welche ein weiteres Ätz-/Reinigungsverfahren eines Halbleiter-Wafers nach dem Stand der Technik zeigt;
  • 3 ist eine schematische Draufsicht, welche die Konfiguration einer Ätz-/Reinigungsvorrichtung gemäß einer ersten Ausführungsform der Erfindung zeigt;
  • 4 ist eine schematische Seitenansicht, welche die Konfiguration der Vorrichtung gemäß der ersten Ausführungsform aus 3 zeigt;
  • 5 ist eine schematische Perspektivansicht, welche eine Haltestruktur des Wafers zeigt, die in der Vorrichtung gemäß der ersten Ausführungsform aus 3 verwendet wird;
  • 6 ist eine schematische Seitenansicht, welche die Haltestruktur des in 5 gezeigten Wafers zeigt;
  • 7 ist eine schematische Perspektivansicht, welche eine weitere Haltestruktur des Wafers zeigt, die in einer Ätz-/Reinigungsvorrichtung gemäß einer zweiten Ausführungsform der Erfindung verwendet wird;
  • 8 ist eine schematische Seitenansicht, welche die Haltestruktur des in 7 gezeigten Wafers zeigt;
  • 9 ist eins schematische Perspektivansicht, welche eine weitere Haltestruktur des Wafers zeigt, die in einer Ätz-/Reinigungsvorrichtung gemäß einer dritten Ausführungsform der Erfindung zeigt;
  • 10 ist eine schematische Seitenansicht, welche die Haltestruktur des in 9 gezeigten Wafers zeigt;
  • 11 ist ein Ablaufdiagramm, welches die Schritte der Ausbildung von Cu-Verdrahtungsleitungen mit Hilfe des Damaszener-Prozesses zeigt, in welchem eine der Ätz-/Reinigungsvorrichtungen gemäß der ersten bis dritten Ausführungsform der Erfindung verwendet wird;
  • 12A bis 12F sind schematische Ansichten, teilweise Querschnittsansichten eines Halbleiter-Wafers, welche jeweils die Ausbildungsschritte der Cu-Verdrahtungsleitungen zeigen, die ein Ätzverfahren und ein Reinigungsverfahren gemäß einer vierten Ausführungsform der Erfindung einschließen;
  • 13 ist ein Graph, welcher die Zusammensetzungs-Abhängigkeit der Ätz-Selektivität zwischen Cu und SiO2 von FPM zeigt;
  • 14A bis 14F sind schematische Ansichten, teilweise Querschnittsansichten eines Halbleiter-Wafers, welche jeweils die Ausbildungsschritte der Cu-Verdrahtungsleitungen zeigen, die ein Ätz verfahren und ein Reinigungsverfahren gemäß einer fünften Ausführungsform der Erfindung einschließen;
  • 15A bis 15F sind schematische Ansichten, teilweise Querschnittsansichten, eines Halbleiter-Wafers, welche jeweils die Ausbildungsschritte der Cu-Verdrahtungsleitungen zeigen, die ein Ätzverfahren und ein Reinigungsverfahren gemäß einer sechsten Ausführungsform der Erfindung einschließen;
  • 16 ist eine schematische Querschnittsansicht eines Halbleiter-Wafers, welche die unterschiedlichen Zonen des Wafers zeigt, die in dem erfindungsgemäßen Ätz- oder Reinigungsverfahren verwendet werden; und
  • 17 ist eine schematische Querschnittsansicht eines Halbleiter-Wafers, welche den Fließzustand der Ätz- oder Reinigungsflüssigkeit und der Schutzflüssigkeit zeigt, die in dem erfindungsgemäßen Ätz- oder Reinigungsverfahren verwendet werden.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend ausführlich mit Bezug auf die anliegenden Zeichnungen beschrieben.
  • ERSTE AUSFÜHRUNGSFORM
  • Eine Ätz-/Reinigungsvorrichtung gemäß einer ersten Ausführungsform weist eine Konfiguration wie in 3 und 4 gezeigt auf. Diese Vorrichtung dient als eine Ätzvorrichtung, wenn eine Ätzflüssigkeit zugeführt wird, und als eine Reinigungsvorrichtung, wenn eine Reinigungsflüssigkeit zugeführt wird.
  • Die Ätz-/Reinigungsvorrichtung, welche in 3 und 4 gezeigt ist, setzt sich aus einer Oberflächendüse 14 zum Ausstoß einer Schutzflüssigkeit LP in Richtung des Oberflächenzentrums P1 der Oberfläche 10A eines kreisförmigen Einkristall-Si-Wafers 10, einer Rückseitendüse 16 zum Ausstoß einer Ätzflüssigkeit LE oder einer Reinigungsflüssigkeit LC in Richtung des Rückseitenzentrums P2 der Rückseite 10B des Wafers 10, sowie einer Randdüse 18 zum Ausstoß der Ätz- oder Reinigungsflüssigkeit LE oder LC in Richtung der Kante des Wafers 10 zusammen.
  • Wie in 16 gezeigt, weist der Wafer 10 die flache Oberfläche 10A, die flache Rückseite 10B und die Stirnseite 10C auf, welche sich entlang der Peripherie des Wafers 10 zwischen der Oberfläche 10A und der Rückseite 10B erstreckt. Der Wafer 10 weist weiter eine Vorrichtungsfläche 10D in der Oberfläche 10A auf. Verschiedene Halbleitervorrichtungen und -elemente sowie ihre Verdrahtungsleitungen sind in der Vorrichtungsfläche 10D ausgebildet. Die Oberflächen-Randzone 10E, welche in etwa eine Kreisform aufweist, ist auf der Oberfläche 10A derart ausgebildet, dass sie sich entlang der Stirnfläche 10C zwischen der Vorrichtungsfläche 10D und der Stirnfläche 10C erstreckt.
  • Auf der Rückseite 10B des Wafers 10 ist die Rückseiten-Randzone 10F ausgebildet, in welcher ein unerwünschter oder unnötiger Werkstoff oder unerwünschte oder unnötige Werkstoffe, welche zu entfernen sind, vorhanden sind. Ähnlich der Oberflächen-Randzone 10E weist die Rückseiten-Randzone 10F in etwa eine Kreisform auf.
  • Die Position und der Winkel im Hinblick auf den Wafer 10 dieser Düsen 14, 16 und 18 werden in Abhängigkeit von der Größe oder dem Durchmesser des Wafers 10 geändert. Beispielsweise ist, um dem Wafer 10 mit 150 mm, 100 mm oder 300 mm Durchmesser gerecht zu werden, die folgende Anordnung bevorzugt. Werden diese Anordnungen gewählt, so können die Ziele der Erfindung leicht erreicht werden.
  • Zurückkehrend zu 3 und 4 wird die Höhe H1 des Endes der Oberflächendüse 14 von der Oberfläche 10A des Wafers 10 bevorzugt als ein Wert im Bereich von 10 mm bis 100 mm eingestellt. Die Höhe H2 des Endes der Rückseitendüse 16 von der Rückseite 10B des Wafers 10 wird bevorzugt als ein Wert im Bereich von 10 mm bis 100 mm eingestellt. Die Höhe H3 des Endes der Randdüse 18 von der Oberfläche 10A wird bevorzugt als ein Wert im Bereich von 5 mm bis 50 mm eingestellt. In dieser Ausführungsform ist H1 als 50 mm festgelegt, H2 ist als 50 mm festgelegt, und H3 ist als 10 mm festgelegt.
  • Die Entfernung L1 des Endes der Oberflächendüse 14 von dem Oberflächenzentrum P1 des Wafers 10 wird bevorzugt als ein Wert im Bereich von 70 mm bis 200 mm eingestellt. Die Entfernung L2 des Endes der Rückseitendüse 16 von dem Rückseitenzentrum P2 des Wafers 10 wird bevorzugt als ein Wert im Bereich von 70 mm bis 200 mm eingestellt. Die Entfernung L3 des Endes der Randdüse 18 von Punkt P3, wo die Längsachse der Düse 18 die Oberfläche 10A des Wafers 10 schneidet, wird bevorzugt als ein Wert im Bereich von 1 mm bis 50 mm eingestellt. Innerhalb dieser Bereiche können die Ziele der Erfindung leicht erreicht werden. In dieser Ausführungsform ist L1 als 120 mm festgelegt, L2 ist als 120 mm festgelegt, und L3 ist als 10 mm festgelegt.
  • Der Winkel θ1 der Oberflächendüse 14 von der Oberfläche 10A wird bevorzugt als ein Wert im Bereich von 15° bis 60° eingestellt. Der Winkel θ2 der Rückseitendüse 16 von der Rückseite 10B wird bevorzugt als ein Wert im Bereich von 15° bis 60° eingestellt. Der Winkel θ3 der Randdüse 18 von der Oberfläche 10A wird bevorzugt als ein Wert im Bereich von 10° bis 50° eingestellt. In dieser Ausführungsform ist θ1 als 45° festgelegt, θ2 ist als 45° festgelegt, und θ3 ist als 35° festgelegt.
  • Der Winkel θ4 der Randdüse im Hinblick auf die Tangente 20 des Wafers 10 am Punkt P3, wo die Längsachse der Düse 18 die Stirnfläche 10C (d.h. die Kante) des Wafers 10 schneidet, wird bevorzugt als ein Wert im Bereich von 0° bis 90° eingestellt. In die ser Ausführungsform ist θ4 als 45° festgelegt. Der wert des Winkels θ4 wird derart bestimmt, dass die Ätz- oder Reinigungsflüssigkeit LE oder LC, welche aus der Düse 18 ausgestoßen wird, nicht von der Oberflächen-Randzone 10E nach innen fließt.
  • Die Schutzflüssigkeit LP wird von der Oberflächendüse 14 in Richtung des Oberflächenzentrums P1 des Wafers 10 ausgestoßen. Da der Wafer 10 während des Betriebs mit einer bestimmten Geschwindigkeit in einer horizontalen Ebene rotiert wird, wird die Flüssigkeit LP durch eine Zentrifugalkraft beeinflusst, welche durch die Rotation verursacht wird. Somit bewegt sich die Flüssigkeit LP nach außen von der Nähe des Zentrums P1 entlang der Oberfläche 10A, wobei sie die Vorrichtungsfläche 10D zum Schutz gegen die Ätz- oder Reinigungsflüssigkeit LE oder LC, welche aus der Randdüse 18 ausgestoßen wird, vollständig bedeckt. Der Fließzustand der Flüssigkeit LP ist in 17 gezeigt.
  • Die Ätz- oder Reinigungsflüssigkeit LE oder LC wird aus der Randdüse 18 in Richtung der Oberflächen-Randzone 10E oder der Kante des Wafers 10 ausgestoßen. Somit kommt die Flüssigkeit LE oder LC selektiv in Kontakt mit der Oberflächen-Randzone 10E des Wafers 10. Aufgrund der Ausstoßorientierung und der durch die Rotation verursachten Zentrifugalkraft gelangt die Flüssigkeit LE oder LC nicht in die Vorrichtungsfläche 10D und tropft entlang der Stirnfläche 10C, wie in 17 gezeigt. Weiterhin wird, da die Schutzflüssigkeit LP, welche aus der Oberflächendüse 14 ausgestoßen wird, die gesamte Vorrichtungsfläche 14D bedeckt, die Trennung der Vorrichtungsfläche 14D von der Flüssigkeit LE oder LC sichergestellt.
  • Die Ätz- oder Reinigungsflüssigkeit LE oder LC wird auch aus der Rückseitendüse 16 ausgestoßen, welche in Richtung des Rückseitenzentrums P2 des Wafers 10 verläuft. Somit kann die Flüssigkeit LE oder LC mit der gesamten Rückseite 10B in Kontakt kommen. Aufgrund der durch die Rotation des Wafers 10 verursachten Zentrifugalkraft bewegt sich die Flüssigkeit LE oder LC nach außen vom Zentrum P2 entlang der Rückseite 10B und tropft in der Nähe der Stirnseite 10C ab, wie in 17 gezeigt.
  • Wie aus der vorstehenden Beschreibung hervorgeht, bewegt sich die Schutzflüssigkeit LP, welche aus der Oberflächendüse 14 ausgestoßen wird, automatisch vom Oberflächenzentrum P1 in Richtung der Kante des Wafers 10, und zwar aufgrund der Zentrifugalkraft. Somit kann der Ausstoßungszustand der Flüssigkeit LP optional geändert werden, falls er die erwünschte Funktion der Bedeckung oder des Schutzes der Vorrichtungsfläche 10D liefert. Beispielsweise kann die Flüssigkeit LP derart ausgestoßen werden, dass sie einen Strahl bildet, oder sie kann so ausgestoßen werden, dass sie einen geeigneten Sektor oder einen Fächer bildet, oder sie kann gesprüht werden. Dies ist auf die Ätz- oder Reinigungsflüssigkeit LE oder LC anwendbar, welche aus der Rückseitendüse 16 ausgestoßen wird.
  • Der Ausstoßungszustand der Ätz- oder Reinigungsflüssigkeit LE oder LC, welche aus der Randdüse 18 ausgestoßen wird, muss mit der Oberflächen-Randzone 10E und der Stirnfläche 10C des Wafers mit befriedigender Steuerbarkeit in Kontakt kommen, was ohne Kontakt der Flüssigkeit LE oder LC mit der Vorrichtungsfläche 10D erzielt werden muss. Aus dieser Sicht kann beispielsweise die Ätz- oder Reinigungsflüssigkeit LE oder LC derart ausgestoßen werden, dass sie einen schmaleren Strahl mit einem Durchmesser von 0,5 mm bis 2,0 mm bildet. Alternativ kann sie derart ausgestoßen werden, dass sie einen geeigneten Sektor oder einen Fächer bildet, welcher sich entlang der Kante des Wafers 10 erstreckt, oder sie kann selektiv in Richtung eines Teils der Zone 10E gesprüht werden.
  • Die Ätz-/Reinigungsvorrichtung gemäß der ersten Ausführungsform weist einen Wafer-Rotationsmechanismus wie in 5 und 6 gezeigt auf. Dieser Mechanismus, welcher von der Art einer Rollenaufspannung ist, weist vier Rollen 22 auf, welche mit entsprechenden Rotationswellen 24 verbunden sind. Die Rollen 22 sind in gleichmäßigen Abständen entlang der Peripherie des Wafers 10 in derselben horizontalen Ebene angeordnet. Wenn der Wafer 10 gehalten wird, befindet sich der Wafer 10 in Eingriff mit den Vertiefungen 26 der vier Rollen 22, um in der horizontalen Ebene angeordnet zu werden. Aufgrund einer synchronen Rotation dieser Rollen 22 wird der Wafer 10 in der horizontalen Ebene mit einer bestimmten Geschwindigkeit rotiert, wie in 5 und 6 gezeigt.
  • Die Anzahl von Rollen 22 beträgt in dieser Ausführungsform vier. Sie ist jedoch nicht darauf beschränkt. Sie wird bevorzugt als eine Anzahl im Bereich von 3 bis 8 festgelegt.
  • Bei dem Wafer-Haltemechanismus aus 5 und 6 befindet sich jede Rolle 22 nicht ständig in Kontakt mit der Stirnfläche 10C des Wafers 10 in derselben Position während des Betriebs. Somit ist dieser Mechanismus für das Ätz- oder Reinigungsverfahren des Wafers 10 gemäß der Erfindung, welches später beschrieben wird, bevorzugt, in welchem die gesamte Stirnfläche 10C der Ätz- oder Reinigungsaktion unterzogen werden muss. Auch besteht, da die Position der Rollen 22 und der Wellen 24 während des Betriebs fest ist, keine Möglichkeit, dass die Ätz- oder Reinigungsflüssigkeit LE oder LC, welche aus der Rückseitendüse 16 ausgestoßen wird, durch die Wellen 24 blockiert oder aufgehalten wird. Dies bedeutet, dass sich ein zusätzlicher Vorteil darin ergibt, dass die Ätz- oder Reinigungsflüssigkeit LE oder LC effizient in Kontakt mit der Rückseite 10B des Wafers 10 gelangt.
  • Obgleich die Anzahl der Randdüse 18 in der ersten Ausführungsform eins beträgt, ist sie nicht darauf beschränkt. Die Anzahl der Randdüse 18 kann entsprechend der Notwendigkeit zwei oder mehr betragen.
  • Mit der Ätz-/Reinigungsvorrichtung gemäß der ersten Ausführungsform aus 3 bis 6 wird der Wafer-Haltemechanismus aus 5 und 6 bereitgestellt, um den Wafer 10 in einer horizontalen Ebene zu halten sowie den Wafer 10 mit einer bestimmten Rotationsgeschwindigkeit zu rotieren. Auch wird die Oberflächendüse 14 bereitgestellt, um die Schutzflüssigkeit LP in Richtung des Oberflächenzentrums P1 des Wafers 10 auszustoßen, die Rückseitendüse 16 wird bereitgestellt, um die Ätz- oder Reinigungsflüssigkeit LE oder LC in Richtung des Rückseitenzentrums P2 des Wafers 10 auszustoßen, und die Randdüse 18 wird bereitgestellt, um die Ätz- oder Reinigungsflüssigkeit LE oder LC in Richtung der Kante des Wafers 10 auszustoßen.
  • Weiterhin wird die Ätz- oder Reinigungsflüssigkeit LE oder LC, welche von der Randdüse 18 ausgestoßen wird, so gesteuert, dass sie mit der Oberflächen-Randzone 10E des rotierenden Wafers 10 in Kontakt gerät, und gleichzeitig wird die Ätz- oder Reinigungsflüssigkeit LE oder LC, welche von der Rückseitendüse 16 ausgestoßen wird, so gesteuert, dass sie mit der Rückseite 10B des Wafers 10 vollständig oder teilweise in Kontakt gerät. Die Schutzflüssigkeit LP, welche aus der Oberflächendüse 14 ausgestoßen wird, wird so gesteuert, dass sie die gesamte Vorrichtungsfläche 10D des Wafers 10 bedeckt, um diese gegen die Ätz- oder Reinigungsflüssigkeit LE oder LC zu schützen, welche aus der Randdüse 18 ausgestoßen wird.
  • Dementsprechend können die Oberflächen-Randzone 10E, die Stirnfläche 10C und die Rückseite 10B des Wafers 10 effizient geätzt oder gereinigt werden, um den/die unerwünschten oder unnötigen Werkstoff (e) oder Schmutzstoff(e), welche auf dem Wafer 10 vorhanden sind, zu entfernen, ohne irgendwelche Schäden an der Halbleitervorrichtung oder den -elementen und Verdrahtungsleitungen in der Vorrichtungsfläche 10D des Wafers 10 zu verursachen.
  • Zusätzlich kann, da die Ätz- oder Reinigungsflüssigkeit LE oder LC aus der Randdüse 18 als ein Flüssigkeitsstrahl oder ein Flüssigkeitsfächer in Richtung der Oberflächen-Randzone 10E ausgestoßen werden kann, der Kontaktpunkt der Flüssigkeit LE oder LC mit der Fläche 10E mit befriedigend hoher Präzision eingestellt werden. Folglich kann die Vorrichtungsfläche 10D in Richtung der Kante oder Stirnfläche 10C des Wafers 10 ausgedehnt werden, wodurch die Breite der Fläche 10E (d.h. die Entfernung zwischen den Flächen 10D und 10E) so kurz wie möglich gemacht wird (beispielsweise ca. 1,5 mm bis 2,0 mm).
  • Bevorzugte Beispiele der Ätzflüssigkeit LE, der Reinigungsflüssigkeit LC und der Schutzflüssigkeit LP werden später offenbart.
  • ZWEITE AUSFÜHRUNGSFORM
  • 7 und 8 zeigen schematisch einen Wafer-Haltemechanismus, welcher in einer Ätz-/Reinigungsvorrichtung gemäß einer zweiten Ausführungsform verwendet wird, die eine Variation des Mechanismus darstellt. Die andere Konfiguration der Vorrichtung gemäß der zweiten Ausführungsform ist dieselbe wie die der Vorrichtung gemäß der ersten Ausführungsform aus 3 bis 6. Somit wird auf die Erläuterung über dieselbe Konfiguration hier aus Gründen der Vereinfachung verzichtet.
  • Wie in 7 und 8 gezeigt, ist der Wafer-Haltemechanismus von der Art einer Stift-Aufspannung, welche vier Stifte 30 aufweist, die mit einem rotierenden Stützbauteil 28 verbunden sind. Die Stifte 30 sind in gleichmäßigen Intervallen entlang der kreisförmigen Kante des Bauteils 28 angeordnet. Jeder Stift 30 weist eine Tasche 30A auf, auf welcher die Kante des Wafers 10 angeordnet und damit in Eingriff gebracht wird. Der Wafer 10 wird auf den vier Taschen 30A der Stifte 30 angeordnet und gehalten. Der Wafer 10 wird in einer horizontalen Ebene rotiert, und zwar aufgrund der Rotation des Bauteils 28, wie in 7 und 8 gezeigt.
  • Die Anzahl der Stifte 30 beträgt in dieser Ausführungsform vier. Jedoch ist sie nicht darauf beschränkt, und sie kann jede beliebige Anzahl annehmen. Sie ist bevorzugt als eine Anzahl im Bereich von 3 bis 8 festgelegt.
  • Bei dem Wafer-Haltemechanismus aus 7 und 8 wird, anders als der Mechanismus aus 5 und 6 in der ersten Ausführungs form, jeder Stift 30 mit der Stirnfläche 10C und der Rückseite 10B des Wafers 10 an derselben Position während des Betriebes in Kontakt gehalten. Somit besteht ein Problem, dass die Teile der Stirnfläche 10C, welche mit den Stiften 30 bedeckt sind, nicht geätzt oder gereinigt werden. Um dieses Problem zu vermeiden, ist es bevorzugt, dass die Spannkraft des Wafer-Haltemechanismus gelockert oder sofort gelöst wird und gleichzeitig die Rotationsgeschwindigkeit während des Betriebes etwas verringert wird. Somit kann der rotierende Wafer 10 in seiner Halteposition aufgrund der Trägheitskraft verschoben werden.
  • Alternativ kann die Rotation des Wafers 10 temporär angehalten werden, um den Wafer 10 von den Stiften 30 mit einer geeigneten Handhabungsvorrichtung (nicht gezeigt) oder ähnlichem anzuheben. Auch in diesem Fall kann die Halteposition des Wafers 10 verschoben oder geändert werden. Weiterhin können zwei Wafer-Haltemechanismen von der Art einer Stift-Aufspannung, welche in 7 und 8 gezeigt sind, zum Stützen des Wafers 10 bereitgestellt werden. In diesem Fall wird ein erster der Mechanismen verwendet, um den Wafer 10 zu halten, und dann wird ein zweiter von ihnen dafür verwendet. Somit kann der Wafer 10 in seiner Halteposition verschoben werden.
  • Es muss nicht betont werden, dass die Vorrichtung gemäß der zweiten Ausführungsform dieselben Vorteile aufweist wie diejenigen in der Vorrichtung gemäß der ersten Ausführungsform.
  • Zusätzlich kann der Wafer-Haltemechanismus aus 7 und 8 mit dem in 5 und 6 gezeigten Mechanismus kombiniert werden. In diesem Fall können die Rollen 22 mit der Stirnfläche 10C des Wafers 10 während einer Vorderhälfte eines Ätz- oder Reinigungsverfahrens in Kontakt gebracht werden, und dann können die Stifte 30 mit der Stirnfläche 10C an unterschiedlichen Haltepositionen von denjenigen der Rollen 22 während der Hinterhälfte des Verfahrens in Kontakt gebracht werden, und umgekehrt. Somit kann der rotierende Wafer 10 in seiner Halteposition während desselben Verfahrens ohne Vorrichtungen zum Verschieben der Halteposition des Wafers 10 verschoben oder umgeschaltet werden.
  • DRITTE AUSFÜHRUNGSFORM
  • 9 und 10 zeigen schematisch einen Wafer-Haltemechanismus, welcher in einer Ätz-/Reinigungsvorrichtung gemäß einer dritten Ausführungsform verwendet wird, die eine weitere Variation des Mechanismus darstellt. Da die andere Konfiguration der Vorrichtung gemäß der dritten Ausführungsform dieselbe ist wie die der Vorrichtung gemäß der ersten Ausführungsform, wird auf die Erläuterung über dieselbe Konfiguration hier aus Gründen der Vereinfachung verzichtet.
  • Wie in 9 und 10 gezeigt, ist der Wafer-Haltemechanismus ähnlich wie in der zweiten Ausführungsform von der Art einer Rollenaufspannung. Dieser Mechanismus umfasst vier Stifte 40 und vier Stifte 41, welche mit einem rotierenden Stützbauteil 38 verbunden sind. Die Stifte 40 und 41 sind abwechselnd in gleichen Abständen entlang der kreisförmigen Kante des Bauteils 38 angeordnet. Jeder Stift 40 weist eine Tasche 40A auf, auf welcher die Kante des Wafers 10 angeordnet und damit in Eingriff gebracht wird. Jeder Stift 41 weist eine ähnliche Tasche 41A auf, auf welcher die Kante des Wafers 10 angeordnet und damit in Eingriff gebracht wird. Wenn der Wafer 10 rotiert wird, wird er auf den acht Taschen 40A und 41A der Stifte 40 und 41 angeordnet und gehalten. Der Wafer 10 wird aufgrund der Rotation des Bauteils 38 in einer horizontalen Ebene rotiert, wie in 9 und 10 gezeigt.
  • Die Anzahl der Stifte 40 oder 41 beträgt in dieser Ausführungsform vier. Jedoch ist sie nicht darauf beschränkt, und sie kann jede beliebige Anzahl annehmen. Sie ist bevorzugt als 3 festgelegt.
  • Bei dem Wafer-Haltemechanismus aus 9 und 10 sind anders als der Mechanismus aus 7 und 8 in der zweiten Aus führungsform die vier Stifte 40 während einer Vorderhälfte eines Ätz- oder Reinigungsverfahrens in Kontakt mit der Stirnfläche 10C des Wafers. Dann sind die vier Stifte 41 während einer Hinterhälfte des Verfahrens in Kontakt mit der Stirnfläche 10C. Somit kann der rotierende Wafer 10 in seiner Halteposition während desselben Verfahrens verschoben oder geschaltet werden. Ein zusätzlicher Vorteil besteht darin, dass die Vorrichtung zum Verschieben der Halteposition des Wafers 10 unnötig ist.
  • Es muss nicht betont werden, dass die Vorrichtung gemäß der dritten Ausführungsform dieselben Vorteile aufweist wie diejenigen in der Vorrichtung gemäß der ersten Ausführungsform.
  • VIERTE AUSFÜHRUNGSFORM
  • 11 zeigt den Verfahrensablauf der Ausbildung von Cu-Verdrahtungsleitungen mit Hilfe des Damaszenerverfahrens, und 12A bis 12F zeigen jeweils die Schritte davon, in welchen ein Ätzverfahren und ein Reinigungsverfahren gemäß einer vierten Ausführungsform eingeschlossen sind. In diesem Verfahren kann eine beliebige der vorstehend erläuterten Ätz-/Reinigungsvorrichtungen gemäß der ersten bis dritten Ausführungsform verwendet werden.
  • In diesem Verfahren muss nicht betont werden, dass viele Cu-Verdrahtungsleitungen ausgebildet werden. Jedoch wird zur Vereinfachung der Beschreibung nur eine der Verdrahtungsleitungen hier beschrieben und dargestellt.
  • In Schritt S1 wird ein Verdrahtungstrog ausgebildet. Insbesondere wird, wie in 12A gezeigt, ein Siliziumdioxidfilm (SiO2-Film) 34 auf der Oberfläche 10A des Si-Wafers 10 mit Hilfe eines bekannten Verfahrens ausgebildet. Der SiO2-Film 34 wird ausgebildet, um die gesamte Vorrichtungsfläche 10D zu bedecken und um seitlich vom Bereich 10D vorzuspringen. Somit ist die Peripherie oder Kante des SiO2-Films 34 innerhalb der Oberflä chen-Randzone 10E angeordnet. In dieser Ausführungsform ist die Breite der Oberflächen-Randzone 10E als ca. 5 mm festgelegt.
  • Dann wird ein Verdrahtungstrog 36 in dem SiO2-Film 34 ausgebildet, um in der Vorrichtungsfläche 10D angeordnet zu sein, was mit Hilfe eines bekannten Verfahrens geschieht. Der Zustand an diesem Punkt ist in 12A gezeigt.
  • In Schritt S2 werden ein metallener Grenzfilm und ein Keim-Cu-Film ausgebildet. Der metallene Grenzfilm wird verwendet um zu verhindern, dass die Cu-Atome in den SiO2-Film 34 und/oder den Wafer 10 diffundieren. Der Keim-Cu-Film wird verwendet, um einen Keim für die Plattierung zu bilden.
  • Insbesondere wird, wie in 12B gezeigt, nachdem der Wafer 10 auf einer Waferstufe 31 eines Sputtersystems angeordnet ist, ein metallener Grenzfilm 38, welcher aus Ta, TaN oder ähnlichem besteht, auf dem SiO2-Film 34 ausgebildet, um den Trog 36 zu bedecken, was durch Sputtern geschieht. Anschließend wird ein Keim-Cu-Film 40 auf dem metallenen Grenzfilm 38 ausgebildet, um den Trog 36 zu bedecken, was durch Sputtern geschieht. Der Zustand an diesem Punkt ist in 12B gezeigt.
  • Das Bezugszeichen 33 in 12B bezeichnet einen Schutzring zum Verhindern, dass die gesputterten Arten auf der Oberflächen-Randzone 10E und der Stirnfläche 10C des Wafers 10 abgelagert werden. Der Schutzring 33 wird auf der Waferstufe 31 während des Sputterverfahrens angeordnet.
  • In Schritt S3 wird ein Verdrahtungs-Cu-Film mit Hilfe der Elektroplattierung ausgebildet. Insbesondere wird ein ringförmiges Blockierbauteil (d.h. ein sogenannter O-Ring, nicht gezeigt) auf dem SiO2-Film 34 angeordnet, welcher einen Raum auf dem Keim-Cu-Film 40 bildet. Dann wird eine geeignete Plattierungsflüssigkeit oder -lösung auf den Raum aufgebracht, wodurch ein Verdrahtungs-Cu-Film 42 auf dem Film 40 ausgebildet wird, wie in 12C gezeigt.
  • An diesem Punkt leckt die Plattierungsflüssigkeit für gewöhnlich aus dem O-Ring. Somit wird ein unnötiger Cu-Film 44 auf dem SiO2-Film 34 in der Randzone 10E ausgebildet. Dieser Film 44 wird leicht von dem Film 34 getrennt und stellt daher einen Schmutzstoff für die Produktionsanlagen dar. Folglich muss der Film 44 vor dem nächsten Verfahren entfernt werden.
  • In Schritt S4 wird der unnötige Cu-Film 44 durch Ätzen mit Hilfe der vorstehend erläuterten Ätz-/Reinigungsvorrichtung gemäß der ersten, zweiten oder dritten Ausführungsform entfernt. Da eine Ätzflüssigkeit LE aufgebracht wird, dient die vorstehend erläuterte Ätz-/Reinigungsvorrichtung als Ätzvorrichtung.
  • Insbesondere wird zunächst der Wafer 10 mit den Filmen 34, 38, 40, 42 und 44 so gehalten, dass er sich in einer horizontalen Ebene befindet, dies geschieht mit Hilfe des Wafer-Haltemechanismus. Als Nächstes wird eine Schutzflüssigkeit LP von der Oberflächendüse 14 in Richtung der Oberflächenmitte P1 des Wafers 10 ausgestoßen, wobei sie die gesamte Vorrichtungsfläche 10D bedeckt. Als Schutzflüssigkeit LP wird jede beliebige Flüssigkeit ohne Ätzverhalten mit Bezug auf Cu, wie beispielsweise reines Wasser oder eine wässrige Lösung einer beliebigen organischen Säure verwendet. Bevorzugt wird als die Lösung einer organischen Säure eine Lösung aus Oxalsäure, Zitronensäure, Malonsäure oder ähnliches verwendet, wobei die Konzentration davon bevorzugt als 0,001% bis 5% festgelegt ist. Dies ist darauf zurückzuführen, dass diese Lösungen leicht zugänglich, leicht entfernbar sind und keinen Schaden auf die Vorrichtungsfläche 10D aufbringen.
  • In dieser Ausführungsform wird reines Wasser als Schutzflüssigkeit LP verwendet.
  • Gleichzeitig mit der Ausstoßung der Schutzflüssigkeit LP wird eine Ätzflüssigkeit LE aus der Randdüse 18 in Richtung der Kante des Wafers 10 ausgestoßen, wobei sie die gesamte Oberflächen- Randzone 10E bedeckt. Als Ätzflüssigkeit LE wird eine beliebige Flüssigkeit mit einer großen Ätzselektivität (Cu/SiO2) verwendet, da der unnötige Cu-Film 44, welcher in der Zone 10E existiert, selektiv geätzt werden muss, während ein Ätzen des SiO2-Films 34 verhindert wird.
  • Bevorzugt kann als die Ätzflüssigkeit LE eine beliebige Säure oder eine beliebige Alkali-Lösung, welche H2O2 enthält, verwendet werden. Beispielsweise ist FPM (HF/H2O2/H2O), SPM (H2SO4/H2O2/H2O), HPM (HCl/H2O2/H2O), wässrige Lösung aus Salpetersäure und Wasserstoffperoxid (HNO3/H2O2/H2O), APM (NH4OH/H2O2/H2O), dickflüssige Salpetersäure (HNO3) oder ähnliches bevorzugt. Dies ist darauf zurückzuführen, dass diese Flüssigkeiten eine zufriedenstellend hohe Ätzselektivität zwischen Cu und SiO2 liefern und leicht zugänglich sind.
  • Diese Lösungen weisen eine geeignete Zusammensetzung auf, welche eine hohe Ätz-Selektivität (Cu/SiO2) in folgender Weise liefert. HF : H2O2 : H2O = 1-10 : 1-20 : 100 H2SO4 : H2O2 : H2O = 1-10 : 1-20 : 100 HCl : H2O2 : H2O = 1-10 : 1-20 : 100 HNO3 : H2O2 : H2O = 1-10 : 1-20 : 100 NH4OH : H2O2 : H2O = 1-10 : 1-20 : 100 HNO3 = 30%-80%
  • Als Beispiel ist die Zusammensetzungs-Abhängigkeit der Ätz-Selektivität (Cu/SiO2) von FPM in 13 gezeigt. Wie aus dieser Zeichnung hervorgeht, wird die Ätz-Selektivität auf ca. 250 bei dem Zusammensetzungsverhältnis von HF : H2O2 : H2O = 1 : 10 : 100 maximiert.
  • In der vierten Ausführungsform wird FPM als die Ätzflüssigkeit PE verwendet, welche aus der Randdüse 18 ausgestoßen wird.
  • Während der Wafer 10 in einer horizontalen Ebene mit Hilfe des Wafer-Haltemechanismus rotiert wird, wird reines Wasser (d.h. die Schutzflüssigkeit LP) aus der Oberflächendüse 14 ausgestoßen, und FPM (d.h. die Ätzflüssigkeit LE) wird aus der Randdüse 18 ausgestoßen. Das auf die Umgebung der Oberflächenmitte P1 des Wafers 10 aufgebrachte reine Wasser dehnt sich automatisch in Richtung der Kante des Wafers 10 entlang der Oberfläche 10A aufgrund der Zentrifugalkraft aus, wodurch die gesamte Vorrichtungsfläche 10D bedeckt wird. Das in der Oberflächen-Randzone 10E aufgebrachte FPM bewegt sich in Richtung der Kante des Wafers 10 entlang der Oberfläche 10A aufgrund der Zentrifugalkraft, wodurch es mit der gesamten Zone 10E in Kontakt gerät. Somit besteht selbst dann, wenn das aus der Düse 18 ausgestoßene FPM leicht zurückgeführt oder in Richtung der Vorrichtungsfläche 10D aufgrund der Rotationsbewegung des Wafers 10 gesprungen wird, keine Möglichkeit, dass das FPM mit der Vorrichtungsfläche 10D in Kontakt gerät, was auf das reine Wasser zurückzuführen ist. Folglich wird verhindert, dass der Verdrahtungs-Cu-Film 42 und der SiO2-Film 34 durch das FPM beschädigt werden.
  • Weiterhin wird das FPM aus der Randdüse 18 als ein Strahl ausgestoßen. Somit kann der Kontaktpunkt des FPM-Strahls mit der Oberfläche 10A korrekt eingestellt werden, was eine korrekte Entfernung des unnötigen Cu-Films 44 in dem Bereich 10E mit zufriedenstellender Steuerbarkeit realisiert. Der Zustand an diesem Punkt ist in 12D gezeigt, wo der Cu-Film 44 vollständig entfernt ist und die Kanten des Films 38, 40 und 42 außerhalb der Vorrichtungsfläche 10D entfernt sind.
  • In Schritt S5 wird der verbleibende Cu-Film 42 in der Vorrichtungsfläche 10D mit Hilfe eines bekannten Verfahrens vergütet, wodurch die Qualität des Films 42 verbessert wird.
  • In Schritt S6 wird zur selektiven Entfernung des Verdrahtungs-Cu-Films 42, des Keim-Cu-Films 40 und des metallenen Grenzfilms 38, welche vom Trog 36 des SiO2-Films 34 vorspringen, ein CMP-Verfahren durchgeführt. Somit wird, wie in 12E gezeigt, eine Cu-Verdrahtungsleitung 46 in dem Trog 36 ausgebildet, und gleichzeitig verbleiben der Keim-Cu-Film 40 und der metallene Grenzfilm 38 in dem Trog 36.
  • Durch dieses CMP-Verfahren wird ein Polierabfall 48 auf der Oberfläche 10A in der Randzone 10E, auf der Stirnfläche 10C und der Rückseite 10B des Wafers 10 angebracht. In dieser Ausführungsform besteht der Abfall 48 aus Cu und dem Grenzmetall.
  • In Schritt S7 wird der Polierabfall 48 mit Hilfe der vorstehend erläuterten Ätz-/Reinigungsvorrichtung gemäß der ersten, zweiten oder dritten Ausführungsform entfernt. Da eine Reinigungsflüssigkeit LC aufgebracht wird, dient die vorstehend erläuterte Ätz-/Reinigungsvorrichtung als eine Reinigungsvorrichtung.
  • Insbesondere wird zunächst der Wafer 10 auf dem Wafer-Haltemechanismus gehalten. Als nächstes wird, während der Wafer 10 in einer horizontalen Ebene mit Hilfe des Wafer-Haltemechanismus rotiert wird, reines Wasser (d.h. die Schutzflüssigkeit LP) aus der Oberflächendüse 14 in Richtung der Oberflächenmitte P1 des Wafers 10 ausgestoßen und bedeckt die gesamte Vorrichtungsfläche 10D. Gleichzeitig wird FPM (d.h. die Reinigungsflüssigkeit LC) aus der Randdüse 18 in Richtung der Kante des Wafers 10 ausgestoßen, um die gesamte Oberflächen-Randzone 10E zu bedecken, während FPM aus der Rückseitendüse 16 in Richtung der Rückseitenmitte P2 des Wafers 10 ausgestoßen wird, um die gesamte Rückseite 10B zu bedecken.
  • Das auf die Umgebung der Oberflächenmitte P1 aufgebrachte reine Wasser bewegt sich nach außen entlang der Oberfläche 10A aufgrund der Zentrifugalkraft, wobei es die gesamte Vorrichtungsfläche 10D bedeckt und schützt. Das auf die Oberflächen-Randzone 10E aufgebrachte FPM bewegt sich in Richtung der Kante des Wafers 10 entlang der Oberfläche 10A, um von dort abzutropfen, dies geschieht aufgrund der Zentrifugalkraft, wobei der Polierabfall 48, welcher in der Zone 10E und auf der Stirnfläche 10C vorliegt, entfernt wird. Somit werden die Oberflächen-Randzone 10E und die Stirnfläche 10C vollständig gereinigt.
  • Andererseits bewegt sich das der Umgebung der Rückseitenmitte P2 zugeführte FPM nach außen 10 entlang der Rückseite 10B, um von dort abzutropfen, dies geschieht aufgrund der Zentrifugalkraft, wobei der Polierabfall 48, welcher auf der Rückseite 10B vorliegt, entfernt wird. Somit wird die Rückseite 10B des Wafers 10 vollständig gereinigt.
  • Da die Vorrichtungsfläche 10D vollständig mit dem reinen Wasser während des Reinigungsschritts S7 bedeckt wird, besteht selbst dann, wenn das aus der Düse 18 ausgestoßene FPM leicht in Richtung der Vorrichtungsfläche 10D aufgrund der Rotationsbewegung des Wafers 10 zurückgeführt wird, keine Möglichkeit, dass das FPM in Kontakt mit der Vorrichtungsfläche 10D gerät. Folglich wird eine Beschädigung des Verdrahtungs-Cu-Films 46 und des SiO2-Films 34 durch das FPM verhindert.
  • Der Zustand nachdem der Reinigungsschritt S7 abgeschlossen ist, ist in 12F gezeigt.
  • Als Reinigungsflüssigkeit LC kann ähnlich der Ätzflüssigkeit LE eine beliebige Säure oder eine beliebige Alkalilösung, welche H2O2 enthält, verwendet werden. Dies ist darauf zurückzuführen, dass H2O2 eine gute Reinigungswirkung des Polierabfalls 48 von Cu aufweist. Beispielsweise können SPM, HPM, eine wässrige Lösung aus Salpetersäure und Wasserstoffperoxid, APM oder dickflüssige Salpetersäure bevorzugt sein. Diese sind leicht zugänglich, leicht entfernbar und bringen keine Schäden auf die Vorrichtungsfläche 10D auf.
  • Als Schutzflüssigkeit LP kann zusätzlich zu reinem Wasser eine wässrige Lösung einer beliebigen organischen Säure verwendet werden, welche Cu nicht löst. Beispielsweise kann eine wässrige Lösung aus Oxalsäure, Zitronensäure, Malonsäure oder ähnlichem verwendet werden. Die Konzentration der Lösung aus organischer Säure ist bevorzugt als 0,001% bis 5% festgelegt.
  • FÜNFTE AUSFÜHRUNGSFORM
  • 14A bis 14F zeigen jeweils die Schritte des Cu-Verdrahtungsleitungs-Ausbildungsverfahrens mit Hilfe des Damaszenerverfahrens, welches ein Ätzverfahren und ein Reinigungsverfahren gemäß einer fünften Ausführungsform aufweist. In diesem Verfahren wird eine beliebige der vorstehend erläuterten Ätz-/Reinigungsvorrichtungen gemäß der ersten bis dritten Ausführungsform verwendet.
  • In der fünften Ausführungsform wird, um die Vorrichtungsfläche 14D auszudehnen, die Peripherie der Zone 10D lateral nach außen verschoben, wodurch die Breite der Oberflächen-Randzone 10E verglichen mit der vierten Ausführungsform verringert wird. Die anderen Bedingungen sind dieselben wie diejenigen der vorstehend beschriebenen vierten Ausführungsform.
  • In Schritt S1 aus 11 wird, wie in 14A gezeigt, ein SiO2-Film 34 auf der Oberfläche 10A des Si-Wafers 10 mit Hilfe eines bekannten Verfahrens ausgebildet. Der SiO2-Film 34 wird ausgebildet, um die gesamte Vorrichtungsfläche 10D zu bedecken und leicht über die Zone 10D vorzuspringen. Somit ist die Peripherie des SiO2-Films 34 in der Oberflächen-Randzone 10E angeordnet. In dieser Ausführungsform ist die Breite der Oberflächen-Randzone 10E als ca. 2 mm festgelegt.
  • Dann werden Verdrahtungströge 36 in dem SiO2-Film 34 ausgebildet, um in der Vorrichtungsfläche 10D angeordnet sein, dies geschieht mit Hilfe eines bekannten Verfahrens. Der Zustand an diesem Punkt ist in 14A gezeigt.
  • In Schritt S2 wird, wie in 14B gezeigt, der Wafer 10 auf einer Waferstufe 31' eines Sputtersystems angeordnet. Die Stufe 31' weist eine geringere Größe auf als die Stufe 31, welche in der vierten Ausführungsform verwendet wird. Dann wird ein metallener Grenzfilm 38, welcher aus Ta, TaN oder ähnlichem besteht, auf dem SiO2-Film ausgebildet, um die Tröge 36 zu bedecken, dies geschieht mit Hilfe von Sputtering unter Verwendung des Schutzrings 33 (nicht gezeigt). Anschließend wird ein Keim-Cu-Film 40 auf dem metallenen Grenzfilm 38 ausgebildet, um die Tröge 36 zu bedecken, dies geschieht mit Hilfe von Sputtering ohne den Schutzring 33. Der Zustand an diesem Punkt ist in 14B gezeigt.
  • Wie aus 14B hervorgeht, bedeckt anders als in der vierten Ausführungsform der Keim-Cu-Film 40 die gesamte Stirnfläche 10C sowie einen Teil der Rückseite 10B. Dies ist darauf zurückzuführen, dass die Breite der Oberflächen-Randzone 10E sehr kurz ist und der Schutzring 33 nicht verwendet wird.
  • In Schritt S3 wird ein ringförmiges Blockierbauteil (d.h. ein sogenannter O-Ring, nicht gezeigt) auf dem Keim-Cu-Film 40 angeordnet und bildet einen Raum auf dem Film 40. Dann wird eine geeignete Plattierflüssigkeit oder -lösung auf den Raum aufgebracht, um dadurch einen Verdrahtungs-Cu-Film 42 auf dem Film 40 mit Hilfe der Elektroplattierung auszubilden, wie in 14C gezeigt.
  • An diesem Punkt wird aufgrund des Leckens der Plattierflüssigkeit ein unnötiger Cu-Film 44 zusätzlich auf dem Keim-Cu-Film 40 in der Randzone 10E ausgebildet, wie in 14C gezeigt. Dieser Film 44 kann die Leistung der Halbleitervorrichtungen in der Vorrichtungsfläche 10D beeinflussen und kann Schmutzstoffe darstellen, und folglich muss er vor dem nächsten Verfahren entfernt werden.
  • In Schritt S4 wird zunächst der Wafer 10 auf dem Wafer-Haltemechanismus der vorstehend erläuterten Ätz-/Reinigungsvorrichtung gemäß der ersten, zweiten oder dritten Ausführungsform gehalten und wird dann in einer horizontalen Ebene rotiert.
  • Als nächstes wird reines Wasser (d.h. die Schutzflüssigkeit LP) aus der Oberflächendüse 14 in Richtung der Oberflächenmitte P1 des rotierenden Wafers 10 ausgestoßen, wobei es die gesamte Vor richtungsfläche 10D bedeckt. Gleichzeitig dazu wird FPM (d.h. die Ätzflüssigkeit LE) aus der Randdüse 18 in Richtung der Kante des Wafers 10 ausgestoßen und bedeckt die gesamte Oberflächen-Randzone 10E. Weiterhin wird FPM aus der Rückseitendüse 16 in Richtung der Rückseitenmitte P2 des Wafers 10 ausgestoßen und bedeckt die gesamte Rückseite 10B. Somit wird der Verdrahtungs-Cu-Film 40, welcher in der Oberflächen-Randzone 10E, auf der Stirnfläche 10C und in der Rückseiten-Randzone 10F existiert, vollständig entfernt, und gleichzeitig wird der Keim-Cu-Film 40, welcher außerhalb der Vorrichtungsfläche 10D angeordnet ist, vollständig entfernt. Der Zustand an diesem Punkt ist in 14D gezeigt.
  • In Schritt S5 wird der verbleibende Verdrahtung-Cu-Film 42 mit Hilfe eines bekannten Verfahrens vergütet, wodurch die Qualität des Films 42 verbessert wird.
  • In Schritt S4 wird zur selektiven Entfernung des Verdrahtungs-Cu-Films 42, des Keim-Cu-Films 40 und des metallenen Grenzfilms 38, welcher vom Trog 3 in den SiO2-Film 34 vorspringt, ein CMP-Verfahren ausgeführt. Somit werden, wie in 14E gezeigt, Cu-Verdrahtungsleitungen 46 in den Trögen 36 ausgebildet, und gleichzeitig verbleiben der Keim-Cu-Film 40 und der metallene Grenzfilm 38 in den Trögen 36.
  • Durch dieses CMP-Verfahren wird ein Polierabfall 48 an der Oberfläche 10A in der Oberflächen-Randzone 10E, auf der Stirnfläche 10C und der Rückseite 10B des Wafers 10 angebracht, wie in 14E gezeigt. In dieser Ausführungsform besteht der Abfall 48 aus Cu und dem Grenzmetall.
  • In Schritt S7 wird der Polierabfall 48 mit Hilfe der vorstehend beschriebenen Ätz-/Reinigungsvorrichtung gemäß der ersten, zweiten oder dritten Ausführungsform entfernt.
  • Insbesondere wird zunächst der Wafer 10 auf dem Wafer-Haltemechanismus gehalten. Als nächstes wird, während der Wafer 10 in einer horizontalen Ebene mit Hilfe des Mechanismus rotiert wird, reines Wasser (d.h. die Schutzflüssigkeit LP) aus der Oberflächendüse 14 in Richtung der Oberflächenmitte P1 des Wafers 10 ausgestoßen, wobei es die gesamte Vorrichtungsfläche 10D bedeckt. Zu diesem Zeitpunkt ist es bevorzugt, den Cu-Abfall 48 zu entfernen, welcher auf der Vorrichtungsfläche 10D vorliegt, indem temporär eine geeignete organische Säure auf die Vorrichtungsfläche 10D aufgebracht wird.
  • Gleichzeitig mit dem Ausstoß des reinen Wassers wird FPM (d.h. die Reinigungsflüssigkeit LC) aus der Randdüse 18 in Richtung der Kante des Wafers 10E ausgestoßen, um die gesamte Oberflächen-Randzone 10E zu bedecken, während FPM aus der Rückseitendüse 16 in Richtung der Rückseitenmitte P2 des Wafers 10 ausgestoßen wird, um die gesamte Rückseite 10B zu bedecken.
  • Das reine Wasser, welches in die Umgebung der Oberflächenmitte P1 des Wafers 10 aufgebracht wird, bewegt sich nach außen und bedeckt und schützt die gesamte Vorrichtungsfläche 10D. Das FPM, welches in die Umgebung der Kante des Wafers 10 aufgebracht wird, bewegt sich nach außen, um von dort abzutropfen, wobei der Polierabfall 48 entfernt wird, welcher in der Obeflächen-Randzone 10E und auf der Stirnfläche 10C vorliegt. Das FPM, welches in die Umgebung der Rückseitenmitte P2 des Wafers 10 aufgebracht wird, bewegt sich nach außen, um von dort abzutropfen, wobei der Polierabfall 48 entfernt wird, welcher auf der Rückseite 10B vorliegt. Somit werden die Oberflächen-Randzone 10E, die Stirnfläche 10C und die Rückseite 10B des Wafers 10 vollständig gereinigt ohne die Vorrichtungsfläche 10D zu beschädigen. Der Zustand an diesem Punkt ist in 14F gezeigt.
  • Nach dem Abschluss des CMP-Verfahrens kann der Wafer 10 in einem zusätzlichen Verfahrensschritt durch vollständiges Eintauchen des Wafers 10 in eine Reinigungslösung oder durch Abbürsten des Wafers 10 vollständig gereinigt werden.
  • SECHSTE AUSFÜHRUNGSFORM
  • 15A bis 15F zeigen jeweils die Schritte einer Cu-Verdrahtungsleitungs-Ausbildung mit Hilfe des Damaszener-Verfahrens, welches ein Ätzverfahren und ein Reinigungsverfahren gemäß einer sechsten Ausführungsform aufweist. In diesem Verfahren wird ein beliebige der vorstehend erläuterten Ätz-/Reinigungsvorrichtungen gemäß der ersten bis dritten Ausführungsform verwendet.
  • In der sechsten Ausführungsform werden anders als in der fünften Ausführungsform sowohl der metallene Grenzfilm 38 als auch der Keim-Cu-Film 40 ausgebildet, um teilweise die Rückseite 10B des Wafers 10 zu bedecken. Ähnlich der fünften Ausführungsform wird die Peripherie der Zone 10D verglichen mit der vierten Ausführungsform nach außen verschoben, wodurch die Vorrichtungsfläche 14D erweitert wird und die Breite der Oberflächen-Randzone 10E verringert wird.
  • In Schritt S1 aus 11 wird, wie in 15A gezeigt, ein SiO2-Film 34 auf der Oberfläche 10A des Si-Wafers 10 mit Hilfe eines bekannten Verfahrens ausgebildet. Der SiO2-Film wird ausgebildet, um die gesamte Vorrichtungsfläche 10D zu bedecken und leicht von der Zone 10D vorzuspringen. Somit ist die Peripherie des SiO2-Films 34 in der Oberflächen-Randzone 10E angeordnet. In dieser Ausführungsform ist die Breite der Oberflächen-Randzone 10E als ca. 2 mm festgelegt.
  • Dann werden Verdrahtungströge 36 in dem SiO2-Film 34 ausgebildet, um in der Vorrichtungsfläche 10D angeordnet zu sein, dies geschieht mit Hilfe eines bekannten Verfahrens. Der Zustand an diesem Punkt ist in 15A gezeigt.
  • In Schritt S2 wird, wie in 15B gezeigt, ein metallener Grenzfilm 38, welcher aus Ta, TaN oder TaOx besteht, auf dem SiO2-Film 34 ausgebildet, um die Tröge 36 zu bedecken, dies geschieht mit Hilfe von Sputtering. Anschließend wird ein Keim-Cu-Film 40 auf dem metallenen Grenzfilm 38 ausgebildet, um die Tröge 36 zu bedecken, dies geschieht mit Hilfe von Sputtering. Der Zustand diesem Punkt ist in 15B gezeigt.
  • Wie aus 15B hervorgeht, erstreckt sich sowohl der metallene Grenzfilm 38 als auch der Keim-Cu-Film 40 zur Rücseite 10B des Wafers 10. Dieser Zustand kann durch Sputtering ohne den Schutzring 33 und Festlegung der Breite der Oberflächen-Randzone 10E als sehr kurz verursacht werden.
  • In Schritt 33 wird ein O-Ring (nicht gezeigt) auf dem Keim-Cu-Film 40 angeordnet, um einen Raum auf dem Film 40 zu bilden. Dann wird eine geeignete Plattierungsflüssigkeit oder -lösung auf den Raum aufgebracht, um einen Verdrahtungs-Cu-Film 42 auf dem Film 40 durch Elektroplattierung auszubilden, wie in 15C gezeigt.
  • An diesem Punkt wird aufgrund von Lecken der Plattierungsflüssigkeit ein unnötiger Cu-Film 44 zusätzlich auf dem Keim-Cu-Film 40 in der Randzone 10E ausgebildet.
  • In Schritt S4 wird mit Hilfe der vorstehend erläuterten Ätz-/Reinigungsvorrichtung gemäß der ersten, zweiten oder dritten Ausführungsform der Wafer 10 in einer horizontalen Ebene rotiert. Als nächstes wird reines Wasser aus der Oberflächendüse 14 in Richtung der Oberflächenmitte P1 des rotierenden Wafers 10 ausgestoßen, wobei es die gesamte Vorrichtungsfläche 10D bedeckt. Gleichzeitig wird FPM aus der Randdüse 13 in Richtung der Kante des Wafers 10 ausgestoßen, wobei das FPM mit der gesamten Oberflächen-Randzone 10E in Kontakt gebracht wird. Weiterhin wird FPM aus der Rückseitendüse 16 in Richtung der Rückseitenmitte P2 des Wafers 10 ausgestoßen, wobei das FPM mit der gesamten Rückseite 10B in Kontakt gebracht wird. Somit wird der unerwünschte Cu-Film 44, welcher in der Oberflächen-Randzone 10E, auf der Stirnfläche 10C und in der Rückseiten-Randzone 10F existiert, vollständig entfernt, und gleichzeitig wird der Keim-Cu-Film 40, welcher außerhalb der Vorrichtungsfläche 10D angeordnet ist, vollständig entfernt.
  • Um den metallenen Grenzfilm 38 aus Ta, TaN oder TaOx zu entfernen, wird Fluorwasserstoffsäure (HF) anstelle von FPM als Ätzflüssigkeit LE verwendet. Anschließend wird der metallene Grenzfilm 38, welcher außerhalb der Vorrichtungsfläche 10D angeordnet ist, auf dieselbe Weise wie die des Cu-Films 40 und 44 entfernt. Der Zustand an diesem Punkt ist in 15D gezeigt.
  • In Schritt S5 wird der verbleibende Verdrahtungs-Cu-Film 42 mit Hilfe eines bekannten Verfahrens vergütet, wodurch die Qualität des Films 42 verbessert wird.
  • In Schritt S6 wird zur selektiven Entfernung des Verdrahtungs-Cu-Films 42, des Keim-Cu-Films 40 und des metallenen Grenzfilms 38, welcher von dem Trog 36 in den SiO2-Film vorspringt, ein CMP-Verfahren durchgeführt. Somit werden, wie in 15E gezeigt, Cu-Verdrahtungsleitungen 46 in den Trögen 36 ausgebildet, und gleichzeitig werden der Keim-Cu-Film 40 und der metallene Grenzfilm 38 in den Trögen 36 belassen.
  • Durch dieses CMP-Verfahren wird ein Polierabfall 48 auf der Oberfläche 10A in der Randzone 10E, auf der Stirnfläche 10C und auf der Rückseite 10B des Wafers 10 angebracht, wie in 15E gezeigt.
  • In Schritt S7 wird der Polierabfall 48 mit Hilfe der vorstehend erläuterten Ätz-/Reinigungsvorrichtung gemäß der ersten, zweiten oder dritten Ausführungsform entfernt. Insbesondere wird zunächst der Wafer 10 auf dem Wafer-Haltemechanismus gehalten. Als Nächstes wird, während der Wafer 10 in einer horizontalen Ebene rotiert wird, reines Wasser aus der Oberflächendüse 14 in Richtung der Oberflächenmitte P1 des Wafers 10 ausgestoßen, wobei es die gesamte Vorrichtungsfläche 10D bedeckt. Gleichzeitig wird FPM aus der Randdüse 18 in Richtung der Kante des Wafers 10 ausgestoßen, um mit der gesamten Oberflächen-Randzone 10E in Kontakt zu gelangen, während FPM aus der Rückseitendüse 16 in Richtung der Rückseitenmitte P2 des Wafers ausgestoßen wird, um mit der gesamten Rückseite 10B in Kontakt. zu gelangen. Somit werden die Oberflächen-Randzone 10E, die Stirnfläche 10C und die Rückseite 10B des Wafers 10 vollständig gereinigt. Der Zustand an diesem Punkt ist in 15F gezeigt.
  • In der vorstehend erläuterten vierten bis sechsten Ausführungsform werden die Cu-Verdrahtungsleitungen 46 in den Trögen 36 des SiO2-Films 34 ausgebildet. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Sie kann auf jeden beliebigen Fall angewendet werden, falls mindestens eines der Ätz- und Reinigungsverfahren für einen Halbleiter-Wafer notwendig ist. Beispielsweise kann die Erfindung auf den Fall angewendet werden, in welchem Metall-Verdrahtungsleitungen oder Metall-Elektroden aus Pt, Ir, IrO oder ähnlichem auf einem dielektrischen Film ausgebildet werden. Auch kann die Erfindung auf den Fall angewendet werden, in welchem ein ferroelektrischer Film aus BST, PZT oder ähnlichem auf einem anderen Film ausgebildet wird.
  • Während die bevorzugten Formen der vorliegenden Erfindung beschrieben wurden, sollte sich verstehen, dass Modifikationen für Fachleute offensichtlich sind, ohne vom Geist der Erfindung abzuweichen. Der Schutzumfang der vorliegenden Erfindung wird daher ausschließlich durch die nachfolgenden Ansprüche bestimmt.

Claims (23)

  1. Ätz- oder Reinigungsvorrichtung, welche Folgendes aufweist: (a) eine Rotationsvorrichtung (22, 24) für das Halten eines Halbleiter-Wafers (10) und für das Drehen des Wafers (10) in einer horizontalen Ebene; wobei der Wafer (10) eine Vorrichtungsfläche (10D) und eine Oberflächen-Randzone (10A) auf seiner Oberfläche aufweist; wobei die Oberflächen-Randzone außerhalb der Vorrichtungsfläche (10D) angeordnet ist; (b) eine Randdüse (18) zur Ausgabe einer Ätz- oder Reinigungsflüssigkeit in Richtung einer Oberflächen-Randzone des Wafers (10D); wobei die von der Randdüse (18) ausgegebene Ätz- oder Reinigungsflüssigkeit überflüssiges Material, das in der Oberflächen-Randzone des Wafers (10) vorhanden ist, selektiv entfernt; und (c) eine Oberflächendüse (14) zur Ausgabe einer Schutzflüssigkeit in Richtung einer Oberflächenmitte des Wafers (10); wobei die von der Oberflächendüse (14) ausgegebene Schutzflüssigkeit die Vorrichtungsfläche (10D) des Wafers (10) bedeckt, um dieselbe vor der von der Randdüse (18) ausgegebenen Ätzflüssigkeit zu schützen, dadurch gekennzeichnet, dass die Vorrichtung weiter eine Rückseitendüse (16) zur Ausgabe einer Ätz- oder Reinigungsflüs sigkeit in Richtung einer Rückseitenmitte des Wafers (10) aufweist; wobei die aus der Rückseitendüse (16) ausgegebene Ätz- oder Reinigungsflüssigkeit überflüssiges Material, das sich auf der Rückseite des Wafers (10) befindet, entfernt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die von der Randdüse (18) ausgegebene Ätz- oder Reinigungsflüssigkeit eine Ausgaberichtung aufweist, die entlang einer Drehrichtung des Wafers (10) oder nach außen bezüglich einer Tangente des Wafers (10) ausgerichtet ist, wobei die Wafertangente in der Nähe eines Kontaktpunktes der Flüssigkeit mit der Oberflächen-Randzone des Wafers (10) gebildet ist.
  3. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die von der Randdüse (18) ausgegebene Ätz- oder Reinigungsflüssigkeit strahlenförmig ausgebildet ist.
  4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Entfernung eines Endes der Rückseitendüse (16) von der Rückseitenmitte dass Wafers (10) als ein Wert im Bereich von 70mm bis 200mm festgelegt ist, und dass der Winkel der Rückseitendüse (16) bezüglich der Rückseite des Wafers (10) als ein Wert im Bereich von 15 Grad bis 60 Grad festgelegt ist.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Entfernung eines Endes der Oberflächendüse (14) von der Oberflächenmitte des Wafers (10) als ein Wert im Bereich von 70mm bis 200mm festgelegt ist, und dass der Winkel der Oberflächendüse (14) bezüglich der Oberfläche des Wafers (10) als ein Wert im Bereich von 15 Grad bis 60 Grad festgelegt ist.
  6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Randdüse (18) auf der Seite der Oberflächen-Randzone des Wafers (10) angeordnet ist.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rotationsvorrichtung (22, 24) von der Art einer Rollen-Aufspannung ist, in welcher die Vorrichtung Rollen (22) aufweist, die entlang einer Stirnfläche des Wafers (10) angeordnet sind, und wobei die Rollen (22) mit der Endfläche des Wafers (10) zum Halten des Wafers (10) in Kontakt sind und synchron gedreht werden.
  8. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rotationsvorrichtung (22, 24) von der Art einer Stift-Aufspannung ist, in welcher die Vorrichtung (22, 24) Stifte (30) aufweist, die von einem Stützbauteil (28) gestützt werden und entlang einer Stirnfläche des Wafers (10) angeordnet sind, und dass die Stifte (30) zum Halten des Wafers (10) mit der Stirnfläche des Wafers (10) in Kontakt sind und mit Hilfe des Bauteils (28) synchron gedreht werden.
  9. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rotationsvorrichtung (22, 24) von der Art einer Stift-Aufspannung ist, in welcher die Vorrichtung (22, 24) eine erste Vielzahl an Stiften sowie eine zweite Anzahl an Stiften, die mit Hilfe eines Stützbauteils (28) gestützt werden, aufweist; wobei die erste Vielzahl an Stiften und die zweite Anzahl an Stiften abwechselnd entlang einer Stirnfläche des Wafers (10) angeordnet sind; wobei die erste Vielzahl an Stiften und die zweite Vielzahl an Stiften abwechselnd mit der Stirnfläche des Wafers (10) zum Halten des Wafers (10) in Kontakt sind und mit Hilfe des Bauteils (28) synchron gedreht werden.
  10. Vorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Rotationsvorrichtung (22, 24) eine erste Vielzahl an Stiften sowie eine zweite Viel zahl an Stiften aufweist, die mit Hilfe eines Stützbauteils (28) gestützt werden; wobei die erste Vielzahl an Stiften entlang einer Stirnfläche des Wafers (10) angeordnet ist und die zweite Vielzahl an Stiften entlang der Stirnfläche des Wafers (10) angeordnet ist; und wobei die erste Vielzahl an Stiften mit der Stirnfläche des Wafers (10) zum Halten des Wafers (10) in Kontakt ist und mit Hilfe des Bauteils (28) in einer Periode synchron gedreht wird, und die zweite Vielzahl an Stiften mit der Stirnfläche des Wafers (10) zum Halten des Wafers (10) in Kontakt ist und mit Hilfe des Bauteils (28) in einer anderen Periode synchron gedreht wird.
  11. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Entfernung eines Endes der Randdüse (18) von einem Punkt, an dem eine Längsachse der Randdüse (18) die Oberfläche des Wafers (10) schneidet, als ein Wert im Bereich von 1mm bis 50mm festgelegt ist, und dass der Winkel der Randdüse (18) bezüglich einer Tangente des Wafers (10) an diesem Punkt als ein wert im Bereich von 0 Grad bis 90 Grad festgelegt ist.
  12. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Höhe (H1) eines Endes der Oberflächendüse (14) von der Oberfläche (10A) des Wafers (10) als ein Wert im Bereich von 10mm bis 100mm festgelegt ist; die Höhe (H2) eines Endes der Rückseitendüse (16) von der Rückseite (10B) des Wafers (10) als ein Wert im Bereich von 10mm bis 100 mm festgelegt ist; und die Höhe (H3) eines Endes der Randdüse (18) von der Oberfläche (10A) als ein Wert im Bereich von 5mm bis 50mm festgelegt ist.
  13. Ätz- oder Reinigungsverfahren, welches die folgenden Schritte aufweist: (a) Drehung eines Halbleiter-Wafers (10) in einer horizontalen Ebene; wobei der Wafer (10) eine Vorrichtungsfläche (10D) und eine Oberflächen-Randzone (10A) auf seiner Oberfläche aufweist; wobei die Oberflächen-Randzone (10A) außerhalb der Vorrichtungsfläche (10D) angeordnet ist; (b) Abgabe einer Ätz- oder Reinigungsflüssigkeit in Richtung einer Oberflächen-Randzone des Wafers (10) mit Hilfe einer Randdüse (18); wodurch überflüssiges Material, das in der Oberflächen-Randzone des Wafers (10) vorhanden ist, selektiv entfernt wird; und (c) Abgabe einer Schutzflüssigkeit in Richtung einer Oberflächenmitte des Wafers (10) mit Hilfe einer Oberflächendüse (14), wodurch die Vorrichtungsfläche (10D) des Wafers (10) bedeckt wird, um dieselbe vor der von der Randdüse (18) ausgegebenen Ätz- oder Reinigungsflüssigkeit zu schützen; dadurch gekennzeichnet, dass eine Ätz- oder Reinigungsflüssigkeit in Richtung einer Rückseitenmitte des Wafers (10) mit Hilfe einer Rückseitendüse (16) ausgegeben wird; wodurch überflüssiges Material, das auf einer Rückseite des Wafers (10) vorhanden ist, entfernt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die von der Randdüse (18) ausgegebene Ätzflüssigkeit eine Ausgaberichtung aufweist, die entlang einer Drehrichtung des Wafers (10) oder nach außen bezüglich einer Tangente des Wafers (10), die in der Nähe eines Kontaktpunkts der Flüssigkeit mit der Oberflächen-Randzone des Wafers (10) ausgebildet ist, ausgerichtet ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die von der Randdüse (18) ausgegebene Ätzflüssigkeit strahlenförmig ausgebildet ist.
  16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Säure oder eine Alkali-Lösung, welche H2O2 enthält, als die Ätzflüssigkeit verwendet wird.
  17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das überflüssige Material Kupfer (Cu) ist; und wobei die Ätzflüssigkeit aus der Gruppe bestehend aus FPM (HF/H2O2/H2O), SW (H2SO4/H2O2/H2O), HPM (HCl/H2O2/H2O), wässriger Lösung aus Salpetersäure und Wasserstoffperoxid (HNO3/H2O2/H2O), APM (NH4OH/H2O2/H2O), und dickflüssiger Salpetersäure (HNO3) ausgewählt wird.
  18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass ein Siliziumoxid(SiO2)-Film auf oder über der Oberfläche des Wafers ausgebildet wird; und wobei die Ätzflüssigkeit folgende Zusammensetzung aufweist: HF : H2O2 : H2O = 1-10 : 1-20 : 100 H2SO4 : H2O2 : H2O = 1-10 : 1-20 : 100 HCl : H2O2 : H2O = 1-10 : 1-20 : 100 HNO3 : H2O2 : H2O = 1-10 : 1-20 : 100 NH4OH : H2O2 : H2O = 1-10 : 1-20 : 100 HNO3 = 30%-80%.
  19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass auf oder über der Oberfläche des Wafers ein SiO2-Film ausgebildet wird; und wobei die Ätzflüssigkeit aus FPM mit folgender Zusammensetzung ist: HF : H2O2 : H2O = 1 : 10 : 100.
  20. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass pures Wasser oder eine wässrige Lösung aus organischer Säure als Schutzflüssigkeit verwendet wird.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die wässrige Lösung aus organischer Säure eine wässrige Lösung ist, die aus der Gruppe bestehend aus Oxalsäure, Zitronensäure und Malonsäure ausgewählt wird; und wobei die Lösung aus organischer Säure eine Konzentration von 0,001% bis 5% aufweist.
  22. Verfahren nach Anspruch 13, wobei es sich bei dem überflüssigen Material um Ta, TaN oder TaOx handelt; und wobei Fluorwasserstoffsäure (HF) als Reinigungsflüssigkeit verwendet wird.
  23. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die Randdüse auf der Seite der Oberflächen-Randzone des Wafers angeordnet ist.
DE60027946T 1999-03-15 2000-03-14 Verfahren zum Ätzen und Reinigen und Vorrichtung dafür Expired - Lifetime DE60027946T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6889899 1999-03-15
JP06889899A JP3395696B2 (ja) 1999-03-15 1999-03-15 ウェハ処理装置およびウェハ処理方法

Publications (2)

Publication Number Publication Date
DE60027946D1 DE60027946D1 (de) 2006-06-22
DE60027946T2 true DE60027946T2 (de) 2007-02-01

Family

ID=13386944

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60027946T Expired - Lifetime DE60027946T2 (de) 1999-03-15 2000-03-14 Verfahren zum Ätzen und Reinigen und Vorrichtung dafür

Country Status (6)

Country Link
US (4) US6683007B1 (de)
EP (1) EP1037261B1 (de)
JP (1) JP3395696B2 (de)
CN (1) CN1157767C (de)
DE (1) DE60027946T2 (de)
TW (1) TW561536B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014013591A1 (de) 2014-09-13 2016-03-17 Jörg Acker Verfahren zur Herstellung von Siliciumoberflächen mit niedriger Reflektivität

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
EP1589568A3 (de) * 1998-03-13 2009-02-25 Semitool, Inc. Selektive Behandlung der Oberfläche eines mikroelektronischen Werkstücks
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
TW452828B (en) * 1998-03-13 2001-09-01 Semitool Inc Micro-environment reactor for processing a microelectronic workpiece
JP3395696B2 (ja) 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
US6516815B1 (en) * 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
JP4584385B2 (ja) * 1999-08-10 2010-11-17 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
TW490756B (en) 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
US20020018172A1 (en) * 2000-02-10 2002-02-14 Alwan James J. Method for manufacturing a flat panel display using localized wet etching
JP2001319849A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 液処理装置及び液処理方法
JP2001319919A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 半導体装置の製造方法及び処理装置
JP2002134717A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP4743735B2 (ja) * 2001-05-30 2011-08-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP3511514B2 (ja) * 2001-05-31 2004-03-29 エム・エフエスアイ株式会社 基板浄化処理装置、ディスペンサー、基板保持機構、基板の浄化処理用チャンバー、及びこれらを用いた基板の浄化処理方法
JP3958539B2 (ja) * 2001-08-02 2007-08-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US6709875B2 (en) * 2001-08-08 2004-03-23 Agilent Technologies, Inc. Contamination control for embedded ferroelectric device fabrication processes
JP4803625B2 (ja) * 2001-09-04 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003115474A (ja) * 2001-10-03 2003-04-18 Ebara Corp 基板処理装置及び方法
JP2003124180A (ja) * 2001-10-16 2003-04-25 Ebara Corp 基板処理装置
TW561516B (en) 2001-11-01 2003-11-11 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
US6855640B2 (en) * 2002-02-26 2005-02-15 Institute Of Microelectronics Apparatus and process for bulk wet etch with leakage protection
KR100481277B1 (ko) * 2002-05-10 2005-04-07 한국디엔에스 주식회사 반도체 제조 장치 및 방법
KR100468529B1 (ko) * 2002-05-18 2005-01-27 엘지.필립스 엘시디 주식회사 에천트 도포장비 및 이를 이용한 습식식각 방법
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
JP4365605B2 (ja) * 2002-07-26 2009-11-18 大日本スクリーン製造株式会社 基板保持装置および基板保持方法、ならびにそれらを用いた基板処理装置および基板処理方法
US7018555B2 (en) * 2002-07-26 2006-03-28 Dainippon Screen Mfg. Co., Ltd. Substrate treatment method and substrate treatment apparatus
US7238295B2 (en) * 2002-09-17 2007-07-03 m·FSI Ltd. Regeneration process of etching solution, etching process, and etching system
TWI231950B (en) * 2002-11-28 2005-05-01 Tokyo Electron Ltd Substrate processing apparatus and cleaning method
JP2004207454A (ja) * 2002-12-25 2004-07-22 Renesas Technology Corp 半導体装置の製造方法
DE10319521A1 (de) * 2003-04-30 2004-11-25 Scp Germany Gmbh Verfahren und Vorrichtung zum Behandeln von scheibenförmigen Substraten
DE10326273B4 (de) * 2003-06-11 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
US7078160B2 (en) * 2003-06-26 2006-07-18 Intel Corporation Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
US7476290B2 (en) * 2003-10-30 2009-01-13 Ebara Corporation Substrate processing apparatus and substrate processing method
US20050112279A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Dynamic release wafer grip and method of use
JP2005183937A (ja) * 2003-11-25 2005-07-07 Nec Electronics Corp 半導体装置の製造方法およびレジスト除去用洗浄装置
JP2005217320A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 配線形成方法、半導体装置の製造方法並びに半導体実装装置の製造方法
JP2005235978A (ja) * 2004-02-19 2005-09-02 Sony Corp 半導体装置および半導体装置の製造方法
EP1718420A1 (de) * 2004-02-24 2006-11-08 Ebara Corporation Substratbearbeitungsvorrichtung und -verfahren
JP2005327807A (ja) * 2004-05-12 2005-11-24 Sony Corp 枚葉式洗浄装置及びその洗浄方法
KR100618868B1 (ko) * 2004-10-19 2006-08-31 삼성전자주식회사 스핀 장치
TW200625437A (en) * 2004-12-30 2006-07-16 Macronix Int Co Ltd Shallow trench isolation process of forming smooth edge angle by cleaning procedure
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US20070072426A1 (en) * 2005-09-26 2007-03-29 Tzu-Yu Tseng Chemical mechanical polishing process and apparatus therefor
JP2006139271A (ja) * 2005-10-24 2006-06-01 Hoya Corp 不要膜除去装置および不要膜除去方法、並びにフォトマスクブランク製造方法
JP4793927B2 (ja) * 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
JP4698407B2 (ja) 2005-12-20 2011-06-08 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP4708243B2 (ja) * 2006-03-28 2011-06-22 東京エレクトロン株式会社 液処理装置および液処理方法ならびにコンピュータ読取可能な記憶媒体
WO2008005540A2 (en) * 2006-07-07 2008-01-10 Accretech Usa, Inc. Method and apparatus for cleaning a wafer substrate
KR101353490B1 (ko) * 2006-07-20 2014-01-27 에프엔에스테크 주식회사 기판 처리장치
KR100829923B1 (ko) * 2006-08-30 2008-05-16 세메스 주식회사 스핀헤드 및 이를 이용하는 기판처리방법
US20080060683A1 (en) * 2006-09-08 2008-03-13 Arvidson Aaron W Apparatus and methods for cleaning a wafer edge
KR101387711B1 (ko) * 2007-04-10 2014-04-23 에프엔에스테크 주식회사 평판디스플레이 유리기판 에칭장치
KR20090005489A (ko) * 2007-07-09 2009-01-14 삼성전자주식회사 반도체 습식 에천트 및 그를 이용한 배선 구조체의형성방법
JP4966116B2 (ja) * 2007-07-09 2012-07-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8734661B2 (en) 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
JP5036614B2 (ja) * 2008-04-08 2012-09-26 東京応化工業株式会社 基板用ステージ
JP2011040419A (ja) * 2008-05-22 2011-02-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法及びそのための装置
JP4848402B2 (ja) * 2008-08-20 2011-12-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR101017654B1 (ko) 2008-11-26 2011-02-25 세메스 주식회사 기판 척킹 부재, 이를 갖는 기판 처리 장치 및 이를 이용한기판 처리 방법
JP2010206056A (ja) * 2009-03-05 2010-09-16 Renesas Electronics Corp 半導体集積回路装置の製造方法
DE102009050845A1 (de) * 2009-10-19 2011-04-21 Gebr. Schmid Gmbh & Co. Verfahren und Vorrichtung zur Behandlung einer Substratoberfläche eines Substrats
US8324105B2 (en) * 2010-08-13 2012-12-04 Victory Gain Group Corporation Stacking method and stacking carrier
CN102140669B (zh) * 2011-03-17 2016-06-01 上海集成电路研发中心有限公司 硅片电镀铜后的清洗方法
US9421617B2 (en) 2011-06-22 2016-08-23 Tel Nexx, Inc. Substrate holder
US8967935B2 (en) 2011-07-06 2015-03-03 Tel Nexx, Inc. Substrate loader and unloader
CN103014708A (zh) * 2011-09-21 2013-04-03 沈阳黎明航空发动机(集团)有限责任公司 一种单晶叶片表面晶粒腐蚀方法
CN103084349A (zh) * 2011-11-03 2013-05-08 无锡华润上华科技有限公司 晶片清洗方法
CN103123904B (zh) * 2011-11-21 2015-11-25 无锡华润上华科技有限公司 一种测量硅片表面金属杂质的前处理方法
CN103128073A (zh) * 2011-12-01 2013-06-05 无锡华润上华科技有限公司 晶圆清洗方法、晶圆清洗装置以及晶圆
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP6084376B2 (ja) * 2012-06-19 2017-02-22 武蔵エンジニアリング株式会社 液体材料吐出装置の洗浄装置および洗浄方法
JP5586734B2 (ja) 2012-08-07 2014-09-10 東京エレクトロン株式会社 基板洗浄装置、基板洗浄システム、基板洗浄方法および記憶媒体
JP6054343B2 (ja) * 2012-08-07 2016-12-27 東京エレクトロン株式会社 基板洗浄装置、基板洗浄システム、基板洗浄方法および記憶媒体
CN103021831A (zh) * 2012-12-03 2013-04-03 天津中环领先材料技术有限公司 一种高少数载流子寿命单晶硅腐蚀片的加工方法
CN104078352B (zh) * 2013-03-27 2017-06-27 中芯国际集成电路制造(上海)有限公司 晶圆清洗方法及晶圆清洗装置
JP2015005660A (ja) * 2013-06-21 2015-01-08 東京エレクトロン株式会社 酸化タンタル膜の除去方法および除去装置
CN103346108A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 改善晶圆边缘光滑度的装置及方法
US20150050752A1 (en) * 2013-08-14 2015-02-19 Applied Materials, Inc. Methods for cleaning a wafer edge including a notch
US9412639B2 (en) * 2013-12-06 2016-08-09 Tel Fsi, Inc. Method of using separate wafer contacts during wafer processing
JP6600470B2 (ja) 2014-04-01 2019-10-30 株式会社荏原製作所 洗浄装置及び洗浄方法
CN111589752B (zh) * 2014-04-01 2023-02-03 株式会社荏原制作所 清洗装置
JP6341035B2 (ja) * 2014-09-25 2018-06-13 東京エレクトロン株式会社 基板液処理方法、基板液処理装置、及び記憶媒体
KR101621482B1 (ko) * 2014-09-30 2016-05-17 세메스 주식회사 기판 처리 장치 및 방법
JP6618334B2 (ja) * 2015-06-03 2019-12-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、膜形成ユニット、基板処理方法および膜形成方法
JP2017098367A (ja) * 2015-11-20 2017-06-01 東京エレクトロン株式会社 基板処理方法
US9768017B1 (en) * 2016-03-15 2017-09-19 United Microelectronics Corporation Method of epitaxial structure formation in a semiconductor
CN108699707B (zh) * 2016-03-29 2020-03-17 日本制铁株式会社 液体去除装置和液体去除方法
JP6815799B2 (ja) * 2016-09-13 2021-01-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
TW201828356A (zh) * 2016-10-26 2018-08-01 日商東京威力科創股份有限公司 液體處理方法及液體處理裝置
JP6386113B2 (ja) * 2017-02-07 2018-09-05 芝浦メカトロニクス株式会社 スピン処理装置
JP7037459B2 (ja) * 2018-09-10 2022-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
JP7241594B2 (ja) * 2019-04-22 2023-03-17 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20220016516A (ko) * 2019-07-05 2022-02-09 후지필름 가부시키가이샤 조성물, 키트, 기판의 처리 방법
JP7170608B2 (ja) * 2019-09-09 2022-11-14 三菱電機株式会社 ウエハクリーニング装置および半導体装置の製造方法
CN110571137A (zh) * 2019-09-27 2019-12-13 西安奕斯伟硅片技术有限公司 一种晶圆的处理方法和处理装置
CN111009484B (zh) * 2019-12-23 2023-01-13 西安奕斯伟材料科技有限公司 晶圆清洗装置及晶圆清洗方法
CN111229685B (zh) * 2020-01-08 2021-06-01 长江存储科技有限责任公司 一种集成电路铝焊盘晶体缺陷的去除方法
CN111463152B (zh) * 2020-04-17 2023-03-14 重庆芯洁科技有限公司 半导体衬底的高压水洗设备及其使用方法
FR3113182B1 (fr) * 2020-07-31 2022-08-12 Commissariat Energie Atomique Procédé d'assemblage de plaques par collage moléculaire
CN111863696A (zh) * 2020-08-05 2020-10-30 西安奕斯伟硅片技术有限公司 真空吸盘、真空吸附装置及其工作方法
CN112652530A (zh) * 2020-12-11 2021-04-13 联合微电子中心有限责任公司 一种提高斜面刻蚀良率的方法
CN112864013B (zh) * 2021-01-18 2023-10-03 长鑫存储技术有限公司 半导体器件处理方法
JP2023139604A (ja) * 2022-03-22 2023-10-04 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2023204017A1 (ja) * 2022-04-18 2023-10-26 東京エレクトロン株式会社 基板処理装置、および基板処理方法

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819350B2 (ja) * 1976-04-08 1983-04-18 富士写真フイルム株式会社 スピンコ−テイング方法
NL8403459A (nl) * 1984-11-13 1986-06-02 Philips Nv Werkwijze en inrichting voor het aanbrengen van een laag van fotogevoelig materiaal op een halfgeleiderschijf.
JPS6260225A (ja) * 1985-09-10 1987-03-16 Toshiba Ceramics Co Ltd シリコンウエハの洗浄方法
JPS6322665A (ja) 1986-03-05 1988-01-30 Hitachi Ltd サ−マル・ヘツドの製作方法
JPS62264626A (ja) 1986-05-12 1987-11-17 Nec Kyushu Ltd ウエツトエツチング装置
US4788994A (en) * 1986-08-13 1988-12-06 Dainippon Screen Mfg. Co. Wafer holding mechanism
JPS63193529A (ja) * 1987-02-06 1988-08-10 Toshiba Corp 半導体ウエハの洗浄乾燥装置
JPH0795540B2 (ja) 1988-04-11 1995-10-11 株式会社日立製作所 超音波洗浄スプレイノズルを用いた基板両面の洗浄方法及び洗浄装置
JPH06103687B2 (ja) * 1988-08-12 1994-12-14 大日本スクリーン製造株式会社 回転式表面処理方法および回転式表面処理における処理終点検出方法、ならびに回転式表面処理装置
US4857142A (en) 1988-09-22 1989-08-15 Fsi International, Inc. Method and apparatus for controlling simultaneous etching of front and back sides of wafers
JPH02130922A (ja) * 1988-11-11 1990-05-18 Toshiba Corp 半導体基板エッチング装置
JPH02197126A (ja) 1989-01-26 1990-08-03 Nec Kyushu Ltd 枚葉式半導体基板両面洗浄装置
JPH02309638A (ja) 1989-05-24 1990-12-25 Fujitsu Ltd ウエハーエッチング装置
US4976810A (en) * 1990-03-06 1990-12-11 Kabushiki Kaisha Toshiba Method of forming pattern and apparatus for implementing the same
US5204687A (en) 1990-07-19 1993-04-20 Galtronics Ltd. Electrical device and electrical transmitter-receiver particularly useful in a ct2 cordless telephone
JPH0821593B2 (ja) 1990-09-10 1996-03-04 富士通株式会社 半導体装置
DE4109955A1 (de) * 1991-03-26 1992-10-01 Siemens Ag Verfahren zum nasschemischen aetzen einer wolframrueckseitenbeschichtung auf einer halbleiterscheibe
JP2998259B2 (ja) 1991-04-09 2000-01-11 ソニー株式会社 ディスク保持装置及びそれを用いたディスク処理方法
JPH04340226A (ja) 1991-05-16 1992-11-26 Kyushu Electron Metal Co Ltd 半導体基板のエッチング方法とその装置
GB2257835B (en) 1991-07-13 1995-10-11 Technophone Ltd Retractable antenna
JPH0523530A (ja) 1991-07-17 1993-02-02 Abb Gadelius Kk ガス吸収方法および装置
JPH0590238A (ja) * 1991-09-27 1993-04-09 Dainippon Screen Mfg Co Ltd 回転式基板処理装置の基板回転保持具
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
JPH05226808A (ja) 1992-02-12 1993-09-03 Fujitsu Ltd パターン形成方法
JP3063046B2 (ja) 1992-05-19 2000-07-12 株式会社新川 板状部材の搬送装置
JPH06224170A (ja) 1993-01-26 1994-08-12 Matsushita Electron Corp 半導体ウェット装置
JP3277404B2 (ja) * 1993-03-31 2002-04-22 ソニー株式会社 基板洗浄方法及び基板洗浄装置
JP2991891B2 (ja) 1993-05-13 1999-12-20 東邦レーヨン株式会社 金属被覆炭素繊維チョップドストランド、その製造方法および繊維強化樹脂組成物
JPH0738316A (ja) 1993-07-26 1995-02-07 Harada Ind Co Ltd 携帯電話機用伸縮形アンテナ
JP2845738B2 (ja) * 1993-10-28 1999-01-13 大日本スクリーン製造株式会社 回転式基板処理装置の基板回転保持具
US5520205A (en) * 1994-07-01 1996-05-28 Texas Instruments Incorporated Apparatus for wafer cleaning with rotation
JPH0878378A (ja) 1994-09-08 1996-03-22 Toshiba Corp 半導体基板の表面処理方法
US5625433A (en) 1994-09-29 1997-04-29 Tokyo Electron Limited Apparatus and method for developing resist coated on a substrate
JP3180209B2 (ja) 1994-09-29 2001-06-25 東京エレクトロン株式会社 現像装置及び現像処理方法
KR100370728B1 (ko) 1994-10-27 2003-04-07 실리콘 밸리 그룹, 인크. 기판을균일하게코팅하는방법및장치
FI97499C (fi) 1995-04-07 1996-12-27 Nokia Mobile Phones Ltd Kaksitoiminen antenni
JPH08323303A (ja) 1995-06-02 1996-12-10 Toshiba Corp 洗浄処理装置
US5975098A (en) * 1995-12-21 1999-11-02 Dainippon Screen Mfg. Co., Ltd. Apparatus for and method of cleaning substrate
JP2692670B2 (ja) 1995-12-28 1997-12-17 日本電気株式会社 携帯無線機用アンテナ
JPH09213772A (ja) * 1996-01-30 1997-08-15 Dainippon Screen Mfg Co Ltd 基板保持装置
JPH09232410A (ja) * 1996-02-26 1997-09-05 Dainippon Screen Mfg Co Ltd 基板回転保持装置および回転式基板処理装置
JPH09254845A (ja) 1996-03-22 1997-09-30 Towa Kogyo Kk 自転車用荷かご
JPH09260331A (ja) 1996-03-26 1997-10-03 Nippon Steel Corp 洗浄装置
JPH09275087A (ja) 1996-04-05 1997-10-21 Sony Corp 半導体処理装置
JP3223109B2 (ja) 1996-04-26 2001-10-29 三洋電機株式会社 半導体装置の製造方法
US5861066A (en) 1996-05-01 1999-01-19 Ontrak Systems, Inc. Method and apparatus for cleaning edges of contaminated substrates
KR100282160B1 (ko) * 1996-05-07 2001-03-02 가야시마 고조 기판처리장치 및 처리방법
EP0814536A3 (de) 1996-06-20 1999-10-13 Kabushiki Kaisha Yokowo Antenne und Funkgerät mit einer derartigen Antenne
JPH1079334A (ja) 1996-09-03 1998-03-24 Sony Corp 半導体基板の塗布膜除去装置
JP3492107B2 (ja) * 1996-09-09 2004-02-03 大日本スクリーン製造株式会社 回転式現像装置
JPH1092912A (ja) * 1996-09-11 1998-04-10 Dainippon Screen Mfg Co Ltd 基板回転保持装置および回転式基板処理装置
KR100277522B1 (ko) * 1996-10-08 2001-01-15 이시다 아키라 기판처리장치
US6114254A (en) * 1996-10-15 2000-09-05 Micron Technology, Inc. Method for removing contaminants from a semiconductor wafer
JPH10135312A (ja) * 1996-10-28 1998-05-22 Dainippon Screen Mfg Co Ltd 基板回転保持装置および回転式基板処理装置
JPH10133531A (ja) 1996-10-31 1998-05-22 Tec Corp 画像形成装置
JP2954059B2 (ja) * 1997-01-09 1999-09-27 山形日本電気株式会社 エッジリンス機構
US5779816A (en) * 1997-01-30 1998-07-14 Trinh; Tieu T. Nozzle and system for use in wafer cleaning procedures
JPH10223593A (ja) 1997-02-07 1998-08-21 Sumiere S Ii Z Kk 枚葉式ウェハ洗浄装置
JP3745863B2 (ja) 1997-02-28 2006-02-15 芝浦メカトロニクス株式会社 ウエットエッチング処理方法およびその処理装置
US6701941B1 (en) * 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
JPH10321572A (ja) * 1997-05-15 1998-12-04 Toshiba Corp 半導体ウェーハの両面洗浄装置及び半導体ウェーハのポリッシング方法
US6115867A (en) * 1997-08-18 2000-09-12 Tokyo Electron Limited Apparatus for cleaning both sides of substrate
JP3788855B2 (ja) * 1997-09-11 2006-06-21 大日本スクリーン製造株式会社 基板処理ユニットおよびそれを用いた基板処理装置
JPH11102883A (ja) * 1997-09-29 1999-04-13 Shibaura Mechatronics Corp スピン処理装置
US6260562B1 (en) * 1997-10-20 2001-07-17 Dainippon Screen Mfg. Co., Ltd. Substrate cleaning apparatus and method
US6310578B1 (en) 1997-10-28 2001-10-30 Telefonaktiebolaget Lm Ericsson (Publ) Multiple band telescope type antenna for mobile phone
US5897379A (en) * 1997-12-19 1999-04-27 Sharp Microelectronics Technology, Inc. Low temperature system and method for CVD copper removal
TW452828B (en) * 1998-03-13 2001-09-01 Semitool Inc Micro-environment reactor for processing a microelectronic workpiece
JPH11274042A (ja) * 1998-03-24 1999-10-08 Dainippon Screen Mfg Co Ltd 基板処理装置
JP3499446B2 (ja) * 1998-08-17 2004-02-23 大日本スクリーン製造株式会社 基板処理装置
JP3559177B2 (ja) 1998-09-25 2004-08-25 大日本スクリーン製造株式会社 基板処理装置
US6156221A (en) * 1998-10-02 2000-12-05 International Business Machines Corporation Copper etching compositions, processes and products derived therefrom
US6202658B1 (en) * 1998-11-11 2001-03-20 Applied Materials, Inc. Method and apparatus for cleaning the edge of a thin disc
DE19854743A1 (de) * 1998-11-27 2000-06-08 Sez Semiconduct Equip Zubehoer Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
WO2001003165A1 (en) * 1999-07-01 2001-01-11 Lam Research Corporation Spin, rinse, and dry station with adjustable nozzle assembly for semiconductor wafer backside rinsing
US6516815B1 (en) * 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
US6299697B1 (en) * 1999-08-25 2001-10-09 Shibaura Mechatronics Corporation Method and apparatus for processing substrate
KR100726015B1 (ko) * 1999-10-06 2007-06-08 가부시키가이샤 에바라 세이사꾸쇼 기판세정방법 및 그 장치
JP3625264B2 (ja) * 1999-11-25 2005-03-02 大日本スクリーン製造株式会社 基板処理装置
JP4084293B2 (ja) * 2002-12-05 2008-04-30 株式会社アドヴァンスド・ディスプレイ・プロセス・エンジニアリング Ｆｐｄ製造装置
KR100513276B1 (ko) * 2003-05-23 2005-09-09 삼성전자주식회사 웨이퍼 고정 스핀 척

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014013591A1 (de) 2014-09-13 2016-03-17 Jörg Acker Verfahren zur Herstellung von Siliciumoberflächen mit niedriger Reflektivität

Also Published As

Publication number Publication date
EP1037261B1 (de) 2006-05-17
EP1037261A2 (de) 2000-09-20
DE60027946D1 (de) 2006-06-22
US20050257889A1 (en) 2005-11-24
CN1267904A (zh) 2000-09-27
US20040053508A1 (en) 2004-03-18
US8420549B2 (en) 2013-04-16
US7862658B2 (en) 2011-01-04
EP1037261A3 (de) 2002-11-06
CN1157767C (zh) 2004-07-14
TW561536B (en) 2003-11-11
US6683007B1 (en) 2004-01-27
JP2000269178A (ja) 2000-09-29
US6964724B2 (en) 2005-11-15
JP3395696B2 (ja) 2003-04-14
US20110130010A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
DE60027946T2 (de) Verfahren zum Ätzen und Reinigen und Vorrichtung dafür
DE60033084T2 (de) Vorrichtung und Verfahren zur Beschichtung einer Metallschicht auf die Oberfläche einer Keimschicht eines Halbleiterwafers
EP1952427B2 (de) Vorrichtung und verfahren für nasschemisches prozessieren flacher, dünner substrate im durchlaufverfahren
DE2621952C2 (de) Vorrichtung zum Entplattieren und Reinigen von Plättchen oder Substraten
DE60032654T2 (de) Vorrichtung zur Reinigung und Trocknung von Substraten
DE69736378T2 (de) Vorrichtung und Verfahren zur Reinigung von zu verarbeitenden Objekte
DE3523509C2 (de)
DE19723918A1 (de) Halbleiterwerkstück-Reinigungsvorrichtung
EP1372186A2 (de) Vorrichtung zur Flüssigkeitsbehandlung von scheibenförmigen Gegenständen
DE102007063202A1 (de) Verfahren und Vorrichtung zur Behandlung von Silizium-Wafern
DE10038219A1 (de) Reinigungseinrichtung, Reinigungssystem, Behandlungseinrichtung und Behandlungsverfahren
DE3815018A1 (de) Traegerreinigungs- und -trocknungsvorrichtung
DE4123711C2 (de) Verfahren zur Vermeidung der Bildung von Niederschlägen nach dem Beenden eines Plasma-Trockenätzens und Verfahren zum Plasma-Trockenätzen von Halbleiter-Substrat-Scheiben
DE102017212887A1 (de) Verfahren, Vorrichtung und Anlage zur Leiterplattenherstellung
DE3537584A1 (de) Verfahren zur verhinderung einer korrosion nach durchfuehrung einer aluminium-aetzung
DE102004039059B4 (de) Verfahren und Vorrichtung zum Reinigen von Halbleitersubsstraten
DE69833847T2 (de) Verfahren zum Entfernen von Teilchen und Flüssigkeit von der Oberfläche eines Substrats
DE102007027112B4 (de) Verfahren zur Reinigung, Trocknung und Hydrophilierung einer Halbleiterscheibe
DE212005000047U1 (de) System zum Dünnen eines Halbleiter-Werkstücks
DE69933025T2 (de) Reinigungsflüssigkeit und reinigungsverfahren für halbleiterbearbeitungsmaschinenkomponente
DE19851824C2 (de) CVD-Reaktor
WO2019145485A1 (de) Verfahren und vorrichtung zur behandlung von geätzten oberflächen eines halbleitersubstrats unter verwendung von ozonhaltigem medium
DE10118167A1 (de) Vorrichtung und Verfahren zur Reinigung von Halbleiterwafern
DE112010003101B4 (de) Verfahren zur Oberflächenbehandlung eines Wafers
DE10053911A1 (de) Substratbearbeitungsverfahren und eine Vorrichtung zum Bearbeiten von Substraten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1037261

Country of ref document: EP

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

R081 Change of applicant/patentee

Ref document number: 1037261

Country of ref document: EP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Ref document number: 1037261

Country of ref document: EP

Representative=s name: SPLANEMANN BARONETZKY KNITTER PATENTANWAELTE R, DE

Effective date: 20120828