DE60116612T2 - Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode - Google Patents

Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode Download PDF

Info

Publication number
DE60116612T2
DE60116612T2 DE60116612T DE60116612T DE60116612T2 DE 60116612 T2 DE60116612 T2 DE 60116612T2 DE 60116612 T DE60116612 T DE 60116612T DE 60116612 T DE60116612 T DE 60116612T DE 60116612 T2 DE60116612 T2 DE 60116612T2
Authority
DE
Germany
Prior art keywords
layer
zone
forming
zones
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60116612T
Other languages
English (en)
Other versions
DE60116612D1 (de
Inventor
Chong Koon Fremont SO
Fwu-Iuan Saratoga HSHIEH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Application granted granted Critical
Publication of DE60116612D1 publication Critical patent/DE60116612D1/de
Publication of DE60116612T2 publication Critical patent/DE60116612T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf mikroelektronische Schaltkreise und im Spezielleren auf ein Verfahren zur Herstellung von DMOS-Grabenvorrichtungen.
  • HINTERGRUND DER ERFINDUNG
  • Metalloxid-Halbleiterfeldeffekttransistorvorrichtungen (MOSFET-Vorrichtungen), die Graben-Gates verwenden, bieten einen niedrigen Einschaltwiderstand und werden oftmals für Schwachstromanwendungen eingesetzt. Bei einer Graben-MOSFET-Vorrichtung sind die Kanäle vertikal angeordnet, und nicht horizontal wie bei den meisten planaren Auslegungen. 1 zeigt eine Querschnittsansicht einer herkömmlichen, mit Graben versehenen MOSFET-Vorrichtung mit einer Einzelzelle, die mit der Bezugszahl 2 bezeichnet ist. Die MOSFET-Zelle 2 umfasst einen Graben 4, der mit leitfähigem Material 6 gefüllt ist, das durch eine dünne Schicht Isoliermaterial 10 von den Siliziumzonen 8 getrennt ist. Eine Körperzone 12 ist in einer Epitaxialschicht 18 diffundiert, und eine Quellenzone 14 ist wiederum in der Körperzone 12 diffundiert. Aufgrund des Einsatzes dieser beiden Diffusionsstufen wird ein Transistor dieser Art häufig als doppelt diffundierter Metalloxid-Halbleiterfeldeffekttransistor mit Grabengatter oder kurz als "Graben-DMOS" bezeichnet.
  • So wie sie angeordnet sind, bilden die leitenden und isolierenden Materialien 6 und 10 im Graben 4 das Gate 15 bzw. die Gate-Oxidschicht 16 des Graben-DMOS. Zusätzlich stellt die Länge L, gemessen ab der Quelle oder Source 14 der Epitaxialschicht 18, die Kanallänge L der Graben-DMOS-Zelle 2 dar. Die Epitaxialschicht 18 ist ein Teil der Senke oder des Drains 20 der Graben-DMOS-Zelle 2.
  • Wenn ein Potentialunterschied an den Körper 12 und das Gate 15 angelegt wird, werden Ladungen in der Körperzone 12 angrenzend an die Gate-Oxidschicht 16 kapazitiv induziert, was zur Entstehung des Kanals 21 der Graben-DMOS-Zelle 2 führt. Wird ein anderer Potentialunterschied an die Quelle 14 und die Senke 20 angelegt, fließt ein Strom durch den Kanal 21 von der Quelle 14 zur Senke 20, und der Graben-DMOS 2 wird als in einem Einschaltzustand befindlich bezeichnet.
  • Die vorstehend beschriebene DMOS-Vorrichtung hat eine ihr innewohnende hohe Schwellenspannung. Mit Bezug auf 1 wird die Schwellenspannung als Mindestpotentialunterschied zwischen dem Gate 15 und dem Körper 12 definiert, der notwendig ist, um den Kanal 21 in der Körperzone 12 zu schaffen. Die Schwellenspannung hängt von verschiedenartigen Faktoren, einschließlich der Dicke des Gate-Oxids 16 und der Störstellenkonzentration der Körperzone 12 ab.
  • Häufig wird die Dicke des Gate-Oxids 16 reduziert, um die Schwellenspannung zu senken. Unglücklicherweise schmälert dieser Lösungsansatz den endgültigen Produktionsertrag sowie die Zuverlässigkeit des Graben-DMOS ernsthaft. Wie beispielsweise aus 1 ersichtlich, ist, je dünner die Gate-Oxidschicht 16 ist, die Wahrscheinlichkeit umso höher, dass das leitende Material 6 die Halbleiterzonen 8 über einen Defekt in der Gate-Oxidschicht 16 kurzschließt. Überdies erhöht eine Abnahme bei der Oxiddicke die Gate-Ladung, wodurch die Schaltgeschwindigkeit gemindert wird.
  • Ein anderer Weg zum Reduzieren der Schwellenspannung besteht darin, die Störstellenkonzentration der Körperzone 12 zu senken. 2 zeigt das Diffusionsprofil einer Graben-DMOS-Zelle. Die x-Achse von 2 stellt den Abstand gemessen ab der ebenen Fläche 22 zur Quelle 14, der Körperzone 12 und der Senkenzone 20 von 1 dar. Zum Beispiel befindet sich die Quellenzone 14 zwischen x = 0 bis x = xjs. Entsprechend ist die Körperzone 12 zwischen x = xjs und x = xjb positioniert. Die Senkenzone 20 beginnt bei x = xjb und geht bis zum rechten Rand von 2 weiter. Die y-Achse von 2 entspricht der Störstellenkonzentration (Absolutwert) der verschiedenen Zonen.
  • Während normalen Betriebs werden die Senkenzone 20 und die Körperzone 12 in Sperrrichtung betrieben. In der Folge entsteht eine Sperrschicht, die durch eine wie in 1 gezeigte Sperrschicht 24 mit einer Sperrschichtdicke W gekennzeichnet ist. Wie im Stande der Technik hinlänglich bekannt ist, ist die Sperrschichtdicke W, die sich in diese Zone erstreckt, umso dicker, je schwächer die Störstellenkonzentration einer Zone ist. Wenn mit Rückbezug auf 1 die Körperzone 12 zu schwach dotiert ist, kann es sein, dass die Sperrschicht 24 die Quellenzone 14 während des Betriebs erreicht, was zu einem "Durchgreifeffekt" genannten unerwünschten Effekt führt. Während des Durchgreifeffekts fließt Strom direkt von der Quelle 14 zur Senke 20, ohne den Kanal 21 zu passieren, und es findet ein Durchschlag statt.
  • Wieder mit Bezug auf 2 entspricht der schraffierte Bereich unter der Störstellenkurve 30 von x = xjs bis x = xjb der Gesamtladung, die in der Körperzone 12 gespeichert ist. Die Schwellenspannung der Graben-DMOS-Zelle 2 kann dadurch gesenkt werden, dass die Störstellenkonzentration der Körperzone 12 reduziert wird, wie grafisch durch die niedriger liegende Kurve 26 (in 2 mit einer unterbrochenen Linie) gezeigt ist. Das Senken der Störstellenkonzentration in der Körperzone 12 führt jedoch zu einer Ausweitung der Sperrschicht 24 und erhöht die wie vorstehend beschriebene Wahrscheinlichkeit eines Durchgreifeffekts im Graben-DMOS 2.
  • Es wurden auch Versuche unternommen, die Quellenzone 14 bis in eine größere Tiefe zu diffundieren, wie in 2 durch eine weitere Kurve 28 in unterbrochener Linie gezeigt ist, die sich mit der Körperstörstellendiffusionskurve 30 schneidet, um einen neuen Quellenübergang zu bilden. Wie beim Senken der Störstellenkonzentration in der Körperzone 12 besteht der Zweck darin, die in der Körperzone 12 gespeicherte Gesamtladung zu reduzieren und somit die Schwellenspannung zu senken. Jedoch wird ein Durchgreifeffekt vor einem solchen Hintergrund wahrscheinlicher, weil die Strecke, die die Sperrschicht 24 bis zum Erreichen der Quellenzone zurücklegt, kürzer wird.
  • Noch ein anderer Lösungsweg wird im US-Patent Nr. 5,907,776 vorgestellt. In diesem Patent ist das in 3 durch eine unterbrochene Linie 30 dargestellte herkömmliche Dotiermittelprofil für die Körperzone abgeändert. Die y-Achse in 3, die analog zu derjenigen von 2 ist, entspricht der absoluten Störstellenkonzentration der verschiedenen Zonen des Halbleiteraufbaus 2. In 3 sind die Störstellenkonzentrationen der Quellenzone 14, Körperzone 12 und Senkenzone 20 durch die Kurven 64, 66 bzw. 68 dargestellt. Wieder befindet sich die Quellenzone 14 zwischen der ebenen Fläche (x = 0) und x = xjs, die Körperzone 12 ist zwischen x = xjs und x = xjb positioniert, und die Senkenzone 20 fängt bei x = xjb an. Es wäre festzuhalten, dass in 3 die überschüssige Störstellenkonzentration für die Körperstörstellenkurve 66 angrenzend an die Quellengrenze x = xjs bezüglich der herkömmlichen Störstellenkurve 30, die in unterbrochenen Linien dargestellt ist, abgeschnitten ist. Das Abflachen des Störstellenprofils bei der Kurve 66 angrenzend an die Quellen-/Körpergrenze x = xjs erfüllt mehrere Aufgaben. Erstens wird die Schwellenspannung aufgrund der reduzierten Störstellenkonzentration (und von daher der reduzierten Gesamtladung) in der Körperzone 12 wesentlich gesenkt. Darüber hinaus findet die Reduktion bei der Ladung fern von der Körper-/Senkengrenze x = xjb statt, wo die Sperrschicht 24 ihren Ausgang nimmt und sich erstreckt. Im Ergebnis besteht praktisch keine Gefährdung der Störstellenkonzentration in der Masse der Körperzone 12 soweit die Körperzone betroffen ist, und die Senkung der Störstellenkonzentration hat wenig Auswirkung auf einen Durchgreifeffekt.
  • Das US-Patent Nr. 5,907,776 lehrt, dass die abgeschnittene Körperdiffusionskurve 66 von 3 durch einen Körperzonenausgleich geschaffen ist, der vorzugsweise auf aufeinanderfolgende Implantationsschritte hinausläuft. Siehe Spalte 5, Zeile 48 bis Spalte 6, Zeile 13 und Spalte 7, Zeilen 39–56. Ein Material der P-Art, wie Bor, ist bevorzugt, weil es weniger Implantationsenergie erforderlich macht als andere Entsprechungen der N-Art. Ein Ausgleich mit einer Störstelle der P-Art bedeutet, dass die Körperzone von der N-Art, und von daher der Transistor von der Sorte P-N-P sein muss. Ein N-P-N-Aufbau (d.h. eine N-Kanalvorrichtung) ist häufig jedoch wünschenswerter als ein P-N-P-Aufbau (d.h. eine P-Kanalvorrichtung), weil solche Strukturen aufgrund höherer Elektronenbeweglichkeit eine bessere Strombelastbarkeit haben. Ein Ausgleich einer Körperzone der P-Art mit einem Dotiermittel der N-Art macht jedoch einen oder mehrere energiezehrende Implantationsschritte notwendig. Beispielsweise benötigt mit Bezug auf 6 des US-Patents Nr. 5,907,776 eine Eindringtiefe von 0,3 Mikrometer (die in diesem Patent als Beispiel dargestellt ist) eine Implantationsenergie von 83 eV, wenn Bor von der P-Art als Implantationsart verwendet wird. Für dieselbe Eindringtiefe benötigen die Doteriermittel der N-Art, Phosphor und Arsen, Implantationsenergien von 200 eV und darüber. Unglücklicherweise liegen solche Energien jenseits der Grenzen vieler Fertigungsgießereien.
  • Von besonderer Bedeutung für diese Anmeldung ist die im US-Patent Nr. 5,072,266 offenbarte Arbeit, die einen optimierten Silizium-DMOS-Aufbau diskutiert. Darin wird das Problem eines Lawinendurchbruchs im Halbleiter als Ergebnis scharfkantig ausgebildeter Grabenwände, insbesondere der Ecken und Winkel, die zwischen der Grabenbasis und Seitenwänden entstehen, erläutert. Das US-Patent Nr. 5,072,266 offenbart, wie das Aufwachsen einer Siliziumoxid-Opferschicht über der Fläche der Struktur, welche die Seitenwände und die Basis des Grabens umfasst, gefolgt von einem Abtragen der Opferschicht durch Nassätzen, die Ecken und Winkel des Grabens abrundet. Es wird gezeigt, dass dieses Abrunden der Grabenecken und -winkel das örtliche elektrische Feld reduziert, was wiederum die Wahrscheinlichkeit eines Lawinendurchbruchs mindert. Darüber hinaus werden die Auswirkungen von Siliziumoxidation auf Siliziumstörstellen erörtert, siehe 3 des US-Patents Nr. 5,072,266, wobei die Wanderung von Störstellen der N-Art vorzugsweise in das Silizium, und Störstellen der P-Art vorzugsweise in das Siliziumoxid offenbart wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Vorstehende und weitere Mängel aus dem Stand der Technik werden durch das Verfahren der vorliegende Erfindung überwunden.
  • Ein Herstellungsverfahren nach der vorliegenden Erfindung ist in Anspruch 1 dargelegt. Spezielle Ausführungsformen sind in den anhängigen Ansprüchen definiert.
  • Nach einer Ausführungsform der Erfindung wird ein Verfahren zur Herstellung eines Graben-DMOS-Transistors oder mehrerer Graben-DMOS-Transistoren bereitgestellt. In dieser Ausführungsform wird ein Substrat mit einer ersten Leitfähigkeitsart bereitgestellt, und über dem Substrat eine Epitaxialschicht der ersten Leitfähigkeitsart ausgebildet, die vorzugsweise eine niedrigere Majoritätsträgerkonzentration hat als das Substrat. Das Substrat und die Epitaxialschicht haben vorzugsweise eine Leitfähigkeit der N-Art und bestehen vorzugsweise aus Silizium.
  • Eine Zone einer zweiten Leitfähigkeitsart wird dann in einem oberen Abschnitt der Epitaxialschicht ausgebildet, und mehrere Gräben werden in der Epitaxialschicht ausgebildet, um eine oder mehrere Körperzone/n in der Zone der zweiten Leitfähigkeitsart zu bilden. Vorzugsweise umfasst der Schritt des Ausbildens der Zone der zweiten Leitfähigkeitsart das Implantieren und Diffundieren eines Dotiermittels in die bzw. in der Epitaxialschicht, und der Schritt des Ausbildens der Gräben umfasst das Ausbilden einer strukturierten Maskierungsschicht über der Epitaxialschicht und des Ätzens der Gräben durch die Maskierungsschicht hindurch. Bei der zweiten Leitfähigkeitsart handelt es sich vorzugsweise um die Leitfähigkeitsart der P-Art, die noch bevorzugter von einem Bor-Dotiermittel bereitgestellt wird.
  • Eine erste Isolierschicht, die die Gräben auskleidet, wird anschließend ausgebildet und eine leitende Zone in den Gräben angrenzend an die erste, die Gräben auskleidende Isolierschicht vorgesehen. Bei der ersten Isolierschicht handelt es sich vorzugsweise um eine Oxidschicht, und sie wird vorzugsweise durch Trockenoxidation ausgebildet. Die leitende Zone ist vorzugsweise eine polykristalline Siliziumzone, und sie wird vorzugsweise dadurch ausgebildet, dass eine Schicht polykristallinen Siliziums abgeschieden und diese dann durch Ätzen abgetragen wird.
  • Die Majoritätsträgerkonzentration in der einen oder den mehreren Körperzone/n wird modifiziert, indem ein Teil der ersten Isolierschicht entlang oberer Seitenwandabschnitte der Gräben vorzugsweise durch Nassätzen entfernt wird, so dass nur obere Abschnitte der Körperzone entlang der Grabenseitenwände bloßliegen. Eine Oxidschicht wird dann durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen ausgebildet, was zu Zonen verminderter Majoritätsträgerkonzentration in den Körperzonen an deren oberen Abschnitten angrenzend an die Oxidschicht führt. Bei diesem Oxid-Ausbildungsschritt kann es sich beispielsweise um Trockenoxidation bei einer Temperatur im Bereich von 900 bis 1100°C, bevorzugter 900 bis 950°C handeln. Alternativ kann die Oxidschicht in Dampf bei einer Temperatur im Bereich von 900 bis 1100°C, bevorzugter 900 bis 950°C ausgebildet werden.
  • Mehrere Quellenzonen der ersten Leitfähigkeitsart werden in den oberen Abschnitten der Körperzonen angrenzend an die Gräben so ausgebildet, dass die Quellenzonen an die Zonen verminderter Majoritätsträgerkonzentration in den Körperzellen angrenzen. Die Quellenzonen werden vorzugsweise dadurch ausgebildet, dass eine strukturierte Maskierungsschicht vorgesehen wird und ein Dotiermittel in die Körperzonen implantiert und darin diffundiert wird.
  • Ein Vorteil der vorliegenden Erfindung ist, dass eine niedrige Schwellenspannung hergestellt werden kann, ohne dass dabei auf eine dünnere Gate-Oxidschicht zurückgegriffen wird (was den Ertrag und die Schaltgeschwindigkeit senken würde), und ohne die Wahrscheinlichkeit eines Durchgreifeffekts wesentlich zu erhöhen.
  • Ein weiterer, damit verbundener Vorteil ist, dass die Oxiddicke und von daher die Schaltgeschwindigkeit und der Ertrag maximiert werden können, während gleichzeitig eine angemessen niedrige Schwellenspannung beibehalten bleibt.
  • Noch ein weiterer Vorteil besteht darin, dass ein wünschenswertes Störstellenprofil in den Körperzonen erzielt werden kann, ohne dass dabei auf hohe Implantationsenergien oder einen P-N-P-Aufbau zurückgegriffen werden müsste.
  • Diese und weitere Ausführungsformen und Vorteile werden dem durchschnittlichen Fachmann auf dem Gebiet bei der Durchsicht der ausführlichen Beschreibung und den Ansprüchen, die folgen, sofort klar werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht einer herkömmlichen Graben-DMOS-Vorrichtung.
  • 2 ist ein Diffusionsprofil für die Graben-DMOS-Vorrichtung von 1, das die Störstellenkonzentrationen der verschiedenen Zonen darstellt.
  • 3 ist ein weiteres Diffusionsprofil für die Graben-DMOS-Vorrichtung von 1, das die Störstellenkonzentrationen der verschiedenen Zonen darstellt.
  • Die 4A bis 4F sind Schnittansichten, die ein Verfahren zur Herstellung eines Graben-DMOS nach einer Ausführungsform der Erfindung darstellen.
  • 5 stellt ungefähre Dotierprofile bei einem bordotierten Siliziummaterial nach der Ausbildung eines Oberflächenoxids in Trockensauerstoff bei 900°C dar.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird nachstehend nun ausführlicher mit Bezug auf die beigefügten Zeichnungen beschrieben, worin bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die Erfindung lässt sich jedoch in verschiedenen Formen konkretisieren, die im Rahmen der beigefügten Ansprüche liegen, und sollten nicht auf die hier dargelegten Ausführungsformen beschränkt aufgefasst werden.
  • Nunmehr ist mit Bezug auf 4A eine N-dotierte Epitaxialschicht 202 auf einem N+-dotierten Substrat 200 aufgewachsen. Beispielsweise kann die Epitaxialschicht 202 5,5 μm (Mikrometer) dick sein und eine Dotiermittelkonzentration von 3,4 × 10–6 cm–3 für eine 30 V-taugliche Graben-DMOS-Vorrichtung haben. Als Nächstes werden P-Körperzonen 204 durch Implantations-, Diffusions- und Grabenausbildungsprozesse in der Epitaxialschicht 202 ausgebildet. Beispielsweise kann die Epitaxialschicht 202 mit Bor bei 50 keV mit einer Dosierung von 6 × 10–3 cm–3 implantiert werden, gefolgt von einer Diffusion bei 1100°C. Eine (nicht gezeigte) strukturierte Maskierungsschicht wird dann bereitgestellt und Gräben 207 durch Öffnungen in der strukturierten Maskierungsschicht hindurch ausgebildet. Die Gräben 207 werden vorzugsweise durch Trockenätzung durch die Öffnungen in der Maskierungsschicht hindurch über reaktives Ionenätzen zum Beispiel bis in eine Tiefe hergestellt, die im Bereich von 1,0 bis 2,0 μm (Mikrometer) liegt, wodurch eigenständige P-Körperzonen 204 entstehen. Die strukturierte Maskierungsschicht wird dann entfernt und eine Oxidschicht 206 über der Oberfläche des gesamten Aufbaus, typischerweise durch Trockenoxidation ausgebildet. Eine Oxiddicke im Bereich von 30 bis 70 nm (300 bis 700 Angström) ist typisch für die Schicht 206. Der sich ergebende Aufbau ist in 4A gezeigt.
  • Die Oberfläche des Aufbaus wird dann unter Verwendung von auf diesem Gebiet bekannten Verfahren wie CVD mit einer Polysiliziumschicht (d.h. einer polykristallinen Siliziumschicht) bedeckt (und die Gräben damit gefüllt). Das Polysilizium wird beispielsweise auf die N-Art dotiert, um seinen spezifischen Widerstand zu senken, typischerweise auf die Größenordnung von 20 Ω/sq zu senken. Eine Dotierung der N-Art kann beispielsweise während der CVD mit Phosphorchlorid oder durch Einpflanzen von Arsen oder Phosphor durchgeführt werden. Die Polysiliziumschicht wird dann beispielsweise durch reaktives Ionenätzen abgetragen, um ihre Dicke in den Gräben zu optimieren und Teile der Oxidschicht 206, wie in 4B gezeigt, bloßzulegen. Aufgrund von Belangen der Ätzgleichmäßigkeit wird die Polysiliziumschicht etwas überätzt, und die so entstehenden Polysilizium-Gatezonen 210 haben typischerweise Oberflächen, die sich 0,1 bis 0,2 μm (Mikrometer) unter den angrenzenden Oberflächen der P-Körperzone 204 befinden (als Distanz "d" in 4B gezeigt).
  • Allgemein wird an diesem Punkt bei der Ausbildung des Graben-DMOS die Oxidschicht 206 auf eine gezielte Dicke nassgeätzt, um ein Implantatoxid zu bilden. Das Implantatoxid verhindert Implantatkanalbildungseffekte, Implantatbeschädigung und Schwermetallverunreinigung während der anschließenden Ausbildung der Quellenzonen (siehe unten).
  • Hingegen und entsprechend einer Ausführungsform der vorliegenden Erfindung wird die Oxidschicht 206 einer kräftigeren Ätzbehandlung unterzogen, indem beispielsweise die Zeit des Nassätzens erhöht wird. Dadurch wird die Oxidschicht 206 bis zu einem Punkt unter der Oberfläche der Polysilizium-Gatezonen 210 abgeätzt, wodurch eigenständige Gate-Oxidzonen 206g entstehen, wie in 4C gezeigt ist. Als ein Ergebnis dieses Schritts wird ein Teil der Oxidschicht 206 entlang der oberen Seitenwände der Gräben entfernt, wodurch obere Seitenwandabschnitte 204a sowie Oberflächenabschnitte 204b der P-Körperzonen 204 freigelegt werden.
  • Als Nächstes lässt man, wie in 4D zu sehen, eine Fülloxidschicht 209 über den bloßliegenden Flächen 204a, 204b der in 4C gezeigten P-Körperzonen 204 aufwachsen. Dieser Schritt erfüllt mehrere Aufgaben. Zum Beispiels wirkt die Fülloxidschicht wie im herkömmlichen Prozess als Implantatoxid, das Implantatkanalbildungseffekte, eine Implantatbeschädigung und Schwermetallverunreinigung während der anschließenden Ausbildung der Quellenzonen verhindert.
  • Darüber hinaus bewirkt der Schritt des Aufwachsens der Fülloxidschicht 209 eine Neuverteilung von Dotiermittel, in diesem Falle Bor, zwischen der P-Körperzone 204 und der Fülloxidschicht 209 so wie sie sich gebildet hat.
  • Das Ausmaß der Borneuverteilung wird durch Bedingungen der Oxidausbildung beeinflusst. Beispielsweise wirken sich sowohl die Oxidaufwachstemperatur als auch die Oxidaufwachsbedingungen (z.B. Trocken- oder Dampfoxidation) auf das Borkonzentrationsprofil aus.
  • Es ist bekannt, dass sich Boratome während den Oxidationsprozessschritten neu verteilen. Ohne an diese Theorie gebunden sein zu wollen, wurde beobachtet, dass diese Neuverteilung auf drei gleichzeitig stattfindende Wirkungen zurückzuführen ist:
    • (1) den Dotiermittel-Entmischungskoeffizienten m, wobei
      Figure 00100001
    • (2) das Verhältnis der Diffusionskoeffizienten des Dotiermittels in Silizium und in Oxid, oder
      Figure 00100002
      und
    • (3) das Verhältnis der parabolischen Oxidationsratenkonstante B und der Wurzel des Diffusionskoeffizienten des Dotiermittels in Silizium, oder
      Figure 00100003
  • 5 stellt ungefähre Dotierprofile bei einem bordotierten Siliziummaterial nach der Ausbildung eines Oberflächenoxids in Trockensauerstoff bei 900°C dar. In 5 entspricht die Oxidzone der linken Seite der Grafik zwischen x = 0 (der Oxidfläche) und xi (der Grenzfläche Oxid/Silizium). Die Siliziumzone entspricht der rechten Seite von 5 im dem Bereich jenseits von xi. Vor der Oxidation war das Silizium mit einer Massenkonzentration Cb gleichmäßig dotiert. Nach der Oxidation bleibt die Masse der Silizium zone auf der rechten Seite von 5 auf diesem Pegel. Je näher man jedoch an die Grenzfläche kommt, umso mehr nimmt die Dotiermittelkonzentration im Silizium ab. In diesem Fall beträgt die Konzentration von Bor an der Siliziumgrenzfläche ca. 20% der Konzentration von Bor in der Masse Cb. (Zum Vergleich beträgt die Konzentration von Bor in der Oxidschicht an der Grenzfläche ca. 60% von Cb.)
  • Die nachstehende Tabelle enthält das Verhältnis der Borkonzentration in Silizium an der Grenzfläche (Ci) zur Borkonzentration in der Siliziummasse (Cb) nach der Oxidation einer Siliziumschicht mit der Ausgangskonzentration Cb. Wie zuvor in Verbindung mit 5 festgestellt wurde, beträgt dieses Verhältnis in etwa 0,2 (20%), wenn Silizium bei 900°C in Trockensauerstoff oxidiert wird. Dieses Verhältnis und einige andere Verhältnisse sind in der folgenden Tabelle wiedergegeben. Aus dieser Tabelle ist festzustellen, dass eine größere Neuverteilung an der Grenzfläche bei niedrigeren Temperaturen und bei Dampfoxidation auftritt.
  • Figure 00110001
  • Zusätzliche Information zu diesem Thema findet sich z.B. in Semiconductor Technology Handbook, S. 4.1 ff., Technology Associates (1985).
  • Wie aus dem Vorstehenden ersichtlich ist, wird durch das Aufwachsen der Fülloxidschicht 209 auf den bloßliegenden Flächen 204a, 204b des oberen Abschnitts der P-Körperzone 204 (siehe 4C und 4D) die Borkonzentration in der P-Körperzone 204 an der Grenzfläche des Oxids 209 gesenkt.
  • Anschließend wird, wie aus 4D ersichtlich ist, eine strukturierte Maskierungsschicht 211 vorgesehen, die Quellenzonen 212 festlegt. Die Quellenzonen 212 werden typischerweise über einen Implantations- und Diffusionsprozess in den oberen Abschnitten der P-Körperzonen 204 ausgebildet. Beispielsweise kann den Quellenzonen 212 Arsen bei 120 keV bis zu einer Konzentration im Bereich von 5 × 10–5 bis 1 × 10–6 cm–3 implantiert werden. Der sich ergebende Aufbau ist in 4D gezeigt. Wie aus 4D ersichtlich ist, bleibt nach dem Implantieren der Quellenzonen 212 ein Teil der P-Körperzone 204 angrenzend an die Fülloxidschicht 209, die ausgebildet wurde, übrig (und von daher ist die Borkonzentration an der Oxidgrenzfläche abgereichert).
  • 4E zeigt den Aufbau von 4D, nachdem das Quellendotiermittel beispielsweise bis zu einer Tiefe von ca. 0,35 μm (Mikrometer) diffundiert wurde, wodurch die Tiefe der Quellenzonen 212 erhöht wird. Dieser Schritt bewirkt, dass die Dicke der Fülloxidschicht 209 erhöht wird, und bildet eine Oxidschicht 215 auf den Polysilizium-Gatezonen 210. Die Punkte, an denen das Gate-Oxid 206g am nun verdickten Fülloxid 209 anstößt, sind in 4E durch die unterbrochenen Linien gezeigt. Selbst nach diesem Diffusionsschritt bleibt ein Teil der P-Körperzone 204 übrig, die während ihrer Ausbildung an die Fülloxidschicht 209 angrenzte (und somit während des Ausbildungsprozesses der Fülloxidschicht eine Neuverteilung des Bordotiermittels durchmachte). Folglich besteht, da die Oxidgrenzfläche in diesem Teil der P-Körperzone 204 näher kommt, eine Abnahme bei der Borkonzentration im Verhältnis zu der Konzentration, die vor dem Aufwachsen der Fülloxidschicht vorhanden war. Dies entspricht einer Abnahme der Borkonzentration in den Kanalzonen unmittelbar angrenzend an die Quellenzonen 212.
  • Diese Dotiermittelneuverteilung wird sichtbar, wenn man das Dotiermittelkonzentrationsprofil entlang der Linie x'-x' in 4E untersucht, welches in etwa dem in 3 gezeigten entspricht, ohne dass dabei von hohen Implantationsenergien oder einem P-N-P-Aufbau Gebrauch gemacht würde. Insbesondere hat die N+-Quellenzone 212 ein Dotiermittelprofil wie das der Zone zwischen x = 0 und x = xjs in 3; die P-Körperzone 204 hat ein Dotiermittelprofil wie das der Zone zwischen x = xjs und x = xjb in 3; und die N-dotierte Epitaxialschicht 202 hat ein Dotiermittelprofil wie das der Zone jenseits von x = xjb in 3. Von daher wird die Dotiermittelkonzentration in der N+-Quellenzone 212 näherungsweise durch die Kurve 64 dargestellt, die Dotiermittelkonzentration in der P-Körperzone 204 wird näherungsweise durch die Kurve 66 dargestellt, und die Dotiermittelkonzentration in der N-dotierten Epitaxialschicht 202 wird näherungsweise durch die Kurve 68 von 3 dargestellt. Wie vorstehend erläutert, wird durch das Aufwachsen der Fülloxidschicht 209 angrenzend an den oberen Abschnitt der P-Körper zone 204 die Konzentration von Bor in der P-Körperzone 204 an der Oxidgrenzfläche gemindert. Diese Zone geminderter Borkonzentration entspricht der linken Seite der Kurve 66. Die Kurve 30, die als unterbrochene Linie gezeigt ist, entspricht dem ungefähren Dotiermittelprofil, das ohne einen Rückätzschritt für das Gate-Oxid 206g und ohne die Ausbildung der Fülloxidschicht 209 vorhanden gewesen wäre.
  • Noch dazu kann durch das Verfahren der vorliegenden Erfindung ein wünschenswertes Dotiermittelprofil wie das im US-Patent Nr. 5,907,776 erörterte in der P-Körperzone hergestellt werden, ohne von hohen Implantationsenergien oder einem P-N-P-Aufbau Gebrauch machen zu müssen. Wie zuvor festgestellt, ist ein solches Dotiermittelprofil insofern von Vorteil, als eine niedrige Schwellenspannung hergestellt werden kann, ohne dass dabei auf eine dünnere Gate-Oxidschicht zurückgegriffen wird (die den Ertrag und die Schaltgeschwindigkeit senken würde), und ohne die Wahrscheinlichkeit eines Durchgreifeffekts wesentlich zu erhöhen. Insbesondere fanden die vorliegenden Erfinder heraus, dass durch das Aufwachsen der Fülloxidschicht 209 auf eine Dicke von ca. 20 nm (200 Angström) bei 900°C in Trockensauerstoff, eine Abnahme von 0,4 V bei der Schwellenspannung für eine 30 V-taugliche Vorrichtung ohne eine wesentliche Einbuße bei der Schaltgeschwindigkeit oder der Durchschlagfestigkeit erzielt werden kann.
  • Nachdem eine Quellendiffusion stattgefunden hat, wird die Vorrichtung von 4E unter Verwendung herkömmlicher Prozessschritte fertiggestellt. Beispielsweise kann eine BPSG-Schicht (Bor-Phosphorsilikatglasschicht) beispielsweise durch PECVD über dem gesamten Aufbau ausgebildet und mit eine strukturierten Fotolackschicht versehen werden. Der Aufbau kann dann abgeätzt werden, typischerweise durch reaktives Ionenätzen, das die BPSG- und Oxidschichten auf zumindest einem Teil jeder Quellezone 212 entfernt, während Zonen der BPSG-Schicht 214, Oxidschicht 209 und Oxidschicht 215 über den Polysilizium-Gatezonen 210 zurückbleiben (und somit sicherstellen, dass die Gate-Zonenisoliert sind). Die Fotolackschicht wird dann entfernt und der Aufbau mit einer Metallkontaktschicht 216 versehen, welche die Quellenzonen 212 kontaktiert. Ein Metallkontakt 218 wird auch typischerweise im Zusammenhang mit dem Substrat 200 vorgesehen. Der sich ergebende Aufbau ist in 4F gezeigt.
  • Obwohl hier speziell verschiedene Ausführungsformen dargestellt und beschrieben sind, ist klar, dass Abwandlungen und Abänderungen an der vorliegenden Erfindung im Rahmen der wie in den beigefügten Ansprüchen definierten Erfindung möglich sind.

Claims (17)

  1. Verfahren zur Herstellung eines DMOS-Grabentransistors, das Folgendes umfasst: Bereitstellen in einer Halbleiterzone (200, 202) einer ersten Leitfähigkeitsart einer Körperzone oder mehrerer Körperzonen (204) einer zweiten Leitfähigkeitsart angrenzend an einen Graben oder mehrere Gräben (207); Ausbilden einer ersten Isolierschicht (206), die den einen Graben oder die mehreren Gräben (207) auskleidet; Entfernen eines Teils der ersten Isolierschicht (206) entlang oberer Seitenwandabschnitte (204a) der Gräben, so dass nur obere Abschnitte der Körperzonen (204) entlang der Grabenseitenwände bloßliegen; und Ausbilden einer Oxidschicht (209), indem zumindest die bloßliegenden oberen Abschnitte der Körperzonen (204) oxidiert werden, wobei der Schritt des Ausbildens der Oxidschicht (209) zur Ausbildung von Zonen verminderter Störstellenkonzentration in der Körperzone (204) an deren oberen Abschnitten angrenzend an die Oxidschicht (209) führt.
  2. Verfahren nach Anspruch 1, darüber hinaus die folgenden Schritte umfassend: Bereitstellen einer leitfähigen Zone (210) in den Gräben (207) angrenzend an die erste Isolierschicht (206), die die Gräben (207) auskleidet; Ausbilden mehrerer Quellenzonen (212) in den oberen Abschnitten der Körperzonen (204) angrenzend an die Gräben (207), wobei die Quellenzonen (212) an die Zonen verminderter Störstellenkonzentration der Körperzonen (204) angrenzen, und wobei die Schritte des Bereitstellens einer Körperzone oder mehrerer Körperzonen (204) die folgenden Schritte umfassen: Bereitstellen eines Substrats (200) der ersten Leitfähigkeitsart; Ausbilden einer Epitaxialschicht (202) der ersten Leitfähigkeitsart über dem Substrat (200), wobei die Epitaxialschicht (202) eine geringere Störstellenkonzentration der ersten Leitfähigkeitsart besitzt als das Substrat (200); Ausbilden einer Zone (204) der zweiten Leitfähigkeitsart in einem oberen Abschnitt der Epitaxialschicht (202); Ausbilden mehrerer Gräben (207) in der Epitaxialschicht (202, 204), wobei die Gräben (207) die eine Körperzone oder die mehreren Körperzonen (204) in der Zone der zweiten Leitfähigkeitsart bilden.
  3. Verfahren nach Anspruch 2, wobei es sich bei dem Substrat (200) um ein Siliziumsubstrat und bei der Epitaxialschicht (202) um eine Siliziumschicht handelt.
  4. Verfahren nach Anspruch 2, wobei der Schritt des Ausbildens der Zone (204) der zweiten Leitfähigkeitsart umfasst, eine Dotiersubstanz in die Epitaxialschicht (202) zu implantieren und darin zu zerstreuen.
  5. Verfahren nach Anspruch 2, wobei der Schritt des Ausbildens der Gräben (207) den Schritt des Ausbildens einer strukturierten Maskierungsschicht über der Epitaxialschicht und des Ätzens der Gräben (207) durch die Maskierungsschicht umfasst.
  6. Verfahren nach einem der Ansprüche 1 oder 2, wobei es sich bei der ersten Isolierschicht (206) um eine Oxidschicht handelt.
  7. Verfahren nach einem der Ansprüche 1, 2 oder 6, wobei der Schritt des Ausbildens der ersten Isolierschicht (206) das Bereitstellen einer Oxidschicht durch Trockenoxidation umfasst.
  8. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Schritt des Entfernens eines Teils der ersten Isolierschicht (206) entlang oberer Seitenwandabschnitte (204a) der Gräben (207) durch Nassätzen erfolgt.
  9. Verfahren nach Anspruch 2, wobei es sich bei der leitfähigen Zone (210) um eine polykristalline Siliziumzone handelt.
  10. Verfahren nach einem der Ansprüche 2 oder 9, wobei der Schritt des Bereitstellens einer leitfähigen Zone (210) in den Gräben (207) das Auftragen einer Schicht polykristallinen Siliziums und anschließendes Ätzen der polykristallinen Siliziumschicht umfasst.
  11. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Schritt des Ausbildens einer Oxidschicht (209) durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen (204) eine Trockenoxidation bei einer Temperatur von 900 bis 1100°C umfasst.
  12. Verfahren nach Anspruch 11, wobei die Temperatur 900 bis 950°C beträgt.
  13. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Schritt des Ausbildens einer Oxidschicht (209) durch Oxidieren zumindest der bloßliegenden oberen Abschnitte der Körperzonen (204) eine Oxidation in Dampf bei einer Temperatur von 900 bis 1100°C umfasst.
  14. Verfahren nach Anspruch 13, wobei die Temperatur 900 bis 950°C beträgt.
  15. Verfahren nach Anspruch 2, wobei der Schritt des Ausbildens mehrerer Quellenzonen (212) die Schritte des Ausbildens einer strukturierten Maskierungs schicht (211) und des Implantierens und Zerstreuens einer Dotiersubstanz in die Körperzonen (204) umfasst.
  16. Verfahren nach Anspruch 2, wobei es sich bei der ersten Leitfähigkeitsart (202) um eine N-Leitfähigkeitsart und bei der zweiten Leitfähigkeitsart (204) um eine P-Leitfähigkeitsart handelt.
  17. Verfahren nach Anspruch 2, wobei die Körperzone (204) mit Bor dotiert wird.
DE60116612T 2000-03-31 2001-03-16 Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode Expired - Fee Related DE60116612T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/540,856 US6376315B1 (en) 2000-03-31 2000-03-31 Method of forming a trench DMOS having reduced threshold voltage
US540856 2000-03-31
PCT/US2001/008496 WO2001075960A2 (en) 2000-03-31 2001-03-16 Method of making a trench gate dmos transistor

Publications (2)

Publication Number Publication Date
DE60116612D1 DE60116612D1 (de) 2006-04-06
DE60116612T2 true DE60116612T2 (de) 2006-08-17

Family

ID=24157215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60116612T Expired - Fee Related DE60116612T2 (de) 2000-03-31 2001-03-16 Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode

Country Status (9)

Country Link
US (1) US6376315B1 (de)
EP (1) EP1269530B1 (de)
JP (1) JP4907828B2 (de)
KR (1) KR20020086726A (de)
CN (1) CN1227722C (de)
AU (1) AU4749701A (de)
DE (1) DE60116612T2 (de)
TW (1) TW476136B (de)
WO (1) WO2001075960A2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391699B1 (en) * 2000-06-05 2002-05-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
GB0022149D0 (en) * 2000-09-09 2000-10-25 Zetex Plc Implantation method
DE10129958B4 (de) * 2001-06-21 2006-07-13 Infineon Technologies Ag Speicherzellenanordnung und Herstellungsverfahren
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10345345A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7372088B2 (en) * 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
CN100539184C (zh) * 2004-02-16 2009-09-09 富士电机电子技术株式会社 双方向元件及其制造方法、半导体装置
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7504303B2 (en) * 2005-05-26 2009-03-17 Fairchild Semiconductor Corporation Trench-gate field effect transistors and methods of forming the same
AT504290A2 (de) 2005-06-10 2008-04-15 Fairchild Semiconductor Feldeffekttransistor mit ladungsgleichgewicht
US7488647B1 (en) 2005-08-11 2009-02-10 National Semiconductor Corporation System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
KR100832718B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 트랜치 게이트 모스 소자 및 그 제조 방법
CN101459135B (zh) * 2007-12-14 2010-05-26 上海华虹Nec电子有限公司 沟槽型双层栅功率mos器件结构实现方法
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
KR100940642B1 (ko) * 2007-12-28 2010-02-05 주식회사 동부하이텍 반도체 소자의 제조방법
KR101535222B1 (ko) * 2008-04-17 2015-07-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
CN103367436B (zh) * 2012-04-03 2017-08-08 朱江 一种沟槽肖特基mos半导体装置及其制造方法
CN103489782B (zh) * 2012-06-14 2016-05-25 帅群微电子股份有限公司 沟槽式功率半导体结构的制造方法
CN109273529A (zh) * 2017-07-18 2019-01-25 比亚迪股份有限公司 Mos型功率器件及其制备方法
TWI704606B (zh) * 2019-04-24 2020-09-11 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5468982A (en) * 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
JPH0818048A (ja) * 1994-06-28 1996-01-19 Seiko Epson Corp 半導体装置及びその製造方法
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
US5894149A (en) * 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US6096608A (en) * 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US5907776A (en) 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
JP3281844B2 (ja) * 1997-08-26 2002-05-13 三洋電機株式会社 半導体装置の製造方法
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
US6518621B1 (en) * 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso

Also Published As

Publication number Publication date
WO2001075960A2 (en) 2001-10-11
KR20020086726A (ko) 2002-11-18
TW476136B (en) 2002-02-11
EP1269530B1 (de) 2006-01-11
JP2004523095A (ja) 2004-07-29
CN1426598A (zh) 2003-06-25
WO2001075960A3 (en) 2002-07-04
US6376315B1 (en) 2002-04-23
AU4749701A (en) 2001-10-15
EP1269530A2 (de) 2003-01-02
CN1227722C (zh) 2005-11-16
JP4907828B2 (ja) 2012-04-04
DE60116612D1 (de) 2006-04-06

Similar Documents

Publication Publication Date Title
DE60116612T2 (de) Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode
DE10393853B4 (de) Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69936090T2 (de) Graben-MOSFET mit verbesserten Durchbruchspannung- und Anschaltwiderstand-Charakteristiken und Verfahren zur Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE10393852B4 (de) Verfahren zur Herstellung eines Leistungs-MOSFETs als Trench MOSFET mit implantiertem Drain-Drift-Bereich
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE69727413T2 (de) Verfahren zur Herstellung von einem vertikalen MOS-Halbleiterbauelement
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10131705B4 (de) Verfahren zur Herstellung eines DMOS-Transistors
DE10220810A1 (de) Halbleiterbauteil
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee