DE60117132T2 - Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise - Google Patents

Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise Download PDF

Info

Publication number
DE60117132T2
DE60117132T2 DE60117132T DE60117132T DE60117132T2 DE 60117132 T2 DE60117132 T2 DE 60117132T2 DE 60117132 T DE60117132 T DE 60117132T DE 60117132 T DE60117132 T DE 60117132T DE 60117132 T2 DE60117132 T2 DE 60117132T2
Authority
DE
Germany
Prior art keywords
nanocrystals
nanocrystal
electron
dielectric
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60117132T
Other languages
English (en)
Other versions
DE60117132D1 (de
Inventor
Ramachandran Austin MURALIDHAR
Sucharita Austin MADHUKAR
Bo Austin JIANG
E. Bruce Round Rock WHITE
B. Srikanth Austin SAMAVEDAM
L. David Austin O'MEARA
Alan Michael Austin SADD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Application granted granted Critical
Publication of DE60117132D1 publication Critical patent/DE60117132D1/de
Publication of DE60117132T2 publication Critical patent/DE60117132T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf Halbleiterbauteile und insbesondere auf Halbleiterbauteil-Speicherzellen.
  • Stand der Technik
  • Während Halbleiter immer kleiner werden, begegnet man Integrationsproblemen, welche die Leistungsfähigkeit und Zuverlässigkeit von Halbleiterbauteilen beeinflussen können. Für NVM-Bauteile (NVM = "non-volatile memory"/nicht-flüchtiger Speicher), wie beispielsweise elektrisch lösch- und programmierbare Direktzugriffsspeicher (E2PROMs), kann dies, durch das Dünnermachen des Tunneloxids des Bauteils, das Entweichen oder Verlieren von Ladung, die im Floatinggate der Speicherzelle gespeichert ist, einschließen.
  • Die Quantenpunkt(Nanokristall)-Technologie ist ein gegenwärtig untersuchter Bereich als Ersatz für herkömmliche Floatinggates in verkleinerten NVM-Bauteilen. Eine bestimmte Anwendung davon verwendet einzeln isolierte Silizium-Nanokristalle als diskrete Speicherelemente, um die Ladung im Floatinggate zu speichern. Die isolierte Natur jeder der Nanokristalle verringert die Schadensanfälligkeit des Floatinggates gegenüber Ladungsentweichen, welches aus Defekten im darunter liegenden Tunneloxid resultiert. Anstatt des Bereitstellens eines Entweichpfads für das gesamte Floatinggate stellt(stellen) der(die) Defekt(e) nur einen Etweichpfad für einzeln geladene Nanokristalle bereit. Typischerweise wird das Ladungsentweichen von einem einzelnen Nanokristall nicht die gesamte zum Floatinggate gehörige Ladung beeinflussen.
  • Die Ladung auf den Floatinggate-Nanokristallen kann verwendet werden, um die Leitfähigkeit des darunter liegenden Kanals in dem NVM-Halbleiterbauteil zu regulieren. Die zwei Zustände des Nanokristall-Floatinggates, welche ungeladene Nanokristalle und auf eine durchschnittliche gleichmäßige Dichte (Elektronen pro Nanokristall) geladene Nanokristalle beinhalten, können durch die beobachtete Leitfähigkeitsveränderung im Kanal des Speichers, welche sich selbst als Schwellenspannungs(VT)-Verschiebung bekundet, unterschieden werden.
  • Zwei wichtige Bauteilparameter für NVM-Nanokristall-Floatinggates enthalten das VT-Verschiebungsausmaß und die Ladungsrückhaltezeit. Das VT-Verschiebungsausmaß zwischen dem ungeladenen Zustand und dem geladenen Zustand hängt von der durchschnittlichen Anzahl an während dem Schreibvorgang injizierten Elektronen pro Nanokristall ab. Je größer die durchschnittliche Anzahl an gespeicherten Elektronen, desto größer ist die VT-Verschiebung. Des Weiteren erhöht sich eine entsprechende Fähigkeit, die VT-Verschiebung zu erfassen, ebenfalls mit der Anzahl an im Nanokristall gespeicherten Elektronen.
  • Jedoch können Coulomb-Abstoßungseffekte in Nanokristallen erheblich sein, und die Coulomb-Ladeenergie kann die Injektion von Elektronen in den Nanokristall begrenzen. Für einen gegebenen Schreibvorgangsimpuls gibt es eine Sättigung der Anzahl an Elektronen, die im Nanokristall angesammelt werden. Sobald ein erstes Elektron in den Nanokristall injiziert wird, begegnen nachfolgend injizierte Elektronen einer Coulomb-Abstoßung von den negativ geladenen Nanokristallen und tendieren dazu zu entweichen. Folglich wird die Rückhaltezeit des(der) nachfolgend injizierten Elektrons(Elektronen) verringert. Deshalb ist der Stand der Technik nicht in der Lage bei einer gegebenen Tunneloxiddicke die VT-Verschiebung eines Nanokristalls zu erhöhen, ohne die zum Nanokristall zugehörige Ladungsrückhaltezeit nachteilig zu beeinflussen.
  • EP-A-0849742 offenbart eine Doppel-Floatinggate-Speicherzelle, bei der die Floatinggates dotiertes polykristallines Silizium aufweisen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung ist in den beigefügten Figuren, in denen gleiche Bezugszeichen ähnliche Elemente kennzeichnen, beispielhaft und nicht begrenzend veranschaulicht, wobei in den Zeichnungen folgendes dargestellt ist:
  • 1 enthält eine Schnittdarstellung eines nicht-flüchtigen Speicherbauteils, welches dotierte Floatinggate-Nanokristalle enthält;
  • 2 enthält eine Veranschaulichung eines Bandmodellenergiediagramms von intrinsischen (undotierten) Nanokristallen des Standes der Technik;
  • 3 enthält eine Veranschaulichung des in 2 dargestellten Bandmodellenergiediagramms nach dem Injizieren eines Elektrons in einen Nanokristall;
  • 4 enthält eine Veranschaulichung eines Energiebanddiagramms, welches die Anregung eines Elektrons vom Donatorenergieband zum Leitungsband eines dotierten Nanokristalls darstellt;
  • 5 enthält eine Veranschaulichung, die ein Energiebanddiagramm des dotierten Nanokristalls, der in 4 dargestellt ist, nach einem Löschvorgang darstellt;
  • 6 enthält eine Veranschaulichung, die ein Energiebanddiagramm des dotierten Nanokristalls, welcher in 5 dargestellt ist, nach einem Schreibvorgang darstellt.
  • Fachleute erkennen, dass Elemente in den Figuren zur Vereinfachung und Klarheit veranschaulicht sind und nicht notwendigerweise im Maßstab gezeichnet wurden. Beispielsweise können die Abmessungen einiger Elemente in den Figuren relativ zu anderen Elementen übertrieben sein, um das Verständnis der Ausführungsbeispiele der vorliegenden Erfindung zu verbessern.
  • Detaillierte Beschreibung der Erfindung
  • Es sind eine Speicherzelle, ihr Herstellungsverfahren und ihr Betrieb offenbart. Gemäß einem Ausführungsbeispiel weist die Speicherzelle eine erste stromführende Elektrode, eine zweite stromführende Elektrode, eine Steuerelektrode und diskontinuierliche Speicherelemente auf, welche mit Dotieratomen dotierte Nanokristalle aufweisen. Gemäß einem alternativen Ausführungsbeispiel wird die Speicherzellenprogrammierung durch Entfernen oder Hinzufügen von durchschnittlich ungefähr zumindest einer ersten Ladung (Elektron(en) oder Loch(Löcher)) von jedem der diskontinuierlichen Speicherelemente, welche mit Dotieratomen dotierte Nanokristalle aufweisen, verwirklicht.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen diskutiert. 1 veranschaulicht eine Schnittdarstellung eines Ausführungsbeispiels der vorliegenden Erfindung, welches ein NVM-E2PROM-Halbleiterbauteil 101 umfasst. Das Halbleiterbauteil 101 ist zwischen Isolationsbereichen 14 und Abschnitten davon, innerhalb eines Halbleitersubstrats 10 ausgebildet. Das Halbleiterbauteil 101 hat Zuführungs- und Ableitungsbereiche 12, ein Tunneldielektrikum 16, ein von dotierten Nanokristallen 17 gebildetes Floatinggate, ein Steuerdielektrikum 18, eine Steuerelektrode 19 und Abstandselemente 15.
  • Entsprechend einem Aspekt der Erfindung ist das Halbleitersubstrat 10 ein monokristallines Siliziumsubstrat. Alternativ kann das Halbleitersubstrat ein Silizium-auf-Isolator-Substrat aufweisen oder es kann jedes andere Substrat, das bei der Herstellung von Halbleiterbauteilen verwendet wird, aufweisen. Die Isolationsbereiche 14 stellen elektrische Isolation gegenüber aktiven Bereichen des Halbleitersubstrats bereit und werden unter Verwendung herkömmlicher Verfahren ausgebildet, welche eine Flachgrabenisola tion (STI), eine lokale Oxidierung von Silizium (LOCOS), PB-LOCOS ("buffered poly LOCOS") und Ähnliche sein können.
  • Nun wird eine Abfolge von Prozessschritten diskutiert, welche detailliert die Herstellung des Halbleiterbauteils 101, das in 1 dargestellt ist, beschreiben. Das Tunneldielektrikum 16 wird zu Beginn als dielektrische Tunnelschicht ausgebildet, die auf dem Halbleiterbauteil 10 aufliegt. Die dielektrische Tunnelschicht enthält typischerweise Dielektrikummaterial, wie beispielsweise Siliziumdioxid (SiO2). Alternativ können Dielektrikummaterialien Siliziumnitrid, Hafniumoxid (HfO2), Zirkonoxid (ZrO2), Tantalpentoxid (Ta2O5) oder dergleichen umfassen. Entsprechend einem Aspekt der Erfindung wird eine dielektrische SiO2-Tunnelschicht unter Verwendung eines herkömmlichen Thermaloxidationsprozesses ausgebildet. Alternativ können Abscheidungsverfahren abhängig vom abzuscheidenden Dielektrikummaterial verwendet werden. Diese Abscheidungsverfahren können chemische Gasphasenabscheidung (CVD), Atomschichtabscheidung (AED) und Ähnliches umfassen. Der chemische Gasphasenabscheidungsprozess, wie hier verwendet, kann sich auf Niederdruck-CVD (EPCVD), Atmosphärendruck-CVD (APCVD), plasmaunterstütztes CVD (PECVD) und Ähnliches beziehen. Gemäß einem Aspekt der Erfindung beträgt die Dicke der dielektrischen SiO2-Tunnelschicht ungefähr 3,0 Nanometer (nm). Typischerweise hat die dielektrische Tunnelschicht eine Siliziumdioxiddicke oder eine elektrisch äquivalente Oxiddicke (EOT) in einem Bereich von ungefähr 1,0–7,0 nm. Zum Zwecke der Spezifizierung bezieht sich die elektrisch äquivalente Oxiddicke auf die Dicke eines Dielektrikums, das im Verhältnis seiner dielektrischen Konstante auf die dielektrische Konstante von Siliziumdioxid (Siliziumdioxid hat eine dielektrische Konstante von ungefähr 3,9) skaliert wird.
  • Über dem Tunneldielektrikum 16 liegen dotierte Nanokristalle 17. Gemäß einem Ausführungsbeispiel können die dotierten Nanokristalle 17 ausgebildet werden, indem zunächst eine amorphe Schicht an Halbleitermaterial, wie beispielsweise amorphes Silizium, über der dielektrischen Tunnelschicht abgeschieden wird. Die amorphe Siliziumschicht kann unter Verwendung eines herkömmlichen CVD-Prozesses abgeschieden werden. Gemäß einem Aspekt der Erfindung beträgt die Dicke der abgeschiedenen amorphen Siliziumschicht ungefähr 1,0 nm. Typischerweise liegt die Dicke der abgeschiedenen amorphen Siliziumschicht im Bereich von ungefähr 0,5–1,5 nm. In alternativen Ausführungsbeispielen kann die amorphe Schicht unter Verwendung von anderen Materialien, wie beispielsweise Germanium, Galliumarsenid, Aluminium-Gallium-Arsenid, Siliziumcarbid, Siliziumnitrid und Ähnlichem ausgebildet werden.
  • Die amorphe Siliziumschicht kann durch eine Vielzahl an Verfahren mit Fremdstoffen dotiert werden, wie beispielsweise in-situ CVD-Dotieren während des Abscheidens der amorphen Siliziumschicht oder unter Verwendung einer Ionenimplantation nach dem Abscheiden der amorphen Siliziumschicht. Dotierspezies (z.B. Fremdstoffe) können Dotierstoffe der Gruppe V (n-Typ), wie beispielsweise Phosphor, Arsen, Antimon und Ähnliches, oder Dotierstoffe der Gruppe III (p-Typ), wie beispielsweise Bor, Indium, Gallium und Ähnliches, abhängig vom Typ der Ladung (z.B. Elektron oder Loch) umfassen, die zum Programmieren des Floatinggates verwendet wird. Gemäß einem Ausführungsbeispiel ist die amorphe Siliziumschicht mit Dotierspezies in einer Konzent ration dotiert, welche einen Durchschnitt von zumindest einem Dotieratom für jeden aufeinanderfolgend gebildeten Nanokristall erzeugt. In einem spezifischen Ausführungsbeispiel ist die amorphe Siliziumschicht mit Phosphor in einer Konzentration von ungefähr 1019 cm–3 oder alternativ mit einer Dosis von ungefähr 1012 Phosphoratomen/cm2 dotiert.
  • Nach dem Abscheiden der dotierten, amorphen Siliziumschicht wird das Substrat geglüht ("annealed"), um die dotierten Nanokristalle 17 auszubilden. Gemäß einem Aspekt der Erfindung weist das Glühen zwei Schritte eines Glühprozesses auf. Das Substrat wird zuerst unter Verwendung eines RTA-Prozesses (RTA = "rapid thermal annealing"/schnelles Thermalglühen) bei einer Temperatur in einem Bereich von 700–900 Grad Celsius für ungefähr 5–15 Sekunden geglüht, um die Ausbildung von Siliziumkristallzellkernen in der amorphen Siliziumschicht zu fördern. Das Substrat wird dann erneut unter Verwendung eines Ofenglühprozesses bei einer Temperatur in einem Bereich von ungefähr 600–800 Grad Celsius für ungefähr eine Stunde geglüht. Das Offenglühen fördert die Trennung der amorphen Siliziumschicht und dem nachfolgenden Anwachsen von einzelnen isolierten Nanokristallen 17. Die isolierten Nanokristalle haben Durchmesser, die typischerweise von ungefähr 4,0–6,0 nm reichen und im Durchschnitt bei ungefähr 5,0 nm liegen. Zusätzlich reicht der Raum, der die isolierten Nanokristalle trennt, typischerweise von ungefähr 4,0–6,0 nm mit einem Durchschnitt von ungefähr 5,0 nm. Die resultierenden dotierten Nanokristalle liegen mit einer Dichte von ungefähr 1012 Nanokristallen/cm2 über dem Tunneloxid. Folglich nähert sich die Dichte der Nanokristalle (1012 Nanokristalle/cm2) der Dosis (1012) der Phosphorspezies in der amor phen Siliziumschicht vor dem Glühen an. Deshalb gibt es nach dem Durchführen des Ofenglühprozesses im Durchschnitt ungefähr ein Phosphordotieratom pro Nanokristall 17.
  • Nach dem Ausbilden der dotierten Nanokristalle 17 wird eine dielektrische Steuerschicht über den Nanokristallen 17 ausgebildet, welche nachfolgend das Steuerdielektrikum 18 ausbildet. Gemäß einem Aspekt der Erfindung ist die dielektrische Steuerschicht eine undotierte CVD-abgeschiedene Oxidschicht. Alternativ kann die dielektrische Steuerschicht unter Verwendung eines anderen Abscheidungsprozesses ausgebildet werden und kann andere Dielektrikummaterialien oder Kombinationen von Dielektrikummaterialien enthalten, wie beispielsweise einen ONO-Filmstapel (ONO = "oxide-nitride-oxide"/Oxid-Nitrid-Oxid) und Ähnliches, enthalten. Das Ausbilden des Steuerdielektrikums wird als dem Durchschnittsfachmann bekannt betrachtet. Typischerweise liegt die Dicke des Steuerdielektrikums in einem Bereich von ungefähr 5,0–20,0 nm. Noch typischer liegt die Dicke des Steuerdielektrikums in einem Bereich von ungefähr 5,0–10,0 nm. Gemäß einem Aspekt der Erfindung liegt die Dicke des Steuerdielektrikums bei ungefähr 10,0 nm.
  • Über der dielektrischen Steuerschicht liegt eine Steuergateschicht, welche nachfolgend verwendet wird, um das Steuergate 19 auszubilden. Gemäß einem Aspekt der Erfindung ist die Steuergateschicht eine CVD-abgeschiedene Polysiliziumschicht. Die Polysiliziumschicht kann in-situ mit einem p-Typ Dotierstoff (oder einem n-Typ Dotierstoff abhängig vom Typ des ausgebildeten Halbleiterbauteils) oder, wenn gewünscht, während des nachfolgenden Verarbeitens unter Verwendung einer Ionenimplantation dotiert werden. Zusätzlich kann die nachfolgende Verarbeitung optional die Sali cidation von Polysilizium enthalten. Die Steuergateschichtdicke liegt typischerweise in einem Bereich von ungefähr 150–700 nm.
  • Nach dem Abscheiden der Steuergateschicht wird das Substrat mit einem Resistmuster versehen und geätzt, um den in 1 dargestellten Filmstapel auszubilden. Gemäß einem Aspekt der Erfindung wird der mit einem Muster versehene Filmstapel unter Verwendung eines herkömmlichen Silizium-RIE-Prozesses (RIE = "reactive ion etch"/reaktives Ionenätzen) geätzt, um die nicht mit einem Muster versehenen Abschnitte der Steuergateschicht 19 zu entfernen und die Steueroxidschicht 18 freizulegen. Ein Abschnitt der Steuergatedielektrikumschicht, die auf den Nanokristallen aufliegt, kann ebenso während dieses Prozesses entfernt werden. Die Resistlackschicht wird dann entfernt, und das Substrat wird mittels eines Polysilizium-Reoxidationsprozesses weiterverarbeitet. Dieser Prozess enthält das Erhitzen des Substrats auf eine Temperatur zwischen ungefähr 800°C und 900°C in einer Sauerstoffumgebung und bewirkt das Anwachsen von ungefähr 10,0 nm von Siliziumdioxid auf dem Polysilizium-Steuergate. Der Polysilizium-Reoxidationsprozess wandelt die Silizium-Nanokristalle, welche dem Umgebungsmilieu ausgesetzt sind (z.B. nicht zwischen dem Steuergate und Tunneloxid angeordnet), in Siliziumdioxid um. Dann werden die verbleibende Steueroxidschicht 18, die oxidierten Nanokristalle und das Tunneloxid 16 unter Verwendung eines herkömmlichen Oxidätzprozesses entfernt.
  • Gemäß einem anderen Aspekt der Erfindung muss es nicht erforderlich sein, die Nanokristalle auf den nicht mit einem Muster versehenen Bereichen zu oxidieren oder davon zu entfernen, wobei in diesem Fall das Ausmaß der Polysilizi umreoxidation reduziert werden kann, so dass die Menge an auf dem Polysilizium-Steuergate ausgebildeten Siliziumdioxid ungefähr 4,0 nm ist. Diese Dicke stimmt mit den Werten überein, die typischerweise in einem herkömmlichen CMOS-Prozess (CMOS = "complimentary metal oxide semiconductor" = komplimentärer Metaloxidhalbleiter) zu finden sind. Nach dem Ätzen der nicht mit einem Muster versehenen Steuergateabschnitte werden das Steuerdielektrikum und das Tunneldielektrikum unter Verwendung eines herkömmlichen Dielektrikum-Ätzprozesses entfernt. Erfindungsgemäß kann die Ätzselektivität der Nanokristalle zu den dielektrischen Materialien ausreichend sein, um die Nanokristalle zu entfernen. Andererseits kann die Anwesenheit von restlichen Nanokristallen hinsichtlich der Zuverlässigkeit und Leistungsfähigkeit der Halbleiterbauteil akzeptabel sein.
  • Nach dem Ausbilden des mit einem Muster versehenen Filmstapels, welcher die verbleibenden Abschnitte des Steuergates 19, des Steuerdielektrikums 18, die Nanokristalle 17 und des Tunneldielektrikums 16 enthält, werden Abstandselemente 15 und Zuführungs-/Ableitungsbereiche ausgebildet, um das in 1 dargestellte Halbleiterbauteil 101 herzustellen. Die Ausbildung der Abstandselemente und die Ausbildung der Zuführ-/Ableitungsbereiche werden als einem Durchschnittfachmann bekannt betrachtet. Obwohl in 1 nicht spezifisch veranschaulicht, kann das Substrat nachfolgend unter Verwendung eines herkömmlichen Verfahrens bearbeitet werden, um dielektrische Zwischenschichten (ILD), Verbindungen und zusätzliche Vorrichtungsschaltkreise auszubilden, die in Verbindung mit dem Halbleiterbauteil 101 verwendet werden können. Die dotierten Silizium-Nanokristalle 17, die in 1 dargestellt sind, können vorteilhafterweise verwendet werden, um die zum Nanokristall zugehörige Gesamtladung und VT-Verschiebung zu erhöhen, ohne den Coulomb-Abstoßungsproblemen zu begegnen, welche die Ladungsrückhaltezeit der Speicherzellen vom Stand der Technik, welche undotierte Nanokristalle aufweisen, nachteilig beeinträchtigen. Diese und andere Vorteile werden während der folgenden Diskussion unter Bezugnahme auf die 2–6 ersichtlich.
  • 2 enthält eine Veranschaulichung eines Bandmodellenergiediagramms für Silizium-Nanokristalle, die von Floatinggates des Standes der Technik verwendet werden. Jede VB-Linie (VB = "Valance Band"/Valenzband 24) und ihre zugehörige CB-Linie (CB = "Conduction Band"/Leitungsband 25) sind repräsentativ für einen einzelnen Nanokristall im Floationgate. Das Fermienergieband (Ef) 26 ist zwischen dem Leitungsband 25 und dem Valenzband 24 der Nanokristalle angeordnet. Die schraffierten Bereiche 22, die zu jedem der Nanokristall-Valenzbänder 24 zugehörig sind, kennzeichnen, dass die Valenzbänder vollständig mit Elektronen gefüllt sind. Das umrissene Element 28 entspricht einem einzelnen Nanokristall im Floatinggate. Obwohl die Injektion und die Entfernung von Elektronen (oder Löchern) in den 2–6 bezüglich eines einzelnen Nanokristalls diskutiert wird, erkennt ein Durchschnittsfachmann, dass ein einzelnes Nanokristall zu veranschaulichenden Zwecken verwendet wird; und dass sich andere Nanokristalle im Floatinggate ähnlich verhalten werden, wenn geeignete Vorspannungszustände angelegt werden. Wie in 2 veranschaulicht, wurden keine Elektronen zum Leitungsband irgendeines der Nanokristalle hinzugefügt. Deshalb ist jedem Nanokristall (und dem Floatinggate) eine neutrale elektrische Ladung zugehörig. Der Bandmodellenergiezustand, der in 2 veranschaulicht ist, ist ungeladen und könnte einem löschprogrammierten Zustand in einem Floatinggate vom Stand der Technik entsprechen.
  • 3 veranschaulicht das Bandmodellenergiediagramm, welches in 1 dargestellt ist, und stellt zusätzlich dar, dass der Nanokristall 28 programmiert wurde und nun ein Elektron 30 im Leitungsband 25 des Nanokristalls 28 enthält. Das Elektron 30 kann durch vorwärts vorspannen ("forward biasing") des Steuergates der Speicherzellen zu den Nanokristallen des Floatinggates hinzugefügt werden, wodurch Elektronen vom Bereich des inversen Kanalbereichs einer Speicherzelle über das Tunneldielektrikum und in das Leitungsband jedes Nanokristalls injiziert werden. Die Anwesenheit der Ladung, die zum zusätzlichen Elektron zugehörig ist, erzeugt eine gespeicherte Ladung, welche die Leitung im inversen Kanal verringert (d.h. erhöht VT der Speicherzelle). Die Nanokristalle der Floatinggates können ähnlich entprogrammiert werden, indem die gespeicherte Ladung von dem Nanokristall entfernt wird und zwar durch rückwärts vorspannen ("reverse biasing") des Steuergates derart, dass die Energie an der Kanalfläche bezüglich des Steuergates abgesenkt wird, was dem Elektron erlaubt, in das Substrat zurückzutunneln.
  • Ein Durchschnitt von einem gespeicherten Elektron pro Nanokristall kommt einer Schwellenspannungsverschiebung von ungefähr 0,3–0,7 Volt für ein Floatinggate mit einer Nanokristalldichte von ungefähr 1012 cm–2 und einer Steuerdielektrikumdicke von ungefähr 5,0–10,0 nm gleich. Jedoch erzeugt die dem gespeicherten Elektron zugehörige Ladung Coulomb-Abstoßungseffekte. Diese Effekte machen die Injek tion von zusätzlichen Elektronen in jeden der Nanokristalle problematisch und können den Wert der Schwellenspannungsverschiebung des Halbleiterbauteils begrenzen.
  • Die vorliegende Erfindung, welche dotierte Nanokristalle verwendet, bewältigt die Einschränkungen der Nanokristalle des Standes der Technik. Die Erfinder haben herausgefunden, dass dotierte Nanokristalle vorteilhafterweise verwendet werden können, um die Schwellenspannungsverschiebung des Floatinggates zu erhöhen, ohne den Coulomb-Abstoßungseffekten, die mit den Nanokristallen des Standes der Technik verbunden sind, zu begegnen. Die 4–6 enthalten Bandmodellenergiediagramme, welche ein Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen. Insbesondere veranschaulichen 4–6 das Verhalten der Elektronen in Nanokristallen, die mit ungefähr einem Dotieratom pro Nanokristall dotiert sind, während des Lösch- und Schreibvorgangs des Floatinggates, welches die in 1 dargestellten Nanokristalle 17 enthält. Obwohl die spezifische Programmierung und Bewegung der Elektronen in 4–6 bezüglich eines einzigen dotierten Nanokristalls 171 dargestellt ist, erkennt ein Durchschnittsfachmann, das in etwa jedes der dotierten Nanokristalle im Floatinggate 17 ähnlich zum dotierten Nanokristall 171 unter den geeigneten Vorspannungszuständen reagieren wird.
  • 4 veranschaulicht ein Bandmodellenergiediagramm, in dem ein Elektron, das von einem n-Typ Dotierstoff gespendet wird, von einem anfänglichen Donatorenergiezustand Ed in das Leitungsband CB eines Nanokristalls 171 wechselt. In 4 sind Valenzbänder 44 und ihre zugehörigen Leitungsbänder 45 für andere einzelne Nanokristalle im Floatinggate enthalten. Zugehörig zu jedem Nanokristall ist ein Energieniveau Ed, welches durch die Anwesenheit des n-Typ Dotieratoms in den Silizium-Nanokristallen erlaubt wird. Anfänglich ist das zum n-Typ Dotierstoff zugehörige Elektron 47 lose an das Dotieratom im Energieniveau Ed gebunden. Jedoch wird es leicht und schnell in das Leitungsband CB angeregt, wie durch den Übergang des Elektrons 47 von der Position 461 zur Position 451 in 4 veranschaulicht. Nach dem Erreichen des Leitungsbands ist das Elektron frei zum Bewegen zwischen einzelnen Siliziumatomen in dem Nanokristall (nicht dargestellt). Jedoch verbleibt trotz der Anwesenheit des Elektrons anders als im Stand der Technik der Nanokristall in einem Zustand elektrischer Neutralität.
  • 5 veranschaulicht, dass das Elektron 47, das bezüglich 4 dargestellt ist, sich vom Leitungsband CB des Nanokristalls 171 bewegt hat. Gemäß einem Aspekt der vorliegenden Erfindung entspricht dies einem Löschvorgang des Nanokristalls im Floatinggate. Das Entfernen des Elektrons wird durch Vorspannungsbeaufschlagung des Steuergates 19 und/oder der Zuführungs-/Ableitungsbereiche (stromführende Elektroden) 12, die in 1 dargestellt sind, verwirklicht, so dass die Energie an der Kanaloberfläche bezüglich des Steuergates beispielsweise durch Anlegen eines Potenzialunterschieds zwischen dem Steuergate und dem Substrat von ungefähr negativen 3 bis negativen 5 Volt abgesenkt wird. Nach dem Löschen sind das Leitungsband 45 und das Dotierenergieniveau 46 frei von Elektronen, und das Valenzband 44 ist voll, wie in 5 dargestellt. Die Nettoladung des Nanokristalls 171 ist auf Grund des positiv geladenen Donatorzustands positiv.
  • Gemäß einem Ausführungsbeispiel kann ein Schreibvorgang zum Floatinggate der Speicherzelle durch Injizieren eines ersten Elektrons 62 und optional eines zweiten Elektrons 64 in den Nanokristall 171 durchgeführt werden, indem das Steuergate relativ zum Kanal angemessen mit Vorspannung beaufschlagt wird. Bei dem gegebenen Tunneldielektrikumdickenbereich liegt die Erhöhung der Schwellenspannungsverschiebung, die dem Hinzufügen des Elektrons zugehörig ist, in einem Bereich von 0,3–0,7 Volt. Das erste injizierte Elektron kann das ursprünglich durch das Dotieratom zugeführte Elektron in dem Nanokristall aus 4 ersetzen. Das Elektron kann entweder in der Energieniveauposition 661 oder der Leitungsbandposition 651 bleiben. Nachdem das erste Elektron in den Nanokristall injiziert ist, ist die zum Nanokristall zugehörige Ladung im Wesentlichen neutral.
  • Das zweite Elektron 64 kann dann durch angemessene Vorspannungsbeaufschlagung des Steuergates dem Nanokristall zugefügt werden. Das erste Elektron 62 und das zweite Elektron 64 können als Teil eines einzigen Programmiervorgangs oder als diskrete Programmiervorgänge injiziert werden. Dies kann entweder durch Steuern der Programmierzeit bei einer festen Programmierspannung oder durch Verändern der Programmierspannung bei einer festen Programmierzeit oder einer Kombination der zwei Verfahren verwirklicht werden. Anders als in den Speicherzellen des Standes der Technik wird das zweite Elektron jedoch in einen neutral geladenen Nanokristall injiziert und wird deshalb nicht dem Coulomb-Blockadeeffekt, der mit den Nanokristallen vom Stand der Technik verbunden ist, unterworfen. Folglich kann das zweite Elektron 64 in den Nanokristall injiziert werden, ohne den Entweichungsproblemen zu begegnen, denen man bei Floatinggates des Standes der Technik begegnet ist. Das zweite injizierte Elektron 64 kann entweder im Dotierener gieniveau 46 (wenn nicht belegt) oder im Leitungsband 45 bleiben. Die zusätzliche Erhöhung der Schwellenspannungsverschiebung, die dem zweiten injizierten Elektron zugehörig ist, wird in einem Bereich von 0,3–0,7 Volt liegen. Die kombinierte Gesamtschwellenspannungsverschiebung im Floatinggate ist deshalb das Ergebnis des Beitrags von zwei Elektronen pro Nanokristall und liegt in einem Bereich von ungefähr 0,6–1,4 Volt. Die Nettoladung, die den Nanokristallen zugehörig ist, nachdem das Elektron hinzugefügt wurde, ist negativ.
  • Während aufeinander folgender Vorgänge, kann das Steuergate/Substrat so vorgespannt werden, dass es eins oder beide der gespeicherten Elektronen entfernt oder die entfernten Elektronen im Nanokristall ersetzt. Die vorliegende Erfindung kann leicht erweitert werden, so dass die Verwendung von p-Typ Dotierstoffen (Löchern) enthalten ist, um die Ladung im Floatinggate der Speicherzelle zu erzeugen. In solchen Ausführungsbeispielen ist das Floatinggate mit einem p-Typ Dotierstoff beispielsweise Bor, dotiert, und das resultierende Loch trägt zu einer Ladung im Valenzband des Nanokristalls bei. Zusätzlich können diese Ausführungsbeispiele auch so erweitert werden, dass sie doppelt ionisierte Dotierspezies enthalten, wie beispielsweise doppelt ionisierte Phosphor- oder andere Dotierstoffe mit vielen Elektronen oder Löchern, die Energiezustände zwischen Valenzband und Leitungsband des Silizium-Nanokristalls belegen können (d.h. Dotierstoffe der Gruppe VIA, VIIA oder Gruppe IIB, IB). Das Entfernen oder Hinzufügen der Ladungen, die zu den Dotierstoffen zugehörigen sind, kann diskret verwendet werden, um einen Multizustandspeicher zu programmieren oder um die Gesamtschwellenspannungsverschiebung der Vorrichtung zu erhöhen.
  • Einem Durchschnittsfachmann ist ersichtlich, dass zahlreiche Modifikationen und Veränderungen gemacht werden können, ohne den Rahmen der vorliegenden Erfindung, wie in den nachfolgenden Ansprüchen aufgeführt, zu verlassen.
  • Die hierbei verwendeten Wörter "enthält", "enthaltend" oder jegliche andere Variation dessen sollen nicht exklusive Einbeziehungen abdecken, so dass ein Prozess, ein Verfahren, ein Artikel oder ein Gerät, das oder der eine Reihe an Elementen aufweist, nicht nur solche Elemente enthält, sondern auch andere nicht ausdrücklich aufgeführte Elemente oder zu solchen Prozessen, Verfahren, Artikeln oder Geräten zugehörige enthalten kann.

Claims (6)

  1. Speicherzelle (101) mit: einer ersten stromführenden Elektrode (12) einer zweiten stromführenden Elektrode (12) einer Steuerelektrode (19), und einer Vielzahl an diskontinuierlichen Speicherelementen (17), dadurch gekennzeichnet, dass jedes des diskontinuierlichen Speicherelemente Nanokristalle aufweist, die mit zumindest einem Dotieratom dotiert sind.
  2. Speicherzelle (101) gemäß Anspruch 1, wobei die Vielzahl an diskontinuierlichen Speicherelementen ein Material aus der Gruppe bestehend aus Silizium, Germanium, Galliumarsenid, Aluminium-Gallium-Arsenid, Siliziumcarbid und Siliziumnitrid enthält.
  3. Speicherzelle (101) gemäß Anspruch 1, wobei das zumindest eine Dotieratom aus der Gruppe bestehend aus Phosphor, Bor, Indium und Arsen ausgewählt ist.
  4. Verfahren zum Programmieren der Speicherzelle gemäß Anspruch 1 gekennzeichnet durch Hinzufügen zumindest einer ersten Ladung (30, 62, 64) zu jedem der Vielzahl an diskontinuierlichen Speicherelementen (17).
  5. Verfahren gemäß Anspruch 4, wobei die erste Ladung des Weiteren als ein Elektron gekennzeichnet ist.
  6. Verfahren gemäß Anspruch 4, wobei die erste Ladung des Weiteren als ein Loch gekennzeichnet ist.
DE60117132T 2000-03-14 2001-03-02 Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise Expired - Fee Related DE60117132T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/524,916 US6320784B1 (en) 2000-03-14 2000-03-14 Memory cell and method for programming thereof
US524916 2000-03-14
PCT/US2001/006842 WO2001069607A2 (en) 2000-03-14 2001-03-02 Memory cell, method of formation, and operation

Publications (2)

Publication Number Publication Date
DE60117132D1 DE60117132D1 (de) 2006-04-20
DE60117132T2 true DE60117132T2 (de) 2006-07-13

Family

ID=24091168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60117132T Expired - Fee Related DE60117132T2 (de) 2000-03-14 2001-03-02 Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise

Country Status (8)

Country Link
US (1) US6320784B1 (de)
EP (1) EP1269477B1 (de)
JP (1) JP2003527747A (de)
KR (1) KR100705301B1 (de)
AU (1) AU2001247263A1 (de)
DE (1) DE60117132T2 (de)
TW (1) TW493268B (de)
WO (1) WO2001069607A2 (de)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
KR100545706B1 (ko) * 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
US6400610B1 (en) * 2000-07-05 2002-06-04 Motorola, Inc. Memory device including isolated storage elements that utilize hole conduction and method therefor
US6602805B2 (en) * 2000-12-14 2003-08-05 Macronix International Co., Ltd. Method for forming gate dielectric layer in NROM
KR100455282B1 (ko) * 2001-01-11 2004-11-08 삼성전자주식회사 램 및 롬 기능을 갖는 단일 트랜지스터를 포함하는 메모리소자와 그 동작 및 제조방법
US20020102797A1 (en) * 2001-02-01 2002-08-01 Muller David A. Composite gate dielectric layer
US6531731B2 (en) * 2001-06-15 2003-03-11 Motorola, Inc. Integration of two memory types on the same integrated circuit
US6455890B1 (en) * 2001-09-05 2002-09-24 Macronix International Co., Ltd. Structure of fabricating high gate performance for NROM technology
US6656792B2 (en) * 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
US7453083B2 (en) 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6750066B1 (en) * 2002-04-08 2004-06-15 Advanced Micro Devices, Inc. Precision high-K intergate dielectric layer
US7105425B1 (en) * 2002-05-16 2006-09-12 Advanced Micro Devices, Inc. Single electron devices formed by laser thermal annealing
US7154140B2 (en) 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US7193893B2 (en) * 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6804136B2 (en) 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US6795337B2 (en) 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US7221017B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7847344B2 (en) 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6690059B1 (en) 2002-08-22 2004-02-10 Atmel Corporation Nanocrystal electron device
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US6812084B2 (en) 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6806117B2 (en) 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US7005711B2 (en) 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
KR100526463B1 (ko) * 2003-05-07 2005-11-08 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
DE10336876B4 (de) * 2003-08-11 2006-08-24 Infineon Technologies Ag Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung
US6958265B2 (en) * 2003-09-16 2005-10-25 Freescale Semiconductor, Inc. Semiconductor device with nanoclusters
JP4072621B2 (ja) * 2003-10-23 2008-04-09 国立大学法人名古屋大学 シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法
TWI276206B (en) * 2003-11-25 2007-03-11 Promos Technologies Inc Method for fabricating flash memory device and structure thereof
KR100601943B1 (ko) * 2004-03-04 2006-07-14 삼성전자주식회사 고르게 분포된 실리콘 나노 도트가 포함된 게이트를구비하는 메모리 소자의 제조 방법
CA2567930A1 (en) * 2004-06-08 2005-12-22 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) * 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
US7091089B2 (en) * 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US7091130B1 (en) 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US7160775B2 (en) * 2004-08-06 2007-01-09 Freescale Semiconductor, Inc. Method of discharging a semiconductor device
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
US7098505B1 (en) 2004-09-09 2006-08-29 Actel Corporation Memory device with multiple memory layers of local charge storage
US7301197B2 (en) * 2004-09-21 2007-11-27 Atmel Corporation Non-volatile nanocrystal memory transistors using low voltage impact ionization
US7518179B2 (en) 2004-10-08 2009-04-14 Freescale Semiconductor, Inc. Virtual ground memory array and method therefor
US7361543B2 (en) * 2004-11-12 2008-04-22 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US20060140009A1 (en) * 2004-12-23 2006-06-29 Bohumil Lojek Programming method for nanocrystal memory device
US7183159B2 (en) * 2005-01-14 2007-02-27 Freescale Semiconductor, Inc. Method of forming an integrated circuit having nanocluster devices and non-nanocluster devices
US7361567B2 (en) * 2005-01-26 2008-04-22 Freescale Semiconductor, Inc. Non-volatile nanocrystal memory and method therefor
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
KR100682932B1 (ko) 2005-02-16 2007-02-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US20060199335A1 (en) * 2005-03-04 2006-09-07 Freescale Semiconductor, Inc. Electronic devices including non-volatile memory structures and processes for forming the same
US20060231889A1 (en) * 2005-04-13 2006-10-19 Tupei Chen Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles
US7161831B2 (en) * 2005-06-10 2007-01-09 Macronix International Co., Ltd. Leaf plot analysis technique for multiple-side operated devices
US7226840B2 (en) * 2005-07-25 2007-06-05 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7250340B2 (en) * 2005-07-25 2007-07-31 Freescale Semiconductor, Inc. Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench
US7112490B1 (en) * 2005-07-25 2006-09-26 Freescale Semiconductor, Inc. Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench
US7211487B2 (en) * 2005-07-25 2007-05-01 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7262997B2 (en) * 2005-07-25 2007-08-28 Freescale Semiconductor, Inc. Process for operating an electronic device including a memory array and conductive lines
US20070020840A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
US7619275B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7642594B2 (en) * 2005-07-25 2010-01-05 Freescale Semiconductor, Inc Electronic device including gate lines, bit lines, or a combination thereof
US7256454B2 (en) * 2005-07-25 2007-08-14 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements and a process for forming the same
US7619270B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
US7285819B2 (en) * 2005-07-25 2007-10-23 Freescale Semiconductor, Inc. Nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7582929B2 (en) * 2005-07-25 2009-09-01 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements
US7314798B2 (en) * 2005-07-25 2008-01-01 Freescale Semiconductor, Inc. Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7205608B2 (en) * 2005-07-25 2007-04-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
US7394686B2 (en) * 2005-07-25 2008-07-01 Freescale Semiconductor, Inc. Programmable structure including discontinuous storage elements and spacer control gates in a trench
KR100690925B1 (ko) * 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
US20070158734A1 (en) * 2006-01-09 2007-07-12 Freescale Semiconductor, Inc. Electronic device with a multi-gated electrode structure and a process for forming the electronic device
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7767588B2 (en) * 2006-02-28 2010-08-03 Freescale Semiconductor, Inc. Method for forming a deposited oxide layer
US7592224B2 (en) 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
KR100735534B1 (ko) * 2006-04-04 2007-07-04 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
KR100785015B1 (ko) * 2006-05-18 2007-12-12 삼성전자주식회사 실리콘 나노 결정을 플로팅 게이트로 구비하는 비휘발성메모리 소자 및 그 제조방법
US7445984B2 (en) 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US7432158B1 (en) 2006-07-25 2008-10-07 Freescale Semiconductor, Inc. Method for retaining nanocluster size and electrical characteristics during processing
US7667260B2 (en) * 2006-08-09 2010-02-23 Micron Technology, Inc. Nanoscale floating gate and methods of formation
KR100779566B1 (ko) * 2006-12-08 2007-11-28 한양대학교 산학협력단 나노 부유 게이트형 비휘발성 반도체 메모리 소자 및 이의제조방법
US7651916B2 (en) * 2007-01-24 2010-01-26 Freescale Semiconductor, Inc Electronic device including trenches and discontinuous storage elements and processes of forming and using the same
US7572699B2 (en) * 2007-01-24 2009-08-11 Freescale Semiconductor, Inc Process of forming an electronic device including fins and discontinuous storage elements
US7838922B2 (en) * 2007-01-24 2010-11-23 Freescale Semiconductor, Inc. Electronic device including trenches and discontinuous storage elements
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
KR100929397B1 (ko) * 2007-11-21 2009-12-02 한양대학교 산학협력단 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법
US8067803B2 (en) 2008-10-16 2011-11-29 Micron Technology, Inc. Memory devices, transistor devices and related methods
US7871886B2 (en) * 2008-12-19 2011-01-18 Freescale Semiconductor, Inc. Nanocrystal memory with differential energy bands and method of formation
US7799634B2 (en) * 2008-12-19 2010-09-21 Freescale Semiconductor, Inc. Method of forming nanocrystals
US9559247B2 (en) * 2010-09-22 2017-01-31 First Solar, Inc. Photovoltaic device containing an N-type dopant source
FR2971618B1 (fr) * 2011-02-11 2015-07-31 Commissariat Energie Atomique Procede d'obtention d'un reseau de plots nanometriques
CN103515206B (zh) * 2012-06-19 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种纳米量子点浮栅的制备方法
CN103236400B (zh) * 2013-03-29 2015-07-08 京东方科技集团股份有限公司 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
US9634105B2 (en) * 2015-01-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon nano-tip thin film for flash memory cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204955A (ja) * 1986-03-05 1987-09-09 Minolta Camera Co Ltd 文字画像発生回路
JPS63237580A (ja) * 1987-03-26 1988-10-04 Toshiba Corp 半導体装置及びその製造方法
EP0458212B1 (de) * 1990-05-22 1996-12-27 Nec Corporation Programmierbare nichtflüchtige Hochgeschwindigkeitsnurlesespeicheranordnung, die mittels selektiver Dotierungstechnik hergestellt wird
US5446286A (en) * 1994-08-11 1995-08-29 Bhargava; Rameshwar N. Ultra-fast detectors using doped nanocrystal insulators
DE19534778C1 (de) * 1995-09-19 1997-04-03 Siemens Ag Verfahren zum Erzeugen der Sourcebereiche eines Flash-EEPROM-Speicherzellenfeldes
US5714766A (en) 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
FR2757307B1 (fr) * 1996-12-13 1999-02-26 Sgs Thomson Microelectronics Cellule memoire a quatre etats
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
FR2772989B1 (fr) * 1997-12-19 2003-06-06 Commissariat Energie Atomique Dispositif de memoire multiniveaux a blocage de coulomb, procede de fabrication et procede de lecture/ecriture/ effacement d'un tel dispositif

Also Published As

Publication number Publication date
KR100705301B1 (ko) 2007-04-11
EP1269477B1 (de) 2006-02-08
KR20020092383A (ko) 2002-12-11
EP1269477A2 (de) 2003-01-02
DE60117132D1 (de) 2006-04-20
WO2001069607A3 (en) 2002-03-21
AU2001247263A1 (en) 2001-09-24
US6320784B1 (en) 2001-11-20
TW493268B (en) 2002-07-01
JP2003527747A (ja) 2003-09-16
WO2001069607A2 (en) 2001-09-20

Similar Documents

Publication Publication Date Title
DE60117132T2 (de) Speicherzelle mit dotierten nanokristallen, herstellungsverfahren und arbeitsweise
DE10036911C2 (de) Verfahren zur Herstellung einer Multi-Bit-Speicherzelle
DE69936654T2 (de) Speicheranordnung
DE102009011876B4 (de) Speichereinrichtungen aufweisend eine Gate-Elektrode oder Gate-Elektroden mit einem Kohlenstoff-Allotrop
DE112004000380B4 (de) Speicherarray mit Abstandselementen zwischen Bitleitungskontakten und Randwortleitung und Verfahren zu deren Herstellung
DE19929926B4 (de) Verfahren zur Herstellung eines Speichers mit Mehrpegel-Quantenpunktstruktur
DE69333359T2 (de) Herstellungsverfahren einer EEPROM-Zellen-Matrix
DE102004063690B4 (de) Nicht-volatiles Speicherbauelement vom SONOS-Typ mit leitendem Seitenwand-Spacer und Verfahren zur Herstellung desselben
DE112004001922B4 (de) Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte
DE102018206687B4 (de) Nicht-flüchtiges Speicherelement mit einem ersten Speichermechanismus und einem zweiten, ein ferroelektrisches Material aufweisenden Speichermechanismus, nicht-flüchtiges Speichertransistorelement mit einer ein ferroelektrisches Material aufweisenden vergrabenen isolierenden Schicht und ein Verfahren zu dessen Betrieb
DE102011053110B4 (de) Verfahren zum Ausbilden eines Speicherbauelements mit Auswahlgate
DE102015104610B4 (de) Vorrichtung und Bauelement mit Nanodraht und Verfahren zu ihrer Herstellung
DE112016004265T5 (de) 3d halbleitervorrichtung und -struktur
DE102004017164A1 (de) Verfahren zur Herstellung eines SONOS-Speichers
DE102010002455B4 (de) Nichtflüchtiger Speichertransistor und Verfahren zu dessen Herstellung
DE102007016303A1 (de) Integrierter Schaltkreis, Zelle, Zellenanordnung, Verfahren zum Herstellen eines integrierten Schaltkreises, Verfahren zum Herstellen einer Zelle, Speichermodul
DE102007052217A1 (de) Integrierter Schaltkreis mit NAND-Speicherzellen-Strängen
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE69828834T2 (de) Ferroelektrische Speicherzelle und deren Herstellungsverfahren
DE112013005968T5 (de) Speicher-Zuerst-Prozessfluss und Vorrichtung
DE112013005974B4 (de) Verfahren zur Herstellung einer Splitgatevorrichtung sowie Verfahren zur Herstellung einer Splitgatevorrichtung und einer Peripherievorrichtung
DE112006000208T5 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben
DE112013005987B4 (de) Halbleitervorrichtung mit nichtflüchtiger Speicherzelle und Verfahren zur Herstellung
EP1466367B1 (de) Nichtflüchtige zweitransistor-halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE102005045371A1 (de) Halbleiterspeicher, die Herstellung davon und Verfahren zum Betreiben des Halbleiterspeichers

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee