DE60127777T2 - Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet - Google Patents

Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet Download PDF

Info

Publication number
DE60127777T2
DE60127777T2 DE60127777T DE60127777T DE60127777T2 DE 60127777 T2 DE60127777 T2 DE 60127777T2 DE 60127777 T DE60127777 T DE 60127777T DE 60127777 T DE60127777 T DE 60127777T DE 60127777 T2 DE60127777 T2 DE 60127777T2
Authority
DE
Germany
Prior art keywords
field plate
resistor
insulating layer
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60127777T
Other languages
English (en)
Other versions
DE60127777D1 (de
Inventor
Thomas J. Fleetwood Krutsick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Application granted granted Critical
Publication of DE60127777D1 publication Critical patent/DE60127777D1/de
Publication of DE60127777T2 publication Critical patent/DE60127777T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Description

  • Technisches Gebiet
  • Diese Erfindung bezieht sich allgemein auf Halbleiterherstellungstechnik und insbesondere auf einen mit einer Feldplatte versehenen Widerstand für das Schaffen eines maximalen Führungs-(routing)-Bereichs über dem mit einer Feldplatte versehenen Widerstand.
  • Hintergrund der Erfindung
  • Verschiedene Verfahren für das Herstellen von Widerständen auf einem Halbleitersubstrat sind bekannt. Die US-Patente 4 140 817, 5 548 268, 5 683 928, 5 976 392, 5 989 970, 6 069 398 und 6 093 596, von denen jedes hierin durch Bezugnahme aufgenommen ist, offenbaren ein Verfahren für das Herstellen von Widerständen.
  • In einer integrierten Schaltung kann ein Metall, wie z.B. eine Leiterbahn, die über den Körper eines diffundierten Widerstands mit einem hohen Flächenwiderstand verläuft, Schwankungen in dem Widerstandswert des Widerstands bewirken, wenn eine Spannung an die Leiterbahn angelegt wird. Die Spannung auf der Leiterbahn könnte bewirken, dass ein Bereich des Widerstands unter der Leiterbahn invertiert, verarmt oder akkumuliert, was zu Widerstandswertschwankungen in dem Widerstand führen würde. Durch ein wiederholtes Auftreten könnte unerwünschterweise eine permanente Änderung des Widerstands auftreten.
  • Eine Lösung bestand bis jetzt darin, Metallleiter nicht über Widerstände zu leiten, um dieses Problem zu umgehen. Diese Technik verschwendet jedoch wertvolle Fläche und bewirkt, dass integrierte Schaltungschips, die diese Technik verwenden, eine größere Fläche haben als integrierte Schaltungschips, die die Fläche über Widerständen für das Führen von Metallleitern verwenden.
  • Eine andere, in 18 dargestellte Lösung bestand darin, dass sich über dem Widerstandskörper die Metallleiterbahn erstreckt, die mit einem ersten der Widerstandskontakte verbunden ist. Die Metallerstreckung, bekannt als eine Feldplatte, würde sich fast bis zu dem Metall erstrecken, das mit dem zweiten Widerstandskontakt verbunden ist, soweit es das Layout, die Konstruktion und die Herstellungsregeln erlauben. Auf diese Weise wird die an den ersten Widerstandskontakt angelegte Spannung auch an die Feldplatte über dem Widerstandskörper angelegt. Der zweite Widerstandskontakt ist mit einem anderen Potential verbunden. Schwankungen im Widerstandswert des Widerstands bleiben auf Grund der an den ersten Kontakt und die Feldplatte angelegten Spannungen bestehen, aber die Spannung ist wenigstens bekannt. Ein Nachteil bei der Verwendung einer Metallfeldplatte besteht darin, dass die sonstige Fläche über dem Widerstandskörper, außer den Kontaktflächen, nicht für das Führen anderer Metallleiter in derselben Metallschicht, in der sich die Kontakte zu dem Widerstand befinden, verfügbar ist. Natürlich könnten Metallleiter über dem Widerstandskörper in höheren Metallschichten geführt werden, wie in der Technik bekannt ist. Ein Beispiel für diesen Typ des Standes der Technik ist in GB-A-2016208 zu finden.
  • Noch eine andere in 19 dargestellte Lösung bestand bis jetzt darin, eine Polysilizium-Feldplatte über dem Körper des Widerstands zu schaffen. Die Metallleiterbahn, die mit einem ersten der Widerstandskontakte verbunden ist, erstreckt sich derart, dass sie auch in Kontakt mit der Polysilizium-Feldplatte ist. Unter Verwendung dieser Technik ist ein Teil der Fläche über dem Körper des Widerstands für das Führen anderer Metallleiter in derselben Metallschicht, in der sich die Kontakte zu dem Widerstand befinden, verfügbar. Da das Metall, das mit dem ersten der Widerstandskontakte verbunden ist, einen zweiten Kontakt mit der Polysilizium-Feldplatte herstellt, ist sowohl die Fläche des Kontakts mit der Polysilizium-Feldplatte als auch jegliche Fläche in der Nähe des Kontakts mit dem Polysilizium bedingt durch das Layout, die Konstruktion und die Herstellungsregeln nicht für das Führen von anderen Metallleitern in der gleichen Metallschicht, in der sich die Kontakte zu dem Widerstand befinden, verfügbar. Ein Beispiel für diesen Typ des Standes der Technik ist in JP 56 167360 zu finden.
  • Es besteht ein Bedarf an einem mit einer Feldplatte versehenen Widerstand, der es ermöglicht, dass im Wesentlichen die ganze Fläche über dem Körper des Widerstands, die Layout, Konstruktion und Herstellungsregeln zulassen, für das Führen von Metallleitern in derselben Metallschicht, in der sich die Kontakte zu dem Widerstand befinden, verfügbar sind.
  • Kurze Beschreibung der Zeichnung
  • 1 bis 16 sind eine Folge von Schnittansichten durch ein Halbleitersubstrat, die Schritte in dem Verfahren für das Herstellen einer integrierten Schaltung darstellen, die einen mit einer Feldplatte versehenen Widerstand mit einer verbesserten Führungsfläche darüber gemäß der vorliegenden Erfindung aufweist;
  • 17 ist eine Ansicht von oben auf den mit einer Feldplatte versehenen Widerstand mit verbesserter Führungsfläche darüber aus 16, die eine mögliche Führung von Leiterbahnen über dem Widerstand darstellt;
  • 18 ist eine Schnittsicht eines mit einer Metallfeldplatte versehenen Widerstandes des Standes der Technik; und
  • 19 ist eine Schnittsicht eines mit einer Polysilizium-Feldplatte versehenen Widerstandes des Standes der Technik.
  • Zusammenfassung der Erfindung
  • Gemäß einem Aspekt der Erfindung ist eine integrierte Schaltung nach Anspruch 1 vorgesehen. Gemäß einem anderen Aspekt der Erfindung ist ein Verfahren nach Anspruch 9 vorgesehen.
  • Gemäß der Erfindung wird eine integrierte Schaltung, die einen mit einer Feldplatte versehenen Widerstand mit einer verbesserten Fläche darüber für das Führen von Metallleitern, die in derselben Metallschicht gebildet sind wie die Kontakte zu dem Widerstand, aufweist, durch eine Folge von Verarbeitungsschritten hergestellt. Ein Widerstand mit einem Widerstandskörper und einem Kontaktbereich an jedem Ende davon wird in einer aktiven Fläche eines Halbleitersubstrats gebildet. Eine erste Schicht Isoliermaterial wird über dem Widerstand gebildet und ein Fenster wird durch die erste Schicht Isoliermaterial zu dem Widerstandskörper geschaffen, um einen ersten Kontaktbereich zu bilden. Eine Schicht Polysilizium wird über der ersten Isolierschicht gebildet, um eine Feldplatte zu definieren, wobei die Polysilizium-Feldplatte dem ersten Kontaktbereich des Widerstands benachbart ist und sich über den Widerstandskörper zu im Wesentlichen dem anderen Kontaktbereich erstreckt, soweit es Layout, Konstruktion und Herstellungsregeln zulassen. Eine zweite Isolierschicht wird über der Polysiliziumschicht gebildet. Fenster werden in der zweiten Isolierschicht geschaffen, um einen Zugang zu der Polysilizium-Feldplatte und dem zweiten Kontaktbereich zu schaffen. Eine Metallschicht wird aufgebracht und unerwünschtes Metall wird weggeätzt, um Leiter über der Polysilizium-Feldplatte eines mit einer Feldplatte versehenen Widerstands mit einer verbesserten Fläche zu schaffen.
  • Detaillierte Beschreibung
  • 1 bis 16 sind eine Folge von Schnittansichten durch einen Wafer oder ein Halbleitersubstrat 20, die Schritte in dem Verfahren für das Herstellen eines mit einer Feldplatte versehenen Widerstands 22 mit einer Fläche darüber für das Führen von Metallleitern, die in derselben Metallschicht gebildet sind, in der die Kontakte zu dem Widerstand gebildet sind, erläutern. Das Halbleitersubstrat in einer bevorzugten Ausführungsform ist Silizium, aber die Erfindung ist nicht darauf beschränkt. Es können andere bekannte Halbleitersubstrate verwendet werden. Auch wenn die Herstellung eines Siliziumwiderstands vom p-Typ dargestellt ist, ist die Erfindung nicht darauf beschränkt. Obwohl das hierin offenbarte Verfahren die Herstellung eines in dem Halbleitersubstrat hergestellten mit einer Feldplatte versehenen Widerstands mit in der ersten Metallschicht hergestellten Metallkontakten darstellt, kann die Erfindung verwendet werden, um mit Feldplatten versehene Widerstände mit Metallkontakten, die in höheren Metallschichten hergestellt sind, herzustellen.
  • Wie in 1 gezeigt, wird eine Wanne oder ein aktiver Bereich 24, in dem der mit einer Feldplatte versehene Widerstand 22 hergestellt wird, in dem Halbleitersubstrat 20 entwickelt. Ein n+-Implantierungsschritt über der aktiven Fläche 24, gefolgt von der Züchtung einer epitaktischen Siliziumschicht, die etwa ein Mikron dick ist, z.B. durch einen chemischen Dampfniederschlagungsprozess, führt zu einer vergrabenen n+-Schicht 28 unter der entstehenden oberen Oberfläche 30 des Substrats 20. Die Größe und Form der aktiven Fläche 24 hängen sowohl von der Größe des(der) darin herzustellenden mit einer Feldplatte versehenen Widerstands(Widerstände) als auch von der Anzahl von Vorrichtungen ab, die mit Feldplatten versehene Widerstände aufweisen.
  • Ein Schritt eines blanko Ätzens entfernt (nicht gezeigtes) Oxid von der oberen Oberfläche 30 des Substrats 20, um einen Zugang zu der aktiven Fläche 24 zu schaffen. Vertiefungen 26, 32 und 34 werden, z.B. durch einen Plasmaätzprozess, in die obere Oberfläche 30 des Substrats 20 geätzt. Ein n+-Implantat in den tiefen Kollektor wird für das Bilden eines Kontakts 36 in der aktiven Fläche 24, aber außerhalb des Widerstands 22 gemacht. Der Kontakt 36 schafft einen elektrischen Zugang von der oberen Oberfläche 30 zu der vergrabenen n-Schicht 28. Feldoxid wird durch einen beliebigen bekannten Prozess, wie z.B. einen vertieften polygepufferten LOCOS-Pozess, in den Gräben für die Isolierung gezüchtet. Gleichzeitig mit dem Züchten des Oxids wird das n+-Implantat diffundiert.
  • Wie in 2 dargestellt, wird eine Maske aus (nicht gezeigtem) Photolack über diesen Teilen der Oberfläche 30 in ein Muster gebracht, wo ein Implantat nicht erwünscht ist. Teile der aktiven Fläche 24 werden mit einem p+-Dotierungsmaterial, wie z.B., aber nicht beschränkt auf Bor, implantiert, um einen Widerstandskörper 38 zu bilden. Die Menge an implantiertem p-Dotierungsmaterial wird von dem Widerstandswert bestimmt, den der Widerstand 22 haben soll, wie in der Technik bekannt ist. Der Photolack wird dann entfernt.
  • Eine weitere (nicht gezeigte) Photolackschicht wird über der Oberfläche 30 in ein Muster gebracht, wo ein n+-Kontaktverbesserungsimplantat nicht erwünscht ist. Das n+-Kontaktverbesserungsimplantat, wie in 3 dargestellt, bildet einen Kontaktbereich 36' in dem Kontakt 36. Der Kontaktbereich 36' hat auf Grund des n+-Implantats einen niedrigeren Widerstand als der Kontakt 36. Die Photolackschicht wird anschließend entfernt. Nachstehend sind das Niederschlagen, in ein Muster Bringen und Entfernen des Photolacks oder der Masken nicht jedes Mal erörtert. Ein Fachmann kennt die Notwendigkeit solcher Schritte.
  • Ein Polysilizium-Vorbereitungsschritt schlägt eine Schicht Isoliermaterial, wie z.B. TEOS-Oxid, über der Oberfläche 30 des gesamten Substrats 20 nieder. Die Oxidschicht 40, wie in 4 gezeigt, ist normalerweise 350 Angström dick. Eine Schicht 42 aus amorphem Polykristallinsilizium mit einer Dicke von etwa 600 Angström kann durch einen chemischen Dampfniederschlagungsprozess über der Oxidschicht 40 niedergeschlagen werden. Eine Maske wird über der Schicht 42 in ein Muster gebracht und ein Emitterfenster 44 wird von einem Plasmaätzprozess durch die amorphe Polykristallinsiliziumschicht 42 und die Oxidschicht 40 zu dem Silizium des Widerstandskörpers 38 als Vorbereitung der Herstellung eines Kontakts als einen ersten Kontakt 46 zu dem Widerstandskörper 38 geätzt.
  • 5 ist eine Schnittansicht des Substrats 20, die auf eine vollflächige Niederschlagung einer Schicht 48 aus Polysilizium, die normalerweise 3100 Angström dick ist, über der amorphen Polykristallinsiliziumschicht 42 durch einen chemischen Dampfniederschlagungsprozess folgt. Zusätzlich zu der Bildung einer Schicht über dem amorphen Polykristallinsilizium füllt die Schicht 48 aus Polysilizium das Fenster 44, wodurch ein Kontakt mit dem Widerstandskörper 38 hergestellt wird und der erste Widerstandskontakt 46 definiert wird. Als Teil eines Prozesses für einen dotierten Emitter wird die Schicht 48 aus Polysilizium mit einem p-Dotierungsmaterial vom p-Typ implantiert, wie in 6 gezeigt, wie z.B., aber beschränkt nicht auf Bor, um ein p-dotiertes Polysilizium zu bilden. Das Dotieren des Polysiliziums könnte durch andere bekannte Verfahren erreicht werden. Der Implantierungsschritt wird nicht von der Erfindung erfordert, aber trägt dazu bei, dass der mit einer Feldplatte vorgesehene Widerstand 22 in einem vorhandenen Prozess hergestellt wird, ohne zusätzliche Verarbeitungsschritte hinzuzufügen. Das Dotierungsmaterial vom p-Typ bildet einen verbesserten Kontaktbereich 46' in dem Kontakt 46. Der verbesserte Kontaktbereich 46' hat einen niedrigeren Widerstand als der Kontakt 46.
  • Nachdem sie implantiert wurde, wird die Schicht 48 aus Polysilizium hartmaskiert und dann durch einen Plasmaätzprozess geätzt. Wenn die Schicht 48 aus Polysilizium geätzt wird, werden nicht nur unerwünschte Flächen der Polysiliziumschicht 48 entfernt, sondern auch unerwünschte Flächen der amorphen Po lykristallinsiliziumschicht 42 und der TEOS-Schicht 40 weggeätzt. Das übrige Polysilizium, das eine Feldplatte 50 bildet, ist in 7 gezeigt. Der übrige Teil der Schicht 48 aus Polysilizium erstreckt sich über im Wesentlichen den gesamten Widerstandskörper 38. Das dotierte Polysilizium der Feldplatte 50 schafft einen elektrischen Pfad zu dem Widerstandskörper 38 durch das dotierte Polysilizium in dem Fenster 44 und den verbesserten Kontaktbereich 46'. Während eines Wärmebehandlungsschritts wird die amorphe Polykristallinsiliziumschicht 42 zu der Schicht 48 aus Polysilizium gemacht und mit ihr vereinigt, wodurch eine Polysiliziumschicht 48' gebildet wird. Das Polysilizium 48' erstreckt sich über im Wesentlichen den gesamten Widerstandskörper 38, davon beabstandet durch die Oxidschicht 40. Aufgrund von Layout, Konstruktion und Herstellungsregeln wird die Polysiliziumschicht 48' von der Fläche (auf der rechten Seite der 7) weggeätzt, wo ein anderes Fenster gebildet wird.
  • Ein anderer nicht von der vorliegenden Erfindung erforderter, aber in dem vorhandenen Prozess vorhandener Schritt bildet ein Abstandselement 52 um den Umfang der Polysiliziumstrukturen von (nicht gezeigten) Emitterkontakten und der Feldplatte 50, die von der Polysiliziumschicht 48 oder 48' gebildet wird. Eine Schicht Isoliermaterial, wie z.B. TEOS-Oxid, wird über dem gesamten Substrat 20 niedergeschlagen. Ein Trockenätzprozess entfernt das unerwünschte Isoliermaterial und lässt das Abstandselement 52, wie in 8 gezeigt, um den Umfang der Polysiliziumstrukturen herum übrig. Das Abstandselement 52 ist an der Oberfläche 30 typischerweise 1500 Angström breit. In dem vorhandenen Prozess wird das Abstandselement 52 um den Umfang der Polysiliziumstrukturen herum platziert, um Metalloxidhalbleitervorrichtungen oder sich selbst ausrichtende Vorrichtungen auf demselben Substrat unterzubringen. Das Abstandselement 52 richtet den zweiten Widerstandskontakt 58 selber aus und ermöglicht eine bessere Nutzung der Fläche über dem Widerstandskörper 38. Auch wenn es für die Erfindung nicht notwendig ist, trägt dieser Schritt dazu bei, mit Feldplatten versehene Widerstände 22 in einem vorhandenen Prozess herzustellen, ohne Prozessschritte zu ändern oder hinzuzufügen.
  • Ein in 9 dargestellter Oberflächenimplantatschritt implantiert den verbesserten Kontaktbereich 36' des Kollektorkontakts 36 mit einem Dotierungsmaterial vom n-Typ, wie z.B., aber nicht beschränkt auf Arsen oder Phosphor. Das Implantat senkt den Widerstand des verbesserten Kontaktbereichs 36' und des Kollektorkontakts 36. Eine (nicht gezeigte) Maske wird aufgebracht, um das Implantat auf den n-Wannen-Kollektorkontakt zu beschränken, was zu einem n+-Tiefkollektorkontakt führt, der sich zu der vergrabenen Schicht 28 hinunter erstreckt.
  • Noch ein anderer nicht von der Erfindung erforderter, aber in dem vorhandenen Prozess vorhandener Schritt ist eine in 10 dargestellte Basisverbesserungsimplantierung. In der Basisverbesserungsimplantierung werden die Polysiliziumstrukturen von (nicht gezeigten) Emitterkontakten und der Feldplatte 50 wieder mit einem Dotierungsmaterial vom p-Typ implantiert, wie z.B., aber beschränkt nicht auf Bor, um den Widerstand davon zu reduzieren. Eine als 54 dargestellte Photolackmaske maskiert Bereiche, wo das Implantat verhindert werden soll. Wichtiger ist es, dass ein selbstausrichtendes p+-Implantat im Bereich 56 in dem Widerstandskörper 38 erreicht wird, wo ein zweiter Widerstandskontakt 58 gebildet wird.
  • Wie in der Technik bekannt ist, wird ein Graben 60 um die aktive Fläche 24 herum für die Isolierung von elektrischem und thermischem Rauschen gebildet. Die Schritte werden nicht dargestellt, aber der letztendliche Graben 60 ist in 11 gezeigt. Bei der Bildung des Grabens 60 wird eine Maske gebildet und der Graben wird von z.B. einem Plasmaätzprozess geätzt. Ein p+-Implantat bildet einen Implantatbereich 62 an der Unterseite des Grabens 60. Ein Seitenwandoxid wird auf den Graben aufgebracht und der Graben wird mit Polysilizium gefüllt. Eine Wärmebehandlung bewirkt, dass das implantierte Dotierungsmaterial in den Widerstandskörper 38 unter dem Fenster 44 diffundiert, wodurch der Kontakt 46' gebildet wird.
  • Wie in 11 dargestellt, bringt ein Planarisierungsschritt eine oder mehrere Schichten Isoliermaterial, wie z.B. Oxid, auf, die kollektiv als dielektrische Schicht 66 dargestellt sind. In einer bevorzugten Ausführungsform werden eine Schicht aus TEOS, eine Schicht aus verbessertem Plasma-TEOS und eine Schicht aus Borphosphor-TEOS aufgebracht. Die Schicht 66 wird in einen Wärmebehandlungsschritt wieder fließend gemacht, um deren obere Oberfläche zu glätten.
  • Die dielektrische Schicht 66 wird maskiert und geätzt, wie durch z.B., aber nicht beschränkt auf einen Trockenätzprozess, um Fenster 68, 70 und 72 zu öffnen, wie in 12 gezeigt. Das Fenster 68 öffnet sich zu der Polysilizium-Feldplatte 50. Das Fenster 70 öffnet sich zu dem p+-Bereich 56. Das Fenster 72 öffnet sich zu dem Kollektorkontakt 36.
  • Wie in 13 dargestellt, kann eine erste Barrierenschicht 74, wie z.B., aber nicht beschränkt auf, Platinsilizid, in jedem der Fenster 68, 70 und 72 gebildet werden. Platin wird über dem Substrat niedergeschlagen und erwärmt, um mit Silizium zu reagieren, wo es damit in Kontakt kommt. Platin, das nicht reagiert, wird weggeätzt, wie in der Technik bekannt ist. Die erste Barrierenschicht 74 in dem Fenster 68 wird in der Feldplatte 50 gebildet. Die erste Barrierenschicht 74 in dem Fenster 70 wird in dem dotierten Silizium im Bereich 56 gebildet, wodurch ein zweiter Kontakt 76 des Widerstands 22 gebildet wird. Die erste Barrierenschicht 74 in dem Fenster 72 wird in dem n+-dotierten Silizium des Kontakts 36 gebildet.
  • Wie in 14 dargestellt, wird eine zweite Barrierenschicht 76 wie z.B., aber nicht beschränkt auf, Wolfram, über der ersten Barrierenschicht 74 aufgebracht. Die zweite Barrierenschicht 76 kann, wenn sie Wolfram ist, z.B. durch, aber nicht beschränkt auf, einen wie in der Technik bekannten Aufstäubungsprozess, aufgebracht werden. Zusätzliche oder weniger Barrierenschichten können verwendet werden.
  • Bei der Vorbereitung der Bildung von Leitern oder Leiterbahnen wird eine Metallschicht 80, wie z.B., aber nicht beschränkt auf, Aluminium oder Kupfer, wie in 15 dargestellt, über der gesamten allerobersten Oberfläche niedergeschlagen, wie in der Technik bekannt ist. In der in 15 dargestellten Ausführungsform ist die Metallschicht 80 die erste Metallschicht, aber die Erfindung ist nicht darauf beschränkt. Die Erfindung kann auf jede Metallebene in einem Prozess mit mehreren Metallebenen für das Herstellen integrierter Schaltungen angewendet werden.
  • Unerwünschtes Metall in der Schicht 80 wird wie in der Technik bekannt weggeätzt, was dazu führt, dass der mit einer Feldplatte versehene Widerstand 22 sich darüber erstreckende Leiterbahnen hat, wie in 16 und 17 dargestellt. Die Metallschicht 80 schafft eine Leiterbahn 82 zu (nicht gezeigten) Emittern und der Feldplatte 50, eine Leiterbahn 84 zu dem zweiten Widerstandskontakt 58, eine Leiterbahn 86 zu dem Kontakt 36 und Leiterbahnen 88, von denen Leiterbahnen 90, die über den Widerstandskörper 38 geführt werden, eine Teilmenge sind. Der in 15 dargestellte mit einer Feldplatte versehene Widerstand 22 stellt einen Teil einer integrierten Schaltung 98 dar, in dem der Widerstand 22 hergestellt wird. Folglich ist der mit einer Feldplatte versehene Widerstand 22 mit einer verbesserten Fläche über dem Körper 38 des Widerstands 22 für das Führen anderer Metallleiter über den Körper 38 des Widerstands 22 in derselben Metallschicht, die die Kontakte zu dem Widerstand bildet, verfügbar.
  • 17 ist eine Ansicht von oben auf den mit einer Feldplatte versehenen Widerstand 22 aus 16, die eine mögliche Führung der Leiter 90 über den Widerstandskörper 38 zeigt. Die Breite 92 des Widerstandskörpers 38 wird als schmaler in der Breite als die Breite 94 des ersten Widerstandskontakts 46 und des zweiten Widerstandskontakts 58 an den Enden des Widerstandskörpers 38 dargestellt, auch wenn die Erfindung nicht darauf beschränkt ist. Im Wesentlichen ist die gesamte Fläche über dem Widerstandskörper 38 für das Führen von Leiterbahnen oder Metallleitern verfügbar, abhängig nur von Layout, Konstruktion und Herstellungsregeln.
  • Ein auf diese Weise hergestellter mit einer Feldplatte versehener Widerstand 22 hat eine verbesserte Fläche über dem Widerstandskörper 38 für das Führen von Leitern oder Leiterbahnen 90. Layout, Konstruktion und Herstellungsregeln können einschränkende Faktoren bei der Nutzung der Fläche über dem Widerstandskörper 38 für das Führen von Leitern sein.
  • Die Erfindung kann in jedem beliebigen bekannten Prozess hergestellt werden und wird leicht in einem BICMOS(komplementär bipolaren)Prozess hergestellt. Nicht alle Schritte des Prozesses sind enthalten, oder nicht alle Details aller Schritte sind hier enthalten, aber es war eine ausreichende Offenbarung für den Fachmann enthalten. Die offenbarten Schritte sind die in einem Polysilizium-Emitterprozess verwendeten. Der mit einer Polysilizium-Feldplatte versehene Widerstand mit einer verbesserten Fläche darüber für das Führen kann in diesem Prozess ohne jegliche zusätzliche Verarbeitungsschritte hergestellt werden. Ein mit einer Polysilizium-Feldplatte versehener Widerstand mit einer verbesserten Fläche darüber für das Führen kann unter Verwendung von weniger als allen Schritten in dem Polysilizium-Emitterprozess hergestellt werden.
  • Obwohl die Erfindung als auf einem Siliziumsubstrat hergestellt beschrieben wurde, ist die Erfindung nicht darauf beschränkt. Jeder beliebe Halbleiter könnte verwendet werden. Während ein Widerstand mit einem dotierten Bereich vom p-Typ beschrieben wurde, ist die Erfindung nicht darauf beschränkt; die Erfindung kann verwendet werden, um mit Feldplatten versehene Widerstände von anderen Dotierungstypen herzustellen.

Claims (12)

  1. Integrierte Schaltung mit einem mit einer Feldplatte versehenen Widerstand, wobei der mit einer Feldplatte versehene Widerstand aufweist: a. einen in einem Halbeleitersubstrat (20) gebildeten Widerstandskörper (38), wobei der Widerstandskörper einen ersten (46) und einen zweiten (56) Kontaktbereich hat, b. eine erste Isolierschicht (40) auf dem Widerstandskörper, wobei die erste Isolierschicht ungefähr erstreckungsgleich mit dem Widerstandskörper ist und eine obere Oberfläche und eine untere Oberfläche hat, c. ein Kontaktfenster (44) in der ersten Isolierschicht, das sich von der oberen Oberfläche der ersten Isolierschicht durch die erste Isolierschicht zu dem Widerstandskörper hin erstreckt, d. eine Feldplatte (50) auf der ersten Isolierschicht, die ungefähr erstreckungsgleich damit und mit dem Widerstandskörper ist, wobei die Feldplatte eine obere Oberfläche und eine untere Oberfläche hat, wobei sich ein Teil der unteren Oberfläche durch das Kontaktfenster in der ersten Isolierschicht und in Kontakt mit dem ersten Kontaktbereich (46) des Widerstands erstreckt, e. eine zweite Isolierschicht (66), wobei ein erster Teil der zweiten Isolierschicht die Feldplatte (50) zumindest im Wesentlichen bedeckt, f. einen elektrischen Kontakt (82) zu der oberen Oberfläche der Feldplatte, g. einen elektrischen Kontakt (84), der elektrisch von der Feldplatte isoliert ist, zu dem zweiten Kontaktbereich des Widerstands, h. eine Mehrzahl von Metallleitern (90), die auf dem ersten Teil der zweiten Isolierschicht gebildet sind.
  2. Integrierte Schaltung nach Anspruch 1, wobei die Feldplatte Polysilizium aufweist.
  3. Integrierte Schaltung nach Anspruch 2, wobei die erste und die zweite Isolierschicht SiO2 sind.
  4. Integrierte Schaltung nach Anspruch 2, ferner aufweisend ein isolierendes Abstandselement, das um die Feldplatte herum gebildet ist.
  5. Integrierte Schaltung nach Anspruch 2, wobei der elektrische Kontakt zu der oberen Oberfläche der Feldplatte eine Barrierenschicht aufweist.
  6. Integrierte Schaltung nach Anspruch 5, wobei der elektrische Kontakt zu dem zweiten Kontaktbereich des Widerstands eine Barrierenschicht aufweist.
  7. Integrierte Schaltung nach Anspruch 1, wobei die Elemente f., g. und h. eine einzelne Metallschicht aufweisen.
  8. Integrierte Schaltung nach Anspruch 7, wobei der elektrische Kontakt zwischen der oberen Oberfläche der Feldplatte den Teil der unteren Oberfläche der Feldplatte überlagert, der sich durch das Kontaktfenster in der ersten Isolierschicht und in Kontakt mit dem ersten Kontaktbereich des Widerstands erstreckt.
  9. Verfahren für die Herstellung einer integrierten Schaltung mit einem mit einer Feldplatte versehenen Widerstand, wobei der mit einer Feldplatte versehene Widerstand aufweist: a. Bilden eines in einem Halbleitersubstrat (20) gebildeten Widerstandskörpers (38), wobei der Widerstandskörper einen ersten (46) und einen zweiten (56) Kontaktbereich hat, b. Bilden einer ersten Isolierschicht (40) auf dem Widerstandskörper, wobei die erste Isolierschicht ungefähr erstreckungsgleich mit dem Widerstandskörper ist und eine obere Oberfläche und eine untere Oberfläche hat, c. Bilden eines Kontaktfensters (44) in der ersten Isolierschicht, das sich von der oberen Oberfläche der ersten Isolierschicht durch die erste Isolierschicht zu dem Widerstandskörper erstreckt, d. Bilden einer Feldplatte (50) auf der ersten Isolierschicht, die ungefähr erstreckungsgleich damit und mit dem Widerstandskörper ist, wobei die Feldplatte eine obere Oberfläche und eine untere Oberfläche hat, wobei sich ein Teil der unteren Oberfläche durch das Kontaktfenster in der ersten Isolierschicht und in Kontakt mit dem ersten Kontaktbereich (46) des Widerstands erstreckt, e. Niederschlagen einer zweiten Isolierschicht (66), wobei ein erster Teil der zweiten Isolierschicht die Feldplatte (50) zumindest im Wesentlichen bedeckt, f. Niederschlagen einer Metallschicht, g. in ein Muster Bringen der Metallschicht (80), um i. einen elektrischen Kontakt (82) zu der oberen Oberfläche der Feldplatte, ii. einen elektrischen Kontakt (84), der elektrisch von der Feldplatte isoliert ist, zu dem zweiten Kontaktbereich des Widerstands, und iii. eine Mehrzahl von Metallleitern (90), die auf dem ersten Teil der zweiten Isolierschicht gebildet sind, zu bilden.
  10. Verfahren nach Anspruch 9, wobei die Feldplatte Polysilizium aufweist.
  11. Verfahren nach Anspruch 10, wobei die erste und die zweite Isolierschicht SiO2 sind.
  12. Verfahren nach Anspruch 11, ferner aufweisend den Schritt des Bildens eines isolierenden Abstandselements, das um die Feldplatte herum gebildet ist.
DE60127777T 2000-08-30 2001-08-20 Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet Expired - Lifetime DE60127777T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US650604 1984-09-14
US09/650,604 US7439146B1 (en) 2000-08-30 2000-08-30 Field plated resistor with enhanced routing area thereover

Publications (2)

Publication Number Publication Date
DE60127777D1 DE60127777D1 (de) 2007-05-24
DE60127777T2 true DE60127777T2 (de) 2007-12-27

Family

ID=24609563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60127777T Expired - Lifetime DE60127777T2 (de) 2000-08-30 2001-08-20 Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet

Country Status (6)

Country Link
US (1) US7439146B1 (de)
EP (1) EP1184910B1 (de)
JP (1) JP5176050B2 (de)
KR (1) KR100870256B1 (de)
DE (1) DE60127777T2 (de)
TW (1) TW560061B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346322B2 (ja) 2003-02-07 2009-10-21 株式会社ルネサステクノロジ 半導体装置
US7375410B2 (en) 2004-02-25 2008-05-20 International Business Machines Corporation Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof
BR112012002873B1 (pt) * 2009-08-12 2019-10-15 Newpage Corporation Meios de gravação de jato de tinta
US8222745B2 (en) 2010-01-19 2012-07-17 Lsi Corporation Integrated heat sink

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683491A (en) * 1970-11-12 1972-08-15 Carroll E Nelson Method for fabricating pinched resistor semiconductor structure
US3694719A (en) 1970-11-27 1972-09-26 Rca Corp Schottky barrier diode
SE7900379L (sv) * 1978-01-25 1979-07-26 Western Electric Co Halvledare-integrerad-krets
JPS5811750B2 (ja) * 1979-06-04 1983-03-04 株式会社日立製作所 高耐圧抵抗素子
JPS5621359A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Semiconductor device
JPS56133863A (en) * 1980-03-22 1981-10-20 Citizen Watch Co Ltd Semiconductor device
JPS56167360A (en) * 1980-05-26 1981-12-23 Mitsubishi Electric Corp Diffused resistance element in semiconductor device
JPS5799764A (en) * 1980-12-12 1982-06-21 Toshiba Corp Semiconductor device
JPS57100723A (en) * 1980-12-16 1982-06-23 Toshiba Corp Electronic parts
GB2097581A (en) * 1981-04-24 1982-11-03 Hitachi Ltd Shielding semiconductor integrated circuit devices from light
JPS5864059A (ja) * 1981-10-14 1983-04-16 Hitachi Ltd 高耐圧抵抗素子
JPS5870566A (ja) * 1981-10-23 1983-04-27 Hitachi Ltd 半導体装置
JPS5994849A (ja) * 1982-11-24 1984-05-31 Nec Corp 半導体集積回路装置
JPS60128651A (ja) * 1983-12-15 1985-07-09 Fujitsu Ltd 半導体装置
JPS60231352A (ja) * 1984-04-28 1985-11-16 Fujitsu Ltd 半導体装置
JPS61251162A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体抵抗素子の構造
JPS62295445A (ja) * 1985-12-20 1987-12-22 Sanyo Electric Co Ltd 半導体集積回路装置
JPS62274654A (ja) * 1986-05-22 1987-11-28 Nec Corp 入力保護装置
JPS6358955A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体回路に用いられる抵抗体
JPS63226956A (ja) * 1987-03-16 1988-09-21 Hitachi Ltd 半導体抵抗体
JPH01253950A (ja) * 1988-04-01 1989-10-11 Nec Corp ポリシリコン抵抗を有する集積回路装置
JP2864576B2 (ja) * 1988-11-22 1999-03-03 セイコーエプソン株式会社 半導体装置
US5428242A (en) * 1988-11-22 1995-06-27 Seiko Epson Corporation Semiconductor devices with shielding for resistance elements
JPH02312273A (ja) * 1989-05-26 1990-12-27 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0336759A (ja) * 1989-07-04 1991-02-18 Seiko Epson Corp 半導体装置
US4948747A (en) * 1989-12-18 1990-08-14 Motorola, Inc. Method of making an integrated circuit resistor
JPH04348560A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0590509A (ja) * 1991-09-27 1993-04-09 Toyota Motor Corp 半導体集積回路
US5200733A (en) * 1991-10-01 1993-04-06 Harris Semiconductor Corporation Resistor structure and method of fabrication
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
JPH0964286A (ja) * 1995-08-21 1997-03-07 Yamaha Corp 半導体装置
US5867087A (en) * 1995-08-24 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional polysilicon resistor for integrated circuits
JP2988357B2 (ja) * 1996-02-19 1999-12-13 日本電気株式会社 抵抗回路
US5830265A (en) * 1996-10-31 1998-11-03 Hewlett-Packard Company Counterion substitution in macromolecular chromophore (MMC) for ink-jet printing including textile, large format and office format printers
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
JP3161413B2 (ja) * 1998-05-28 2001-04-25 日本電気株式会社 半導体装置の製造方法
SE513116C2 (sv) * 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan
US6458669B1 (en) * 2000-08-30 2002-10-01 Agere Systems Guardian Corp. Method of manufacturing an integrated circuit

Also Published As

Publication number Publication date
US7439146B1 (en) 2008-10-21
JP2002158290A (ja) 2002-05-31
EP1184910A2 (de) 2002-03-06
EP1184910B1 (de) 2007-04-11
KR100870256B1 (ko) 2008-11-25
DE60127777D1 (de) 2007-05-24
JP5176050B2 (ja) 2013-04-03
TW560061B (en) 2003-11-01
EP1184910A3 (de) 2004-10-13
KR20020018165A (ko) 2002-03-07

Similar Documents

Publication Publication Date Title
DE112006000175T5 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19907070A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE3030862A1 (de) Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur
DE19720193A1 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE19506155A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE60127777T2 (de) Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet
DE19854187B4 (de) Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren
DE19727264A1 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
EP1122796A2 (de) Vertikales Halbleiterbauelement mit Source-Down-Design und entsprechendes Herstellungsverfahren
DE3923619C2 (de)
EP0651433B1 (de) Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik

Legal Events

Date Code Title Description
8364 No opposition during term of opposition