DE60131065T2

DE60131065T2 - Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung

Info

Publication number: DE60131065T2
Application number: DE60131065T
Authority: DE
Inventors: Hirohito Kawasaki-shi Higashi; Hideki Kawasaki-shi Ishida
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-12-27
Filing date: 2001-11-22
Publication date: 2008-07-31
Anticipated expiration: 2021-11-23
Also published as: EP1223676A3; EP1223676A2; EP1223676B1; JP2002198811A; JP4270339B2; DE60131065D1; US20020079973A1; US6624706B2

Description

Die vorliegende Erfindung betrifft im Allgemeinen eine PLL-(Phasenregelkreis)-Schaltung und, im Besonderen, eine automatische Vorstromanpassungsschaltung, die einen Vorstrom anpaßt, der für einen CCO (stromgesteuerten Oszillator) vorgesehen ist.
8 zeigt eine schematische Konfiguration eines spannungsgesteuerten Oszillators (VCO) 10 nach Stand der Technik zur Verwendung in einer PLL-Schaltung.
In dem VCO 10 wird eine Steuerspannung VC durch eine V/I-Wandlerschaltung 11 in einen Strom IE konvertiert, und der Strom IE wird durch einen Addierer 12 zu einem Vorstrom IB addiert, um einen Steuerstrom IC zu bilden, der für einen stromgesteuerten Oszillator (CCO) 13 vorgesehen wird. Der CCO 13 gibt einen Oszillationstakt OCLK mit einer Frequenz FO gemäß dem Wert des Steuerstroms IC aus.
9(A) zeigt Charakteristiken der Oszillationsfrequenz FO in Abhängigkeit von der Steuerspannung VC des VCO 10, wenn der Vorstrom IB = 0 ist.
Die Charakteristiken unterscheiden sich außerordentlich bei Schwankungen von Herstellungsprozeßbedingungen, das heißt, bei Schwankungen der Schwellenspannung, der Gatelänge und der Gateisolierfilmdicke von FETs, die Bestandteile des VCO 10 sind. Eine Kennlinie TYP in der Figur zeigt einen typischen Fall, während die anderen Kennlinien POW und SPW Fälle darstellen, wenn die Oszillationsfrequenz FO dem Maximum bzw. Minimum bei jeder Steuerspannung VC aufgrund von Schwankungen der Herstellungsprozeßbedingungen gleich ist.
In der PLL-Schaltung ist die Steuerspannung VC eine Ausgabe eines Schleifenfilters. Der Bereich der variablen Frequenzen VL bis VH der Ausgabe wird gewöhnlich durch eine Energiezufuhrspannung und die Schwelle von FETs bestimmt. In dem Fall, wenn eine Frequenz Fm einer Referenztaktfrequenz gleich ist, und wenn die Steuerspannung VC dem mittleren Wert Vm zwischen VL und VH gleich ist, wird der Bereich einer Frequenz des VCO 10, in dem die Frequenz in der PLL-Schaltung schwanken kann, maximiert. Selbst wenn der VCO 10 in dieser Weise konstruiert ist, neigt der VCO 10 dazu, aufgrund von Rauschen oder einer Schwankung der Taktfrequenz aus der Verriegelung herauszutreten, da der Bereich der Frequenz, in dem er schwanken kann, schmal ist, falls seine Frequenzcharakteristik gemäß Schwankungen der Herstellungsprozeßbedingungen der POW-Typ ist. Wenn seine Frequenzcharakteristik indessen der SPW-Typ ist, kann der VCO 10 die Verriegelungsbedingung nicht erreichen.
Aber auch in dem Fall, wenn seine Frequenzcharakteristik der POW-Typ ist, wird dann, falls POW längs der VC-Achse in der positiven Richtung an eine Position wie in 9(B) verschoben wird, der Bereich der variablen Frequenzen breiter, um zu verhindern, daß der VCO 10 aus der Verriegelung heraustritt. Die Translation entspricht einer Anpassung des Wertes des Vorstroms IB, um FO = Fm einzuhalten, wenn in 8 VC = Vm ist.
Falls in der PLL-Schaltung die Steuerspannung VC mit einem Rauschen überlagert wird, tritt ein Jitter in der Wellenform des Oszillationstaktes OCLK auf. Es ist möglich, den Jitter zu reduzieren, indem das Verhältnis eines Inkrementes der Oszillationsfrequenz FO zu einem Inkrement der Steuerspannung VC (eine VCO-Verstärkung) verringert wird, das heißt, indem die Neigung der Kennlinie des VCO 10 verringert wird.
Andererseits hängen die Charakteristiken des VCO 10 auch von der Temperatur ab, wie in 10(A) gezeigt. Kennlinien in der Figur zeigen solche Fälle, wenn die Temperaturen T1, T2 und T3 sind, wobei eine Beziehung T1 < T2 < T3 erfüllt wird. 10(B) zeigt eine Beziehung zwischen der Temperatur T und der Oszillationsfrequenz FO unter der Bedingung, daß die Steuerspannung VC auf einem konstanten Wert ist.
Falls die VCO-Verstärkung klein ist, wie in 10(A) gezeigt, sind der Bereich der variablen Frequenzen und eine Toleranz in der PLL-Schaltung schmal; deshalb ist eine exaktere Anpassung des Vorstroms IB erforderlich, um zu vermeiden, daß der VCO durch Schwankungen der Temperatur und das Rauschen aus der Verriegelung heraustritt.
In JP 10-84278 A wird eine PLL-Schaltung, bei der eine Nachbildung eines CCO eingesetzt wird, als automatische Vorstromanpassungsschaltung verwendet, und die Ausgabe einer V/I-Wandlerschaltung in einem VCO wird als Vorstrom IB für die PLL-Schaltung verwendet, die ein Anpassungsobjekt ist, um Schwankungen von Prozeßbedingungen und der Temperatur zu bewältigen.
Wenn jedoch die VCO-Verstärkung der anzupassenden PLL-Schaltung reduziert wird, um den Jitter auf einen niedrigen Wert zu begrenzen, wird auch die VCO-Verstärkung der Vorstromanpassungsschaltung reduziert; deshalb kann die Bedingung des Heraustretens aus der Verriegelung in der Vorstromanpassungsschaltung entstehen, wodurch verhindert wird, daß ein angemessener Vorstrom IB erzeugt wird.
Indessen wird in JP 11-177416 A zum Bewältigen von Schwankungen der Prozeßbedingungen und der Temperatur die Ausgabe eines Schleifenfilters durch eine D/A-Wandlerschal tung in einen Strom umgewandelt, um den Strom als Vorstrom IB zu verwenden. Da der Vorstrom IB in diesem Fall jedoch zu der Steuerspannung VC proportional ist, ist auch der Steuerstrom des CCO zu der Steuerspannung VC proportional; deshalb kann der Steuerstrom IC gegen Schwankungen der Prozeßbedingungen und der Temperatur nicht auf einen Wert am Mittelpunkt seines Bereiches eingestellt werden.
Ferner wird in JP 10-70458 A zum Bewältigen von Schwankungen der Prozeßbedingungen und der Temperatur die Ausgangsspannung eines Schleifenfilters mit einer Referenzspannung verglichen, die einen Temperaturkoeffizienten von nahezu Null hat, wird der Zählwert eines Zählers gemäß dem Ergebnis des Vergleichs verändert und wird ein Vorstromschalter durch den Zählwert gesteuert, um den Zustand eines Vorstromgenerators zu bestimmen.
Es ist jedoch keine Beschreibung dazu vorhanden, wie der Zählwert verändert wird, was die Referenzspannung ist, wie die Beziehung zwischen dem Eingang und Ausgang des Vorstromgenerators ist oder wie der Ausgangsstrombereich des Vorstromgenerators durch den Vorstromschalter begrenzt wird, wodurch der Inhalt der Vorstromanpassung unklar wird. Da ferner der Vorstromgenerator immer unter digitaler Steuerung steht, um die Temperaturschwankung zu bewältigen, wird, da sich der Wert des Steuerstroms IC bei jeder Umschaltung des Schalters stufenweise verändert, der Jitter auch unter der Voraussetzung erzeugt, daß die Vorstromanpassung ermöglicht wird.
Da ferner in jedem der obengenannten veröffentlichten Dokumente die digitale Anpassungsschaltung immer in Betrieb ist, um eine Schwankung der Temperatur zu bewältigen, nimmt der Energieverbrauch zu.
EP-A-1 033 815 offenbart eine automatische Vorstromanpassungsschaltung gemäß der Präambel des beiliegenden Anspruchs 1. Ein "zusätzlicher Stromgenerator" gestattet es, die Charakteristik eines spannungsgesteuerten Oszillators zu steuern, kompensiert aber keine Temperaturschwankungen.
Daher ist es wünschenswert, eine automatische Vorstromanpassungsschaltung vorzusehen, die für eine PLL-Schaltung einen angemesseneren Vorstrom sowohl gegen Schwankungen der Prozeßbedingungen als auch gegen Schwankungen der Temperatur liefern kann.
Eine automatische Vorstromanpassungsschaltung gemäß der vorliegenden Erfindung dient der Verwendung in einer PLL-Schaltung. Die PLL-Schaltung ist mit einem spannungsgesteuerten Oszillator versehen, der umfaßt: eine Spannung-Strom-Wandlerschaltung, die eine Steuerspannung VC in einen Strom IE umwandelt; und einen stromgesteuerten Oszillator, der einen Steuerstrom IC empfängt, der erhalten wird, indem ein Vorstrom IB zu dem umgewandelten Strom IE addiert wird.
In der automatischen Vorstromanpassungsschaltung der vorliegenden Erfindung ist der Vorstrom IB die Summe aus einem ersten Vorstrom, der zum Bewältigen von Prozeßschwankungen angepaßt wird, und einem zweiten Vorstrom zum Bewältigen der Temperaturschwankung. Diese ersten und zweiten Vorströme werden durch eine Vorstromanpassungsschaltung bzw. eine Vorstromerzeugungsschaltung erzeugt.
Die Vorstromanpassungsschaltung paßt den ersten Vorstrom als Antwort auf ein Anpassungsstartsignal derart an, daß die Steuerspannung zu einer Referenzspannung konvergiert, und beendet die Anpassung, wenn die Konvergenz erreicht worden ist.
Die Referenzspannung wird so bestimmt, um ungefähr an einem Mittelpunkt im Bereich der variablen Steuerspannung zu liegen.
Die Vorstromerzeugungsschaltung liefert den zweiten Vorstrom mit solch einer Temperaturcharakteristik, daß verhindert wird, daß sich die Steuerspannung von der Referenzspannung aufgrund einer Temperaturschwankung verschiebt.
Da die Anpassung durch die Vorstromanpassungsschaltung nicht ausgeführt wird, nachdem der erste Vorstrom so angepaßt worden ist, daß die Steuerspannung zu der Referenzspannung konvergiert, ändert sich der Wert des ersten Vorstroms nicht rapide, auch wenn sich die Charakteristiken des spannungsgesteuerten Oszillators aufgrund einer Temperaturschwankung verändern, wodurch eine stabile Operation der PLL-Schaltung gewährleistet wird.
Da nach der Anpassung die Verschiebung der Steuerspannung von der Referenzspannung aufgrund der Temperaturschwankung durch die Vorstromerzeugungsschaltung korrigiert wird, wird die Steuerspannung nahezu auf dem Mittelpunkt im Bereich der variablen Steuerspannung gehalten. Dadurch erreicht der Frequenzbereich, in dem der VCO in der Verriegelung bleibt, unabhängig von einer Temperaturschwankung fast das Maximum, und deshalb kann, selbst wenn die VCO-Verstärkung bei der Konzeption reduziert wird, um den Jitter aufgrund von Rauschen zu minimieren, die Bedingung des Heraustretens aus der Verriegelung verhindert werden.
In dem Fall, wenn die Vorstromerzeugungsschaltung aus einer Vorspannungserzeugungsschaltung und einer Spannung-Strom-Wandlerschaltung gebildet ist, die eine erzeugte Vorspannung in einen Strom umwandelt, der der zweite Vorstrom ist, erzeugt die Vorspannungserzeugungsschaltung eine Vorspannung mit einer Temperaturcharakteristik, die zu jener der Steuerspannung entgegengesetzt ist, unter der Bedingung, daß die Frequenz des Oszillationssignals fixiert ist.
Gemäß einem anderen Aspekt der Erfindung ist ein Vorstromanpassungsverfahren zum Anpassen eines Vorstroms für eine PLL-Schaltung vorgesehen.
Nur beispielhaft wird nun Bezug auf die beiliegenden Zeichnungen genommen, in denen: –
1 ein Blockdiagramm ist, das eine PLL-Schaltung einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
2 ein Logikschaltungsdiagramm ist, das eine Ausführungsform der Registereinstellschaltung von 1 zusammen mit einem Register zeigt;
3 ein Zeitdiagramm ist, das die Operation der Schaltung von 2 zeigt;
4(A) ein Graph ist, der Veränderungen der Vorspannung VT in Abhängigkeit von der Temperatur zeigt; 4(B) ein Graph ist, der Veränderungen des Vorstroms IB in Abhängigkeit von der Temperatur zeigt; und 4(C) ein Graph ist, der Veränderungen der Steuerspannung VC in Abhängigkeit von der Temperatur zeigt, wenn eine PLL-Schaltung in Verriegelung ist;
5 ein Blockdiagramm ist, das eine PLL-Schaltung einer zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
6 ein Diagramm ist, das ein Strukturbeispiel für eine Ladungspumpenschaltung und einen Schleifenfilter, die in einer PLL-Schaltung zu verwenden sind, einer dritten Ausführungsform gemäß der vorliegenden Erfindung zeigt;
7 ein Diagramm von Spannungswellenformen von Signalen VD und VC in Bezug auf einen Impuls eines Aufwärtssignals UP ist, das die Operation der Schaltung von 6 zeigt;
8 ein Blockdiagramm eines spannungsgesteuerten Oszillators nach Stand der Technik zur Verwendung in einer PLL-Schaltung ist;
9(A) und 9(B) Graphen sind, die jeweils Charakteristiken der Oszillationsfrequenz FO in Abhängigkeit von der Steuerspannung VC der Schaltung von 8 zeigen, wobei 9(A) Kennlinien von VCOs zeigt, die bei drei jeweilig verschiedenen Prozeßbedingungen hergestellt wurden, in dem Fall, wenn die Temperatur konstant ist und ein Vorstrom IB gleich Null ist, während 9(B) eine Kennlinie eines VCO zeigt, der die Kennlinie POW in 9(A) mit angepaßtem Vorstrom IB hat; und
10(A) ein Graph ist, der Charakteristiken der Oszillationsfrequenz FO in Abhängigkeit von der Steuerspannung VC eines spannungsgesteuerten Oszillators mit einer relativ kleinen Verstärkung bei drei jeweilig verschiedenen Temperaturen zeigt, und 10(B) ein Graph ist, der eine Charakteristik der Oszillationsfrequenz FO in Abhängigkeit von der Temperatur zeigt, wenn die Steuerspannung VC konstant ist.
Unter Bezugnahme auf die Zeichnungen, in denen gleiche Bezugszeichen über mehrere Ansichten hinweg gleiche oder entsprechende Teile bezeichnen, werden unten nun bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben. Ein Signal, das L-aktiv ist, wird durch Hinzufügen von '*' zu einem Bezugszeichen gekennzeichnet.
Erste Ausführungsform
1 zeigt eine PLL-Schaltung einer ersten Ausführungsform gemäß der vorliegenden Erfindung.
Ein VCO 10 hat dieselbe Konfiguration wie der VCO 10 von 8, und ein Oszillationstakt OCLK mit einer Frequenz FO des VCO 10 wird für einen Teiler durch N, 14, vorgesehen, um einen Rückführungstakt FOLK mit einer Frequenz von FO/N zu erzeugen. Ein Phasenvergleicher 15 detektiert eine Verzögerung oder ein Vorauseilen des Rückführungstaktes FOLK bezüglich eines Referenztaktes RCLK, um einen Impuls eines Aufwärtssignals UP oder eines Abwärtssignals DWN bei jeder Detektion einer Verzögerung oder eines Vorauseilens zu erzeugen. Eine Ladungspumpenschaltung 16 lädt oder entlädt einen Filterkondensator in einem Schleifenfilter 17 als Antwort auf einen Impuls des Aufwärtssignals UP bzw. des Abwärtssignals DWN. Die Ausgabe des Schleifenfilters 17 wird als Steuerspannung VC einer V/I-Wandlerschaltung 11 des VCO 10 zugeführt.
Die Frequenz des Referenztaktes RCLK wird gewöhnlich durch Schwankungen der Prozeßbedingungen bei seiner Erzeugungsschaltung und durch Temperaturschwankung von einer Nennfrequenz verschoben.
Eine automatische Vorstromanpassungsschaltung, die einen Vorstrom IB für einen Addierer 12 vorsieht, wird zu der PLL-Schaltung hinzugefügt, die aus dem VCO 10, dem Teiler durch N, 14, dem Phasenvergleicher 15, der Ladungspumpenschaltung 16 und dem Schleifenfilter 17 gebildet ist. Als Nächstes folgt eine Beschreibung dieser Anpassungsschaltung.
In der Ausführungsform ist der Vorstrom IB die Summe aus einem Vorstrom IB1, der zum Bewältigen von Schwankungen von Prozeßbedingungen angepaßt wird, und einem Vorstrom IB2 zum Bewältigen der Temperaturschwankung.
Als Nächstes folgt die Beschreibung einer Vorstromanpassungsschaltung (18, 19, 20, 21 und 22), die einen Vorstrom IB1 erzeugt.
Die Steuerspannung VC wird durch einen Vergleicher 19 mit einer Referenzspannung VREF verglichen, die in einer Referenzspannungserzeugungsschaltung 18 erzeugt wird. Die Referenzspannungserzeugungsschaltung 18 ist so konstruiert, daß die Ausgabe VREF von ihr einem Wert am Mittelpunkt in dem Bereich der variablen Ausgangsspannung des Schleifenfilters 17, das heißt Vm von 10(A), gleich ist. Gewöhnlich erstreckt sich dieser Bereich der variablen Ausgangsspannung von Vth bis (VDD – Vth), wie zum Beispiel von 0,2 bis 1,6 V, wobei VDD eine Energiezufuhrspannung ist und Vth eine Schwellenspannung eines FET ist. In diesem Fall ist VREF = VDD/2, die durch einen wohlbekannten Spannungsteiler erzeugt werden kann. Die Referenzspannungserzeugungsschaltung 18 dient vorzugsweise zur Anpassung an einen angemesseneren Vorstrom IB, um so konstruiert zu sein, daß die Referenzspannung VREF gegen die Temperaturschwankung auf dem oben beschriebenen Mittelpunkt gehalten wird. Indem zum Beispiel zwei Widerstände mit demselben Widerstandswert zwischen der Energiezufuhrleitung und Erde seriell verbunden werden, kann die geteilte Spannung VREF = VDD/2 erhalten werden und behält die Spannung VREF den Wert an dem oben beschriebenen Mittelpunkt auch dann bei, wenn eine Schwankung der Energiezufuhrspannung VDD auftritt, die durch eine Temperaturschwankung verursacht wird.
Das Vergleichsergebnis CR des Vergleichers 19 ist hoch, wenn VC > VREF ist, während es niedrig ist, wenn VC < VREF ist. Das Vergleichsergebnis CR wird zusammen mit dem Referenztakt RCLK und einem Anpassungsstartsignal ADJ einer Registereinstellschaltung 20 zugeführt. Die Operation der Registereinstellschaltung 20 wird durch einen Impuls des Anpassungsstartsignals ADJ gestartet, der ihr zugeführt wird, und erfolgt synchron mit einem Takt, der durch Teilen des Referenztaktes RCLK erhalten wird. Die Registereinstellschaltung 20 stellt Werte SV in einem Register 21 so ein, daß eine Serie von Vergleichsergebnissen CR die Konvergenz von VC zu VREF angibt, und fixiert nach der Konvergenz den eingestellten Wert SV. Das heißt, die Registereinstellschaltung 20 stellt '1', wie später eingehend beschrieben, bei einem selektierten Bit als Testbit in dem Register 21 sequentiell von dem höchstwertigen Bit bis zu dem niedrigstwertigen Bit in vorbestimmten Zyklen ein und fixiert den Inhalt des Registers 21 nach dem Setzen oder Zurücksetzen des niedrigstwertigen Bits.
Ein Ausgabewert SV1 des Registers 21 wird durch eine D/A-Wandlerschaltung 22 in den Vorstrom IB1 umgewandelt. Die D/A-Wandlerschaltung 22 kann konstruiert werden, indem eine Vielzahl von Schaltungen, die jeweils eine serielle Verbindung einer Konstantstromquelle und eines Schalttransistors aufweisen, parallel miteinander verbunden wird. Das Ein und Aus von jedem Schalttransistor wird durch den Einstellwert SV1 bestimmt.
Als Nächstes folgt eine Beschreibung einer Vorstromerzeugungsschaltung (23 und 24), die den Vorstrom IB2 erzeugt.
Eine Vorspannung VT, die in einer Vorspannungserzeugungsschaltung 23 erzeugt wird, wird durch eine V/I-Wandlerschaltung 24 in den Vorstrom IB2 umgewandelt. Die Begren zung, die der Vorspannung VT auferlegt wird, hängt von dem Umwandlungskoeffizienten der V/I-Wandlerschaltung 24 und dem Bereich der Variablen IB1 ab, und falls der Koeffizient beispielsweise dem der V/I-Wandlerschaltung 11 gleich ist, und falls IB1 > 0 ist, ist dann VT < VREF und zum Beispiel VT = VREF/2. Falls IB1 < 0 ist, kann eine Beziehung VT ≥ VREF ermöglicht werden. Die Vorspannungserzeugungsschaltung 23 ist so konstruiert, daß die Vorspannung VT solch eine Temperaturcharakteristik aufweist, wie sie später beschrieben ist.
Die umgewandelten Vorströme IB1 und IB2 werden durch einen Addierer 25 summiert, um die Summe als Vorstrom IB an den Addierer 12 des VCO 10 zu liefern. Aufgrund der Addition der Ströme kann jeder der Addierer 25 und 12 aus einer einfachen Drahtverbindung konstruiert sein.
Die Schaltung von 1 ist in einer integrierten Halbleiterschaltungsvorrichtung gebildet, wobei der Schleifenfilter 17 zum Verringern des Chipbereiches extern vorgesehen sein kann.
2 zeigt eine Ausführungsform der Registereinstellschaltung 20 von 1 zusammen mit dem Register 21.
Ein RS-Flipflop 30 wird durch einen Impuls des Anpassungsstartsignals ADJ gesetzt, und sein nichtinvertierender Ausgang ist für einen Eingang eines UND-Gatters 31 bestimmt. Ein Impuls des Anpassungsstartsignals ADJ wird durch eine (nichtgezeigte) Schaltung erzeugt, wenn die Energie eingeschaltet wird. Der Referenztakt RCLK ist für den anderen Eingang des UND-Gatters 31 bestimmt. Der Referenztakt RCLK durchläuft das UND-Gatter 31, wenn das RS-Flipflop 30 in einem Setzzustand ist, und der hindurchgelaufene Takt RCLK wird einem Teiler durch M, 32, zugeführt, um einen Operati onstakt CKL1 zu erzeugen, um die Schaltungen 20 und 21 in einen Operationszustand zu versetzen, wobei M so bestimmt wird, daß ein halber Zyklus des Taktes CLK1 länger als eine Zeit von dem Referenztakt RCLK, der für die PLL-Schaltung von 1 vorgesehen ist, bis zum Erreichen der Verriegelung der PLL-Schaltung ist.
Der Takt CLK1 ist für einen Eingang eines UND-Gatters 33 vorgesehen, und das Vergleichsergebnis CR ist für dessen anderen Eingang vorgesehen. Die Ausgabe des UND-Gatters 33 ist für einen Eingang von jedem der UND-Gatter 40 bis 43 vorgesehen. Der Takt CLK1 ist auch für den Takteingang CK eines Zählers 44 vorgesehen, und ein Drei-Bit-Zählstand CV von ihm ist für einen Decodierer 45 vorgesehen, um decodiert zu werden. Der Decodierer 45 hat 5 Ausgänge, die jeweils '1' werden, wenn der Zählstand CV einen entsprechenden der Werte 0 bis 4 hat. Der Takt CLK1 wird ferner durch eine Verzögerungsschaltung 46 für einen Eingang von jedem der UND-Gatter 50 bis 53 als Takt CLK2 vorgesehen.
Vier Ausgänge des Decodierers 45, von denen jeder auf H schaltet, wenn der Zählwert CV einem der Werte 0 bis 3 entspricht, sind nicht nur für die anderen Eingänge der jeweiligen UND-Gatter 40 bis 43 vorgesehen, sondern auch für die anderen Eingänge der jeweiligen UND-Gatter 50 bis 53.
Die Ausgänge der UND-Gatter 40 bis 43 sind für erste Eingänge von jeweiligen ODER-Gattern 60 bis 63 vorgesehen, und für die anderen Eingänge der jeweiligen ODER-Gatter 60 bis 63 sind jeweilige Bits eines 4-Bit-Schieberegisters 64 vorgesehen, um ein Testbit in der Ordnung von den niedrigst- bis zu den höchstwertigen Bits auszugeben. Das Schieberegister 64 wird als Antwort auf einen Impuls des Anpassungsstartsignals ADJ auf '1000' gesetzt. Der Takt CLK1 wird für den Takteingang CK des Schieberegisters 64 vorgesehen, und dessen '1' (Testbit) wird nach rechts verschoben, und die '0' wird bei jedem Anstieg des Taktes CLK1 bei seinem niedrigstwertigen Bit geladen.
Die Ausgaben der ODER-Gatter 60 bis 63 sind für die Dateneingänge von jeweiligen D-Flipflops 70 bis 73 des Registers 21 vorgesehen, und die Ausgaben der ODER-Gatter 80 bis 83 sind für die Takteingänge der D-Flipflops 70 bis 73 vorgesehen. Für das ODER-Gatter 80 sind ein Signal, das erhalten wird, indem das Anpassungsstartsignal ADJ eine Verzögerungsschaltung 84 durchläuft, sowie die Ausgabe des UND-Gatters 50 vorgesehen. Für das ODER-Gatter 81 sind die Ausgaben der UND-Gatter 50 und 51 bestimmt. Für das ODER-Gatter 82 sind die Ausgaben der UND-Gatter 51 und 52 bestimmt. Für das ODER-Gatter 83 sind die Ausgaben der UND-Gatter 52 und 53 bestimmt.
Das RS-Flipflop 30 wird durch eine Ausgabe des Decodierers 45 zurückgesetzt, die hoch ist, wenn CV = 4 ist.
3 ist ein Zeitdiagramm, das die Operation der Schaltung von 2 zeigt.
Als Nächstes folgt unter Bezugnahme auf 3 die Beschreibung von Operationen der Schaltung von 1 und 2. Eine gestrichelte Querlinie in 3 kennzeichnet den Einstellwert SV1, um VC = VREF zu erreichen, das heißt, den Zielwert des Einstellwertes SV1.
Es wird angenommen, daß der Teiler durch M, 32, das Schieberegister 64 und das Register 21 durch eine (nichtgezeigte) Initialisierungsschaltung auf Null gelöscht werden, wenn die Energie eingeschaltet wird und der Zähler 44 einen geladenen Wert 7 hat. In diesem Zustand ist jede der fünf Ausgaben des Decodierers 45 '0'.

(1) Das RS-Flipflop 30 wird durch einen Impuls des Anpassungsstartsignals ADJ gesetzt, und der Referenztakt RCLK wird für den Teiler durch M, 32, durch das UND-Gatter 31 vorgesehen. Ferner wird durch einen Impuls des Anpassungsstartsignals ADJ der Inhalt des Schieberegisters 64 '1000', und das niedrigstwertige Bit '1' wird als Testbit für den Dateneingang des D-Flipflops 70 durch das ODER-Gatter 60 vorgesehen. Als Nächstes wird ein Impuls des Anpassungsstartsignals ADJ, das die Verzögerungsschaltung 84 durchlaufen hat, für den Takteingang des D-Flipflops 70 durch das ODER-Gatter 80 vorgesehen, um das Testbit '1' in das D-Flipflop 70 zu setzen, und dadurch ist SV1 = 8. Falls in 1 das Maximum des Vorstroms IB1 durch IBmax bezeichnet wird, ist dann IB1 = 8·IB1max/15. Wenn ein halber Zyklus des Taktes CLK1 erreicht ist, ist die PLL-Schaltung in Verriegelung gewesen und ist die Steuerschaltung VC bereits stabil. Im Falle von 3 ist VC > VREF und ist das Vergleichsergebnis CR logisch H.
(2) Wenn der halbe Zyklus des Taktes CLK1 vorüber ist, steigt der Takt CLK1 an und ist CV = 0 und werden die Gatter 40 und 50 geöffnet, um eine Ausgabe '1' des UND-Gatters 33 für den Dateneingang des D-Flipflops 70 durch das UND-Gatter 40 und das ODER-Gatter 60 als feststehendes Bit (ein Bit, das durch das Vergleichsergebnis CR feststeht) vorzusehen. Ferner wird der Inhalt des Schieberegisters 64 um ein Bit auf die Seite höherer Ordnung verschoben, um '0100' zu erreichen, und diese '1' wird als Testbit für den Dateneingang des D-Flipflops 71 durch das ODER-Gatter 61 vorgesehen.

Als Nächstes steigt der Takt CLK2 an und durchläuft das UND-Gatter 50 und wird ferner durch die ODER-Gatter 80 und 81 für die Takteingänge der D-Flipflops 70 und 71 vorgese hen, damit deren Takteingänge ansteigen und ein feststehendes Bit '1' und ein Testbit '1' jeweilig in die D-Flipflops 70 und 71 gesetzt werden, mit dem Ergebnis, daß SV = 12 und IB1 = 12·IBlmax/15 ist.
Unmittelbar vor dem nächsten Anstieg des Taktes CLK1 ist die PLL-Schaltung in Verriegelung gewesen und ist die Steuerschaltung schon stabil. Im Falle von 3 ist VC < VREF und ist das Vergleichsergebnis CR logisch L.

(3) Der Takt CLK1 steigt an, um zu bewirken, daß CV = 1 wird, die UND-Gatter 41 und 51 werden geöffnet, und eine Ausgabe '0' des UND-Gatters 33 durchläuft das UND-Gatter 41 und das ODER-Gatter 61, um am Dateneingang des Flipflops 71 als feststehendes Bit vorgesehen zu werden. Ferner wird der Inhalt des Schieberegisters 64 um ein Bit auf die Seite höherer Ordnung verschoben, um '0010' zu erhalten, und diese '1' wird als Testbit durch das ODER-Gatter 62 am Dateneingang des D-Flipflops 72 bereitgestellt.

Als Nächstes steigt der Takt CLK2 an und durchläuft das UND-Gatter 51 und wird ferner durch die ODER-Gatter 81 und 82 an den Takteingängen der D-Flipflops 71 und 72 bereitgestellt, um ein feststehendes Bit '0' und ein Testbit '1' in die D-Flipflops 71 bzw. 72 zu setzen, mit dem Ergebnis, daß SV = 10 und IB1 = 10·IB1max/15 ist.
Unmittelbar vor dem nächsten Anstieg des Taktsignals CLK1 ist die PLL-Schaltung in Verriegelung gewesen und ist die Steuerspannung schon stabil. Im Falle von 3 ist VC > VREF und ist das Vergleichsergebnis CR logisch H.
Solche Operationen werden wiederholt, und wenn CV = 3 ist, ist dann SV1 = 10. Wenn CV = 4 durch den nächsten Anstieg des Taktes CLK1 erreicht wird, wird das RS-Flipflop 30 durch den Decodierer 45 zurückgesetzt, um das Liefern des Referenztaktes RCLK an den Teiler durch M, 32, zu beenden und ferner die Operation der Registereinstellschaltung 20 und des Registers 21 zu beenden, wodurch der eingestellte Wert SV1 fixiert wird.
Bei einer Operation wie der oben beschriebenen wird ein Wert des Registers 21 durch die Registereinstellschaltung 20 eingestellt, so daß die Steuerspannung VC zu der Referenzspannung VREF konvergiert, und wird die tatsächliche Verwendung der PLL-Schaltung gestartet.
Obwohl die Verschiebung der Steuerspannung VC von dem Mittelpunkt des Bereiches der variablen Steuerspannung VC in der PLL-Schaltung durch Schwankungen von Prozeßbedingungen und eine Abweichung des Referenztaktes RCLK von der Nennfrequenz verursacht wird, wird mit der obigen Einstellung, das heißt, mit der Anpassung des Vorstroms IB1, eine Korrektur der Verschiebung erreicht.
Da der Einstellwert SV1 auch dann nicht verändert wird, wenn sich Charakteristiken des CCO 13 aufgrund einer Temperaturschwankung nach der Einstellung ändern, ändert sich der Wert des Vorstroms IB während der Verwendung der PLL-Schaltung nicht rapide, wodurch eine stabile Operation der PLL-Schaltung gewährleistet wird.
Als Nächstes folgt eine Beschreibung des Falls, wenn nach der oben beschriebenen Einstellung eine Temperaturveränderung auftritt.
Allgemein gesagt, sind Charakteristiken einer analogen Schaltung temperaturabhängig. Indessen unterliegen Charakteristiken des CCO 13 im Vergleich zu jenen der V/I-Wandlerschaltung 11 und des Schleifenfilters 17, die analoge Schaltungen sind, einem großen Einfluß durch die Temperatur. Deshalb arbeitet die PLL-Schaltung bei Temperaturverände rung, um in Verriegelung zu bleiben, und als Ergebnis verschiebt sich die Steuerspannung VC von dem Wert am Mittelpunkt eines Bereiches der variablen Steuerspannung VC.
Wenn zum Beispiel die Steuerspannung VC konstant ist, reduziert dann, falls die Temperatur um ΔT ansteigt, der VCO 10 die Oszillationsfrequenz FO, wie es in 10(B) gezeigt ist. Wenn die Temperatur in der PLL-Schaltung ansteigt, nimmt aus diesem Grund ein Strom IC um ΔIC zu, das heißt, die Steuerspannung VC nimmt zu, um so zu arbeiten, daß die Frequenz des Rückführungstaktes FCLK mit der des Referenztaktes RCLK koinzidiert. Deshalb wird die Temperaturcharakteristik der Vorspannungserzeugungsschaltung 23 durch Konstruktion so bestimmt, daß der Vorstrom IB2 einhergehend mit der Erhöhung der Temperatur um ΔT um ΔIC zunimmt. In diesem Fall hat die Ausgangsspannung VT der Vorspannungserzeugungsschaltung 23 eine Temperaturcharakteristik, die zu jener der Steuerspannung VC entgegengesetzt ist, unter der Bedingung, daß die Frequenz FO des Oszillationstaktes OCLK hinsichtlich des VCO 10 feststehend ist.
4(A) zeigt Veränderungen der Vorspannung VT in Abhängigkeit von der Temperatur.
Da die Vorspannung VT bei einem Temperaturanstieg zunimmt, nimmt auch der Vorstrom IB2 zu, und dadurch nimmt der Vorstrom IB = IB1 + IB2 zu, wie in 4(B) gezeigt. Da der Vorstrom IB2 bei einer Erhöhung des Steuerstroms IC zunimmt, nimmt die Frequenz FO/N ohne Erhöhung der Steuerspannung VC zu, um zu bewirken, daß die Frequenz FO/N mit jener des Referenztaktes RCLK koinzidiert. Aus diesem Grund bleibt die Steuerspannung VC trotz der Temperaturschwankung konstant, wie in 4(C) gezeigt.
Auf diese Weise wird auch dann, wenn sich die Temperatur verändert, nachdem der Inhalt des Registers 21 fixiert ist, die Steuerspannung VC auf einem Wert nahezu am Mittelpunkt im Bereich der variablen Steuerspannung VC gehalten, und dadurch wird der Bereich der variablen Oszillationsfrequenz FO trotz der Temperaturveränderung nahezu maximal, wodurch ein Heraustreten aus der Verriegelung auch bei einer kleinen VCO-Verstärkung verhindert wird, die zum Verringern des Jitters aufgrund des Rauschens konzipiert ist.
Nach Stand der Technik wurde eine digitale automatische Vorstromanpassungsschaltung zu allen Zeiten betrieben, um eine Temperaturschwankung zu bewältigen. Da jedoch in der vorliegenden Ausführungsform die digitale Vorstromanpassungsschaltung ihre Operation nach der Anfangsanpassung beendet, kann der Energieverbrauch reduziert werden und kann die Lebenszeit einer Batterie verlängert werden, wenn die PLL-Schaltung speziell in mobilen elektronischen Geräten wie beispielsweise einem tragbaren Telefon eingesetzt wird.
Es sei erwähnt, daß in Abhängigkeit von einer Schaltungskonfiguration der CCO 13 eine Temperaturcharakteristik haben kann, die zu jener von 10(B) umgekehrt (entgegengesetzt) ist, wodurch lediglich die Temperaturcharakteristik der Vorspannungserzeugungsschaltung 23 gemäß solchen Umständen umgekehrt werden muß.
Der Fachwelt ist bekannt, daß die Neigung der Temperaturcharakteristik der Vorspannungserzeugungsschaltung 23 angemessen auf einen positiven Koeffizienten oder einen negativen Koeffizienten eingestellt werden kann. Wenn zum Beispiel ein Widerstand und eine Konstantstromquelle zwischen einer Energiezufuhrleitung und Erde seriell verbunden werden, kann eine Spannung an einem Verbindungsknoten zwi schen dem Widerstand und der Konstantstromquelle als Vorspannung VT entnommen werden, und dann hat die Vorspannung VT eine Temperaturcharakteristik des Widerstandes. In diesem Fall wird durch Verbinden eines Endes des Widerstandes mit der Energiezufuhrleitung oder Erde die Temperaturcharakteristik der Vorspannung VT umgekehrt. Wenn eine Spannung über eine Diode, durch die ein Vorwärtsstrom fließt, anstelle des Widerstandes eingesetzt wird, kann derselbe Effekt erzielt werden.
Durch Verändern des Umwandlungskoeffizienten der V/I-Wandlerschaltung 24 kann die Temperaturcharakteristik der Vorspannung VT ferner einer günstigeren nahekommen.
Zweite Ausführungsform
5 zeigt eine PLL-Schaltung einer zweiten Ausführungsform gemäß der vorliegenden Erfindung.
In dieser Schaltung wurde die Vorspannungserzeugungsschaltung 23 von 1 weggelassen und wird die Ausgabe einer Referenzspannungserzeugungsschaltung 18A für eine V/I-Wandlerschaltung 24A vorgesehen. Der Umwandlungskoeffizient k2 der V/I-Wandlerschaltung 24A ist kleiner als k1 der V/I-Wandlerschaltung 24, wodurch eine Beziehung IB2 = k1·VT = k2·VREF erfüllt wird. In diesem Fall kann eine Beziehung IB1 > 0 gelten. Falls eine Begrenzung bei IB1 eliminiert wird, wird die Begrenzung bei dem Umwandlungskoeffizienten auch eliminiert.
Die Referenzspannungserzeugungsschaltung 18A hat solch eine Temperaturcharakteristik, daß die oben beschriebene Temperaturkompensation bei der Steuerspannung VC ausgeführt wird.
Dritte Ausführungsform
6 zeigt eine Ausführungsform einer Ladungspumpenschaltung 16 und eines Schleifenfilters 17, die in einer PLL-Schaltung eingesetzt sind, einer dritten Ausführungsform gemäß der vorliegenden Erfindung.
In der Ladungspumpenschaltung 16 sind eine Konstantstromquelle 161, ein PMOS-Transistor 162, ein NMOS-Transistor 163 und eine Konstantstromquelle 164 zwischen VDD und Erde seriell verbunden. Ein PMOS-Transistor 165 und ein NMOS-Transistor 166 sind zwischen den Sources des PMOS-Transistors 162 und des NMOS-Transistors 163 seriell verbunden. Die Ladungspumpenschaltung 16 hat die Charakteristik, daß der Eingang einer Spannungsfolgerschaltung 167 mit dem Drain (einer Spannung VC) des PMOS-Transistors 162 verbunden ist, der Ausgang der Spannungsfolgerschaltung 167 mit dem Drain des PMOS-Transistors 165 verbunden ist und ihre Ausgangsspannung VD für den nichtinvertierenden Eingang des Vergleichers 19 von 1 oder 5 vorgesehen ist.
Das Aufwärtssignal UP und das Abwärtssignal DWN sind für die Gates des PMOS-Transistors 165 bzw. des NMOS-Transistors 163 vorgesehen, und die invertierten Signale *UP und *DWN der Signale UP und DWN sind für die Gates des PMOS-Transistors 162 und des NMOS-Transistors 166 vorgesehen.
Der Schleifenfilter 17 hat eine wohlbekannte Konfiguration, bei der ein Widerstand 171 und ein Filterkondensator 172 zwischen dem Ausgang der Ladungspumpenschaltung 16 und Erde seriell verbunden sind und ein Phasenkompensationsfilterkondensator 173 parallel dazu verbunden ist.
Die Spannungsfolgerschaltung 167 ist nicht nur Bestandteil der Ladungspumpenschaltung 16, sondern auch Bestandteil des Schleifenfilters 17. Das heißt, die Spannungsfolger schaltung 167 dient auch als Spannungsausgabepufferschaltung in dem Schleifenfilter 17.
Wenn in der obigen Konfiguration das Aufwärtssignal UP und das Abwärtssignal DWN beide L und inaktiv sind, sind der PMOS-Transistor 162 und der NMOS-Transistor 163 aus, während der PMOS-Transistor 165 und der NMOS-Transistor 166 beide ein sind, und dadurch fließt ein Strom I, der durch die Konstantstromquelle 161 fließt, durch die Transistoren 165 und 166 zu der Konstantstromquelle 164.
Durch einen positiven Impuls des Aufwärtssignals UP wird der PMOS-Transistor 162 eingeschaltet, während der PMOS-Transistor 165 ausgeschaltet wird, um den Strom I durch den PMOS-Transistor 162 auszugeben und die Filterkondensatoren 172 und 173 zu laden. Da hierbei der NMOS-Transistor 163 aus ist, aber der NMOS-Transistor 166 ein ist, kann der Strom I von dem Ausgang der Spannungsfolgerschaltung 167 durch die Konstantstromquelle 164 entnommen werden.
7 zeigt Spannungswellenformen von Signalen VD und VC in Bezug auf einen Impuls des Aufwärtssignals UP.
In einer Region mit niedriger Frequenz gilt die Beziehung VC = VD. Wenn der PMOS-Transistor 162 durch einen Anstieg des Aufwärtssignals UP ausgeschaltet wird, fließt ein Teil einer elektrischen Ladung auf dem Filterkondensator 173 aufgrund der Gate-Drain-Kapazität des PMOS-Transistors 162 auf die Seite des PMOS-Transistors 162, wodurch die Spannung VD sofort verringert wird. Da eine Impulsdauer des Aufwärtssignals UP jedoch eine Kürze von zum Beispiel einigen Nanosekunden hat, kann der Ausgang VD der Spannungsfolgerschaltung 167 solch einer Hochgeschwindigkeitsveränderung der Spannung VC nicht folgen; deshalb ist die Veränderung der Spannung VD milder als die der Spannung VC. Dadurch wird ein angemessenerer Vergleich durch den Vergleicher 19 in 1 oder 5 erreicht, und ein in dem Register eingestellter Wert wird ein angemessenerer Wert.
Durch einen positiven Impuls des Abwärtssignals DWN wird der NMOS-Transistor 163 eingeschaltet, während der NMOS-Transistor 166 ausgeschaltet wird, um einen Teil der elektrischen Ladung auf den Filterkondensatoren 172 und 173 durch den NMOS-Transistor 163 und die Konstantstromquelle 164 zu entladen. Obwohl der PMOS-Transistor 162 dabei aus ist, fließt der Strom I, der durch die Konstantstromquelle 161 fließt, da der PMOS-Transistor 165 ein ist, in den Eingang der Spannungsfolgerschaltung 167.
Wenn der NMOS-Transistor 163 durch einen Abfall des Abwärtssignals DWN ausgeschaltet wird, fließt ein Teil der elektrischen Ladung auf der Filterkapazität 173 aufgrund der Gate-Drain-Kapazität des NMOS-Transistors 163 auf die Seite des NMOS-Transistors 163, um die Steuerspannung VC sofort weiter zu verringern. Jedoch wird aus demselben Grund wie oben beschrieben eine Veränderung der Spannung VD milder als die der Spannung VC ausfallen, wodurch derselbe Effekt wie oben erhalten wird.
Es sei erwähnt, daß in der vorliegenden Erfindung verschiedene andere Abwandlungsarten enthalten sind.
Zum Beispiel kann eine Konfiguration eingesetzt werden, bei der die Ausgabe VD des Spannungsfolgers 167 von 6 für den VCO 10 als Steuerspannung vorgesehen wird.
In 1 ist es in dem Fall, wenn der Phasenvergleicher 15 ein analoges Fehlersignal ausgibt, nicht erforderlich, die Ladungspumpenschaltung 16 vorzusehen (eine Kombination aus dem digitalen Phasenvergleicher 15 und der Ladungspumpenschaltung 16 kann als analoger Phasenvergleicher angesehen werden).
Die automatische Vorstromanpassungsschaltung der vorliegenden Erfindung kann auf eine PLL-Schaltung ohne den Teiler durch N, 14, angewendet werden.
Ferner kann die Registereinstellschaltung 20 solch eine Konfiguration haben, daß der Einstellwert SV sequentiell inkrementiert oder dekrementiert wird.
Die Addition des ersten Vorstroms und des zweiten Vorstroms kann auf einer Signalleitung zwischen dem Schleifenfilter 17 und dem CCO 13 ausgeführt werden. Das heißt, die Addition kann auf der Eingangsseite des V/I-Wandlers 11 statt auf dessen Ausgangsseite erfolgen. Da in diesem Fall die Operation eine Addition von Spannungen ist, wird die V/I-Wandlerschaltung 24 weggelassen und hat der D/A-Wandler eine Spannungsausgabe. Ferner kann die Addition von einer der ersten Vorspannung und der zweiten Vorspannung zu der Signalleitung zwischen den Schaltungen 17 und 13 auf der Eingangsseite der V/I-Wandlerschaltung 11 ausgeführt werden, und die Addition der anderen von ihnen kann auf der Ausgangsseite der V/I-Wandlerschaltung 11 erfolgen.
Zusätzlich sei erwähnt, daß das Referenzsignal kein Taktsignal sein muß, sondern ein Datensignal sein kann, das synchron mit einem Taktsignal erzeugt wird.

Claims

Automatische Vorstromanpassungsschaltung, welche ein Vorstromsignal (IB) für eine Phasenregelkreis-Schaltung anpaßt, die einschließt: einen Schleifenfilter (17), der einen Ausgang hat; eine Spannung-Strom-Wandlerschaltung (11), die einen Eingang hat, der mit dem Ausgang des Schleifenfilters (17) verbunden ist, eine Steuerungsspannung (VC) bei deren Eingang in einen Strom (IE) umwandelt und einen Ausgang hat, um den umgewandelten Strom bereitzustellen; einen spannungsgesteuerten Oszillator (13), der einen Eingang hat, der mit dem Ausgang der Spannung-Strom-Wandlerschaltung (11) verbunden ist, und ein Oszillationssignal (OCLK) als Reaktion auf einen Steuerungsstrom (IC) bei dessen Eingang erzeugt; und einen Addierer (12), der einen ersten und einen zweiten Eingang und einen Ausgang hat und in einem Signalkanal zwischen dem Schleifenfilter (17) und dem stromgesteuerten Oszillator (13) liegt, wobei der erste Eingang mit dem Schleifenfilter und der Ausgang mit dem stromgesteuerten Oszillator verbunden ist, wobei der zweite Eingang das Vorstromsignal (IB) empfängt, wobei die Phasenregelkreis-Schaltung derart betrieben wird, daß das Oszillationssignal (OCLK) oder ein Signal (FOLK), das durch Teilen des Oszillationssignals erhalten wurde, in ein empfangenes Referenzsignal (RCLK) eingerastet ist, wobei die automatische Vorstromanpassungsschaltung umfaßt: eine Vorstromanpassungsschaltung (18–22), die ein erstes Vorstromsignal (IB1) bereitstellt und das erste Vorstromsignal anpaßt; dadurch gekennzeichnet, daß die Vorstromanpassungsschaltung (18–22) das erste Vorstromsignal (IB1) durch Bestimmen eines Einstellwerts (SV) als Reaktion auf ein Anpassungsstartsignal (ADJ) und derart anpaßt, daß das Steuerungssignal (VC) zu einer Bezugsspannung (VREF) konvergiert und den Einstellwert (SV) derart festlegt, daß die Anpassung aufhört, wenn die Konvergenz erreicht wurde; und daß außerdem vorgesehen ist: eine Vorstromsignalerzeugungsschaltung (23; 24; 18; 24), die ein zweites Vorstromsignal (IB2) bereitstellt, welches sich mit der Temperatur derart ändert, daß die Steuerungsspannung (VC) gehindert wird, sich von einer Referenzspannung aufgrund einer Temperaturänderung zu verschieben; wobei das Vorstromsignal (IB), das zu dem zweiten Eingang des Addierers (12) zugeführt wird, eine Summe des ersten und zweiten Vorstromsignals (IB1, IB2) ist.
Automatische Vorstromanpassungsschaltung nach Anspruch 1, wobei der Addierer (12) zwischen der Spannung-Strom-Wandlerschaltung (11) und dem stromgesteuerten Oszillator (13) liegt.
Automatische Vorstromanpassungsschaltung nach Anspruch 1 oder 2, wobei die Vorstromerzeugungsschaltung (23, 24) umfaßt: eine Vorspannungserzeugungsschaltung (23), die eine Vorspannung (VT) erzeugt, die eine Temperaturkennlinie hat, welche zu derjenigen der Steuerungsspannung (VC) entgegengesetzt ist; und eine Spannung-Strom-Wandlerschaltung (24), welche die Vorspannung (VT) zu einem Strom wandelt, welcher das zweite Vorstromsignal (IB2) ist.
Automatische Vorstromanpassungsschaltung nach Anspruch 1 oder 2, die außerdem umfaßt: eine Referenzspannungserzeugungsschaltung (18), welche die Referenzspannung (VREF) erzeugt, welche eine Temperaturkennlinie, die entgegengesetzt zu derjenigen der Steuerungsspannung (VC) ist, unter einer Bedingung hat, daß eine Frequenz des Oszillationssignals festgelegt ist; wobei die Vorstromerzeugungsschaltung umfaßt: eine Spannung-Strom-Wandlerschaltung (24), welche die Referenzspannung (VREF) in einen Strom wandelt, welcher das zweite Vorstromsignal (IB2) ist.
Automatische Vorstromanpassungsschaltung nach Anspruch 1, 2, 3 oder 4, wobei die Vorstromanpassungsschaltung (18–22) umfaßt: einen Vergleicher (19), welcher die Steuerungsspannung mit der Referenzspannung (VREF) vergleicht; ein Register (21); einen D/A-Wandler (22), welcher eine Ausgabe des Registers (21) in einen Strom wandelt, welcher das erste Vorstromsignal (IB1) ist; eine Registereinstellschaltung (20), welche den Einstellwert (SV), um Bits des Registers (21) einzustellen, Bit für Bit in Zyklen als Reaktion auf das Anpassungsstartsignal erzeugt, das Einstellbit gemäß eines Vergleichergebnisses des Vergleichers einstellt oder neu einstellt und den Einstellwert (SV) einstellt, um die Inhalte des Registers (21) nach der Operation des Einstellens oder Neueinstellens festzulegen.
Automatische Vorstromanpassungsschaltung nach Anspruch 5, wobei die Registereinstellschaltung (20) die Bits des Registers (21) in einer Reihenfolge von dem höchstwertigen Bit zu dem niedrigstwertigen Bit einstellt.
Phasenregelkreis-Schaltung mit: einem Schleifenfilter (17); einer Spannung-Strom-Wandlerschaltung (11), welche eine Ausgangsspannung des Schleifenfilters (17) als eine Steuerungsspannung (VC) in einen Strom (IE) umwandelt; und einen stromgesteuerten Oszillator (13), welcher einen Steuerungsstrom (IC) empfängt, der durch Addieren eines Vorstroms (IB) zu dem umgewandelten Strom erhalten wird, wobei der Vorstrom eine Summe des ersten und zweiten Vorstroms (IB1, IB2) ist, und ein Oszillationssignal (OCLK) als Reaktion auf den Steuerungsstrom (IC) erzeugt; wobei die Phasenregelkreis-Schaltung derart betrieben wird, daß das Oszillationssignal (OCLK) oder ein Signal (FOLK), das durch Teilen des Oszillationssignals erhalten wird, in ein empfangenes Referenzsignal (RCLK) eingerastet ist, und die Phasenregelkreis-Schaltung außerdem umfaßt: die automatische Vorstromanpassungsschaltung nach Anspruch 1.
Phasenregelkreis-Schaltung nach Anspruch 7, wobei die Vorstromerzeugungsschaltung (23, 24) umfaßt: eine Vorspannungserzeugungsschaltung (23), welche eine Vorspannung (VT) erzeugt, welche eine Temperaturkennlinie hat, die entgegengesetzt zu derjenigen der Steuerungsspannung (VC) ist; und eine Spannung-Strom-Wandlerschaltung (24), welche die Vorspannung (VT) in einen Strom wandelt, welcher der zweite Vorstrom (IB2) ist.
Phasenregelkreis-Schaltung nach Anspruch 7, die außerdem umfaßt: eine Referenzspannungserzeugungsschaltung (18), welche die Referenzspannung (VREF) erzeugt, welche eine Temperaturkennlinie, die entgegengesetzt zu derjenigen der Steuerungsspannung (VC) ist, unter einer Bedingung hat, daß eine Frequenz des Oszillationssignals festgelegt ist; wobei die Vorstromerzeugungsschaltung umfaßt: eine Spannung-Strom-Wandlerschaltung (24), welche die Referenzspannung (VREF) in einen Strom wandelt, welcher der zweite Vorstrom (IB2) ist.
Phasenregelkreis nach Anspruch 7, 8 oder 9, wobei die Vorstromanpassungsschaltung (18–22) umfaßt: einen Vergleicher (19), welcher die Steuerungsspannung mit der Referenzspannung (VREF) vergleicht; ein Register (21); einen D/A-Wandler (22), der eine Ausgabe des Registers (21) in einen Strom wandelt, welcher das erste Vorstromsignal (IB1) ist; und eine Registereinstellschaltung (20), welche den Einstellwert (SV), um Bits des Registers (21) einzustellen, Bit für Bit in Zyklen als Reaktion auf das Anpassungsstartsignal erzeugt, das Einstellbit gemäß einem Vergleichsergebnis des Vergleichers einstellt oder neu einstellt und den Einstellwert (SV) festlegt, um die Inhalte des Registers (21) nach der Operation des Einstellens oder Neueinstellens festzulegen.
Phasenregelkreis-Schaltung nach Anspruch 10, wobei die Registereinstellschaltung (20) die Bits des Registers (21) in einer Reihenfolge von dem höchstwertigen Bit zu dem niedrigstwertigen Bit einstellt.
Phasenregelkreis-Schaltung nach einem der Ansprüche 7 bis 11, wobei der Schleifenfilter (17) einen Filterkondensator (172) einschließt, wobei die Phasenregelkreis-Schaltung außerdem umfaßt: einen Phasenvergleicher (15), der ein Pulssignal als Reaktion auf den Vergleich des Oszillationssignals (OCLK) oder eines Signals (FCLK), das durch Teilen des Oszillationssignals erhalten wurde, mit Bezug auf das Referenzsignal (RCLK) erzeugt; und eine Ladepumpenschaltung (16), welche den Filterkondensator (172) als Reaktion auf das Pulssignal lädt oder entlädt.
Phasenregelkreis-Schaltung nach Anspruch 12, wobei die Ladepumpenschaltung (16) umfaßt: eine erste konstante Stromquelle (161); eine zweite konstante Stromquelle (164); erste und zweite Schalttransistoren (162, 163), die in Reihe zwischen der ersten und zweiten konstanten Stromquelle (161, 164) verbunden sind; einen dritten und einen vierten Schalttransistor (165, 166), die in Reihe zwischen der ersten und der zweiten konstanten Stromquelle verbunden sind; und eine Spannungsfolgerschaltung (167), die einen Eingang hat, der mit einem Verbindungsknoten zwischen dem ersten und dem zweiten Schalttransistor (162, 163) verbunden ist, und einen Ausgang hat, der mit einem Verbindungsknoten zwischen dem dritten und vierten Schalttransistor (165, 166) verbunden ist; wobei der Schleifenfilter (17) mit dem Eingang der Spannungsfolgerschaltung (167) verbunden ist, und wobei der Ausgang der Spannungsfolgerschaltung ein Ausgang des Schleifenfilters ist.
Vorstromanpassungsverfahren zum Anpassen eines Vorstroms (IB) für eine Phasenregelkreis-Schaltung, die einschließt: einen Schleifenfilter (17); eine Spannung-Strom-Wandlerschaltung (11), welche eine Ausgangsspannung des Schleifenfilters als eine Steuerungsspannung (VC) zu einem Strom (IE) umwandelt; und einen stromgesteuerten Oszillator (13), welcher einen Steuerungsstrom (IC) empfängt, der durch Addieren des Vorstroms (IB) zu dem umgeformten Strom (IE) erhalten wurde, und ein Oszillationssignal (OCLK) als Reaktion auf den Steuerungsstrom erzeugt; wobei die Phasenregelkreis-Schaltung derart betrieben wird, daß das Oszillationssignal (OCLK) oder ein Signal (FCLK), das durch Teilen des Oszillationssignals erhalten wurde, in ein empfangenes Referenzsignal (RCLK) eingerastet ist, wobei das Verfahren umfaßt Anpassen des Vorstroms und gekennzeichnet ist durch die Schritte: Bereitstellen einer Summe des ersten und zweiten Vorstroms (IB1, IB2) als der Vorstrom (IB) als Reaktion auf ein Anpassungsstartsignal (ADJ), Anpassen des ersten Vorstroms (IB1) durch Bestimmen eines Einstellwerts (SV) derart, daß die Steuerungsspannung zu einer Referenzspannung (VREF) konvergiert, und Festlegen des Einstellwerts (SV) derart, daß die Anpassung aufhört, wenn die Konvergenz erreicht wurde; und Ändern des zweiten Vorstroms (IB2) mit der Temperatur derart, daß die Steuerungsspannung (VC) gehindert wird, sich von der Referenzspannungsänderung aufgrund einer Temperaturänderung zu verschieben.
Vorstromanpassungsverfahren nach Anspruch 14, wobei das Ändern unabhängig von dem Anpassen ist.