DE602004002249T2 - Gestapelter Speicher und Herstellungsverfahren - Google Patents

Gestapelter Speicher und Herstellungsverfahren Download PDF

Info

Publication number
DE602004002249T2
DE602004002249T2 DE602004002249T DE602004002249T DE602004002249T2 DE 602004002249 T2 DE602004002249 T2 DE 602004002249T2 DE 602004002249 T DE602004002249 T DE 602004002249T DE 602004002249 T DE602004002249 T DE 602004002249T DE 602004002249 T2 DE602004002249 T2 DE 602004002249T2
Authority
DE
Germany
Prior art keywords
carrier substrate
semiconductor device
pads
substrate
stacked memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004002249T
Other languages
English (en)
Other versions
DE602004002249D1 (de
Inventor
Ltd. Nobuaki NEC Toshiba Space Systems Ebihara
Ltd. Naoshi NEC Toshiba Space Systems Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Space Technologies Ltd
Original Assignee
NEC Space Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Space Technologies Ltd filed Critical NEC Space Technologies Ltd
Publication of DE602004002249D1 publication Critical patent/DE602004002249D1/de
Application granted granted Critical
Publication of DE602004002249T2 publication Critical patent/DE602004002249T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Description

  • Die vorliegende Erfindung betrifft einen gestapelten Speicher, in welchem eine Anzahl von Halbleitervorrichtungen gestapelt sind und ein Herstellungsverfahren hierfür. Insbesondere betrifft die vorliegende Erfindung einen gestapelten Speicher, der in rauer Umgebung verwendet wird und ein Herstellungsverfahren hierfür.
  • Ein gestapelter Speicher ist aus einer Anzahl von gestapelten Halbleitervorrichtungen zusammengesetzt, die jeweils in einem CSP-(Chip Size Package)-Baustein, einem TSOP-(Thin Small Outline Package)-Gehäuse oder dergleichen gepackt sind. Der gestapelte Speicher ist zusammen mit anderen Elektronikkomponenten auf einer Hauptplatine montiert, um eine Halbleiterspeichervorrichtung oder dergleichen zu bilden. Die Halbleiterspeichervorrichtung, in welcher der gestapelte Speicher beispielsweise installiert ist, benötigt keinen mechanischen Antriebsabschnitt und Rotationsabschnitt, die bei einem Magnetbandrecorder und einer Festplatte notwendig sind und arbeitet mit hoher Geschwindigkeit bei geringem Energieverbrauch. Somit ist zu berücksichtigen, dass die Halbleiterspeichervorrichtung mit dem gestapelten Speicher an einer Vorrichtung zum temporären Speichern von Satellitdaten, das heißt einem Datenrecorder angewandt wird.
  • Die 1 und 2 sind perspektivische Ansichten, die den herkömmlichen gestapelten Speicher zeigen. In einem gestapelten Speicher 20 sind wie in der 1 gezeigt, beispielsweise Leiter 21 der CSP-Bausteine, TSOP-Gehäuse oder dergleichen mit einem Trägersubstrat durch Löten oder dergleichen verbunden, um eine Mehrschichtpackung zu erzielen (siehe beispielsweise die offengelegte japanische Patentveröffentlichung Nr. 135716/1999 und Nr. 031617/2000). Für den in der 2 gezeigten gestapelten Speicher 30 ist praktisch eine andere Konfiguration verwendet worden, bei der nach dem Befestigen einer Anzahl von Halbleitervorrichtungen durch ein Vergussmaterial Leiteroberflächen durch Schneiden freigelegt sind und dann die Verdrahtung durch ein Metallisierungsverfahren, ein Laser schneidverfahren oder dergleichen durchgeführt wird (siehe beispielsweise die offen gelegte japanische Patentveröffentlichung Nr. 286380/2000).
  • Die vorstehenden herkömmlichen Techniken haben jedoch die folgenden Probleme. Eine Halbleiterspeichervorrichtung, die in einer künstlichen Satellitenausrüstung verwendet wird, ist rauen Umgebungsbedingungen, beispielsweise der Verwendung in Vakuum, unter großen Temperaturveränderungen, starker Vibration und dergleichen, ausgesetzt, so dass für den gestapelten Speicher, der auf einem derartigen Halbleiterspeicher montiert ist, eine hohe Wärmestrahlung und ein hoher Widerstand gegenüber Vibrationen erforderlich ist.
  • In dem in der 1 gezeigten gestapelten Speicher 20 sind eine Anzahl von Halbleiterspeichervorrichtungen in gestapelter Weise mittels Lötverbindungen montiert und Metallleiter 21 erstrecken sich zu einer oberen Fläche des CSP- oder TSOP-Bausteins unter Berücksichtigung der Wärmestrahlung. Die Wärmestrahlung von den TSOP-Bausteinen, die in den mittleren Schichten angeordnet sind, wird jedoch nicht berücksichtigt. Da die Lötung auch zum Zusammenfügen von Metallleitern 21 des gestapelten Speichers 20 verwendet wird, gibt es Fälle, bei denen Weichlot in den Leiterverbindungen wieder schmilzt, wenn der gestapelte Speicher 20 auf der Hauptplatine montiert wird. Somit ist es nach dem Montieren des gestapelten Speichers auf der Hauptplatine notwendig, Teile neu zu bestätigen, die durch Löten vor der Montage zusammengefügt worden sind. Bei Ausrüstungen, die eine hohe Zuverlässigkeit erfordern, wie beispielsweise eine Ausrüstung, die in einem künstlichen Satelliten und dergleichen installiert ist, werden alle Lötverbindungen visuell überprüft. In dem Fall, bei dem Lötverbindungen wieder schmelzen, müssen die Lötverbindungen erneut visuell überprüft werden und daher besteht das Problem, dass bei dem Herstellungsvorgang Zeit benötigt wird und die Herstellung aufwendiger wird.
  • Weiterhin sind in dem gestapelten Speicher 30 mit der in der 2 gezeigten Struktur Halbleitervorrichtungsbausteine, wie beispielsweise die CSPs, TSOPs und dergleichen gerade Mal durch ein Eingussmaterial fixiert. Demgemäß besteht das Problem, dass positive Maßnahmen gegenüber der Wärmestrahlung unter Verwendung eines stark wärmeleitfähigen Materials, wie beispielsweise eines Metalls und dergleichen nicht ergriffen werden.
  • In der US-5,377,077 ist ein gestapelten Speicher gemäß dem Oberbegriff des Patentanspruchs 1 offenbart. Dieser Speicher hat ferner ein wärmeaushärtbares, leitfähiges Harz, welches wenigstens eine der Verbindungen zwischen der Masseschicht und der Halbleitervorrichtung und zwischen den Leitern des Trägersubstrats und den Lötaugen oder Leitern des oberen oder unteren benachbarten Trägersubstrats zusammenfügt.
  • Die US-5,397,916 offenbart ein Herstellungsverfahren für einen gestapelten Speicher mit den Schritten Verbinden der Leiter einer Halbleitervorrichtung mit den Lötaugen eines Trägersubstrats; Verbinden der Halbleitervorrichtung mit der Masseschicht des Trägersubstrats; und Anschließen der Leiter des Trägersubstrats an ein anderes Trägersubstrat; wobei bei dem Verbinden der Halbleitervorrichtung und der Masseschicht des Trägersubstrats ein wärmeaushärtbares, leitfähiges Harz verwendet wird.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen gestapelten Speicher mit einer hohen Wärmestrahlung und einem hohen Widerstand gegenüber Vibration zu schaffen, der leicht herzustellen ist und in Ausrüstungen zu installieren ist, die in rauer Umgebung, wie beispielsweise einer künstlichen Satellitenumgebung und dergleichen verwendet werden.
  • Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 oder 5 gelöst.
  • Vorteilhafte Ausführungsformen und Merkmale sind in den Unteransprüchen angegeben.
  • Gemäß der vorliegenden Erfindung wird das wärmeaushärtbare, leitfähige Harz als ein Verbindungselement für Mehrschichtpackung von Halbleitervorrichtungen verwendet, so dass es möglich ist, ein Wiederschmelzen des Verbindungselements in einem Verbindungsvorgang zu verhindern. Somit ist es möglich, den Herstellungsvorgang zu vereinfachen und den Widerstand gegenüber Vibration zu verbessern. Da weiterhin die Halbleitervorrichtung auf der Masseschicht des Trägersubstrats montiert ist, ist es möglich, die Wärmestrahlung zu verbessern. Daher ist der gestapelte Speicher in einer Ausrüstung zu verwenden, die in einer rauen Umgebung, wie beispielsweise in einer künstlichen Satellitenausrüstung, verwendet wird.
  • 1 ist eine perspektivische Ansicht eines herkömmlichen gestapelten Speichers;
  • 2 ist eine perspektivische Ansicht eines weiteren, herkömmlichen gestapelten Speichers;
  • 3A ist eine Schnittansicht eines gestapelten Speichers gemäß einer Ausführungsform der vorliegenden Erfindung und
  • 3B ist eine vergrößerte Schnittansicht der 3A; und
  • 4 ist eine Draufsicht auf ein Zwischensubstrat des gestapelten Speichers gemäß der Ausführungsform der vorliegenden Erfindung.
  • Im Folgenden wird ein gestapelter Speicher gemäß einer Ausführungsform der vorliegenden Erfindung konkret anhand der begleitenden Zeichnungen beschrieben. In dem gestapelten Speicher gemäß dieser Ausführungsform sind acht Zwischensubstrate mit darauf montierten TSOPs in Lagen gestapelt. 3A ist eine Schnittansicht, die den gestapelten Speicher gemäß dieser Ausführungsform zeigt und 3B ist eine vergrößerte Schnittansicht der 3A. 4 ist eine Draufsicht auf ein in der 2 gezeigtes Zwischensubstrat 2. Bezug nehmend auf die 3A, 3B und 4 ist ein TSOP 1 mit Leitern 7 vorgesehen. Auf jeder Stirnfläche des Zwischensubstrats 2 sind Lötaugen 11 und Masseschichten 9 ausgebildet. Die Lötaugen 11 sind mit den Leitern 8 oder den Masseleitern 10 verbunden. Die Masseschichten 9 sind mit den Masseleitern 10 verbunden. Die Masseschichten 9 und die Masseleiter 10 befinden sich auf demselben Potential.
  • Der TSOP 1 ist mit den Masseschichten 9 des Zwischensubstrats 2 durch ein wärmeaushärtbares, leitfähiges Harz 4 verbunden und die Leiter 7 des TSOP 1 sind mit den Lötaugen des Zwischensubstrats 2 durch ein wärmeaushärtbares, leitfähiges Harz 5 verbunden. Jedes Zwischensubstrat 2, auf welchem der TSOP 1 montiert ist, wird so gestapelt, dass der TSOP 1 nach unten weist, und dann der TSOP 1 mit der Masseschicht 9, die an der Rückseite des unteren benachbarten Zwischensubstrats 2 vorgesehen ist, durch ein wärmeaushärtbares, leitfähiges Harz 4 verbunden wird. Weiterhin werden die Leiter 8, die an dem oberen Zwischensubstrat 2 vorgesehen sind, mit den Lötaugen 11, die an der Rückseite des unteren Zwischensubstrats 2 ausgebildet sind, durch ein wärmeaushärtbares, leitfähiges Harz 6 verbunden, um jedes Zwischensubstrat 2 anzuschließen.
  • Als die vorstehenden wärmeaushärtbaren, leitfähigen Harze 4 bis 6 kann jedes auf dem Markt erhältliche wärmeaushärtbare, leitfähige Harz verwendet werden. Die Aushärttemperatur des wärmeaushärtbaren, leitfähigen Harzes beträgt im Allgemeinen ungefähr 150 Grad Celsius, aber es ist vorzuziehen, dass die Aushärttemperatur so niedrig als möglich ist, um die Wärmebelastung bei dem Herstellungsvorgang zu verringern. Vorzugsweise beträgt die Hitzebeständigkeitstemperatur nach dem Aushärten beispielsweise ungefähr 250 bis 300 Grad Celsius, was höher als bei einem Reflow-Verfahren ist. Eine geringe elektrische Leitfähigkeit ist vorzuziehen, aber es kann das auf dem Markt erhältliche leitfähige Harz ohne Problem bezüglich der elektrischen Leitfähigkeit verwendet werden.
  • Als Nächstes wird ein Herstellungsverfahren des gestapelten Speichers gemäß dieser Ausführungsform beschrieben. Um den gestapelten Speicher gemäß dieser Ausführungsform herzustellen, wird das wärmeaushärtbare, leitfähige Harz 4 zunächst auf einen Montageteil des Zwischensubstrats 2 für einen TSOP 1 aufgebracht. Das wärmeaushärtbare, leitfähige Harz 4 wird auf die Lötaugen 11 und dann auf den TSOP 1 aufgebracht und die Leiter 7 sind in vorbestimmten Positionen angeordnet. Danach werden die wärmeaushärtbaren, leitfähigen Harze 4 und 5 durch Erwärmen des Zwischensubstrats 2 und des TSOP 1 ausgehärtet, so dass der TSOP 1 und die Leiter 7 mit dem Zwischensubstrat 2 verbunden werden. Somit ist der TSOP 1 auf dem Zwischensubstrat 2 montiert.
  • Dann werden die Zwischensubstrate 2 mit den darauf montierten TSOPs 1 in acht Lagen so gestapelt, dass die TSOPs 1 nach unten weisen. Zu diesem Zeitpunkt wird der TSOP 1 mit der Masseschicht 10, die an der Rückseite des unteren Zwischensubstrats 2 ausgebildet ist, durch das wärmeaushärtbare, leitfähige Harz 4 verbunden. Die in vertikaler Richtung be nachbarten Zwischensubstrate 2 verbinden die Leiter 8 des oberen Zwischensubstrats 2 mit den Lötaugen 11, die an der Rückseite des unteren Zwischensubstrats ausgebildet sind, durch das wärmeaushärtbare, leitfähige Harz 6. Demgemäß ist es möglich, den gestapelten Speicher mit acht gestapelten TSOPs aufzubauen.
  • Der wie vorstehend beschriebene, gestapelte Speicher wird auf einem Speichersubstrat 3 montiert, um eine Halbleiterspeichervorrichtung zu bilden.
  • In dem gestapelten Speicher gemäß dieser Ausführungsform werden die wärmeaushärtbaren, leitfähigen Harze 4 bis 6 für die Befestigung des TSOP 1, das Verbinden des TSOP 1 mit dem Zwischensubstrat 2 und das Miteinanderverbinden der Zwischensubstrate 2 verwendet. Daher wird die Verschiebung, welche durch Vibration hervorgerufen wird, verglichen mit dem Fall, bei dem ein Verbindungsmaterial wie beispielsweise ein Metallmaterial wie beispielsweise Lot verwendet wird oder mit dem Fall, bei dem eine direkte Verbindung unter Verwendung von Schweißen oder dergleichen verwendet wird, leicht absorbiert, und daher wird der Widerstand gegenüber Vibration verbessert. Wenn Verschiebung durch Temperaturveränderung in dem gestapelten Speicher gemäß dieser Ausführungsform auftritt, kann jeder der Leiter 8 des Zwischensubstrats 2 und der Leiter 7 des TSOP 1 die Verschiebung absorbieren, so dass eine schlechte Verbindung verursacht durch Temperaturänderung kaum auftritt.
  • Weiterhin steigt in den wärmeaushärtbaren, leitfähigen Harzen 4 bis 6 das Molekulargewicht des Harzes mit dem Aushärten und verglichen mit dem Schmelzpunkt vor dem Aushärten steigt der Schmelzpunkt signifikant. Somit schmelzen die wärmeaushärtbaren, leitfähigen Harze 4 bis 6 nicht wieder bei der gleichen Temperatur wie der Aushärttemperatur. Als Ergebnis ist es unnötig, die Verbindungen immer dann, wenn ein Verbindungsvorgang durchgeführt worden ist, zu überprüfen, wie dies im Fall der Lötverbindungen notwendig ist und daher ist es möglich, den Vorgang der Mehrschichtpackung der TSOPs 1 zu vereinfachen. Da es auch möglich ist, den Spalt in den Verbindungen zu verringern, wird der Widerstand gegenüber Vibration zusätzlich dazu verbessert, dass der gestapelte Speicher kompakt und leichtgewichtig wird.
  • In dem gestapelten Speicher gemäß dieser Ausführungsform ist der TSOP 1 an die Masseschichten 9 angeschlossen, so dass der gestapelte Speicher verglichen mit dem herkömmlichen gestapelten Speicher und der herkömmlichen, gestapelten Halbleitervorrichtung eine hohe Wärmestrahlung bereitstellen kann. Die Wärmestrahlung des gestapelten Speichers gemäß der vorliegenden Ausführungsform wird anhand des Falles beschrieben, dass beispielsweise der oberste TSOP 1 in einem Vakuum Wärme erzeugt. Die Wärmestrahlung durch die Verwendung von Wärmeleitung wird im Allgemeinen im Vakuum ausgeführt, weil keine Luft existiert. Zunächst wird die Wärme, welche in dem obersten TSOP 1 erzeugt wird, auf die Zwischensubstrate 2, die oberhalb und unterhalb dieses TSOP 1 angeordnet sind, über die Leiter 7 des TSOP 1 übertragen. Dann wird die Wärme auf den TSOP 1, welcher unterhalb des Zwischensubstrats 2 liegt, über die Leiter 2 des Zwischensubstrats 2 übertragen. Die Wärme wird sukzessive nach unten in gleicher Weise übertragen. Weiterhin wird in dem gestapelten Speicher gemäß dieser Ausführungsform die Wärme, welche in dem obersten TSOP 1 erzeugt wird, auf die Masseschichten 7 übertragen, die auf dem Zwischensubstrat 2 ausgebildet sind, das unterhalb des TSOP 1 angeordnet ist, und die Wärme wird durch Übertragen von den Masseschichten 9 auf die Masseleiter 10 abgeführt.
  • In dem gestapelten Speicher gemäß dieser Ausführungsform sind die Masseschichten 9 in dem Zwischensubstrat 2 vorgesehen, das zwischen den TSOPs 1 angeordnet ist und die Masseschichten 9 sind mit den Masseleitern 10 auf demselben Potential verbunden. Somit wird die Wärme, welche in dem TSOP 1 erzeugt wird, in das Speichersubstrat 3 ohne irgendein elektrisches Problem abgeführt. Demgemäß ist es möglich, die Wärme, welche in dem TSOP 1 erzeugt wird, über die Metallleiter, welche eine um das mindestens Hundertfache größere Wärmeleitfähigkeit als das Harz haben, abgeführt, so dass es möglich ist, die Temperaturerhöhung des gesamten gestapelten Speichers zu beschränken.
  • In dem gestapelten Speicher gemäß dieser Ausführungsform können, wenn die Wärmemenge des TSOP 1 gering ist, die Masseschichten 9 auch nicht an der Rückseite des Zwischensubstrats 2 vorgesehen sein, und der TSOP 1 kann nicht durch das wärmeaushärtbare, leitfähige Harz 4 beim Stapeln der TSOPs 1 mit dem Zwischensubstrat 2 verbunden sein. Bei dieser Ausführungsform sind die Leiter 8 des Zwischensubstrats 2 mit den Lötaugen verbunden, die an der Rückseite des unteren Zwischensubstrats 2 ausgebildet sind, um die Zwischensubstrate zu verbinden. Die vorliegende Erfindung ist jedoch nicht hierauf begrenzt und die Leiter 8 der in vertikaler Richtung benachbarten Zwischensubstrate 2 können durch das wärmeaushärtbare, leitfähige Harz 6 verbunden sein.

Claims (8)

  1. Gestapelter Speicher mit: einer Anzahl von Trägersubstraten (2), die in Schichten gestapelt sind, wobei jedes Trägersubstrat (2) auf beiden Seiten eine Erdungsschicht (9) und Lötaugen (11) hat und auf der Erdungsschicht (9), die an einer Seite des Trägersubstrats (2) ausgebildet ist, eine Halbleitervorrichtung (1) montiert hat; gekennzeichnet, durch ein Wärme aushärtbares, leitfähiges Harz (4, 5, 6), das wenigstens einen der Anschlüsse zwischen den Leitern (7) der Halbleitervorrichtung (1) und den Lötaugen (11) des Trägersubstrats (2), zwischen der Halbleitervorrichtung (1) und der Erdungsschicht (9), die auf einer Seite der Trägersubstrate (2) ausgebildet ist, und zwischen den Leitern (8) der Trägersubstrate (2) und dem anderen Trägersubstrat (2) verbindet.
  2. Gestapelter Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die Lötaugen (11) des Trägersubstrats (2) an die Leiter (7) der Halbleitervorrichtung (1) angeschlossen sind, wobei die Leiter (8) der Trägersubstrate (2) an die Lötaugen (11) oder die Leiter (8) des oberen oder unteren, benachbart gelagerten Substrats (2) angeschlossen sind, und ein Wärme aushärtbares, leitfähiges Harz (4, 5, 6) wenigstens einen der Anschlüsse zwischen der Erdungsschicht (9), die an einer Seite der Trägersubstrate (2) ausgebildet ist, und der Halbleitervorrichtung (1) zwischen den Leitern (7) der Halbleitervorrichtung (1) und den Lötaugen des Trägersubstrats (2) und zwischen den Leitern (8) des Trägersubstrats (2) und den Lötaugen (11) oder Leitern (8) des oberen oder unteren, benachbarten Trägersubstrats (2) verbindet.
  3. Gestapelter Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleitervorrichtung (1) eine dünne Packung mit kleiner Umrisslinie ist und dass das Trägersubstrat (2) ein Zwischensubstrat ist.
  4. Gestapelter Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die Erdungsschicht, die auf einer anderen Seite der Trägersubstrate (2) durch das Wärme aushärtbare, leitfähige Harz (4) an eine Halbleitervorrichtung (1) angeschlossen ist, die auf einem anderen Trägersubstrat (2) montiert ist.
  5. Herstellungsverfahren für einen gestapelten Speicher mit den Schritten: Anschließen der Leiter (7) einer Halbleitervorrichtung (1) an die Lötaugen (11) eines Trägersubstrats (2), das auf beiden Seiten eine Erdungsschicht (9) hat; Anschließen der Halbleitervorrichtung (1) an die Erdungsschicht (9), die auf einer Seite des Trägersubstrats (2) ausgebildet ist; und Verbinden der Leiter (8) des Trägersubstrats (2) mit einem anderen Trägersubstrat; gekennzeichnet durch ein Wärme aushärtbares, leitfähiges Harz (4, 5, 6), das wenigstens bei einem Anschließen, dem Anschließen der Leiter (7) der Halbleitervorrichtung (1) und der Lötaugen (11) des Trägersubstrats (2), bei dem Anschließen der Halbleitervorrichtung (1) und der Erdungsschicht (9), auf einer Seite des Trägersubstrats ausgebildet ist, und dem Verbinden der Leiter (8) des Trägersubstrats (2) und einem anderen Trägersubstrat (2), verwendet wird.
  6. Herstellungsverfahren für einen gestapelten Speicher nach Anspruch 5, dadurch gekennzeichnet, dass in dem Schritt Verbinden der Leiter (8) des Trägersubstrats (2) mit einem anderen Trägersubstrat (2) die Leiter (8) des Trägersubstrats (2) an die Lötaugen (11) oder Leiter (8) eines oberen oder unteren, benachbarten Trägersubstrats (2) anschließen, nachdem eine Anzahl von Trägersubstraten (2) mit den an diese angeschlossenen Halbleitervorrichtungen (1) in Schichten gestapelt sind; und ein Wärme aushärtbares, leitfähiges Harz (4, 5, 6) bei wenigstens einem Anschließen, dem Anschließen der Erdungsschicht (9), die an einer Seite des Trägersubstrats ausgebildet ist, und der Halbleitervorrichtung (1), dem Anschließen der Leiter (7) der Halbleitervorrichtung (1) und der Lötaugen (11) des Trägersubstrats (2) und dem Anschließen der Leiter (8) des Trägersubstrats (8) und der Lötaugen (11) oder der Leiter (8) des oberen oder unteren, benachbarten Trägersubstrats (2) verwendet wird.
  7. Herstellungsverfahren für einen gestapelten Speicher nach Anspruch (5), dadurch gekennzeichnet, dass die Halbleitervorrichtung (1) eine dünne Packung mit kleiner Umrisslinie ist, und dass das Trägersubstrat (2) ein Zwischensubstrat ist.
  8. Herstellungsverfahren für einen gestapelten Speicher nach Anspruch (6) weiterhin gekennzeichnet, durch den Schritt Anschließen einer Halbleitervorrichtung (1), die auf ein anderes Trägersubstrat (2) montiert ist, an die Erdungsschicht (9), die auf der anderen Seite des Trägersubstrats (2) ausgebildet ist, mittels eines Wärme aushärtbaren Harzes (4).
DE602004002249T 2003-07-31 2004-07-29 Gestapelter Speicher und Herstellungsverfahren Active DE602004002249T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003283598 2003-07-31
JP2003283598A JP2005051143A (ja) 2003-07-31 2003-07-31 スタックメモリ及びその製造方法

Publications (2)

Publication Number Publication Date
DE602004002249D1 DE602004002249D1 (de) 2006-10-19
DE602004002249T2 true DE602004002249T2 (de) 2007-04-05

Family

ID=33535702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004002249T Active DE602004002249T2 (de) 2003-07-31 2004-07-29 Gestapelter Speicher und Herstellungsverfahren

Country Status (4)

Country Link
US (2) US7145227B2 (de)
EP (1) EP1503417B1 (de)
JP (1) JP2005051143A (de)
DE (1) DE602004002249T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP2005051143A (ja) * 2003-07-31 2005-02-24 Nec Toshiba Space Systems Ltd スタックメモリ及びその製造方法
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
SG149726A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US20090267205A1 (en) * 2008-04-28 2009-10-29 Avant Technology Lp Zero-reflow TSOP stacking

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5371560A (en) * 1991-11-15 1994-12-06 Minnesota Mining And Manufacturing Company Envelope for transparency
JP2501266B2 (ja) 1991-11-15 1996-05-29 株式会社東芝 半導体モジュ―ル
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5667884A (en) 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US6028352A (en) 1997-06-13 2000-02-22 Irvine Sensors Corporation IC stack utilizing secondary leadframes
US6238599B1 (en) * 1997-06-18 2001-05-29 International Business Machines Corporation High conductivity, high strength, lead-free, low cost, electrically conducting materials and applications
JP2870528B1 (ja) 1997-10-01 1999-03-17 日本電気株式会社 ３次元メモリモジュール
JPH11137516A (ja) 1997-11-05 1999-05-25 Olympus Optical Co Ltd 内視鏡装置
JP2000031617A (ja) 1998-07-10 2000-01-28 Hitachi Ltd メモリモジュールおよびその製造方法
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
DE19933265A1 (de) 1999-07-15 2001-02-01 Siemens Ag TSOP-Speicherchipgehäuseanordnung
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
JP2002009227A (ja) 2000-06-20 2002-01-11 Sony Corp 半導体装置とその製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2005051143A (ja) * 2003-07-31 2005-02-24 Nec Toshiba Space Systems Ltd スタックメモリ及びその製造方法

Also Published As

Publication number Publication date
US20050023668A1 (en) 2005-02-03
US20070004089A1 (en) 2007-01-04
US7145227B2 (en) 2006-12-05
EP1503417A1 (de) 2005-02-02
DE602004002249D1 (de) 2006-10-19
JP2005051143A (ja) 2005-02-24
EP1503417B1 (de) 2006-09-06
US7432131B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
EP0931346B1 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE2554965C2 (de)
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE69531177T2 (de) Kartenartige Halbleiteranordnung
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE69830883T2 (de) Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE19709295B4 (de) Halbleiterbaugruppe
DE60309422T2 (de) Multichip-modul und Herstellungsverfahren
DE3814469C2 (de)
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
WO1998015005A9 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE19821715A1 (de) Gehäuse mit einem Schaltkreisbauelement
DE102004001829A1 (de) Halbleitervorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE2536316A1 (de) Elektrische schaltungsanordnung in kompaktbauweise
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE602004002249T2 (de) Gestapelter Speicher und Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition