DE602004007884T2 - Speichersteuerungssystem und -Verfahren - Google Patents

Speichersteuerungssystem und -Verfahren Download PDF

Info

Publication number
DE602004007884T2
DE602004007884T2 DE602004007884T DE602004007884T DE602004007884T2 DE 602004007884 T2 DE602004007884 T2 DE 602004007884T2 DE 602004007884 T DE602004007884 T DE 602004007884T DE 602004007884 T DE602004007884 T DE 602004007884T DE 602004007884 T2 DE602004007884 T2 DE 602004007884T2
Authority
DE
Germany
Prior art keywords
channel control
processor
control section
sections
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004007884T
Other languages
English (en)
Other versions
DE602004007884D1 (de
Inventor
Naotaka Kobayashi
Yutaka Takata
Shinichi Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE602004007884D1 publication Critical patent/DE602004007884D1/de
Application granted granted Critical
Publication of DE602004007884T2 publication Critical patent/DE602004007884T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G06F11/2092—Techniques of failing over between control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

  • Die Erfindung betrifft ein Speichersteuersystem und ein Steuerverfahren für ein Speichersteuersystem.
  • Beispielsweise werden in einem Datenbanksystem zum Handhaben großer Datenmengen, wie in einem Datenzentrum oder dergleichen, Daten unter Verwendung eines Speichersteuersystems, das getrennt vom Hostcomputer aufgebaut ist, verwaltet. Dieses Speichersteuersystem verfügt beispielsweise über ein RAID (Redundant Array of Independent Inexpensive Disks), das dadurch aufgebaut wird, dass mehrere Speichervorrichtungen vom Plattentyp auf Arrayweise angeordnet werden.
  • Wie es in der japanischen Patentoffenlegung Nr. 2003-162439 offenbart ist, kann ein Speichersteuersystem dieser Art beispielsweise über mehrere Dateischnittstellen, die mit Dateiservern versehen sind, um I/O-Anfragen in Dateieinheiten zu verarbeiten, und Blockschnittstellen zum Verarbeiten von I/O-Anfragen in Plattenblockeinheiten verfügen.
  • Bei einer Dateischnittstelle, wie sie oben beschrieben ist, wird ein größerer Umfang an Verarbeitungsvorgängen als in einer Blockschnittstelle ausgeführt, beispielsweise eine Verarbeitung zum Wandeln einer I/O-Anfrage entsprechend einer Dateieinheit in ein I/O-Anfrage entsprechend einer Plattenblockeinheit. Daher verfügt eine Dateischnittstelle über einen höheren Funktionsgrad als eine Blockschnittstelle, und sie verbraucht mehr elektrische Energie.
  • Daher ist es ein Ziel der Erfindung, die Energiemenge zu verringern, die durch ein mit Dateischnittstellen versehenes Speichersteuersystem verbraucht wird.
  • Weitere Ziele der Erfindung werden aus der folgenden Beschreibung ersichtlich.
  • Das Speichersteuersystem gemäß einer ersten Erscheinungsform der Erfindung ist ein solches zum Steuern des Speicherns von Daten in Speichervorrichtun gen, wobei es Folgendes aufweist: mehrere Speichervorrichtungen zum Speichern von Daten, einen Speichervorrichtungs-Steuerabschnitt zum Steuern des Speicherns von Daten in die Speichervorrichtungen, einen mit dem Speichervorrichtungs-Steuerabschnitt verbundenen Verbindungsabschnitt, mehrere Kanalsteuerabschnitte, die mit einem Lokalnetz außerhalb des Speichersteuersystems und mit dem Verbindungsabschnitt verbunden sind, einen gemeinsamen Speicher zum Speichern von Steuerinformationen, die von einem ersten der Kanalsteuerabschnitte und dem Speichervorrichtungs-Steuerabschnitt ausgetauscht werden, und einen Cachespeicher zum vorübergehenden Speichern von Daten, die zwischen dem ersten Kanalsteuerabschnitt und dem Speichervorrichtungs-Steuerabschnitt ausgetauscht werden.
  • Die erste Erscheinungsform der Erfindung ist dadurch gekennzeichnet, dass:
    die mehreren Kanalsteuerabschnitte über einen oder mehrere erste Kanalsteuerabschnitte und einen oder mehrere zweite Kanalsteuerabschnitte verfügen. Die ersten Kanalsteuerabschnitte verfügen über einen ersten Prozessor zum Wandeln von über das Lokalnetz empfangenen Daten auf Dateiebene in Daten auf Blockebene, und einen zweiten Prozessor zum Speichern der Daten auf Blockebene in den Speichervorrichtungen über den Verbindungsabschnitt und den Speichervorrichtungs-Steuerabschnitt, wobei der erste Prozessor und der zweite Prozessor in einem Normalzustand (beispielsweise einem Zustand mit eingeschalteter Spannung) normal arbeiten können. Die zweiten Kanalsteuerabschnitte verfügen über einen dritten Prozessor zum Wandeln von über das Lokalnetz empfangenen Daten auf Dateiebene in Daten auf Blockebene sowie einen vierten Prozessor zum Speichern der Daten auf Blockebene in den Speichervorrichtungen über den Verbindungsabschnitt und den Speichervorrichtungs-Steuerabschnitt, wobei sich der dritte Prozessor dann in einem Energiesparzustand befindet, wenn der erste Kanalsteuerabschnitt normal arbeitet, während er in einem Zustand mit eingeschalteter Spannung arbeitet, wenn im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist. Der zweite Prozessor des ersten Kanalsteuerabschnitts und der vierte Prozessor des zweiten Kanalsteuerabschnitts übertragen die Tatsache, dass im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist, mittels des gemeinsamen Speichers.
  • Bei einer ersten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung schreibt der zweite Prozessor des ersten Kanalsteuerabschnitts Problemauftrittsinformation, die anzeigt, dass ein Problem auftrat, in den gemeinsamen Speichers. Der vierte Prozessor in einem be liebigen von mehreren der zweiten Kanalsteuerabschnitte führt eine Ausschlussverarbeitung zum Verhindern, dass ein weiterer zweiter Kanalsteuerabschnitt auf den ersten Kanalsteuerabschnitts umschaltet, aus, wenn er die Problemauftrittsinformation erkannt hat, und er führt eine Umschaltverarbeitung zum Umschalten des einen zweiten Kanalsteuerabschnitts auf den ersten Kanalsteuerabschnitts aus. Genauer gesagt, verhindert beispielsweise der vierte Prozessor in einem zweiten Kanalsteuerabschnitt, dass ein anderer zweiter Kanalsteuerabschnitt auf den gemeinsamen Speicherbereich zugreift, in dem die Fortsetzungsinformation gespeichert ist, die erforderlich ist, um als erster Kanalsteuerabschnitt zu arbeiten, wobei er auf den gemeinsamen Speicherbereich zugreift und die in diesem gespeicherte Fortsetzungsinformation erfasst.
  • Bei einer zweiten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung versetzt der zweite Prozessor des ersten Kanalsteuerabschnitts den ersten Prozessor in einen Energiesparzustand, wenn ein Problem aufgetreten ist. Der vierte Prozessor des zweiten Kanalsteuerabschnitts hebt den Energiesparzustand des dritten Prozessors auf, wenn er erkannt hat, dass im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist.
  • Bei einer dritten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung wird im gemeinsamen Speicher für jeden der mehreren Kanalsteuerabschnitte Kategorieinformation registriert, die anzeigt, ob ein Kanalsteuerabschnitt ein erster oder ein zweiter Kanalsteuerabschnitt ist. Beispielsweise ändert der zweite Prozessor oder der vierte Prozessor die Kategorieinformation entsprechend dem ersten Kanalsteuerabschnitt auf Information, die anzeigt, dass der zweite Kanalsteuerabschnitt ein zweiter Kanalsteuerabschnitt ist, wenn ein Problem aufgetreten ist.
  • Bei einer vierten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung sind zwei oder mehr Logikeinheiten, die Logikvorrichtungen zum Speichern von Daten sind, in den mehreren Speichervorrichtungen vorhanden. Entsprechende Logikeinheitsinformation, die anzeigt, welche Logikeinheit durch eine Kanalsteuerung unter dem zwei oder mehr Logikeinheiten verwendet wird, wird im gemeinsamen Speicher für jeden der mehreren Kanalsteuerabschnitte gespeichert. Beispielsweise löscht der zweite Prozessor oder der vierte Prozessor die erste entsprechende Logikeinheitsinformation, die dem ersten Kanalsteuerabschnitt entspricht, wenn ein Problem aufgetreten ist, und sie ordnet die erste entsprechende Logikeinheitsinformation dem zweiten Kanalsteuerabschnitt zu.
  • Bei einer fünften Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung werden Entsprechungsdaten, die die Entsprechungsbeziehungen zwischen den ersten Kanalsteuerabschnitten und den zweiten Kanalsteuerabschnitten angeben, im gemeinsamen Speicher gespeichert. Innerhalb der Entsprechungsdaten sind die ersten Kanalsteuerabschnitte und die zweiten Kanalsteuerabschnitte in mindestens einem der folgenden Zustände (A)-(D) zugeordnet:
    • (A) Die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist eins, und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist eins;
    • (B) die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist zwei oder mehr, jedoch ist die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, eins;
    • (C) die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist zwei oder mehr, jedoch ist die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen eins;
    • (D) die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist zwei oder mehr, und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist ebenfalls zwei oder mehr.
  • In diesem Fall nimmt beispielsweise der vierte Prozessor des zweiten Kanalsteuerabschnitts auf die Entsprechungsdaten Bezug, und wenn in einem ersten Kanalsteuerabschnitt, der demjenigen zweiten Kanalsteuerabschnitt entspricht, in dem der vierte Prozessor installiert ist, ein Problem aufgetreten ist, hebt er den Energiesparzustand des dritten Prozessors im zweiten Kanalsteuerabschnitt, in dem er installiert ist, auf.
  • Bei einer sechsten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung existieren im ersten Kanalsteuerabschnitt mehrere zweite Prozessoren in Bezug auf einen der ersten Prozessoren, und selbst wenn in einem der mehreren zweiten Prozessoren ein Problem auftritt, schreibt ein weiterer zweiter Prozessor der mehreren zweiten Prozessoren die Tatsache, dass ein Problem aufgetreten ist, in den gemeinsamen Speicher.
  • Bei einer siebten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung beinhalten die mehreren Kanalsteuerabschnitte einen oder mehrere dritte Kanalsteuerabschnitte. Jeder der dritten Kanalsteuerabschnitte verfügt über einen fünften Prozessor zum Wandeln von über das Lokalnetz empfangenen Daten auf Dateiebene in Daten auf Blockebene sowie einen sechsten Prozessor zum Speichern der Daten auf Blockebene in den Speichervorrichtungen über den Verbindungsabschnitt und den Speichervorrichtungs-Steuerabschnitt. Der zweite Kanalsteuerabschnitt und der dritte Kanalsteuerabschnitt befinden sich auf solche Weise in einem Bereitschaftszustand, dass sie als erster Kanalsteuerabschnitt, anstelle des ersten Kanalsteuerabschnitts, in dem ein Problem aufgetreten ist, arbeiten können, wobei sich jedoch der fünfte Prozessor des dritten Kanalsteuerabschnitts in einem Zustand mit eingeschalteter Spannung befindet, abweichend vom dritten Prozessor des zweiten Kanalsteuerabschnitts. Wenn das Problem im ersten Kanalsteuerabschnitt aufgetreten ist, wird der dritte Kanalsteuerabschnitt zum ersten Kanalsteuerabschnitt, da der fünfte Prozessor des dritten Kanalsteuerabschnitts in einem Normalzustand arbeitet, und der Energiesparzustand des dritten Prozessors des zweiten Kanalsteuerabschnitts wird aufgehoben, und der zweite Kanalsteuerabschnitt wird zum dritten Kanalsteuerabschnitt.
  • Bei einer achten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung schreibt, bei der oben beschriebenen siebten Ausführungsform, der zweite Prozessor des ersten Kanalsteuerabschnitts Problemauftrittsinformation, die anzeigt, dass ein Problem aufgetreten ist, in den gemeinsamen Speicher. Der vierte Prozessor jedes der mehreren zweiten Kanalabschnitte sowie der sechste Prozessor jedes des einen oder der mehreren dritten Kanalsteuerabschnitte greift auf den gemeinsamen Speicher zu, und wenn der vierte Prozessor die Problemauftrittsinformation vor dem sechsten Prozessor erkannt hat, ignoriert er diese Information.
  • Bei einer neunten Ausführungsform des Speichersteuersystems gemäß der ersten Erscheinungsform der Erfindung wird, bei der oben beschriebenen siebten Ausführungsform, wenn ein Kanalsteuerabschnitt getrennt von einem ersten Kanalsteuerabschnitt, in dem ein Problem aufgetreten ist, im Speichersteuersystem installiert ist, dieser getrennte Kanalsteuerabschnitt als zweiter Ka nalsteuerabschnitt gestartet. Genauer gesagt, versetzt beispielsweise der zweite, vierte oder sechste Prozessor die dem ersten Kanalsteuerabschnitt, in dem das Problem aufgetreten ist, entsprechende Kategorieinformation in Information, die anzeigt, dass der entsprechende Kanalsteuerabschnitt ein zweiter Kanalsteuerabschnitt ist, woraufhin der erste Kanalsteuerabschnitt, in dem das Problem aufgetreten ist, einen Austausch durch den getrennten Kanalsteuerabschnitt erfährt. Ein im getrennten Kanalsteuerabschnitt, der auf diese Weise eingetauscht wurde, installierter Prozessor startet den getrennten Kanalsteuerabschnitt als zweiten Kanalsteuerabschnitt, was dadurch erfolgt, dass die diesem getrennten Kanalsteuerabschnitt entsprechende Kategorieinformation als solche Kategorieinformation erkannt wird, die dem ersten Kanalsteuerabschnitt entspricht, in dem das Problem aufgetreten ist.
  • Das Verfahren gemäß einer zweiten Erscheinungsform der Erfindung ist ein Steuerverfahren für ein Speichersteuersystem zum Steuern des Speicherns von Daten in Speichervorrichtungen. Das Speichersteuersystem verfügt über mehrere Kanalsteuerabschnitte, die mit einem Lokalnetz verbunden ist, das extern zum Speichersteuersystem vorhanden ist. Die mehreren Kanalsteuerabschnitte beinhalten einen oder mehrere erste Kanalsteuerabschnitte, die sich in einem Normalzustand befinden, sowie einen oder mehrere zweite Kanalsteuerabschnitte, die sich in einem Bereitschaftszustand befinden, in dem sie als erste Kanalsteuerabschnitte arbeiten können. Die ersten Kanalsteuerabschnitte verfügen über erste und zweite Prozessoren, und die zweiten Kanalsteuerabschnitte verfügen über dritte und vierte Prozessoren. Die ersten und dritten Prozessoren sind Prozessoren, die vom externen Lokalnetz Daten auf Dateiebene empfangen und diese in Daten auf Blockebene wandeln, wenn sie sich in einem Zustand mit eingeschalteter Spannung befinden. Die zweiten und vierten Prozessoren sind Prozessoren, die die gewandelten Daten auf Blockebene an die Speichervorrichtungen ausgeben, wenn sie sich in einem Zustand mit eingeschalteter Spannung befinden. In diesem Fall beinhaltet das Steuerverfahren Schritte, durch die Folgendes erfolgt: Wenn im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist, zeichnet der zweite Prozessor die Tatsache, dass ein Problem aufgetreten ist, in einem gemeinsamen Speicher auf; der vierte Prozessor des zweiten Kanalsteuerabschnitts nimmt auf den gemeinsamen Speicher Bezug, und er erkennt die Tatsache, dass im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist; außerdem hebt der dritte Prozessor des zweiten Kanalsteuerabschnitts den Energiesparzustand auf, wenn erkannt wurde, dass ein Problem aufgetreten ist.
  • Bei einer ersten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung führt der zweite Prozessor des ersten Kanalsteuerabschnitts einen Schritt zum Einschreiben von Problemauftrittsinformation, die anzeigt, dass ein Problem aufgetreten ist, in den gemeinsamen Speicher aus. Darüber hinaus führt der vierte Prozessor in einem beliebigen zweiten Kanalsteuerabschnitt von mehreren zweiten Kanalsteuerabschnitten einen Schritt zum Ausführen einer Ausschließungsverarbeitung aus, durch die verhindert wird, dass ein weiterer zweiter Kanalsteuerabschnitt auf den ersten Kanalsteuerabschnitt umschaltet, wenn er die Problemauftrittsinformation erkannt hat, wobei eine Umschaltverarbeitung zum Umschalten des einen zweiten Kanalsteuerabschnitts auf den ersten Kanalsteuerabschnitt erfolgt.
  • Bei einer zweiten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung führt der zweite Prozessor des ersten Kanalsteuerabschnitts einen Schritt zum Versetzen des ersten Prozessors in einem Energiesparzustand aus, wenn ein Problem aufgetreten ist. Ferner führt der vierte Prozessor des zweiten Kanalsteuerabschnitts einen Schritt zum Aufheben des Energiesparzustands des dritten Prozessors aus, wenn er erkannt hat, dass im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist.
  • Bei einer dritten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung wird Kategorieinformation, die anzeigt, ob ein Kanalsteuerabschnitt ein erster oder ein zweiter Kanalsteuerabschnitt ist, für jeden der mehreren Kanalsteuerabschnitte im gemeinsamen Speicher registriert; außerdem führt der zweite Prozessor oder der vierte Prozessor einen Schritt zum Ändern der dem ersten Kanalsteuerabschnitt entsprechenden Kategorieinformation in solche Information, die anzeigt, dass der entsprechende Kanalsteuerabschnitt ein zweiter Kanalsteuerabschnitt ist, aus, wenn ein Problem aufgetreten ist.
  • Bei einer vierten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung sind in den mehreren Speichervorrichtungen zwei oder mehr Logikeinheiten vorhanden, die Logikvorrichtungen zum Speichern von Daten sind; im gemeinsamen Speicher für jeden der mehreren Kanalsteuerabschnitte ist Logikeinheits-Entsprechungsinformation gespeichert, die anzeigt, welche Logikeinheit durch eine Kanalsteuerung verwendet wird; außerdem führt der zweite Prozessor oder der vierte Prozessor einen Schritt zum Löschen der dem ersten Kanalsteuerabschnitt entsprechenden ersten Logikeinheits-Entsprechungsinformation aus, wenn ein Problem aufgetreten ist, und es erfolgt eine Zuordnung der ersten Logikeinheits-Entsprechungsinformation zum zweiten Kanalsteuerabschnitt.
  • Bei einer fünften Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung werden Entsprechungsdaten, die die Entsprechungsbeziehungen zwischen den ersten Kanalsteuerabschnitten und den zweiten Kanalsteuerabschnitten anzeigen, im gemeinsamen Speicher gespeichert; außerdem werden in den Entsprechungsdaten die ersten Kanalsteuerabschnitte und die zweiten Kanalsteuerabschnitte gemäß mindestens einem der folgenden Zustände (A)-(D) zugeordnet:
    • (A) Die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist eins, und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist eins;
    • (B) die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist zwei oder mehr, jedoch ist die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, eins;
    • (C) die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist zwei oder mehr, jedoch ist die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen eins;
    • (D) die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist zwei oder mehr, und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist ebenfalls zwei oder mehr;
    und der vierte Prozessor des zweiten Kanalsteuerabschnitts nimmt auf die Entsprechungsdaten Bezug, und wenn in einem ersten Kanalsteuerabschnitt, der dem zweiten Kanalsteuerabschnitt entspricht, in dem der vierte Prozessor installiert ist, ein Problem aufgetreten ist, führt er einen Schritt zum Aufheben des Energiesparzustands des dritten Prozessors im zweiten Kanalsteuerabschnitt, in dem er installiert ist, aus.
  • Bei einer sechsten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung existieren für jeden ersten Prozessor in den ersten Kanalsteuerabschnitten mehrere zweite Prozessoren; außerdem führt dann, wenn in einem der mehreren zweiten Prozessoren ein Problem auftritt, ein weiterer zweiter Prozessor der mehreren zweiten Prozessoren den Schritt des Einschreibens der Tatsache, dass ein Problem aufgetreten ist, in den gemeinsamen Speicher aus.
  • Bei einer siebten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung beinhalten die mehreren Kanalsteuerabschnitte einen oder mehrere dritte Kanalsteuerabschnitte, die sich auf solche Weise in einem Bereitschaftszustand befinden, dass sie als erste Kanalsteuerabschnitte arbeiten können; die dritten Kanalsteuerabschnitte verfügen über einen fünften oder sechsten Prozessor, die sich in einem Zustand mit eingeschalteter Spannung befinden; der fünfte Prozessor ist ein Prozessor, der vom Lokalnetz Daten auf Dateiebene empfängt und sie in Daten auf Blockebene wandelt, wenn er sich in einem Zustand mit eingeschalteter Spannung befindet; und der sechste Prozessor ist ein Prozessor, der die gewandelten Daten auf Blockebene an die Speichervorrichtungen ausgibt, wenn er sich in einem Zustand mit eingeschalteter Spannung befindet; der sechste Prozessor des dritten Kanalsteuerabschnitts führt einen Schritt zur Bezugnahme auf den gemeinsamen Speicher und zum Erkennen der Tatsache aus, dass im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist; der fünfte Prozessor des dritten Kanalsteuerabschnitts führt den Schritt des Erfassens von Information aus, die durch den ersten Prozessor des ersten Kanalsteuerabschnitts verwendet wird, wobei er dafür sorgt, dass der dritte Kanalsteuerabschnitt als erster Kanalsteuerabschnitt arbeitet; und
    der dritte Prozessor des zweiten Kanalsteuerabschnitts führt den Schritt des Aufhebens des Energiesparzustands aus, wenn der dritte Kanalsteuerabschnitt als erster Kanalsteuerabschnitt arbeitet.
  • Bei einer achten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung führt, bei der oben beschriebenen siebten Ausführungsform, der zweite Prozessor des ersten Kanalsteuerabschnitts einen Schritt zum Einschreiben von Problemauftrittsinformation, die anzeigen, dass ein Problem aufgetreten ist, in den gemeinsamen Speicher aus, und der vierte Prozessor jedes der mehreren zweiten Kanalabschnitte sowie der sechste Prozessor jedes des einen oder der mehreren dritten Kanalsteuerabschnitte führt einen Schritt zum Zugreifen auf den gemeinsamen Speicher aus, und wenn der vierte Prozessor die Problemauftrittsinformation vor dem sechsten Prozessor erkannt hat, führt er einen Schritt zum Ignorieren dieser Information aus.
  • Bei einer neunten Ausführungsform des Verfahrens gemäß der zweiten Erscheinungsform der Erfindung wird, bei der oben beschriebenen achten Ausführungsform, wenn ein Kanalsteuerabschnitt, der von einem ersten Kanalsteuerabschnitt getrennt ist, in dem ein Problem aufgetreten ist, im Speichersteuersystem installiert ist, ein Schritt ausgeführt, gemäß dem der getrennte Kanalsteuerabschnitt als zweiter Kanalsteuerabschnitt gestartet wird.
  • In den Zeichnungen ist Folgendes dargestellt:
  • 1 zeigt eine allgemeine Ansicht des äußeren Aussehens eines Speichersteuersystems gemäß einer Ausführungsform der Erfindung;
  • 2 ist ein Blockdiagramm, das den Aufbau eines Speichersystems gemäß der vorliegenden Ausführungsform zeigt;
  • 3 ist ein Blockdiagramm, das ein Beispiel des Aufbaus eines CHN 21A zeigt;
  • 4 ist ein Blockdiagramm, das ein Beispiel des Aufbaus des DKA 22 zeigt;
  • 5 ist ein Blockdiagramm eines Speichersteuersystems 600 zum detaillierten Beschreiben der Hauptteile der vorliegenden Ausführungsform;
  • 6 zeigt ein Beispiel des Aufbaus einer LU-Verwaltungstabelle 903;
  • 7 zeigt ein Beispiel des Aufbaus von CHN-Beziehungsverwaltungsdaten 901;
  • 8 zeigt ein Variationsbeispiel der Entsprechungen zwischen Knotenverwaltungsdaten 901A und Knotenentsprechungsdaten 901B;
  • 9 zeigt ein Beispiel des Aufbaus von LU-Nexusdefinitionsdaten 905;
  • 10 zeigt ein Beispiel der Sequenz einer durch einen Master-CHN 21AM ausgeführten Dateileseverarbeitung;
  • 11 zeigt ein Beispiel der Sequenz einer durch einen Master-CHN 21AM ausgeführten Dateischreibverarbeitung;
  • 12 zeigt ein Beispiel der Sequenz einer durch einen Master-CHN 21AM ausgeführten Schreibverarbeitung für Fortsetzungsinformation;
  • 13 zeigt die Sequenz einer durch einen Backup-CHN 21AC ausgeführten normalen Verarbeitung;
  • 14 zeigt einen Überblick einer Verarbeitungssequenz, bis ein Backup-CHN 21AC als Master-CHN 21AM arbeitet;
  • 15 zeigt die Verarbeitungssequenz für den Fall, dass ein Master-CHN 21AM eine Beurteilung dahingehend ausführt, ob Zustandsinformation aktualisiert wurde oder nicht;
  • 16 zeigt die Verarbeitungssequenz, wie sie dann ausgeführt wird, wenn im Master-NAS-Prozessor 506 in einem Master-CHN 21AM ein Problem aufgetreten ist;
  • 17 zeigt die Sequenz einer Änderung der Knotenverwaltungsdaten 901A bei der in der 16 dargestellten Verarbeitungssequenz;
  • 18 zeigt die Verarbeitungssequenz, wie sie dann ausgeführt wird, wenn im Master-NAS-Prozessor 504A in einem Master-CHN 21AM ein Problem aufgetreten ist;
  • 19 zeigt die Verarbeitungssequenz eines Kalt-I/O-Prozessors 504A;
  • 20 zeigt ein Beispiel der Knotenverwaltungsdaten 901A vor und nach einer Änderung bei der in der 19 gezeigten Verarbeitungssequenz;
  • 21 zeigt die Verarbeitungssequenz eines Kalt-NAS-Prozessors 506;
  • 22 zeigt eine Verarbeitungssequenz für den Fall, dass der CHN 21A in ein Speichersteuersystem 600 eingebaut ist und hochgefahren wird;
  • 23 zeigt einen Überblick betreffend ein charakteristisches Merkmal der vorliegenden Ausführungsform;
  • 24 ist ein Blockdiagramm, das einen Überblick über ein erstes Modifizierungsbeispiel der vorliegenden Ausführungsform zeigt;
  • 25 zeigt ein Beispiel einer Verarbeitungssequenz, wie sie bei einem ersten Modifizierungsbeispiel der vorliegenden Ausführungsform ausgeführt wird; und
  • 26 zeigt ein Beispiel einer Verarbeitungssequenz, wie sie bei einem ersten Modifizierungsbeispiel der vorliegenden Ausführungsform ausgeführt wird.
  • Nun wird ein Überblick über eine Ausführungsform der Erfindung beschrieben.
  • Bei der vorliegenden Ausführungsform verfügt das Speichersteuersystem über mehrere Speichervorrichtungen vom Plattentyp, Plattenadapter, die Schnittstellen betreffend die mehreren Speichervorrichtungen vom Plattentyp bilden, und mehrere NAS(Network Area Storage)-Blades.
  • Jedes der mehreren NAS-Blades ist mit einem NAS-Prozessor und einem oder mehreren I/O(Eingangs/Ausgangs)-Prozessoren versehen. Ein NAS-Prozessor ist ein Prozessor mit höherer Leistungsfähigkeit (beispielsweise ein Prozessor mit höherer Betriebstaktfrequenz) als ein I/O-Prozessor, und er verbraucht mehr elektrische Energie. Ein NAS-Prozessor empfängt Daten auf Dateiebene mittels eines Kommunikationsnetzes (beispielsweise eines LAN), das extern zum Speichersteuersystem vorhanden ist, und er wandelt diese Daten in Daten auf Blockebene. Ein I/O-Prozessor gibt die gewandelten Daten auf Blockebene an einen Plattenadapter aus.
  • Zu den mehreren NAS-Blades gehören ein oder mehrere Master-NAS-Blades und ein oder mehrere Backup-NAS-Blades. In jedem der einen oder mehreren Master-NAS-Blades nehmen sowohl der NAS-Prozessor als auch der I/O-Prozessor einen Normalzustand ein (beispielsweise einen Zustand mit eingeschalteter Spannung im NAS-Prozessor). Andererseits nimmt in jedem der einen oder mehreren Backup-NAS-Blades der I/O-Prozessor einen Normalzustand ein, jedoch nimmt der NAS-Prozessor einen Energiesparzustand ein (beispielsweise einen Zustand mit ausgeschalteter Spannung im NAS-Prozessor). Anders gesagt, nimmt jedes der Backup-NAS-Blades einen sogenannten Bereitschaftszustand ein, in dem es anstelle des Master-NAS-Blades arbeiten kann, anstatt dass jedoch der NAS-Prozessor in einen Bereitschaftszustand versetzt wird, bei dem es sich um einen Normalzu stand handelt (ein "Heißbereitschaftszustand"), wird er in einen Bereitschaftszustand versetzt, der ein Energiesparzustand ist (ein "Kaltbereitschaftszustand").
  • In diesem Fall wird, wenn in einem der Master-NAS-Blades ein Problem auftritt, der NAS-Prozessor dieses Master-NAS-Blades (nachfolgend als "Master-NAS-Prozessor" bezeichnet) in einen Energiesparzustand versetzt. Beispielsweise versetzt der I/O-Prozessor dieses Master-NAS-Blades den Master-NAS-Prozessor von einem Normalzustand in einen Energiesparzustand.
  • Daraufhin wird in einem Backup-NAS-Blade, das erkannt hat, dass im oben genannten Master-NAS-Blade ein Problem aufgetreten ist, der NAS-Prozessor, der sich in einem Normalzustand befand (nachfolgend als "Backup-NAS-Prozessor" bezeichnet) in einen Normalzustand versetzt. Beispielsweise versetzt der I/O-Prozessor dieses Backup-NAS-Blades den Backup-NAS-Prozessor von einem Energiesparzustand in einen Normalzustand. Der Backup-NAS-Prozessor, der in einen Normalzustand versetzt wurde, erfasst Information betreffend das oben genannte Master-NAS-Blade (beispielsweise die von diesem Master-NAS-Blade verwalteten Dateimetadaten), und er führt eine Betriebsweise als Master-NAS-Prozessor in einem Normalzustand aus.
  • Nachfolgend wird die vorliegende Ausführungsform unter Bezugnahme auf die Zeichnungen detailliert beschrieben.
  • Die 1 zeigt eine allgemeine Ansicht des äußeren Aussehens eines Speichersteuersystems gemäß einer Ausführungsform der Erfindung.
  • Das Speichersteuersystem 600 kann aus einer Basisgestelleinheit 10 und mehreren Zusatzgestelleinheiten 12 aufgebaut sein (wobei es auch nur aus einer Basisgestelleinheit 11 aufgebaut sein kann).
  • Die Basisgestelleinheit 10 ist die kleinste Aufbaueinheit des Speichersteuersystems 600. In dieser Basisgestelleinheit 10 sind jeweils auf herausnehmbare Weise beispielsweise mehrere Speichervorrichtungen vom Plattentyp (beispielsweise Festplattenlaufwerke (HDD)) 300, mehrere Steuerungsbaugruppen (beispielsweise Kanalsteuerabschnitte oder Anzeigesteuerungsabschnitte) 105, mehrere Spannungsversorgungseinheiten 400 sowie mehrere Paritätseinheiten 500 vorhanden. Ferner sind in der Basisgestelleinheit 10 auch mehrere Kühllüfter 13 vorhanden.
  • Jedes Zusatzgestell 12 ist ein wahlweise vorhandenes Speichersteuersystem 600, und beispielsweise können maximal vier Zusatzgestelle 12 mit einer beliebigen Basisgestelleinheit 10 verbunden werden. Ferner sind auch in jeder Zusatzgestelleinheit 12 mehrere Kühllüfter 13 vorhanden. In jeder der Zusatzgestelleinheiten 12 sind mehrere Speichervorrichtungen 300 vom Plattentyp, mehrere Spannungsversorgungseinheiten 400 und mehrere Paritätseinheiten 500 auf jeweils herausnehmbare Weise vorhanden, wobei diese jeweiligen Elemente jeweils durch eine Steuerungsfunktion einer in der Basisgestelleinheit 10 vorhandenen Steuerungsbaugruppe 105 gesteuert werden.
  • Die 2 ist ein Blockdiagramm, das den Aufbau eines Speichersystems gemäß der vorliegenden Ausführungsform zeigt.
  • Ein oder mehrere Hostvorrichtungen 10A sind beispielsweise jeweilige Computervorrichtungen mit Informationsverarbeitungsressourcen, wie einer CPU (zentrale Verarbeitungseinheit), einem Arbeitsspeicher und dergleichen, und sie liegen in Form eines PC, einer Workstation, eines Großrechners oder dergleichen vor. Die Hostterminals 10A verfügen jeweils beispielsweise über Informationseingabevorrichtungen (nicht dargestellt), wie Tastaturen, Zeigevorrichtungen, Mikrofone oder dergleichen, sowie Informationsausgabevorrichtungen (nicht dargestellt), wie beispielsweise Monitore, Lautsprecher und dergleichen. Darüber hinaus verfügt jedes Hostterminal beispielsweise über ein Anwendungsprogramm 11, wie Datenbanksoftware unter Verwendung von durch ein Speichersteuersystem 600 bereitgestellten Speicherbereichen, und einen Adapter 12A zum Zugreifen auf das Speichersteuersystem 600 über ein Kommunikationsnetzwerk CN1.
  • Das Hostterminal 10A ist über Kommunikationsnetzwerk CN1 mit dem Speichersteuersystem 600 verbunden. Das Kommunikationsnetzwerk CN1 ist ein Kommunikationsnetzwerk zum Austauschen von Daten auf Dateiebene, und fallabhängig könnte dafür ein LAN, das Internet, ein spezifisches Schaltungsnetz, ein öffentliches Schaltungsnetz oder dergleichen verwendet werden (nachfolgend wird davon ausgegangen, dass das erste Kommunikationsnetzwerk ein "LAN" ist). Datenkommunikationsvorgänge über das LAN erfolgen beispielsweise entsprechend dem TCP/IP (Transmission Control Protocol/Internet Protocol). Das Hostter minal 10A fordert die Eingabe und Ausgabe von Daten in Dateieinheiten durch Spezifizieren des Dateinamens beim Speichersteuersystem 600 an. Der mit dem LAN CN1 verbundene Adapter 12A ist beispielsweise eine Netzwerkkarte (als "PORT" veranschaulicht), die mit einem LAN kompatibel ist.
  • Das Speichersteuersystem 600 ist beispielsweise ein RAID-System mit mehreren auf Arrayweise angeordneten Plattenspeichervorrichtungen. Das Speichersteuersystem 600 kann grob gesagt in ein Speichersteueruntersystem 20 und eine Platteneinheit 30 eingeteilt werden. Das Speichersteueruntersystem 20 verfügt beispielsweise über einen Kanalsteuerabschnitt 21, einen Plattensteuerabschnitt 800, einen SVP (Service Processor) 23, einen Cachespeicher 24, einen gemeinsamen Speicher 25 und einen Verbindungsabschnitt 26. Der Kanalsteuerabschnitt 21 verfügt beispielsweise über mehrere NAS-Blades (nachfolgend auch als "Kanaladapter-NAS" bezeichnet, der als "CHN" abgekürzt wird) 21A. Der Plattensteuerabschnitt 800 verfügt über mehrere Plattenadapter (DKA) 22.
  • Der CHN 21A führten Datenkommunikationsvorgänge mit dem Hostterminal 10A aus. Der CHN 21A ist mit einem Kommunikationsport 207A zum Ausführen von Kommunikationsvorgängen mit dem Hostterminal 10A versehen. Darüber hinaus besteht der CHN 21A beispielsweise aus einem Mikrocomputersystem mit einer CPU, einem Arbeitsspeicher und dergleichen, und er interpretiert verschiedene vom Hostterminal 10A empfangene Befehle und führt sie aus. Dem CHN 21A ist eine Netzwerkadresse (beispielsweise eine IP-Adresse oder eine WWN) zugewiesen, die ihn kennzeichnet. Der CHN 21A kann einen I/O-Befehl für eine Dateieinheit über das LAN CN1 empfangen (beispielsweise eine einen Dateinamen enthaltenden Befehl sowie einen Befehl zum Lesen oder Schreiben einer Datei mit diesem Dateinamen, nachfolgend als "Datei-I/O-Befehl" bezeichnet), und er behält sich als NAS (Network Attached Storage) zum Speichern dieses Datei-I/O-Befehls. Der Aufbau und Funktionen des CHN 21A werden nachfolgend detailliert beschrieben.
  • Die jeweiligen DAKs 22 führen einen Dateiaustausch mit den Logikspeichereinheiten (nachfolgend LUs) 31 in der Platteneinheit 30 aus. Jeder DKA 22 ist mit einem Kommunikationsport für Verbindung mit einer Speichervorrichtung 400 vom Plattentyp, die die LUs 31 bildet, verbunden. Darüber hinaus ist jeder DKA 22 in Form eines Mikrocomputers mit einer CPU, einem Arbeitsspeicher und dergleichen aufgebaut. Jeder DKA 22 schreibt vom CHN 21A oder vom CHA 21C empfangene Daten in die LUs 31 ein, oder er liefert aus den LUs 31 ausgelese ne Daten an den CHN 21A oder den CHA 21C. Jeder DKA 224 wandelt die logische Adresse in eine physikalische Adresse, wenn er Daten in eine LU 31 eingibt oder aus ihr ausgibt.
  • Der Cachespeicher (nachfolgend auch als "CM" bezeichnet) 24 ist beispielsweise ein flüchtiger oder ein nichtflüchtiger Speicher, der von den Hostterminals 10 empfangene Daten und aus den LUs 31 ausgelesene Daten zwischenspeichert, wie dies nachfolgend beschrieben wird. Der gemeinsame Speicher (nachfolgend auch als "SM" bezeichnet) 25 ist beispielsweise ein nichtflüchtiger gemeinsamer Speicher, der Steuerinformation betreffend die mit den Hostterminals ausgetauschten Daten (beispielsweise Information, die anzeigt, welcher der Cachebereiche im CM 24 registriert ist, in den die Daten einzuspeichern sind) und dergleichen speichert. Darüber hinaus speichert der gemeinsame Speicher 25, wobei er auch als Arbeitsbereich ausgebildet ist (beispielsweise ein Bereich zum Zwischenspeichern von zwischen den CPUs der jeweiligen CHNs 21A und DKAs 22 ausgetauschten Meldungen), auch verschiedene Daten, wie eine LU-Verwaltungstabelle 903, CHN-Beziehungsverwaltungsdaten 901 und LU-Nexusdefinitionsdaten 905 und dergleichen.
  • Der Verbindungsabschnitt 26 sorgt für eine wechselseitige Verbindung zwischen den jeweiligen CHNs 21A, den jeweiligen DKAs 22, dem Cachespeicher 24 und dem gemeinsamen Speicher 25. Der Verbindungsabschnitt 26 kann aus einem Hochgeschwindigkeitsbus, wie einem Kreuzschienenschalter ultrahoher Geschwindigkeit, oder dergleichen bestehen, der eine Datenübertragung mittels eines Hochgeschwindigkeits-Vermittlungsvorgangs ausführt.
  • Die Platteneinheit 30 verfügt über mehrere auf Arrayweise angeordnete Plattenspeichervorrichtungen 400. Es ist möglich, für die Plattenspeichervorrichtungen 400 beispielsweise Vorrichtungen wie eine Festplatte, eine Diskette, ein Magnetband, einen Halbleiterspeicher, eine optische Platte oder dergleichen zu verwenden. Im Speicherbereich jeder Plattenspeichervorrichtung 400 sind mehrere Logikeinheiten (nachfolgend als "LU" abgekürzt) 31 vorhanden, bei denen es sich um logische Speichervorrichtungen handelt. Jede LU 31 kann auch Dateimetadaten speichern, die mit den in dieser LU gespeicherten Daten in Beziehung stehen. Die Attributinformation in Beziehung zu jeder in dieser LU 31 gespeicherten Datei (beispielsweise der Dateiname), die Speicherzieladresse oder dergleichen) ist in den Dateimetadaten jeder LU 31 gespeichert.
  • Beim SVP 23 handelt es sich um Informationsverarbeitungsterminals zum Warten oder Verwalten des Speichersteuersystems 600 (beispielsweise einem Notebook-PC). Der SVP 23 ist über beispielsweise ein internes LAN 410 mit den Prozessoren in den jeweiligen CHNs 21A und den jeweiligen BKAs 22 verbunden (beispielsweise deren I/O-Prozessoren, wie es nachfolgend beschrieben ist). Der SVP 23 kann das Auftreten von Problemen im Speichersteuersystem 600 überwachen, dies auf einem Anzeigeschirm anzeigen, und er wird dazu verwendet, die Verarbeitung und dergleichen in Zusammenhang mit der Plattenspeichervorrichtung 400 abzuschalten.
  • Die 3 ist ein Blockdiagramm, das ein Beispiel des Aufbaus eines CHN 21A zeigt.
  • Der CHN 21A verfügt über einen Kommunikationsport 207A, einen LAN-Controller 503, einen Datenübertragungs-LSI 501, einen Brücken-LSI 502, einen oder mehreren Eingangs/Ausgangs-Steuerabschnitten 510 mit einem I/O-Prozessor 504 und einem I/O-Speicher 869, einen Speichercontroller 505, einen NAS-Prozessor 506, einen CHN-Speicher 508 und einen Verbinder 509.
  • Der LAN-Controller 503 steuert den Kommunikationsport 207A entsprechend Anweisungen, wie sie vom NAS-Prozessor 506 über den Speichercontroller 505 und den Brücken-LSI empfangen werden. Der LAN-Controller 503 steuert das Senden und Empfangen von Datei-I/O-Befehlen entsprechend beispielsweise einem TCP/IP-Protokoll.
  • Der Brücken-LSI 502 ist beispielsweise ein LSI (Large-Scale Integrated circuit) zum ermöglichen wechselseitiger Kommunikationsvorgänge zwischen dem LAN-Controller 503, dem Speichercontroller 505 und dem Datenübertragungs-LSI 501.
  • Der Speichercontroller 505 ist ein LSI zum Steuern von Kommunikationsvorgängen zwischen dem NAS-Prozessor 506 und dem CHN-Speicher 508. Der Speichercontroller 505 ist mit dem NAS-Prozessor 506, dem CHN-Speicher 508 und dem Brücken-LSI 502 verbunden.
  • Der CHN-Speicher 508 kann Programme zum Steuern des NAS-Prozessors 506 sowie Daten für einen Austausch zwischen dem CM 24 und dem Hostterminal 10A und dergleichen speichern. Der CHN-Speicher 508 kann beispielsweise das Dateisystemprogramm 817, das Netzwerksteuerungsprogramm 818 und dergleichen spei chern. Das Dateisystemprogramm 817 ist beispielsweise ein Programm zum Verwalten der Zuordnung zwischen dem in einem Datei-I/O-Befehl enthaltenen Dateinamen und der Adressinformation zum Ort, an dem die Datei mit diesem Dateinamen gespeichert ist (beispielsweise die LUN und die Logikblockadresse des Kopfs), und zum Umwandeln des Datei-I/O-Befehls in einen Block-I/O-Befehl auf Grundlage dieser Zuordnung. Das Netzwerksteuerungsprogramm 818 ist beispielsweise dadurch aufgebaut, dass es über zwei Dateisystemprotokolle verfügt wie NFS (Network File System) und Samba. NFS akzeptiert Datei-I/O-Befehle von einem Hostterminal, in dem ein UNIX(registrierte Handelsbezeichnung)-Betriebssystem installiert ist, unter dem das NFS läuft. Samba akzeptiert andererseits Datei-I/O-Befehle von einem Hostterminal, in dem ein Windows(registrierte Handelsbezeichnung)-Betriebssystem installiert ist, unter dem das CIFS (Common Interface File System) läuft. Ein Block ist die Verwaltungseinheit für Daten im Speicherbereich in der Plattenspeichervorrichtung 400.
  • Darüber hinaus speichert der CHN-Speicher 508 eine LU-Verwaltungstabelle 903 oder mehrere entsprechend der ID einer LU-Gruppe, auf die der CHN 21A zugreifen kann, in dem dieser CHN-Speicher 508 installiert ist. Auf diese eine LU-Verwaltungstabelle 903, oder die mehreren, kann selektiv beispielsweise durch den I/O-Prozessor 504 aus mehreren im gemeinsamen Speicher 25 gespeicherten LU-Verwaltungstabellen 903 zugegriffen werden.
  • Der NAS-Prozessor 506 ist eine CPU oder ein Mikroprozessor. Der NAS-Prozessor 506 verfügt beispielsweise über ein höheres Funktionsvermögen als der I/O-Prozessor 504 (beispielsweise verfügt er über eine höhere Rechenverarbeitungsgeschwindigkeit und eine höhere Betriebstaktfrequenz), jedoch weist er auch einen höheren Energieverbrauch auf. Der NAS-Prozessor 506 ist mit dem Speichercontroller 505 verbunden. Der NAS-Prozessor 506 kann das Dateisystemprogramm 817 und das Netzwerksteuerungsprogramm 818 und dergleichen, wie sie im CHN-Speicher 508 gespeichert sind, auslesen und eine Verarbeitung entsprechend den so ausgelesenen Computerprogrammen ausführen. Der NAS-Prozessor 506 akzeptiert beispielsweise Datei-I/O-Befehle über das Netzwerksteuerungsprogramm 818 vom Hostterminal 10A. Ferner wandelt der NAS-Prozessor 506, mittels des Dateisystemprogramms 817, den vom Hostterminal 10A empfangenen und im CHN-Speicher 508 abgespeicherten Datei-I/O-Befehl in einen Block-I/O-Befehl um, der an den I/O-Prozessor 504 ausgegebenen wird.
  • Der I/O-Prozessor 504 ist eine CPU oder ein Mikrocomputer, der Daten mit dem Verbindungsabschnitt 26 austauschen kann, Datenkommunikationsvorgänge zwischen dem NAS-Prozessor 506 und dem Verbindungsabschnitt 26 unterbrechen kann und verschiedene andere Typen von Verarbeitungsvorgängen, wie nachfolgend beschrieben, entsprechend einem aus dem I/O-Speicher 507 ausgelesenen Steuerungsprogramm 864 ausführen kann. Darüber hinaus kann der I/O-Prozessor 504 mit dem SVP 23 kommunizieren.
  • Der I/O-Speicher 507 speichert ein Computerprogramm und dergleichen zum Steuern des I/O-Prozessors 504.
  • Der Datenübertragungs-LSI 501 ist ein LSI, der mit einem Verbinder 510 des Verbindungsabschnitts 26 sowie dem I/O-Prozessor 504 und dem Brücken-LSI 502 verbunden ist, und er steuert die Übertragung von Daten.
  • In diesem CHN 21A steuert der I/O-Prozessor 504 die Zustände des NAS-Prozessors 506 mit eingeschalteter und mit ausgeschalteter Spannung. Als Spannungssteuerungsverfahren für den NAS-Prozessor 506 sind verschiedene Verfahren denkbar, jedoch kann der I/O-Prozessor 504 bei der vorliegenden Ausführungsform beispielsweise denselben durch das unten beschriebene Spannungssteuerungsverfahren (1) oder (2) steuern.
    • (1) Ein Spannungsschalter (beispielsweise ein Transistor) 867 zum Ein- oder Ausschalten der Spannungsversorgung für den NAS-Prozessor 506 ist auf der stromabwärtigen Seite desselben an der Spannungsversorgungsleitung 865 für ihn vorhanden. Der Spannungsschalter 867 empfängt ein Spannung-Ein/Aus-Steuersignal zum Ein- oder Ausschalten der Spannungsversorgung für den NAS-Prozessor 506 vom I/O-Prozessor 504, und er schaltet die Spannungsversorgung für den NAS-Prozessor 506 entsprechend diesem Spannung-Ein/Aus-Steuersignal ein oder aus.
    • (2) Ein Taktsignalgenerator 866, der ein Taktsignal vorgegebener Frequenz an den NAS-Prozessor 506 ausgibt, empfängt vom I/O-Prozessor 504 ein Taktsignalausgabe-Ein/Aus-Steuersignal, das die Erlaubnis oder das Verbot zum Ausgeben eines Taktsignals anzeigt, und die Spannungsversorgung für den NAS-Prozessor 506 wird durch Ausgabe des Taktsignals, das entsprechend einem Spannung-Ein/Aus-Steuersignal ein- und ausgeschaltet wird, ein- oder ausgeschaltet.
  • Die 4 ist ein Blockdiagramm, das ein Beispiel des Aufbaus des DKA 22 zeigt.
  • Der DKA 22 verfügt über einen Kommunikationsport 22A, einen FC-Controller 602, einen Datenübertragungs-LSI 601, einen oder mehrere Eingangs/Ausgangs-Steuerungsabschnitte 870 mit einem I/O-Prozessor 603 und einem I/O-Speicher 604, sowie einen Verbinder 605.
  • Der Kommunikationsport 22A ist ein Port zum Ausführen von Kommunikationsvorgängen mit der Plattenspeichervorrichtung 400 über ein Kommunikationsnetzwerk (beispielsweise einen Faserkanal), das nicht dargestellt ist.
  • Der FC-Controller 602 ist zwischen den Kommunikationsport 22A und den Datenübertragungs-LSI 601 eingefügt. Der FC-Controller 602 steuert das Senden und Empfangen von Daten auf Blockebene entsprechend beispielsweise einem Faserkanalprotokoll.
  • Der I/O-Speicher 604 wird zum Speichern von Programmen zum Steuern des I/O-Prozessors 603 verwendet.
  • Der I/O-Prozessor 603 ist eine CPU oder ein Mikroprozessor. Der I/O-Prozessor 603 ist mit dem Datenübertragungs-LSI 610, dem I/O-Speicher 604 und dem SVP 23 verbunden, und er liest verschiedene im I/O-Speicher 604 enthaltene Computerprogramme ein und steuert das Senden und Empfangen von Daten und Befehlen.
  • Der Datenübertragungs-LSI 601 ist ein LSI, der mit einem Verbinder 605 verbunden ist, der wiederum mit dem Verbindungsabschnitt 26 verbunden ist, mit Verbindungen außerdem zum I/O-Prozessor 603 und zum FC-Controller 602, und er steuert die Übertragung von Daten.
  • Nachfolgend werden die Hauptteile der vorliegenden Ausführungsform detaillierter beschrieben.
  • Die 5 ist ein Blockdiagramm eines Speichersteuersystems 600 zum detaillierten Beschreiben der Hauptteile der vorliegenden Ausführungsform.
  • In den CHNs 21A, die mit der Anzahl K (mit K ≥ 2) im Speichersteuersystem 600 vorliegen, sind I/O-Prozessoren 504A und 504B, die eine Doppelschichtstruktur bilden (anstelle einer Doppelschichtstruktur kann auch eine Mehrschichtstruktur verwendet werden), mit einem einzelnen NAS-Prozessor 506 verbunden. Die I/O-Prozessoren 504A und 504B, die eine Doppelschicht bilden, sind wechselseitig miteinander verbunden. Dadurch erkennt, wenn im einen, 504a, der I/O-Prozessoren ein Fehler auftritt, der andere I/O-Prozessor 504B den Fehler, und er arbeitet anstelle des I/O-Prozessors 504A, wodurch die Funktionen der CHN 21A aufrecht erhalten werden können.
  • Darüber hinaus enthalten die mit der Anzahl K vorliegenden CHNs 21A Folgendes: Master-CHNs 21AM mit der Anzahl M (mit M ≥ 1) sowie Backup-CHNs 21AC mit der Anzahl N (mit N ≥ 1 und K-M) in einem Kaltbereitschaftszustand. M und N können denselben Wert oder verschiedene Werte aufweisen. Anders gesagt, ist jede der folgenden Situationen möglich: M = N, M > N, M < N.
  • Ein Master-CHN 21AM ist ein CHN in einem Normalbetriebszustand als CHN 21A (beispielsweise ein CHN, der einen Datei-I/O-Befehl empfängt und eine Verarbeitung zum Wandeln desselben in einen Block-I/O-Befehl und zum Ausgeben desselben an den Verbindungsabschnitt 26 ausführt). Daher befinden sich in einem Master-CHN 21AM sowohl der NAS-Prozessor 506 als auch die I/O-Prozessoren 504A, 504B in einem Zustand mit eingeschalteter Spannung (einem Zustand, in dem die Spannungsversorgung eingeschaltet ist).
  • Andererseits nimmt ein Backup-CHN 21AC in einem Kaltbereitschaftszustand einen Bereitschaftszustand anstelle eines Zustands mit normalen Betrieb als CHN 21A ein, und während sich die I/O-Prozessoren 504A, 504B in einem Zustand mit eingeschalteter Spannung befinden, nimmt der NAS-Prozessor 506 keinen Zustand mit eingeschalteter Spannung ein (anders gesagt, nimmt er einen Zustand ohne Energieverbrauch ein, indem die Spannungsversorgung für ihn abgeschaltet ist).
  • Zu den mehreren LUs 31 gehören eine gemeinsame LU 31S, eine Benutzer-LU 31Y und eine System-LU 31D.
  • Die gemeinsame LU 31S ist eine LU, auf die sowohl die Master-CHNs 21AM als auch die N Backup-CHNs 21AC über den Plattensteuerabschnitt 800 zugreifen. Im gemeinsamen LU 31S ist Information gespeichert, die für den Betrieb jedes der CHNs 21A erforderlich ist. Genauer gesagt, ist im gemeinsamen LU 31S beispielsweise Fortsetzungsinformation zwischen jeweiligen CHNs 21A gespeichert.
  • Fortsetzungsinformation ist Systemverwaltungsinformation, die dazu erforderlich ist, dass ein Backup-CHN 21AC beispielsweise als Master-CHN 21AM arbeitet, wobei die Information die IP-Adresse des Master-CHN 21AM enthält.
  • Die Benutzer-LU 31Y ist eine LU, in der Daten durch ein Hostterminal 10A abgespeichert werden, das Daten liest oder schreibt.
  • Im System-LU 31D ist Information abgespeichert, die dazu benötigt wird, dass jeder der CHNs 21A arbeitet. Genauer gesagt, ist im System-LU 31D beispielsweise ein OS(Betriebssystem)-Bild des NAS-Prozessors 506 abgespeichert.
  • Wie oben beschrieben, sind im gemeinsamen Speicher 25 die LU-Verwaltungstabelle 903, die CHN-Beziehungsverwaltungsdaten 901 und die LU-Nexusdefinitionsdaten 905 abgespeichert.
  • Die 6 zeigt ein Beispiel zum Aufbau der LU-Verwaltungstabelle 903.
  • Die LU-Verwaltungstabelle 903 wird für jede LU-GID erstellt. Eine "LU-GID" ist die Gruppen-ID einer LU, und sie zeigt Kennungsinformation für eine einzelne LU-Gruppe, zu der mehrere LUs gehören, an.
  • In jeder LU-Verwaltungstabelle 903 sind die LUN (Nummer einer Logikeinheit sowie der LU-Status und dergleichen für jede LU registriert, die zur LU-GID gehört, der diese LU-Verwaltungstabelle 903 entspricht. Die LUN für jede LU ist Kennungsinformation (nachfolgend als "ID" bezeichnet) zum Kennzeichnen dieser LU. Der Status jeder LU zeigt beispielsweise an, ob sie sich in einem gesperrten Zustand befindet oder nicht (anders gesagt, einem Zustand, in dem eine Bearbeitung ausgeschlossen ist).
  • Die 7 zeigt ein Beispiel des Aufbaus der CHN-Beziehungsverwaltungsdaten 901.
  • Die CHN-Beziehungsverwaltungsdaten 901 beinhalten Attribute betreffend jeden von mehreren CHNs 21A sowie Information, die anzeigt, welcher Backup-CHN 21AC welchen Master-CHN 21AM ersetzt. Genauer gesagt, enthalten die CHN-Beziehungsverwaltungsdaten 901 Knotenverwaltungsdaten 901A und Knotenentsprechungsdaten 901B (nachfolgend bedeutet die Bezugnahme auf einen "Knoten" einen CHN 21A).
  • In den Knotenverwaltungsdaten 901A sind mehrere Attributinformationselemente entsprechend den jeweiligen mehreren CHNs 21A enthalten. Die Attributinformation für jeden CHN 21A beinhaltet die Blade-ID, Knotennameninformation, Kategorieinformation, Zustandsinformation und eine LU-GID. Die Blade-ID ist die ID des ihr entsprechenden CHN 21A (anders gesagt, beispielsweise die ID des in den Verbinder 509 des CHN 21A eingesteckten Verbinders 10). Die Knotennameninformation ist Information, die den Namen des entsprechenden CHN 21A repräsentiert. Die Kategorieinformation ist Information, die anzeigt, ob der entsprechende CHN 21A ein Master-CHN 21AM oder ein Backup-CHN 21AC ist. Die Zustandsinformation ist Information, die den Namen des entsprechenden CHN 21A repräsentiert. Die LU-GID repräsentiert die LU-GID, zu der die mehreren Benutzer-LUs 31Y gehören, auf die der entsprechende CHN 21A zugreifen kann (beispielsweise kennzeichnet "keine", dass keine entsprechende LU-GID existiert).
  • Die Knotenentsprechungsdaten 901B bilden Information, die anzeigt, welcher der Backup-CHNs 21AC welchem der Master-CHNs 21AM entspricht. Beispielsweise ist in dem Knotenentsprechungsdaten 901B Attributinformation (beispielsweise eine Blade-ID und ein Knotennamen) für einen Backup-CHN 21AC oder mehrere in Zuordnung zur Attributinformation (beispielsweise Blade-ID und Knotenname) eines Master-CHN 21AM oder mehrerer registriert. Durch Einstellen des Aufbaus der Knotenentsprechungsdaten 901B ist es möglich, die Entsprechungsbeziehung zwischen den Master-CHNs 21AM und den Backup-CHNs 21AC einzustellen.
  • Die 8 zeigt ein Variationsbeispiel der Entsprechung zwischen den Knotenverwaltungsdaten 901A und den Knotenentsprechungsdaten 901B.
  • Bei der ersten Variation, wie sie in der 8(A) dargestellt ist, ist ein Backup-CHN 21AC einem Master-CHN 21AM dadurch zugeordnet, dass die Attributinformation für einen Backup-CHN 21AC der Attributinformation für einen Master-CHN 21AM zugeordnet ist.
  • Bei der zweiten Variation, wie sie in der 8(B) dargestellt ist, sind mehrere Backup-CHNs 21AC einem Master-CHN 21AM dadurch zugeordnet, dass die Attributinformation für mehrere Backup-CHNs 21AC der Attributinformation für einen Master-CHN 21AM zugeordnet ist.
  • Bei der dritten Variation, wie sie in der 8(C) dargestellt ist, sind mehrere Master-CHNs 21AM einem Backup-CHN 21AC dadurch zugeordnet, dass die Attributinformation für mehrere Master-CHNs 21AM der Attributinformation für einen Backup-CHN 21AC zugeordnet ist.
  • Bei einer vierten Variation, wie sie in der 8(D) dargestellt ist, sind mehrere Backup-CHNs 21AC einer Master-CHN 21AM dadurch zugeordnet, dass die Attributinformation für mehrere Backup-CHNs 21AC der Attributinformation für einen Master-CHN 21AM zugeordnet ist, und zwei oder mehr Master-CHNs 21AM sind einem Backup-CHN 21AC dadurch zugeordnet, dass die Attributinformation für zwei oder mehr Master-CHNs 21AM der Attributinformation für einen Backup-CHN 21AC zugeordnet ist.
  • Bei dieser zweiten bis vierten Variation ist es auch möglich, denselben Backup-CHN 21AC jedem von mehreren Master-CHNs 21AM zuzuordnen, und es ist auch möglich, denselben Master-CHN 21AM jedem von mehreren Backup-CHNs 21AC4 zuzuordnen.
  • Die 9 zeigt ein Beispiel zum Aufbau der LU-Nexusdefinitionsdaten 905.
  • Die LU-Nexusdefinitionsdaten 905 enthalten Information, wie sie in jedem Master-CHN 21AM und jedem Backup-CHN 21AC registriert ist, wie eine oder mehrere LU-GIDs, die ihm zuordenbar sind, eine oder mehrere LUNs, die zu jeder LU-GID gehören, sowie Information, die den Typ der mehreren LUs anzeigt, die zu jeder LU-GID gehören (beispielsweise, ob es sich um System-LUs oder Benutzer-LUs handelt). Durch Bezugnahme auf diese LU-Nexusdefinitionsdaten 905 und die oben genannten CHN-Beziehungsverwaltungsdaten 901 ist es möglich, zu erkennen, welche LU-GIDs der einen oder mehreren LU-GIDs jedem der Master-CHNs 21AM und der Backup-CHNs 21AC zuordenbar sind, da sie noch nicht zugeordnet wurden. Die LU-Abbildungsverarbeitung auf Grundlage dieser LU-Nexusdefinitionsdaten 905 wird nachfolgend beschrieben.
  • In einem Normalzustand (anders gesagt dann, wenn im CHN 21A kein Problem aufgetreten ist, liest ein Master-CHN 21AM eine Datei aus einer Benutzer-LU 31V, oder er schreibt eine Datei in eine Benutzer-LU 31V, was auf Grundlage eines Datei-I/O-Befehls von einem Hostterminal 10A erfolgt, und er schreibt Fortsetzungsinformation in die gemeinsame LU 31S. Andererseits überwachen die Backup-CHNs 21AC die in den gemeinsamen Speicher 25 geschriebene Zustandsin formation. Nachfolgend werden verschiedene Verarbeitungssequenzen beschrieben. In der folgenden Beschreibung wird in ein in einem Master-CHN 21AM installierter NAS-Prozessor als "Master-NAS-Prozessor" bezeichnet, und ein I/O-Prozessor in ihm wird als "Master-I/O-Prozessor" bezeichnet, wohingegen ein in einem Backup-CHN 21AC, der sich in einem Kaltbereitschaftszustand befindet, installierter NAS-Prozessor als "Kalt-NAS-Prozessor" bezeichnet wird und der I/O-Prozessor in ihm als "Kalt-I/O-Prozessor" bezeichnet wird.
  • Die 10 zeigt ein Beispiel der Sequenz einer durch einen Master-CHN 21AM ausgeführten Dateileseverarbeitung.
  • Der Master-NAS-Prozessor 506 empfängt von einem Hostterminal 10A einen Datei-I/O-Befehl, der eine Leseanfrage (anders gesagt, eine Dateizugriffsanfrage) anzeigt. Der Master-NAS-Prozessor 506 wandelt diesen Datei-I/O-Befehl in einen Block-I/O-Befehl, und er gibt diesen an einen der doppelschichtigen Master-I/O-Prozessoren 504A, 504B (oder beide) aus (S2).
  • Der Master-I/O-Prozessor (beispielsweise 504A), der diesen Block-I/O-Befehl vom Master-NAS-Prozessor 506 empfangen hat, gibt eine Dateilesemeldung, die das Auslesen der Datendatei anfordert, die an der im Block-I/O-Befehl enthaltenen Adressinformation (beispielsweise die LUN und die logische Blockadresse) vorhanden ist, über den gemeinsamen Speicher 25 an den Master-I/O-Prozessor 603 des DKA 22 aus, der auf die in diesem Block-I/O-Befehl enthaltene Adressinformation zugreifen kann (S3).
  • Der Master-I/O-Prozessor 603 eines DKA 22, der eine Dateiauslesemeldung empfangen hat, liest die Datendatei aus der Stelle aus, die durch die durch die Datenauslesemeldung spezifizierte Adressinformation angezeigt ist (Stelle in der Benutzer-LU 31Y), und er speichert diese Datendatei im Cachespeicher 24 (S4). Dann gibt der Master-I/O-Prozessor 603 eine Ausleseabschlussmeldung, die anzeigt, dass das Auslesen der Datendatei abgeschlossen wurde, über den gemeinsamen Speicher 25 an den Master-I/O-Prozessor 504A des Master-CHN 21AM aus.
  • Der Master-I/O-Prozessor 504A, der diese Ausleseabschlussmeldung empfangen hat, liest die Datendatei aus dem Cachespeicher Cachespeicher 24 aus, er speichert dieselbe im CHN-Speicher 508 ab (S6), und er gibt eine I/O-Antwort an den Master-NAS-Prozessor 506 aus (S7).
  • Der Master-NAS-Prozessor 506, der diese I/O-Antwort empfängt, list die Datendatei aus dem CHN-Speicher 508 aus, er überträgt sie an das Hostterminal 10A, von dem die Dateizugriffsanforderung herrührte (S8), und er gibt eine Dateizugriffsantwort an dieses Hostterminal 10A aus (S9).
  • Die 11 zeigt ein Beispiel der Sequenz einer durch einen Master-CHN 21AM ausgeführten Dateischreibverarbeitung.
  • Der Master-NAS-Prozessor 506 empfängt einen eine Schreibanforderung anzeigenden Datei-I/O-Befehl von einem Hostterminal 10A (S11), und er schreibt die im Datei-I/O-Befehl enthaltene zu schreibende Datei in den NAS-Speicher 508 ein (S12). Dann liefert der Master-NAS-Prozessor 506 eine Dateizugriffsantwort an das Hostterminal 10A (S13), und er wandelt auch den in S11 empfangenen Datei-I/O-Befehl in einen Datei-I/O-Befehl und gibt diesen an einen der doppelschichtigen Master-I/O-Prozessoren 504A, 504B (oder beide) aus (S14).
  • Der Master-I/O-Prozessor (beispielsweise 504A), der diesen Block-I/O-Befehl vom NAS-Speicher 506 empfangen hat, gibt eine Dateischreibmeldung, die das Schreiben der zu schreibenden Datei an der im Block-I/O-Befehl enthaltenen Adressinformation anfordert, über den gemeinsamen Speicher 25 an den Master-I/O-Prozessor 603 des DKA 22 aus, der auf die in diesem Block-I/O-Befehl enthaltene Adressinformation zugreifen kann (S15). Darüber hinaus schreibt der Master-I/O-Prozessor 504A die im CHN-Speicher 508 enthaltene, zu schreibende Datei in den Cachespeicher 24 ein (S16), und er liefert eine I/O-Antwort an den Master-NAS-Prozessor 506 (S17). Der Master-I/O-Prozessor 504A gibt dann eine Schreibabschlussmeldung, die anzeigt, dass das Schreiben der Datendatei abgeschlossen wurde, über den gemeinsamen Speicher 25 an den Master-I/O-Prozessor 603 des DKA 22 aus (S18).
  • Der Master-I/O-Prozessor 603 des DKA 22, der die Dateischreibmeldung oder die Schreibabschlussmeldung empfangen hat, erfasst die zu schreibende Datei aus dem Cachespeicher 24, und er speichert diese zu schreibende Datei an der Stelle ein, der durch die durch die Dateischreibmeldung spezifizierte Adressinformation angegeben ist (einer Stelle in der Benutzer-LU 31V) (S19).
  • Die 12 zeigt ein Beispiel der durch einen Master-CHN 21AM ausgeführten Sequenz der Schreibverarbeitung für Fortsetzungsinformation. Die vom Master- CHN 21AM verwendete Fortsetzungsinformation (anders gesagt, Systemverwaltungsinformation), wird im CHN-Speicher 508 abgespeichert. Der Master-NAS-Prozessor 506 gibt einen Block-I/O-Befehl, der eine Anforderung zum Schreiben von Fortsetzungsinformation anzeigt, an einen der doppelschichtigen Master-I/O-Prozessoren 504A, 504B (oder beide) aus (S21).
  • Der Master-I/O-Prozessor (beispielsweise 504A), der diesen Block-I/O-Befehl vom NAS-Speicher 506 empfangen hat, gibt eine Schreibmeldung, die das Binschreiben der Fortsetzungsinformation an der im Block-I/O-Befehl enthaltenen Adressinformation anfordert, über den gemeinsamen Speicher 25 an den Master-I/O-Prozessor 603 des DKA 22 aus, der auf die in diesem Block-I/O-Befehl enthaltene Adressinformation zugreifen kann (S22). Darüber hinaus schreibt der Master-I/O-Prozessor 504A die im CHN-Speicher 508 aufbewahrte Fortsetzungsinformation in den Cachespeicher 24 ein (S23), und er liefert eine I/O-Antwort an den Master-NAS-Prozessor 506 (S24). Dann gibt der Master-I/O-Prozessor 504A eine Schreibabschlussmeldung, die anzeigt, dass das. Schreiben der Fortsetzungsinformation abgeschlossen wurde, über den gemeinsamen Speicher 25 an den Master-I/O-Prozessor 603 des DKA 22 aus (S25).
  • Der Master-I/O-Prozessor 603 des DKA 22, der die Schreibmeldung oder die Schreibabschlussmeldung empfangen hat, erfasst die Fortsetzungsinformation aus dem Cachespeicher 24, und er speichert sie an der Stelle ab, die durch die durch die Dateischreibmeldung spezifizierte Adressinformation angezeigt ist (Stelle in der gemeinsamen LU 31S) (S26).
  • Die 13 zeigt die Sequenz einer durch einen Backup-CHN 21AC ausgeführten normalen Verarbeitung.
  • Im Backup-CHN 21AC nimmt, da der CHN einen Kaltbereitschaftszustand einnimmt, wie oben beschrieben, die Spannungsversorgung des Kalt-NAS-Prozessors 506 einen ausgeschalteten Zustand ein, wohingegen die Spannungsversorgung der Kalt-I/O-Prozessoren 504A, 504B einen Zustand mit eingeschalteter Spannung einnimmt. Einer dieser Kalt-I/O-Prozessören 504A, 504B, oder beide, überwachen die in den gemeinsamen Speicher 25 eingeschriebene Zustandsinformation (genauer gesagt, das eine oder die mehreren Zustandsinformationselemente, die dem einen oder den mehreren Master-CHNs 21AM entsprechen und die in die Masterverwaltungsdaten 901B eingeschrieben sind, die demjenigen Backup-CHN 21AC entsprechen, in dem die I/O-Prozessoren 504A, B tatsächlich installiert sind) mit einem vorgegebenen Timing (beispielsweise periodisch oder gelegentlich) (S31).
  • Wenn als Ergebnis dieser Überwachungsoperation erkannt wird, dass in mindestens einem der entsprechenden Master-CHNs 21AM, oder mehreren, ein Problem aufgetreten ist, arbeitet der Backup-CHN 21AC, der das Auftreten des Problems erkannt hat, als Master-CHN 21AM anstelle des Master-CHN 21AM, in dem das Problem aufgetreten ist.
  • Die 14 zeigt einen Überblick über die Verarbeitungssequenz, bis der Backup-CHN 21AC als Master-CHN 21AM arbeitet.
  • Wie es in der 14(A) dargestellt ist, ist, normalerweise, in einem Master-CHN 21AM die Spannungsversorgung zum NAS-Prozessor eingeschaltet, wohingegen in einem Backup-CHN 21AC die Spannungsversorgung zum NAS-Prozessor ausgeschaltet ist. Im Backup-CHN 21AC überwacht einer der Kalt-I/O-Prozessoren 504A, 504B, oder beide, mit eingeschalteter Spannungsversorgung, das eine oder die mehreren Zustandsinformationselemente (Zustandsinformation, wie sie in den Knotenverwaltungsdaten 901A registriert ist), die jeweils dem einen oder den mehreren Master-CHNs 21AM entsprechen, die diesem Backup-CHN 21AC entsprechen.
  • In diesem Zustand versetzt, wie es in der 14(B) dargestellt ist, wenn im Master-CHN 21AM ein Problem aufgetreten ist, wie es in der 14(C) dargestellt ist, mindestens einer der Master-I/O-Prozessoren 504A, 504B die Spannungsversorgung des Master-NAS-Prozessors 506 in einen ausgeschalteten Zustand, und er aktualisiert auch die diesem Master-CHN 21AM entsprechende Zustandsinformation, wie sie in den Knotenverwaltungsdaten 901A im gemeinsamen Speicher 25 enthalten ist, auf Zustandsinformation, die anzeigt, dass ein Problem aufgetreten ist. Wenn einer der Kalt-I/O-Prozessoren 504A, 504B, oder beide, erkennt, dass die Zustandsinformation, die mindestens einem des einen oder der mehreren entsprechenden Master-CHNs 21AM entspricht, auf das Auftreten eines Problems anzeigende Zustandsinformation gesetzt wurde, wird die Spannungsversorgung des Kalt-NAS-Prozessors 506 in einen eingeschalteten Zustand versetzt.
  • Durch diese Sequenz wird, wie es in der 14(D) dargestellt ist, der Master-CHN 21AM in einen Kaltbereitschaftszustand umgeschaltet, und der Backup- CHN 21AC wird in einen Zustand versetzt, in dem er als Master-CHN 21AM arbeiten kann.
  • Nachfolgend wird die durch den Backup-CHN 21AC und den Master-CHN 21AM ausgeführte Verarbeitungssequenz detailliert beschrieben.
  • Die 15 zeigt die Verarbeitungssequenz für den Fall, dass der Master-CHN 21AM eine Beurteilung dahingehend ausführt, ob die Zustandsinformation aktualisiert wurde oder nicht.
  • Die Verarbeitungssequenz in diesem Diagramm wird durch die Master-I/O-Prozessoren 504A, 504B im Master-CHN 21AM periodisch gestartet.
  • Wenn beispielsweise der Master-I/O-Prozessor 504A diese Verarbeitungssequenz gestartet hat, und wenn beurteilt wird, dass eine Zustandsänderungsanfrage existiert (Nein in S51), führt der Master-I/O-Prozessor 504A eine Zustandsänderungseinstellverarbeitung zum Ändern der Zustandsinformation (der Zustandsinformation in den Knotenverwaltungsdaten 901A), die dem Master-CHN 21AM entspricht, in dem er installiert ist, aus (S52). Fälle, bei denen die Beurteilung in S51 Ja ist entsprechen beispielsweise mindestens einem der folgenden Fälle: Boottransfer (Fall, bei dem das OS-Bild des Master-NAS-Prozessors 506 ausgelesen wird), OS-Operation (Fall, bei dem das OS des Master-NAS-Prozessors 506 abgearbeitet wird), Herunterfahrtransfer (Fall, bei dem die Spannungsversorgung des Master-NAS-Prozessors 506 in einen ausgeschalteten Zustand versetzt wird), OS angehalten (Fall, bei dem das OS des Master-NAS-Prozessors 506 angehalten ist), Problemverarbeitung (Fall, bei dem das Auftreten eines Problems im Master-CHN 21AM erkannt wurde) und/oder Fortsetzung bereit (Fall, bei dem Fortsetzungsinformation im gemeinsamen LU 31S abgespeichert ist).
  • Nachfolgend wird ein Fall beschrieben, bei dem eine Problemverarbeitung ausgeführt wird.
  • Die 16 zeigt die Verarbeitungssequenz, wie sie dann ausgeführt wird, wenn im Master-NAS-Prozessor 506 in einem Master-CHN 21AM ein Problem aufgetreten ist. Die 17 zeigt die Sequenz zum Ändern der Knotenverwaltungsdaten 901A bei dieser Verarbeitungssequenz.
  • Wie es in der 16 dargestellt ist, erkennt, wenn beispielsweise im Master-NAS-Prozessor 506 in einem Master-CHN 21AM mit einer Blade-ID "1" aufgetreten ist (S41), der Master-I/O-Prozessor 504A (und/oder 504B), dass im Master-NAS-Prozessor 506 ein Problem aufgetreten ist (S42). In diesem Fall ändert der Master-I/O-Prozessor 504A die Zustandsinformation, die dem Master-CHN 21AM (Blade-ID "1") entspricht, in dem er installiert ist (die in die Knotenverwaltungsdaten 901A geschriebene Zustandsinformation) von Zustandsinformation, die den Betriebszustand "Aktiv" anzeigt, in Zustandsinformation "Ausspeicherung", die anzeigt, dass er einen Ausspeicherungsvorgang ausführt (S43 und 17(A) und (B)).
  • Daraufhin erfasst der Master-I/O-Prozessor 504A Information zum Auftreten des Problems betreffend den Master-NAS-Prozessor 506 von diesem Master-NAS-Prozessor 506 mit dem NAS-Speicher 508 (S44). Daraufhin schreibt der Master-I/O-Prozessor die abgerufene Information über den DKA 22 in die gemeinsame LU 31S (S44A).
  • Wenn diese Prozedur abgeschlossen ist, schaltet der Master-I/O-Prozessor 504A den Master-NAS-Prozessor 506 ab (er stoppt dessen Betrieb), und er trennt die Spannungsversorgung zu ihm ab (S45). Danach ändert der Master-NAS-Prozessor 506 die Zustandsinformation, die dem Master-CHN 21AM entspricht, in dem er installiert ist, von der Zustandsinformation (Ausspeicherung), die anzeigt, dass er mit einem Ausspeicherungsvorgang beschäftigt ist, auf die Zustandsinformation (Zustandsbereitschaft), die anzeigt, dass ein Problem aufgetreten ist, die Operation unterbrochen wurde und ein fortsetzbarer Zustand eingenommen wurde (S46 und 17(C)).
  • Die 18 zeigt ein Beispiel zur Verarbeitungssequenz, wie sie dann ausgeführt wird, wenn im Master-I/O-Prozessor 504A in einem Master-CHN 21AM ein Problem aufgetreten ist.
  • Wie es in der 18(A) dargestellt ist, erkennt, wenn im einen, 504A, der Master-I/O-Prozessoren ein Problem aufgetreten ist (S61), der andere Master-I/O-Prozessor 504B dieses Auftreten (S62), und er ändert die Zustandsinformation, die dem Master-CHN 21AM entspricht, in dem er installiert ist, von der Zustandsinformation "Aktiv", die anzeigt, dass er arbeitet, auf Zustandsinformation, die einen Abschaltzustand anzeigt (S63). Daraufhin trennt der Mas ter-I/O-Prozessor 504B die Spannungsversorgung zum Master-NAS-Prozessor 506 ab (S64).
  • Alternativ wird, wie es in der 18(B) dargestellt ist, wenn im einen, 504A, der Master-I/O-Prozessoren ein Problem aufgetreten ist (S71), dieses Auftreten durch den anderen Master-I/O-Prozessor 504B erkannt (S72). Danach wird eine ähnliche Verarbeitung wie in den obigen Schritten S43-S46 ausgeführt (S74-S76).
  • Im Master-CHN 21AM kann selbst dann, wenn im einen, 504A, der Master-I/O-Prozessoren ein Problem aufgetreten ist, wenn im anderen Master-I/O-Prozessor 504B kein Problem aufgetreten ist, dieser andere Master-I/O-Prozessor 504B den Normalzustand aufrecht erhalten (einen Zustand, in dem er eine normale Verarbeitung als I/O-Prozessor 504B des Master-CHN 21AM ausführt), ohne dass die Verarbeitung gemäß 18(A) oder (B) zu implementieren wäre. Ferner kann, in diesem Fall, der andere Master-I/O-Prozessor 504B ebenfalls über ein internes Kommunikationsnetzwerk (beispielsweise ein LAN) an den SVP 23 darüber berichten, dass im einen Master-I/O-Prozessor 504A ein Problem aufgetreten ist.
  • Die 19 zeigt die Verarbeitungssequenz eines Kalt-I/O-Prozessors 504A. Die 20 zeigt ein Beispiel der Knotenverwaltungsdaten 901A vor und nach einer Änderung bei der in der 19 dargestellten Verarbeitungssequenz. Genauer gesagt, zeigt die 20(A) Knotenverwaltungsdaten 901A vor einer Änderung, und die 20(B) zeigt Knotenverwaltungsdaten 901A nach einer Änderung.
  • Der Kalt-I/O-Prozessor 504A startet eine gewisse Verarbeitung mit einem vorgegebenen Timing (beispielsweise gelegentlich oder periodisch).
  • Beispielsweise der Kalt-I/O-Prozessor 504A greift auf die Knotenverwaltungsdaten 901A zu, und er beurteilt, ob der CHN 21A, in dem er installiert ist, ein Backup-CHN 21AC oder nicht, was durch ein Verfahren wie eine Bezugnahme auf die Kategorieinformation, die diesem speziellen CHN 21A entspricht, erfolgt (S81).
  • Wenn in S81 beurteilt wird, dass der CHN 21A ein Backup-CHN 21AC ist (Y in S81), greift der Kalt-I/O-Prozessor 504A auf die Knotenentsprechungsdaten 901B zu, er erkennt die Anzahl R von Master-CHNs 21AM, die dem CHN 21A zugeordnet sind, in dem er installiert ist, und er setzt die Zahl T der Zustandsinformation, auf die er Bezug nehmen muss (anders gesagt, die Zustandsinformation des oben angegebenen zugeordneten Master-CHN 21AM), auf die zuvor erkannte Zahl R (S82).
  • Der Kalt-I/O-Prozessor 504A greift auf die Knotenverwaltungsdaten 901A zu, und er bezieht sich auf die T-te Zustandsinformation, die aus der Zustandsinformation des einen oder der mehreren Master-CHNs 21AM, die dem CHN 21AC zugeordnet sind, in dem er installiert ist, ausgewählt ist (S83). Wie es in den Diagrammen dargestellt ist, nimmt auch der andere Backup-CHN 21AC mit einem vorgegebenen Timing auf die Zustandsinformation für den einen oder die mehreren Master-CHNs 21AM in den Knotenverwaltungsdaten 901A Bezug.
  • Wenn, als Ergebnis von S83, die Bezugszustandsinformation nicht die Information "Umschaltbereitschaft" ist, die anzeigt, dass der CHN auf eine Fortsetzung wartet (N in S84), dekrementiert der Kalt-I/O-Prozessor 504A den Wert von T um eins (S85). Im Ergebnis beendet der Kalt-I/O-Prozessor 504A die Verarbeitung, wenn der Wert von T null geworden ist, wohingegen er die Verarbeitung in S83 ausführt, wenn der Wert von T nicht null ist.
  • Wenn in S84 die Bezugszustandsinformation die Information "Umschaltbereitschaft", die anzeigt, dass der CHN auf Fortsetzung wartet (Y in S84), startet der Kalt-I/O-Prozessor 504A eine Fortsetzungsverarbeitung (S87-S92, wie unten beschrieben) für den Master-CHN 21AM, der dieser Zustandsinformation entspricht (nachfolgend als Ziel-Master-CHN 21AM bezeichnet).
  • Als Erstes nimmt der Kalt-I/O-Prozessor 504A auf die LU-Nexusdefinitionsdaten 905 Bezug, er identifiziert die LU-GID der gemeinsamen LU 31S, er greift auf die LU-Verwaltungstabelle 903 mit der so identifizierten LU-GID zu, und er überprüft, ob die Zustände der zu dieser LU-GID gehörenden LUs alle in einen gesperrten Zustand versetzt wurden (anders gesagt, einen Zustand, in dem kein anderer CHN 21A auf sie zugreifen kann) (S87).
  • Wenn als Ergebnis von S87 die gemeinsame LU 31S bereits durch einen anderen Backup-CHN 21AC in einen gesperrten Zustand versetzt wurde, führt der Kalt-I/O-Prozessor 504A die Verarbeitung in S85 aus, und er beendet die Fortsetzungsverarbeitung für den Ziel-Master-CHN 21AM.
  • Wenn sich dagegen, als Ergebnis von S87, die gemeinsame LU 31S nicht in einem gesperrten Zustand befindet, versetzt der Kalt-I/O-Prozessor 504A den Zustand jeder LU in der LU-Verwaltungstabelle 903, entsprechend der gemeinsamen LU 31S, in einen gesperrten Zustand, und ferner erfasst er die eine oder die mehreren LU-GIDs, die dem Ziel-Master-CHN 21AM entsprechen, aus den Knotenverwaltungsdaten 901A, und er stellt die eine oder die mehreren LU-GIDs, die auf diese Weise erhalten wurden, ein (S89). Genauer gesagt, ruft der Kalt-I/O-Prozessor 504A eine oder mehrere LU-Verwaltungstabellen 903, die jeweils der einen oder den mehreren so erhaltenen LU-GIDs entsprechen, aus dem SM 25 ab, und er registriert dieselbe im CHN-Speicher 508 (anders gesagt, im Kommunikationspuffer).
  • Daraufhin greift der Kalt-I/O-Prozessor 504A auf die Knotenverwaltungsdaten 901A zu, und er ändert die dem Backup-CHN 21AC, in dem er installiert ist, entsprechende Attributinformation sowie diejenige, die dem Ziel-Master-CHN 21AC entspricht (S90). Genauer gesagt, ändert, wie es in der 20 dargestellt ist, der Kalt-I/O-Prozessor 504A beispielsweise die dem Backup-CHN 21AC, in dem er installiert ist, entsprechende Kategorieinformation von "Backup" auf "Master", und er ändert auch die Zustandsinformation von "Bereitschaft" auf "Aktiv" sowie die LU-GID von "Keine" auf "2". Ferner ändert der Kalt-I/O-Prozessor 504A die dem Ziel-Master-CHN 21AC entsprechende Unterteilungsinformation von "Master" auf "Backup", und er ändert auch die Zustandsinformation von "Aktiv" auf "Bereitschaft" sowie die LU-GID von "2" auf "Keine".
  • Daraufhin schaltet der Kalt-I/O-Prozessor 504A die Spannungsversorgung zum KNP 506 ein, und er gibt eine Bootanweisung an ihn aus (S92).
  • Die 21 zeigt die Verarbeitungssequenz eines Kalt-NAS-Prozessors 506.
  • Wenn der Kalt-NAS-Prozessor 506 nach dem Ausschalten der Spannungsversorgung (S101) eine Bootanweisung empfängt (Y in S102), liest er das OS-Bild über den Kalt-I/O-Prozessor 504A oder 504B aus der System-LU 31D aus (S103). Diese System-LU 31D kann beispielsweise als LU eingestellt sein, die vorab in Bezug auf diesen Kalt-NAS-Prozessor 506 aus der einen oder den mehreren LUs bestimmt wird, die zur LU-GID "0" gehören.
  • Der Kalt-NAS-Prozessor 506 nimmt auf die im NAS-Speicher 508 registrierte LU-Verwaltungstabelle 903 Bezug, während er mit der OS-Bootverarbeitung beschäftigt ist, und er identifiziert die LU-GID, wie sie für den CHN 21AC erstellt ist, in dem er installiert ist, und er teilt die so identifizierte LU-GID dem Kalt-I/O-Prozessor 504A (oder 504B) mit (S104). Genauer gesagt, liefert der Kalt-NAS-Prozessor die identifizierte LU-GID dadurch an den Kalt-I/O-Prozessor 504A, dass er sie in einen vorgegebenen Befehl 2 einschließt. Nachdem der Kalt-I/O-Prozessor 504A den Befehl 2 empfangen hat, erkennt er auf Grundlage dieses Befehls 2 die LU-GID, die dem CHN 21AC, in dem er installiert ist, zugeordnet ist (S104A).
  • Der Kalt-NAS-Prozessor 506 erfasst, während er mit der OS-Bootverarbeitung beschäftigt ist, über den Kalt-I/O-Prozessor 504A (oder 504B) Fortsetzungsinformation von der gemeinsamen LU 31S (S105). Während der OS-Bootverarbeitung stellt der Kalt-NAS-Prozessor 506 Informationselemente, die unter den mehreren in der erfassten Fortsetzungsinformation enthaltenen Informationselementen ausgewählt werden, ein.
  • Während der OS-Bootverarbeitung greift der Kalt-NAS-Prozessor 506 durch den Kalt-I/o-Prozessor 504A (oder 504B) auf die mehreren Benutzer-LUs 31V zu, die zur LU-GID gehören, die auf die oben beschriebene Weise identifiziert wurde, und er führt eine Prüfung des Dateisystems, das er verwaltet, und dergleichen, durch Prüfen der Dateimetadaten in diesen Benutzer-LUs 31Y oder dergleichen aus (S106).
  • Das OS des Kalt-NAS-Prozessors 506 wird durch die Verarbeitung in S101 bis S106, wie oben beschrieben, gestartet.
  • Die 22 zeigt eine Verarbeitungssequenz für den Fall, dass der CHN 21A in ein Speichersteuersystem 600 eingeschlossen ist und hochgefahren wird.
  • Wenn der Verbinder 509 des CHN 21A mit dem Verbindungsabschnitt 26 verbunden wird, wird der I/O-Prozessor 504A (und 504B) eingeschaltet, die Spannungsversorgung desselben nimmt einen Zustand mit eingeschalteter Spannung ein (S111 und S121), und auf Grundlage eines im I/O-Speicher 507 gespeicherten Programms oder dergleichen wird eine vorgegebene Hochfahrverarbeitung gestartet (S112 und S122).
  • Der I/O-Prozessor 504A greift auf die Knotenverwaltungsdaten 901A im gemeinsamen Speicher 25 zu, und er nimmt auf die Kategorieinformation und dergleichen Bezug, die dem CHN 21A entspricht, in dem er installiert ist (S113 und S123).
  • Wenn als Ergebnis von S113 und S123 die Kategorieinformation "Master" angibt, schaltet der I/O-Prozessor 504A die Spannungsversorgung für den NAS-Prozessor ein (S114), und er gibt eine Bootanweisung aus. Dadurch liest der NAS-Prozessor das OS-Bild aus der System-LU 31D aus (S115), er erfasst verschiedene Informationen von der gemeinsamen LU 31S (S116), und er führt einen Hochfahrvorgang aus (S117).
  • Wenn andererseits, als Ergebnis von S113 und S123, die Kategorieinformation "Backup" ist, nimmt der I/O-Prozessor 504A einen Bereitschaftszustand ein, ohne die Spannungsversorgung für den NAS-Prozessor 506 einzuschalten, und mit einem vorgegebenen Timing (beispielsweise gelegentlich oder periodisch) überwacht er die Zustandsinformation des einen oder der mehreren Master-CHNs 21AM, die dem CHN 21A entsprechen, in dem er installiert ist.
  • Gemäß der in der 22 dargestellten Verarbeitungssequenz verfügt, wenn beispielsweise ein Master-CHN 21AM, in dem ein Problem aufgetreten ist, aus dem Speichersteuersystem 600 entfernt wird, und wenn ferner an seiner Stelle ein weiterer CHN 21A im Speichersteuersystem 600 installiert wird, dieser weitere CHN 21A, gemäß der Beschreibung betreffend die 19 und die 20, Zustandsinformation, die einer solchen entspricht, die "Backup" anzeigt, weswegen er als Backup-CHN 21AC hochfährt.
  • Die vorstehende Beschreibung betrifft die aktuelle Ausführungsform. Bei der oben beschriebenen Ausführungsform sind von den Knotenverwaltungsdaten 901A und den Knotenentsprechungsdaten 901B, wie sie in den CHN-Beziehungsverwaltungsdaten 901 enthalten sind, die Knotenentsprechungsdaten 901B nicht absolut erforderlich. Bei der vorliegenden Ausführungsform sind, der Zweckdienlichkeit halber, zwischen Master-CHNs 21AM und Backup-CHNs 21AC Zuordnungen geschaffen, jedoch ist es nicht absolut erforderlich, diese Zuordnungen zu schaffen. Wenn keine Zuordnungen geschaffen werden, kann jeder Backup-CHN 21AC auf jeden beliebigen der Master-CHNs 21AM umgeschaltet werden. Genauer gesagt, nimmt beispielsweise jeder von mehreren Backup-CHNs 21AC auf die Zustandsinformation für alle Master-CHNs 21AM Bezug, und der erste Backup-CHN 21AC, der erkennt, dass die Zustandsinformation für irgendeinen der Master-CHNs 21AM zur Information "Umschaltbereitschaft" wurde, was anzeigt, dass für ihn eine Fortsetzung möglich ist, führt eine Ausschließverarbeitung auf solche Weise aus, dass von keinem der anderen Backup-CHNs 21AC eine Fortsetzungsverarbeitung ausgeführt werden kann (beispielsweise sperrt er die gemeinsame LU), woraufhin er die oben beschriebene Fortsetzungsverarbeitung ausführt.
  • Gemäß der oben beschriebenen aktuellen Ausführungsform existieren ein oder mehrer Backup-CHNs 21AC, die sich auf solche Weise in einem Bereitschaftszustand befinden, dass sie anstelle eines Master-CHN 21AM, wenn bei diesem ein Problem oder dergleichen entsteht, als Master-CHN 21AM arbeiten kann. In jedem der Backup-CHNs 21AC ist die Spannungsversorgung zum I/O-Prozessor 504 eingeschaltet, jedoch ist der NAS-Prozessor 506, der einen größeren Energieverbrauch als der I/O-Prozessor 504 zeigt, in einen Kaltbereitschaftszustand versetzt, in dem seine Spannungsversorgung ausgeschaltet ist. Daher kann der Bereitschaftszustand des Backup-CHN 21AC die insgesamt vom Speichersteuersystem 600 verbrauchte Energiemenge im Vergleich zum Fall verringert werden, bei dem der CHN in einen Heißbereitschaftszustand versetzt ist, in dem die Spannungsversorgung zu sowohl dem I/O-Prozessor 504 als auch dem NAS-Prozessor 506 eingeschaltet belassen ist. Dies zeigt einen um so größeren Effekt, je größer die Anzahl von Backup-CHNs 21AC ist.
  • Darüber hinaus ist es, gemäß der oben beschriebenen, aktuellen Ausführungsform, nicht erforderlich, da die Spannungsversorgung des Backup-NAS-Prozessors 506 ausgeschaltet ist, eine Kontrolle zwischen dem Master-NAS-Prozessor 506 und dem Backup-NAS-Prozessor 506 auszuführen (anders gesagt, eine Clusterkontrolle auf Dateisystemniveau). Daher ist die Belastung des Master-NAS-Prozessors 506 verringert.
  • Darüber hinaus kann, gemäß der oben beschriebenen, aktuellen Ausführungsform, der Backup-CHN 21AC anstelle des aus mehreren Master-CHNs 21AM ausgewählten einen Master-CHN 21AM als Master-CHN 21AM arbeiten. Normalerweise ist die Anzahl der CHNs 21A, die in ein Speichersteuersystem 600 eingepasst werden können, beschränkt, jedoch ist es innerhalb dieser beschränkten Anzahl möglich, eine größere Anzahl von Master-CHNs 21AM zu installieren.
  • Darüber hinaus gilt bei der oben beschriebenen, aktuellen Ausführungsform, wenn die Anzahl der Master-CHNs 21AM als M angenommen wird und die Anzahl der Backup-CHNs 21AC als N angenommen wird, M ≤ N, und wen ein Master-CHN 21AM versagt, existiert notwendigerweise ein Backup-CHN 21AC, der so umgeschaltet werden kann, dass er diesen Master-CHN 21AM ersetzt, wodurch es möglich ist, die Möglichkeit des Auftretens von Schwierigkeiten zu verringern, wie eine Unterbrechung des Betriebs des Gesamtsystems. Ferner ist der Energiespareffekt erhöht, da die Anzahl der Master-CHNs 21AM kleiner ist. Andererseits existiert, wenn M > N gilt, da eine größere Anzahl von Master-CHNs 21AM vorliegt, dass das Verarbeitungsleistungsvermögen im Speichersteuersystem 600 erhöht ist. Darüber hinaus ist, da es nicht erforderlich ist, einen Backup-CHN 21AC entsprechend jedem einzelnen der Master-CHNs 21AM bereitzustellen, ein System relativ kleiner Größe im Vergleich zur Leistungsfähigkeit und Zuverlässigkeit, die es bietet, erforderlich. Ferner ist der Energiespareffekt im Vergleich zur Größe größer, da sich die Backup-CHNs 21AC in einem Kaltbereitschaftszustand befinden.
  • In Bezug auf die vorliegende Ausführungsform kann eine Anzahl von Modifizierungsbeispielen erdacht werden. Bevor diese verschiedene Modifizierungsbeispiele erläutert werden, werden Konzepte betreffend ein charakteristisches Merkmal der vorliegenden Ausführungsform geklärt.
  • Die 23 zeigt einen Überblick betreffend ein charakteristisches Merkmal der vorliegenden Ausführungsform.
  • Im Speichersteuersystem 600 sin zwei oder mehr (oder ein) Master-CHN 21AM und zwei oder mehr (oder ein) Backup-CHNs 21AC in einem Kaltbereitschaftszustand vorhanden. Darüber hinaus sind im gemeinsamen Speicher 25 Knotenverwaltungsdaten 901A registriert, die mehrere Attributinformationselemente (beispielsweise Blade-ID, Kategorieinformation, Zustandsinformation und die LU-GID enthaltende Information) entsprechend jedem der jeweiligen mehreren CHNs 21A enthalten.
  • Wenn ein Umschaltgrund, wie ein Problem, aufgetreten ist, schaltet der Master-I/O-Prozessor 504 jedes Master-CHN 21AM die Spannungsversorgung des Master-NAS-Prozessors 506 ab, und er ändert die Zustandsinformation, die dem CHN 21AM entspricht, in dem er installiert ist (Zustandsinformation in den Kno tenverwaltungsdaten 901A), auf Information, die ein Umschalten anzeigt (nachfolgend als "Umschaltzustandsinformation" bezeichnet).
  • Der Kalt-I/O-Prozessor 504 jeder dieser zwei oder mehr Backup-CHNs 21AC greift auf die Knotenverwaltungsdaten 901A zu, und er nimmt auf die Zustandsinformation entweder aller Master-CHNs 21AM oder derjenigen Master-CHNs 21AM Bezug, denen er zugeordnet ist (S201). Wenn der Kalt-I/O-Prozessor 504 Umschaltzustandsinformation erkennt (S202), führt er eine Verarbeitung zum Ausschließen der anderen Backup-CHNs 21AC auf solche Weise aus, dass zwischen dem der Umschaltzustandsinformation entsprechenden Master-CHN 21AM und den anderen Backup-CHNs 21AC kein Umschalten ausgeführt wird (S203). Genauer gesagt, sperrt der Kalt-I/O-Prozessor 504 entweder die gemeinsame LU, oder er setzt ein der Umschaltzustandsinformation zugeordnetes Flag in den Knotenverwaltungsdaten 901A oder dergleichen. Wenn die Ausschließverarbeitung abgeschlossen ist, führt der Kalt-I/O-Prozessor 504 die oben beschriebene Umschaltverarbeitung aus (S204). Dadurch gelangt der Backup-CHN 21AC, in den dieser Kalt-I/O-Prozessor 504 installiert ist, in die Lage, anstelle des Master-CHN 21AM, der der Umschaltzustandsinformation entspricht, als Master-CHN 21AM zu arbeiten.
  • Nachfolgend wird eine Anzahl von Modifizierungsbeispielen beschrieben.
  • Die 24 ist ein Blockdiagramm, das einen Überblick über ein erstes Modifizierungsbeispiel der vorliegenden Ausführungsform zeigt.
  • Das Speichersteuersystem 600 betreffend ein erstes Modifizierungsbeispiel der vorliegenden Ausführungsform verfügt, zusätzlich zu zwei oder mehr (oder einem) Master-CHNs 21AM und zwei oder mehr (oder einem) Backup-CHNs in einem Kaltbereitschaftszustand (nachfolgend als "Kalt-CHN" bezeichnet) 21AC über einen oder mehrere Backup-CHNs in einem Heißbereitschaftszustand (nachfolgend als "Heiß-CHN" bezeichnet) 21AH. Ein Heißbereitschaftszustand ist ein Bereitschaftszustand, in dem die Spannungsversorgung für den NAS-Prozessor 506 eingeschaltet ist, wie es bereits beschrieben wurde.
  • Bei diesem erstem Modifizierungsbeispiel sind "Kaltbereitschaft", die einen Kalt-CHN 21AC anzeigt, und "Heißbereitschaft", die einen Heiß-CHN 21AH anzeigt, als einem CHN 21A entsprechende Knotenverwaltungsdaten 901A anstelle von "Backup" registriert.
  • Die 25 zeigt ein Beispiel einer Verarbeitungssequenz, wie Verarbeitungssequenz, wie sie bei einem ersten Modifizierungsbeispiel der vorliegenden Ausführungsform ausgeführt wird.
  • Wenn ein Umschaltgrund, wie ein Problem, aufgetreten ist, schaltet der Master-I/O-Prozessor 504 jedes Master-CHN 21AM die Spannungsversorgung des Master-NAS-Prozessors 506 ab, und er ändert die Zustandsinformation, die dem CHN 21AM entspricht, in dem er installiert ist (die Zustandsinformation in den Knotenverwaltungsdaten 901A), auf Information, die einen fortsetzungsfähigen Zustand anzeigt (beispielsweise "Umschaltbereitschaft", nachfolgend als "Fortsetzungszustandsinformation" bezeichnet).
  • Der I/O-Prozessor 504 jedes der zwei oder mehreren Kalt-CHNs 21AC sowie der I/O-Prozessor 504 jedes des einen oder der mehreren Heiß-CHNs 21AH greifen auf die Knotenverwaltungsdaten 901A zu, und sie nehmen auf die Zustandsinformation entweder aller Master-CHNs 21AM oder derjenigen Master-CHNs 21AM, denen sie jeweils zugeordnet sind, Bezug (S211).
  • Wenn der I/O-Prozessor 504 Fortsetzungszustandsinformation erkennt (S212), nimmt er, wenn in Bezug auf den Master-CHN 21AM mit der Fortsetzungszustandsinformation bereits eine Ausschließverarbeitung ausgeführt wurde (J in S213), auf die Zustandsinformation der anderen Master-CHNs 21AM Bezug (oder alternativ kann er, wenn er die Bezugnahme auf alle Zustandsinformationselemente beendet hat, die Verarbeitung beenden) (S214).
  • Wenn andererseits der I/O-Prozessor 504 Fortsetzungszustandsinformation erkennt (S212) und für den Master-CHN 21AM mit derselben noch keine Ausschließverarbeitung ausgeführt wurde (N in S213), ermittelt er, ob der CHN 21A, in dem er installiert ist, ein Heiß-CHN 21AH oder ein Kalt-CHN 21AC ist (S215). Diese Beurteilung kann beispielsweise durch Bezugnahme darauf erfolgen, ob die Kategorieinformation, die dem CHN 21A entspricht, in dem der I/O-Prozessor 504 installiert ist, "Heißbereitschaft" oder "Kaltbereitschaft" anzeigt, oder es kann durch ein anderes Verfahren erfolgen.
  • Wenn, als Ergebnis der Beurteilung in S215, beurteilt wird, dass der CHN ein Kalt-CHN 21AC ist (N in S215), nimmt der I/O-Prozessor 504 auf die Zustandsinformation der anderen Master-CHNs 21AM Bezug (oder alternativ kann er die Verarbeitung beenden, wenn er die Bezugnahme auf alle Zustandsinformationselemente abgeschlossen hat) (S216). Anders gesagt, wartet der Prozess, bis durch einen Heiß-CHN 21AH Fortsetzungszustandsinformation erkannt wird.
  • Wenn andererseits als Ergebnis der Beurteilung in S215 beurteilt wird, dass der CHN ein Heiß-CHN 21AH ist (J in S215), führt der I/O-Prozessor 504 eine Ausschließverarbeitung in Bezug auf den Master-CHN 21AM aus, der der in S212 erkannten Fortsetzungszustandsinformation erkennt (S217), und er führt eine Umschaltverarbeitung aus (S218). Dadurch gelangt der Heiß-CHN 21AH, in dem dieser I/O-Prozessor 504 installiert ist, in die Lage, anstelle des der Fortsetzungszustandsinformation entsprechenden Master-CHN 21AM als Master-CHN 21AM zu arbeiten.
  • Die 26 zeigt ein weiteres Beispiel einer Verarbeitungssequenz, wie sie bei einem ersten Modifizierungsbeispiel der vorliegenden Ausführungsform ausgeführt wird.
  • Gemäß der in der 25 veranschaulichten Verarbeitungssequenz wird, wenn ein Heiß-CHN 21AH als Master-CHN 21AM arbeitet (S221), diese Tatsache durch einen Kalt-CHN 21AC erkannt (S222). Dies kann beispielsweise dadurch erkannt werden, dass der I/O-Prozessor 504 des Heiß-CHN 21AH die Tatsache, dass er als Master-CHN 21AM arbeitet, über einen Cachespeicher 24 oder einen gemeinsamen Speicher 25 an den I/O-Prozessor 504 eines Kalt-CHN 21AC mitteilt, oder es kann durch ein anderes Verfahren erfolgen.
  • Wenn der I/O-Prozessor 504 eines Kalt-CHN 21AC erkennt, dass ein Heiß-CHN 21AH als Master-CHN 21AM arbeitet, schaltet er die Spannungsversorgung des NAS-Prozessor 506 ein, und der Kalt-CHN 21AC wird in einen Bereitschaftszustand als Heiß-CHN 21AH versetzt (S223). In diesem Fall ändert der I/O-Prozessor 504 die Kategorieinformation, die dem CHN 21A entspricht, in dem er installiert ist, von "Kaltbereitschaft" auf "Heißbereitschaft".
  • Danach wird, wenn der Master-CHN 21AM, in dem ein Problem entstand, durch einen anderen CHN 21A ersetzt wird, wie oben beschrieben, dieser CHN 21A durch Bezugnahme auf die Knotenverwaltungsdaten 901A als Kalt-CHN 21AC hochgefahren.
  • Die vorstehende Beschreibung betrifft ein erstes Modifizierungsbeispiel. Die Verarbeitungssequenz, wie sie beim Umschalten eines Heiß-CHN 21AH auf einen Master-CHN 21AM ausgeführt wird, ist nicht speziell veranschaulicht, jedoch wird bei dieser Verarbeitungssequenz, ähnlich wie bei derjenigen, die beim Umschalten eines Kalt-CHN 21AC auf einen Master-CHN 21AM ausgeführt wird, eine Verarbeitung zum Erfassen von Fortsetzungsinformation vom Master-CHN 21AM, im NAS-Prozessor 506 des Heiß-CHN 21AH, implementiert.
  • Gemäß diesem ersten Modifizierungsbeispiel erhält, wenn ein CHN 21A in einem Bereitschaftszustand zum Ersetzen eines Master-CHN 21AM umgeschaltet wird, das Umschalten eines Heiß-CHN 21AH, statt eines Kalt-CHN 21AC, um ein Master-CHN 21AM zu werden, Priorität. Danach wird, wenn der Kalt-CHN 21AC auf einen Heiß-CHN 21AH umgeschaltet wird und wenn ein weiterer CHN 21A anstelle des Master-CHN 21AM, in dem ein Problem auftrat, installiert wird, dieser weitere CHN 21A als Kalt-CHN 21AC hochgefahren. Dadurch ist es möglich, die durch das Speichersteuersystem 600 verbrauchte Energiemenge zu senken, während auch die Zeitperiode verkürzt wird, die durch eine Ausfallüberbrückungsverarbeitung erforderlich ist, um von einem Bereitschaftszustand in einen Betriebszustand als Master-CHN 21AM umzuschalten.
  • Beim zweiten Modifizierungsbeispiel der vorliegenden Ausführungsform kann beispielsweise das Andern der Kategorieinformation (beispielsweise die Änderung von "Master" auf "Backup" und/oder die Änderung von "Backup" auf "Master") durch den I/O-Prozessor 504 des Master-CHN 21AM statt durch den I/O-Prozessor 504 des Backup-CHN 21AC ausgeführt werden.
  • Bei einer dritten Ausführungsform der vorliegenden Ausführungsform kann beispielsweise die Abbildung der CHNs 21A und der LUs in Bezug auf jede einzelne LU, statt in Einheiten von LU-Gruppen ausgeführt werden. Genauer gesagt, ist es beispielsweise innerhalb der Knotenverwaltungsdaten 901A möglich, eine durch einen CHN 21A verwendete LUN für jeden jeweiligen CHN 21A zu registrieren.
  • Vorstehend sind eine Ausführungsform und Modifizierungen der vorliegenden Ausführungsform beschrieben, jedoch bilden diese lediglich Beispiele zum Zweck, die Erfindung zu beschreiben, und der Schutzumfang der Erfindung ist nicht auf diese Ausführungsform und diese Modifizierungen alleine eingeschränkt. Die Erfindung kann auf verschiedene andere Arten realisiert werden.

Claims (20)

  1. Speichersteuersystem (600) zum Steuern des Speicherns von Daten in Speichervorrichtungen, aufweisend: mehrere Speichervorrichtungen (400) zum Speichern von Daten, einen Speichervorrichtungs-Steuerabschnitt (22) zum Steuern des Speicherns von Daten in die Speichervorrichtungen, einen mit dem Speichervorrichtungs-Steuerabschnitt verbundenen Verbindungsabschnitt (26), mehrere Kanalsteuerabschnitte (21), die mit einem Lokalnetz (CN1) außerhalb des Speichersteuersystems und mit dem Verbindungsabschnitt verbunden sind, einen gemeinsamen Speicher (25) zum Speichern von Steuerinformationen, die von einem ersten der Kanalsteuerabschnitte und dem Speichervorrichtungs-Steuerabschnitt ausgetauscht werden, und einen Cachespeicher (24) zum vorübergehenden Speichern von Daten, die zwischen dem ersten Kanalsteuerabschnitt und dem Speichervorrichtungs-Steuerabschnitt ausgetauscht werden, dadurch gekennzeichnet, dass die Kanalsteuerabschnitte einen oder mehrere erste Kanalsteuerabschnitte (21AM) und einen oder mehrere zweite Kanalsteuerabschnitte (21AC) aufweisen, die ersten Kanalsteuerabschnitte (21AM) jeweils einen ersten Prozessor (506) zum Umwandeln von Daten auf Dateiebene, die über das Lokalnetz empfangen werden, in Daten auf Blockebene und einen zweiten Prozessor (504) zum Speichern der Daten auf Blockebene über den Verbindungsabschnitt und den Speichervorrichtungs-Steuerabschnitt in die Speichervorrichtungen aufweisen, wobei der erste und der zweite Prozessor normalerweise in eingeschaltetem Zustand arbeiten, die zweiten Kanalsteuerabschnitte (21AC) jeweils einen dritten Prozessor (506) zum Umwandeln von Daten auf Dateiebene, die über das Lokalnetz empfangen werden, in Daten auf Blockebene und einen vierten Prozessor (504) zum Speichern der Daten auf Blockebene über den Verbindungsabschnitt und den Speichervorrichtungs-Steuerabschnitt in die Speichervorrichtungen aufweisen, wobei sich der dritte Prozessor in Fällen, in denen der erste Kanalsteuerabschnitt (21AM) normal arbeitet, in einem energiesparenden Zustand und in Fällen, in denen im ersten Kanalsteuerabschnitt (21AM) ein Problem aufgetreten ist, in eingeschaltetem Zustand befindet, und der zweite Prozessor (504) des ersten Kanalsteuerabschnitts (21AM) und der vierte Prozessor (504) des zweiten Kanalsteuerabschnitts (21AC) die Tat sache, dass im ersten Kanalsteuerabschnitt ein Problem aufgetreten ist, mittels des gemeinsamen Speichers (25) mitteilen.
  2. Speichersteuersystem nach Anspruch 1, wobei der zweite Prozessor (504) des ersten Kanalsteuerabschnitts (21AM) eingerichtet ist, in den gemeinsamen Speicher (25) Problemauftrittsinformationen zu schreiben, die angeben, dass ein Problem aufgetreten ist, und der vierte Prozessor (504) in irgendeinem der zweiten Kanalsteuerabschnitte (21AC) eingerichtet ist, bei Erkennung der Problemauftrittsinformationen einen Ausschlußprozess zum Verhindern, dass ein weiterer zweiter Kanalsteuerabschnitt (21AC) auf den ersten Kanalsteuerabschnitt (21AM) umschaltet, und einen Umschaltprozeß zum Umschalten des einen zweiten Kanalsteuerabschnitts auf den ersten Kanalsteuerabschnitt auszuführen
  3. Speichersteuersystem nach Anspruch 1 oder 2, wobei der zweite Prozessor (504) des ersten Kanalsteuerabschnitts eingerichtet ist, den ersten Prozessor (506) in einen energiesparenden Zustand zu setzen, wenn ein Problem aufgetreten ist, und der vierte Prozessor (504) des zweiten Kanalsteuerabschnitts (21AC) eingerichtet ist, den energiesparenden Zustand des dritten Prozessors (506) aufzulösen, wenn erkannt wird, dass das Problem im ersten Kanalsteuerabschnitt (21AM) aufgetreten ist.
  4. Speichersteuersystem nach einem der vorhergehenden Ansprüche, wobei im gemeinsamen Speicher (25) für jeden der Kanalsteuerabschnitte Kategorieinformationen (901A) eingetragen sind, die angeben, ob ein Kanalsteuerabschnitt (21A) ein erster oder ein zweiter Kanalsteuerabschnitt ist, und der zweite Prozessor (504) oder der vierte Prozessor (504) eingerichtet ist, die dem ersten Kanalsteuerabschnitt (21AM) entsprechenden Kategorieinformationen in Informationen zu ändern, die angeben, dass der entsprechende Kanalsteuerabschnitt ein zweiter Kanalsteuerabschnitt ist, wenn das Problem aufgetreten ist.
  5. Speichersteuersystem nach einem der vorhergehenden Ansprüche, wobei in den Speichervorrichtungen (400) zwei oder mehr logische Einheiten (31) vorgesehen sind, die logische Geräte zum Speichern von Daten darstellen, im gemeinsamen Speicher (25) für jeden der Kanalsteuerabschnitte Logikeinheits-Entsprechungsinformationen (905) eingetragen sind, die angeben, welche (31) der zwei oder mehr logischen Einheiten von einem Kanalsteuerabschnitt (21A) verwendet wird, und der zweite Prozessor (504) oder der vierte Prozessor (504) eingerichtet ist, die dem ersten Kanalsteuerabschnitt (21AM) entsprechenden ersten Logikeinheits-Entsprechungsinformationen (905) zu löschen, wenn das Problem aufgetreten ist, und die ersten Logikeinheits-Entsprechungsinformationen mit dem zweiten Kanalsteuerabschnitt (21AC) zu verknüpfen.
  6. Speichersteuersystem nach einem der vorhergehenden Ansprüche, wobei im gemeinsamen Speicher Entsprechungsdaten (901B) gespeichert sind, die Entsprechungsbeziehungen zwischen den ersten Kanalsteuerabschnitten (21AM) und den zweiten Kanalsteuerabschnitten (21AC) angeben, die ersten Kanalsteuerabschnitte (21AM) und die zweiten Kanalsteuerabschnitte (21AC) in den Entsprechungsdaten in mindestens einem der folgenden Zustände (A) bis (D) miteinander verknüpft sind: (A) die Anzahl der zweiten Kanalsteuerabschnitte (21AC), die einem der ersten Kanalsteuerabschnitte (21AM) entsprechen, ist eins und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist ebenfalls eins, (B) die Anzahl der zweiten Kanalsteuerabschnitte (21AC), die einem der ersten Kanalsteuerabschnitte (21AM) entsprechen, ist zwei oder mehr, aber die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist eins, (C) die Anzahl der ersten Kanalsteuerabschnitte (21AC), die einem der zweiten Kanalsteuerabschnitte (21AM) entsprechen, ist zwei oder mehr, aber die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist eins, und (D) die Anzahl der zweiten Kanalsteuerabschnitte (21AC), die einem der ersten Kanalsteuerabschnitte (21AM) entsprechen, ist zwei oder mehr und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist ebenfalls zwei oder mehr, und wobei der vierte Prozessor (504) des zweiten Kanalsteuerabschnitts (21AC) eingerichtet ist, auf die Entsprechungsdaten (901B) zuzugreifen und dann, wenn in einem ersten Kanalsteuerabschnitt, der dem zweiten Kanalsteuerabschnitt entspricht, in dem der vierte Prozessor (504) installiert ist, ein Problem aufgetreten ist, den energiesparenden Zustand des dritten Prozessors (506) in demjenigen zweiten Kanalsteuerabschnitt (21AC) aufzulösen, in dem er installiert ist.
  7. Speichersteuersystem nach einem der vorhergehenden Ansprüche, wobei im ersten Kanalsteuerabschnitt (21AM) mit Bezug zu jedem einzelnen der ersten Prozessoren (506) mehrere zweite Prozessoren (504) vorhanden sind und auch dann, wenn in einem der Vielzahl zweiter Prozessoren (504) ein Problem auftritt, ein weiterer zweiter Prozessor aus der Vielzahl zweiter Prozessoren eingerichtet ist, die Tatsache, dass das Problem aufgetreten ist, in den gemeinsamen Speicher (25) zu schreiben.
  8. Speichersteuersystem nach einem der vorhergehenden Ansprüche, wobei die Kanalsteuerabschnitte einen oder mehrere dritte Kanalsteuerabschnitte (21AH) enthalten, die dritten Kanalsteuerabschnitte (21AH) jeweils einen fünften Prozessor (506) zum Umwandeln von Daten auf Dateiebene, die über das Lokalnetz empfangen werden, in Daten auf Blockebene und einen sechsten Prozessor zum Speichern der Daten auf Blockebene über den Verbindungsabschnitt und den Speichervorrichtungs-Steuerabschnitt in die Speichervorrichtungen aufweisen, der zweite Kanalsteuerabschnitt (21AC) und der dritte Kanalsteuerabschnitt (21AH) sich auf solche Weise im Bereitschaftszustand befinden, dass sie als erster Kanalsteuerabschnitt anstelle des ersten Kanalsteuerabschnitts (21AM), in dem das Problem aufgetreten ist, arbeiten können, aber sich der fünfte Prozessor (506) des dritten Kanalsteuerabschnitts (21AH) anders als der dritte Prozessor (506) des zweiten Kanalsteuerabschnitts (21AC) in eingeschaltetem Zustand befindet, und wenn das Problem im ersten Kanalsteuerabschnitt (21AM) aufgetreten ist, der dritte Kanalsteuerabschnitt (21AH) zum ersten Kanalsteuerabschnitt wird, indem der fünfte Prozessor (506) des dritten Kanalsteuerabschnitts (21AH) in eingeschaltetem Zustand arbeitet, und der energiesparende Zustand des dritten Prozessors (506) des zweiten Kanalsteuerabschnitts (21AC) aufgelöst wird und der zweite Kanalsteuerabschnitt (21AC) zum dritten Kanalsteuerabschnitt wird.
  9. Speichersteuersystem nach Anspruch 8, wobei der zweite Prozessor (504) des ersten Kanalsteuerabschnitts (21AM) eingerichtet ist, in den gemeinsamen Speicher (25) Problemauftrittsinformationen zu schreiben, die angeben, dass das Problem aufgetreten ist, und der vierte Prozessor (504) jedes der zweiten Kanalsteuerabschnitte (21AC) und der sechste Prozessor (504) jedes der ein oder mehreren dritten Kanalsteuerabschnitte (21AH) eingerichtet sind, auf den gemeinsamen Speicher (25) zuzugreifen, und der vierte Prozessor (504) die Problemauftrittsinformationen ignoriert, wenn er sie vor dem sechsten Prozessor erkannt hat.
  10. Speichersteuersystem nach Anspruch 8 oder 9, wobei dann, wenn ein von einem ersten Kanalsteuerabschnitt (21AM), in dem das Problem aufgetreten ist, getrennter Kanalsteuerabschnitt im Speichersteuersystem installiert ist, dieser getrennte Kanalsteuerabschnitt als zweiter Kanalsteuerabschnitt (21AC) hochgefahren wird.
  11. Steuerverfahren für ein Speichersteuersystem (600) zum Steuern des Speicherns von Daten in Speichervorrichtungen, wobei das Speichersteuersystem mehrere Kanalsteuerabschnitte (21A) aufweist, die mit einem Lokalnetz (CN1) außerhalb des Speichersteuersystems verbunden sind, dadurch gekennzeichnet, dass die Kanalsteuerabschnitte ein oder mehrere erste Kanalsteuerabschnitte (21AM), die sich in normalem Zustand befinden, und ein oder mehrere zweite Kanalsteuerabschnitte (21AC), die sich im Bereitschaftszustand befinden, so dass sie als erste Kanalsteuerabschnitte arbeiten können, aufweisen, die ersten Kanalsteuerabschnitte (21AM) einen ersten (506) und einen zweiten Prozessor (504) aufweisen, die zweiten Kanalsteuerabschnitte (21C) einen dritten (506) und einen vierten Prozessor (504) aufweisen, der erste und der dritte Prozessor (506) Prozessoren sind, die Daten auf Dateiebene vom externen Lokalnetz empfangen und in Daten auf Blockebene umwandeln, wenn sie sich in eingeschaltetem Zustand befinden, und der zweite und der vierte Prozessor (504) Prozessoren sind, die die umgewandelten Daten auf Blockebene an die Speichervorrichtungen ausgeben, wenn sie sich in eingeschaltetem Zustand befinden, und dadurch, dass das Steuerverfahren Schritte aufweist, mittels der dann, wenn im ersten Kanalsteuerabschnitt (21AM) ein Problem aufgetreten ist, der zweite Prozessor (504) die Tatsache, dass das Problem aufgetreten ist, in einen gemeinsamen Speicher (25) einträgt, der vierte Prozessor (504) des zweiten Kanalsteuerabschnitts (21AC) auf den gemeinsamen Speicher (25) zugreift und die Tatsache erkennt, dass das Problem im ersten Kanalsteuerabschnitt (21AM) aufgetreten ist, und der dritte Prozessor (506) des zweiten Kanalsteuerabschnitts (21AC) einen energiesparenden Zustand auflöst, wenn erkannt wurde, dass das Problem aufgetreten ist.
  12. Verfahren nach Anspruch 11, mit Schritten, mittels der der zweite Prozessor (504) des ersten Kanalsteuerabschnitts Problemauftrittsinformationen, die angeben, dass das Problem aufgetreten ist, in den gemeinsamen Speicher (25) schreibt, und der dritte Prozessor (504) in irgendeiner der zweiten Kanalsteuerabschnitte (21AC) dann, wenn er die Problemauftrittsinformationen erkennt, einen Ausschlußprozeß, um einen weiteren zweiten Kanalsteuerabschnitt (21AC) daran zu hindern, auf den ersten Kanalsteuerabschnitt umzuschalten, und einen Umschaltprozeß ausführt, um den einen zweiten Kanalsteuerabschnitt auf den ersten Kanalsteuerabschnitt umzuschalten.
  13. Verfahren nach Anspruch 11 oder 12 mit Schritten, mittels der der zweite Prozessor (504) des ersten Kanalsteuerabschnitts (21AM) den ersten Prozessor (506) in einen energiesparenden Zustand setzt, wenn das Problem aufgetreten ist, und der vierte Prozessor (504) des zweiten Kanalsteuerabschnitts (21AC) den energiesparenden Zustand des dritten Prozessors (506) auflöst, wenn er erkennt, dass das Problem im ersten Kanalsteuerabschnitt (21AM) aufgetreten ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13 mit Schritten, mittels der im gemeinsamen Speicher (25) für jeden der Kanalsteuerabschnitte Kategorieinformationen (901A) eingetragen werden, die angeben, ob ein Kanalsteuerabschnitt ein erster oder ein zweiter Kanalsteuerabschnitt ist, und der zweite Prozessor (504) oder der vierte Prozessor (504) die dem ersten Kanalsteuerabschnitt entsprechenden Kategorieinformationen (901A) auf Informationen ändert, die angeben, dass der entsprechende Kanalsteuerabschnitt ein zweiter Kanalsteuerabschnitt ist, wenn das Problem aufgetreten ist.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei in den Speichervorrichtungen (400) zwei oder mehr logische Einheiten (31) vorgesehen sind, die logische Geräte zum Speichern von Daten darstellen, im gemeinsamen Speicher (25) für jeden der Kanalsteuerabschnitte (21A) Logikeinheits-Entsprechungsinformationen (905) eingetragen werden, die angeben, welche der zwei oder mehr logischen Einheiten von einem Kanalsteuerabschnitt verwendet wird, gespeichert sind, und das Steuerverfahren einen Schritt umfaßt, mittels dem der zweite Prozessor (504) oder der vierte Prozessor (504) die dem ersten Kanalsteuerabschnitt (21AM) entsprechenden ersten Logikeinheits-Entsprechungsinformationen löscht, wenn das Problem aufgetreten ist, und die ersten Logikeinheits-Entsprechungsinformationen mit dem zweiten Kanalsteuerabschnitt (21AC) verknüpft.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei im gemeinsamen Speicher Entsprechungsdaten (901B) gespeichert werden, die die Entsprechungsbeziehungen zwischen den ersten Kanalsteuerabschnitten (21AM) und den zweiten Kanalsteuerabschnitten (21AC) angeben, die ersten Kanalsteuerabschnitte (21AM) und die zweiten Kanalsteuerabschnitte (21AC) in den Entsprechungsdaten (901B) in mindestens einem der folgenden Zustände (A) bis (D) miteinander verknüpft sind: (A) die Anzahl der zweiten Kanalsteuerabschnitte (21AC), die einem der ersten Kanalsteuerabschnitte (21AM) entsprechen, ist eins und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist eins, (B) die Anzahl der zweiten Kanalsteuerabschnitte (21AC), die einem der ersten Kanalsteuerabschnitte (21AM) entsprechen, ist zwei oder mehr, aber die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist eins, (C) die Anzahl der ersten Kanalsteuerabschnitte (21AM), die einem der zweiten Kanalsteuerabschnitte (21AC) entsprechen, ist zwei oder mehr, aber die Anzahl der zweiten Kanalsteuerabschnitte, die einem der ersten Kanalsteuerabschnitte entsprechen, ist eins, und (D) die Anzahl der zweiten Kanalsteuerabschnitte (21AC), die einem der ersten Kanalsteuerabschnitte (21AM) entsprechen, ist zwei oder mehr und die Anzahl der ersten Kanalsteuerabschnitte, die einem der zweiten Kanalsteuerabschnitte entsprechen, ist ebenfalls zwei oder mehr, und wobei das Steuerverfahren einen Schritt umfaßt, mittels dem der vierte Prozessor (504) des zweiten Kanalsteuerabschnitts auf die Entsprechungsdaten (901B) zugreift und dann, wenn in einem ersten Kanalsteuerabschnitt (21AM), der dem zweiten Kanalsteuerabschnitt (21AC) entspricht, in dem der vierte Prozessor (504) installiert ist, ein Problem aufgetreten ist, den energiesparenden Zustand des dritten Prozessors (506) in demjenigen zweiten Kanalsteuerabschnitt auflöst, in dem er installiert ist.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei für jeden ersten Prozessor (506) in den ersten Kanalsteuerabschnitten (21AM) mehrere zweite Prozessoren (504A, 504B) vorhanden sind und das Steuerverfahren einen Schritt umfaßt, mittels dem dann, wenn in einem der zweiten Prozessoren ein Problem aufgetreten ist, ein weiterer zweiter Prozessor (504) aus der Vielzahl zweiter Prozessoren die Tatsache, dass das Problem aufgetreten ist, in den gemeinsamen Speicher (25) schreibt.
  18. Verfahren nach einem der Ansprüche 11 bis 17, wobei die Kanalsteuerabschnitte (21A) einen oder mehrere dritte Kanalsteuerabschnitte (21AH) aufweisen, die sich auf solche Weise in einem Bereitschaftszustand befinden, dass sie als erste Kanalsteuerabschnitte arbeiten können, die dritten Kanalsteuerabschnitte (21AH) einen fünften (506) und einen sechsten Prozessor (504) aufweisen, die sich in eingeschaltetem Zustand befinden, der fünfte Prozessor (506) ein Prozessor ist, der Daten auf Dateiebene vom externen Lokalnetz empfängt und in Daten auf Blockebene umwandelt, wenn er sich in eingeschaltetem Zustand befindet, der sechste Prozessor (504) ein Prozessor ist, der die umgewandelten Daten auf Blockebene an die Speichervorrichtungen ausgibt, wenn er sich in eingeschaltetem Zustand befindet, und das Steuerverfahren Schritte umfaßt, mittels der der sechste Prozessor (504) des dritten Kanalsteuerabschnitts auf den gemeinsamen Speicher (25) zugreift und die Tatsache erkennt, dass das Problem im ersten Kanalsteuerabschnitt (21AM) aufgetreten ist, der fünfte Prozessor (506) des dritten Kanalsteuerabschnitts Informationen gewinnt, die vom ersten Prozessor (506) des ersten Kanalsteuerabschnitts (21AM) verwendet wurden, und bewirkt, dass der dritte Kanalsteuerabschnitt (21AH) als ein erster Kanalsteuerabschnitt arbeitet, und der dritte Prozessor (506) des zweiten Kanalsteuerabschnitts (21AC) den energiesparenden Zustand auflöst, wenn der dritte Kanalsteuerabschnitt (21AC) als erster Kanalsteuerabschnitt arbeitet.
  19. Verfahren nach Anspruch 18, mit Schritten, mittels der der zweite Prozessor (504) des ersten Kanalsteuerabschnitts (21AM) in den gemeinsamen Speicher (25) Problemauftrittsinformationen schreibt, die angeben, dass das Problem aufgetreten ist, der vierte Prozessor (504) jedes der zweiten Kanalsteuerabschnitte (21AC) und der sechste Prozessor (504) jedes der ein oder mehreren dritten Kanalsteuerabschnitte (21AH) auf den gemeinsamen Speicher (25) zugreift, und der vierte Prozessor (504) die Problemauftrittsinformationen ignoriert, wenn er sie vor dem sechsten Prozessor (504) erkannt hat.
  20. Verfahren nach Anspruch 18 oder 19 mit einem Schritt, mittels dem dann, wenn ein von einem ersten Kanalsteuerabschnitt (21AM), in dem das Problem aufgetreten ist, getrennter Kanalsteuerabschnitt im Speichersteuersystem installiert ist, der getrennte Kanalsteuerabschnitt als zweiter Kanalsteuerabschnitt hochgefahren wird.
DE602004007884T 2004-03-17 2004-10-15 Speichersteuerungssystem und -Verfahren Active DE602004007884T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004077099A JP2005267111A (ja) 2004-03-17 2004-03-17 記憶制御システム及び記憶制御システムの制御方法
JP2004077099 2004-03-17

Publications (2)

Publication Number Publication Date
DE602004007884D1 DE602004007884D1 (de) 2007-09-13
DE602004007884T2 true DE602004007884T2 (de) 2008-04-24

Family

ID=34858349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004007884T Active DE602004007884T2 (de) 2004-03-17 2004-10-15 Speichersteuerungssystem und -Verfahren

Country Status (4)

Country Link
US (2) US7171524B2 (de)
EP (1) EP1580656B1 (de)
JP (1) JP2005267111A (de)
DE (1) DE602004007884T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004220216A (ja) * 2003-01-14 2004-08-05 Hitachi Ltd Ｓａｎ／ｎａｓ統合型ストレージ装置
JP2005250938A (ja) * 2004-03-05 2005-09-15 Hitachi Ltd 記憶制御システム及び方法
JP4575028B2 (ja) * 2004-05-27 2010-11-04 株式会社日立製作所 ディスクアレイ装置およびその制御方法
US7584325B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Apparatus, system, and method for providing a RAID storage system in a processor blade enclosure
JP4326552B2 (ja) 2006-10-12 2009-09-09 株式会社日立製作所 バックエンドで他のストレージシステムと通信するストレージシステム
US8677091B2 (en) * 2006-12-18 2014-03-18 Commvault Systems, Inc. Writing data and storage system specific metadata to network attached storage device
JP4961997B2 (ja) * 2006-12-22 2012-06-27 富士通株式会社 ストレージ装置、ストレージ装置の制御方法、及びストレージ装置の制御プログラム
JP5090098B2 (ja) 2007-07-27 2012-12-05 株式会社日立製作所 Ｎａｓの消費電力を削減する方法及びその方法を用いた計算機システム
JP2009116503A (ja) * 2007-11-05 2009-05-28 Buffalo Inc ネットワーク接続型デバイスおよびプログラム
US8478835B2 (en) 2008-07-17 2013-07-02 Netapp. Inc. Method and system for using shared memory with optimized data flow to improve input/output throughout and latency
US8504857B1 (en) * 2008-09-30 2013-08-06 Emc Corporation Programmable availability for a high availability system
JP5522178B2 (ja) 2009-12-07 2014-06-18 富士通株式会社 情報システム
US8661290B2 (en) * 2011-01-14 2014-02-25 International Business Machines Corporation Saving power in computing systems with redundant service processors
JP5682703B2 (ja) * 2011-03-28 2015-03-11 富士通株式会社 情報処理システム及び情報処理システムの処理方法
JP6149860B2 (ja) * 2012-07-25 2017-06-21 日本電気株式会社 光伝送装置およびその制御方法
US9632890B2 (en) * 2014-07-08 2017-04-25 Netapp, Inc. Facilitating N-way high availability storage services
US10942815B2 (en) * 2015-07-09 2021-03-09 Hitachi, Ltd. Storage control system managing file-level and block-level storage services, and methods for controlling such storage control system
US9952948B2 (en) * 2016-03-23 2018-04-24 GM Global Technology Operations LLC Fault-tolerance pattern and switching protocol for multiple hot and cold standby redundancies
CN108345427B (zh) * 2017-01-25 2020-09-04 杭州海康威视数字技术股份有限公司 一种硬盘数据存储方法及装置
KR102277728B1 (ko) * 2017-07-31 2021-07-14 삼성전자주식회사 데이터 저장 시스템, 데이터 저장 시스템의 데이터 저장 방법, 및 솔리드 스테이트 드라이브의 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US152339A (en) * 1874-06-23 Improvement in implements for destroying cut-worms
US153721A (en) * 1874-08-04 Improvement in the manufacture of rock-candy
US114615A (en) * 1871-05-09 Improvement in surgical bandages
US139168A (en) * 1873-05-20 Improvement in refrigerators
US178143A (en) * 1876-05-30 Improvement in artificial teeth
US105767A (en) * 1870-07-26 Improvement in bench-plane
US25078A (en) * 1859-08-09 Improvement in sewing-machines
US5434998A (en) * 1988-04-13 1995-07-18 Yokogawa Electric Corporation Dual computer system
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5155835A (en) * 1990-11-19 1992-10-13 Storage Technology Corporation Multilevel, hierarchical, dynamically mapped data storage subsystem
US5544304A (en) * 1994-03-25 1996-08-06 International Business Machines Corporation Fault tolerant command processing
US6327670B1 (en) * 1999-01-22 2001-12-04 Lucent Technologies Inc. Duplex processor with an update bus and method for operating the update bus
US6378084B1 (en) * 1999-03-29 2002-04-23 Hewlett-Packard Company Enclosure processor with failover capability
US6363464B1 (en) * 1999-10-08 2002-03-26 Lucent Technologies Inc. Redundant processor controlled system
DE60005717T2 (de) * 2000-03-31 2004-07-29 Disa Industries A/S Vorrichtung zur herstellung von giesskokillenteilen
US6845467B1 (en) * 2001-02-13 2005-01-18 Cisco Systems Canada Co. System and method of operation of dual redundant controllers
US6779063B2 (en) * 2001-04-09 2004-08-17 Hitachi, Ltd. Direct access storage system having plural interfaces which permit receipt of block and file I/O requests
JP4632574B2 (ja) 2001-05-25 2011-02-16 株式会社日立製作所 記憶装置およびファイルデータのバックアップ方法およびファイルデータのコピー方法
US6839788B2 (en) * 2001-09-28 2005-01-04 Dot Hill Systems Corp. Bus zoning in a channel independent storage controller architecture
JP2003162439A (ja) 2001-11-22 2003-06-06 Hitachi Ltd ストレージシステム及びその制御方法
JP3964212B2 (ja) * 2002-01-16 2007-08-22 株式会社日立製作所 記憶装置システム
US6948008B2 (en) * 2002-03-12 2005-09-20 Intel Corporation System with redundant central management controllers
US6931568B2 (en) * 2002-03-29 2005-08-16 International Business Machines Corporation Fail-over control in a computer system having redundant service processors
JP2003316713A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 記憶装置システム
US7152144B2 (en) * 2002-05-29 2006-12-19 Hitachi, Ltd. Centralized storage management method
JP3606281B2 (ja) * 2002-06-07 2005-01-05 オムロン株式会社 プログラマブルコントローラ及びｃｐｕユニット並びに特殊機能モジュール及び二重化処理方法
JP2004220216A (ja) * 2003-01-14 2004-08-05 Hitachi Ltd Ｓａｎ／ｎａｓ統合型ストレージ装置
JP2004234555A (ja) * 2003-01-31 2004-08-19 Hitachi Ltd ストレージシステムの制御方法、ストレージシステム、及びプログラム
US7178052B2 (en) * 2003-09-18 2007-02-13 Cisco Technology, Inc. High availability virtual switch
JP4400913B2 (ja) * 2003-11-26 2010-01-20 株式会社日立製作所 ディスクアレイ装置

Also Published As

Publication number Publication date
EP1580656B1 (de) 2007-08-01
US20070101059A1 (en) 2007-05-03
DE602004007884D1 (de) 2007-09-13
EP1580656A1 (de) 2005-09-28
US20050210191A1 (en) 2005-09-22
US7171524B2 (en) 2007-01-30
JP2005267111A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
DE602004007884T2 (de) Speichersteuerungssystem und -Verfahren
DE102004028808B4 (de) Speichersystem, das mit einem externen Speichersystem verbunden ist und Verfahren zum Verbinden derartiger Systeme
DE102004064069B4 (de) Plattenarrayvorrichtung
DE102004027672A1 (de) Speicherplattenarraysystem
DE602004011181T2 (de) Speicherplattenanordnungsgerät
DE112014006605B4 (de) Speichersystem
DE602004008028T2 (de) Verfahren zum dynamischen Transferieren zwischen Servern für virtuelle Dateiserver
DE602004005344T2 (de) Verfahren, system und programm zur handhabung eines failover zu einem fernspeicherort
DE60008021T2 (de) Speicherverwaltungssystem mit gemeinsamen trägerverwalter
DE602004005415T2 (de) Rechnersystem zur Wiedergewinnung von Daten auf Basis von Datenprioritäten
DE69724834T2 (de) System für hochverfügbare datenspeicherung mit allgemein-adressiertem speicher
DE4422786B4 (de) Speichersystem
DE112019002584T5 (de) Wechseln zwischen vermittlerdiensten für ein speichersystem
DE602005000972T2 (de) Speichersystem und Datenverarbeitungssystem
DE602004011467T2 (de) Speichersteuerungssystem und -verfahren
DE602005004120T2 (de) System und verfahren zur übernahme von partnerbetriebsmitteln in verbindung mit coredump
US7272693B2 (en) Storage system and back-up method for storage system
US7240152B2 (en) Method of controlling storage device controlling apparatus, and storage device controlling apparatus
DE602005000926T2 (de) Speichersystem und Speicherauszugs-Erstellungsverfahren eines Speichersystems
DE112013006643B4 (de) Speichersystem und steuerungsverfahren für speichersystem
DE102004013113A1 (de) Plattenarraysystem und Fehlerinformations-Steuerungsverfahren
US20070061534A1 (en) Method of controlling storage device controlling apparatus, and storage device controlling apparatus
DE20321583U1 (de) Speichersteuervorrichtung
DE602005001851T2 (de) Speicherplattenanordnungsgerät und Steuerverfahren dafür
US20070174580A1 (en) Scalable storage architecture

Legal Events

Date Code Title Description
8364 No opposition during term of opposition