DE60202926T2 - Multicomputersystem mit konfigurierbaren Schnittstellen für flexible Systemkonfigurationen - Google Patents

Multicomputersystem mit konfigurierbaren Schnittstellen für flexible Systemkonfigurationen Download PDF

Info

Publication number
DE60202926T2
DE60202926T2 DE60202926T DE60202926T DE60202926T2 DE 60202926 T2 DE60202926 T2 DE 60202926T2 DE 60202926 T DE60202926 T DE 60202926T DE 60202926 T DE60202926 T DE 60202926T DE 60202926 T2 DE60202926 T2 DE 60202926T2
Authority
DE
Germany
Prior art keywords
circuit
systems
packet
interface
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60202926T
Other languages
English (en)
Other versions
DE60202926D1 (de
Inventor
Barton J. Sano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of DE60202926D1 publication Critical patent/DE60202926D1/de
Application granted granted Critical
Publication of DE60202926T2 publication Critical patent/DE60202926T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Gebiet der Paketverarbeitung und der Kohärenz.
  • 2. Beschreibung des Standes der Technik
  • Mit der kontinuierlichen Verbreitung von Netzwerken und Netzwerksystemen (z.B. lokale Netzwerke [Local Area Networks (LANs)], großräumige Netzwerke [Wide Area Networks (WANs)], Internet, etc.), und mit dem Erscheinen von Speicheruntersystem-Techniken wie Network Attached Storage (NAS) und Storage Area Network (SAN) ist die Paketverarbeitung für eine Vielzahl von Systemen zu einer immer wichtigeren Funktion geworden. Die Menge der auszuführenden Paketverarbeitung kann aufgrund der erhöhten Menge des Paketverkehrs noch zunehmen, sowie auch aufgrund der technisch ausgefeilteren Paketverarbeitung, die bei jedem Paket versucht wird (z.B. Verarbeitung in tieferen Schichten des Pakets).
  • In der Vergangenheit wurden Paketverarbeitungsschaltungen häufig über (nicht programmierbare) Vorrichtungen mit festgelegten Funktionen implementiert. Mit der Entwicklung von Paket-Schnittstellen, Paketinhalten und Paketstandards wurden die Vorrichtungen mit festgelegten Funktionen neu gestaltet, um mit den Veränderungen Schritt zu halten. In jüngster Zeit wurden Netzwerkverarbeitungseinheiten [Network Processing Units (NPUs)] implementiert, um programmierbare Paketverarbeitungslösungen zur Verfügung zu stellen. Die NPUs stellen jedoch im allgemeinen keine robuste Skalierbarkeit für mehrere NPUs zur Verfügung, und daher kann es nötig sein, die NPUs zu ersetzen, wenn die Verarbeitungsleistung der NPUs nicht mehr ausreicht, um die erwünschte Paketverarbeitung durchzuführen.
  • Das Dokument US 6 195 739 B1 offenbart eine Vielzahl von Verarbeitungselementen, die jeweils eine Zentralrechnereinheit (CPU), Speicher (CMA, CMB), eine Datenbewegungseinrichtung und einen Speichermanager aufweisen. Die CPU eines ersten Verarbeitungselements schreibt die verarbeiteten Daten in einen nachgeordneten Context Speicher (CMB) eines zweiten Verarbeitungselements, während unterdessen die Datenbewegungseinrichtung die Daten von dem CMA zu dem nachgeordneten CMB transparent (für die CPU) überträgt.
  • Das Dokument US 5 963 745 offenbart einen parallelen Arrayprozessor für massiv parallele Anwendungen, die mit Niedrigleistungs-CMOS mit DRAM-Verarbeitung gebildet werden, wobei sich Verarbeitungselemente auf einem einzigen Chip befinden.
  • Erfindungsgemäß wird eine Vorrichtung nach dem unabhängigen Anspruch 1 und eine Netzwerkvorrichtung nach dem unabhängigen Anspruch 13 geschaffen.
  • Weitere vorteilhafte Merkmale der Erfindung sind in den Unteransprüchen definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, die nun kurz beschrieben werden. Es zeigt:
  • 1 ein Blockdiagramm einer Ausführungsform eines Systems.
  • 2 ein Blockdiagramm einer Ausführungsform einer Netzwerkvorrichtung.
  • 3 ein Blockdiagramm einer ersten Ausführungsform einer in 2 gezeigten Leitungskarte.
  • 3a ein Blockdiagramm einer zweiten Ausführungsform einer in 2 gezeigten Leitungskarte.
  • 4 ein Blockdiagramm einer dritten Ausführungsform einer in 2 gezeigten Leitungskarte.
  • 5 ein Blockdiagramm einer Ausführungsform einer in 2 gezeigten Netzwerk-Servicekarte.
  • 6 ein Blockdiagramm einer Ausführungsform einer Speicherkarte.
  • 7 ein Blockdiagramm, das eine Ausführungsform virtueller Kanäle in der integrierten Schaltung der 1 zeigt.
  • 8 ein Blockdiagramm einer Ausführungsform einer in 1 gezeigten Rx-Schaltung.
  • 9 ein Blockdiagramm einer Ausführungsform eines in 8 gezeigten H&R Blocks.
  • 10 einen Automaten, der die Operation einer Ausführungsform des in 1 gezeigten Schalters zeigt.
  • 11 ein Blockdiagramm einer Ausführungsform eines Descriptor-Rings, der von einer Ausführungsform einer in 1 gezeigten Paket-Direkt-Speicherzugriffsschaltung verwendet werden kann.
  • 12 ein Blockdiagramm einer Ausführungsform eines in 11 gezeigten Descriptors.
  • 13 eine Tabelle beispielhafter Transaktions- und beispielhafter kohärenter Befehle.
  • 14 ein Blockdiagramm einer Ausführungsform eines von einer Ausführungsform des Systems verwendeten Adressraums.
  • 15 einen Entscheidungsbaum, der die Operation einer Ausführungsform eines Knotens für eine Lesetransaktion auf der Verbindung (Interconnect) in dem System zeigt.
  • 16 einen Entscheidungsbaum, der die Operation einer Ausführungsform eines Knotens für eine Schreibtransaktion auf der Verbindung in dem System zeigt.
  • 17 ein Diagramm, das die Operation einer Ausführungsform der in 1 gezeigten Speicherbrücke für von der Speicherbrücke erhaltene ferne kohärente Befehle zeigt.
  • 18 eine Tabelle, die beispielhafte Updates einer Ausführungsform eines fernen Leitungsverzeichnisses (Remote Line Directory) zeigt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Systemübersicht
  • 1 zeigt ein Blockdiagramm einer Ausführungsform eines Systems 10. Bei der Ausführungsform der 1 weist das System 10 einen oder mehrere Prozessoren 12A–12N, eine Speichersteuerung (Memory Controller) 14, einen Schalter 18, einen Satz Schnittstellenschaltungen 20A–20C, eine Speicherbrücke 32, eine Paket-DMA-Schaltung 16 und ein L2-Cache 36 auf. Die Speicherbrücke 32 weist ein fernes Leitungsverzeichnis (Remote Line Directory) 34 auf. Das System 10 weist eine Verbindung (Interconnect) 22 auf, mit der die Prozessoren 12A–12N, die Speichersteuerung 14, das L2-Cache 36, die Speicherbrücke 32, die Paket-Direkt-Speicherzugriffs(DMA)-Schaltung 16 und das ferne Leitungsverzeichnis 34 gekoppelt sind. Das System 10 ist über die Speichersteuerung 14 mit dem Speicher 24 verbunden. Die Schnittstellenschaltungen 20A–20C weisen jeweils eine Empfangen(Rx)-Schaltung 26A–26C und eine Übertragen(Tx)-Schaltung 28A–28C auf. Das System 10 ist über jeweilige Schnittstellenschaltungen 20A–20C mit einem Satz von Schnittstellen 30A–30C verbunden. Die Schnittstellenschaltungen 20A–20C sind mit dem Schalter 18 gekoppelt, der des weiteren mit der Speicherbrücke 32 und der Paket-Direkt-Speicherzugriffsschaltung 16 verbunden ist. Ein Konfigurationsregister 38 ist ebenfalls in 1 gezeigt, das eine Knotenzahl (Node #) für das System 10 speichert. Das Konfigurationsregister 38 ist in der Ausführungsform der 1 mit dem L2-Cache 36, der Speichersteuerung 14, der Speicherbrücke 32 und den Schnittstellenschaltungen 20A–20C verbunden. Die Prozessoren 12A–12N können ebenfalls zum Empfang der Knotenzahl von dem Konfigurationsregister 38 gekoppelt sein.
  • Das System 10 kann als Knoten in einem Mehrknoten-Kohärenzsystem konfiguriert werden. Bei einem derartigen Kohärenzsystem kann die Zwischenknotenkohärenz über kohärente Befehle aufrechterhalten werden, die auf einer oder mehreren der Schnittstellen 30A–30C (jeweils über die Schnittstellenschaltungen 20A–20C) an das System 10 und durch das System 10 übertragen werden. Außerdem können auf einer oder mehreren Schnittstellen 30A–30C (über die Schnittstellenschaltungen 20A–20C) Pakete übertragen/empfangen werden. Des weiteren können nicht-kohä rente Befehle (z.B. Kommunikationen mit Eingangs/Ausgangs(E/A)-Schaltungen) auf einer oder mehreren Schnittstellen 30A–30C übertragen/empfangen werden. Somit kann eine Mischung von Paket-, nicht-kohärentem und kohärentem Verkehr auf den Schnittstellen 30A–30C empfangen werden. Insbesondere kann mindestens eine der Schnittstellen 30A–30C eine Mischung aus Paket-, nicht-kohärentem und kohärentem Verkehr tragen.
  • In der hier vorliegenden Verwendung weist eine Speicherbrücke Schaltkreise auf, die so ausgestaltet sind, dass sie innerhalb eines Knotens Zwischenknotenkohärenzfunktionen bearbeiten können. Daher kann die Speicherbrücke 32 eine Quelle/ein Ziel der kohärenten Befehle sein. Im Ansprechen auf wenigstens einige der empfangenen kohärenten Befehle kann die Speicherbrücke 32 entsprechende Transaktionen auf der Verbindung 22 generieren. Im Ansprechen auf wenigstens einige Transaktionen auf der Verbindung 22, die von anderen Einrichtungen erzeugt werden, kann die Speicherbrücke 32 kohärente Befehle erzeugen. Die Speicherbrücke 32 kann bei einer Ausführungsform auch die Übertragung und Verarbeitung nicht-kohärenter Befehle bearbeiten.
  • In der hier vorliegenden Verwendung weist eine Paket-Direkt-Speicherzugriffsschaltung Schaltkreise auf, um Pakete zu und von einem Speicher zu kommunizieren. Die Paket-Direkt-Speicherzugriffsschaltung 16 kann Schreibtransaktionen auf der Verbindung 22 zu der Speichersteuerung 14 erzeugen, um empfangene Pakete in den Speicher 24 zu schreiben, und sie kann Lesetransaktionen auf der Verbindung 22 erzeugen, um Pakete zur Übertragung durch eine der Schnittstellenschaltungen 20A–20C aus dem Speicher 24 auszulesen.
  • Der Schalter 18 kann kohärenten Verkehr und Paketverkehr von den Schnittstellenschaltungen 20A–20C trennen, indem er den kohärenten Verkehr zu der Speicherbrücke 32 routet und den Paketverkehr zu der Paket-Direkt-Speicherzugriffsschaltung 16. Bei einer Ausführungsform kann der Schalter 18 im allgemeinen Quellen und Ziele auswählen, die auf der Basis von Anfragen von den Quellen nach Datenübertragung und Anfragen von den Zielen nach Daten zur Kommunikation gekoppelt werden sollen. Beispielsweise können die Schnittstellenschaltungen 20A–20C (insbesondere die Rx-Schaltungen 26A–26C) kohärente Befehle und Pakete, die auf den Schnittstellen 30A–30C empfangen werden, identifizieren und eine Übertragung auf die Paket-Direkt-Speicherzugriffsschaltung 16 (für Pakete) und die Spei cherbrücke 32 (für kohärente Befehle) fordern. Wenn die Paket-Direkt-Speicherzugriffsschaltung 16 oder die Speicherbrücke 32 die Fähigkeit, Daten des entsprechenden Typs zu empfangen, angezeigt hat, kann der Schalter 18 eine Übertragung zwischen einer anfragenden Rx-Schaltung 26A–26C und der Paket-Direkt-Speicherzugriffsschaltung 16 oder der Speicherbrücke 32 zulassen. Ähnlich kann die Paket-Direkt-Speicherzugriffsschaltung 16 oder die Speicherbrücke 32 eine Übertragung auf eine Schnittstellenschaltung 20A–20C (insbesondere auf eine Tx-Schaltung 28A–28C) anfordern. Wenn die Tx-Schaltung 28A–28C die Fähigkeit, Daten des entsprechenden Typs zu empfangen, angezeigt hat, kann der Schalter 18 eine Übertragung zwischen der anfragenden Paket-Direkt-Speicherzugriffsschaltung 16/Speicherbrücke 32 und der Tx-Schaltung 28A–28C zulassen.
  • Bei einer Ausführungsform können die Schnittstellen 30A–30C einen Satz virtueller Kanäle unterstützen, auf denen kohärente Befehle, nicht-kohärente Befehle und Pakete übertragen werden. Jeder virtuelle Kanal ist so definiert, dass er unabhängig von den anderen virtuellen Kanälen fließt, obwohl die virtuellen Kanäle bestimmte physikalische Ressourcen gemeinsam haben können (z.B. die Schnittstelle 30A–30C, auf der die Befehle fließen). Diese virtuellen Kanäle können auf interne virtuelle Kanäle (vorliegend als virtuelle Schaltkanäle bezeichnet) gemappt werden. Der Schalter 18 kann virtuelle Kanäle erkennen. Das heißt, der Schalter 18 kann eine Verbindung zwischen einer Quelle und einem Ziel ermöglichen, basierend nicht nur auf der Fähigkeit der Quelle, Daten zu übertragen und des Ziels, Daten zu empfangen, sondern auch auf der Fähigkeit der Quelle, Daten auf einem bestimmten virtuellen Schaltkanal zu übertragen und des Ziels, Daten auf diesem virtuellen Schaltkanal zu empfangen. Daher können Anfragen von Quellen das Ziel und den virtuellen Kanal, auf dem Daten übertragen werden sollen, angeben, und Anfragen von Zielen können den virtuellen Kanal angeben, auf dem Daten empfangen werden können. Die virtuellen Schaltkanäle können ein Ziel und einen virtuellen Kanal an diesem Ziel angeben, und können vorliegend als Ziel und virtueller Kanal oder zusammen als virtueller Schaltkanal bezeichnet werden.
  • Außerdem kann bei einigen Ausführungsformen der Schalter 18 Eingänge an ein gegebenes Ziel und einen virtuellen Kanal auf einer Paketgrenze zusammenführen. Das heißt, wenn zwei Quellen anfragen, um Paketdaten an dasselbe Ziel und denselben virtuellen Kanal zu übertragen, und eine der Quellen für dieses Ziel und diesen virtuellen Kanal zugelassen worden ist, hemmt der Schalter die Zulassung der anderen Quelle für dieses Ziel und diesen virtuellen Kanal, bis die aktuelle Quelle eine Paketgrenze erreicht hat. Eine ähnliche Grenzbedingung kann für kohärente Befehle verwendet werden, wenn mehr als eine Übertragung durch den Schalter 18 verwendet wird, um kohärente Befehle zu übertragen.
  • Jede Schnittstelle 30A–30C, die für kohärente Kommunikationen verwendet wird, ist so definiert, dass sie kohärente Befehle übertragen und empfangen kann. Insbesondere können bei der Ausführungsform der 1 die Schnittstellen 30A–30C so definiert sein, dass sie kohärente Befehle von anderen Knoten an das und von dem System 10 übertragen/empfangen. Außerdem können andere Arten von Befehlen unterstützt werden. Bei einer Ausführungsform kann jede Schnittstelle 30A–30C, die verwendet wird, um kohärente Befehle zu unterstützen, eine HyperTransportTM(HT)-Schnittstelle sein, einschließlich einer Erweiterung der HT-Schnittstelle, zum Aufweisen kohärenter Befehle (HTcc). Des weiteren kann bei einigen Ausführungsformen eine Erweiterung auf die HyperTransport-Schnittstelle zur Unterstützung von Paketdaten (Paket über HyperTransport; Packet over HyperTransport, oder PoHT) unterstützt werden. In der hier vorliegenden Verwendung umfassen kohärente Befehle alle Kommunikationen zwischen Konten, die verwendet werden, um Kohärenz zwischen Konten beizubehalten. Die Befehle können Lese- oder Schreiben-Anfragen enthalten, die durch einen Knoten initiiert werden, um einen Cache-Block, der einem anderen Knoten angehört, zu holen oder upzudaten, Probes, um Cache-Kopien von Cache-Blöcken in fernen Knoten ungültig zu machen (und ggf. eine modifizierte Kopie des Cache-Blocks an den Heimatknoten zurückzusenden), Antworten auf Probe-Befehle, Füllbefehle, die Daten übertragen, etc. Ein nicht-kohärenter Befehl ist eine Kommunikation zwischen Vorrichtungen, die nicht zwingend kohärent auftritt. Beispielsweise können Standard-HT-Befehle nicht-kohärente Befehle sein.
  • Eine gegebene HT-Schnittstelle kann somit eine Mischung aus kohärentem, nicht-kohärentem und Paket-Verkehr unterstützen. Der auf einer gegebenen HT-Schnittstelle von einer der Schnittstellenschaltungen 20A–20C empfangene Verkehr kann geroutet werden: (i) zu der Paket-Direkt-Speicherzugriffsschaltung 16 (für einen PoHT-Befehl); (ii) zu der Speicherbrücke 32 (für einen kohärenten Befehl oder nicht-kohärenten Befehl, der in dem System 10 verarbeitet werden soll); oder (iii) zu einer anderen Schnittstellenschaltung 20A–20C (für jede Art von Befehl, der nicht auf das System 10 gerichtet ist). Die virtuellen Kanäle auf den HT-Schnittstellen können sowohl die virtuellen Standard-HT-Kanäle als auch einige zusätzliche virtu elle Kanäle aufweisen, die für die HTcc- und/oder PoHT-Erweiterungen definiert sind. Die virtuellen HTcc-Kanäle sind in 13 gezeigt, und die PoHT-Erweiterungen können eine Reihe von virtuellen Paketkanälen (z.B. bei einer Ausführungsform 16 virtuelle Kanäle) aufweisen.
  • Bei einigen Ausführungsformen ist es möglich, dass eine oder mehrere Schnittstellenschaltung(en) 20A–20C nicht für Kohärenzbearbeitung verwendet werden und als Paketschnittstellen definiert sind. Die entsprechenden Schnittstellen 30A–30C können HT-Schnittstellen sein, die eine PoHT-Erweiterung verwenden. Alternativ können solche Schnittstellen 30A–30C System Packet Interfaces (SPI) gemäß einem vom Optical Internetworking Forum festgesetzten Level der SPI-Spezifikation sein (z.B. Level 3, Level 4 oder Level 5). Bei einer bestimmten Ausführungsform können die Schnittstellen SPI-4 Phase 2 Schnittstellen sein. Bei der gezeigten Ausführungsform kann jede Schnittstellenschaltung 20A–20C so konfigurierbar sein, dass sie entweder auf der SPI-4-Schnittstelle oder der HT-Schnittstelle kommuniziert. Jede Schnittstellenschaltung 20A–20C kann individuell programmierbar sein, was verschiedene Kombinationen der HT- und SPI-4-Schnittstellen als Schnittstellen 30A–30C möglich macht. Die Programmierung kann auf jede beliebige Art und Weise durchgeführt werden (z.B. Abasten bestimmter Signale während des Zurücksetzens, Verschieben von Werten in Konfigurationsregister (nicht gezeigt) während des Zurücksetzens, Programmieren der Schnittstellen mit Konfigurationsraumbefehlen nach dem Zurücksetzen, Pins, die extern nach oben oder nach unten gezogen werden, um die gewünschte Programmierung anzuzeigen, etc.). Andere Ausführungsformen können jede Schnittstelle verwenden, die Paketdaten tragen kann (z.B. Media Independent Interface (MII) oder Gigabit MII(GMII)-Schnittstellen, X.25, Frame Relay, Asynchronous Transfer Mode (ATM), etc.). Die Paketschnittstellen können Paketdaten direkt unterstützen (z.B. Übertragen der Paketdaten mit verschiedenen Steuerungsinformationen, die den Beginn des Pakets, das Ende des Pakets, etc. anzeigen) oder indirekt (z.B. Übertragen der Paketdaten als Ladung eines Befehls, z.B. PoHT). Die SPI-4-Schnittstelle kann 16 virtuelle Hardware-Kanäle definieren, die zu 256 virtuellen Software-Kanälen erweitert werden können.
  • Eine Übersicht über eine Ausführungsform des Zwischenknoten-Kohärenzmechanismus wird als nächstes gegeben. Zusätzliche Einzelheiten hinsichtlich des Zwischenknoten-Kohärenzmechanismus (für eine Ausführungsform) werden weiter unten zur Verfügung gestellt (z.B. unter Bezug auf 13–18).
  • Das System 10 kann für Transaktionen auf der Verbindung 22 Zwischenknoten-Kohärenz unterstützen. Außerdem kann das System 10 bei anderen Knoten Zwischenknoten-Kohärenz unterstützen (z.B. bei einer Ausführungsform eine CCNUMA-Kohärenz). Beispielsweise kann bei einer Ausführungsform, wenn eine Transaktion auf der Verbindung 22 (z.B. eine Transaktion, die von den Prozessoren 12A–12N initiiert wird) auf einen von dem System 10 entfernten Cache-Block zugreift (d.h., der Cache-Block ist Teil des an einen anderen Knoten gekoppelten Speichers), und das System 10 keinen ausreichenden Besitz zur Durchführung der Transaktion hat, die Speicherbrücke 32 einen oder mehrere kohärente Befehle an die anderen Knoten ausgeben, um den Besitz (und in einigen Fällen eine Kopie des Cache-Blocks) zu erhalten. Ähnlich kann, wenn die Transaktion auf einen lokalen Cache-Block zugreift, aber ein oder mehrere andere Knoten eine Kopie des Cache-Blocks haben, die Speicherbrücke 32 an die anderen Knoten kohärente Befehle ausgeben. Des weiteren kann die Speicherbrücke 32 kohärente Befehle von anderen Knoten empfangen und Transaktionen auf der Verbindung 22 durchführen, um die kohärenten Befehle zu bewirken.
  • Bei einer Ausführungsform kann ein Knoten wie das System 10 mit einem Speicher (z.B. dem Speicher 24) gekoppelt sein. Der Knoten kann, in anderen Knoten, für das Verfolgen des Zustands jedes Cache-Blocks des Speichers in diesem Knoten verantwortlich sein. Ein Knoten wird für Cache-Blöcke des Speichers, der diesem Knoten zugewiesen ist, als „Heimatknoten" bezeichnet. Ein Knoten wird als ein „ferner Knoten" für einen Cache-Block bezeichnet, wenn der Knoten für diesen Cache-Block nicht der Heimatknoten ist. Ähnlich wird ein Cache-Block als lokaler Cache-Block in dem Heimatknoten für diesen Cache-Block und als ferner Cache-Block in anderen Knoten bezeichnet.
  • Im allgemeinen kann ein ferner Knoten den Kohärenzvorgang durch Anfordern einer Kopie eines Cache-Blocks von dem Heimatknoten dieses Cache-Blocks unter Verwendung eines kohärenten Befehls starten. Die Speicherbrücke 32 in dem fernen Knoten kann beispielsweise eine Transaktion auf der Verbindung 22 ermitteln, die auf den Cache-Block zugreift, und kann ermitteln, dass der ferne Knoten keinen ausreichenden Besitz für den Cache-Block aufweist, um die Transaktion zu vollenden (z.B. kann er überhaupt keine Kopie des Cache-Blocks besitzen, oder nur eine gemeinsam verwendete Kopie, und den ausschließlichen Besitz benötigen, um die Transaktion zu vollenden). Die Speicherbrücke 32 in dem fernen Knoten kann den kohärenten Befehl erzeugen und an den Heimatknoten übertragen, um die Kopie oder ausreichenden Besitz zu erhalten. Die Speicherbrücke 32 in dem Heimatknoten kann feststellen, ob in anderen Knoten Zustandsänderungen durchgeführt werden müssen, um dem fernen Knoten den geforderten Besitz zu gewähren, und kann kohärente Befehle (z.B. Probe-Befehle) übertragen, um die Zustandsänderungen zu bewirken. Die Speicherbrücke 32 in jedem Knoten, die die Probe-Befehle empfängt, kann die Zustandsänderungen bewirken und auf die Probe-Befehle antworten. Sobald die Antworten empfangen worden sind, kann die Speicherbrücke 32 in dem Heimatknoten dem fernen Knoten antworten (z.B. mit einem Füllbefehl, der den Cache-Block enthält).
  • Das ferne Leitungsverzeichnis 34 kann in dem Heimatknoten verwendet werden, um den Zustand der lokalen Cache-Blöcke in den fernen Knoten zu verfolgen. Das ferne Leitungsverzeichnis 34 wird jedes Mal upgedatet, wenn ein Cache-Block an einen fernen Knoten übertragen wird, der ferne Knoten den Cache-Block an den Heimatknoten zurücksendet, oder der Cache-Block über Probes ungültig gemacht wird. In der vorliegenden Verwendung bezieht sich der „Zustand" eines Cache-Blocks in einem gegebenen Knoten auf die Anzeige des Besitzes, den der gegebene Knoten für den Cache-Block gemäß des von den Knoten implementierten Kohärenzprotokolls aufweist. Bestimmte Stufen des Besitzes können keinen Zugriff, Nur-Lese-Zugriff, oder Lesen-Schreiben-Zugriff auf den Cache-Block erlauben. Beispielsweise werden bei einer Ausführungsform die modifizierten, gemeinsamen und ungültigen Zustände in dem Zwischenknoten-Kohärenzprotokoll unterstützt. Im modifizierten Zustand kann der Knoten den Cache-Block auslesen und in ihn schreiben, und der Knoten ist für das Zurücksenden des Blocks an den Heimatknoten verantwortlich, wenn er von dem Knoten entfernt wird. Im gemeinsamen Zustand kann der Knoten den Cache-Block auslesen, aber nicht in den Cache-Block schreiben, ohne an den Heimatknoten einen kohärenten Befehl zu übermitteln, um für den Cache-Block einen modifizierten Zustand zu erhalten. Im ungültigen Zustand kann der Knoten weder aus dem Cache-Block auslesen noch in ihn schreiben (d.h. der Knoten hat keine gültige Kopie des Cache-Blocks). Andere Ausführungsformen können andere Kohärenzprotokolle verwenden (z.B. das MESI-Protokoll, das den modifizierten, gemeinsamen und ungültigen Zustand und einen exklusiven Zustand enthält, in dem der Cache-Block noch nicht upgedatet ist, aber der Knoten aus dem Cache-Block auslesen und in ihn schreiben kann, oder das MOESI-Protokoll, das den modifizier ten, exklusiven, gemeinsamen und ungültigen Zustand und einen Besitz-Zustand enthält, der anzeigt, dass es gemeinsame Kopien des Blocks geben kann, aber die Kopie in dem Hauptspeicher uninteressant ist). Bei einer Ausführungsform können Einrichtungen innerhalb des Knotens das MESI-Protokoll für Intraknoten-Kohärenz implementieren. Somit kann der Knoten so betrachtet werden, dass er einen Zustand in der Zwischenknoten-Kohärenz aufweist, und die einzelnen Einrichtungen können einen Zustand in der Intraknoten-Kohärenz aufweisen (in Übereinstimmung mit dem Zwischenknoten-Kohärenzzustand für den Knoten, der die Einrichtung enthält).
  • Allgemein ausgedrückt kann ein Knoten eine oder mehrere kohärente Einrichtungen (in 1 durch die gestrichelte Umrahmung 40 gezeigt) aufweisen. Bei der Ausführungsform der 1 sind die Prozessoren 12A–12N, der L2-Cache 36 und die Speichersteuerung 14 Beispiele kohärenter Einrichtungen 40. Ebenso kann die Speicherbrücke 32 eine kohärente Einrichtung sein (als Proxy für weitere Knoten, basierend auf dem Zustand in dem fernen Leitungsverzeichnis 34). Andere Ausführungsformen können jedoch auch andere kohärente Einrichtungen aufweisen, z.B. eine Brücke zu einer oder mehreren E/A-Schnittstellenschaltungen, oder die E/A-Schnittstellenschaltungen selbst. Im allgemeinen weist eine Einrichtung jede Schaltung auf, die an Transaktionen auf einer Verbindung teilnimmt. Eine kohärente Einrichtung ist eine Einrichtung, die die Fähigkeit besitzt, kohärente Transaktionen auszuführen und/oder im Hinblick auf Transaktionen auf kohärente Art und Weise zu operieren. Eine Transaktion ist eine Kommunikation auf einer Verbindung. Die Transaktion wird durch eine Einrichtung auf der Verbindung ausgelöst und kann eine oder mehrere Einrichtungen als Ziel der Transaktion haben. Lesetransaktionen spezifizieren eine Datenübertragung von einem Ziel zur Quelle, während Schreibtransaktionen eine Datenübertragung von der Quelle zum Ziel spezifizieren. Bei einigen Ausführungsformen können auch andere Transaktionen verwendet werden, um ohne Datenübertragung zwischen Einrichtungen zu kommunizieren.
  • Bei einer Ausführungsform kann das ferne Leitungsverzeichnis 34 so konfiguriert sein, dass es eine Teilmenge des lokalen Speicherraums, der kohärent mit anderen Knoten gemeinsam verwendet werden kann, verfolgt. Das heißt, das ferne Leitungsverzeichnis 34 kann so konfiguriert sein, dass es bis zu einer maximalen Anzahl von Cache-Blöcken verfolgt, wobei die maximale Anzahl geringer ist als die Gesamtzahl der Cache-Blöcke, die kohärent gemeinsam verwendet werden können. Bei einer anderen Ausführungsform kann die maximale Anzahl geringer sein als die Gesamtzahl ferner Cache-Einträge. Das ferne Leitungsverzeichnis kann jede beliebige Struktur aufweisen (z.B. cache-ähnliche Strukturen wie direkt gemappt, voll-assoziativ, mengen-assoziativ, etc.). Bei einer Ausführungsform kann das ferne Leitungsverzeichnis 34 16k-Einträge, die in einer 8-fach satzassoziativen Struktur angeordnet sind, sein. Wenn auf einen Cache-Block von einem fernen Knoten zugegriffen wird und das ferne Leitungsverzeichnis 34 in dem Heimatknoten ein Fehlen für den Cache-Block ermittelt, wird ein Eintrag zugeteilt, um den Cache-Block zu verfolgen. Wenn der zugeteilte Eintrag aktuell zur Verfolgung eines zweiten Cache-Blocks zugeteilt ist, kann die Speicherbrücke 32 in dem Heimatknoten Probes erzeugen, um den zweiten Cache-Block von den anderen Knoten zu entfernen (und gegebenenfalls modifizierte Daten in den Heimatknoten zurückschreiben).
  • Bei einer Implementierung ist das L2-Cache 36 in einem fernen Knoten so ausgestaltet, dass es den Knotenzustand für modifizierte ferne Cache-Blöcke beibehält. Wenn das L2-Cache 36 einen modifizierten fernen Cache-Block entfernt, kann das L2-Cache 36 den fernen Block dazu veranlassen, von dem Knoten als ganzes entfernt zu werden (z.B. durch Verwendung eines unten beschriebenen WrFlush Befehls).
  • Es ist festzuhalten, dass bei einigen Ausführungsformen ein kohärenter Befehl von einer Schnittstellenschaltung 20A–20C empfangen werden kann, der durch das System 10 zu einem anderen Knoten hindurchgeht und in dem System 10 nicht verarbeitet zu werden braucht. Die Schnittstellen-Schaltungen 20A–20C können so ausgestaltet sein, dass sie solche Befehle erkennen und (über den Schalter 18 durch eine andere Schnittstellen-Schaltung 20A–20C) zurücksenden, ohne die Speicherbrücke 32 zu involvieren.
  • Eine Übersicht über den Paketverarbeitungsmechanismus einer Ausführungsform des Systems 10 wird als nächstes gegeben. Zusätzliche Einzelheiten einer Ausführungsform sind unten unter Bezug auf 7–12 angegeben.
  • Das System 10 kann eine flexible Struktur für die Verarbeitung von Paketen und für das Routen von Paketen ohne Verarbeitung durch die Prozessoren 12A–12N bereitstellen. Bei einer Ausführungsform können die Rx-Schaltungen 26A–26C so programmierbar sein, dass sie aufgrund eines oder mehrerer Paketattribute Ziele für Pakete auswählen. Beispielsweise können Pakete auf den Schnittstellen 30A–30C in einem virtuellen Kanal auf dieser Schnittstelle übertragen werden. Der virtuelle Kanal kann ein Paketattribut darstellen, das zur Auswahl eines Ziels verwendet wird. Außerdem können die Rx-Schaltungen 26A–26C so programmierbar sein, dass sie ein oder mehrere Paketfelder auswählen, die dazu verwendet werden, ein Ziel zu bestimmen. Für Pakete, die durch Software generiert werden, kann die Software ein Ziel für das Paket auswählen (z.B. durch Auswählen einer Ausgangsschlange in der Paket-Direkt-Speicherzugriffsschaltung 16, die auf eine gegebene Tx-Schaltung 28A–28C und auf einen virtuellen Kanal auf der entsprechenden Schnittstelle gemappt wird).
  • Zwei oder mehrere Instantiationen des Systems 10 können zusammengekoppelt werden, um Paketverarbeitungssysteme zu bilden, in denen Pakete zwischen den Systemen und zwischen Paketschaltungen geroutet werden. Wenn die Rx-Schaltung 26A–26C ein Paket empfängt und bestimmt, dass das Ziel für das Paket eine Tx-Schaltung 28A–28C ist (zur Übertragung auf ein anderes System 10 oder anderswohin), kann die Rx-Schaltung 26A–26C das Paket durch den Schalter 18 zu der Tx-Schaltung 28A–28C übertragen. Das Paket wird nicht zu einem Speicher übertragen, noch von den Prozessoren 12A–12N bearbeitet. Daher können die Speicher-Bandbreite, die Speicherung und die Prozessorzeit dazu verwendet werden, Pakete zu verarbeiten, die nicht automatisch von einer Quelle zu einem Ziel geroutet werden. Bei Paketverarbeitungssystemen, die mehrere Systeme 10 aufweisen, kann ein Paket von einer Rx-Schaltung 26A–26C zu einer Tx-Schaltung 28A–28C geroutet werden, die an eine Schnittstelle zu dem anderen System 10 gekoppelt ist, und die Rx-Schaltung 28A–28C in dem anderen System 10, das mit dieser Schnittstelle gekoppelt ist, kann bestimmen, dass das Ziel des Pakets die Paket-Direkt-Speicherzugriffsschaltung 16 in dem anderen System 10 ist. Alternativ kann ein Paket durch eine oder mehrere Rx- und Tx-Schaltungen 26A–26C und 28A–28C von einer Paketquellenvorrichtung zu einer Paketzielvorrichtung geroutet werden, ohne jegliches Verarbeiten durch die Prozessoren 12A–12N in den Systemen 10.
  • Die Rx-Schaltungen 26A–26C können festlegen, dass empfangene Pakete (durch die Paket-Direkt-Speicherzugriffsschaltung 16) zur Verarbeitung in dem System 10 in dem Speicher 24 zu speichern sind. Bei einer Ausführungsform kann die Paket-Direkt-Speicherzugriffsschaltung 16 einen Satz von Eingangsschlangen (die virtuellen Kanäle in der Paket-Direkt-Speicherzugriffsschaltung 16) aufweisen, auf die ein Paket durch die Rx-Schaltungen 26A–26C gemappt werden kann. Der Schal ter 18 kann die Pakete zu der Paket-Direkt-Speicherzugriffsschaltung 16 zum Speichern in der identifizierten Eingangsschlange routen. Auf ähnliche Weise kann Software Pakete generieren und sie in Ausgangsschlangen der Paket-Direkt-Speicherzugriffsschaltung 16 speichern. Die Ausgangsschlangen können auf eine Tx-Schaltung 28A–28C (und einen virtuellen Ausgangskanal in der Tx-Schaltung 28A–28C) gemappt werden, und der Schalter 18 kann Pakete von der Paket-Direkt-Speicherzugriffsschaltung 16 zu der Tx-Schaltung 28A–28C routen.
  • Bei einer Ausführungsform können die Eingangsschlangen und die Ausgangsschlangen der Paket-Direkt-Speicherzugriffsschaltung 16 logische Schlangen sein. Das heißt, die Schlangen können tatsächlich in dem Speicher 24 implementiert sein. Die Paket-Direkt-Speicherzugriffsschaltung 16 kann Puffer aufweisen, um die Paketdaten, die zu und von dem Speicher 24 übertragen werden, zu puffern. Die Schlangen können beliebig implementiert werden. Bei einer bestimmten Ausführungsform ist jede Schlange als Descriptor-Ring (oder -Kette) implementiert, die Speicherpuffer identifiziert, um Paketdaten entsprechend einer gegebenen Eingangsschlange zu speichern. Bei anderen Ausführungsformen können die Schlangen in jeder gewünschten Art und Weise implementiert werden (z.B. Linklisten, benachbarte Speicherstellen für Speicher-Puffer, etc.). Die Paket-Direkt-Speicherzugriffsschaltung 16 kann auch so konfiguriert sein, dass sie Descriptoren aus dem Speicher 24 ausliest bzw. in den Speicher 24 schreibt.
  • Pakete, die durch die Paket-Direkt-Speicherzugriffsschaltung 16 in einem Speicher gespeichert werden, können durch Software verarbeitet werden, die von den Prozessoren 12A–12N ausgeführt wird (oder Software, die auf einem Prozessor in einem fernen Knoten ausgeführt wird, unter Verwendung von Zwischenknoten-Kohärenz, um kohärent auf die Pakete zuzugreifen). Die Software kann festlegen, dass ein gegebenes Paket in dem System 10 beendet wird. Alternativ können die Prozessoren 12A–12N festlegen, dass das Paket auf eine der Schnittstellen 30A–20C zurück zu übertragen ist, und können das Paket für die Übertragung durch die Paket-Direkt-Speicherzugriffsschaltung 16 vorbereiten. Das Paket kann durch Software modifiziert worden sein, oder es kann unmodifiziert sein. Außerdem kann die Software Pakete generieren, die zu übertragen sind. In jedem dieser Fälle kann die Software die Paket-Direkt-Speicherzugriffsschaltung 16 über das Paket und seine Position in dem Speicher 24 informieren, so dass die Paket-Direkt-Speicherzugriffsschaltung 16 das Paket aus dem Speicher 24 zur Übertragung auf die Schnittstellen-Schaltung 20A–20C auslesen kann, die mit der Schnittstelle 30A–30C, auf der das Paket zu übertragen ist, gekoppelt ist. Bei einer Ausführungsform kann die Software die Paket-Direkt-Speicherzugriffsschaltung 16 über das Paket durch Speichern des Pakets in einem oder mehreren Speicherpuffern informieren, die durch Descriptoren in dem Descriptor-Ring, der eine Ausgangsschlange bildet, angezeigt werden, und durch Updaten des Descriptors so, dass er anzeigt, dass die Paket-Direkt-Speicherzugriffsschaltung 16 den Descriptor besitzt.
  • In der hier vorliegenden Verwendung kann „Paket" jede Kommunikation zwischen einer Quelle und einem Ziel umfassen, die eine oder mehrere Header aufweist, die die Quelle und das Ziel eines Pakets an verschiedenen Levels innerhalb der Quelle und des Ziels definieren, und die eine Datenladung aufweisen können. „Paketdaten" können alle Daten umfassen, die Teil eines Pakets sind, oder können sich auf mehrere Pakete beziehen.
  • In der hier vorliegenden Verwendung weist eine Schnittstellen-Schaltung jede Schaltung auf, die dazu konfiguriert ist, auf einer Schnittstelle gemäß dem für die Schnittstelle definierten Protokoll zu kommunizieren. Die Schnittstellen-Schaltung kann Empfangsschaltungen aufweisen, die so konfiguriert sind, dass sie Kommunikationen auf der Schnittstelle empfangen und die empfangenen Kommunikationen zu anderen Schaltungen innerhalb des Systems, das die Schnittstellen-Schaltung enthält, weiterleiten. Die Schnittstellen-Schaltung kann auch Übertragungsschaltungen aufweisen, die so konfiguriert sind, dass sie Kommunikationen von den anderen Schaltungen innerhalb des Systems empfangen und die Kommunikationen auf die Schnittstelle weiterleiten.
  • Die Prozessoren 12A–12N können für jede beliebige Befehlssatzarchitektur ausgestaltet sein, und können Programme ausführen, die für diese Befehlssatzarchitektur geschrieben sind. Beispielhafte Befehlssatzarchitekturen können die MIPS-Befehlssatzarchitektur (einschließlich der MIPS-3D und MIPS-MDMX anwendungsspezifischen Erweiterungen), die von Intel Corp. entwickelten IA-32- oder IA-64-Befehlssatzarchitekturen, die PowerPC-Befehlssatzarchitektur, die Alpha-Befehlssatzarchitektur, die ARM-Befehlssatzarchitektur, oder jede weitere Befehlssatzarchitektur umfassen. Das System 10 kann eine beliebige Anzahl von Prozessoren aufweisen (z.B. nur einen Prozessor, zwei Prozessoren, vier Prozessoren, etc.).
  • Das L2-Cache 36 kann ein beliebiger Typ von Cache-Speicher mit beliebiger Kapazität sein, der einen beliebigen Aufbau verwendet (z.B. mengen-assoziativ, direkt gemappt, voll-assoziativ, etc.). Bei einer Ausführungsform kann das L2-Cache 36 ein 8-fach satzassoziatives 1 MB Cache sein. Das L2-Cache 36 wird vorliegend als L2 bezeichnet, weil die Prozessoren 12A–12N interne (L1) Caches aufweisen können. Bei anderen Ausführungsformen kann das L2-Cache 36 ein L1-Cache, ein L3-Cache oder nach Bedarf jeder andere Level sein.
  • Die Speichersteuerung 14 ist so konfiguriert, dass sie auf den Speicher 24 im Ansprechen auf Lese- und Schreibtransaktionen, die auf der Verbindung 22 empfangen werden, zugreift. Die Speichersteuerung 14 kann ein Treffer-Signal von dem L2-Cache empfangen, und wenn in dem L2-Cache ein Treffer für eine gegebene Lese-/Schreibtransaktion festgestellt wird, kann es sein, dass die Speichersteuerung 14 nicht auf diese Transaktion antwortet. Die Speichersteuerung 14 kann so ausgestaltet sein, dass sie auf jede einer Vielzahl von Speicherarten zugreift. Beispielsweise kann die Speichersteuerung 14 für ein Synchronous Dynamic Random Access Memory (SRAM) und insbesondere für ein Double Data Rate (DDR) SDRAM ausgestaltet sein. Alternativ kann die Speichersteuerung 14 für ein DRAM, ein DDR Synchronous Graphics RAM (SGRAM), ein DDR Fast Cycle RAM (FCRAM), ein DDR-II SDRAM, ein Rambus DRAM (RDRAM), ein SRAM, oder für jede andere geeignete Speichervorrichtung oder für Kombinationen der vorgenannten Speichervorrichtungen ausgestaltet sein.
  • Die Verbindung 22 kann eine beliebige Art von Kommunikationsmittel zwischen den mit der Verbindung gekoppelten Vorrichtungen sein. Beispielsweise kann die Verbindung 22 bei verschiedenen Ausführungsformen gemeinsame Busse, Crossbar-Verbindungen, Punkt-zu-Punkt-Verbindungen in einem Ring, Stern oder einer beliebigen anderen Topologie, Maschen, Würfel, etc. aufweisen. Die Verbindung 22 kann bei einigen Ausführungsformen auch einen Speicher aufweisen. Bei einer bestimmten Ausführungsform kann die Verbindung 22 einen Bus aufweisen. Der Bus kann bei einer Ausführungsform ein geteilter Transaktionsbus sein (d.h. mit getrennten Adress- und Datenphasen). Die Datenphasen verschiedener Transaktionen auf dem Bus können ungeordnet mit den Adressphasen stattfinden. Der Bus kann auch Kohärenz unterstützen und kann daher eine Antwortphase aufweisen, um Kohärenzantwortinformationen zu übertragen. Der Bus kann bei einer Ausführungsform ein verteiltes Arbitrationsschema verwenden. Bei einer Ausführungsform kann der Bus über eine Leitung geleitet werden. Der Bus kann jede geeignete Signalgebungstechnik verwenden. Beispielsweise kann bei einer Ausführungsform Differential-Signalgebung für Hochgeschwindigkeits-Signalübertragung verwendet werden. Andere Ausführungsformen können beliebige andere Signalgebungstechniken verwenden (z.B. TTL, CMOS, GTL, HSTL, etc.). Andere Ausführungsformen können nicht-geteilte Transaktionsbusse aufweisen, die mit einer einzigen Arbitration für Adresse und Daten versehen sind, und/oder einen geteilten Transaktionsbus, in dem der Datenbus nicht explizit mit Arbitration versehen ist. Es kann, je nach Design-Wahl, entweder ein zentrales Arbitrationsschema oder ein verteiltes Arbitrationsschema verwendet werden. Außerdem kann der Bus nach Bedarf kein Pipeline-Bus sein.
  • Verschiedene Ausführungsformen des Systems 10 können zusätzliche Schaltungen aufweisen, die nicht in 1 gezeigt sind. Beispielsweise kann das System 10 verschiedene E/A-Vorrichtungen und/oder -Schnittstellen aufweisen. Eine beispielhafte E/A-Vorrichtung kann eine oder mehrere PCI-Schnittstellen aufweisen, eine oder mehrere serielle Schnittstellen, Personal Computer Memory Card International Association(PCMCIA)-Schnittstellen, etc. Derartige Schnittstellen können direkt mit der Verbindung 22 gekoppelt sein, oder sie können durch eine oder mehrere E/A-Brückenschaltungen gekoppelt sein.
  • Bei einer Ausführungsform kann das System 10 (und insbesondere die Prozessoren 12A–12N, die Speichersteuerung 14, das L2-Cache 36, die Schnittstellen-Schaltungen 20A–20C, die Speicherbrücke 32 einschließlich des fernen Leitungsverzeichnisses 34, die Paket-Direkt-Speicherzugriffsschaltung 16, der Schalter 18, das Konfigurationsregister 38 und die Verbindung 22) in einer einzigen integrierten Schaltung als ein System auf einer Chip-Konfiguration integriert sein. Die oben erwähnte zusätzliche Schaltung kann ebenfalls integriert sein. Alternativ können andere Ausführungsformen eine oder mehrere Vorrichtungen als separate integrierte Schaltungen implementieren. Bei einer anderen Konfiguration kann auch der Speicher 24 integriert sein. Alternativ können einer oder mehrere der Bestandteile als separate integrierte Schaltungen implementiert werden, oder alle Bestandteile können nach Bedarf separate integrierte Schaltungen sein. Jede Ebene der Integration kann verwendet werden.
  • Es wird angemerkt, dass, obwohl in 1 drei Schnittstellen-Schaltungen 20A–20C gezeigt sind, bei verschiedenen Ausführungsformen eine oder mehrere Schnittstellen-Schaltungen implementiert werden können. Es wird des weiteren angemerkt, dass, obwohl der Cache-Block als die Körnung bezeichnet werden kann, auf der Kohärenz beibehalten wird, andere Ausführungsformen andere Körnungen verwenden können, deren Größe größer oder kleiner als ein Cache-Block ist. Bei solchen Ausführungsformen kann ein „Kohärenz-Block" genau so behandelt werden wie ein „Cache-Block oder ein „Block", wenn die obengenannte Kohärenz diskutiert wird. Im allgemeinen kann ein „Kohärenz-Block" einen Satz benachbarter Bytes (im Speicher) aufweisen, die zu Kohärenzzwecken als Einheit behandelt werden. Bei verschiedenen Ausführungsformen kann ein Kohärenz-Block je nach Wunsch einen Teil eines Cache-Blocks, einen einzigen Cache-Block oder mehrere Cache-Blocks aufweisen.
  • Verwendung des Systems in Netzwerkvorrichtungen und Speichervorrichtungen
  • Eine oder mehrere Instantiationen des Systems 10 können verwendet werden, um verschiedene Netzwerkvorrichtungen und/oder Speichervorrichtungen auszubilden. Die in den Systemen 10 enthaltenen Prozessoren 12A–12N können Programmierbarkeit für die Netzwerk-/Speichervorrichtungen bereitstellen, und somit können die Netzwerk-/Speichervorrichtungen während der Entwicklung an Veränderungen in den Paket-/Speicherprotokollen, Standards, etc. angepasst werden (z.B. durch Ändern der Software in den Vorrichtungen). Bei einigen Implementierungen können die Zwischenknoten-Kohärenz-Merkmale des Systems 10 verwendet werden, um Skalierbarkeit für mehrere Systeme 10 bereitzustellen. Kohärenz kann beispielsweise verwendet werden, um Softwarezugriff zu jedem beliebigen Speicherplatz (der an ein beliebiges System 10 gekoppelt ist) in derselben Weise wie zu den lokalen Speicherplätzen (die mit demselben System 10 als Initiator des Zugriffs gekoppelt sind) zu ermöglichen. Die Kohärenz-Hardware kann die Übertragung der fernen Daten an den Initiator durchführen. Bei anderen Implementierungen können die Paketmerkmale des Systems 10 (z.B. das Routen von Paketen von einer Rx-Schaltung 26A–26C zu einer Tx-Schaltung 28A–28C) die Skalierbarkeit durch Übertragen eines Pakets an ein anderes System 10 ohne Verarbeitung in dem System 10 bereitstellen (und es so ermöglichen, dass Pakete in den Systemen 10 verteilt werden, ohne dass die Prozessoren 12A–12N hinsichtlich der Paketverteilung intervenieren). Bei anderen Implementierungen kann eine Kombination der vorgenannten Mechanismen verwendet werden, um Skalierbarkeit bereitzustellen.
  • 2 zeigt ein Blockdiagramm einer Ausführungsform einer Netzwerkvorrichtung 300. Bei der Ausführungsform der 2 weist die Netzwerkvorrichtung 300 eine Vielzahl von Leitungskarten 302A–302E, eine Netzwerk-Servicekarte 304 und einen Switch Fabric 306 auf. Jede Leitungskarte 302A–302E ist mit einer Vielzahl von Netzwerk-Ports und mit dem Switch Fabric 306 gekoppelt. Die Netzwerk-Servicekarte 304 ist ebenfalls mit dem Switch Fabric gekoppelt.
  • Im allgemeinen sind die Leitungskarten 302A–302E so gekoppelt, dass sie Pakete auf den Netzwerk-Ports empfangen und weiterleiten. Die Leitungskarten 302A–302E können empfangene Pakete verarbeiten, um festzustellen, ob die Pakete z.B. auf einem anderen Netzwerk-Port zu übertragen sind, oder ob auf sie auf dem empfangenen Netzwerk-Port anzusprechen ist. Wenn ein gegebenen Paket auf einem Netzwerk-Port zu übertragen ist, der mit einer anderen Leitungskarte gekoppelt ist, kann die Leitungskarte 302A–302E das Paket durch den Switch Fabric 306 zu dieser anderen Leitungskarte übertragen. Die Leitungskarten 302A–302E können so konfiguriert sein, dass sie eine gewisse Menge von Paketverarbeitung durchführen, um festzustellen, wie das Paket zu behandeln ist. In einigen Fällen kann tiefergehende Paketverarbeitung erforderlich sein, um festzustellen, wie das Paket zu behandeln ist. Die Netzwerk-Servicekarte 304 kann die tiefergehende Paketverarbeitung zur Verfügung stellen. Wenn eine Leitungskarte 302A–302E ermittelt, dass die Netzwerk-Servicekarte 304 zur Verarbeitung eines Pakets verwendet werden soll, kann die Leitungskarte 302A–302E das Paket durch den Switch Fabric 306 an die Netzwerk-Servicekarte 304 übertragen. Die Netzwerk-Servicekarte 304 kann das Paket verarbeiten, und wenn das Paket auf einem Netzwerk-Port zu übertragen ist, kann die Netzwerk-Servicekarte 304 das Paket durch den Switch Fabric 306 an die Leitungskarte 302A–302E übertragen, die mit diesem Netzwerk-Port gekoppelt ist. Somit können die Leitungskarten 302A–302E Pakete auf einem Netzwerk-Port übertragen, die von einer anderen Leitungskarte 302A–302E, von der Netzwerk-Servicekarte 304 oder auf einem anderen Netzwerk-Port in derselben Leitungskarte 302A–302E empfangen worden sind.
  • Ein oder mehrere Systeme 10 kann/können in jeder Leitungskarte 302A–302E oder der Netzwerk-Servicekarte 304 implementiert werden. Wie oben erwähnt, sind die Systeme 10 (über die Prozessoren 12A–12N) programmierbar, und somit kann die Software so verbessert werden, dass sie Veränderungen in verschiedenen Standards für Pakete, Paketverarbeitung, etc. aufspürt. Außerdem können Kombinationen der Paketmerkmale und/oder Kohärenzmerkmale der Systeme 10 verwendet werden, um die Anzahl der Systeme 10 in der Karte nach Wunsch zu skalieren, und zwar mit minimaler Beeinflussung der Software. Beispielhafte Ausführungsformen der Leitungskarten 302A–302E und der Netzwerk-Servicekarte 304 sind in den 3–5 gezeigt.
  • Im allgemeinen kann der Switch Fabric 306 jede beliebige Schaltung und Verbindung aufweisen, die eine Kommunikation zwischen den Leitungskarten 302A–302E und zwischen der Netzwerk-Servicekarte 304 und den Leitungskarten 302A–302E erlaubt. Jede beliebige Schnittstelle kann verwendet werden (z.B. Schaltungs-Schnittstellen wie Universal Test and Operation Physical Interface for Asynchronous Transfer Mode (UTOPIA), Common Switch Interface (CSIX), etc., Standard E/A-Schnittstellen wie Peripheral Component Interconnect (PCI), Universal Serial Bus (USB), etc.). Bei einer Ausführungsform können beispielsweise ein oder mehrere BCM 8832 Chips (erhältlich bei Broadcom Corporation, Irvine, CA) verwendet werden.
  • Es wird angemerkt, dass, obwohl in 2 eine Netzwerk-Servicekarte 304 gezeigt ist, andere Ausführungsformen mehrere Netzwerk-Servicekarten aufweisen können, wenn dies erwünscht ist. Außerdem sind Ausführungsformen der Netzwerkvorrichtung 300 vorgesehen, bei denen eine oder mehrere Speicherkarten als Schnittstelle(n) für Speichervorrichtungen vorgesehen sind. Eine solche Netzwerkvorrichtung 300 kann in netzwerkverbundenen Speicher[Network Attached Storage (NAS)]-Implementierungen oder anderen Arten von Speichervorrichtungen, auf die über ein Netzwerk zugegriffen werden kann, verwendet werden. Eine Ausführungsform einer Speicherkarte, die ein oder mehrere Systeme 10 implementiert, ist in 6 gezeigt.
  • Leitungskarten, Speicherkarten und Netzwerk-Servicekarten können Beispiele von Schaltungskarten sein. Im allgemeinen kann eine Schaltungskarte jedes beliebige Substrat sein, an dem verschiedene integrierte Schaltungen und andere Schaltungen (z.B. diskrete Widerstände, Kondensatoren, etc.) befestigt und über leitende Leitungen, die mit der Schaltungskarte verbunden oder in ihr enthalten sind, elektrisch verbunden werden können. Gedruckte Leiterplatten [Printed Circuit Boards (PCBs)] können ein Beispiel für eine Schaltungskarte sein.
  • 3 zeigt ein Blockdiagramm einer Ausführungsform der Leitungskarte 302A. Andere Leitungskarten 302B–302E können ähnlich sein. Bei der Ausführungsform der 3 weist die Leitungskarte 302A eine Port Aggregator Schaltung 310, Systeme 10A–10B (bei einigen Ausführungsformen Instantiationen des Systems 10, die jeweils in einer separaten integrierten Schaltung integriert sind), Speicher 24A–24B (Instantiationen des Speichers 24), Koprozessoren 312A–312B und eine Switch Interface Schaltung 314 auf. Die Port Aggregator Schaltung 310 ist mit den Netzwerk-Ports auf der Leitungskarte 302A gekoppelt und ist des weiteren mit dem System 10A gekoppelt. Das System 10A ist mit dem Speicher 24A, dem System 10B und dem Koprozessor 312A gekoppelt. Das System 10B ist mit dem Speicher 24B, dem Koprozessor 312B und der Switch Interface Schaltung 314 gekoppelt. Die Switch Interface Schaltung 314 ist während des Gebrauchs mit der Switch Fabric 306 gekoppelt.
  • Die Systeme 10A–10B können unter Verwendung einer Schnittstelle gekoppelt sein, die kohärente Befehle tragen kann (z.B. bei einer Ausführungsform die HT-Schnittstelle mit HTcc-Erweiterungen). Somit kann auf die Speicher 24A–24B auf global kohärente Weise zugegriffen werden. Das heißt, jedes System 10A–10B kann eine oder mehrere kohärente Einrichtungen aufweisen (z.B. die Prozessoren 12A–12N). Jede kohärente Einrichtung kann auf jeden Speicherplatz in den Speichern 24A–24B zugreifen, und der Zugriff kann kohärent über die Systeme 10A–10B durchgeführt werden (unter der Annahme, dass die Transaktion, für eine unten beschriebene Ausführungsform, in dem globalen kohärenten Adressraum stattfindet).
  • Die Kohärenz-Merkmale der Systeme 10 können auf verschiedene Arten in der Leitungskarte 302A verwendet werden. Beispielsweise können Pakete, die in dem System 10A von der Port Aggregator Schaltung 310 empfangen werden, an die Paket-Direkt-Speicherzugriffsschaltung 16 in dem System 10A weitergeleitet werden. Die Paket-Direkt-Speicherzugriffsschaltung kann so programmiert werden (z.B. bei einer untenstehenden Ausführungsform durch Verwendung des Descriptor-Rings), dass sie ein Paket zum Speichern an eine Adresse innerhalb des Speichers 24B überträgt. Die Kohärenz-Merkmale können dazu führen, dass das Paket an das System 10B übertragen wird, und die Speichersteuerung 14 in dem System 10B kann den Speicher 24B mit den Paketdaten updaten. Somit kann die Paket-Direkt-Speicherzugriffsschaltung 16 in dem System 10A als ferne Direkt-Speicherzugriffsvorrichtung für den Speicher 24B fungieren.
  • Die Paketmerkmale des Systems 10 können ebenfalls in der Leitungskarte 302A verwendet werden. Beispielsweise kann die Rx-Schaltung 26A–26C in dem System 10A, die mit der Schnittstelle zu der Port Aggregator Schaltung 310 gekoppelt ist, so programmiert werden, dass sie einige Pakete an die Paket-Direkt-Speicherzugriffsschaltung 16 in dem System 10A und andere Pakete and die Tx-Schaltung 28A–28C richtet, die mit der Schnittstelle zu dem System 10B gekoppelt ist. Einige dieser Pakete können an die Paket-Direkt-Speicherzugriffsschaltung 16 in dem System 10B gerichtet werden. Somit kann der von dem Port Aggregator 310 empfangene Paketstrom zwischen den Systemen 10A–10B aufgeteilt werden, wodurch die Belastung zwischen den Systemen 10A–10B ausgeglichen wird (wenn z.B. die Prozessoren 12A–12B in einem gegebenen System 10A–10B verwendet werden, um Pakete in dem Speicher 24A–24B zu verarbeiten, der mit diesem System 10A–10B gekoppelt ist). Bei solchen Ausführungsformen kann beispielsweise die PoHT-Erweiterung der HT-Schnittstelle verwendet werden, um die Pakete zu übertragen, wobei die HT-Schnittstelle zwischen den Systemen 10A–10B mit den kohärenten Befehlen geteilt wird. Somit kann bei einigen Ausführungsformen Effizienz in den Schnittstellen dadurch erreicht werden, dass eine Schnittstelle zwischen Paketverkehr und kohärentem Verkehr geteilt wird.
  • Die Port Aggregator Schaltung 310 kann unter Verwendung jeder beliebigen Paketschnittstelle (d.h. jeder beliebigen Schnittstelle, die Paketübertragung unterstützt) mit dem System 10A gekoppelt werden. Beispielsweise kann in der Ausführungsform der 1 entweder die SPI-4- oder die HT-Schnittstelle verwendet werden (wobei die PoHT-Erweiterung bei der HT-Schnittstelle verwendet wird). Im allgemeinen kann eine Port Aggregator Schaltung jede beliebige Schaltung aufweisen, die so konfiguriert ist, dass sie an zwei oder mehrere Netzwerk-Ports koppelt, und so, dass sie empfangene Pakete von den Ports auf eine Uplink-Schnittstelle aggregiert. Die Port Aggregator Schaltung kann auch Pakete von der Uplink-Schnittstelle zur Übertragung auf den Netzwerk-Ports empfangen. Die Port Aggregator Schaltung 310 kann Pakete von den verschiedenen Netzwerk-Ports auf die Uplink-Paketschnittstelle zu dem System 10A aggregieren. Bei einer Ausführungsform können beispielsweise bis zu 12 1-Gigabit Ethernet Netzwerk-Ports unterstützt werden (z.B. durch Verwendung der oben beschriebenen GMII-Schnittstelle). Ein beispielhafter Chip dieses Typs ist der bei Broadcom Corporation erhältliche BCM 8842. Bei anderen Ausführungsformen kann die Port Aggregator Schaltung 310 mit einem Hochgeschwindig keits-Port (z.B. 1 10-Gigabit Ethernet Port) gekoppelt sein und kann empfangene Pakete auf der Schnittstelle an das System 10A zurückübertragen. Ein beispielhafter Chip dieses Typs ist der bei Broadcom Corporation erhältliche BCM 8871.
  • Es wird angemerkt, dass, obwohl in der Ausführungsform der 3 eine Port Aggregator Schaltung 310 gezeigt ist, andere Ausführungsformen mehrere Port Aggregator Schaltungen 310 aufweisen können, die mit anderen Systemen 10 gekoppelt sind. Beispielsweise könnte, wenn ein drittes System 10 in der Leitungskarte 302A vorgesehen wäre, eine zweite Port Aggregator Schaltung 310 mit dem dritten System 10 gekoppelt werden. Eine zweite Port Aggregator Schaltung 310 könnte auch mit dem System 10B gekoppelt werden.
  • Bei einigen Ausführungsformen können ein oder mehrere Koprozessoren 312A–312B in der Leitungskarte 302A vorhanden sein. Im allgemeinen kann ein Koprozessor jede beliebige Schaltung aufweisen, die so ausgestaltet ist, dass sie eine bestimmte Funktion auf eine Eingabe ausübt, um eine Ausgabe hervorzubringen. Bei der Ausführungsform der 2 können die Koprozessoren 312A–312B so definiert sein, dass sie eine Paketverarbeitungsfunktion ausüben. Beispielsweise können ein oder mehrere Koprozessoren 312A–312B so konfiguriert sein, dass sie die Lookup-Paketverarbeitungsfunktion ausüben (bei der das Paket in verschiedenen Routingtabellen, die in die Leitungskarte 302A einprogrammiert sein können, gesucht wird). In einem anderen Beispiel können ein oder mehrere Koprozessoren 312A–312B ein Sicherheitsprozessor (z.B. der bei Broadcom Corporation erhältliche BCM 5850) sein, der so konfiguriert ist, dass er verschiedene Sicherheitspaketverarbeitungs-Funktionen ausübt (z.B. Verschlüsselung/Entschlüsselung und/oder Authentifikation nach dem Sicherheitsinternetprotokoll[Secure Internet Protocol (IPSec)]-Standard. Ein System 10A–10B kann ein Paket an den Koprozessor 312A–312B zur Verarbeitung übertragen und das verarbeitete Paket von dem Koprozessor 312A–312B wieder zurück empfangen. Beispielsweise können die Prozessoren 12A–12N so programmiert sein, dass sie die Pakete als Teil des Paketverarbeitungsprogramms übertragen, oder die Rx-Schaltung 26A–26C, die ein Paket empfängt, kann so programmiert sein, dass sie das Paket an die Tx-Schaltung 28A–28C routet, die mit der Schnittstelle zu dem Koprozessor 312A–312B gekoppelt ist. Die Schnittstelle zu dem Koprozessor 312A–312B kann jede beliebige Schnittstelle gemäß dem Design des Koprozessors 312A–312B sein. In 3 ist beispielsweise die HT-Schnittstelle gezeigt. Alternativ kann bei anderen Ausführungsformen die SPI-4-Schnittstelle verwendet werden. Es wird angemerkt, dass die Koprozessoren 312A–312B optional sind und daher bei anderen Ausführungsformen fehlen können.
  • Das System 10A kann feststellen, dass ein oder mehrere Pakete an eine andere Leitungskarte 302B–302E oder an die Netzwerk-Servicekarte 304 zu übertragen ist/sind, und kann diese Pakete an das System 10B übertragen. Das System 10B kann diese Pakete an die Switch Interface Schaltung 314 übertragen (zusammen mit Paketen, von denen das System 10B feststellt, dass sie an eine andere Leitungskarte 302B–302E oder an die Netzwerk-Servicekarte 304 zu übertragen sind). Die Schnittstelle zwischen der Switch Interface Schaltung 314 und dem System 10B kann jede beliebige Schnittstelle sein, die Pakete tragen kann (z.B. bei einigen Ausführungsformen die SPI-4- oder die HT-Schnittstelle mit der PoHT-Erweiterung). Im allgemeinen kann eine Switch Interface Schaltung jede beliebige Schaltung sein, die fähig ist, eine Schnittstelle zu einem Switch Fabric zu bilden. Bei einer Ausführungsform können z.B. ein oder mehrere BCM 8320 Chips (die bei Broadcom Corporation erhältlich sind) verwendet werden.
  • Die Switch Interface Schaltung 314 kann auch Pakete von dem Switch Fabric empfangen, und diese Pakete können von der Switch Interface Schaltung 314 zu dem System 10B übertragen werden. Das System 10B kann die Pakete an das System 10A weiterleiten (das die Pakete zur Übertragung auf einem bestimmten Port an die Port Aggregator Schaltung 310 weiterleiten kann) ohne Verarbeitung in einem System 10 (durch entsprechende Programmierung der Rx-Schaltungen in den Systemen 10A–10B). Alternativ kann eines der Systeme 10A–10B das Paket verarbeiten, um festzustellen, welcher Netzwerk-Port dazu vorgesehen ist, das Paket zu übertragen.
  • Es wird angemerkt, dass, obwohl in der Leitungskarte 302A der 3 zwei Systeme 10A–10B gezeigt sind, andere Ausführungsformen nach Wunsch zusätzliche Systeme 10 aufweisen können. Bei solchen Ausführungsformen können die Kohärenz- und/oder Paketmerkmale des Systems 10 verwendet werden, um auf die Anzahl vorhandener Systeme 10 zu skalieren.
  • 3a stellt eine zweite Ausführungsform der Leitungskarte 302A dar. Andere Leitungskarten 302B–302E können ähnlich sein. Bei der Ausführungsform der 3a weist die Leitungskarte 302A die Port Aggregator Schaltung 310, Systeme 10A und 10B, Speicher 24A und 24B und die Switch Interface Schaltung 314 auf. Wie in 3a gezeigt ist, ist die Port Aggregator Schaltung 310 mit dem System 10A durch Verwendung einer SPI-4-Schnittstelle gekoppelt. Das System 10A ist mit dem Speicher 24A gekoppelt, und das System 10B ist mit dem Speicher 24B gekoppelt. Das System 10A ist unter Verwendung einer HT-Schnittstelle und einer SPI-4-Schnittstelle mit dem System 10B gekoppelt. Das System 10B ist unter Verwendung einer SPI-4-Schnittstelle mit der Switch Interface Schaltung 314 gekoppelt.
  • Die SPI-4-Schnittstellen zwischen dem Port Aggregator 310, den Systemen 10A–10B und der Switch Interface Schaltung 314 können einen „schnellen Pfad" für Pakete zur Verfügung stellen, die in den Systemen 10A–10B nicht verarbeitet werden. Das heißt, Pakete können in der Port Aggregator Schaltung 310 von den Netzwerk-Ports empfangen werden, auf der SPI-4-Schnittstelle zu einer Rx-Schaltung 26 in dem System 10A wandern, von der Rx-Schaltung 26 in dem System 10A zu einer Tx-Schaltung 28 in dem System 10A geroutet werden, das mit der SPI-4-Schnittstelle an das System 10B gekoppelt ist (wobei die Paket-Direkt-Speicherzugriffsschaltung 16 und eine Verarbeitung in den Prozessoren 12A–12N umgangen wird), auf der SPI-4-Schnittstelle zu einer Rx-Schaltung 26 in dem System 10B wandern, von der Rx-Schaltung 26 zu einer Tx-Schaltung 28 geroutet werden, die mit der SPI-4-Schnittstelle an die Switch Interface Schaltung 314 gekoppelt ist (wobei die Paket-Direkt-Speicherzugriffsschaltung 16 und eine Verarbeitung in den Prozessoren 12A–12N umgangen wird) und auf der SPI-4-Schnittstelle zu der Switch Interface 314 wandern. Pakete, die die Switch Interface Schaltung 314 von der Switch Fabric 306 empfängt, können in entgegengesetzter Richtung durch den „schnellen Pfad" zu den Netzwerk-Ports wandern. Gleichzeitig können Pakete, die zu verarbeiten sind, unter Verwendung der Paket-Direkt-Speicherzugriffsschaltung 16 in dem System 10A oder 10B (aus jeder Richtung) eingefangen und verarbeitet werden.
  • Die HT-Schnittstelle zwischen den Systemen 10A und 10B kann verwendet werden, um globale Kohärenz der Speicher 24A und 24B aufrecht zu erhalten. So kann ein Prozessor 12A–12N in jedem System 10A–10B auf Daten in jedem Speicher 24A–24B zugreifen. Pakete können von jedem Speicher verarbeitet werden, und Datenstrukturen, die bei der Paketverarbeitung verwendet werden, können in jedem Speicher gespeichert werden.
  • Es wird angemerkt, dass bei anderen Ausführungsformen eine oder mehrere SPI-4-Schnittstellen HT-Schnittstellen mit PoHT-Erweiterung sein können. Es wird des weiteren angemerkt, dass bei anderen Ausführungsformen mehr als zwei Systeme 10 vorhanden sein können. Kohärenz kann unter den Systemen 10 durch Verwendung von HT-Schnittstellen aufrecht erhalten werden, die mit einem kohärenten Schalter außerhalb der Systeme 10 gekoppelt sind. Bei anderen Ausführungsformen, bei denen die Systeme 10 mehr als 3 Schnittstellen-Schaltungen 20 aufweisen, können die zusätzlichen Systeme durch Verwendung der HT-Schnittstellen und der HTcc-Erweiterung direkt verbunden werden.
  • 4 zeigt eine dritte Ausführungsform der Leitungskarte 302A und eine Ausführungsform einer Erweiterungskarte 320. Andere Leitungskarten 302B–302E können ähnlich sein und können ähnliche Erweiterungskarten aufweisen. Bei der Ausführungsform der 4 weist die Leitungskarte 302A die Port Aggregator Schaltung 310 auf, die mit den Netzwerk-Ports und mit dem System 10A gekoppelt ist, ähnlich wie bei der Ausführungsform der 3. Das System 10A ist auch mit dem Speicher 24A und der Switch Interface Schaltung 314 gekoppelt, ähnlich wie oben in Bezug auf das System 10B und die Switch Interface Schaltung 314 erläutert. Des weiteren kann das System 10A über eine Schnittstelle (z.B. bei der gezeigten Ausführungsform eine HT-Schnittstelle) mit der Erweiterungskarte 320 koppelbar sein. Die Erweiterungskarte 320 weist ein System 10B auf, das mit der Schnittstelle zu dem System 10A und mit einem Speicher 24B gekoppelt ist. Optional kann die Erweiterungskarte 320 zusätzliche Systeme 10 aufweisen (z.B. das System 10C, das mit dem System 10B in 4 gekoppelt ist), sowie entsprechende Speicher (z.B. den Speicher 24C, der mit dem System 10C gekoppelt ist). Optional kann die Erweiterungskarte 320 einen oder mehrere Koprozessoren aufweisen (z.B. den Koprozessor 312A, der mit dem System 10B in 4 gekoppelt ist).
  • Die Ausführungsform der 4 zeigt, wie die Kohärenz- und/oder Paketmerkmale der Systeme 10 verwendet werden können, um die Leitungskarte 302A für eine größere Anzahl der Systeme 10 zu skalieren, wenn es die Paketverarbeitungserfordernisse vorschreiben. Die Leitungskarte 302A kann zunächst in einer Netzwerkvorrichtung 300 positioniert werden und kann die anfänglichen Paketverarbeitungserfordernisse der Netzwerkvorrichtung 300 erfüllen. Wenn die Paketverarbeitungserfordernisse wachsen, kann die Erweiterungskarte 320 der Netzwerkvorrichtung 300 hinzugefügt werden. Auf den zusätzlichen Speicher (z.B. den Speicher 24B) und den ursprünglichen Speicher 24A kann über die Systeme 10 kohärent zugegriffen werden. Außerdem können Pakete zwischen den Systemen 10, wie oben in Bezug auf 3 erläutert, übertragen werden.
  • Während die Ausführungsform der 4 eine Erweiterungskarte 320 verwendet (die eine von der Leitungskarte 302A getrennte Schaltungskarte sein kann), können andere Ausführungsformen eine ähnliche erweiterbare Funktionalität implementieren, indem sie Erweiterungssockel auf der Leitungskarte 302A zum Einführen zusätzlicher Systeme 10 und entsprechender Speicher 24 bereitstellen.
  • 5 ist ein Blockdiagramm einer Ausführungsform der Netzwerk-Servicekarte 304. Bei der Ausführungsform der 5 weist die Netzwerk-Servicekarte 304 Systeme 10A–10D auf, die an entsprechende Speicher 24A–24D gekoppelt sind. Die Systeme 10A–10D sind über Schnittstellen (z.B. bei der gezeigten Ausführungsform HT-Schnittstellen) miteinander verbunden, wie in 5 gezeigt ist. Die Netzwerk-Servicekarte 304 weist auch Koprozessoren 312A–312B auf, die mit den Systemen 10A und 10C gekoppelt sind (z.B. bei der gezeigten Ausführungsform mit HT- oder SPI-4-Schnittstellen). Die Systeme 10B und 10D sind mit der Switch Interface Schaltung 314 (z.B. bei der gezeigten Ausführungsform mit HT- oder SPI-4-Schnittstellen) gekoppelt. Die Switch Interface Schaltung 314 ist des weiteren im Gebrauch mit der Switch Fabric 306 gekoppelt.
  • Die Systeme 10A–10D können auf die Speicher 24A–24D kohärent über die Systeme 10A–10D zugreifen. Die in den Systemen 10A–10D enthaltenen Prozessoren können somit tiefergehende Paketverarbeitung bei Paketen durchführen, die irgendwo in den Speichern 24A–24D gespeichert sind. Pakete können auch zwischen den Systemen 10A–10D unter Verwendung der Paketmerkmale der Systeme 10 weitergeleitet werden. Die Paketkommunikation kann beispielsweise verwendet werden, um Pakete, die von den Systemen 10B oder 10D verarbeitet werden, zur Verarbeitung zu einem der Koprozessoren 312A–312B zu übertragen, oder um verarbeitete Pakete von den Systemen 10A oder 10C zu der Switch Interface Schaltung 314 zur Übertragung auf den Switch Fabric 306 weiterzuleiten.
  • Es wird angemerkt, dass, obwohl in 5 vier Systeme 10 gezeigt sind, andere Ausführungsformen mehr oder weniger Systeme, je nach Wunsch, verwenden können. Des weiteren sind ähnliche Ausführungsformen wie in 4 vorstellbar, um eine Erweiterung der Netzwerk-Servicekarte 304 zu ermöglichen.
  • Obwohl 3–5 verschiedene Verwendungen des Systems 10 in Netzwerk-Karten (z.B. Leitungskarten oder Netzwerk-Servicekarten) zeigen, kann das System 10 in anderen Arten von Karten/Vorrichtungen ebenfalls angewendet werden. 6 ist ein Blockdiagramm einer Ausführungsform einer Speicherkarte 330. Bei der Ausführungsform der 6 weist die Speicherkarte 330 Systeme 10A–10D auf, die an jeweilige Speicher 24A–24D gekoppelt sind. Die Systeme 10B und 10D können mit der Switch Interface Schaltung 314 gekoppelt sein, ähnlich wie die in 5 gezeigte Ausführungsform der Netzwerk-Servicekarte. Die Systeme 10A und 10C sind jeweils mit Brücken 332A und 332B gekoppelt. Die Brücken 332A–332B sind jeweils mit Fibre Channel Interface Schaltungen 334A–334B gekoppelt, Die Fibre Channel Interface Schaltungen 334A–334B sind mit Fibre Channel Schnittstellen gekoppelt, an die (nicht gezeigte) Fibre Channel Vorrichtungen gekoppelt werden können.
  • Die Systeme 10A–10D können im allgemeinen so konfiguriert sein, dass sie von der Switch Interface Schaltung 314 empfangene Daten verarbeiten und Befehle auf den Schnittstellen zu den Brücken 332A oder 332B im Ansprechen auf die Pakete erzeugen. Die Pakete können E/A-Befehle, die auszuführen sind, spezifizieren, die Vorrichtung, an der sie auszuführen sind, etc., und die Systeme 10A–10D können die spezifizierten Informationen verwenden, um die Befehle zu erzeugen. Die Befehle werden dann an das System 10A oder 10C geroutet (je nach Ziel des Befehls), das die Befehle an die entsprechende Brücke 332A oder 332B weiterleitet. Bei der gezeigten Ausführungsform sind die Schnittstellen zu den Brücken 332A–332B HT-Schnittstellen, und somit können Standard HT-Befehle verwendet werden. Die Brücke 332A oder 332B empfängt die Befehle und erzeugt entsprechende Befehle auf der Schnittstelle zu der Fibre Channel Interface Schaltung 334A oder 334B. Bei einer Ausführungsform können die Schnittstellen zwischen den Brücken 332A–332B und den Fibre Channel Interface Schaltungen 334A–334B beispielsweise PCI sein. Andere Ausführungsformen können nach Wunsch jede andere beliebige E/A-Schnittstelle verwenden (z.B. USB, Firewire, etc.). Die Fibre Channel Interface Schaltung 334A oder 334B erzeugt entsprechende Fibre Channel Befehle, um mit der Fibre Channel Ziel-Vorrichtung zu kommunizieren.
  • Ähnlich können die Fibre Channel Vorrichtungen auf Befehle ansprechen (z.B. kann ein Lese-Befehl Lesedaten von der Fibre Channel Vorrichtung empfangen). Die Antworten können durch die Fibre Channel Interface Schaltung 334A oder 334B und die Brücke 332A oder 332B zu dem System 10A oder 10C wandern. Die Systeme 10A–10D können Pakete erzeugen, um die Antworten durch die Switch Interface Schaltung 314 zu übertragen.
  • Die Systeme 10A–10D können die Kohärenz- und/oder Paketmerkmale verwenden, um Pakete in der Speicherkarte 330 effizient zu routen und zu verarbeiten, analog zu den oben unter Bezug auf 3–5 beschriebenen Ausführungsformen der Netzwerk-Servicekarte 304 und der Leitungskarte 302A. Der kohärente, Paket- und nicht kohärente (E/A)-Verkehr kann sich zwischen den Systemen 10A–10D dieselben HT-Schnittstellen teilen.
  • Es wird angemerkt, dass, obwohl bei der vorliegenden Ausführungsform Brücken 332A–332B vorhanden sind, bei anderen Ausführungsformen keine Brücken verwendet werden. Wenn beispielsweise die Speicherkarte 330 so ausgestaltet ist, dass sie mit HT-E/A-Vorrichtungen kommuniziert, sind Brücken 332A–332B (und Schnittstellenschaltungen 334A–334B) nicht erforderlich. Des weiteren können bei einigen Ausführungsformen die Brücken 332A–332B direkt zu der gewünschten E/A-Schnittstelle gehen, und somit sind die Schnittstellen-Schaltungen 334A–334B nicht erforderlich. Während bei dieser Ausführungsform Fibre Channel als Beispiel verwendet worden ist, können andere Ausführungsformen jede beliebige E/A-Schnittstelle als E/A-Schnittstelle verwenden, mit der die Speicherkarte 330 kommuniziert. Im allgemeinen kann die Speicherkarte 330 ein oder mehrere E/A-Untersysteme zur Kommunikation zwischen den Systemen 10A–10D und eine oder mehrere E/A-Vorrichtungen aufweisen. Die E/A-Untersysteme können eine Schnittstelle, eine Brücke, eine Schnittstellen-Schaltung oder Kombinationen hiervon aufweisen.
  • 3–6 zeigen verschiedene Ausführungsformen von Leitungskarten, Netzwerk-Servicekarten und Speicherkarten. Andere Ausführungsformen der vorgenannten Karten können als eigenständige Vorrichtungen konfiguriert sein, die mit einem Netzwerk gekoppelt werden können. Beispielsweise kann die Speicherkarte 330 ein eigenständiges Speichersystem sein, das mit einem Netzwerk gekoppelt werden kann, wenn die Switch Interface Schaltung 314 durch eine Netzwerk-Schnittstelle (z.B. einen Media Access Controller (MAC) oder eine oder mehrere Ethernet Schnittstellen) ersetzt wird. Die Speicherkarte 330 kann z.B. in NAS- oder SAN-Konfigurationen eine eigenständige Vorrichtung sein. Die Speicherkarte 330 kann eine Speichervorrichtung sein, die mit einer peripheren Schnittstelle (z.B. PCI, USB, etc.) zu kop peln ist, wenn die Switch Interface Schaltung 314 durch eine Brücke zu einer peripheren Schnittstelle ersetzt wird. Ähnlich kann die Leitungskarte 302A ein eigenständiger Paketschalter, ein Router, etc. sein. Bei solchen Ausführungsformen kann die Switch Interface Schaltung 314 weggelassen werden (wobei der Port Aggregator verwendet wird, um Netzwerkverbindung herzustellen), oder sie kann durch einen anderen Port Aggregator oder eine ähnliche Schaltung (z.B. MAC) ersetzt werden. Die Netzwerk-Servicekarte 314 kann ähnlich in derselben Weise wie die Leitungskarte 302A eine eigenständige Vorrichtung sein.
  • 7–18 zeigen zusätzliche Details im Hinblick auf eine Ausführungsform des Systems 10, die bei den in 3–6 gezeigten Ausführungsformen verwendet werden können.
  • Virtuelle Paketkanäle
  • 7 stellt ein Blockdiagramm dar, das eine Ausführungsform virtueller Paketkanäle in dem System 10 zeigt. Bei der dargestellten Ausführungsform sind die Rx-Schaltungen 26A–26C und die Tx-Schaltungen 28A–28C gezeigt. Außerdem weist die dargestellte Paket-Direkt-Speicherzugriffsschaltung 16 eine Eingangs-Paket-Direkt-Speicherzugriffsschaltung (PDI) 320 und eine Ausgangs-Paket-Direkt-Speicherzugriffsschaltung (PDO) 322 auf. Die PDI 320 ist so gekoppelt, dass sie Schreibtransaktionen auf der Verbindung 22 überträgt, um empfangene Pakete in den Speicher zu schreiben. Die PDO 322 ist so gekoppelt, dass sie Lesetransaktionen auf der Verbindung überträgt, und die Lesedaten empfängt, die Pakete enthalten, die von dem System 10 zu übertragen sind.
  • Jede Rx-Schaltung 26A–26C unterstützt einen Satz virtueller Eingangskanäle (IVCs), die durch die Schnittstelle definiert werden, von der die Rx-Schaltung Paketdaten empfängt. Beispielsweise können sowohl die SPI-4-Schnittstelle als auch die HT-Schnittstelle 16 virtuelle Kanäle in der Hardware unterstützen (obwohl in der SPI-4-Schnittstelle durch Software mehr verwendet werden können, weil ein 8-Bit virtueller Kanalwert unterstützt wird). Somit unterstützt jede Rx-Schaltung 26A–26C 16 IVCs (in 7 mit 0–15 benannt). Ähnlich unterstützt jede Tx-Schaltung 28A–28C 16 virtuelle Ausgangskanäle (OVCs), die in 7 mit 0–15 benannt sind. Andere Ausführungsformen können mehr oder weniger IVCs und OVCs verwenden, je nach den von diesen Ausführungsformen unterstützten Schnittstellen. Die PDI 320 weist einen logischen Satz Eingangsschlangen auf (z.B. 32 in der gezeigten Ausfüh rungsform, bezeichnet mit 0–31, obwohl bei anderen Ausführungsformen mehr oder weniger Eingangsschlangen vorhanden sein können). Die PDO 322 weist einen logischen Satz Ausgangsschlangen auf (z.B. 32 in der gezeigten Ausführungsform, bezeichnet mit 0–31, obwohl bei anderen Ausführungsformen mehr oder weniger Ausgangsschlangen vorhanden sein können).
  • Jede Rx-Schaltung 26A–26C weist bei der gezeigten Ausführungsform eine Hash & Route (H&R)-Schaltung 74A–74C auf, die Pakete von den IVCs auf einen Switch Virtual Channel (SVC) mappt. Der SVC wird als interner virtueller Kanal für das System 10 verwendet, insbesondere zur Übertragung von Paketen durch den Schalter 18 zu der Paket-Direkt-Speicherzugriffsschaltung 16 oder zu den Tx-Schaltungen 28A–28C. Auf andere Weise gesehen werden Anfragen zur Übertragung von Paketdaten durch den Schalter 18 auf der Grundlage des SVCs des Pakets gestellt, der sowohl das Ziel des Pakets (z.B. die PDO 320 oder eine der Tx-Schaltungen 28A–28C) als auch den virtuellen Kanal an dem Ziel definiert. Der SVC kann vorliegend auch als Ziel und als der virtuelle Kanal an dem Ziel definiert werden.
  • Bei der gezeigten Ausführungsform können die H&R-Schaltungen 74A–74C die IVCs auf einen der 16 PDI VCs (in 7 mit 0–15 benannt, wobei durchgehende Linien von den H&R-Schaltungen 74A–74C ausgehen) mappen. Diese PDI VCs können des weiteren auf Eingangsschlangen in der PDI 320 gemappt werden, z.B. unter Verwendung eines Registers, an das die H&R-Schaltungen 74A–74C gekoppelt sind (siehe 8 unten). Das heißt, VCs an der PDI 320 können direkt Eingangsschlangen entsprechen, oder Eingangsschlangen können jeweils ein VC in der PDI 320 sein. Bei der gezeigten Ausführungsform werden PDI VCs in Achterblöcken auf Eingangsschlangen gemappt (z.B. ist PDI VC 0 entweder Eingangsschlange 0, 8, 16 oder 24; PDI VC 1 ist entweder Eingangsschlange 1, 9, 17 oder 25, etc.). Bei anderen Ausführungsformen kann jeder PDI VC einzeln auf eine Eingangsschlange gemappt werden, oder andere Blockgrößen von Eingangsschlangen können auf PDI VCs gemappt werden. Bei einer anderen Ausführungsform können die H&R-Schaltungen 74A–74C IVCs direkt auf PDI Eingangsschlangen mappen (z.B. ohne den Zwischenschritt von PDI VCs). Außerdem können die H&R-Schaltungen 74A–74C Pakete von einem IVC auf einen OVC in einer der Tx-Schaltungen 28A–28C mappen, was für den H&R-Block 74A mit gestrichelten Linien durch den SVCs-Block zu den Tx-Schaltungen 28A–28C dargestellt ist.
  • Die H&R-Schaltungen 74A–74C können verwendet werden, um Pakete von demselben IVC auf verschiedene SVCs aufzuspalten (z.B. verschiedene Eingangsschlangen in der PDI und/oder den OVCs in den Tx-Schaltungen 28A–28C). Somit können die H&R-Schaltungen 74A–74C zur Verarbeitung getrennter Pakete Softwareflexibilität zur Verfügung stellen, gegenüber Paketen, die auf der Grundlage verschiedener Paketattribute (z.B. Headerwerten oder IVCs) die Tx-Schaltungen 28A–28C zu durchlaufen haben, oder sie können das Aufteilen von Paketen in verschiedene Eingangsschlangen in der PDI 320 (z.B. für verschiedene Arten der Verarbeitung) auf der Grundlage unterschiedlicher Paketattribute bereitstellen. Die H&R-Schaltungen 74A–74C können auch so programmiert werden, dass sie IVCs auf SVC mappen, ohne zusätzliche Paketattribute zu verwenden, oder eine Kombination solcher Mappings und anderer Mappings unter Verwendung zusätzlicher Paketattribute, je nach Bedarf. Bei anderen Ausführungsformen kann es sein, dass die Rx-Schaltungen 26A–26B keine H&R-Schaltungen aufweisen und stattdessen ein programmierbares oder festgelegtes Mappen jedes IVC auf einen bestimmten SVC (die Tx-Schaltung 28A–28C und den OVC in dieser Schaltung, oder die PDI 320 und eine Eingangsschlange in der PDI 320) verwenden. Es wird angemerkt, dass Pakete, die von einer Rx-Schaltung 26A–26C direkt zu einer Tx-Schaltung 28A–28C geroutet werden, an der Paket-Direkt-Speicherzugriffsschaltung 16, dem Speicher 24 und der Verarbeitung durch die Prozessoren 12A–12N vorbeilaufen.
  • Die PDO 322 Ausgangsschlangen werden ebenfalls auf verschiedene Tx-Schaltungen 28A–28C und auf OVCs in diesen Tx-Schaltungen 28A–28C gemappt. Bei der gezeigten Ausführungsform werden Ausgangsschlangen in Achterblöcken auf Tx-Schaltungen und OVCs gemappt, ähnlich dem Mappen von IVCs auf Eingangsschlangen. Andere Ausführungsformen können Ausgangsschlangen einzeln oder in anderen Blockgrößen mappen, je nach Bedarf. Bei einer Ausführungsform weist die PDO 322 (ein) Konfigurationsregister auf, das/die mit dem Mappen jedes Blocks von 8 Ausgangsschlangen auf eine entsprechende Gruppe von SVCs (die die Tx-Schaltung 28A–28C und den OVC in dieser Tx-Schaltung identifizieren) programmiert ist/sind. Andere Ausführungsformen können ausgefeiltere Mapping-Mechanismen, ähnlich H&R-Schaltungen, aufweisen, um Pakete auf der Grundlage von Paketattributen zusätzlich zu Ausgangsschlangen zu mappen, wenn dies gewünscht wird.
  • 7 zeigt, über die durchgezogenen Pfeile zwischen den H&R-Schaltungen 74A–74C und der PDI 320, ein beispielhaftes Mappen von den PDI VCs der H&R-Schaltungen 74A–74C auf die Eingangsschlangen der PDI 320. Das beispielhafte Mappen ist nur ein Beispiel der Mappings, die wie durch Software in die Rx-Schaltungen 26A–26C programmiert verwendet werden können. In dem Beispiel werden die PDI VCs 0–7 von der H&R-Schaltung 74A auf die Eingangsschlangen 0–7 gemappt; die PDI VCs 0–7 von der H&R-Schaltung 74B werden auf die Eingangsschlangen 8–15 gemappt; die PDI VCs 0–7 von der H&R-Schaltung 74C werden auf die Eingangsschlangen 16–23 gemappt; und die PDI VCs 8–15 von jeder der H&R Schaltungen 74A–74C werden zu den Eingangsschlangen 24–31 zusammengeführt. Wenn die PDI VCs von unterschiedlichen H&R-Schaltungen 74A–74C durch Mappen zusammengeführt werden, kann der Schalter 18 die Zusammenführung auf Paketgrenzen durchführen. Das heißt, wenn einer gegebenen Rx-Schaltung 26A–26C bewilligt worden ist, ein Paket zu einer Eingangsschlange zu übertragen, die unter den Rx-Schaltungen 26A–26C zusammengeführt ist, verhindert der Schalter, dass eine weitere Rx-Schaltung 26A–26C auf dieser Eingangsschlange zugelassen wird, bis die zugelassene Rx-Schaltung 26A–26C eine Paketgrenze erreicht hat. Jede beliebige Kombination von PDI VCs von verschiedenen Rx-Schaltungen 26A–26C kann je nach Bedarf bei unterschiedlichen Mappings in Eingangsschlangen zusammengeführt werden.
  • 7 zeigt, über die durchgezogenen Pfeile zwischen der PDO 322 und den Tx-Schaltungen 28A–28C, auch ein beispielhaftes Mappen von Ausgangsschlangen auf Tx-Schaltungen und OVCs. Das beispielhafte Mappen ist nur ein Beispiel für Mappings die, durch Software programmiert, verwendet werden können. Bei dem gezeigten Mappen werden die Ausgangsschlangen 0–7 auf die OVCs 8–15 in der Tx-Schaltung 28C gemappt; die Ausgangsschlangen 8–15 werden auf die OVCs 0–7 in der Tx-Schaltung 28C gemappt; die Ausgangsschlangen 16–23 werden auf die OVCs 8–15 in der Tx-Schaltung 28B gemappt; und die Ausgangsschlangen 24–31 werden auf die OVCs 0–7 in der Tx-Schaltung 28A gemappt. Außerdem können die Rx-Schaltungen 26A–26C IVCs auf OVCs mappen, und somit kann ein Zusammenführen von Paketen von Rx-Schaltungen 26A–26C und Ausgangsschlangen auf einen OVC vorliegen. Wiederum kann der Schalter 18 dieses Zusammenführen auf Paketgrenzen durchführen.
  • Die Eingangsschlangen der PDI 320 und die Ausgangsschlangen der PDO 322 können logische Schlangen sein. Das heißt, die Schlangen können tatsächlich in dem Speicher 24 implementiert sein. Die PDI 320 und die PDO 322 können Puffer aufweisen, um die Paketdaten zu puffern, die zu und von dem Speicher 24 übertragen werden. Die Schlangen können auf jede beliebige Art und Weise implementiert werden. Bei einer bestimmten Ausführungsform ist jede Schlange als Descriptor-Ring implementiert, der Speicherpuffer identifiziert, um Paketdaten entsprechend einer gegebenen Eingangsschlange zu speichern. Bei anderen Ausführungsformen können die Schlangen auf jede gewünschte Art und Weise implementiert werden (z.B. benachbarte Speicherplätze, etc.).
  • Es wird angemerkt dass, obwohl die Rx-Schaltungen 26A–26C und die Tx-Schaltungen 28A–28C in Bezug auf 7 so beschrieben sind, dass sie verschiedene virtuelle Paketkanäle für Pakete unterstützen, diese Schaltungen auch kohärente virtuelle Kanäle für den kohärenten Verkehr und nicht-kohärente virtuelle Kanäle für den nicht-kohärenten Verkehr unterstützen. Die kohärenten virtuellen Kanäle können zu der Speicherbrücke 32 oder zu einer Tx-Schaltung 28A–28C fließen, basierend auf einem Vergleich der Knotenzahl in dem Konfigurationsregister 38 und der Adresse des zu übertragenden kohärenten Befehls. Ähnlich können die nicht-kohärenten virtuellen Kanäle zu der Speicherbrücke 32 und den Tx-Schaltungen 28A–28C fließen.
  • Rx-Schaltung
  • 8 zeigt ein detaillierteres Diagramm eines Teils einer Ausführungsform der Rx-Schaltung 26A. Andere Rx-Schaltungen 26B–26C können ähnlich sein. Bei der Ausführungsform der 8 weist die Rx-Schaltung 26A einen Decoder 60 auf (der einen SPI-Decoder 62 und einen HT-Decoder 64 einschließlich eines PoHT BAR1-Registers 66 umfasst), eine Hash & Route (H&R)-Schaltung 74A, einen Rx-Puffer 68, eine Switch-Schnittstellenschaltung 70, und ein PDI_map Register 72. Der Decoder 60 ist so gekoppelt, dass er Eingangsdaten auf der Schnittstelle 30A empfängt, und er ist so gekoppelt, dass er einen virtuellen Eingangskanal (IVC) und die Daten zu der H&R-Schaltung 74A bereitstellt (wenn die Daten Paketdaten sind). Der Decoder 60 ist auch so gekoppelt, dass er die Daten zu dem Rx-Puffer 68 zum Speichern bereitstellt. Der H&R-Block 74A ist so konfiguriert, dass er einen Switch Virtual Channel (SVC) generiert sowie wahlweise einen Wert des nächsten Ziels (next_dest), die von dem Rx-Puffer 68 empfangen werden. Der Rx-Puffer 68 ist mit dem Schalter 18 (insbesondere dem Quelldatenpfad (Sdata in 8) des Schalters 18) und mit der Switch-Schnittstellenschaltung 70 gekoppelt. Die H&R-Schaltung 74A ist auch mit dem PDI_map Register 72 verbunden. Der IVC kann der virtuelle Kanal auf der Schnittstelle 30A sein, und der SVC gibt das Ziel (innerhalb des Systems 10) und den virtuellen Kanal an dem Ziel an.
  • Der Decoder 60 empfängt die Eingangsdaten von der Schnittstelle 30A und decodiert die Daten gemäß der SPI-Spezifikation (in dem SPI-Decoder 62) oder der HT-Spezifikation (in dem HT-Decoder 64). Einer der Decoder 62 und 64 ist aktiv, je nachdem, mit welcher Schnittstelle 30A die Rx-Schaltung 26A gekoppelt ist. Der aktive Decoder 62 oder 64 kann auf jede gewünschte Art und Weise ausgewählt werden. Die PoHT-Erweiterung auf die HT-Schnittstelle definiert einen Adressbereich (gespeichert in dem PoHT BAR1-Register 66), auf den HT Sized Write Befehle gerichtet werden können, um Paketdaten zu übertragen. Der IVC kann in dem Sequenz-ID-Feld des HT-Pakets gestützt werden, und die am wenigsten signifikanten Bits der Adresse können angeben, ob sich die Daten am Anfang des Pakets, in der Mitte des Pakets, oder am Ende des Pakets befinden, die Anzahl gültiger Bytes in dem letzten Doppelwort des HT-Pakets, sowie einen Fehlerzustand. Wenn ein HAT Sized Write decodiert wird und die Adresse in dem durch das PoHT BAR1-Register angegebenen Adressbereich liegt, ist das HT-Paket ein PoHT-Paket und die mit dem Sized Write übertragenen Daten sind Paketdaten.
  • Der HT-Decoder 64 kann auch kohärente Befehle und nicht-kohärente Befehle (z.B. Standard HT-Befehle) decodieren und den IVC für diese Befehle ausgeben. Der SVC kann angeben, dass das Ziel die Speicherbrücke 32 oder eine der Tx-Schaltungen 28A–28C ist, und der virtuelle Kanal an der Speicherbrücke 32/Tx-Schaltung 28A–28C kann derselbe sein wie der IVC.
  • Der Decoder 60 stellt den IVC des Pakets und die empfangenen Paketdaten für die H&R-Schaltung 74A bereit. Die H&R-Schaltung 74A kann Bytes der Paketdaten und/oder des IVC auswählen und einen entsprechenden SVC erzeugen. Obwohl die H&R-Schaltung 74A jede beliebige Hashing- und Mapping-Funktion implementieren kann, kann die H&R-Schaltung 74A bei einer Ausführungsform so sein, wie sie in 9 gezeigt und weiter unten beschrieben ist. Außerdem kann für HT-Schnittstellen von der H&R-Schaltung 74A ein next_dest ausgegeben werden. Der next_dest Wert gibt für eine Tx-Schaltung 28A–28C auf einer HT-Schnittstelle an, welche Basisadresse aus einer Tabelle von Basisadressen für den Schreibbefehl, der das PoHT-Paket enthält, auszuwählen ist. Wenn der SVC angibt, dass die Paket-Direkt-Speicherzugriffsschaltung 16 das Ziel ist, kann die H&R-Schaltung zunächst einen virtuellen Kanal für die Eingangs-Paket-Direkt-Speicherzugriffsschaltung (PDI) (z.B. in einem Bereich von Null bis fünfzehn) festlegen und kann dann den PDI VC auf eine Eingangsschlange der Paket-Direkt-Speicherzugriffsschaltung (z.B. im Bereich von Null bis 32) unter Verwendung des in dem PDI_map Register 72 spezifizierten Mappings mappen.
  • Die von dem H&R-Block 74A ausgegebenen Daten und der SVC werden in dem Rx-Puffer 68 gespeichert. Der Rx-Puffer 68 kann Speicher für jeden IVC enthalten, der durch Programmierung den IVCs unter Verwendung von (nicht gezeigten) Konfigurationsregistern zugeteilt werden kann.
  • Die Switch Schnittstellenschaltung 70 kann die in dem Rx-Puffer 68 gespeicherten Pakete/Befehle abtasten und Anfragen für den Schalter 18 auf der Quellanfrage(Sreq.)-Schnittstelle erzeugen. Wenn der Schalter 18 die Anfrage bewilligt, gibt der Schalter 18 die Bewilligung auf der Quell-Bewilligungs(SGnt.)-Schnittstelle an.
  • Im Ansprechen auf eine Bewilligung kann die Switch Schnittstellenschaltung 70 veranlassen, dass der Rx-Puffer 68 die nächsten 16 Bytes des Pakets/Befehls gemäß dem bewilligten SVC überträgt. Der Rx-Puffer 68 kann den Speicher, aus dem die 16 Bytes ausgelesen worden sind, im Ansprechen auf die Übertragung der Daten durch den Schalter 18 freigeben. Es wird angemerkt, dass, obwohl 16 Bytes als Beispiel einer Übertragung durch den Schalter 18 verwendet worden sind, andere Ausführungsformen jede beliebige Größe für die Übertragen verwenden können.
  • 9 zeigt ein Blockdiagramm einer Ausführungsform der H&R-Schaltung 74A. H&R-Schaltungen in anderen Rx-Schaltungen 26B–26C können ähnlich sein. Bei der Ausführungsform der 9 weist die H&R-Schaltung 74A eine Regeltabelle 100, eine Pfadtabelle 102, eine Routetabelle 104, eine Offset-Schaltung 106, eine Auswahllogikschaltung (Select Logic Circuit) 108, eine Vergleichslogikschaltung (Compare Logic Circuit) 110, eine Hash-Schaltung 112, eine Extract-Schaltung 114, eine Fold-Schaltung 116, einen Multiplexer (mux) 118, einen Addierer 120, einen Multiplexer (mux) 120 und einen Multiplexer (mux) 124 auf. Die Offset-Schaltung 106 ist so gekoppelt, dass sie Paketdaten empfängt; ihr Ausgang ist mit der Auswahllogikschaltung 108, der Hash-Schaltung 112 und der Extract-Schaltung 114 ge koppelt. Der IVC, der den Paketdaten entspricht, wird für die Auswahllogikschaltung 108, die Hash-Schaltung 112 und die Extract-Schaltung 114 zur Verfügung gestellt. Die Auswahllogikschaltung 108 ist mit der Regeltabelle 100 und mit der Vergleichslogikschaltung 110 gekoppelt, die ebenfalls mit der Regeltabelle 100 und so gekoppelt ist, dass sie der Pfadtabelle 102 ein Ergebnis zur Verfügung stellt. Die Pfadtabelle 102 ist mit den Multiplexern 118, 122 und 124, dem Addierer 120 und der Fold-Schaltung 116 gekoppelt. Der Multiplexer 124 ist mit der Routetabelle 104 und so gekoppelt, dass er den SVC und wahlweise den next_dest Ausgang der H&R-Schaltung 74A zur Verfügung stellt. Die Routetabelle 104 ist so gekoppelt, dass sie einen Index von dem Multiplexer 122 empfängt, der auch mit dem Addierer 120 gekoppelt ist. Der Addierer 120 ist mit dem Multiplexer 118 verbunden, der mit der Fold-Schaltung 116 und der Extract-Schaltung 114 gekoppelt ist. Die Fold-Schaltung 116 ist mit der Hash-Schaltung 112 verbunden.
  • Bei einer Ausführungsform kann die H&R-Schaltung 74A eine Reihe programmierbarer Regeln unterstützen. Jede Regel wählt Bytes aus den Daten (oder dem IVC) aus und vergleicht die ausgewählten Daten mit einem Operanden der Regel. Jede Regel kann auf Paketdaten ausgewertet werden, und die richtigen/falschen Ergebnisse jedes Vergleichs können einen aus einem Satz von Pfaden auswählen. Der Pfad kann ein SVC, ein Index für eine Routetabelle, die einen SVC ausgibt, sein, oder kann den Ausgang einer Hash-Funktion oder einer Extract-Funktion als Index für die Routetabelle auswählen (addiert zu einer Basisadresse, die ebenfalls Teil der Pfaddaten ist). Außerdem kann für HT-Schnittstellen next_dest ausgegeben werden.
  • Im allgemeinen können die Regeltabelle 100, die Pfadtabelle 102 und die Routetabelle 104 Speicher aufweisen, die durch Software programmiert werden können, um wie oben erläutert SVCs für Pakete zu erzeugen. Bei einer Implementierung können die Einträge der Regeltabelle 100, der Pfadtabelle 102 und der Routetabelle 104 in den Adressraum des Systems 10 als Konfigurationsregister gemappt werden, die durch Software ausgelesen und beschrieben werden können.
  • Jeder Eintrag der Regeltabelle 100 weist ein Offset und Auswahl-Feld auf, sowie ein Operanden- und Aktivierungsfeld. Das Offset Feld gibt den Offset eines Wortes (bei einer Ausführungsform 4 Bytes) in dem Paket an, das mit dem Operanden in dem Operanden-Feld zu vergleichen ist. Das Aktivierungs-Feld ist ein Bit-Vektor, der verwendet wird, um das ausgewählte Wort vor dem Vergleich auszu blenden. Das Auswahl-Feld wählt entweder das durch den Offset bestimmte Wort oder den IVC zum Vergleichen aus. Die Auswahllogikschaltung 108 ist so gekoppelt, dass sie die Offset- und Auswahl-Felder jedes Eintrags empfängt, und ist so konfiguriert, dass sie die spezifizierten Daten von den Paketdaten oder dem IVC zum Vergleich auswählt. Die Auswahllogikschaltung 108 kann Daten unabhängig für jeden Eintrag auswählen und die Daten der Vergleichslogikschaltung 110 zur Verfügung stellen. Die Vergleichslogikschaltung 110 kann alle ausgewählten Daten (ausgeblendet durch das Aktivierungs-Feld des entsprechenden Regeltabellen-Eintrags) unabhängig mit dem Operanden aus dem entsprechenden Regeltabellen-Eintrag vergleichen. Die Ergebnisse des Vergleichs werden der Pfadtabelle 102 zur Verfügung gestellt. Die Ergebnisse können eine Angabe aufweisen, ob jeder Vergleich zu einem richtigen oder falschen Ergebnis geführt hat. Die Zahl der Einträge in der Regeltabelle 100 kann von Ausführungsform zu Ausführungsform variieren. Bei einer Implementierung kann es 16 Regeleinträge geben, die bis zu 16 programmierbare Regeln ermöglichen. Bei einer Ausführungsform stehen die in der Regeltabelle spezifizierten Offsets in Bezug zu einem programmierbaren Offset vom Beginn der Paketdaten. Die Offset-Schaltung 106 kann die Paketdaten um den programmierbaren Offset versetzen. Bei einer Ausführungsform kann der programmierbare Offset direkt sein (d.h. der programmierte Wert kann der Offset sein). Bei einer anderen Ausführungsform kann der programmierbare Offset indirekt sein (d.h. der programmierte Wert kann ein Offset-Feld innerhalb der Paketdaten identifizieren, das den Offset für ein gegebenes Paket unterstützt). Bei einer weiteren Ausführungsform kann der programmierbare Offset so programmiert werden, dass er entweder direkt oder indirekt ist.
  • Die Pfadtabelle 102 kann einen Satz von Einträgen aufweisen, die jeweils ein Aktivierungs- und Testfeld, ein Pfaddatenfeld und ein Pfadtypfeld enthalten. Das Aktivierungs- und Testfeld wird verwendet, um zu programmieren, welche Ergebnisse der Vergleichslogikschaltung 110 verwendet werden, um zu bestimmen, ob der Pfadeintrag für dieses Paket verwendet wird (über Bits in dem Aktivierungsfeld, die jedem Ergebnis entsprechen), und der Testwert kann angeben, ob das entsprechende Ergebnis auf richtig oder falsch getestet ist. Wenn jedes aktivierte Ergebnis dasselbe testet wie der Testwert spezifiziert, wird der Pfadtabellen-Eintrag ausgewählt. Die Pfadtabelle 102 gibt die Pfaddaten- und Pfadtypfelder des ausgewählten Pfadtabellen-Eintrags aus. Das Pfadtypfeld gibt einen mehrerer Pfadtypen an, wobei die Multiplexer 118, 122 und 124 gesteuert werden und die Art der Pfaddaten angegeben wird. Bei einem direkten Pfadtypen werden der SVC und wahlweise next_dest in den Pfaddaten spezifiziert. Für den direkten Pfadtypen wählt der Multiplexer 124 die Pfaddaten durch den Multiplexer 124 aus. Ist der Pfadtyp nicht direkt, wird der Ausgang der Routetabelle 104 durch den Multiplexer 124 ausgewählt. Bei verschiedenen Ausführungsformen kann eine beliebige Anzahl von Pfadtabellen-Einträgen unterstützt werden, einschließlich einer Anzahl von Einträgen die unterschiedlich zu der Anzahl der Regeltabellen-Einträge ist. Bei einer Implementierung kann die Pfadtabelle 102 16 Einträge und einen 17. (Standard) Eintrag aufweisen, der ausgewählt wird, wenn keiner der 16 anderen Einträge mit dem Ergebnis der Vergleichslogikschaltung 110 übereinstimmt.
  • Die Routetabelle 104 weist mehrere Einträge auf, die jeweils einen SVC und einen next_dest Wert speichern. Die Routetabelle 104 empfängt einen Index, der, abhängig von dem Pfadtypfeld, auf mehrere mögliche Arten generiert wird. Wenn der Pfadtyp ein Indexpfadtyp ist, sind die Pfaddaten ein Index für die Routetabelle 104, und die Pfaddaten werden durch den Multiplexer 122 ausgewählt. Anderenfalls wird der Ausgang des Addierers 120 durch den Multiplexer 122 als Index für die Routetabelle 104 ausgewählt.
  • Bei den verbleibenden Pfadtypen können die Pfaddaten eine Basisadresse aufweisen, die (durch den Addierer 120) verwendet wird, um den Index der Routetabelle zu generieren. Bei einem Hash-Pfadtyp wird der Ausgang der Hash-Schaltung 112 (ein Hash-Wert) zu der Basisadresse addiert, um den Index zu generieren (und wird durch den Multiplexer 118 für den Addierer 120 ausgewählt). Die Hash-Schaltung 112 kann so programmiert werden, dass sie bis zu zehn Wörter aus den Paketdaten auswählt, die Wörter mit programmierbaren Aktivierungsvektoren ausblendet und sie hasht, um den Hash-Wert zu erzeugen. Bei einer Ausführungsform gibt es 512 Einträge in der Routetabelle 104. Bei einer solchen Ausführungsform kann die Hash-Funktion einen 8-Bit Hash-Wert erzeugen (der in dem Addierer 120 zu einer 9-Bit Basisadresse addiert werden kann). Außerdem können bei einigen Ausführungsformen die Pfaddaten eine Fold-Steuerung aufweisen, die den Hash-Wert zu einem kleineren Wert verringert (z.B., durch Programmierung, 7 Bits oder 6 Bits bei einer Ausführungsform), um den Anteil der Routetabelle 104 zu reduzieren, der über die Hash-Schaltung 112 ausgewählt werden kann. Bei einer Implementierung nimmt die Hash-Funktion bitweise mittels einer XOR-Operation die beiden oberen Bytes und die beiden unteren Bytes jedes Wortes, um zwei Bytes zu erzeugen, und nimmt dann mittels einer XOR-Operation benachbarte Sätze von zwei Bits, um ein Byte (8 Bits) zu erzeugen. Die aus jedem Wort resultierenden Bytes können bitweise einer XOR-Operation unterzogen werden, um den Hash-Wert zu erzeugen. Das optionale Folding kann Bits 7 und 5 des Hash-Werts einer XOR-Operation unterziehen (wobei die Bits 7 bis 0 von am wichtigsten bis am wenigsten wichtig nummeriert werden), um Bit 5 des Fold, null Bit 7 zu erzeugen, und die verbleibenden Hash-Wert Bits unverändert bereitstellen, um bei einer Ausführungsform ein 7-Bit Fold zu erzeugen. Um ein 6-Bit Fold zu erzeugen, kann eine Implementierung Bits 7 und 5 des Hash-Werts einer XOR-Operation unterziehen, um Bit 5 des Fold zu erzeugen, Bits 6 und 4 des Hash-Werts einer XOR-Operation unterziehen, um Bit 4 des Fold, null Bits 7 und 6 zu erzeugen, und die verbleibenden Hash-Wert Bits unverändert bereitstellen, um ein 6-Bit Fold zu erzeugen. Wenn Folding nicht ausgewählt wird, stellt die Fold-Schaltung 116 den unveränderten Hash-Wert als Ausgang zur Verfügung. Bei anderen Ausführungsformen können zwei oder mehrere Hash-Funktionen unabhängig in der Hash-Schaltung 112 programmiert und unter Verwendung des Pfadtypfelds ausgewählt werden.
  • Die Extract-Schaltung 114 kann so programmiert werden, dass sie zwei Halbbytes (4 Bits) aus den Paketdaten auswählt, um die 8-Bit Eingabe in den Addierer 120 zu erzeugen. Die zwei Halbbytes können unabhängig programmiert werden und brauchen somit in dem Paket nicht aufeinander zu folgen. Bei anderen Ausführungsformen können zwei oder mehr Extract-Funktionen in die Extract-Schaltung 114 programmiert und unter Verwendung des Pfadtypfelds ausgewählt werden. Bei anderen Ausführungsformen kann das Extract-Ergebnis auf ähnliche Weise einer Fold-Operation unterzogen werden wie der Hash-Wert.
  • Obwohl die Ausführungsform der 9 eine Vielzahl von Mechanismen zur Erzeugung eines SVCs bereitstellt, können andere Ausführungsformen eine beliebige Teilmenge der direkten SVC-Erzeugung, des Indexes von der Pfadtabelle zu der Routetabelle, des Hash-Mechanismus oder des Extract-Mechanismus zur Verfügung stellen. Jede beliebige Größe von Routetabelle kann unterstützt werden, und somit können der Hash-Wert und die Größe des Extract-Ergebnisses variiert werden.
  • 10 ist ein Automaten-Diagramm, das die Operation einer Ausführungsform des Schalters in Bezug auf einen SVC (ein Ziel und einen virtuellen Kanal an diesem Ziel) zeigt. Ein ähnlicher Automat kann für jeden SVC angewendet werden.
  • Bei dem Paket, das sich nicht im Bearbeitungszustand befindet 80, kann der Schalter 18 jede beliebige Quelle auswählen, um Daten auf dem SVC zu übertragen. In dem Zustand 80 kann der Schalter 18 jeden beliebigen Auswahlmechanismus verwenden, um unter Anfrageeinrichtungen für den SVC auszuwählen. Bei einer Ausführungsform verwendet der Schalter 18 ein Ring-Auswahlschema für die Eingangsschlangen der Paket-Direkt-Speicherzugriffsschaltung 16 und die Eingangspuffer (auf der Grundlage eines virtuellen Kanals) der Speicherbrücke 32, und verwendet ein programmierbares gewichtetes „Round Robin" mit Prioritätsschema für die Tx-Schaltungen 28A–28C. Bei dem programmierbaren gewichteten „Round Robin" mit Prioritätsschema kann jede Quelle mit hoher Priorität oder mit niedriger Priorität programmiert und gewichtet werden. Bei einer Implementierung weist der Schalter Defizitzähler auf, die angeben, wie viele Übertragungen jede Quelle (auf der Grundlage ihrer Gewichtung) nicht auf den SVC übertragen konnte, und er wählt die anfragende Quelle mit dem größten Defizit aus.
  • Wenn eine Quelle ausgewählt worden ist, geht der Schalter 18 auf das Paket im Bearbeitungszustand 82 über. In diesem Zustand erfasst der Schalter 18 die Quelle, die für diesen SVC bewilligt worden ist, und blendet Anfragen von anderen Quellen aus. Somit ist die Quelle, die vorher bewilligt worden ist, die einzige Quelle, die für den SVC bewilligt wird. Der Schalter kann andere Quellen für andere SVCs, die demselben Ziel entsprechen, bewilligen (z.B. andere Eingangsschlangen in der Paket-Direkt-Speicherzugriffsschaltung 16, oder virtuelle Kanalpuffer in der Speicherbrücke 32, oder andere virtuelle Ausgangskanäle (OVCs) in den Tx-Schaltungen 28A–28C). Der Schalter 18 bleibt in diesem Zustand, bis eine Anfrage für die Quelle bewilligt ist und die EOP-Anzeige mit der Anfrage das Ende des Pakets anzeigt. Der Schalter 18 geht sodann in den Zustand 80 über und wählt die nächste Quelle aus.
  • Paket-Direkt-Speicherzugriffsschaltung-Descriptoren
  • Ein beispielhafter Descriptor-Ring 130 für die Paket-Direkt-Speicherzugriffsschaltung 16 ist für eine Ausführungsform in 11 zusammen mit (einem) entsprechenden Descriptor-Steuerregister oder -registern 136 gezeigt. Wie oben erwähnt, kann ein Descriptor-Ring 130 eine Eingangsschlange (oder eine Ausgangsschlange) der Paket-Direkt-Speicherzugriffsschaltung 16 aufweisen. Descriptor-Ringe können sowohl für die Eingangs- als auch für die Ausgangsschlangen ähnlich sein. Bei der Ausführungsform der 11 werden die Descriptoren in einem Speichergebiet gespeichert, das durch die Basisadresse („Basis"-Feld der Register 136 in 11) und die Größe („Größe"-Feld der Register 136 in 11) definiert ist. Die Basisadresse zeigt auf den ersten Descriptor (Descriptor 0) in dem Speicher, und die Größe ist ein Offset zum Ende des letzten Descriptors (Descriptor N – 1). Die Descriptoren können in einem Ring verwendet werden. Das heißt, Descriptoren können in aufeinanderfolgender Reihenfolge verwendet werden, beginnend mit dem Descriptor 0 und fortlaufend bis zu dem Descriptor N – 1. Wenn der letzte Descriptor N – 1 verwendet worden ist, ist der nächste zu verwendende Descriptor der Descriptor 0 (in 11 durch die gestrichelte Linie von dem Descriptor N – 1 zu dem Descriptor 0 angezeigt).
  • Jeder Descriptor zeigt auf einen Speicherpuffer (das heißt, der Descriptor enthält die Adresse des Speicherpuffers) und kann auch verschiedene Attribute des Speicherpuffers aufweisen. Beispielsweise zeigt in 11 der Descriptor 132A auf den Speicherpuffer 134A, und der Descriptor 132B zeigt auf den Speicherpuffer 134B.
  • Die Descriptoren werden der Paket-Direkt-Speicherzugriffsschaltung 16 durch Software zur Verfügung gestellt. Wenn die Paket-Direkt-Speicherzugriffsschaltung 16 einen Descriptor zum Speichern eines Pakets verwendet hat (oder das Paket aus dem Descriptor zur Übertragung ausliest), gibt die Paket-Direkt-Speicherzugriffsschaltung 16 den Descriptor an die Software zurück. Bei einer Ausführungsform gibt die Paket-Direkt-Speicherzugriffsschaltung 16 einen Descriptor der Software dadurch zurück, dass sie ein Hardware(HW)-Bit in dem Descriptor zurücksetzt, was unten noch genauer beschrieben werden wird. Alternativ können Descriptoren durch Verwendung des Zähler-Felds bereitgestellt werden. Die Software stellt die Descriptoren in dem Descriptor-Ring auf und schreibt die Anzahl der Descriptoren, die zur Verfügung gestellt werden, in den Zähler, der diesem Descriptor-Ring entspricht („Zähler"-Feld in den Registern 136 in 11). Der in das Zähler-Feld geschriebene Wert wird durch die Paket-Direkt-Speicherzugriffsschaltung 16 zu dem Wert in dem Zähler-Feld addiert, was zum Zähler der zur Verfügung stehenden Descriptoren führt. Das „Letzter"-Feld in den Registern 136 in 11 ist ein Index, gemessen von der Basisadresse, für den letzten Descriptor, der von der Paket-Direkt-Speicherzugriffsschaltung 16 verwendet und an die Software zurückgegeben worden ist. Somit stehen die Descriptoren, beginnend mit dem Descriptor in dem Ring, der dem in dem „Letzter"-Feld angegebenen Descriptor folgt und der folgenden „Zähler"-1 Zahl von Descriptoren, zur Verwendung durch die Paket-Direkt-Speicherzugriffsschaltung zur Verfügung.
  • Bei einer Ausführungsform kann die Paket-Direkt-Speicherzugriffsschaltung 16 einen oder mehrere Descriptoren vorwegnehmen. Das Vorwegnehmen(„prefetch")-Feld der Register 136 gibt den Index, gemessen von der Basisadresse, des jüngst vorweggenommenen Descriptors an. Somit kann der nächste Descriptor, der vorwegzunehmen ist, der Descriptor in dem Ring sein, der dem durch das Vorwegnehmen-Feld angezeigten Descriptor folgt. Alternativ kann das Vorwegnehmen-Feld den nächsten Descriptor angeben, der vorwegzunehmen ist. Bei einer Ausführungsform versucht die Paket-Direkt-Speicherzugriffsschaltung 16 nicht, einen Descriptor vorwegzunehmen, der von der Software nicht zur Verfügung gestellt worden ist, und somit kann das Vorwegnehmen-Feld im allgemeinen einen Descriptor zwischen dem „letzten" Descriptor und dem Descriptor angeben, der dem „letzten" plus dem „Zähler" entspricht.
  • Im allgemeinen kann die Paket-Direkt-Speicherzugriffsschaltung 16, wenn ein Descriptor für eine gegebene Eingangsschlange zur Verfügung gestellt wird, Daten von dem Schalter (als Ziel) für diese Eingangsschlange abfragen. Paketdaten, die von dem Schalter für die Eingangsschlange empfangen werden, werden in dem von dem Descriptor angegebenen Speicherpuffer gespeichert. Ein Paket kann in einem oder mehreren Speicherpuffern gespeichert werden. Sobald der Speicherpuffer voll oder das Paket vollständig ist, kann die Paket-Direkt-Speicherzugriffsschaltung 16 den Descriptor updaten, damit er die Verfügbarkeit des Pakets anzeigt, und kann den Descriptor an die Software zurückgeben.
  • Wenn ein Descriptor für eine gegebene Ausgangsschlange zur Verfügung gestellt wird, kann die Paket-Direkt-Speicherzugriffsschaltung 16 Übertragungen durch den Schalter (als Quelle) anfordern, um das Paket in dem Descriptor zu dem ausgewählten Ziel zu übertragen. Sobald der Speicherpuffer geleert worden ist, kann die Paket-Direkt-Speicherzugriffsschaltung 16 den Descriptor updaten, um ihn an die Software zurückzugeben.
  • Bei einer Ausführungsform kann ein Descriptor 132 größenmäßig kleiner sein als ein Cache-Block. Beispielsweise kann ein Cache-Block 32 Bytes groß sein und der Descriptor kann 16 Bytes aufweisen. In solchen Fällen kann die Paket-Direkt-Speicherzugriffsschaltung 16 so konfiguriert werden, dass ein Descriptor-Update (wenn sich der Descriptor in der unteren Hälfte des Cache-Blocks befindet) für eine bestimmte Zeit aufgeschoben wird, um das Update gegebenenfalls zusammen mit dem Update des Descriptors in der oberen Hälfte des Cache-Blocks (aufgrund des nächsten Pakets) durchzuführen. In solchen Fällen kann ein Lesen-Ändern-Schreiben des Cache-Blocks vermieden werden.
  • 12 ist ein Blockdiagramm einer Ausführungsform eines Descriptors 132. Bei der Ausführungsform der 12 weist der Descriptor 132 16 Bytes auf, die als zwei 8-Byte Wörter dargestellt sind. Die Bitbereiche für die Felder innerhalb der jeweiligen 8 Bytes sind über den Feldern gezeigt. elder die mit RSVD bezeichnet sind, sind reserviert.
  • Der Descriptor 132 weist verschiedene Statusinformationen auf, die in Bits 63:55 des ersten 8-Byte Wortes gespeichert sind. Insbesondere befindet sich ein Hardware(HW)-Bit darunter. Die Software kann das HW-Bit so setzen, dass es anzeigt, dass der Descriptor 132 für die Verwendung durch die Paket-Direkt-Speicherzugriffsschaltung 16 zur Verfügung steht (zumindest hinsichtlich der Software). Alternativ kann die Software anzeigen, dass ein oder mehrere Descriptoren verfügbar sind, indem sie den oben beschriebenen Descriptor-Zähler updatet. Die Paket-Direkt-Speicherzugriffsschaltung 16 kann das HW-Bit so freisetzen, dass es den Descriptor an die Software zurückgibt.
  • Die SOP- und EOP-Bits werden verwendet, um anzugeben, ob der Speicherpuffer, der dem Descriptor entspricht, den Beginn des Pakets oder das Ende des Pakets enthält. Ein Paket kann in einem oder mehreren Speicherpuffern gespeichert werden. Wenn der Speicherpuffer, der von dem Descriptor 132 lokalisiert wird, den Beginn eines Pakets aufweist, wird das SOP-Bit gesetzt. Anderenfalls ist das SOP-Bitfreigesetzt. Wenn der Speicherpuffer das Ende des Pakets aufweist, wird das EOP-Bit gesetzt. Anderenfalls ist das EOP-Bit freigesetzt. Somit werden, wenn ein Paket in einem Speicherpuffer gespeichert wird, sowohl das EOP- als auch das SOP-Bit in diesem Descriptor gesetzt. Wenn ein Paket in mehr als einem Speicherpuffer gespeichert wird, wird das SOP-Bit in dem Descriptor, der dem ersten Speicherpuffer entspricht, gesetzt, und es wird das EOP-Bit in dem Descriptor, der dem letzten Speicherpuffer entspricht, gesetzt. Die anderen EOP- und SOP-Bits in den Descriptoren sind freigesetzt. Für Eingangsschlangen-Descriptoren setzt die Paket-Direkt-Speicherzugriffsschaltung 16 die EOP- und SOP-Bits oder setzt sie frei, wenn sie den upgedateten Descriptor in den Speicher zurückschreibt, nachdem die Paketdaten in den Speicherpuffer geschrieben worden sind. Für Ausgangsschlangen-Descriptoren setzt die Software die EOP- und SOP-Bits oder setzt sie frei, wenn sie die Descriptoren für die Pakete generiert.
  • Das INT-Bit wird verwendet um anzuzeigen, ob die Paket-Direkt-Speicherzugriffsschaltung 16 eine Unterbrechung herstellen soll, wenn der Descriptor fertig ist (d.h., wenn die Paket-Direkt-Speicherzugriffsschaltung 16 den upgedateten Descriptor in den Speicher zurückschreibt). Die Software kann das INT-Bit setzen, um die Unterbrechung zu veranlassen, und das INT-Bit freisetzen, um keine Unterbrechung zu veranlassen.
  • SWID kann für Eingangsschlangen-Descriptoren die Schnittstellenschaltung angeben, auf der das Paket empfangen worden ist. Das LE-Bit kann, wenn es gesetzt ist, angeben, dass ein Fehler in der Rx-Schaltung 26A–26C, die das Paket empfangen hat, aufgetreten ist. Insbesondere kann das LE-Bit, wenn die Rx-Schaltung SPI-4 Phase 2 Verkehr empfängt, angeben, wenn es gesetzt ist, dass ein DIP-4 Fehler aufgetreten ist. Das SE-Bit kann, wenn es gesetzt ist, angeben, dass ein SPI-4 Abbruchsteuerungswort in dem Paket empfangen worden ist, oder dass ein Fehler in einer PoHT-Transaktion ermittelt worden ist. Das PE-Bit kann, wenn es gesetzt ist, angeben, dass die Paket-Direkt-Speicherzugriffsschaltung bei der Übertragung des Pakets einen Fehler ermittelt hat.
  • Das Feld Pufferlänge gibt die Größe des von dem Descriptor 132 angegebenen Speicherpuffers (in Bytes) an. Für Eingangsschlangen-Descriptoren kann die Paket-Direkt-Speicherzugriffsschaltung 16 das Feld Pufferlänge überschreiben, um die tatsächliche zum Speichern von Paketdaten verwendete Länge anzugeben.
  • Das Feld next_dest in dem Descriptor wird für Ausgangsschlangen-Descriptoren verwendet, um den next_dest Wert für PoHT-Pakete zu speichern. Die Paket-Direkt-Speicherzugriffsschaltung 16 kann das Feld next_dest auslesen und den Wert mit dem Paket an die Tx-Schaltung 28A–28C übertragen, die das Paket zu übertragen hat.
  • Das VC-Feld speichert den IVC für ein empfangenes Paket, wenn das Paket auf der SPI-Schnittstelle übertragen worden ist. Für Ausgangsschlangen-Descriptoren kann das VC-Feld einen Wert speichern, für den die 4 wichtigsten Bits zu der Tx- Schaltung 28A–28C übertragen werden, um das Paket zu übertragen, und die Tx-Schaltung 28A–28C kann die Bits an den OVC anhängen, um das VC-Feld in dem SPI-4-Paket zu erzeugen. Das Feld Speicherpufferadresse speichert die Adresse des von dem Descriptor 132 angegebenen Speicherpuffers.
  • Es wird angemerkt, dass, obwohl oben verschiedene Bits so beschrieben worden sind, dass sie bestimmte Bedeutungen haben, wenn sie gesetzt oder freigesetzt sind, den gesetzten und freigesetzten Zuständen auch die gegenteiligen Bedeutungen verliehen werden können. Im allgemeinen kann jede Angabe bei verschiedenen Ausführungsformen verwendet werden.
  • Kohärenzmanagement
  • 13 zeigt eine Tabelle 142, die einen beispielhaften Satz von Transaktionen zeigt, die von einer Ausführungsform der Verbindung 22 gestützt werden, sowie eine Tabelle 144, die einen beispielhaften Satz von kohärenten Befehlen zeigt, die von einer Ausführungsform der Schnittstellen 30 gestützt werden. Andere Ausführungsformen mit Teilmengen, Obermengen oder alternativen Sätzen von Befehlen können verwendet werden.
  • Als nächstes werden die in der Tabelle 142 gezeigten Transaktionen beschrieben. Eine Einrichtung in dem System 10 kann einen Cache-Block (entweder fern oder lokal) unter Verwendung der Read Shared (RdShd) oder Read Exclusive (RdExc) Transaktionen auf der Verbindung 22 auslesen. Die RdShd Transaktion wird verwendet, um eine gemeinsame Kopie des Cache-Blocks anzufordern, und die RdExc Transaktion wird verwendet, um eine exklusive Kopie des Cache-Blocks anzufordern. Wenn die RdShd Transaktion verwendet wird und während der Antwortphase der Transaktion keine andere Einrichtung berichtet, dass sie eine Kopie des Cache-Blocks hat (mit Ausnahme des L2-Caches 36 und/oder der Speichersteuerung 14), kann die Einrichtung den Cache-Block in dem exklusiven Zustand nehmen. Im Ansprechen auf die RdExc Transaktion machen andere Einrichtungen in dem Knoten ihre Kopien des Cache-Blocks (wenn vorhanden) ungültig. Außerdem kann ein exklusiver (oder modifizierter) Besitzer des Cache-Blocks die Daten für die Transaktion in der Datenphase liefern. Andere Ausführungsformen können andere Mechanismen verwenden (z.B. einen neuen Versuch auf der Verbindung 22), um die Übertragung eines modifizierten Cache-Blocks sicherzustellen.
  • Die Schreibtransaktion (Wr) und die Schreibinvalidierungstransaktion (WrInv) können von einer Einrichtung verwendet werden, um einen Cache-Block in den Speicher zu schreiben. Die Wr-Transaktion kann von einem Besitzer verwendet werden, der den modifizierten Zustand für den Block hat, da keine weiteren Kopien des Blocks ungültig gemacht werden müssen. Die WrInv-Transaktion kann von einer Einrichtung verwendet werden, die nicht im ausschließlichen Besitz des Blocks ist (die Einrichtung kann sogar für den Block den ungültigen Zustand haben). Die WrInv-Transaktion veranlasst andere Einrichtungen, alle Kopien des Blocks, einschließlich modifizierter Kopien, ungültig zu machen. Die WrInv-Transaktion kann von einer Einrichtung verwendet werden, die den gesamten Cache-Block beschreibt. Beispielweise kann eine Paket-Direkt-Speicherzugriffsschaltung, die den gesamten Cache-Block mit neuen Daten beschreibt, die Transaktion verwenden, um eine Lesetransaktion, der eine Schreibtransaktion folgt, zu vermeiden. Insbesondere kann die Paket-Direkt-Speicherzugriffsschaltung 16 WrInv-Transaktionen verwenden, um Paketdaten in den Speicher zu schreiben.
  • Die RdKill- und RdInv-Transaktionen können von der Speicherbrücke 32 im Ansprechen auf Probes verwendet werden, die das System 10 von anderen Knoten empfängt. Die RdKill- und RdInv-Transaktionen veranlassen den Initiator (die Speicherbrücke 32), exklusiven Zugriff auf den Cache-Block zu erhalten, und führen dazu, dass jede Cache-Einrichtung ihre Kopien ungültig macht (durch Übertragen von Daten auf den Initiator ähnlich den RdShd- und RdExc-Transaktionen). Bei einer Ausführungsform löscht die RdKill-Transaktion auch eine Reservierung, die von dem lastverbundenen Befehl in dem MIPS-Befehlssatz hergestellt worden ist, wohingegen die RdInv-Transaktion dies nicht tut. Bei anderen Ausführungsformen kann eine einzige Transaktion für Probes verwendet werden. Bei wieder anderen Ausführungsformen kann eine durch eine Probe erzeugte Transaktion Einrichtungs-Kopien des Cache-Blocks (ähnlich den RdKill- und RdInv-Transaktionen) ungültig machen, und eine andere durch eine Probe erzeugte Transaktion kann es Einrichtungen ermöglichen, gemeinsame Kopien des Cache-Blocks zu behalten.
  • Die WrFlush-Transaktion ist eine Schreibtransaktion, die von einer Einrichtung initiiert werden kann, und eine andere Einrichtung kann eine exklusive oder modifizierte Kopie des Blocks haben. Die andere Einrichtung stellt die Daten für die WrFlush-Transaktion zur Verfügung, oder die initiierende Einrichtung stellt die Daten zur Verfügung, wenn keine andere Einrichtung eine exklusive oder modifizierte Kopie des Blocks hat. Die WrFlush-Transaktion kann bei einer Ausführungsform verwendet werden, bei der das L2-Cache 36 den Knotenzustand für das System 10 beibehält, aber andere Einrichtung den Cache-Block ebenfalls in einem modifizierten Zustand haben können. Das L2-Cache 36 kann den WrFlush-Befehl verwenden, um einen fernen Cache-Block zu entfernen, der in einem Cache einer anderen Einrichtung in dem System 10 modifiziert werden kann.
  • Die Nop-Transaktion ist eine Keine-Operation-Transaktion. Die Nop-Transaktion kann verwendet werden, wenn einer Einrichtung die Verwendung der Verbindung 22 bewilligt wird (z.B. dem Adressbus bei Ausführungsformen, bei denen die Verbindung 22 ein gespaltener Transaktionsbus ist), und die Einrichtung festlegt, dass sie keine Transaktion mehr auf der Verbindung 22 zu laufen hat.
  • Die in der Tabelle 144 gezeigten Befehle werden als nächstes beschrieben. In der Tabelle 144 ist sowohl der Befehl gezeigt als auch der virtuelle Kanal, in dem der Befehl auf den Schnittstellen 30 läuft. Die virtuellen Kanäle können bei der gezeigten Ausführungsform aufweisen: den virtuellen Kanal für kohärentes Lesen (CRd); den virtuellen Kanal für Probe (Probe); den virtuellen Kanal für Bestätigung (Ack); und den virtuellen Kanal für kohärentes Füllen (CFill). Die virtuellen Kanäle CRd Probe, Ack und CFill sind für die HTcc-Befehle definiert. Es kann für die Standard HT-Befehle zusätzliche virtuelle Kanäle geben (z.B. den virtuellen Kanal für nicht herausgegebenen Befehl (NPC), den virtuellen Kanal für herausgegebenen Befehl (PC), und den virtuellen Kanal für Antwort).
  • Die cRdShd- oder cRdExc-Befehle können von der Speicherbrücke 32 im Ansprechen auf RdShd- oder RdExc-Transaktionen auf der Verbindung 22 ausgegeben werden, um einen fernen Cache-Block, der nicht in dem Knoten gespeichert ist (oder, im Fall von RdExc, in dem Knoten – jedoch in einem gemeinsamen Zustand – gespeichert ist), auszulesen. Wenn der Cache-Block in dem Knoten gespeichert ist (mit exklusivem Besitz im Fall der RdExc-Transaktion), wird das Lesen auf der Verbindung 22 ohne die Übertragung eines kohärenten Befehls durch die Speicherbrücke 32 durchgeführt.
  • Die Flush- und Kill-Befehle sind Probe-Befehle für diese Ausführungsform. Die Speicherbrücke 32 an dem Heimatknoten eines Cache-Blocks kann Probe-Befehle im Ansprechen auf einen cRdShd- oder cRdExd-Befehl ausgeben. Die Spei cherbrücke 32 an dem Heimatknoten des Cache-Blocks kann auch einen Probe-Befehl im Ansprechen auf eine Transaktion für einen lokalen Cache-Block ausgeben, wenn ein oder mehrere ferne Knoten eine Kopie des Cache-Blocks hat/haben. Der Flush-Befehl wird verwendet, um einen fernen modifizierten Besitzer eines Cache-Blocks aufzufordern, den Cache-Block an den Heimatknoten zurückzugeben (und um den Cache-Block in dem fernen modifizierten Besitzer ungültig zu machen). Der Kill-Befehl wird verwendet, um einen fernen Besitzer aufzufordern, den Cache-Block ungültig zu machen. Bei anderen Ausführungsformen können zusätzliche Probe-Befehle für andere Anfragen zur Zustandsänderung unterstützt werden (z.B. um es fernen Besitzern zu ermöglichen, eine gemeinsame Kopie des Cache-Blocks zu behalten).
  • Die Probe-Befehle werden (nach Durchführung der von den Probe-Befehlen geforderten Zustandsänderungen) unter Verwendung der Kill_Ack- oder WB-Befehle beantwortet. Der Kill_Ack-Befehl ist eine Bestätigung, dass ein Kill-Befehl von einem empfangenden Knoten ausgeführt worden ist. Der WB-Befehl ist ein Zurückschreiben des Cache-Blocks und wird im Ansprechen auf den Flush-Befehl übertragen. Der WB-Befehl kann auch von einem Knoten verwendet werden, um einen fernen Cache-Block zurückzuschreiben, der von dem Knoten entfernt wird.
  • Der Fill-Befehl ist der Befehl zur Übertragung von Daten auf einen fernen Knoten, der einen Lese-Befehl (cRdExc oder cRdShd) an den Heimatknoten übertragen hat. Der Fill-Befehl wird von der Speicherbrücke 32 in dem Heimatknoten ausgegeben, nachdem die Probes (falls vorhanden) für einen Cache-Block fertig sind.
  • 14 ist ein Blockdiagramm, das eine Ausführungsform eines Adressraums zeigt, der von einer Ausführungsform des Systems 10 implementiert wird. Die in 14 gezeigten Adressen sind als hexadezimale Ziffern dargestellt, wobei ein Unterstrich („_") Gruppen von vier Ziffern voneinander trennt. Somit werden in der in 14 dargestellten Ausführungsform 40 Adressbits unterstützt. Bei anderen Ausführungsformen können mehr oder weniger Adressbits unterstützt werden.
  • Bei der Ausführungsform der 14 wird der Adressraum zwischen 00_0000_0000 und 0F_FFFF_FFFF als lokaler Adressraum behandelt. Transaktionen, die von Einrichtungen in dem lokalen Adressraum erzeugt werden, generieren keine kohärenten Befehle zu anderen Knoten, obwohl Kohärenz innerhalb des Sys tems 10 für diese Adressen durchgesetzt werden kann. Das heißt, der lokale Adressraum wird nicht mit anderen Knoten kohärent gehalten. Verschiedene Teile des lokalen Adressraums können nach Wunsch auf E/A-Vorrichtungen, HT, etc. speichergemappt werden.
  • Der Adressraum zwischen 40_0000_0000 und EF_FFFF_FFFF ist der ferne kohärente Raum 148. Das heißt, der Adressraum zwischen 40_0000_0000 und EF_FFFF_FFFF wird zwischen den Knoten kohärent gehalten. Jedem Knoten wird ein Teil des fernen kohärenten Raums zugeteilt, und dieser Knoten ist der Heimatknoten für den Teil. Wie in 1 gezeigt ist, kann jeder Knoten mit einer Knotenzahl programmiert werden. Die Knotenzahl ist bei der vorliegenden Ausführungsform gleich dem wichtigsten Halbbyte (4 Bits) der Adressen, für die dieser Knoten der Heimatknoten ist. So können die Knotenzahlen bei der gezeigten Ausführungsform zwischen 4 und E liegen. Andere Ausführungsformen können nach Wunsch mehr oder weniger Knotenzahlen unterstützen. Bei der gezeigten Ausführungsform wird jedem Knoten ein 64 Gigabyte (GB) Teil des Speicherraums zugeteilt, für den er der Heimatknoten ist. Die Größe des jedem Knoten zugeteilten Teils kann bei anderen Ausführungsformen variieren (z.B. basierend auf der Adressgröße oder auf anderen Faktoren).
  • Für einen gegebenen kohärenten Knoten besteht Aliasing zwischen dem fernen kohärenten Raum, für den dieser Knoten der Heimatknoten ist, und dem lokalen Adressraum dieses Knotens. Das heißt, entsprechende Adressen in dem lokalen Adressraum und dem Teil des fernen kohärenten Raums, für den der Knoten der Heimatknoten ist, greifen auf dieselben Speicherstellen in dem Speicher 24 des Knotens zu (oder sind auf dieselben E/A-Vorrichtungen oder Schnittstellen speichergemappt, etc.). Beispielsweise führt der Knoten mit der Knotenzahl 5 für den Adressraum 50_0000_0000 bis 5F_FFFF_FFFF Aliasing durch zu 00_0000_0000 bis 0F_FFFF_FFFF (Pfeil 146). Zwischenknoten-kohärente Zugriffe auf den Speicher 24 in dem System 10 verwenden den mit Knotenzahl versehenen Adressraum (z.B. 50_0000_0000 bis 5F_FFFF_FFFF, wenn die in das System 10 programmierte Knotenzahl 5 ist), um auf Cache-Blöcke in dem Speicher 24 zuzugreifen. Das heißt, Einrichtungen in anderen Knoten und Einrichtungen in diesem Knoten, die kohärent auf Cache-Blöcke in dem Speicher zugreifen, verwenden den fernen kohärenten Raum, während Zugriffe in dem lokalen Adressraum nicht mit anderen Knoten kohärent gehalten werden (obwohl auf denselben Cache-Block zugegriffen werden kann). So mit werden bei dieser Ausführungsform die Adressen Aliasing unterzogen, aber nicht kohärent gehalten. Bei anderen Ausführungsformen können die Adressen in dem fernen kohärenten Raum und die entsprechenden Adressen in dem lokalen Adressraum kohärent gehalten werden.
  • Ein Cache-Block wird in einem Knoten als lokal bezeichnet, wenn der Cache-Block Teil des dem Knoten zugeteilten Speichers ist (wie oben erwähnt). Somit kann der Cache-Block lokal sein, wenn auf ihn von dem lokalen Adressraum oder dem fernen kohärenten Raum zugegriffen wird, solange die Adresse in dem Bereich liegt, für den der Knoten der Heimatknoten ist. Ähnlich kann eine Transaktion auf der Verbindung 22, die auf einen lokalen Cache-Block zugreift, als lokale Transaktion oder lokaler Zugriff bezeichnet werden. Eine Transaktion auf der Verbindung 22, die auf einen fernen Cache-Block (über den fernen kohärenten Adressraum außerhalb des Teils, für den der Knoten der Heimatknoten ist) zugreift, kann als ferne Transaktion oder ferner Zugriff bezeichnet werden.
  • Der Adressraum zwischen 10_0000_0000 und 3F_FFFF_FFFF kann bei der gezeigten Ausführungsform für zusätzliche HT-Transaktionen (z.B. Standard HT-Transaktionen) verwendet werden. Außerdem kann der Adressraum zwischen F0_0000_0000 und FF_FFFF_FFFF bei der gezeigten Ausführungsform reserviert werden.
  • Es wird angemerkt, dass, obwohl das wichtigste Halbbyte der Adresse definiert, auf welchen Knoten zuzugreifen ist, andere Ausführungsformen jeden beliebigen anderen Teil der Adresse zur Identifizierung des Knotens verwenden können. Des weiteren können bei anderen Ausführungsformen andere Informationen bei der Transaktion verwendet werden, um ferne gegenüber lokalen Transaktionen zu identifizieren (z.B. Befehlstyp, Steuerinformationen, die bei der Transaktion übertragen werden, etc.).
  • 15 zeigt einen Entscheidungsbaum für eine Lesetransaktion zu einer Speicherraumadresse auf der Verbindung 22 eines Systems 10 für eine Ausführungsform. Der Entscheidungsbaum kann die Operation des Systems 10 für die Lesetransaktion für verschiedene Bedingungen der Transaktion, den Zustand des Cache-Blocks, auf den mit der Transaktion zugegriffen wird, etc. zeigen. Die Lesetransaktion kann bei einer Ausführungsform die in Tabelle 142 der 13 gezeigten RdShd-, RdExc-, RdKill- und RdInV-Transaktionen umfassen. Jeder Punkt auf den Linien dieses Entscheidungsbaums stellt einen Divergenzpunkt eines oder mehrerer Äste des Baums dar, die mit den entsprechenden Bedingungen versehen sind. Wenn von einem Punkt mehrere Äste ausgehen, impliziert das Nehmen eines Astes, dass die Bedingungen für die anderen Äste nicht erfüllt sind. In 15 wird das Ausrufungszeichen („!") zur Angabe eines logischen NICHT verwendet. Der Zustandsübergang, den jede kohärente Einrichtung, die eine Kopie des Cache-Blocks für die Lesetransaktion in den Cache-Speicher aufnimmt, erfährt, ist in 15 nicht dargestellt. Wenn die Lesetransaktion RdShd ist, kann die kohärente Einrichtung eine Kopie des Cache-Blocks im gemeinsamen Zustand behalten. Anderenfalls macht die kohärente Einrichtung ihre Kopie des Cache-Blocks ungültig.
  • Die Transaktion kann, wie oben erwähnt, entweder lokal oder fern sein. Für lokale Transaktionen wird, wenn die Transaktion nicht cachefähig ist, ein Auslesen aus dem Speicher 24 durchgeführt (Bezugszeichen 150). Bei einer Ausführungsform kann die Transaktion eine Angabe enthalten, ob die Transaktion cachefähig ist oder nicht. Wenn die Transaktion nicht cachefähig ist, wird sie bei der vorliegenden Ausführungsform als nicht-kohärente Transaktion behandelt.
  • Ist die lokale Transaktion cachefähig, so hängt die Operation des Systems 10 von der während der Antwortphase der Transaktion gegebenen Antwort ab. Bei einer Ausführungsform antwortet jede kohärente Einrichtung mit dem Zustand des Cache-Blocks in dieser Einrichtung. Beispielsweise kann jede kohärente Einrichtung ein assoziiertes gemeinsames (SHD) und exklusives (EXC) Signal aufweisen. Die Einrichtung kann den ungültigen Zustand durch Nichtbestätigen sowohl des SHD als auch des EXC Signals signalisieren. Die Einrichtung kann den gemeinsamen Zustand durch Bestätigen des SHD Signals und Nichtbestätigen des EXC Signals signalisieren. Die Einrichtung kann den exklusiven Zustand (oder den modifizierten Zustand) durch Bestätigen des EXC Signals und Nichtbestätigen des SHD Signals signalisieren. Bei der vorliegenden Ausführungsform können der exklusive und der modifizierte Zustand in der Antwortphase gleich behandelt werden, und der exklusive/modifizierte Besitzer kann die Daten zur Verfügung stellen. Der exklusive/modifizierte Besitzer kann gleichzeitig mit den Daten eine Angabe zur Verfügung stellen, ob der Zustand exklusiv oder modifiziert ist. Obwohl bei dieser Ausführungsform jede Einrichtung ihre eigenen SHD und EXC Signale aufweisen kann (und die initiierende Einrichtung die Signale von jeder anderen Einrichtung empfangen kann), kann bei anderen Ausführungsformen von allen Einrichtungen ein gemeinsames SHD und EXC Signal verwendet werden.
  • Wenn sowohl die SHD als auch die EXC Antworten für die lokale Transaktion empfangen werden, ist ein Fehler aufgetreten (Bezugszeichen 152). Die Speichersteuerung kann bei einer Ausführungsform eine fatale Fehleranzeige für die Lesetransaktion zurückgeben. Wenn die Antwort exklusiv ist (SHD nicht bestätigt, EXC bestätigt), stellt der exklusive Besitzer die Daten für die Lesetransaktion auf der Verbindung 22 zur Verfügung (Bezugszeichen 154). Wenn der exklusive Besitzer die Speicherbrücke 32 ist (wie in dem fernen Leitungsverzeichnis 34 verzeichnet), dann hat ein ferner Knoten den Cache-Block im modifizierten Zustand. Die Speicherbrücke 32 gibt eine Probe aus (Flush Befehl), um den Cache-Block von diesem fernen Knoten zurück zu erhalten. Die Speicherbrücke 32 kann den von dem fernen Knoten zurückgegebenen Cache-Block als Daten zum Auslesen auf der Verbindung 22 zur Verfügung stellen.
  • Wenn die Antwort „gemeinsam" ist (SHD bestätigt, EXC nicht bestätigt), die lokale Transaktion RdEXc und die Speicherbrücke 32 eine der Einrichtungen ist, die „gemeinsam" berichtet, kann wenigstens ein ferner Knoten eine gemeinsame Kopie des Cache-Blocks haben. Die Speicherbrücke 32 kann eine Probe initiieren (Kill Befehl), um die gemeinsamen Kopien des Cache-Blocks in dem/den fernen Knoten ungültig zu machen (Bezugszeichen 156). Bei einer Ausführungsform können die Daten für diesen Fall aus dem Speicher (oder dem L2-Cache 36) ausgelesen werden, aber die Übertragung der Daten kann verzögert werden, bis der/die ferne(n) Knoten die Probe bestätigt hat/haben. Die Speicherbrücke 32 kann der Speichersteuerung 14/dem L2-Cache 36 ein Signal geben, wenn die Bestätigungen empfangen worden sind. Bei einer Ausführungsform kann jede Transaktion eine Transaktionsidentifizierung auf der Verbindung 22 aufweisen. Die Speicherbrücke 32 kann die Transaktionsidentifizierung der RdExc Transaktion zu der Speichersteuerung 14/dem L2-Cache 36 übertragen, um anzuzeigen, dass die Daten übertragen werden können.
  • Wenn die Antwort „gemeinsam" ist, die lokale Transaktion RdExc ist, und die gemeinsamen Einrichtungen lokale Einrichtungen sind (d.h. die Speicherbrücke 32 nicht „gemeinsam" berichtet), können das L2-Cache 36 oder die Speichersteuerung 14 die Daten zur Verfügung stellen, je nachdem, ob es einen L2-Treffer für den Cache-Block gibt oder nicht (Bezugszeichen 158). Ähnlich können, wenn die Ant wort „gemeinsam" und die Transaktion nicht RdExc ist, das L2-Cache 36 oder die Speichersteuerung 14 die Daten zur Verfügung stellen, je nachdem, ob es einen L2-Treffer für den Cache-Block gibt oder nicht.
  • Wenn die Transaktion fern und nicht cachefähig ist, kann die Speicherbrücke 32 einen nicht-kohärenten Lesebefehl auf den Schnittstellen 30 generieren, um die Daten zu lesen. Beispielsweise kann ein Standard HT-Lesebefehl verwendet werden (Bezugszeichen 160). Wenn die ferne Transaktion cachefähig und die Antwort auf der Verbindung 22 exklusiv ist, stellt der exklusive Besitzer die Daten für das Lesen zur Verfügung (Bezugszeichen 162). Wenn die ferne Transaktion cachefähig, die Antwort nicht exklusiv, der Cache-Block ein L2-Cache-Treffer und die Transaktion entweder RdShd oder RdExc ist und der L2-Cache den Block in dem modifizierten Zustand hat, stellt das L2-Cache 36 die Daten für das Lesen zur Verfügung (Bezugszeichen 164). Anderenfalls initiiert die Speicherbrücke 32 einen entsprechenden Lesebefehl für den Heimatknoten des Cache-Blocks (Bezugszeichen 166).
  • 16 zeigt einen Entscheidungsbaum für eine Schreibtransaktion zu einer Speicherraumadresse auf der Verbindung 22 eines Systems 10 für eine Ausführungsform. Der Entscheidungsbaum kann die Operation des Knotens für die Schreibtransaktion für verschiedene Bedingungen der Transaktion, den Zustand des Cache-Blocks, auf den mit der Transaktion zugegriffen wird, etc. zeigen. Die Schreibtransaktion kann bei einer Ausführungsform die in Tabelle 142 der 13 gezeigten Wr-, WrInv- und WrFlush-Transaktionen umfassen. Jeder Punkt auf den Linien dieses Entscheidungsbaums stellt einen Divergenzpunkt eines oder mehrerer Äste des Baums dar, die mit den entsprechenden Bedingungen versehen sind. Wenn von einem Punkt mehrere Äste ausgehen, impliziert das Nehmen eines Astes, dass die Bedingungen für die anderen Äste nicht erfüllt sind. In 16 wird das Ausrufungszeichen („!") zur Angabe eines logischen NICHT verwendet. Der Zustandsübergang, den jede kohärente Einrichtung, die eine Kopie des Cache-Blocks für die Schreibtransaktion in den Cache-Speicher aufnimmt, erfährt, ist in 16 nicht dargestellt. Die kohärente Einrichtung macht ihre Kopie des Cache-Blocks ungültig.
  • Ist die Transaktion eine lokale Transaktion und eine WrInv-Transaktion, die in das ferne Leitungsverzeichnis 34 trifft (d.h., ein ferner Knoten nimmt eine Kopie des Cache-Blocks in den Cache-Speicher auf), wird die Speichersteuerung 14 (und das L2-Cache 36 bei einem L2-Treffer) mit den Schreibdaten upgedatet (Bezugszei chen 170). Außerdem kann die Speicherbrücke 32 Probes für die fernen Knoten, die von dem fernen Leitungsverzeichnis 34 angezeigt werden, generieren. Das Update des Speichers/L2-Caches kann verzögert werden, bis die Probes fertig sind; zu diesem Zeitpunkt kann die Speicherbrücke 32 die Transaktionsidentifizierung der WrInv-Transaktion zu dem L2-Cache 36/der Speichersteuerung 14 übertragen, um das Update zu ermöglichen.
  • Wenn die lokale Transaktion nicht cachefähig oder das L2-Cache 36 der Master der Transaktion ist (d.h., das L2-Cache 36 die Transaktion initiiert hat), wird die Speichersteuerung 14 mit den Daten upgedatet (Bezugszeichen 172). Wenn die lokale Transaktion cachefähig ist, wird die Speichersteuerung 14 und/oder das L2-Cache 36 mit den Daten upgedatet, basierend darauf, ob es einen L2-Cache-Treffer gibt oder nicht (und, bei einigen Ausführungsformen, basierend auf einer Anzeige der L2-Cache Zuteilung in der Transaktion, die es der Quelle der Transaktion ermöglicht anzugeben, ob das L2-Cache eine Cacheleitung für einen L2-Cache Fehlschlag zuteilt oder nicht) (Bezugszeichen 174A).
  • Ist die Transaktion eine ferne Transaktion, eine WrFlush-Transaktion und die Antwort auf die Transaktion exklusiv, stellt der exklusive Besitzer die Daten zur Verfügung (Bezugszeichen 176). Wenn die ferne WrFlush-Transaktion zu einer nicht-exklusiven Antwort (gemeinsam oder ungültig) führt, stellt das L2-Cache 36 die Daten der WrFlush-Transaktion zur Verfügung (Bezugszeichen 178). Bei einer Ausführungsform behält das L2-Cache 36 den Zustand des Knotens, wie er in dem Heimatknoten eingetragen ist, und das L2-Cache 36 verwendet die WrFlush-Transaktion, um einen fernen Cache-Block, der in dem Knoten im modifizierten Zustand ist, zu entfernen. Somit kann, wenn eine andere Einrichtung den Cache-Block im exklusiven Zustand hat, diese Einrichtung eine neuere Kopie des Cache-Blocks haben, die an den Heimatknoten zurückgegeben werden sollte. Anderenfalls stellt das L2 Cache 36 den Block zur Verfügung, der an den Heimatknoten zurückzugeben ist. In jedem Fall kann die Speicherbrücke 32 die WrFlush-Transaktion und die Daten erfassen und einen WB-Befehl durchführen, um den Cache-Block an den Heimatknoten zurückzugeben.
  • Ist die ferne Transaktion keine WrFlush-Transaktion und nicht cache-kohärent, empfängt die Speicherbrücke 32 die Schreibtransaktion und führt einen nicht-kohärenten Schreibbefehl (z.B. einen Standard HT Schreibbefehl) durch, um den Cache-Block zu dem Heimatknoten zu übertragen (Bezugszeichen 180). Wenn die ferne Transaktion keine WrFlush-Transaktion ist, cache-kohärent und ein L2-Treffer ist, kann das L2-Cache 36 mit den Daten upgedatet werden (Bezugszeichen 182).
  • 17 ist ein Blockdiagramm, das die Operation einer Ausführungsform der Speicherbrücke 32 im Ansprechen auf verschiedene kohärente Befehle zeigt, die sie von den Schnittstellenschaltungen 20A–20C empfangen hat. Der empfangene Befehl ist in einem Oval gezeigt. Die von der Speicherbrücke 32 im Ansprechen auf den empfangenen Befehl (und den Zustand des betroffenen Cache-Blocks wie in dem fernen Leitungsverzeichnis 34 angegeben) initiierten Befehle sind in Rechtecken mit durchgezogener Linie gezeigt. In Rechtecken mit gestrichelter Linie befinden sich die Befehle, die die Speicherbrücke 32 im Ansprechen auf die in den vorhergehenden Rechtecken mit durchgezogener Linie übertragenen Befehle empfängt. Der von einem Befehl betroffene Cache-Block steht nach dem Befehl in Klammern.
  • Bei einer Ausführungsform kann auf das ferne Leitungsverzeichnis 34 im Ansprechen auf eine Transaktion auf der Verbindung 22 zugegriffen werden. Bei einer derartigen Ausführungsform kann die Speicherbrücke 32 eine Transaktion auf der Verbindung 22 im Ansprechen auf bestimmte kohärente Befehle initiieren, um das ferne Leitungsverzeichnis 34 abzurufen (und um gegebenenfalls Zustandsveränderungen bei den kohärenten Einrichtungen, die mit der Verbindung 22 gekoppelt sind, zu bewirken). Bei anderen Ausführungsformen kann die Speicherbrücke 32 so konfiguriert sein, dass sie das ferne Leitungsverzeichnis 34 vor der Generierung einer Transaktion auf der Verbindung 22 ausliest, und sie kann bei Bedarf bedingt eine Transaktion generieren, basierend auf dem Zustand des fernen Leitungsverzeichnisses 34 für den angefragten Cache-Block. Außerdem kann bei einer Ausführungsform das ferne Leitungsverzeichnis 34 den fernen Zustand für eine Teilmenge der lokalen Cache-Blöcke aufrecht erhalten, die entfernt gemeinsam verwendet werden können (z.B. eine Teilmenge des Teils des fernen kohärenten Raums 148, der dem lokalen Knoten zugeteilt ist). Wenn ein Cache-Block von einem fernen Knoten unter Verwendung eines kohärenten Befehls angefordert wird und für den Cache-Block in dem fernen Leitungsverzeichnis 34 kein Eintrag vorliegt, kann ein Victim Cache-Block in dem fernen Leitungsverzeichnis 34 ersetzt werden (und Probes können generiert werden, um den Victim Cache-Block in fernen Knoten ungültig zu machen). Bei anderen Ausführungsformen kann das ferne Leitungsverzeichnis 34 so konfiguriert sein, dass es den Zustand jedes Cache-Blocks in dem Teil des fernen kohärenten Raums 148, der dem lokalen Knoten zugeteilt ist, verfolgt. Bei derartigen Ausführungsformen können Operationen, die sich auf die Victim Cache-Blöcke beziehen, in der 17 weggelassen werden.
  • Für einen von der Speicherbrücke 32 empfangenen cRdShd-Befehl für den Cache-Block „A" (Bezugszeichen 190) kann die Speicherbrücke 32 eine RdShd-Transaktion auf der Verbindung 22 generieren. Basierend auf dem Zustand des fernen Leitungsverzeichnisses (Remote Line Directory (RLD)) für den Cache-Block A kann eine Reihe von Operationen auftreten. Wenn der RLD-Zustand ein gemeinsamer oder ein ungültiger Zustand ist und ein Eintrag für Zuteilung vorliegt, ohne dass ein Victim Cache-Block entfernt werden muss („RLD empty" in 17), kann die Speicherbrücke 32 einen Fill-Befehl mit den der Speicherbrücke 32 im Ansprechen auf die RdShd-Transaktion auf der Verbindung 22 gelieferten Daten an den fernen Knoten übertragen (Bezugszeichen 192). Andererseits kann, wenn der RLD-Zustand ungültig ist und ein Entfernen eines Victim Blocks verwendet wird, um einen RLD-Eintrag für den Cache-Block A freizusetzen, die Speicherbrücke 32 Probes an die fernen Knoten übertragen, die Kopien des Victim Cache-Blocks haben. Wenn der Victim Cache-Block gemeinsam verwendet wird, kann die Speicherbrücke 32 einen Kill-Befehl (oder Kill-Befehle, wenn mehrere Knoten den Victim Cache-Block gemeinsam verwenden) für den Victim Block übertragen (Bezugszeichen 194). Die fernen Knoten antworten mit Kill_Ack-Befehlen für den Victim Block (Bezugszeichen 196). Wenn der Victim Block modifiziert ist, kann die Speicherbrücke 32 einen Flush-Befehl an den fernen Knoten, der den modifizierten Zustand aufweist, übertragen (Bezugszeichen 198). Der ferne Knoten kann den modifizierten Block mit einem WB-Befehl zurückgeben (Bezugszeichen 200). In jedem Fall des Entfernens eines Victim Blocks kann die Speicherbrücke 32 parallel einen Fill-Befehl für den Cache-Block A erzeugen (Bezugszeichen 192, über Pfeil 202). Schließlich kann, wenn der RLD-Zustand für den Cache-Block A modifiziert ist, die Speicherbrücke 32 einen Flush-Befehl für den Cache-Block A zu dem fernen Knoten erzeugen (Bezugszeichen 204), der mit einem WB-Befehl und dem Cache-Block A antwortet (Bezugszeichen 206). Die Speicherbrücke 32 kann dann den Fill-Befehl mit dem über den Zurückschreibe-Befehl zur Verfügung gestellten Cache-Block A übertragen (Bezugszeichen 192).
  • Im Ansprechen auf einen cRdExc-Befehl für einen Cache-Block A (Bezugszeichen 210) kann die Operation für einige RLD-Zustände ähnlich dem cRdShd-Fall sein. Ähnlich zu dem cRdShd-Fall kann die Speicherbrücke 32 eine RdExc-Transaktion auf der Verbindung 22 im Ansprechen auf den cRdExc-Befehl initiieren. Ähnlich zu dem cRdShd-Fall kann, wenn RLD ungültig ist und im RLD kein Entfernen eines Victim Cache-Blocks erforderlich ist, um einen Eintrag für den Cache-Block A zuzuteilen, die Speicherbrücke 32 den auf der Verbindung 22 für die RdExc-Transaktion in einem Fill-Befehl gelieferten Cache-Block an den fernen Knoten liefern (Bezugszeichen 212). Außerdem kann, wenn der RLD-Zustand für den Cache-Block A ungültig ist und ein Victim Cache-Block von dem RLD 34 entfernt wird, die Speicherbrücke 32 auf ähnliche Weise wie im cRdShd-Fall arbeiten (Bezugszeichen 214 und 216 und Pfeil 222 für den gemeinsamen Fall des Victim Blocks, und Bezugszeichen 218 und 220 und Pfeil 222 für den modifizierten Fall des Victim Blocks). Wenn der RLD-Zustand für den Cache-Block A modifiziert ist, kann die Speicherbrücke 32 auf ähnliche Weise wie im cRdShd-Fall arbeiten (Bezugszeichen 224 und 226). Wenn der RLD-Zustand für den Cache-Block A gemeinsam ist, kann die Speicherbrücke 32 Kill-Befehle für jeden fernen gemeinsamen Knoten erzeugen (Bezugszeichen 228). Die Speicherbrücke 32 kann auf die Kill_Ack-Befehle von den fernen gemeinsamen Knoten warten (Bezugszeichen 230) und dann den Fill-Befehl mit dem auf der Verbindung 22 im Ansprechen auf die RdExc-Transaktion zur Verfügung gestellten Cache-Block A übertragen (Bezugszeichen 212).
  • Im Ansprechen auf einen Wr-Befehl für den Cache-Block A (Bezugszeichen 240) kann die Speicherbrücke 32 eine Wr-Transaktion auf der Verbindung 22 generieren. Wenn der RLD-Zustand für den Cache-Block A ungültig ist, kann die Speicherbrücke 32 die Schreibdaten auf der Verbindung 22 übertragen, und der Wr-Befehl ist ausgeführt (Bezugszeichen 242). Wenn der RLD-Zustand für den Cache-Block A gemeinsam ist, kann die Speicherbrücke 32 für jeden fernen gemeinsamen Knoten Kill-Befehle erzeugen (Bezugszeichen 244) und die Kill_Ack-Befehle von diesen fernen Knoten sammeln (Bezugszeichen 246) – zusätzlich zum Übertragen der Daten auf der Verbindung 22. Wenn der RLD-Zustand für einen fernen Knoten modifiziert ist, kann die Speicherbrücke 32 einen Flush-Befehl für den fernen Knoten erzeugen (Bezugszeichen 248) und den WB-Befehl von dem fernen Knoten empfangen (Bezugszeichen 250). Bei einer Ausführungsform kann die Speicherbrücke 32 die Übertragung der Schreibdaten auf der Verbindung 22 so lange verzögern, bis der WB-Befehl oder Kill_Ack-Befehle empfangen worden ist/sind (obwohl die mit dem WB-Befehl zurückgegebenen Daten von der Speicherbrücke 32 fallen gelassen werden können).
  • Die oben genannten Befehle werden von der Speicherbrücke 32 für Cache-Blöcke empfangen, für die das System 10 einschließlich der Speicherbrücke 32 der Heimatknoten ist. Die Speicherbrücke 32 kann auch Flush-Befehle oder Kill-Befehle für Cache-Blöcke empfangen, für die das System 10 ein ferner Knoten ist. Im Ansprechen auf einen Flush-Befehl für den Cache-Block A (Bezugszeichen 260) kann die Speicherbrücke 32 eine RdKill- oder RdInv-Transaktion auf der Verbindung 22 initiieren. Wenn der lokale Zustand des Cache-Blocks modifiziert ist, kann die Speicherbrücke 32 einen WB-Befehl an den Heimatknoten übertragen, wobei der Cache-Block auf der Verbindung 22 im Ansprechen auf die RdKill- oder RdInv-Transaktion bereitgestellt wird (Bezugszeichen 262). Wenn der lokale Zustand des Cache-Blocks nicht modifiziert ist, antwortet die Speicherbrücke 32 nicht auf den Flush-Befehl (Bezugszeichen 264). In diesem Fall kann der Knoten bereits einen WB-Befehl an den Heimatknoten übertragen haben (z.B. im Ansprechen auf das lokale Entfernen des Cache-Blocks). Im Ansprechen auf einen Kill-Befehl an den Cache-Block A (Bezugszeichen 270) kann die Speicherbrücke 32 eine RdKill- oder RdInv-Transaktion auf der Verbindung 22 initiieren. Die Speicherbrücke 32 kann auf den Kill-Befehl mit einem Kill_Ack-Befehl antworten (Bezugszeichen 272).
  • Bei einer Ausführungsform kann die Speicherbrücke 32 auch so konfiguriert sein, dass sie einen nicht cachefähigen Lese-Befehl (RdNC) empfängt (z.B. entsprechend einem Standard HT-Lesebefehl) (Bezugszeichen 280). Im Ansprechen hierauf kann die Speicherbrücke 32 eine RdShd-Transaktion auf der Verbindung 22 initiieren. Wenn der RLD-Zustand für den Cache-Block, der die zu lesenden Daten enthält, modifiziert ist, kann die Speicherbrücke 32 einen Flush-Befehl an den fernen Knoten übertragen, der den modifizierten Cache-Block hat (Bezugszeichen 282) und kann den WB-Befehl von dem fernen Knoten empfangen (Bezugszeichen 284). Außerdem kann die Speicherbrücke 32 auf der Verbindung 22 empfangene Daten im Ansprechen auf die RdShd-Transaktion als Leseantwort (RSP) an den anfragenden Knoten liefern (Bezugszeichen 286).
  • 18 ist eine Tabelle, die eine Ausführungsform von Updates des fernen Leitungsverzeichnisses 34 im Ansprechen auf Transaktionen auf der Verbindung 22 zeigt. Die Spalte „Quelle" in 18 gibt an, ob die Quelle eine lokale kohärente Einrichtung (z.B. die Prozessoren 12A–12N) oder eine ferne Einrichtung (über die Speicherbrücke 32) ist. Die Spalte „Transaktion" in 18 gibt die Transaktion (eine der Transaktionen aus der Tabelle 142) an. Die Spalte „RLD-Zustand" in 18 gibt den Zustand an, der von dem fernen Leitungsverzeichnis 34 im Ansprechen auf die Transaktion ausgegeben wird. Die bei dieser Ausführungsform möglichen Zustände sind M (Modified; modifiziert), S (Shared; gemeinsam) oder I (Invalid; ungültig oder Fehlschlag). Die Spalte „Neuer RLD-Zustand" in 18 gibt den Zustand an, zu dem das ferne Leitungsverzeichnis 34 im Ansprechen auf die Transaktion upgedatet wird. Die Spalte „Gesetzter Besitzer?" in 18 gibt an, ob der ferne Knoten, der die Transaktion verursacht hat, als Besitzer in dem fernen Leitungsverzeichnis 34 angegeben ist oder nicht (wobei „--„ unwichtig bedeutet). Die Spalte „Andere Besitzer Zurücksetzen?" gibt an, ob andere Besitzer, die in dem fernen Leitungsverzeichnis 34 angegeben sein können, entfernt werden oder nicht.
  • Für den Fachmann werden nach kompletter Durchsicht der vorstehenden Offenbarung zahlreiche Variationen und Modifizierungen offensichtlich. Die folgenden Ansprüche sind so auszulegen, dass sie alle diese Variationen und Modifizierungen mit umfassen.

Claims (14)

  1. Vorrichtung mit: einer Vielzahl von Speichern (24); einer Vielzahl von Systemen (10), wobei jedes der Vielzahl der Systeme (10) einen Memory Controller (14) aufweist, der mit einem jeweiligen der Vielzahl von Speichern (24) verbunden ist, und wobei jedes der Vielzahl der Systeme (10) mit wenigstens einem anderen der Vielzahl der Systeme (10) verbunden ist, wobei jedes der Vielzahl der Systeme (10) des weiteren eine oder mehrere kohärente Einrichtungen aufweist, um auf die Vielzahl der Speicher (24) zuzugreifen, und wobei die Vielzahl der Systeme (10) für wenigstens einige Zugriffe Kohärenz über die Vielzahl der Systeme (10) sicherstellt, so dass jedes der Vielzahl der Systeme (10) kohärent auf jeden der Speicher (24) zugreifen kann, der mit einem der anderen Systeme (10) gekoppelt ist; und einer Switch Interface Schaltung (314), wobei wenigstens eines der Vielzahl der Systeme (10) mit der Switch Interface Schaltung (314) getrennt von der Zusammenschaltung der Vielzahl der Systeme (10) gekoppelt ist, wobei die Switch Interface Schaltung (314) so ausgestaltet ist, dass sie die Vorrichtung mit einem Switch Fabric (306) verbindet, und wobei die Switch Interface Schaltung (314) zum Empfang und zur Übertragung von Paketen über den Switch Fabric (306) gekoppelt ist, und wobei ein erstes der Vielzahl der Systeme (10A) so ausgestaltet ist, dass es Pakete zu einem zweiten der Vielzahl der Systeme (10B) routet, und wobei das zweite der Vielzahl der Systeme (10B) so ausgestaltet ist, dass es Pakete zu dem ersten der Vielzahl der Systeme (10A) routet.
  2. Vorrichtung nach Anspruch 1, die des weiteren eine Port Aggregator Schaltung (301) aufweist, die mit wenigstens einem der Vielzahl der Systeme (10) unter Verwendung einer Paketschnittstelle gekoppelt ist, wobei die Port Aggregator Schaltung (310) zum Empfang und zur Übertragung von Paketen mit einer Vielzahl von Netzports gekoppelt ist.
  3. Vorrichtung nach Anspruch 2, wobei die Port Aggregator Schaltung (310) so ausgestaltet ist, dass sie Pakete aus der Vielzahl der Netzports auf der Paketschnittstelle aggregiert.
  4. Vorrichtung nach Anspruch 1 bis 3, die des weiteren einen Koprozessor (312A) aufweist, der mit einem der Vielzahl der Systeme (10) gekoppelt ist.
  5. Vorrichtung nach Anspruch 4, wobei der Koprozessor (312A) so ausgestaltet ist, dass er bei der Paketverarbeitung assistiert.
  6. Vorrichtung nach Anspruch 5, wobei der Koprozessor (312A) so ausgestaltet ist, dass er eine Lookup Funktion ausübt.
  7. Vorrichtung nach Anspruch 5, wobei der Koprozessor (312A) so ausgestaltet ist, dass er eine Sicherheitsverarbeitung an einem Paket durchführt.
  8. Vorrichtung nach Anspruch 1 bis 7, wobei jedes der Vielzahl der Systeme (10) in einen separaten integrierten Schaltkreis integriert ist.
  9. Vorrichtung nach Anspruch 1 bis 8, wobei wenigstens eines der Vielzahl der Systeme (10) mit einem Eingangs/Ausgangs(E/A)-Untersystem verbunden ist.
  10. Vorrichtung nach Anspruch 9, wobei das E/A-Untersystem eine Brücke von einer Schnittstelle zu einem der Vielzahl der Systeme (10) zu einer anderen Schnittstelle aufweist.
  11. Vorrichtung nach Anspruch 10, wobei, das E/A-Untersystem des weiteren eine oder mehrere E/A-Schnittstellenschaltungen aufweist, die mit der anderen Schnittstelle gekoppelt sind.
  12. Vorrichtung nach Anspruch 1 bis 11, wobei eines oder mehrere der Vielzahl der Systeme (10) und die Switch Interface mit einer ersten Schaltungskarte verbunden sind, und wobei wenigstens ein weiteres der Vielzahl der Systeme (10) mit einer zweiten Schaltungskarte verbunden ist, die mit der ersten Schaltungskarte gekoppelt ist.
  13. Netzvorrichtung (300) mit: einem Switch Fabric (306); und einer oder mehreren Leitungskarten (302A, 302B), die mit dem Switch Fabric (306) gekoppelt sind, wobei jede der Leitungskarten (306A, 306B) zum Empfang und zur Weiterleitung von Paketen gekoppelt ist, und wobei jede der Leitungskarten (306A, 306B) eine Vorrichtung nach Anspruch 1 bis 12 aufweist.
  14. Netzvorrichtung (300) nach Anspruch 13, die des weiteren wenigstens eine Netzdienstkarte (304) aufweist, die eine Vorrichtung nach Anspruch 1 bis 12 aufweist.
DE60202926T 2001-11-20 2002-11-20 Multicomputersystem mit konfigurierbaren Schnittstellen für flexible Systemkonfigurationen Expired - Lifetime DE60202926T2 (de)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US33178901P 2001-11-20 2001-11-20
US331789P 2001-11-20
US34471301P 2001-12-24 2001-12-24
US344713P 2001-12-24
US34871702P 2002-01-14 2002-01-14
US34877702P 2002-01-14 2002-01-14
US348777P 2002-01-14
US348717P 2002-01-14
US38074002P 2002-05-15 2002-05-15
US380740P 2002-05-15
US10/270,014 US7394823B2 (en) 2001-11-20 2002-10-11 System having configurable interfaces for flexible system configurations
US270014 2002-10-11

Publications (2)

Publication Number Publication Date
DE60202926D1 DE60202926D1 (de) 2005-03-17
DE60202926T2 true DE60202926T2 (de) 2006-04-13

Family

ID=27559480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60202926T Expired - Lifetime DE60202926T2 (de) 2001-11-20 2002-11-20 Multicomputersystem mit konfigurierbaren Schnittstellen für flexible Systemkonfigurationen

Country Status (4)

Country Link
US (2) US7394823B2 (de)
EP (1) EP1313029B1 (de)
AT (1) ATE289098T1 (de)
DE (1) DE60202926T2 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965602B2 (en) * 2001-01-12 2005-11-15 Peta Switch Solutions, Inc. Switch fabric capable of aggregating multiple chips and links for high bandwidth operation
US20020131412A1 (en) * 2001-01-12 2002-09-19 Dipak Shah Switch fabric with efficient spatial multicast
US20030021230A1 (en) * 2001-03-09 2003-01-30 Petaswitch Solutions, Inc. Switch fabric with bandwidth efficient flow control
US7206879B2 (en) * 2001-11-20 2007-04-17 Broadcom Corporation Systems using mix of packet, coherent, and noncoherent traffic to optimize transmission between systems
US7352748B1 (en) * 2002-03-28 2008-04-01 Redback Networks Inc. Updating of routing data in a network element
US20040213219A1 (en) * 2002-07-03 2004-10-28 Sridhar Lakshmanamurthy Method and apparatus to handle the flow control in a cascaded configuration
US7386768B2 (en) * 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
WO2005008982A1 (en) * 2003-07-03 2005-01-27 Sinett Corporation Method of stacking multiple devices to create the equivalent of a single device with a larger port count
WO2005008980A1 (en) * 2003-07-03 2005-01-27 Sinett Corporation Unified wired and wireless switch architecture
WO2005008998A1 (en) * 2003-07-03 2005-01-27 Sinett Corporation Initialization vector generation algorithm and hardware architecture
US7656898B2 (en) * 2003-09-18 2010-02-02 Brocade Communications Systems, Inc. Virtual channel remapping
US6981074B2 (en) * 2003-10-14 2005-12-27 Broadcom Corporation Descriptor-based load balancing
US7685434B2 (en) 2004-03-02 2010-03-23 Advanced Micro Devices, Inc. Two parallel engines for high speed transmit IPsec processing
US20060045009A1 (en) * 2004-08-30 2006-03-02 Ken Madison Device and method for managing oversubsription in a network
EP1805627B1 (de) * 2004-10-15 2011-02-16 Sony Computer Entertainment Inc. Verfahren und vorrichtungen zur unterstützung mehrerer konfigurationen in einem mehrprozessorsystem
TW200627185A (en) * 2005-01-18 2006-08-01 Portwell Inc Single-board computer motherboard for industrial computer
US20060248375A1 (en) 2005-04-18 2006-11-02 Bertan Tezcan Packet processing switch and methods of operation thereof
US7480747B2 (en) * 2005-06-08 2009-01-20 Intel Corporation Method and apparatus to reduce latency and improve throughput of input/output data in a processor
US20070050524A1 (en) * 2005-08-26 2007-03-01 Intel Corporation Configurable notification generation
US7805560B2 (en) * 2005-08-31 2010-09-28 Ati Technologies Inc. Methods and apparatus for translating messages in a computing system
US20070073966A1 (en) * 2005-09-23 2007-03-29 Corbin John R Network processor-based storage controller, compute element and method of using same
US20070076685A1 (en) * 2005-09-30 2007-04-05 Pak-Lung Seto Programmable routing for frame-packet based frame processing
US7725573B2 (en) * 2005-11-29 2010-05-25 Intel Corporation Methods and apparatus for supporting agile run-time network systems via identification and execution of most efficient application code in view of changing network traffic conditions
US7747904B1 (en) 2006-05-12 2010-06-29 Integrated Device Technology, Inc. Error management system and method for a packet switch
US7817652B1 (en) * 2006-05-12 2010-10-19 Integrated Device Technology, Inc. System and method of constructing data packets in a packet switch
US7706387B1 (en) 2006-05-31 2010-04-27 Integrated Device Technology, Inc. System and method for round robin arbitration
GB2444745B (en) * 2006-12-13 2011-08-24 Advanced Risc Mach Ltd Data transfer between a master and slave
US8345702B2 (en) * 2007-02-07 2013-01-01 Marvell World Trade Ltd. Method and apparatus for flexible interface bypass options in switches
WO2008097648A1 (en) * 2007-02-07 2008-08-14 Lightfleet Corporation Fabric generated monotonically increasing identifier
US8200992B2 (en) 2007-09-24 2012-06-12 Cognitive Electronics, Inc. Parallel processing computer systems with reduced power consumption and methods for providing the same
US8411807B1 (en) 2008-09-02 2013-04-02 Cisco Technology, Inc. Mid-packet clear channel assessment
WO2010090838A2 (en) * 2009-01-20 2010-08-12 The Regents Of The University Of California Reducing cabling complexity in large-scale networks
US8209597B2 (en) 2009-03-23 2012-06-26 Cognitive Electronics, Inc. System and method for achieving improved accuracy from efficient computer architectures
TW201038036A (en) * 2009-04-03 2010-10-16 Ra Link Technology Corp Method for generating hash keys and apparatus for using the same
US8327187B1 (en) * 2009-09-21 2012-12-04 Tilera Corporation Low-overhead operating systems
BRPI1004997A2 (pt) * 2009-11-11 2013-02-26 Seiko Epson Corp dispositivo eletrânico e mÉtodo de controle do mesmo
US9037810B2 (en) * 2010-03-02 2015-05-19 Marvell Israel (M.I.S.L.) Ltd. Pre-fetching of data packets
US9069489B1 (en) 2010-03-29 2015-06-30 Marvell Israel (M.I.S.L) Ltd. Dynamic random access memory front end
US20110228674A1 (en) * 2010-03-18 2011-09-22 Alon Pais Packet processing optimization
US8327047B2 (en) 2010-03-18 2012-12-04 Marvell World Trade Ltd. Buffer manager and methods for managing memory
US8788761B2 (en) * 2010-09-24 2014-07-22 Nvidia Corporation System and method for explicitly managing cache coherence
US9098203B1 (en) 2011-03-01 2015-08-04 Marvell Israel (M.I.S.L) Ltd. Multi-input memory command prioritization
US9042383B2 (en) * 2011-06-30 2015-05-26 Broadcom Corporation Universal network interface controller
US9141131B2 (en) 2011-08-26 2015-09-22 Cognitive Electronics, Inc. Methods and systems for performing exponentiation in a parallel processing environment
US9253121B2 (en) 2012-12-31 2016-02-02 Broadcom Corporation Universal network interface controller
US9063754B2 (en) 2013-03-15 2015-06-23 Cognitive Electronics, Inc. Profiling and optimization of program code/application
CN103294612B (zh) * 2013-03-22 2014-08-13 浪潮电子信息产业股份有限公司 在多级缓存一致性域系统局部域构造Share-F状态的方法
FR3026869B1 (fr) * 2014-10-07 2016-10-28 Sagem Defense Securite Systeme embarque sur puce a haute surete de fonctionnement
US10095631B2 (en) * 2015-12-10 2018-10-09 Arm Limited System address map for hashing within a chip and between chips
US10402326B1 (en) 2016-04-26 2019-09-03 Apple Inc. Accessing memories in coherent and non-coherent domains in a computing system

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788679A (en) * 1986-09-02 1988-11-29 Nippon Telegraph And Telephone Corporation Packet switch with variable data transfer rate links
CH670715A5 (de) 1986-10-03 1989-06-30 Bbc Brown Boveri & Cie
US5765011A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
US5963745A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation APAP I/O programmable router
US5623628A (en) * 1994-03-02 1997-04-22 Intel Corporation Computer system and method for maintaining memory consistency in a pipelined, non-blocking caching bus request queue
US5634004A (en) * 1994-05-16 1997-05-27 Network Programs, Inc. Directly programmable distribution element
DE59507871D1 (de) * 1994-07-12 2000-04-06 Ascom Ag Vorrichtung zur Vermittlung in digitalen Datennetzen für asynchronen Transfermodus
EP0735487B1 (de) * 1995-03-31 2001-10-31 Sun Microsystems, Inc. Schnelle Zweitor-Cachesteuerungsschaltung für Datenprozessoren in einem paketvermittelten cachekohärenten Multiprozessorsystem
US5805920A (en) 1995-11-13 1998-09-08 Tandem Computers Incorporated Direct bulk data transfers
US5710907A (en) * 1995-12-22 1998-01-20 Sun Microsystems, Inc. Hybrid NUMA COMA caching system and methods for selecting between the caching modes
US5689500A (en) * 1996-01-16 1997-11-18 Lucent Technologies, Inc. Multistage network having multicast routing congestion feedback
US5878268A (en) * 1996-07-01 1999-03-02 Sun Microsystems, Inc. Multiprocessing system configured to store coherency state within multiple subnodes of a processing node
US5887138A (en) * 1996-07-01 1999-03-23 Sun Microsystems, Inc. Multiprocessing computer system employing local and global address spaces and COMA and NUMA access modes
US5813029A (en) * 1996-07-09 1998-09-22 Micron Electronics, Inc. Upgradeable cache circuit using high speed multiplexer
US5961623A (en) * 1996-08-29 1999-10-05 Apple Computer, Inc. Method and system for avoiding starvation and deadlocks in a split-response interconnect of a computer system
WO1998015155A1 (de) 1996-09-30 1998-04-09 Siemens Aktiengesellschaft Verfahren zur mehrpunktverbindung in einem atm-übertragungssystem mit verbindungsindividuellen warteschlangen
JPH10154100A (ja) * 1996-11-25 1998-06-09 Canon Inc 情報処理システム及び装置及びその制御方法
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
US6298370B1 (en) * 1997-04-04 2001-10-02 Texas Instruments Incorporated Computer operating process allocating tasks between first and second processors at run time based upon current processor load
US6105119A (en) * 1997-04-04 2000-08-15 Texas Instruments Incorporated Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems
US6182201B1 (en) * 1997-04-14 2001-01-30 International Business Machines Corporation Demand-based issuance of cache operations to a system bus
FR2762418B1 (fr) * 1997-04-17 1999-06-11 Alsthom Cge Alcatel Procede de gestion d'une memoire partagee
JP3524337B2 (ja) 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
US6101420A (en) * 1997-10-24 2000-08-08 Compaq Computer Corporation Method and apparatus for disambiguating change-to-dirty commands in a switch based multi-processing system with coarse directories
US6085294A (en) * 1997-10-24 2000-07-04 Compaq Computer Corporation Distributed data dependency stall mechanism
US6209065B1 (en) * 1997-10-24 2001-03-27 Compaq Computer Corporation Mechanism for optimizing generation of commit-signals in a distributed shared-memory system
US6108752A (en) * 1997-10-24 2000-08-22 Compaq Computer Corporation Method and apparatus for delaying victim writes in a switch-based multi-processor system to maintain data coherency
US6032228A (en) * 1997-11-26 2000-02-29 International Business Machines Corporation Flexible cache-coherency mechanism
FR2771573B1 (fr) 1997-11-27 2001-10-19 Alsthom Cge Alkatel Element de commutation de paquets a memoires tampons
US6141733A (en) 1998-02-17 2000-10-31 International Business Machines Corporation Cache coherency protocol with independent implementation of optimized cache operations
JP3563257B2 (ja) 1998-02-20 2004-09-08 Ｎｅｃエレクトロニクス株式会社 Ａｔｍスイッチ回路
US6289419B1 (en) 1998-03-06 2001-09-11 Sharp Kabushiki Kaisha Consistency control device merging updated memory blocks
US6070215A (en) * 1998-03-13 2000-05-30 Compaq Computer Corporation Computer system with improved transition to low power operation
GB9806184D0 (en) 1998-03-23 1998-05-20 Sgs Thomson Microelectronics A cache coherency mechanism
US6185520B1 (en) * 1998-05-22 2001-02-06 3Com Corporation Method and system for bus switching data transfers
US6195739B1 (en) * 1998-06-29 2001-02-27 Cisco Technology, Inc. Method and apparatus for passing data among processor complex stages of a pipelined processing engine
US6266731B1 (en) * 1998-09-03 2001-07-24 Compaq Computer Corporation High speed peripheral interconnect apparatus, method and system
US6338122B1 (en) * 1998-12-15 2002-01-08 International Business Machines Corporation Non-uniform memory access (NUMA) data processing system that speculatively forwards a read request to a remote processing node
US6631401B1 (en) 1998-12-21 2003-10-07 Advanced Micro Devices, Inc. Flexible probe/probe response routing for maintaining coherency
US6714994B1 (en) * 1998-12-23 2004-03-30 Advanced Micro Devices, Inc. Host bridge translating non-coherent packets from non-coherent link to coherent packets on conherent link and vice versa
US6425060B1 (en) 1999-01-05 2002-07-23 International Business Machines Corporation Circuit arrangement and method with state-based transaction scheduling
JP3636986B2 (ja) * 2000-12-06 2005-04-06 松下電器産業株式会社 半導体集積回路
US20020103921A1 (en) * 2001-01-31 2002-08-01 Shekar Nair Method and system for routing broadband internet traffic
US20040062261A1 (en) * 2001-02-07 2004-04-01 Rami Zecharia Multi-service segmentation and reassembly device having integrated scheduler and advanced multi-timing wheel shaper
US6901052B2 (en) * 2001-05-04 2005-05-31 Slt Logic Llc System and method for policing multiple data flows and multi-protocol data flows
US6615322B2 (en) * 2001-06-21 2003-09-02 International Business Machines Corporation Two-stage request protocol for accessing remote memory data in a NUMA data processing system

Also Published As

Publication number Publication date
DE60202926D1 (de) 2005-03-17
US7394823B2 (en) 2008-07-01
EP1313029B1 (de) 2005-02-09
EP1313029A1 (de) 2003-05-21
US20080228871A1 (en) 2008-09-18
ATE289098T1 (de) 2005-02-15
US20030097467A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
DE60202926T2 (de) Multicomputersystem mit konfigurierbaren Schnittstellen für flexible Systemkonfigurationen
DE60203469T2 (de) System mit Schnittstellen und einem Schalter für die Trennung von kohärentem und nichtkohärentem Datenpaketverkehr
DE60006842T2 (de) Multiprozessor-Node-Controller-Schaltung und Verfahren
DE60201650T2 (de) Systeme, welche eine Mischung aus paketartigem, kohärentem und nicht-kohärentem Verkehr verwenden, um die Übertragung zwischen Systemen zu optimieren
DE60219436T2 (de) System mit adressbasierter Intraknotenkohärenz und datenbasierter Interknotenkohärenz
DE60204213T2 (de) Level 2 Cache mit lokaler Beibehaltung von Kohärenzblöcken
DE60207210T2 (de) System mit Schnittstellen, einem Schalter und einer Speicherbrücke mit cc-numa (cache-coherent non-uniform memory access)
DE60207177T2 (de) System, welches zwei oder mehr Paketschnittstellen, einen Schalter, einen gemeinsamen Paket-DMA (Direct Memory Access)-Schaltkreis sowie einen L2 (Level 2) Cache aufweist
DE69133257T2 (de) Vorrichtung und verfahren zur schnellen paketvermittlung
DE69724355T2 (de) Erweiterte symmetrische Multiprozessorarchitektur
DE60217221T2 (de) Ein-Chip System zur Paketverarbeitung
DE69722079T2 (de) Ein Mehrrechnersystem mit Anordnung zum Durchführen von Blockkopieroperationen
DE69839374T2 (de) Multitorspeicher verwendende intelligente datenbusschnittstelle
DE60212626T2 (de) Endknotenunterteilung mittels lokaler identifikatoren
DE69721643T2 (de) Multiprozessorsystem ausgestaltet zur effizienten Ausführung von Schreiboperationen
DE69729243T2 (de) Multiprozessorsystem mit Vorrichtung zur Optimierung von Spin-Lock-Operationen
DE69832943T2 (de) Sequenzsteuerungsmechanismus für ein switch-basiertes Mehrprozessorsystem
DE602004004383T2 (de) System und verfahren zur dynamischen adressierung von gespiegelter speicherbank
DE60211076T2 (de) Datenübertragung zwischen virtuellen Adressen
DE60026518T2 (de) Flit-cache in einem paketvermittelndem router
DE112008002019T5 (de) Auslagern von Eingabe/Ausgabe (I/O)-Virtualisierungsarbeitsgängen an einem Prozessor
DE112005002364T5 (de) Heterogene Prozessoren mit gemeinsamem Cache
DE10045915A1 (de) Verfahren und System zum Steuern von Datenübertragungen mit physikalischer Trennung der Datenfunktionalität von der Adressen- und Steuerfunktionalität in einem verteilten Multi-Bus-Mehrprozessorsystem
DE102009031870B4 (de) Dynamisches Aktualisieren der Routing-Tabelle
DE112006002565T5 (de) Befehlsunterstützte Cache-Verwaltung für den effizienten Einsatz von Cache und Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, 80639 M