DE60213875T2 - Verfahren und vorrichtung zur programmierung eines phasenänderungsspeichers - Google Patents

Verfahren und vorrichtung zur programmierung eines phasenänderungsspeichers Download PDF

Info

Publication number
DE60213875T2
DE60213875T2 DE60213875T DE60213875T DE60213875T2 DE 60213875 T2 DE60213875 T2 DE 60213875T2 DE 60213875 T DE60213875 T DE 60213875T DE 60213875 T DE60213875 T DE 60213875T DE 60213875 T2 DE60213875 T2 DE 60213875T2
Authority
DE
Germany
Prior art keywords
phase change
signal
change material
state
fall time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60213875T
Other languages
English (en)
Other versions
DE60213875D1 (de
Inventor
Tyler Lowrey
Manzur Cupertino GILL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE60213875D1 publication Critical patent/DE60213875D1/de
Publication of DE60213875T2 publication Critical patent/DE60213875T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Ein Phasenänderungsmaterial kann in einer Speicherzelle verwendet werden, um ein Datenbit zu speichern. Phasenänderungsmaterialien, die in Speicherzellen verwendet werden, können mindestens zwei verschiedene Zustände aufweisen. Diese Zustände können als amorphe und kristalline Zustände bezeichnet werden. Die Zustände können von einander unterschieden werden, weil der amorphe Zustand allgemein einen höheren spezifischen Widerstand als der kristalline Zustand aufweist. Allgemein gesagt ist mit dem amorphen Zustand eine weniger geregelte Atomstruktur verbunden.
  • Rechteckige Stromimpulse können dazu verwendet werden, das Phasenänderungsmaterial für einen gewünschten Zustand zu programmieren. Die Amplitude der Stromimpulse kann variiert werden, um den Widerstand des Phasenänderungsmaterials zu ändern. Es ist jedoch möglich, dass aufgrund von Variationen in den Materialien, den Herstellungsprozessen und der Betriebsumgebung der Widerstand in verschiedenen Speicherzellen einer Speicheranordnung für einen gegebenen Stromimpuls unterschiedlich ist. Wenn demnach mehrere Speicherzellen in einer Speicheranordnung programmiert werden, ist es möglich, dass aufgrund dieser Variationen beim Anlegen des gleichen Rechteckimpulses an jede Speicherzelle manche Zellen für einen Zustand programmiert werden, während andere für einen anderen Zustand programmiert werden, oder dass manche Zellen, obwohl sie auf den gewünschten Zustand programmiert sind, Abtasttoleranzen (Sense Margins) aufweisen, die nicht ausreichend sind.
  • Es ist daher wünschenswert, dass weiterhin bessere Wege zum Programmieren von Speicherzellen in Speichersystemen gefunden werden, wobei Phasenänderungsmaterialien zum Einsatz kommen.
  • US-A-5687112 und US-A-5912839 beschreiben die Programmierung von Mehrebenen-Phasenänderungs-Speichermaterialien, wie sie als Merkmale im Oberbegriff der unabhängigen Ansprüche definiert sind.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß eines ersten erfindungsgemäßen Aspekts ist ein Verfahren vorgesehen, welches das Anlegen eines Temperatursteuersignals an ein Phasenänderungsmaterial mit mehr als zwei Zuständen umfasst, gekennzeichnet durch Einstellen einer Abfallzeit eines Signals, um das Phasenänderungsmaterial in einen von mehr als zwei Zuständen zu versetzen.
  • Gemäß eines zweiten erfindungsgemäßen Aspekts ist eine Vorrichtung vorgesehen, welche ein Phasenänderungsmaterial mit mindestens drei Zuständen umfasst; und es ist ein Gerät (160) vorgesehen, welches ein Temperatursteuersignal für das Phasenänderungsmaterial bereitstellt, dadurch gekennzeichnet, dass das Gerät darauf eingerichtet ist, eine Abfallzeit eines Signals einzustellen, um das Phasenänderungsmaterial auf einen der mindestens drei Zustände zu programmieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Der als Erfindung betrachtete Anmeldungsgegenstand ist besonders hervorgehoben und im abschließenden Abschnitt der Spezifikation besonders beansprucht. Die Erfindung, sowohl im Hinblick auf die Organisation des Betriebs als auch das Betriebsverfahren, lässt sich jedoch am besten unter Bezugnahme auf die folgende ausführliche Beschreibung im Zusammenhang mit den beigefügten Zeichnungen verstehen, in denen:
  • 1 ein Blockdiagramm eines Computersystems gemäß einer Ausführungsform der vorliegenden Erfindung ist;
  • 2 ein schematisches Diagramm eines Phasenänderungsspeichers gemäß einer Ausführungsform der vorliegenden Erfindung ist;
  • 3 eine Mehrzahl von Programmiersignalen gemäß einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 4 eine weitere Mehrzahl von Programmiersignalen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellt;
  • 5 eine weitere Mehrzahl von Programmiersignalen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellt;
  • 6 eine weitere Mehrzahl von Programmiersignalen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellt;
  • 7 einen Leseschaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung darstellt; und
  • 8 ein Blockdiagramm eines portablen Kommunikationsgeräts gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • Es versteht sich, dass aus Gründen der Einfachheit und Klarheit der Darstellung die in den Figuren dargestellten Elemente nicht unbedingt maßstabsgerecht dargestellt sind. Zum Beispiel sind die Abmessungen einiger der Elemente relativ zu anderen Elementen übertrieben groß dargestellt. Ferner wurden, wo angebracht, gleiche Bezugszeichen in den Figuren wiederholt, um entsprechende analoge Elemente zu bezeichnen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung sind zahlreiche spezifischen Details angegeben, um ein gründliches Verständnis der Erfindung zu vermitteln. Es versteht sich jedoch, dass ein Fachmann die Erfindung auch ohne diese spezifischen Details praktizieren kann. In anderen Fällen wurden gut bekannte Verfahren, Prozeduren, Komponenten und Schaltkreise nicht im Detail beschrieben, um die Erfindung nicht unnötig zu verschleiern.
  • In der folgenden Beschreibung und in den Ansprüchen wurden die Ausdrücke „gekoppelt" und „verbunden" sowie davon abgeleitete Ausdrücke verwendet. Es wird darauf hingewiesen, dass diese Ausdrücke nicht als Synonyme für einander zu verstehen sind. Vielmehr bedeutet „verbunden" in bestimmten Ausführungsformen, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt miteinander stehen. „Gekoppelt" bedeutet, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt stehen. „Gekoppelt" bedeutet jedoch auch, dass zwei oder mehr Elemente nicht in direktem Kontakt miteinander stehen, aber trotzdem miteinander kooperieren oder zusammenwirken.
  • Bezugnehmend auf 1 ist eine erfindungsgemäße Ausführungsform 20 beschrieben. Ausführungsform 20 kann ein Computersystem 30 umfassen. Computersystem 30 kann in einer Vielfalt von portablen elektrischen Systemen zum Einsatz kommen, wie zum Beispiel in einem portablen Kommunikationsgerät (beispielsweise einem zellularen Mobiltelefon), einem Zweiweg-Funkkommunikationssystem, einem Einweg-Pager, einem Zweiweg-Pager, einem persönlichen Kommunikationssystem (PCS), einem portablen Computer, einem PDA (Per sönlicher Digitaler Assistent) oder dergleichen. Es wird jedoch darauf hingewiesen, dass der Geltungsbereich und Einsatz der vorliegenden Erfindung keineswegs auf diese Beispiele beschränkt ist. Zum Beispiel kann die vorliegende Erfindung auch in anderen Fällen verwendet werden, wie zum Beispiel in nicht-portablen elektrischen Ausrüstungen, wie in zellularen Basisstationen, Servern, Destop-Computern, Videogeräten usw.
  • In dieser Ausführungsform kann das Computersystem 30 einen Prozessor 42 umfassen, der an einen Systembus 40 angeschlossen ist. Obwohl der Geltungsbereich der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt ist, kann der Prozessor 42 zum Beispiel einen oder mehrere Mikroprozessoren, digitale Signalprozessoren, Mikro-Controller oder dergleichen umfassen. Der Systembus 40 kann ein Datenpfad sein, der zum Beispiel eine Schar von Datenleitungen zur Übertragung von Daten von einem zu einem anderen Teil des Computersystems 30 umfasst.
  • Computersystem 30 kann ferner einen Speicher-Controller-Knoten 34, die an den Systembus 40 angeschlossen ist, und einen Display-Controller 46 umfassen, der über einen AGP-Bus 44 (AGP = Accelerated Graphics Port) an den Speicher-Controller-Knoten 34 gekoppelt ist. Der Display-Controller 46 kann Signale erzeugen, die ein Display 48 treiben.
  • Der Speicher-Controller-Knoten 34 kann auch über eine Knotenschnittstelle 50 an einen I/O-Knoten 52 (I/O = Eingabe/Ausgabe) angeschlossen sein. Der I/O-Knoten 52 steuert den Betrieb eines CD-ROM-Laufwerks 58 und den Betrieb eines Festplattenlaufwerks 60. Außerdem könnte der I/O-Knoten 52 Schnittstellen mit, zum Beispiel, einem PCI-Bus 54 (PCI = Peripheral Component Interconnect) und einem Expansionsbus 62 aufweisen. Der PCI-Bus 54 könnte an eine Netzwerkschnittstellenkarte 56 (NIC) angeschlossen sein. Ein I/O-Controller 64 könnte an den Expansionsbus 62 angeschlossen sein und den Betrieb eines Diskettenlaufwerks 70 steuern. Außerdem könnte der I/O-Controller 64 Eingaben von einer Maus 66 und einer Tastatur 68 empfangen.
  • Das Computersystem 30 könnte ferner einen Phasenänderungsspeicher 33 aufweisen, der über einen Speicherbus 36 an einen Speicher-Controller-Knoten 34 gekoppelt ist. Der Speicher-Controller-Knoten 34 könnte einen Speicher-Controller 35 aufweisen, der als Schnittstelle zwischen dem Speicherbus 36 und dem Systembus 40 dienen könnte. Der Speicher-Controller 35 könnte Steuersignale, Adresssignale und Datensignale erzeugen, die mit einer bestimmten Schreib- oder Leseoperation auf dem Phasenänderungsspeicher 33 verknüpft sind. Der Speicherbus 36 könnte Kommunikationsleitungen zur Übermittlung von Daten zum und vom Phasenänderungsspeicher 33 sowie Steuer- und Adressleitungen aufweisen, die zum Speichern und Abrufen von Daten zum und vom Phasenänderungsspeicher 33 dienen. Eine bestimmte Schreib- oder Leseoperation kann das gleichzeitige Schreiben auf oder das Lesen von Daten aus dem Phasenänderungsspeicher 33 beinhalten.
  • Obwohl der Umfang der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt ist, könnte der Phasenänderungsspeicher 33 eine Speicheranordnung bestehend aus einer Mehrzahl von Speicherzellen sein, die ein Phasenänderungsmaterial wie zum Beispiel ein Chalcogenid-Material enthalten, welches zum Speichern von Daten für verschiedene Speicherzustände programmiert werden könnte. Dieses Material könnte zum Beispiel ein Chalcogenid-Material sein, welches eine umkehrbare strukturelle Phasenänderung aus einem amorphen Zustand in einen kristallinen oder einen polykristallinen Zustand aufweist. Aufgrund der umkehrbaren Struktur könnte sich das Phasenänderungsmaterial in Reaktion auf Temperaturänderungen aus dem amorphen Zustand in den kristallinen Zustand und anschließend wieder zurück in den amorphen Zustand oder umgekehrt verwandeln. Ein polykristalliner Zustand kann als Zustand definiert werden, in dem Mehrkornkristalle anwesend sind, während möglicherweise Teile des Phasenänderungsmaterials den amorphen Zustand beibehalten.
  • Es kann eine Vielfalt von Phasenänderungslegierungen verwendet werden. Zum Beispiel könnte eine Chalcogenid-Legierung, die ein oder mehrere Elemente aus Spalte VI der Tabelle des periodischen Systems enthält, im Phasenänderungsspeicher 33 zum Einsatz kommen. Beispielsweise könnte der Phasenänderungsspeicher 33 GeSbTe-Legierungen enthalten.
  • In eine Speicherzelle kann eine Menge Chalcogenid-Legierung integriert werden, damit die Zelle als nichtflüchtiger programmierbarer Widerstand fungieren kann, der umkehrbar zwischen höheren und niedrigeren Widerstandswerten wechselt. Die Kristallisierung in Phasenänderungsmaterialien kann das Ergebnis sowohl der Temperatur als auch der Länge der Zeit sein, während der das Material die betreffende Temperatur aufweist. Folglich kann die Phasenänderung durch eine Widerstandsheizung induziert werden, die darin besteht, dass ein Strom durch das Phasenänderungsmaterial geschickt wird. Der programmierbare Widerstand könnte einen vierzigmal größeren dynamischen Widerstandsbereich zwischen dem kristallinen Zustand (niedrige Widerstandsfähigkeit) und dem amorphen Zustand (höhere Widerstandsfähigkeit) aufweisen und könnte außerdem in mehrere Zwischenzustände versetzt werden, die Mehrbitspeicherung in einer Speicherzelle gestatten. Das Lesen der in der Zelle gespeicherten Daten könnte durch Messen des Widerstands der Zelle erfolgen.
  • In einem Binärsystem, welches ein Bit von Daten speichert, könnte beispielsweise ein erster Zustand als Zustand "1" oder Einstellzustand und ein zweiter Zustand als Zustand "0" oder Rücksetzzustand definiert werden, wobei der Rück- setzzustand als weitgehend amorpher Zustand und der Einstellzustand als weitgehend kristalliner Zustand definiert würde, obwohl der Geltungsbereich der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt ist.
  • Bei MLC-Betrieb (MLC = Multi-Level-Cell/Mehrebenenzelle) könnte ein Phasenänderungsmaterial mehrere Zustände zum Speichern von mehreren Datenbits aufweisen, wobei das Ändern des Zustands eines Phasenänderungsmaterials mit mehr als zwei Zuständen dadurch bewerkstelligt werden kann, dass die Widerstandsfähigkeit/Leitfähigkeit des Phasenänderungsmaterials geändert wird. Zum Zwecke der Veranschaulichung beschreiben die vorliegenden Ausführungsformen Binärsysteme, die mit Hilfe von vier Zuständen 2-Bits pro Speicherzelle speichern. Ein (0,0) Zustand kann als weitgehend amorpher Zustand (hohe Widerstandsfähigkeit) definiert werden; ein (1,1) Zustand kann als weitgehend kristalliner Zustand (niedrige Widerstandsfähigkeit) definiert werden; und die (0,1) und (1,0) Zustände können Zwischenzustände zwischen den weitgehend amorphen und den weitgehend kristallinen Zuständen sein. Diese Zwischenzustände können als heterogene Zustände bezeichnet werden. Beispielsweise könnte für die vier Zustände des Phasenänderungsmaterials folgende resistive Beziehung definiert werden: Der Widerstand des Phasenänderungsmaterials in Zustand (0,0) ist größer als der Widerstand des Phasenänderungsmaterials in Zustand (0,1); der Widerstand des Phasenänderungsmaterials in Zustand (0,1) ist größer als der Widerstand des Phasenänderungsmaterials in Zustand (1,0); und der Widerstand des Phasenänderungsmaterials in Zustand (1,0) ist größer als der Widerstand des Phasenänderungsmaterials in Zustand (1,1). In anderen Worten, die Leitfähigkeit des Phasenänderungsmaterials in Zustand (0,0) könnte kleiner als die Leitfähigkeit des Phasenänderungsmaterials in Zustand (0,1), die Leitfähigkeit des Phasenänderungsmaterials in Zustand (0,1) könnte kleiner als die Leitfähigkeit des Phasenänderungsmaterials in Zustand (1,0) und die Leitfähigkeit des Phasenänderungsmaterials in Zustand (1,0) könnte kleiner als die Leitfähigkeit des Phasenänderungsmaterials in Zustand (1,1) sein.
  • Obwohl ein Binärsystem mit 2-Bit pro Zelle zum Zwecke der Veranschaulichung beschrieben wurde, ist der Geltungsbereich der Erfindung in dieser Hinsicht nicht eingeschränkt. Die Prinzipien der vorliegenden Erfindung lassen sich analog auf jedes System anwenden, in dem das Phasenänderungsmaterial mehr als zwei Zustände aufweist. Beispielsweise könnten in einem nicht binären System die Anzahl der Speicherzustände drei oder ein anderes Vielfaches einer nicht binären Basis sein.
  • Bezugnehmend auf 2 ist eine Ausführungsform eines erfindungsgemäßen Phasenänderungsspeichers 33 beschrieben. Der Phasenänderungsspeicher 33 könnte eine 2×2-Anordnung 139 von Speicherzellen 140, 141, 142 und 143 beinhalten, wobei die Speicherzellen 140–143 ein Phasenänderungsmaterial beinhalten. Obwohl eine 2×2-Anordnung 139 in 2 veranschaulicht ist, ist der Geltungsbereich der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt. Zum Beispiel könnte der Phasenänderungsspeicher 33 eine größere Anordnung von Speicherzellen aufweisen.
  • Der Phasenänderungsspeicher 33 könnte Spaltenleitungen 130 und 131 und Reihenleitungen 132 und 133 beinhalten, um eine bestimmte Zellenanordnung 139 für eine Schreib- oder Leseoperation auszuwählen. Die Schreiboperation kann auch als Programmieroperation bezeichnet werden. Die Speicherzellen 140–143 können an die Spaltenleitungen 130 und 131 angeschlossen und über die Schalter (zum Beispiel Dioden 146, 147, 148 und 149) an die Reihenleitungen 132 und 133 gekoppelt sein. Wenn demnach eine bestimmte Speicherzelle (zum Beispiel Speicherzelle 140) ausgewählt wird, kann die zugehörige Spaltenleitung (zum Beispiel 130) heraufgesteuert und die zugehörige Reihenleitung (zum Beispiel 132) heruntergesteuert werden, um Strom durch die Speicherzelle zu treiben.
  • In dieser Ausführungsform enthält der Phasenänderungsspeicher 33 ein Programmiersignal-Erzeugungsgerät 160 zur Durchführung einer Schreiboperation und ein Lesegerät 150 zur Durchführung einer Leseoperation sowie ein Timing-Gerät 170 zur Erzeugung von Timing-Signalen, die die Lese- und Schreiboperationen unterstützen. Bei MLC-Betrieb (MLC = Multi-Level Cell) kann das Lesegerät 150 auch dazu verwendet werden, den Status der Speicherzellen 140–143 während der Programmierung zu prüfen. Zum Beispiel könnte mit dem Lesegerät 150 bestimmt werden, ob sich, nachdem ein Programmiersignal an die Speicherzelle angelegt wurde, das Speichermaterial in einer Speicherzelle in einem ausgewählten Zustand von mehr als zwei Zuständen befindet.
  • Das Programmiersignal-Erzeugungsgerät 160 könnte darauf eingerichtet sein, Programmiersignale zu erzeugen, die an die Speicherzellen 140–143 angelegt werden. Zum Beispiel könnte Gerät 160 darauf eingerichtet sein, die in 3–6 dargestellten Programmiersignale zu erzeugen und anzulegen.
  • Bezugnehmend auf 3 ist eine Mehrzahl von Programmiersignalen (200, 201, 202, 203) gemäß einer erfindungsgemäßen Ausführungsform veranschaulicht. In 3 sind auf einer ZEIT-Achse verschiedene Zeiten T0–T11 und auf einer STROM-Achse verschiedene Ströme I0 und I1 eingetragen.
  • In dieser Ausführungsform umfassen die Signale 200–203 führende Abschnitte, die auftreten, wenn oder bevor die Signale ihren Höchstpegel (zum Beispiel I1) erreichen, nachlaufende Abschnitte, die auftreten, nachdem die Signale ihren Höchstpegel erreicht haben, sowie Zwischenabschnitte zwischen den führenden und nachlaufenden Abschnitten. Zum Beispiel hat Signal 200 einen führenden Abschnitt 211, einen Zwischenabschnitt 212 und einen nachlaufenden Abschnitt 213, und Signal 201 hat einen führenden Abschnitt 215, einen Zwischenabschnitt 216 und einen nachlaufenden Abschnitt 217.
  • In dieser Ausführungsform sind die Signale 200–203 Stromimpulse, die verschiedene Abfallzeiten aufweisen. Die Abfallzeit eines Signals kann definiert als die Zeit, während der der nachlaufende Abschnitt von einem Maximalpegel auf einen Minimalpegel abfällt. In anderen Ausführungsformen kann die Abfallzeit eines Signals definiert werden als die Zeit, während der der nachlaufende Abschnitt 90% des Maximalpegels auf 10% des Minimalpegels abfällt. Beispielsweise ist die Abfallzeit von Signal 201 die Zeit, die der nachlaufende Abschnitt 217 braucht, um von einer Maximalstromamplitude von I1 auf eine Miximalstromamplitude von I0 abzufallen, das heißt, die Abfallzeit ist die Differenz zwischen der Zeit T5 und T4.
  • In dieser Ausführungsform kann Signal 200 eine Abfallzeit von weitgehend Null aufweisen, da der nachlaufende Abschnitt von Signal 200 während der Zeit T2 von seiner Maximalamplitude (I1) auf seine Minimalamplitude (I0) abfällt. Signal 200 ist ein weitgehend rechteckiger Impuls, und die Signale 201, 202 und 203 sind weitgehend nichtrechteckige Impulse. Impulse 201, 202 und 203 können auch als dreieckige Impulse bezeichnet werden. Die Impulse 200, 201, 202 und 203 weisen zunehmend größere Abfallzeiten auf. Das heißt, Signal 201 hat eine Abfallzeit, die größer als die Abfallzeit von Signal 200 und kleiner als die Abfallzeit von Signal 202 ist, und Signal 203 hat eine Abfallzeit, die größer als die Abfallzeit von Signal 202 ist. In diesem Beispiel hat Signal 200 Anstiegs- und Abfallzeiten von ungefähr Null (zum Beispiel weniger als 2 Nanosekunden) und eine Maximalstromamplitude (zum Beispiel I1) von ungefähr 3 Milliampere. Signal 201 hat eine Maximalstromamplitude von ungefähr 3 Milliampere, eine Anstiegszeit von ungefähr Null und eine Abfallzeit (T5-T4) von ungefähr 250 Nanosekunden. Signal 202 hat eine Maximalstromamplitude von ungefähr 3 Milliampere, eine Anstiegszeit von ungefähr Null und eine Abfallzeit (T8-T7) von ungefähr 700 Nanosekunden. Signal 203 hat eine Maximalstromamplitude von ungefähr 3 Milliampere, eine Anstiegszeit von ungefähr Null und eine Abfallzeit (T11-T10) von ungefähr 2 Mikrosekunden.
  • Wie oben erwähnt, ist das Programmiersignal-Erzeugungsgerät 160 (2) darauf eingerichtet, Programmiersignale 200–203 zu erzeugen, die an die Speicherzellen 140–143 angelegt werden. In einigen Ausführungsformen umfasst das Gerät 160 einen Schaltkreis, um die Abfallzeit der Programmiersignale 200–203 einzustellen. In anderen Ausführungsformen umfasst das Gerät 160 einen Schaltkreis, um die Abfallzeit eines Programmiersignals durch Einstellen der Abfallrate des Programmiersignals einzustellen. In wiederum anderen Ausführungsformen umfasst das Gerät 160 einen Schaltkreis, um die Abfallzeit eines Programmiersignals durch Formen der Steilheit eines nachlaufenden Abschnitts des Programmiersignals einzustellen.
  • Die Abfallrate kann als die Rate definiert werden, mit der ein nachlaufender Abschnitt eines Signals von seiner Maximalamplitude auf seine Minimalamplitude abfällt. Die Abfallrate der Programmiersignale 200–203 kann durch Reduzieren der Abfallzeit dieser Programmiersignale erhöht werden. Umgekehrt kann die Abfallrate der Programmiersignale 200–203 durch Erhöhen der Abfallzeit dieser Programmiersignale vermindert werden. In der in 3 dargestellten Ausführungsform weist Signal 210 eine schnellere oder größere Abfallrate auf, als die Abfallrate von Signal 202 ist, und Signal 202 hat eine schnellere Abfallrate, als die Abfallrate von Signal 203 ist. In anderen Ausführungsformen könnte die Abfallrate eines Programmiersignals polynomial, logarithmisch oder exponentiell sein usw., obwohl der Geltungsbereich der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt ist.
  • In der in 3 veranschaulichten Ausführungsform weisen die Steilheiten des führenden Abschnitts 211 und des nachlaufenden Abschnitts 213 von Signal 200 eine im Wesentlichen vertikale Form auf, und die Steilheit des Zwischenabschnitts 212 von Signal 200 ist im Wesentlichen horizontal. Signal 201 hat einen führenden Abschnitt 215, welcher auf eine im Wesentlichen vertikale Steilheit eingestellt ist, einen Zwischenabschnitt 216, der auf eine im Wesentlichen horizontale Steilheit eingestellt ist, und einen nachlaufenden Abschnitt, der auf eine negative lineare Steilheit eingestellt ist.
  • Gemäß einer Ausführungsform der Erfindung wird ein Programmiersignal durch Einstellen der Abfallzeit geformt, was bewirkt, dass der abfallende oder geneigte nachlaufende Abschnitt des Programmiersignals das Material des Phasenänderungsspeichers mit einer Geschwindigkeit kühlt, die ausreichend ist, um die Speicherzelle in einen gewünschten Zustand der mehreren Speicherzustände zu versetzen. Die Abfallzeit des an ein Phasenänderungsmaterial angelegten Programmiersignals kann erhöht werden, um den Widerstand des Phasenänderungsmaterials zu reduzieren. Bei Einsatz dieses Programmierverfahrens wird der resultierende Widerstand des Phasenänderungsmaterials nicht durch die Amplitude des Programmiersignals, sondern durch die Abfallzeit des Programmiersignals bestimmt.
  • In einigen Ausführungsformen könnte des Gerät 160 eine Amplitude eines Programmiersignals auf eine Amplitude einstellen, die ausreicht, um das Phasenänderungsmaterial einer Speicherzelle auf eine amorphisierende Temperatur aufzuheizen und das Phasenänderungsmaterial in einen im Wesentlichen amorphen Zustand zu versetzen. Um zu gewährleisten, dass das Phasenänderungsmaterial in einem im Wesentlichen amorphen Zustand gehalten wird, ist das Material schnell abzukühlen. Dies kann dadurch bewerkstelligt werden, dass man eine relativ schnelle Abfallzeit für das angelegte Programmiersignal verwendet. Beispielsweise könnte Signal 200 dazu verwendet werden, das Phasenänderungsmaterial einer Speicherzelle in einen im Wesentlichen amorphen Zustand zu versetzen, wobei Signal 200 eine Maximalamplitude (I1) von ungefähr 3 Milliampere und eine Abfallzeit von unter 2 Nanosekunden aufweisen könnte.
  • Oder, wenn das Phasenänderungsmaterial in einen im Wesentlichen polykristallinen Zustand versetzt werden soll, könnte das Gerät 160 die Amplitude des Programmiersignals auf eine Amplitude einstellen, die ausreicht, um das Phasenänderungsmaterial auf eine amorphisierende Temperatur aufzuheizen, und die Abfallzeit für das Programmiersignal dermaßen einstellen, dass, nachdem das Speichermaterial die amorphisierende Temperatur erreicht hat, das Phasenänderungsmaterial sich mit einer Geschwindigkeit abkühlt, die ausreicht, um das Speichermaterial in den polykristallinen Zustand zu versetzen. Beispielsweise könnte Signal 203 dazu verwendet werden, das Phasenänderungsmaterial einer Speicherzelle in einen im Wesentlichen polykristallinen Zustand zu versetzen, wobei Signal 203 eine Maximalamplitude (I1) von ungefähr 3 Milliampere und eine Abfallzeit von ungefähr 2 Mikrosekunden aufweisen würde. Des Weiteren, um das Phasenänderungsmaterial in einen zwischen den amorphen und polykristallinen Zuständen liegenden Zwischenzustand zu versetzen, könnte das Gerät 160 die Abfallzeit des Programmiersignals derart einstellen, dass nachdem das Speichermaterial die amorphisierende Temperatur erreicht hat, das Phasenänderungsmaterial sich genügend schnell abkühlt, um das Speichermaterial in den Zwischenzustand zu versetzen. Beispielsweise könnte Signal 202 dazu verwendet werden, das Phasenänderungsmaterial einer Speicherzelle in einen Zwischenzustand zu versetzen, wobei Signal 202 eine Maximalamplitude (I1) von ungefähr 3 Milliampere und eine Abfallzeit von ungefähr 700 Nanosekunden aufweisen könnte.
  • Um das Löschen von Speicherzellen vor einer Schreiboperation zu vermeiden, könnte in einigen Ausführungsformen eine Überschreiboperation implementiert werden, in dem das Phasenänderungsmaterial während einer Schreiboperation auf eine amorphisierende Temperatur erhitzt würde, und dann die Abfallzeit (oder die Abfallrate oder die Steilheit des nachlaufenden Abschnitts) des Signals dermaßen gesteuert würde, das das Phasenänderungsmaterial in verschiedene Zustände versetzt wird, zum Beispiel entweder in einen im Wesentlichen amorphen Zustand, einen polykristallinen Zustand oder einen heterogenen Zustand. Wenn auf diese Art und Weise programmiert wird, wäre für das Überschreiben der Zelle gesorgt, da das Programmiersignal in diesem Beispiel ein Aufheizen des Phasenänderungsmaterials auf eine amorphisierende Temperatur bewirken würde, und je nach der Abfallzeit (oder der Abfallrate oder der Steilheit des nachlaufenden Abschnitts) des Signals könnte das Material entweder in einen im Wesentlichen amorphen Zustand, einen im Wesentlichen kristallinen Zustand oder einen Zwischenzustand versetzt werden.
  • Wie aus der vorhergehenden Diskussion hervorgeht, kann durch Anlegen der Signale 200–203 an die Speicherzellen 140–143 das Phasenänderungsmaterial der Speicherzellen 140–143 aufgeheizt und abgekühlt werden, um den Widerstand des Phasenänderungsmaterials einzustellen, wodurch wiederum der Zustand der zugehörigen Speicherzelle eingestellt wird. Für MLC-Betrieb, bei dem die Phasenänderungsmaterialien der Speicherzellen 140–143 mehr als zwei Zustände aufweisen, können die Signale 200–203 dazu verwendet werden, den Zustand des Phasenänderungsmaterials in einer bestimmten Speicherzelle auf einen von den mehr als zwei Zuständen einzustellen. Zum Beispiel kann Signal 200 dazu verwendet werden, das Phasenänderungsmaterial von Speicherzelle 140 auf einen im Wesentlichen amorphen Zustand wie Zustand (0,0) einzustellen; Signal 201 kann dazu verwendet werden, das Phasenänderungsmaterial von Speicherzelle 140 auf einen Zwischenzustand wie Zustand (0,1) einzustellen; Signal 202 kann dazu verwendet werden, das Phasenänderungsmaterial von Speicherzelle 140 auf einen weiteren Zwischenzustand wie Zustand (1,0) einzustellen, und Signal 203 kann dazu verwendet werden, das Phasenänderungsmaterial von Speicherzelle 140 auf einen im Wesentlichen kristallinen Zustand wie Zustand (1,1) einzustellen.
  • In anderen Ausführungsformen könnten Signale 200–203 dazu verwendet werden, den Zustand einer Speicherzelle unter Einsatz eines Rückkopplungsansatzes einzustellen. Um beispielsweise Speicherzelle 140 in einen Zwischenzustand (1,0) zu versetzen, könnte Signal 202 zunächst an die Speicherzelle 140 angelegt werden. Dann könnte Lesegerät 150 dazu verwendet werden, eine Verifizierungsoperation durchzuführen, um zu bestimmen, ob die Speicherzelle 140 für den gewählten Zustand (1,0) programmiert wurde. Zum Beispiel könnte Lesegerät 150 den Widerstand des Phasenänderungsmaterials von Speicherzelle 140 messen und diesen Widerstand mit einem Bezugswiderstand vergleichen, um zu bestimmen, ob der Widerstand des Phasenänderungsmaterials über oder unter dem Zielwiderstand liegt. Nach Anlegen von Signal 202 könnte der Widerstand des Phasenänderungsmaterials durch Anlegen von Signal 203 reduziert werden, welches eine größere Abfallzeit als Signal 202 aufweist, oder der Widerstands des Phasenänderungsmaterials könnte durch Anlegen von Signal 201 erhöht werden, welches eine kleinere Abfallzeit als Signal 202 aufweist. Dieser iterative Prozess des Anlegens von Programmiersignalen mit unterschiedlichen Abfallzeiten, um die Speicherzelle 140 auf einen von mindestens drei Zuständen zu programmieren, kann so lange wiederholt werden, bis der gewünschte Zustand (zum Beispiel der gewünschte Widerstand) des Phasenänderungsmaterials erreicht ist.
  • Da Variationen im Herstellungsprozess und im Material der Phasenänderungsspeicher vorkommen, kann die tatsächliche Temperatur des Phasenänderungsmaterials in einer Anordnung von Speicherzellen von Zelle zu Zelle für ein gegebenes Programmierstromsignal variieren. Diese Variation kann dazu führen, dass durch das Phasenänderungsmaterial in einer oder mehreren der Speicherzellen eine Speicherzelle versehentlich auf einen falschen Zustand programmiert wird. In anderen Worten, Variationen in den Materialen, den Herstellungsprozessen und der Betriebsumgebung können unterschiedliche Programmiermerkmale für die Speicherzellen in einem Phasenänderungsspeicher ergeben, wobei die unterschiedlichen Programmiermerkmale Variationen im resultierenden Widerstand des Phasenänderungsmaterials beinhalten, wenn ein rechteckiger Impuls mit einer vordefinierten Strommenge an diese Speicherzellen angelegt wird. In einigen Ausführungsformen kann die Abfallzeit eines Programmiersignals derart eingestellt werden, dass verschiedene Speicherzellen mit verschiedenen Programmiermerkmalen (zum Beispiel unterschiedlicher resultierender Widerstand gegenüber dem angelegten Strom) in einen ausgewählten Zustand versetzt werden, wenn das Programmiersignal an die unterschiedlichen Speicherzellen angelegt wird. Insbesondere kann die Abfallzeit eines Programmiersignals derart eingestellt werden, dass alle Speicherzellen, an die das Programmiersignal angelegt wird, ein rasches Kristallisierungstemperaturintervall durchlaufen.
  • 4, 5 und 6 veranschaulichen Programmiersignale gemäß anderer Ausführungsformen der vorliegenden Erfindung. In 4 sind Signale 400, 401, 402 und 403 mit zunehmend größeren Abfallzeiten dargestellt. Zum Beispiel könnte Signal 400 eine Abfallzeit von im Wesentlichen Null aufweisen. Die Abfallzeit von Signal 401 könnte größer als die Abfallzeit von Signal 400 und kleiner als die Abfallzeit von Signal 402 sein, und die Abfallzeit von Signal 402 könnte kleiner als die Abfallzeit von Signal 403 sein. In dieser Ausführungsform könnten die Steilheiten der führenden und nachlaufenden Abschnitte von Signal 400 im Wesentlichen vertikal sein, und die Steilheit des Zwischenabschnitts von Signal 400 könnte im Wesentlichen horizontal sein. Signal 401 könnte einen führenden Abschnitt mit einer im Wesentlichen vertikalen Steilheit, einen Zwischenabschnitt mit einer im Wesentlichen horizontalen Steilheit und einen nachlaufenden Abschnitt mit einer negativen nicht linearen Steilheit aufweisen, die sich zeitlich gesehen verändert. Insbesondere könnten die Steilheiten der nachlaufenden Abschnitte der Signale 402 und 403 zeitlich gesehen abnehmen.
  • In 5 sind Signale 500, 501, 502 und 503 mit zunehmend größeren Abfallzeiten dargestellt. Die Steilheiten der nachlaufenden Abschnitte der Signale 501, 502 und 503 sind negativ, nicht linear, und variieren zeitlich gesehen. In dieser Ausführungsform nehmen die Steilheiten der nachlaufenden Abschnitte der Signale 501, 502 und 503 zeitlich gesehen zu. Ferner unterscheidet sich in dieser Ausführungsform die Maximalamplitude (I1) von Signal 500 von den Maximalamplituden (I2) der Signale 501, 502 und 503. Beispielsweise könnte die Maximalamplitude von Signal 500 ungefähr 3 Milliampere betragen und die Maximalamplituden der Signale 501, 502 und 503 könnten ungefähr 3,5 Milliampere betragen.
  • In 6 sind Signale 600, 601, 602 und 603 mit zunehmend größeren Abfallzeiten dargestellt. In dieser Ausführungsform weisen die nachlaufenden Abschnitte der Signale 601–603 eine negative Steilheit auf und variieren zeitlich gesehen. Insbesondere ändern sich die Steilheiten der nachlaufenden Abschnitte der Signale 602–603 von einer abnehmenden negativen linearen Steilheit zu einer im We sentlichen vertikalen Steilheit, das heißt, die Steilheit des nachlaufenden Abschnitts von Signal 601 nimmt zeitlich gesehen zwischen den Zeiten T4 und T5 ab und ist bei Zeit T5 im Wesentlichen vertikal.
  • Obwohl der Geltungsbereich der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt ist, wird darauf hingewiesen, dass die Programmiersignale der 4–6 in ähnlicher Weise wie die Programmiersignale von 3 erzeugt und zur Programmierung der Speicherzellen 140–143 (2) verwendet werden können, oder dass jede beliebige Kombination der Programmiersignale von 3–6 zur Programmierung der Speicherzellen 140–143 verwendet werden kann. Zum Beispiel können Signale 200, 401, 502 und 603 mit unterschiedlichen Abfallzeiten zur Programmierung der Speicherzellen 140–143 auf einen gewünschten Zustand verwendet werden. Bei MLC-Betrieb kann allgemein gesagt das Programmiersignal-Erzeugungsgerät 160 (2) jedes der Programmiersignale von 3–6 erzeugen und die Abfallzeiten der Programmiersignale dermaßen einstellen, dass das Phasenänderungsspeichermaterial der Speicherzellen 140–143 für einen von mindestens drei Zuständen programmiert wird.
  • Das Programmiersignalerzeugungsgerät 160 könnte einen Schaltkreis umfassen, welcher einen Widerstand und einen Kondensator (nicht dargestellt) enthält, um die Abfallzeit eines Programmiersignals einzustellen. Der Widerstand und Kondensator könnten so gewählt werden, dass die Abfallzeit der Programmiersignale durch die resultierende Zeitkonstante des Widerstands und Kondensators eingestellt wird. In anderen Ausführungsformen könnte das Gerät 160 einen wellenformenden Schaltkreis (nicht dargestellt) enthalten, welcher wellenformende Schaltkreise wie zum Beispiel Integrater-/Rampenschaltkreise, exponentielle und logarithmische Schaltkreise usw. enthält.
  • Lesegerät 150 (2) könnte einen Schaltkreis zum Lesen der in den Speicherzellen 140–143 gespeicherten Information umfassen. Beispielsweise könnte Lesegerät 150 einen Schaltkreis zum Routen eines Stroms durch die Speicherzelle 140 beinhalten, was dazu führt, dass sich eine Spannung an der Speicherzelle 140 entwickelt. Diese Spannung kann proportional zum Widerstand der Speicherzelle sein. Somit könnte eine höhere Spannung anzeigen, dass sich die Zelle in einem amorphen Zustand, zum Beispiel einem Zustand mit höherem Widerstand, befindet, und eine niedrigere Spannung könnte anzeigen, dass sich die Zelle in einem polykristallinen Zustand, das heißt in einem Zustand mit geringerem Widerstand, befindet.
  • Bezugnehmend auf 7 ist eine Ausführungsform des Lesegeräts 150 gemäß der vorliegenden Erfindung dargestellt. Bei binärem MLC-Betrieb könnten drei Komparatoren 711, 712 und 713 eingesetzt werden, um einen Speicherzustand einer bestimmten Speicherzelle, zum Beispiel Speicherzelle 140 zu erkennen. Die nicht invertierenden Eingangsklemmen der Komparatoren 711–713 könnten an die Speicherzelle 140 angeschlossen sein, um eine Anzeige des Widerstands von Speicherzelle 140 zu empfangen. Die invertierenden Eingangsklemmen der Komparatoren 711, 712 und 713 könnten an die Bezugsspannungssignale REF1, REF2 bzw. REF3 angeschlossen sein. Die Ausgangsklemmen der Komparatoren 71, 712 und 713 könnten an die D Eingangsklemmen der D Flip-Flops 721, 722 bzw. 723 angeschlossen sein. Ein Lesestrom, mit IC bezeichnet, könnte dazu verwendet werden, eine Lesespannung zu erzeugen, die von den nicht invertierenden Eingangsklemmen der Komparatoren 711–713 empfangen wird. Die Lesespannung ist bezeichnend für den Widerstand von Speicherzelle 140 und kann daher zur Anzeige des Zustands der Speicherzelle 140 verwendet werden.
  • Der Vergleich der Lesespannung mit den Bezugsspannungen ergibt die Ausgangssignale C1, C2 und C3, die zur Anzeige des Zustands von Speicherzelle 140 verwendet und in den Flip-Flops 721–723 gespeichert werden können. Die Ausgangsklemmen der Flip-Flops 721–723 könnten an einen Codierungsschaltkreis 730 angeschlossen sein, der an seinen Ausgangsklemmen Signale OUT1 und OUT2 erzeugt.
  • Die Spannungen der Bezugssignale REF1, REF2 und REF3 weisen folgende Beziehung zueinander auf: REFl>REF2>REF3. Daraus ergibt sich, dass für einen relativ höheren resistiven amorphen Zustand von Speicherzelle 140 die Komparatoren 711, 712 und 713 Ausgangssignale C1, C2 und C3 mit einem logischen hohen Spannungspotential („H") aufweisen und als Zustand (0,0) definiert werden könnten. Umgekehrt weisen die Komparatoren 711, 712 und 713 für einen relativ niedrigeren resistiven amorphen Zustand von Speicherzelle 140 ein logisches niedriges Spannungspotential („L") auf und könnten als Zustand (1,1) definiert werden. Die folgende Wahrheitstabelle veranschaulicht eine Ausführungsform einer Wahrheitstabelle für den Codierungsschaltkreis 730:
    Figure 00210001
  • Die mit der Erzeugung von Programmiersignalen verbundene Zeit kann durch das Timing-Gerät 170 (2) bestimmt werden. Das Timing-Gerät 170 (2) liefert Steuersignale an das Programmiersignal-Erzeugungsgerät 160 und das Lesegerät 150, so dass die Geräte 150 und 160 entweder den Widerstand einer Speicherzelle (Leseoperation oder Programmverifizierungsoperation) messen oder die Programmierimpulse mit dem korrekten Timing an der ausgewählten Speicherzelle bereitstellen. Der Zugriff auf die Speicherzelle kann auf beliebige Weise erfolgen, wobei der Zugriff entweder individuell oder auf Reihe-für-Reihe-Basis erfolgen kann.
  • Bezugnehmend auf 8 ist eine Ausführungsform 800 gemäß der vorliegenden Ausführungsform beschrieben. Ausführungsform 800 könnte ein portables Kommunikationsgerät 810 umfassen. Das portable Kommunikationsgerät 810 könnte einen Controller 820, ein I/O-Gerät 830 (wie ein Tastenfeld oder eine Anzeige), einen Speicher 840 und einen an eine Antenne angeschlossenen Sendeempfänger 850 aufweisen, obwohl der Geltungsbereich der Erfindung nicht auf Ausführungsformen beschränkt ist, die einige oder alle dieser Komponenten aufweisen.
  • Der Controller 820 könnte zum Beispiel einen oder mehrere Mikroprozessoren, digitale Signalprozessoren, Mikro-Controller oder dergleichen beinhalten. Der Speicher 840 könnte zum Speichern von Nachrichten verwendet werden, die vom oder zum portablen Kommunikationsgerät 810 übertragen wurden. Der Speicher 840 könnte auch wahlweise zum Speichern von Anweisungen, die vom Controller 820 während des Betriebs des portablen Kommunikationsgeräts 810 ausgeführt werden, und zum Speichern von Benutzerdaten verwendet werden. Für den Speicher 840 könnten ein oder mehrere verschiedene Typen von Speicher verwendet werden. Zum Beispiel könnte der Speicher 840 ein flüchtiger Speicher (jeder Typ von Direktzugriffsspeicher), ein nichtflüchtiger Speicher wie ein Flash-Speicher und/oder ein Phasenänderungsspeicher wie zum Beispiel Phasenänderungsspeicher 33 von 2 sein.
  • Das I/O-Gerät 830 kann von einem Benutzer zum Erzeugen einer Nachricht verwendet werden. Das portable Kommunikationsgerät 810 könnte den Sendeempfänger 850 mit Antenne 860 zum Senden und Empfangen von Nachrichten zu und von einem drahtlosen Kommunikationsnetzwerk mit einem Funkfrequenzsignal (HF) benutzen.
  • Obwohl der Geltungsbereich der vorliegenden Erfindung in dieser Hinsicht nicht eingeschränkt ist, könnte das portable Kommunikationsgerät 810 eins der folgenden Kommunikationsprotokolle zum Senden und Empfangen von Nachrichten benutzen: zellulare CDMA Funktelefonkommunikationssysteme (Code Division Multiple Access), zellulare GSM Funktelefonsysteme (Global System for Mobile Communications), zellulare NADC Funktelefonsysteme (North American Digital Cellular), TDMA-Systeme (Time Division Multiple Access), zellulare E-TDMA-Funktelefonsysteme (erweitertes TDMA), 3G-Systeme (Systeme der dritten Generation) wie WCDMA (Wide-band CDMA), CDMA-2000 und dergleichen.
  • Obwohl bestimmte Merkmale der Erfindung hier veranschaulicht und beschrieben wurden, werden einem Fachmann viele Modifikationen, Substitutionen, Änderungen und Äquivalente einfallen. Es versteht sich daher, dass die beigefügten Ansprüche alle derartigen Modifikationen und Änderungen abdecken, die in den Geltungsbereich der Erfindung fallen.

Claims (37)

  1. Verfahren, umfassend: Anlegen eines Temperatursteuersignals an ein Phasenänderungsmaterial, welches mehr als zwei Zustände aufweist; gekennzeichnet durch Einstellen einer Signalabfallzeit, um das Phasenänderungsmaterial in einen von mehr als zwei Zuständen zu versetzen.
  2. Verfahren nach Anspruch 1, ferner umfassend das Verlängern der Abfallzeit, um einen Widerstand des Phasenänderungsmaterials zu reduzieren.
  3. Verfahren nach Anspruch 1, wobei das Einstellen der Abfallzeit das Einstellen der Signalabfallzeit auf eine erste ausgewählte Abfallzeit beinhaltet, um das Material in einen ersten Zustand von mehr als zwei Zuständen zu versetzen, und das Verfahren ferner umfasst: Einstellen der Signalabfallzeit auf eine zweite ausgewählte Abfallzeit, um das Phasenänderungsmaterial in einen zweiten Zustand von mehr als zwei Zuständen zu versetzen; Einstellen der Signalabfallzeit auf eine dritte ausgewählte Abfallzeit, um das Phasenänderungsmaterial in einen dritten Zustand von mehr als zwei Zuständen zu versetzen; Einstellen der Signalabfallzeit auf eine vierte ausgewählte Abfallzeit, um das Phasenänderungsmaterial in einen vierten Zustand von mehr als zwei Zuständen zu versetzen.
  4. Verfahren nach Anspruch 3, wobei die erste ausgewählte Abfallzeit kleiner als die zweite ausgewählte Abfallzeit, die zweite ausgewählte Abfallzeit kleiner als die dritte ausgewählte Abfallzeit und die dritte ausgewählte Abfallzeit kleiner als die vierte ausgewählte Abfallzeit ist.
  5. Verfahren nach Anspruch 3, wobei eine Leitfähigkeit des Phasenänderungsmaterials im ersten Zustand kleiner als eine Leitfähigkeit des Materials im zweiten Zustand, eine Leitfähigkeit des Phasenänderungsmaterials im zweiten Zustand kleiner als eine Leitfähigkeit des Materials im dritten Zustand, und eine Leitfähigkeit des Phasenänderungsmaterials im dritten Zustand kleiner als eine Leitfähigkeit des Materials im vierten Zustand ist.
  6. Verfahren nach Anspruch 1, ferner umfassend das Einstellen einer Signalamplitude, um das Phasenänderungsmaterial auf eine Amorphisierungstemperatur zu erwärmen, wenn das Signal an das Phasenänderungsmaterial angelegt wird, und wobei die Abfallzeit so eingestellt wird, dass sich das Phasenänderungsmaterial nach Erreichen der Amorphisierungstemperatur genügend schnell abkühlt, um in einen ersten Zustand von mehr als zwei Zuständen versetzt zu werden, wobei der erste Zustand ein polykristalliner Zustand ist.
  7. Verfahren nach Anspruch 1, wobei das Anlegen eines Signals das Anlegen eines Impulses beinhaltet, der einen führenden Abschnitt, der vor dem Erreichen eines Signalmaximalpegels eintritt, und einen nachlaufenden Abschnitt, der nach dem Erreichen des Signalmaximalpegels eintritt, aufweist, und wobei die Abfallzeit die Zeit ist, während der der nachlaufende Abschnitt vom Maximalpegel auf den Minimalpegel abfällt.
  8. Verfahren nach Anspruch 1, wobei das Einstellen der Signalabfallzeit das Einstellen einer Steilheit eines nachlaufenden Signalabschnitts beinhaltet.
  9. Verfahren nach Anspruch 8, wobei das Einstellen der Steilheit das Einstellen der Steilheit des nachlaufenden Abschnitts auf eine negative Steilheit beinhaltet.
  10. Verfahren nach Anspruch 8, wobei das Einstellen der Steilheit das Einstellen einer Steilheit beinhaltet, die sich mit der Zeit verändert.
  11. Verfahren nach Anspruch 8, wobei das Einstellen der Steilheit eine Formveränderung des nachlaufenden Abschnitts von einer negativen Steilheit zu einer weitgehend vertikalen Steilheit beinhaltet.
  12. Verfahren nach Anspruch 8, wobei das Einstellen der Steilheit eine Formveränderung des Signals in eine nichtrechteckige Form beinhaltet.
  13. Verfahren nach Anspruch 8, wobei das Einstellen der Abfallzeit das Einstellen einer Signalabfallrate beinhaltet.
  14. Verfahren nach Anspruch 13, ferner umfassend das Erhöhen der Signalabfallrate, um die Signalabfallzeit zu reduzieren.
  15. Verfahren nach Anspruch 1, wobei das Phasenänderungsmaterial ein Phasenänderungsmaterial ist.
  16. Verfahren nach Anspruch 1, ferner umfassend das Anlegen eines zweiten Signals an das Phasenänderungsmaterial und das Anlegen eines dritten Signals an das Phasenänderungsmaterial, wobei das Einstellen der Abfallzeit das Einstellen der Abfallzeit auf einen Wert, der größer als eine Abfallzeit des zweiten Signals und kleiner als eine Abfallzeit des dritten Signals ist, beinhaltet.
  17. Verfahren nach Anspruch 16, wobei das Signal das Phasenänderungsmaterial in einen ersten Zustand von den mehr als zwei Speicherzuständen versetzt, wenn das Signal an das Phasenänderungsmaterial angelegt wird, das zweite Signal das Phasenänderungsmaterial in einen zweiten Zustand von den mehr als zwei Speicherzuständen versetzt, wenn das zweite Signal an das Phasenänderungsmaterial angelegt wird, und wobei das dritte Signal das Phasenänderungsmaterial in einen dritten Zustand von den mehr als zwei Speicherzuständen versetzt, wenn das dritte Signal an das Phasenänderungsmaterial angelegt wird.
  18. Verfahren nach Anspruch 17, wobei der zweite Zustand ein weitgehend amorpher Zustand, der dritte Zustand ein weitgehend kristalliner Zustand und der erste Zustand ein Zwischenzustand zwischen den zweiten und dritten Zuständen ist.
  19. Verfahren nach Anspruch 17, wobei ein Widerstand des Phasenänderungsmaterials im zweiten Zustand größer als der Widerstand des Phasenänderungsmaterials im ersten Zustand und der Widerstand des Phasenänderungsmaterials im ersten Zustand größer als der Widerstand des Phasenänderungsmaterials im dritten Zustand ist.
  20. Verfahren nach Anspruch 1, ferner umfassend das Bestimmen, ob das Phasenänderungsmaterial in einem aus gewählten Zustand von den mehr als zwei Zuständen ist, nachdem das Signal an den Speicher angelegt wird.
  21. Verfahren nach Anspruch 20, wobei das Bestimmen das Vergleichen eines Widerstands des Phasenänderungsmaterials mit einem Bezugswiderstand umfasst.
  22. Verfahren nach Anspruch 20, ferner umfassend: Anlegen eines zweiten Signals an das Phasenänderungsmaterial, wenn das Phasenänderungsmaterial nicht im ausgewählten Zustand ist, und Einstellen einer Abfallzeit des zweiten Signals auf einen Wert, der größer als die Signalabfallzeit ist.
  23. Vorrichtung, umfassend: ein Phasenänderungsmaterial mit mindestens drei Zuständen; und ein Gerät (160) zur Bereitstellung eines Temperatursteuersignals für das Phasenänderungsmaterial, dadurch gekennzeichnet, dass das Gerät (160) darauf eingerichtet ist, eine Signalabfallzeit einzustellen, um das Phasenänderungsmaterial auf einen der mindestens drei Zustände zu programmieren.
  24. Vorrichtung nach Anspruch 23, wobei das Gerät (160) die Signalabfallzeit auf eine erste ausgewählte Abfallzeit einstellt, um das Phasenänderungsmaterial für einen ersten Zustand der mindestens drei Zustände zu programmieren, das Gerät (160) die Signalabfallzeit auf eine zweite ausgewählte Abfallzeit einstellt, um das Phasenänderungsmaterial für einen zweiten Zustand der mindestens drei Zustände zu programmieren, und das Gerät (160) die Signalabfallzeit auf eine dritte ausgewählte Abfallzeit einstellt, um das Phasenänderungsmaterial für einen dritten Zustand der mindestens drei Zustände zu programmieren.
  25. Vorrichtung nach Anspruch 24, wobei die erste ausgewählte Abfallzeit kleiner als die zweite ausgewählte Abfallzeit und die zweite ausgewählte Abfallzeit kleiner als die dritte ausgewählte Abfallzeit ist.
  26. Vorrichtung nach Anspruch 24, wobei ein Widerstand des Phasenänderungsmaterials im ersten Zustand größer als der Widerstand des Phasenänderungsmaterials im zweiten Zustand und der Widerstand des Phasenänderungsmaterials im zweiten Zustand größer als der Widerstand des Phasenänderungsmaterials im dritten Zustand ist.
  27. Vorrichtung nach Anspruch 23, wobei das Phasenänderungsmaterial ein Phasenänderungsmaterial ist.
  28. Vorrichtung nach Anspruch 23, wobei das Gerät (160) die Abfallzeit verlängert, um einen Widerstand des Phasenänderungsmaterials zu reduzieren.
  29. Vorrichtung nach Anspruch 23, wobei das Gerät (160) einen Schaltkreis umfasst, um die Signalabfallzeit durch Formen einer Steilheit des nachlaufenden Abschnitts des Signals einzustellen.
  30. Vorrichtung nach Anspruch 23, wobei das Gerät (160) einen Schaltkreis umfasst, um die Signalabfallzeit durch Einstellen einer Signalabfallrate einzustellen.
  31. Vorrichtung nach Anspruch 23, wobei das Gerät (160) eine Signalabfallzeit einstellt, um das Phasen änderungsmaterial für einen ausgewählten Zustand der mindestens drei Zustände zu programmieren und ferner einen Schaltkreis (150) umfasst, um zu bestimmen, ob das Phasenänderungsmaterial für den ausgewählten Zustand programmiert ist.
  32. Vorrichtung nach Anspruch 31, wobei der Schaltkreis (150) umfasst: einen Komparator, dessen erster Eingang an das Phasenänderungsmaterial gekoppelt ist und dessen zweiter Eingang zum Empfang des ersten Bezugssignals und an einen Ausgang gekoppelt ist; und einen zweiten Komparator, dessen erster Eingang an das Phasenänderungsmaterial gekoppelt ist und dessen zweiter Eingang zum Empfang des zweiten Bezugssignals und an einen Ausgang gekoppelt ist.
  33. Vorrichtung nach Anspruch 23, wobei das Gerät ein Schaltkreis ist.
  34. System (30), umfassend: einen Controller (35); einen an den Controller (35) gekoppelten Transceiver; ein Speicherelement (33), umfassend die Vorrichtung nach einem der Ansprüche 23 bis 33 und gekoppelt an den Controller (35); und wobei das Gerät (160) darauf eingerichtet ist, ein Signal an das Speicherelement (30) zu liefern, und eine Signalabfallrate einstellt, um das Speicher element (33) auf einen der mindestens drei Zustände zu programmieren.
  35. System (30) nach Anspruch 34, wobei das Gerät (160) die Signalabfallrate auf eine erste ausgewählte Abfallrate einstellt, um das Speicherelement (33) für einen ersten Zustand der mindestens drei Zustände zu programmieren, das Gerät (160) die Signalabfallrate auf eine zweite ausgewählte Abfallrate einstellt, um das Speicherelement (33) für einen zweiten Zustand der mindestens drei Zustände zu programmieren, und das Gerät (160) die Signalabfallrate auf eine dritte ausgewählte Abfallrate einstellt, um das Speicherelement (33) für einen dritten Zustand der mindestens drei Zustände zu programmieren.
  36. System (30) nach Anspruch 35, wobei die erste ausgewählte Abfallrate größer als die zweite ausgewählte Abfallrate und die zweite ausgewählte Abfallrate größer als die dritte ausgewählte Abfallrate ist.
  37. System (30) nach Anspruch 36, wobei eine Leitfähigkeit des Speicherelements (33) im ersten Zustand kleiner als die Leitfähigkeit des Speicherelements (33) im zweiten Zustand und die Leitfähigkeit des Speicherelements (33) im zweiten Zustand kleiner als die Leitfähigkeit des Speicherelements (33) im dritten Zustand ist.
DE60213875T 2001-12-28 2002-12-20 Verfahren und vorrichtung zur programmierung eines phasenänderungsspeichers Expired - Lifetime DE60213875T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/034,146 US6625054B2 (en) 2001-12-28 2001-12-28 Method and apparatus to program a phase change memory
US34146 2001-12-28
PCT/US2002/040994 WO2003058633A1 (en) 2001-12-28 2002-12-20 Method and apparatus to program a phase change memory

Publications (2)

Publication Number Publication Date
DE60213875D1 DE60213875D1 (de) 2006-09-21
DE60213875T2 true DE60213875T2 (de) 2007-03-08

Family

ID=21874593

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60213875T Expired - Lifetime DE60213875T2 (de) 2001-12-28 2002-12-20 Verfahren und vorrichtung zur programmierung eines phasenänderungsspeichers

Country Status (9)

Country Link
US (1) US6625054B2 (de)
EP (1) EP1468421B1 (de)
KR (1) KR100705867B1 (de)
CN (1) CN100449642C (de)
AT (1) ATE336068T1 (de)
AU (1) AU2002367356A1 (de)
DE (1) DE60213875T2 (de)
TW (1) TWI260016B (de)
WO (1) WO2003058633A1 (de)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP2004079002A (ja) * 2002-08-09 2004-03-11 Renesas Technology Corp 不揮発性記憶装置
US7163837B2 (en) * 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6813177B2 (en) * 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
DE60315613T2 (de) 2003-06-16 2008-05-08 Stmicroelectronics S.R.L., Agrate Brianza Schreibschaltung für Phasenwechsel-Speicher
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100505701B1 (ko) * 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
DE102005004338B4 (de) * 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7005665B2 (en) * 2004-03-18 2006-02-28 International Business Machines Corporation Phase change memory cell on silicon-on insulator substrate
EP1787329B1 (de) * 2004-03-26 2010-10-27 Nxp B.V. Elektrische einrichtung mit einem phasenänderungsmaterial
DE102004015928A1 (de) * 2004-03-31 2005-10-27 Infineon Technologies Ag Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
US20050280987A1 (en) * 2004-06-07 2005-12-22 Kwitek Benjamin J Phase change materials as a heat sink for computers
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US20060056233A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a buffered flash memory
US7031181B1 (en) * 2004-11-23 2006-04-18 Infineon Technologies Ag Multi-pulse reset write scheme for phase-change memories
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7361925B2 (en) * 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269044B2 (en) * 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
EP2309516A1 (de) * 2005-06-03 2011-04-13 STMicroelectronics Srl Verfahren zum Programmieren von Phasenübergangsspeicherzellen mit mehrfachen Speicherniveaus mithilfe eines Perkolationsalgorithmus
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
JP4669518B2 (ja) * 2005-09-21 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US7460394B2 (en) * 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
US7498655B2 (en) * 2006-03-28 2009-03-03 Intel Corporation Probe-based memory
TWI310558B (en) * 2006-06-02 2009-06-01 Ind Tech Res Inst Phase change memory cell
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP4191211B2 (ja) * 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
US20080025080A1 (en) * 2006-07-27 2008-01-31 Cswitch Corporation Method and apparatus for programming phase change devices
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
KR100763231B1 (ko) * 2006-09-11 2007-10-04 삼성전자주식회사 상변화 메모리 장치
US7859894B2 (en) * 2006-09-20 2010-12-28 Qimonda Ag Energy adjusted write pulses in phase-change memory cells
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
KR100801082B1 (ko) * 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
US7903447B2 (en) * 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
TWI323469B (en) * 2006-12-25 2010-04-11 Nanya Technology Corp Programming method of phase change memory
TWI330846B (en) 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US20090027943A1 (en) * 2007-07-24 2009-01-29 Thomas Nirschl Resistive memory including bidirectional write operation
KR101311499B1 (ko) 2007-08-23 2013-09-25 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
KR101374319B1 (ko) * 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
US7787291B2 (en) * 2007-09-26 2010-08-31 Intel Corporation Programming a multilevel phase change memory cell
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
TWI517156B (zh) 2008-02-29 2016-01-11 Toshiba Kk Semiconductor memory device
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
KR101057725B1 (ko) 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
DE102009000124A1 (de) * 2009-01-09 2010-07-15 Forschungszentrum Jülich GmbH Verfahren zur Speicherung digitaler Information nebst Speicherelement
US8386883B2 (en) * 2009-02-24 2013-02-26 International Business Machines Corporation Lengthening life of a limited life memory
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
US8183565B2 (en) * 2009-03-25 2012-05-22 Ovonyx, Inc. Programmable resistance memory array with dedicated test cell
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
US8045384B2 (en) * 2009-06-22 2011-10-25 Sandisk Technologies Inc. Reduced programming pulse width for enhanced channel boosting in non-volatile storage
KR20110015907A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 저항체를 이용한 멀티 레벨 메모리 장치
US8125822B2 (en) 2009-08-31 2012-02-28 Sandisk 3D Llc Reducing programming time of a memory cell
US8040721B2 (en) * 2009-08-31 2011-10-18 Sandisk 3D Llc Creating short program pulses in asymmetric memory arrays
US8379437B2 (en) * 2009-08-31 2013-02-19 Sandisk 3D, Llc Flexible multi-pulse set operation for phase-change memories
US8278641B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
TWI392514B (zh) 2010-01-29 2013-04-11 Colgate Palmolive Co 具有高微生物效力之不含氟化物及陰離子表面活性劑的潔牙劑
KR101201839B1 (ko) 2010-04-26 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 생성방법
KR101201840B1 (ko) 2010-04-26 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101216535B1 (ko) * 2011-04-27 2012-12-31 주식회사 메디칼써프라이 비구형파를 이용한 산소포화도 측정 장치
KR101810376B1 (ko) 2011-09-09 2017-12-20 인텔 코포레이션 메모리 장치에서의 경로 분리
CN102543170B (zh) * 2012-02-17 2014-10-29 北京时代全芯科技有限公司 一种实现相变存储器低功耗的方法
US9336879B2 (en) * 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9711213B2 (en) 2014-09-04 2017-07-18 Micron Technology, Inc. Operational signals generated from capacitive stored charge
US9786369B1 (en) * 2015-04-10 2017-10-10 Crossbar, Inc. Enhanced MLC programming
US10593403B2 (en) 2016-02-23 2020-03-17 Hewlett Packard Enterprise Development Lp Memristive arrays with a waveform generation device
US10622049B1 (en) * 2017-04-28 2020-04-14 SK Hynix Inc. Electronic device including a semiconductor memory that includes a circuit for changing a waveform of a write pulse
KR102641097B1 (ko) * 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
US11812676B2 (en) * 2020-03-24 2023-11-07 International Business Machines Corporation Multi-terminal phase change memory device
US11715517B2 (en) 2021-08-06 2023-08-01 International Business Machines Corporation Linear phase change memory

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US4653024A (en) * 1984-11-21 1987-03-24 Energy Conversion Devices, Inc. Data storage device including a phase changeable material
US4924436A (en) * 1987-06-22 1990-05-08 Energy Conversion Devices, Inc. Data storage device having a phase change memory medium reversible by direct overwrite and method of direct overwrite
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5781557A (en) 1996-12-31 1998-07-14 Intel Corporation Memory test mode for wordline resistive defects
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time

Also Published As

Publication number Publication date
WO2003058633A1 (en) 2003-07-17
EP1468421B1 (de) 2006-08-09
AU2002367356A1 (en) 2003-07-24
US6625054B2 (en) 2003-09-23
EP1468421A1 (de) 2004-10-20
KR100705867B1 (ko) 2007-04-10
TWI260016B (en) 2006-08-11
ATE336068T1 (de) 2006-09-15
CN1610951A (zh) 2005-04-27
US20030123277A1 (en) 2003-07-03
TW200305158A (en) 2003-10-16
CN100449642C (zh) 2009-01-07
KR20040075033A (ko) 2004-08-26
DE60213875D1 (de) 2006-09-21

Similar Documents

Publication Publication Date Title
DE60213875T2 (de) Verfahren und vorrichtung zur programmierung eines phasenänderungsspeichers
DE102009050746B4 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
DE102011083180B4 (de) Auslesungsverteilungsverwaltung für Phasenwechselspeicher
DE102008029121B4 (de) Schaltung zum Programmieren eines Speicherelements
DE102005063287B4 (de) Phasenänderungsspeicherbauelement und Programmierverfahren
DE10297786B4 (de) Programmierung eines Phasenübergangsmaterialspeichers
DE102009035954B4 (de) Verfahren zum Programmieren von Spezifischer-Widerstand-Änderungs-Speichern und Halbleiterbauelement
DE60130012T2 (de) Beschreibbare verfolgungszellen
DE102008032058B4 (de) Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren
DE102010061530A1 (de) Speicher mit variablem Widerstand, Betriebsverfahren und System
DE102008018955B4 (de) Auf Strombereich abgestimmte Messarchitektur für Multipegel-Phasenänderungsspeicher
DE102005004338B4 (de) Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
DE60312961T2 (de) Multi-level speicherzelle
DE112019005362T5 (de) Schnelles storage class memory mit write-once-memory-codierung
DE102011085988A1 (de) Speicheranweisungen umfassend Parameter zum Beeinflussen eines Betriebszustands eines Speichers
DE102012220711A1 (de) Programmieren von Phasenwechsel-Speicherzellen
DE102008038371A1 (de) Speicher mit variablem Widerstand und Betriebsverfahren desselben
DE102008028935A1 (de) Speicher mit driftkompensierter Leseoperation und zughöriges Verfahren
DE112005002286T5 (de) Steuern von Speicherbauelementen mit variablen Widerstandseigenschaften
DE102006048588A1 (de) Speichersysteme und Verfahren zum Betreiben des Speichersystems
DE102008030859A1 (de) Konditionierungsvorgänge für Speicherzellen
DE102004019860B4 (de) Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen
DE10297767T5 (de) Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung
DE102018124093A1 (de) Speichervorrichtung und betriebsverfahren derselben
DE102008019602A1 (de) Schaltung zur Programmierung eines Speicherelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition