DE60216708T2 - Speicherzellestruktur - Google Patents

Speicherzellestruktur Download PDF

Info

Publication number
DE60216708T2
DE60216708T2 DE60216708T DE60216708T DE60216708T2 DE 60216708 T2 DE60216708 T2 DE 60216708T2 DE 60216708 T DE60216708 T DE 60216708T DE 60216708 T DE60216708 T DE 60216708T DE 60216708 T2 DE60216708 T2 DE 60216708T2
Authority
DE
Germany
Prior art keywords
conductor
state change
electrode
memory cell
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60216708T
Other languages
English (en)
Other versions
DE60216708D1 (de
Inventor
Peter Corvallis Fricke
Andrew L. Crovallis Van Brocklin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE60216708D1 publication Critical patent/DE60216708D1/de
Application granted granted Critical
Publication of DE60216708T2 publication Critical patent/DE60216708T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Description

  • Hintergrund der Erfindung
  • Da Preise für Computer und andere elektrische Ausrüstung weiterhin preismäßig fallen, sind die Hersteller von Speicherungsvorrichtungen, wie z. B. Speicher und Festplatten, gezwungen, die Kosten ihrer Komponenten zu senken. Gleichzeitig benötigen die Märkte für Computer, Spiele, Fernseher und andere elektrische Geräte größere Mengen an Speicher, um Abbildungen, Bilder, Filme, Musik und andere datenintensive Dateien zu speichern. Somit müssen Hersteller von Speicherungsvorrichtungen neben einem Verringern der Kosten auch die Speicherdichte ihrer Vorrichtungen erhöhen. Dieser Trend eines Erhöhens der Speicherspeicherung bei gleichzeitiger Verringerung der Kosten, die erforderlich sind, um die Speicherung zu erzeugen, ist seit über 20 Jahren ungebrochen und wird sich in der Zukunft fortsetzen. Die meisten herkömmlichen Speichertechnologien, wie z. B. Magnetplattenspeicherung, Dynamischer-Direktzugriffsspeicher und sogar optische Speicherung, wie z. B CD-ROMs, CD-R, CD-R/W und DVD-Varianten, stehen jedoch vor der Herausforderung von physischen Beschränkungen und hohen Schlitzkosten. Um die Speicherdichte weiter zu erhöhen, während auch die Herstellungskosten verringert werden, besteht ein Bedarf, neue Speicherzellstrukturen zu erzeugen, die die physischen Beschränkungen überwinden können, die bei herkömmlicher Technologie bestehen.
  • Die US 6,034,882 offenbart einen vertikal gestapelten feldprogrammierbaren nicht-flüchtigen Speicher und ein Verfahren zur Herstellung. Ein Array wird vertikal über einem Substrat unter Verwendung mehrerer Schichten gebildet, wobei jede Schicht derselben vertikal hergestellte Speicherzellen umfasst.
  • Die US 5,883,409 offenbart einen EEPROM mit Split-Gate-Quellenseiteninjektion.
  • Zusammenfassung der Erfindung
  • Eine Speicherzelle weist einen ersten und einen zweiten Leiter auf. Der erste Leiter ist in einer ersten Richtung ausgerichtet, und der zweite Leiter ist in einer zweiten Richtung ausgerichtet, die im Wesentlichen orthogonal zu dem ersten Leiter ist. Der erste Leiter weist zumindest eine Kante auf. Eine Zustandsänderungsschicht ist über dem ersten Leiter angeordnet. Ein Steuerelement ist teilweise über zumindest einer Kante des zweiten Leiters versetzt. Das Steuerelement ist zwischen dem ersten und dem zweiten Leiter angeordnet. Bevorzugt handelt es sich bei der Zustandsänderungsschicht um einen Direkttunnelübergang, einen Lecomber-Tunnelübergang, einen dielektrischen Reiß-Antischmelzschalter oder einen Phasenänderungsschalter. Ein Speicherarray kann aus einer Mehrzahl der Speicherzellen gebildet sein. Optional kann ein Erzeugen mehrerer Schichten der Speicherzellen ein dreidimensionales Speicherarray bilden.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird unter Bezugnahme auf die folgenden Zeichnungen besser verstanden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu relativ zueinander. Stattdessen wurde Wert auf ein klares Veranschaulichen der Erfindung gelegt. Außerdem bezeichnen gleiche Bezugszeichen entsprechende ähnliche Teile in den mehreren Ansichten.
  • 1A ist eine perspektivische Ansicht eines ersten Ausführungsbeispiels der Erfindung.
  • 1B ist eine Draufsicht des ersten Ausführungsbeispiels, das in 1A dargestellt ist.
  • 2 ist eine Querschnittsansicht des ersten Ausführungsbeispiels, das in 1A dargestellt ist, die ein Merkmal der Erfindung zeigt.
  • 3A ist eine perspektivische Ansicht eines zweiten Ausführungsbeispiels der Erfindung.
  • 3B ist eine Draufsicht des zweiten Ausführungsbeispiels der Erfindung, das in 3A dargestellt ist.
  • 4A ist eine perspektivische Ansicht eines dritten Ausführungsbeispiels der Erfindung.
  • 4B ist eine Draufsicht des dritten Ausführungsbeispiels der Erfindung, das in 4A dargestellt ist.
  • 5A ist eine perspektivische Ansicht eines vierten Ausführungsbeispiels der Erfindung.
  • 5B ist eine Draufsicht des vierten Ausführungsbeispiels der Erfindung, das in 5A dargestellt ist.
  • 6 ist eine Draufsicht eines Speicherarrays, das das erste Ausführungsbeispiel der Erfindung verwendet.
  • 7 ist eine Querschnittsansicht des Speicherarrays von 6.
  • 8 ist ein elektrisches Schema des Speicherarrays, das in 7 gezeigt ist.
  • 9 ist ein Prozessdiagramm, das die Schritte veranschaulicht, die verwendet werden, um Ausführungsbeispiele der Erfindung zu erzeugen.
  • Detaillierte Beschreibung bevorzugter Ausführungsbeispiele
  • Die Halbleiterbauelemente der vorliegenden Erfindung sind bei einer breiten Auswahl von Halbleiterbauelementtechnologien anwendbar und können aus einer Vielzahl von Halbleitermaterialien hergestellt werden. Die folgende Beschreibung erörtert mehrere derzeit bevorzugte Ausführungsbeispiele der Halbleiterbauelemente der vorliegenden Erfindung als in Siliziumsubstraten implementiert, da die Mehrheit der derzeit erhältlichen Halbleiterbauelemente in Siliziumsubstraten hergestellt wird und die am häufigsten anzutreffenden Anwendungen der vorliegenden Erfindung Siliziumsubstrate umfassen. Trotzdem kann die vorliegende Erfindung vorteilhaft auch bei Galliumarsenid-, Germanium- und anderen Halbleitermaterialien verwendet werden. Dementsprechend soll die vorliegende Erfindung nicht auf die Bauelemente beschränkt sein, die in Siliziumhalbleitermaterialien hergestellt sind, sondern umfasst auch die Bauelemente, die in einem oder mehr der verfügbaren Halbleitermaterialien und -technologien hergestellt sind, die für Fachleute verfügbar sind, wie z. B. Dünnfilmtransistor-(TFT-)Technologie unter Verwendung von Polysilizium auf Glassubstraten oder organische Halbleiter auf Zellulosefilm.
  • Es sei darauf hingewiesen, dass die Zeichnungen nicht maßstabsgetreu sind. Ferner wurden verschiedene Teile der aktiven Elemente nicht maßstabsgetreu gezeichnet. Bestimmte Abmessungen wurden in Bezug auf andere Abmessungen übertrieben, um eine klarere Veranschaulichung und ein besseres Verständnis der vorliegenden Erfindung zu liefern.
  • Außerdem sollte es, obwohl die hier veranschaulichten Ausführungsbeispiele in zweidimensionalen Ansichten mit verschiedenen Regionen, die Tiefe und Breite aufweisen, gezeigt sind, klar ersichtlich sein, dass diese Regionen Darstellungen nur eines Abschnitts eines Bauelements sind, bei dem es sich eigentlich um eine dreidimensionale Struktur handelt. Dementsprechend weisen diese Regionen drei Dimensionen auf, die Länge, Breite und Tiefe umfassen, wenn dieselben an einem tatsächlichen Bauelement hergestellt werden. Außerdem sollen, obwohl die vorliegende Erfindung durch bevorzugte Ausführungsbeispiele veranschaulicht wird, die aktive Bauelemente betreffen, diese Darstellung keine Einschränkung des Schutzbereichs oder der Anwendbarkeit der vorliegenden Erfindung sein. Es ist nicht beabsichtigt, dass die aktiven Bauelemente der vorliegenden Erfindung auf die veranschaulichten physischen Strukturen beschränkt sind. Diese Strukturen sind enthalten, um den Nutzen und die Anwendung der vorliegenden Erfindung bei derzeit bevorzugten Ausführungsbeispielen zu zeigen.
  • Die Ausführungsbeispiele der Erfindung betreffen ein Konzentrieren der Energiemenge, die verwendet wird, um ein Zustandsänderungsmaterial zu verändern, das in Speicherzellen verwendet wird. Bei den Speicherzellen kann es sich um einmal programmierbare Zellen (einmal beschreibbar) oder lese-/schreib-programmierbare handeln, abhängig von dem verwendeten Zustandsänderungsmaterial. Bei einer einmal programmierbaren Zelle verwendet ein bevorzugtes Ausführungsbeispiel ein Diodensteuerelement und einen Antischmelzoxidübergang in Reihe. Ein weiteres bevorzugtes Ausführungsbeispiel verwendet ein Tunnelübergangssteuerelement anstelle der Diode. Der Antischmelzoxidübergang wird programmiert durch ein Liefern einer ausreichenden Energie, um einen Faden durch das Oxid zum Datenhalten zu bilden. Der Faden ändert den Widerstandswert der Speicherzelle, der durch die Speicherleseschaltungsanordnung erfasst und detektiert wird, um den programmierten Zustand der Speicherzelle zu bestimmen. Die Energiemenge, die erforderlich ist, um den Faden durch das Oxid zu erzeugen, steht in Beziehung zu den thermischen Charakteristika der Struktur. Die Ausführungsbeispiele der Erfindung optimieren jedes die Energiemenge, die durch ein Konzentrieren von Elektronen an einem spezifischen Ort zu dem Zustandsänderungselement geleitet wird. Diese Konzentration von Elektronen liefert ein örtlich begrenztes Erhitzen. Das örtlich begrenzte Erhitzen liefert eine raschere Programmierung des Zustandsänderungselements, wie z. B. Fadenbildung bei dem Antischmelzoxidübergang. Da frühere Lösungen das Steuerelement und das Zustandsänderungselement selbst ausrichten, wurde thermische Energie über das gesamte Zustandsänderungselement gestreut und nicht lokal fokussiert. Somit erforderten frühere Lösungen mehr Energie und längere Programmierzeiten, um den Zustand des Zustandsänderungselements zu verändern. Durch die Verwendung der Erfindung ist weniger thermische Energie erforderlich, um den Zustand des Zustandsänderungselements zu verändern, wodurch eine Leistung durch das Verringern der Zeitmenge, die erforderlich ist, um Informationen in der Speicherzelle zu schreiben, erhöht wird. Diese Veränderung der Leistung ist erheblich, wenn die Speicherzelle in großen Speicherarrays verwendet wird.
  • Die Ausführungsbeispiele der Erfindung erhöhen das elektrische Feld, das während eines Programmierens gebildet wird, durch ein Verwenden von Strukturen, die das Zustandsänderungselement und die Diode versetzen. Diese Struktur ist insbesondere beim Bilden von vertikalen Speicherarrays hoher Dichte nützlich. Die Speicherarrays werden bevorzugt vertikal in Speicherschichten über einem Standardsiliziumsubstrat, wie z. B. einem bearbeiteten CMOS-Wafer, hergestellt. Andere Substrate sind Fachleuten bekannt und können ohne ein Verändern des Schutzbereichs der Erfindung stattdessen verwendet werden. Bevorzugt verkörpert das Zustandsänderungselement Halbleitertunnelübergänge und Steuerelemente, wie z. B. PiN-, PN-Übergangsdioden oder Tunnelübergangsbauelemente. PiN-Dioden werden bevorzugt, wenn minimierte Rückwärtsleckströme erforderlich sind, die zu ver besserten Signal-Rausch-Verhältnissen und letztendlich einfacheren Speicherarrayerfassungsschaltungen führen. Beliebige einer Anzahl von anderen Strombegrenzungsbauelementen sind optional. Die PiN-Dioden liefern auch einen hohen Reihenwiderstandswert in der Speicherzelle, wodurch Leistungsanforderungen verringert werden und aufgrund der erhöhten Signal-Rausch-Verhältnisse eine schnellere Erfassung ermöglicht wird. Tunnelübergangsbauelemente, die als Steuerelemente verwendet werden, liefern allgemein eine einfachere Bearbeitung und geringere Herstellungskosten.
  • Unterschiedliche Zustandsänderungsbauelemente können hergestellt werden, wie z. B. Direkttunneloxidschichten, dielektrische Reißbauelemente, LeComber- und Silicidschalter und Phasenänderungselemente. Die Phasenänderungselemente liefern eine Lese-Schreib-Fähigkeit.
  • Weitere Details der Erfindung und ihre sich ergebenden Vorteile werden in der folgenden detaillierten Beschreibung der bevorzugten und alternativen Ausführungsbeispiele der Erfindung ersichtlicher.
  • 1A ist eine perspektivische Ansicht eines ersten Ausführungsbeispiels 10 einer Speicherzelle, die die Erfindung umfasst. 1B ist eine Draufsicht des ersten Ausführungsbeispiels 10, das in 1A gezeigt ist. Ein erster Leiter 22 und ein zweiter Leiter 20 bilden eine Zeile und eine Spalte eines Speicherarrays. Der zweite Leiter 20, der entweder als eine Spalten- oder Zeilenleitung bezeichnet wird, ist in einer ersten Richtung ausgerichtet. Ein erster Leiter 22 ist in einer zweiten Richtung ausgerichtet, die im Wesentlichen zu der ersten Richtung orthogonal ist. Der erste Leiter 22 weist zumindest eine Kante 36 auf. Eine Zustandsänderungsschicht 24 ist an dem ersten Leiter 22 über seiner gesamten freiliegenden Oberfläche einschließlich zumindest einer Kante 36 angeordnet. Alternativ dazu ist die Zustandsänderungsschicht 24 teilweise von dem oberen Ende des ersten Leiters 22 versetzt und überlappt die zumindest eine Kante 36. Ein Steuerelement 26A ist zwischen dem ersten und dem zweiten Leiter 20, 22 angeordnet und teilweise über zumindest einer Kante 36 versetzt. Das Steuerelement ist bevorzugt eine PiN-Diode, die aus einer N-Schicht 28, einer intrinsischen Schicht 30 und einer P-Schicht 32 gebildet ist. Andere Steuerelemente, wie z. B. PN-Dioden, Tunnelübergangsbauelemente, Widerstände oder Schottky-Dioden existieren und können anstatt der PiN-Diode eingesetzt werden und liegen immer noch in dem Schutzbereich der Erfindung. Zum Beispiel kann es sich bei dem Steuerelement 26A um ein Tunnelübergangsbauelement handeln, wobei Schicht 28 eine Metallschicht ist, Schicht 30 eine dünne Oxidschicht ist, und Schicht 32 eine weitere Metallschicht ist.
  • Bei dem ersten Leiter 22 kann es sich entweder um einen Zeilen- oder einen Spaltenleiter handeln. Bevorzugt weist der erste Leiter 22 eine Oxidschicht (in dem Fall eines Aluminium-(Al-)Leiters Aluminiumoxid (Al2O3)) auf, die direkt auf der oberen freiliegenden Oberfläche des gesamten ersten Leiters 22 hergestellt wird. Bevorzugt sind der erste und der zweite Leiter 20, 22 aus Aluminium, Kupfer oder Silicid und Legierungen derselben gebildet, obwohl andere leitende Metalle oder Halbleiter verwendet werden können. Die Oxidschicht bildet das Zustandsänderungselement 24. Bevorzugt wird die Herstellung der Oxidschicht durchgeführt, nachdem der erste Leiter 22 geätzt worden ist, um die Bedeckung über den Seitenwänden des ersten Leiters 22 zu ermöglichen. Bevorzugt wird die PiN-Diode unter Verwendung eines rampenartigen dotierten amorphen mikrokristallinen Siliziums oder eines laserausgeheilten Prozesses hergestellt, um die PiN teilweise auf dem ersten Leiter 22 und teilweise auf dem Substrat zu platzieren. Ein Tunnelübergangsteuerelement wird normalerweise durch eine Metall/Oxid/Metall-Grenzfläche gebildet und kann bei einigen Ausführungsbeispielen das bevorzugte Steuerelement sein.
  • Wenn dasselbe als eine Oxidschicht gebildet wird, verwendet das Zustandänderungselement 24 bevorzugt Elektronentunneln oder alternativ dazu dielektrische Reißdynamik. Am bevorzugtesten ist das Elektronentunneln ein Direkttunneln, weshalb es erforderlich ist, dass die Oxidschichtdicke minimal ist, wie z. B. etwa 5 bis etwa 50 Angström. Ein derartiges Zustandsänderungselement 24 erzeugt eine Antischmelzstruktur mit bevorzugten Strom/Spannung-Charakteristika. Bei einem geringen Spannungspotential über die Oxidschicht, wie z. B. während des Lesens der Speicherzelle, befindet sich der Strom im niedrigen Mikroampere- oder hohen Nanoampere-Bereich und ist somit wirksam zur Leistung. Wenn die Antischmelzstelle durch ein Erzeugen von Fäden durch das Oxid programmiert wird, befindet sich der Strom im hohen Mikroampere- oder niedrigen Milliampere-Bereich. Diese Veränderung der Strompegel erzeugt ein sehr gutes Signal-Rausch-Verhältnis zum Erfassen, ob das Oxid als ein 0- oder 1-Logikzustand programmiert ist. Bei höheren Spannungspotentialen, wie z. B. während des Programmierens, beginnt die Oxidschicht, aufgrund des Tunnelstroms höhere Stromflüsse aufzuweisen. Dieser Tunnelstrom erzeugt einen Elektronenfluss, der das Zustandsänderungselement 24, das Oxid, lokal erhitzt und die leitfähigen Fäden durch das Oxid bildet. Wenn ausreichende Energie über die Oxidbarriere getrieben wird, um die Schmelzstelle ausreichend zu erhitzen, wird ein leitender Faden durch das Oxid gebildet, und der Zustand des Oxids wird bei einer einmal programmierbaren Struktur dauerhaft verändert.
  • Alternative Zustandsänderungstechnologien können verwendet werden. Zum Beispiel kann es sich bei dem Zustandänderungselement 24 entweder um einen Nur-Lese-LeComber- oder Silicidschalter oder um ein lesbares/beschreibbares Phasenänderungsmaterial handeln. Ein Verfahren zum Bilden eines LeComber-Schalters besteht darin, eine dünne Schicht von amorphem intrinsischem Silizium auf dem ersten Leiter 22 aufzubringen, bevorzugt eine Schicht aus Metall, wie z. B. Chrom (Cr). Dann wird ein separates Metall, wie z. B. Gold (Ag), auf dem amorphen intrinsischen Silizium aufgebracht. Vor dem Programmieren ist der LeComber-Schalter als eine umgekehrt vorgespannte Tunneldiode wirksam. Das Erzeugen eines verstärkten konzentrierten elektrischen Feldes durch das amorphe Silizium mit der Erfindung bewirkt, dass sich ein leitfähiger Weg bildet, oder ermöglicht eine Sprungleitung, wodurch die Antischmelzstelle erzeugt wird.
  • Ein bevorzugtes Phasenänderungsmaterial für ein lesbares/beschreibbares Zustandsänderungselement ist Germaniumtellurid (GeTe), das reversibel von einem halbleitenden (amorphen) zu einem metallischen (kristallinen) Zustand verändert werden kann, indem dasselbe mit einer richtigen Rate erhitzt und abgekühlt wird. Falls z. B. das GeTe so dotiert ist, dass es einen p-Typ aufweist, wenn sich dasselbe in seinem Halbleiterzustand befindet, und auf einer n-Typ-Halbleiterschicht aufgebracht wird, dann ist ein großer Kontrast bei der Anzahl von Trägern zu sehen, die über den Übergang getrieben werden, falls das GeTe zu seinem metallischen Zustand verändert wird. Durch ein Verwenden von GeTe oder einem äquivalenten Phasenänderungsmaterial ist die Speicherzelle in der Lage, lesbarbeschreibbar zu sein, z. B. in der Lage zu sein, viele Male zu schreiben, zu löschen, zu schreiben. Diese Funktion erhöht den Nutzen der Speicherzellstruktur für einige Anwendungen. Andere Phasenänderungsmaterialien können statt GeTe verwendet werden und fallen trotzdem in die Wesensart und den Schutzbereich der Erfindung. Einige Beispiele für andere bevorzugte Phasenänderungsmaterialien sind Chalcogenid-Legierungen, wie z. B: GaSb, InSb, InSe, Sb2Te3, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 und GeSbTe.
  • Andere Antischmelzstrukturen sind möglich, wie z. B. Silicidschalter. Silicidschalter werden mit alternativ gestapelten Silizium- und Übergangsmetalldünnfilmen gebildet, die den Widerstandswert ändern, wenn dieselben programmiert werden. Im Allgemeinen ist der Programmierprozess für eine Silicidschmelzstelle irreversibel. Vor dem Beschreiben weist der Stapel von Transaktionsmetall- und Siliziumschichten einen ersten Widerstandswert auf. Geeignete Zeilen- und Spaltenleitungen werden ausgewählt, um einen Strom durch eine ausgewählte Speicherzelle zu treiben. Der Strom, der durch die ausgewählte Speicherzelle hindurchgeht, erzeugt Joulesche Wärme, die die Silizidierungsreaktion auslöst und abschließt. Durch ein Verwenden des konzentrierten elektrischen Feldes, das durch die Erfindung erzeugt wird, wird Strom fokussiert, und somit wird die Joulesche Wärme in einem kleineren Bereich konzentriert, wodurch ermöglicht wird, dass das Programmieren in weniger Zeit als ohne die Erfindung abgeschlossen wird. Die Silizidierungsreaktion bewirkt, dass sich der Widerstandswert der ausgewählten Speicherzelle zu einem viel geringeren Wert ändert. Um die programmierte Speicherzelle zu lesen, wird ein geringer Erfassungsstrom an eine ausgewählte Speicherzelle geliefert, und der Spannungsabfall über die ausgewählte Speicherzelle wird erfasst. Einige bevorzugte Silicidverbindungen sind Ni2Si, NiSi, NiSi2, Pd2Si, PdSi und Pt2Si und PtSi. Andere mögliche Übergangsmetalle in verschiedenen Verbindungen mit Silizium umfassen Ti, V, Cr, Mn, Fe, Co, Zr, Nb, Mo, Rh, Hf, Ta, W und Ir.
  • 2 veranschaulicht ein Merkmal der Erfindung, das bei dem ersten Ausführungsbeispiel einer Speicherzelle 40 verwendet wird. Der erste Leiter 22 weist ein Zustandsänderungselement 24 auf, das an seiner freiliegenden Oberfläche einschließlich zumindest einer Kante 36 angeordnet ist. Das Zustandsänderungselement 24 wird bevorzugt durch Aufwachsen oder Aufbringen von ein oder mehr Schichten eines Materials gebildet, das auf elektrische Felder oder thermische Energie anspricht. Durch ein Anlegen einer Spannung an den ersten Leiter 22 bewirkt die zumindest eine Kante 36, dass das erzeugte elektrische Feld erhöht wird, wie es durch die äquipotentialen Linien des elektrischen Feldes 34 gezeigt ist. Durch ein örtliches Begrenzen der Intensität des elektrischen Feldes 34 unter Verwendung der zumindest einen Kante 36 werden Elektronen über einen kleineren Bereich als ohne die ein oder mehr Kanten fokussiert, wodurch die Energiemenge, die erforderlich ist, um den Zustand des Zustandsänderungselements 24 zu verändern, um eine logische 0 oder 1 zu programmieren, verringert oder gesenkt wird.
  • Die Speicherzelle 40 weist einen zweiten Leiter 20 und einen ersten Leiter 22 auf, der normal zu dem zweiten Leiter 20 angeordnet ist. Ein Zustandsänderungselement 24 ist zwischen dem zweiten Leiter 20 und dem ersten Leiter 22 angeordnet und ist im Wesentlichen mit dem ersten Leiter 22 ausgerichtet. Ein Steuerelement 26A, hier eine PiN-Diode, ist teilweise zwischen dem zweiten Leiter 20 und dem Zustandsänderungselement 24 angeordnet. Das Steuerelement 26A ist teilweise über dem Zustandsänderungselement 24 versetzt. Bei dem Steuerelement 26A handelt es sich bevorzugt um ein amorphes oder mikrokristallines Material, das in einem Prozessschritt mit einer Dotierung gebildet wird, rampenartig aus einem N-dotierten Material 28, einem intrinsischen Silizium- (im Wesentlichen kein Dotiermittel oder minimale P- oder N-Dotierung) Material 30 und einem P-dotierten Material 32. Bevorzugt handelt es sich bei dem Zustandsänderungselement 26A um eine Schicht, die durch ein Oxidieren des ersten Leiters 22 für eine einmal beschreibbare Zelle oder ein Aufbringen eines Phasenänderungsmaterials für eine Lese/Schreib-Zelle gebildet wird. Alternativ dazu wird eine dünne Schicht eines Materials auf dem ersten Leiter 22 aufgebracht, dann vollständig oxidiert, um das Zustandsänderungselement 26A zu bilden. Bei jedem Lösungsansatz bestimmt die Dicke der oxidierten Schicht, ob die Zustandsänderungsschicht eine Direkttunnelantischmelzstelle oder eine dielektrische Reiß-Antischmelzstelle ist. Eine dünne Schicht von etwa 5 bis etwa 50 Angström liefert ein Direkttunneln. Eine Dicke von mehr als etwa 50 bis 100 Angström erzeugt eine dielektrische Reiß-Antischmelzstelle, die erfordert, dass ein großes elektrisches Feld einen dielektrischen Durchbruch der Oxidschicht erzeugt. Ein Array eines Speichers wird durch ein Kombinieren einer Mehrzahl von Speicherzellen 40 zu einer Matrix aus Zeilen und Spalten gebildet. Weitere Dichte kann durch ein vertikales Stapeln der Speicherzellen 40 in einem dreidimensionalen Array erzeugt werden.
  • Alternativ dazu kann die Speicherzelle 40 so beschrieben werden, dass dieselbe einen ersten Leiter 22, der eine erste Breite aufweist, und einen zweiten Leiter 20 umfasst, der eine zweite Breite aufweist. Das Steuerelement 26A weist eine erste Endoberfläche mit ersten gegenüberliegenden Kanten, die um einem Abstand voneinander beabstandet sind, der etwa gleich der zweiten Breite ist, und zweiten gegenüberliegenden Kanten, die um einem Abstand voneinander beabstandet sind, der etwa gleich der ersten Breite ist, auf. Die erste Endoberfläche ist in angrenzendem Kontakt mit dem zweiten Leiter. Das Steuerelement 26A weist eine zweite Endoberfläche gegenüber der ersten Endoberfläche auf. Das Zustandsänderungselement 24 ist in Reihe mit dem Steuerelement 26A geschaltet. Das Zustandsänderungselement 24 ist über dem ersten Leiter angeordnet und kontaktiert teilweise die zweite Endoberfläche des Steuerelements 26A. Dies führt dazu, dass das Steuerelement 26A und das Zustandsänderungselement 24 in vertikaler Ausrichtung versetzt sind.
  • Die Speicherzelle 40 weist einen ersten Leiter 22 auf, der in der Lage ist, ein elektrisches Feld zu erzeugen. Das Steuerelement 26A liefert ein Verfahren zum Steuern von Strom zu dem zweiten Leiter 20. Die Speicherzelle 40 weist ein Verfahren zum Speichern einer Zustandsänderung unter Verwendung des elektrischen Feldes des ersten Leiters 22 auf. Das Verfahren zum Speichern der Zustandsänderung ist zwischen dem Verfahren zum Steuern von Strom und dem ersten Leiter 22 angeordnet. Die Speicherzelle 40 liefert ein Verfahren zum Verstärken des elektrischen Feldes des ersten Leiters 22. Dieses Verfahren zum Verstärken des elektrischen Feldes wird bevorzugt durchgeführt, indem zumindest eine Kante des ersten Leiters 22 verwendet wird und das Verfahren zum Steuern von Strom über zumindest einer Kante versetzt wird, um den Strom in einem Abschnitt des Zustandsänderungselements 24 zu konzentrieren.
  • 3A ist eine perspektivische Ansicht eines zweiten Ausführungsbeispiels 12 der Erfindung, und 3B ist eine Draufsicht von 3A, wobei ein Steuerelement 26B über zumindest zwei Kanten des ersten Leiters 22 versetzt ist. Der zweite Leiter 20 ist orthogonal zu dem ersten Leiter 22 angeordnet. Das Zustandsänderungselement 24 ist an dem ersten Leiter 22 angeordnet und umgibt die freiliegende Oberfläche desselben. Ein Steuerelement 26B ist zwischen dem zweiten Leiter 20 und dem Zustandsänderungselement 24 angeordnet. Das Steuerelement 26B ist teilweise über Kanten 36 versetzt. Das Steuerelement 26B ist aus einem amorphen oder mikrokristallinen Halbleiter gebildet, der bevorzugt in einem einzigen gesteuerten Rampendotierprozess gebildet wird. Dieser Rampendotierprozess erzeugt eine Schicht erster Polarität, wie z. B. eine N-dotierte Schicht 28, eine im Wesentlichen nicht oder minimal dotierte intrinsische Schicht 30 und eine Schicht zweiter Polarität, wie z. B. eine P-dotierte Schicht 32. Ein Vorteil dieses Ausführungsbeispiels besteht darin, dass mehr Fläche des Zustandsänderungselements 24 einem konzentrierten verstärkten elektrischen Feld ausgesetzt ist, indem mehr als eine Kante geliefert wird. Ein Nachteil besteht darin, dass die Speicherzellenbeabstandung bei einem Speicherarray potentiell erhöht wird.
  • 4A ist eine perspektivische Ansicht eines dritten Ausführungsbeispiels 14 einer Speicherzelle. Die Draufsicht der Speicherzelle ist in 4B veranschaulicht. Bei diesem Ausführungsbeispiel ist der erste Leiter 22 aus zwei Segmenten 22A und 22B gebildet, die eine 90-Grad-Ecke 38 erzeugen. Diese 90-Grad-Ecke ist bevorzugt unter dem zweiten Leiter 20 angeordnet. Das Zustandsänderungselement 24 ist an der Außenoberfläche des ersten Leiters 22 angeordnet. Zwischen dem zweiten Leiter 20 und dem Zustandsände rungselement 24 angeordnet befindet sich ein Steuerelement 26C, das teilweise über der 90-Grad-Ecke und teilweise über dem Substrat angeordnet ist. Erneut ist das Steuerelement 26C bevorzugt eine PiN-Diode, die mit einer N-Schicht 28, einer intrinsischen Schicht 30 und einer P-Schicht 32 gebildet ist. Wenn eine Spannung an den ersten Leiter 22 angelegt wird, und indem eine 90-Grad-Ecke 38 verwendet wird, wird das erzeugte elektrische Feld noch weiter verstärkt als unter Verwendung einer einzigen Kante. Diese Verstärkung liegt an der Schnittstelle der drei freiliegenden Oberflächen des ersten Leiters 22, um die 90-Grad-Ecke 38 zu bilden. Jedes Segment des zweiten Leiters, 22A und 22B, ist orthogonal zu dem zweiten Leiter 20 angeordnet.
  • Die 5A und 5B veranschaulichen ein viertes Ausführungsbeispiel 16 einer Speicherzelle, die Aspekte der Erfindung umfasst. Bei diesem Ausführungsbeispiel ist das Steuerelement 26D über einer inneren Ecke der Schnittstelle der Segmente 22A und 22B des ersten Leiters angeordnet. Der zweite Leiter 20 ist im Wesentlichen orthogonal zu den Segmenten 22A und 22B des ersten Leiters angeordnet. Das Zustandsänderungselement 24 ist an den freiliegenden Oberflächen des ersten Leiters 22A/22B angeordnet. Das Steuerelement 26D ist zwischen dem zweiten Leiter 20 und dem Zustandsänderungselement 24 angeordnet. Dieses Ausführungsbeispiel weist ähnliche Vorteile und Nachteile wie das dritte Ausführungsbeispiel 14 auf.
  • 6 ist eine Darstellung eines Speicherarrays 18, das aus Zeilen und Spalten einer Mehrzahl von Speicherzellen 40 gebildet ist, die in einer Gitterstruktur verteilt sind. Zeilenleitungen 44A–C sind in einer ersten Richtung und parallel zueinander ausgerichtet. Spaltenleitungen 46A–C sind orthogonal zu den Zeilenleitungen 44A–C angeordnet. An einer Ecke der Schnittstelle der Zeile und Spalten ist eine Speicherzelle 40 derart angeordnet, dass ein Abschnitt der Speicherzelle eine Kante einer Zeilenleitung überlappt. Auch ist eine weitere Speicherzelle 41 gezeigt, die an einer benachbarten Ecke der Schnittstelle der Zeilen- und Spaltenleitungen angeordnet ist. Die Speicherzelle 41 ist derart angeordnet, dass ein Abschnitt der Speicherzelle eine Kante einer Spaltenleitung überlappt. Diese Entwurfsstruktur ermöglicht ein dreidimensionales Stapeln von Speicherzellen durch ein abwechselndes Platzieren der Speicherzellen 40 und 41 an gegenüberliegenden Ecken. Ein klareres Verständnis des dreidimensionalen Aufbaus ist in 7 veranschaulicht.
  • 7 ist eine Querschnittsansicht von 6 entlang der VII-VII-Perspektive für ein dreidimensionales Speicherarray, das fünf Schichten von Speicherzellen 40 und 41 aufweist. Ein Substrat 70, wie z. B. ein Silizium-Wafer oder eine bearbeitete CMOS-Schaltung, bildet eine Basis, auf der ein dreidimensionales Speicherarray unter Verwendung einer Doppelspeicherzellenstruktur gebaut wird, die die Speicherzellstruktur der Erfindung ausnützt. An dem Substrat 70 befindet sich ein erster Satz von ein oder mehr Leitern 46A1/46B1/46C1, die in einer ersten Richtung ausgerichtet sind, und weist eine freiliegende erste Oberfläche auf, die einen Satz von Kanten 36A umfasst. Ein Satz von Zustandsänderungselementen 24A ist über der freiliegenden ersten Oberfläche und dem Satz von Kanten 36A angeordnet. Ein Satz von Steuerelementen oder Bauelementen 26A ist an dem Satz von Zustandsänderungselementen 24A über dem Satz von Kanten 36A angeordnet, indem derselbe teilweise in Ausrichtung versetzt ist. Ein zweiter Satz von ein oder mehr Leitern 44B1 ist im Wesentlichen orthogonal zu dem ersten Satz von Leitern 46A1/46B1/46C1 angeordnet. Der zweite Satz von Leitern 44B1 weist eine freiliegende zweite Oberfläche mit einem Satz von Kanten 36B (nicht gezeigt) auf, an der ein zweites Zustandsänderungselement 24B1/24B2/24B3 daran angeordnet ist. Ein Satz von zweiten Steuerelementen 26B ist an dem Satz von zweiten Zustandsänderungselementen 24B1/24B2/24B3 angeordnet. Ein dritter Satz von ein oder mehr Leitern 46A2/46B2/46C2, die im Wesentlichen parallel zu dem ersten Satz von Leitern 46A1/46B1/46C1 sind, ist mit dem Satz von zweiten Steuerelementen 26B verbunden. Eine beliebige Anzahl von vertikalen Schichten, die verwendet werden, um die Steuer- und Zustandsänderungselemente zu bilden, wird in dem Schutzbereich und der Wesensart der Erfindung in Betracht gezogen. Obwohl das Ausführungsbeispiel des Speicherarrays, das in 7 veranschaulicht ist, das Ausführungsbeispiel der Speicherzelle, die in 1A–B gezeigt ist, umfasst, können die anderen Ausführungsbeispiele, die gezeigt und beschrieben sind, und ihre Äquivalente stattdessen verwendet werden und trotzdem in den Schutzbereich der Erfindung fallen. Zwischen den Speicherzellen liefert ein Zwischenschichtdielektrikum (ILD), wie z. B. Siliziumdioxid, Siliziumnitrid oder TEOS (Tetraethylortholsilikat), um nur einige wenige zu nennen, Isolation und Stütze zwischen Speicherzellen.
  • Durch ein Verwenden von mehreren Schichten wird eine dreidimensionale Doppelspeicherzelle mit einem Satz von drei Leitern gebildet; ein erster Leiter in einer ersten Höhe, ein zweiter Leiter in einer zweiten Höhe und parallel zu dem ersten Leiter, und ein dritter Leiter in einer dritten Höhe und im Wesentlichen orthogonal zu sowohl dem ersten als auch dem zweiten Leiter ausgerichtet und zwischen der ersten und der zweiten Höhe angeordnet. Ein erstes Zustandsänderungselement ist an dem ersten Leiter angeordnet, bevorzugt eine Oxidbeschichtung, die an dem ersten Leiter gebildet ist. Ein zweites Zustandsänderungselement ist an dem dritten Leiter angeordnet, ebenfalls bevorzugt eine Oxidbeschichtung, die an dem dritten Leiter gebildet ist. Ein erstes Steuerelement, wie z. B. eine PiN- oder PN-Diode, ist mit dem ersten Zustandsänderungselement und dem dritten Leiter verbunden. Ein zweites Steuerelement ist mit dem zweiten Zustandsänderungselement und dem zweiten Leiter verbunden. Durch ein Hinzufügen von zusätzlichen Schichten wird eine mehrzellige dreidimensionale Struktur erhalten. Durch ein Strukturieren der Leiter zu einer Matrix von Zeilen und Spalten wird ein großes Speicherarray aus ab wechselnden Zeilen und Spalten gebildet, wie es in 7 veranschaulicht ist.
  • 8 ist eine elektrische schematische Zeichnung des Querschnitts des Speicherarrays (siehe 7), das in 6 gezeigt ist, das drei Ebenen von Zeilen und drei Ebenen eines Satzes von drei Spalten aufweist. Ein Satz von Zeilenleitungen 44B1, 44B2 und 44B3 ist orthogonal zu dem Satz von Spaltenleitungen 46A1/46A2/46A3, 46B1/46B2/46B3 und 46C1/46C2/46C3 ausgerichtet. Eine Speicherzelle 40 ist aus einem Zustandsänderungselement 24 und einem Steuerelement 26 gebildet. Bei diesem Ausführungsbeispiel sind die Steuerelemente 26 als Dioden gezeigt, die in einer Richtung ausgerichtet sind. Für Fachleute ist es ersichtlich, dass die gezeigten Dioden in der entgegengesetzten Richtung ausgerichtet sein könnten und die entsprechenden Zeilen und Spalten ausgetauscht werden könnten und trotzdem in den Schutzbereich der Erfindung fallen. Eine Doppelspeicherzelle 72 umfasst eine Speicherzelle 40 und eine abwechselnde Speicherzelle 41. Eine Doppelzelle ist bevorzugt das Ergebnis eines gemeinschaftlichen Verwendens von Zeilen- und Spaltenverbindungen.
  • 9 ist ein Flussdiagramm eines exemplarischen Prozesses 50, der verwendet wird, um die Speicherzellen, Doppelspeicherzellen und Speicherarrays zu erzeugen, die im Vorhergehenden gezeigt und beschrieben sind. Bei Block 52 wird zuerst ein Satz von ein oder mehr Elektroden, die aus leitfähigem Material hergestellt sind, an einem Substrat erzeugt, das in einer ersten Richtung ausgerichtet ist. Bei Block 54 wird das Zustandsänderungselement an der Elektrode (Leiter) erzeugt, werden bevorzugt unter Verwendung von einem von mehreren herkömmlichen Prozessen, die Fachleuten bekannt sind, oxidiert, um entweder eine Direkttunnelzustandsänderungsschicht oder eine dielektrische Reißtypschicht über freiliegenden Abschnitten der Elektroden einschließlich der Kanten 24 zu erzeugen. Alternativ dazu wird die Zustandsänderungsschicht über dem freiliegenden Abschnitt der Elektrode einschließlich der Kanten aufgebracht, um die Zustandsänderungselemente zu erzeugen. Wenn ein Phasenänderungsmaterial, wie z. B. GeTe, verwendet wird, ist eine Aufbringung das bevorzugte Verfahren. Dann wird bei Schritt 56 ein Steuerelement erzeugt, derart, dass dasselbe teilweise über den Elektroden einschließlich einer Kante der Elektrode und teilweise über die Kante der Elektrode hinaus angeordnet ist. Bei Schritt 58 wird ein Zwischenschichtdielektrikum (ILD) über dem Substrat aufgebracht, um die im Vorhergehenden hergestellten Bauelemente zu isolieren und zu stützen. Dann wird bei Schritt 60 das Innenschichtdielektrikum planarisiert, um Topographiemerkmale zu entfernen und eine im Wesentlichen flache Oberfläche sicherzustellen, an der die nächste Schicht von Speicherzellen hergestellt wird. Abhängig von dem verwendeten Typ von Planarisierung wird ein hartes Material, wie z. B. Wolfram oder Tantal, optional an dem Satz von Elektroden angeordnet, bevor die dielektrische Schicht aufgebracht wird. Falls z. B. Aluminium verwendet würde, um die Elektroden zu erzeugen, und eine Planarisierung eines chemischmechanischen Polierens (CMP) verwendet würde, könnte das weiche Aluminium beschädigt werden, wenn keine harte Anschlagsschicht darauf angeordnet ist, die bezüglich des Planarisierungsschritts resistent ist. Um mehrere Schichten zu erzeugen, werden bei Schritt 62 die Schritte 52–60 für jede Schicht von Speicherzellen in dem Speicherarray wiederholt. Um die Doppelspeicherzellenstruktur unter Verwendung von mehreren Schichten von Speicherzellen zu erzeugen, ist jede abwechselnde Schicht von Elektroden im Wesentlichen orthogonal zu der vorangegangenen Schicht von Elektroden ausgerichtet.
  • Durch ein Verwenden der Ausführungsbeispiele der Erfindung kann eine Speicherzelle, die ein Zustandsänderungselement umfasst, Daten unter Verwendung eines erhöhten elektrischen Feldes programmieren, das durch ein physisches Merkmal der Leiterbahnen (Elektroden) erzeugt wird, die für die Zeilen- und Spaltensignale verwendet werden. Bevorzugt handelt es sich bei dem physischen Merkmal um zumindest eine Kante der Elektrode. Durch ein Verwenden dieses Verfahrens zum Programmieren, um Daten in die Speicherzelle zu programmieren, wird die thermische Energie, die dem Zustandsänderungselement präsentiert wird, aufgrund der Konzentration des elektrischen Feldes erhöht, die durch ein Versetzen des Steuerelements bezüglich des Zustandsänderungselements bewirkt wird. Das Versetzen bewirkt ferner, dass die Wärmeleitung beschränkt wird, da nicht die gesamte Oberflächenfläche des Steuerelements auf den Zeilen- und Spaltenleiterbahnen angeordnet ist. Die Konzentration des elektrischen Feldes und die zugeordnete Elektronenüberfüllung ermöglichen ein effizienteres örtlich begrenztes Tunneln, Erhitzen und ein sich ergebendes Übergangsschmelzen mit weniger Energie als bei herkömmlichen Entwürfen. Die Zeit, die benötigt wird, um Informationen oder Daten in den Speicher zu programmieren, wird aufgrund des Bedarfs an weniger Energie verringert, wodurch die Schreibgeschwindigkeit verbessert wird, die in dem Maße immer wichtiger wird, in dem die Speichermenge zunimmt. Außerdem nehmen durch ein Verwenden von mehreren Schichten die Kosten für das Erzeugen von großen Speicherarrays ab.
  • Es sei darauf hingewiesen, dass es für Fachleute offensichtlich ist, dass viele Variationen und Modifizierungen bei den offenbarten Ausführungsbeispielen vorgenommen werden können, ohne im Wesentlichen von der Erfindung abzuweichen. Alle derartigen Variationen und Modifizierungen sollen hier in den Schutzbereich der vorliegenden Erfindung aufgenommen sein, wie derselbe in den folgenden Ansprüchen dargelegt ist.

Claims (13)

  1. Eine Speicherzelle (10, 12, 14, 16), die folgende Merkmale aufweist: einen ersten Leiter (22), der in einer ersten Richtung ausgerichtet ist und zumindest eine Kante (36, 38, 42) aufweist; einen zweiten Leiter (20), der in einer zweiten Richtung in einer anderen Höhe als der erste Leiter ausgerichtet ist; ein Zustandsänderungselement (24), das an dem ersten Leiter angeordnet ist; und ein Steuerelement (26), das zwischen dem ersten und dem zweiten Leiter angeordnet ist, dadurch gekennzeichnet, dass das Steuerelement teilweise über der zumindest einen Kante des ersten Leiters versetzt ist.
  2. Die Speicherzelle gemäß Anspruch 1, bei der der erste Leiter (22) eine Mehrzahl von Kanten (36, 38, 42) aufweist, und bei der das Steuerelement teilweise über der Mehrzahl von Kanten des ersten Leiters versetzt ist.
  3. Die Speicherzelle gemäß Anspruch 1, bei der die Zustandsänderungsschicht (24) entweder durch ein Oxidieren eines Abschnitts des ersten Leiters (22) oder ein Aufbringen einer dünnen Schicht auf dem ersten Leiter (22), dann ein Oxidieren der dünnen Schicht hergestellt wird.
  4. Die Speicherzelle gemäß Anspruch 1, bei der die Zustandsänderungsschicht (24) durch ein Aufbringen eines Zustandsänderungsmaterials hergestellt wird.
  5. Die Speicherzelle gemäß Anspruch 1, bei der die Zustandsänderungsschicht (24) durch ein Aufbringen eines Phasenänderungsmaterials hergestellt wird.
  6. Ein Speicherarray (18), das aus einer Mehrzahl von Speicherzellen gemäß Anspruch 1 gebildet ist.
  7. Das Speicherarray (18) gemäß Anspruch 6, bei dem die Mehrzahl von Speicherzellen in einem dreidimensionalen Array gebildet ist.
  8. Ein Verfahren zum Herstellen einer Speicherzelle auf einem Substrat, das folgende Schritte aufweist: Erzeugen einer ersten Elektrode (52), die zumindest eine Kante aufweist, auf dem Substrat (36, 38, 42); Erzeugen einer ersten Zustandsänderungsschicht (54), die direkt auf der ersten Elektrode angeordnet ist und die Kante der ersten Elektrode überlappt; Erzeugen eines ersten Steuerelements (56), das über der zumindest einen Kante der ersten Elektrode und teilweise über der ersten Elektrode angeordnet und teilweise über die zumindest eine Kante der ersten Elektrode hinaus versetzt ist; und Aufbringen einer ersten dielektrischen Schicht (58) über dem bearbeiteten Substrat.
  9. Das Verfahren gemäß Anspruch 8, bei dem der Schritt des Erzeugens einer ersten Zustandsänderungsschicht den Schritt eines Oxidierens der ersten Elektrode aufweist.
  10. Das Verfahren gemäß Anspruch 8, bei dem der Schritt des Erzeugens einer ersten Zustandsänderungsschicht den Schritt eines Aufbringens eines Phasenänderungsmaterials aufweist.
  11. Das Verfahren gemäß Anspruch 8, das ferner folgende Schritte aufweist: Planarisieren der aufgebrachten dielektrischen Schicht (60); und Erzeugen einer zweiten Elektrode (52), die zumindest eine Kante aufweist, wobei die zweite Elektrode orthogonal zu der ersten Elektrode ist.
  12. Das Verfahren gemäß Anspruch 11, das ferner folgende Schritte aufweist: Erzeugen einer zweiten Zustandsänderungsschicht (54); Erzeugen eines zweiten Steuerelements (56), das über der zumindest einen Kante der zweiten Elektrode und teilweise über der zweiten Elektrode angeordnet und teilweise über die zumindest eine Kante der zweiten Elektrode hinaus versetzt ist; und Aufbringen einer zweiten dielektrischen Schicht (58) über dem bearbeiteten Substrat.
  13. Das Verfahren gemäß Anspruch 12, das ferner folgende Schritte aufweist: Planarisieren der aufgebrachten dielektrischen Schicht (60); und Erzeugen einer dritten Elektrode (52) parallel zu der ersten Elektrode.
DE60216708T 2001-10-31 2002-10-22 Speicherzellestruktur Expired - Lifetime DE60216708T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/001,740 US6549447B1 (en) 2001-10-31 2001-10-31 Memory cell structure
US1740 2001-10-31

Publications (2)

Publication Number Publication Date
DE60216708D1 DE60216708D1 (de) 2007-01-25
DE60216708T2 true DE60216708T2 (de) 2007-10-11

Family

ID=21697602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60216708T Expired - Lifetime DE60216708T2 (de) 2001-10-31 2002-10-22 Speicherzellestruktur

Country Status (5)

Country Link
US (2) US6549447B1 (de)
EP (1) EP1308961B1 (de)
JP (1) JP2003188349A (de)
DE (1) DE60216708T2 (de)
HK (1) HK1051600A1 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6649505B2 (en) * 2002-02-04 2003-11-18 Matrix Semiconductor, Inc. Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
US7038248B2 (en) * 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
JP2003249553A (ja) * 2002-02-26 2003-09-05 Fujitsu Ltd アンチヒューズ及びその書き込み方法
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6821848B2 (en) * 2002-04-02 2004-11-23 Hewlett-Packard Development Company, L.P. Tunnel-junction structures and methods
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
US6952043B2 (en) * 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US6683365B1 (en) * 2002-08-01 2004-01-27 Micron Technology, Inc. Edge intensive antifuse device structure
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US20050226067A1 (en) 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7767499B2 (en) * 2002-12-19 2010-08-03 Sandisk 3D Llc Method to form upward pointing p-i-n diodes having large and uniform current
DE10310573A1 (de) * 2003-03-11 2004-09-30 Infineon Technologies Ag Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle
US7719875B2 (en) * 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
WO2004084228A1 (en) * 2003-03-18 2004-09-30 Kabushiki Kaisha Toshiba Phase change memory device
US7755934B2 (en) * 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US7706167B2 (en) * 2003-03-18 2010-04-27 Kabushiki Kaisha Toshiba Resistance change memory device
JP4545397B2 (ja) * 2003-06-19 2010-09-15 株式会社 日立ディスプレイズ 画像表示装置
US7529123B2 (en) * 2003-09-08 2009-05-05 Ovonyx, Inc. Method of operating a multi-terminal electronic device
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7816722B2 (en) * 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
US20050275106A1 (en) * 2004-06-14 2005-12-15 Fricke Peter J Electronic isolation device
US20060035474A1 (en) * 2004-08-10 2006-02-16 Pavel Komilovich Increasing retention time for memory devices
US7106096B2 (en) * 2004-11-11 2006-09-12 International Business Machines Corporation Circuit and method of controlling integrated circuit power consumption using phase change switches
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
US8023302B2 (en) * 2005-01-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2006085633A1 (en) 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US7517796B2 (en) * 2005-02-17 2009-04-14 Sandisk 3D Llc Method for patterning submicron pillars
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7453755B2 (en) * 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
JP4847743B2 (ja) * 2005-11-28 2011-12-28 エルピーダメモリ株式会社 不揮発性メモリ素子
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
TWI345783B (en) * 2006-03-31 2011-07-21 Sandisk 3D Llc Nonvolatile memory cells, monolithic three dimensional memory arrays and methods for programming such memory arrays
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7575984B2 (en) * 2006-05-31 2009-08-18 Sandisk 3D Llc Conductive hard mask to protect patterned features during trench etch
US7586773B2 (en) 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current
US7593254B2 (en) * 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US8291357B2 (en) * 2007-10-09 2012-10-16 International Business Machines Corporation On-chip identification circuit incorporating pairs of conductors, each having an essentially random chance of being shorted together as a result of process variations
US20090094566A1 (en) * 2007-10-09 2009-04-09 International Business Machines Corporation Design structure for chip identification system
JP5268376B2 (ja) * 2008-01-29 2013-08-21 株式会社日立製作所 不揮発性記憶装置およびその製造方法
US8022503B2 (en) * 2008-06-03 2011-09-20 United Microelectronics Corp. Anti-fusse structure and method of fabricating the same
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
JP5404977B2 (ja) 2011-09-27 2014-02-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
JP5555821B1 (ja) 2012-11-14 2014-07-23 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
WO2016118160A1 (en) * 2015-01-23 2016-07-28 Hewlett Packard Enterprise Development Lp Film-edge top electrode
US9444036B1 (en) 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing segregated media based magnetic memory
US9780143B2 (en) 2015-08-25 2017-10-03 Western Digital Technologies, Inc. Implementing magnetic memory integration with CMOS driving circuits
US9443905B1 (en) 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing 3D scalable magnetic memory with interlayer dielectric stack and pillar holes having programmable area
US10157656B2 (en) 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell
US9520444B1 (en) 2015-08-25 2016-12-13 Western Digital Technologies, Inc. Implementing magnetic memory pillar design
US9431457B1 (en) 2015-08-25 2016-08-30 HGST Netherlands B.V. Implementing deposition growth method for magnetic memory
JP2021034649A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 半導体記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
US5625220A (en) 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
JP3190091B2 (ja) * 1992-02-21 2001-07-16 富士通株式会社 記憶装置とその情報読み出し方法および情報書き込み方法
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
KR100210846B1 (ko) * 1996-06-07 1999-07-15 구본준 낸드셀 어레이
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5958257A (en) * 1997-01-07 1999-09-28 Gerber Plumbing Fixtures Corp. Process for treating brass components to reduce leachable lead
US5926414A (en) 1997-04-04 1999-07-20 Magnetic Semiconductors High-efficiency miniature magnetic integrated circuit structures
US6002607A (en) 1998-02-24 1999-12-14 National Semiconductor Corporation Read-only-memory (ROM) having a memory cell that stores a plurality of bits of information
US6185121B1 (en) 1998-02-26 2001-02-06 Lucent Technologies Inc. Access structure for high density read only memory
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6236590B1 (en) * 2000-07-21 2001-05-22 Hewlett-Packard Company Optimal write conductors layout for improved performance in MRAM
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer

Also Published As

Publication number Publication date
EP1308961B1 (de) 2006-12-13
US6549447B1 (en) 2003-04-15
DE60216708D1 (de) 2007-01-25
JP2003188349A (ja) 2003-07-04
HK1051600A1 (en) 2003-08-08
US20030081446A1 (en) 2003-05-01
EP1308961A3 (de) 2004-08-25
EP1308961A2 (de) 2003-05-07
US6707698B2 (en) 2004-03-16
US20030161175A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
DE60216708T2 (de) Speicherzellestruktur
US10199434B1 (en) Three-dimensional cross rail phase change memory device and method of manufacturing the same
DE112012003382B4 (de) Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung
DE102018106929A1 (de) PCRAM-Struktur mit Auswahlvorrichtung
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE10352399A1 (de) Speicherarray
DE60303664T2 (de) Layout für thermisch ausgewählte kreuzpunkt mram zelle
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE102007040826B4 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE60310452T2 (de) Speicher mit zugriffsbauelement sowie herstellungsverfahren dafür
DE102005035152B4 (de) Mram
DE102008028802B4 (de) Verfahren zur Herstellung einer Speicherzelle, die eine vertikale Diode einschliesst
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
TW201041121A (en) Three-dimensional memory structures having shared pillar memory cells
DE102006041849A1 (de) Elektrisch wiederbeschreibbares nicht-flüchtiges Speicherelement und Verfahren zu dessen Herstellung
DE102008029319A1 (de) Integrierte Schaltung mit Mehrschichtelektrode
EP1685569A1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
KR20100014528A (ko) 크고 균일한 전류를 갖는 상향 지향 ｐ-ｉ-ｎ 다이오드의 대형 어레이와 이를 형성하는 방법
DE102007017252A1 (de) Phasenwechselspeicher
CN101359677B (zh) 相变化存储桥
DE102008027728A1 (de) Integrierte Schaltung mit über Abstandshalter definierter Elektrode
CN100593858C (zh) 具有二极管隔离元件的相变化存储单元
DE102008030216A1 (de) Integrierte Schaltung mit die Resistivität änderndem Material mit planarisierter Oberfläche
DE102008026860A1 (de) Speicher mit gemeinsam genutztem Speichermaterial

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, US

8328 Change in the person/name/address of the agent

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER & ZINKLER, 82049 P

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD., , TW