DE60218442T2 - Metall-isolator-metall-kondensator unter verwendung von kupfer - Google Patents

Metall-isolator-metall-kondensator unter verwendung von kupfer Download PDF

Info

Publication number
DE60218442T2
DE60218442T2 DE60218442T DE60218442T DE60218442T2 DE 60218442 T2 DE60218442 T2 DE 60218442T2 DE 60218442 T DE60218442 T DE 60218442T DE 60218442 T DE60218442 T DE 60218442T DE 60218442 T2 DE60218442 T2 DE 60218442T2
Authority
DE
Germany
Prior art keywords
layer
capacitor
plate
top plate
contact area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60218442T
Other languages
English (en)
Other versions
DE60218442D1 (de
Inventor
Michael D. San Jose ARMACOST
Andreas K. Augustin
Gerald R. Fishkill FRIESE
John E. Yorktown Heights HEIDENREICH
Gary R. Putnam Valley HUECKEL
Kenneth J. Sandy Hook STEIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE60218442D1 publication Critical patent/DE60218442D1/de
Publication of DE60218442T2 publication Critical patent/DE60218442T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

  • GEBIET DER ERFINDUNG
  • Das Gebiet der Erfindung sind integrierte Schaltungen mit Kupferverdrahtung.
  • HINTERGRUND DER ERFINDUNG
  • Im Verlauf der Metallisierung einer integrierten Schaltung ist es manchmal erforderlich, Parallelplattenkondensatoren zu konstruieren. Auf dem Gebiet der Aluminiumverdrahtungen sind solche Verfahren gut entwickelt.
  • Die Europäische Patentschrift 0 800 217 beschreibt zum Beispiel ein Verdrahtungssystem, welches zwei Verdrahtungsebenen beinhaltet, die durch ein erstes Dielektrikum getrennt sind, einen Kondensator, welcher von einem zweiten Dielektrikum gebildet wird, eine untere Elektrode aus der unteren Verdrahtung oder einem Kontaktloch und eine obere Elektrode aus der oberen Verdrahtung oder einer getrennten Metallschicht. Das System überwindet das Problem des Leckstroms und der Streukapazität des Substrats, indem der Kondensator zwischen zwei Ebenen der Verdrahtung angeordnet wird.
  • Auf dem Gebiet der Kupferverdrahtung hat sich jedoch die Entwicklung eines geeigneten Verfahrens als unerwartet schwierig herausgestellt.
  • Die möglichen Hügel und Vertiefungen in einer Kupfer-Metalloberfläche können eine Ausdünnung und Diskontinuitäten im aktiven Dielektrikum oder in den Kondensatorplatten verursachen, was zu einem frühen Verschleiß und möglichen Versagen führt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung, wie sie in Anspruch 1 definiert ist, betrifft einen Parallelplattenkondensator, welcher eine untere Platte aufweist, die keine Kupferschicht beinhaltet und sich nicht über eine untere Kupferverdrahtung im Bereich des Kondensators erstreckt.
  • Eine optionale Eigenschaft der Erfindung ist eine zusammengesetzte untere Platte, welche ein Material mit einem geringeren spezifischen Widerstand, wie z.B. Aluminium, aufweist, welches von einer oberen Deckschicht eines Materials mit einem höheren spezifischen Widerstand bedeckt ist.
  • Ein weiteres Merkmal der Erfindung ist die Bereitstellung einer oberen Kondensatorplatte, welche kein Kupfer beinhaltet und auf allen Seiten kleiner ist als die untere Platte.
  • Ein weiteres Merkmal der Erfindung ist die Abscheidung eines Zwischenschicht-Dielektrikums, welches den Kondensator umgibt und zumindest in dem Teil des Dielektrikums, welcher sich auf derselben Ebene wie der Kondensator befindet, eine hohe Materialqualität aufweist.
  • Ein weiteres Merkmal der Erfindung ist die Bedeckung des Kondensatorstapels mit einem Material, welches während des Ätzens des Zwischeschicht-Dielektrikums, um Kontakte zu formen, für niedrigere Ätzgeschwindigkeiten sorgt. Die Dicke dieses Materials kann für die oberen und unteren Platten verschieden sein.
  • Ein weiteres Merkmal der Erfindung ist ein Verfahren aus mehreren Schritten zur Öffnung von Kontaktlöchern zu den Kondensatorplatten, bei welchem in einem ersten Schritt nur teilweise durch die Deckschichten auf der oberen Platte und auf den unteren Verdrahtungen geätzt wird, während durch die Abdeckung über der unteren Platte vollständig hindurchgeätzt wird, wonach durch den verbleibenden Teil der Deckschichten geätzt wird.
  • Ein weiteres Merkmal ist die Schicht des Dielektrikums (also das ILD-Material), welche sich zwischen der Abdeckung aus hartem Dielektrikum auf der darunter liegenden Cu-Metallisierung und der unteren Platte des Kondensators befindet. Diese Schicht schützt diese Abdeckung aus hartem Dielektrikum und das Cu der darunter liegenden Ebene während der Bildung der unteren Platte.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt im Querschnitt einen Bereich einer integrierten Schaltung, welche einen erfindungsgemäßen Kondensator beinhalten wird.
  • 2 bis 8 zeigen denselben Bereich in späteren Stufen des Verfahrens.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • In 1 ist im Querschnitt ein Teil einer integrierten Schaltung dargestellt. Am Boden der Figur stellt der Bereich, welcher mit der Klammer 5 gekennzeichnet ist, schematisch ein Siliciumsubstrat, Transistoren und Verdrahtungen der unteren Ebenen dar. Der Begriff „Verdrahtungen der unteren Ebenen" wird der Einfachheit halber benutzt, um Vielfachverdrahtungen und alle anderen Ebenen bis zum Boden des Kondensators darzustellen. Er beinhaltet die Metall(Kupfer)-Elemente 20 in dieser Figur.
  • Ein anfänglicher Kondensatorstapel beinhaltet die erste (Nitrid-, Si3N4-) Deckschicht 102 (vorteilhaft ein Teil der regulären Metallisierung), die Opferschicht 104 (Oxid, SiO2), die untere Plattenschicht 110, die Kondensator-Dielektrikumsschicht 120, die obere Plattenschicht 130 und die zweite Deckschicht 132. Beispielhaft besteht in einem Verfahren für die Grundabmessung 0,28 μm (bezüglich der minimalen Dimension der Leitungsebene) die erste Deckschicht 102 aus 50 nm Nitrid, besteht das Oxid 104 aus 50 nm hochwertigem Oxid, umfasst die untere Platte 110 35 nm Al, 5 nm Ti und 50 nm TiN, besteht das Dielektrikum 120 aus 50 nm hochwertigem Oxid, besteht die obere Platte 130 aus 50 nm TiN und besteht die zweite Deckschicht 132 aus 40 nm Nitrid. Der Kondensatorstapel könnte auch aus anderen Materialien und/oder mit anderen Schichtdicken aufgebaut sein.
  • Der Kondensator wird in dem Bereich zwischen den Verdrahtungselementen 20 der unteren Ebenen gebildet. Es ist auf dem Fachgebiet bekannt, dass Kupfer schwierig zu polieren ist, es hat sich aber unerwartet herausgestellt, dass, sogar wenn die Unregelmäßigkeiten in der Kupferoberfläche mit jenen in den oberen Aluminiumoberflächen vergleichbar sind (50 bis 75 nm), diese Unregelmäßigkeiten zu frühen Zuverlässigkeitsstörungen führen können.
  • Dementsprechend kann kein Teil des Kondensators für sich (in 2 durch den Pfeil 152 gekennzeichnet) über einer Kupferverdrahtung der unteren Ebenen angeordnet werden, welche sich weniger als 0,3 μm unterhalb der unteren Platte des Kondensators befindet. Die Klammer 7 in 1 stellt diesen kleinsten zulässigen vertikalen Abstand dar. Der Fachmann würde normalerweise daran denken, zumindest den Kontaktabschnitt der unteren Platte direkt über einem unteren Element anzuordnen und die Platten vorzugsweise aus Kupfer herzustellen.
  • Beispielhaft werden in der vorliegenden Erfindung Platten verwendet, welche aus dem Decklagenmaterial der Kupferverdrahtungen hergestellt sind. Beispielhaft handelt es sich bei dem Decklagenmaterial um TiN, es kann aber auch jedes andere kompatible Decklagenmaterial verwendet werden, durch welches das Wärmebudget des Gesamtverfahrens, die Metallverunreinigungsbestimmungen usw. eingehalten werden.
  • In 2 ist das Ergebnis des ersten Ätzschritts und der Abscheidung dargestellt. Ein Bereich, welcher durch den Pfeil 152 gekennzeichnet ist, ist nach dem ersten Ätzen (Zusammensetzung Cl2/BCl3) zurückgelassen worden, welches die obere Kondensatorplatte definierte und am Kondensator-Dielektrikum 120 endete. Dieser Bereich wird im Folgenden als Kondensatorbereich bezeichnet (welcher statt quadratisch auch rechteckig sein kann) und ist der Bereich, welcher den tatsächlichen Kondensator definiert. Es wurde eine zweite Abscheidung von 40 nm Nitrid durchgeführt, wobei die Deckschicht 134 außerhalb des Kondensatorbereichs und die Schicht 132' über der oberen Kondensatorplatte 152 belassen wurde. Die Bedeutung der vergrößerten Dicke von 132' wird unten noch erläutert.
  • 3 veranschaulicht das Ergebnis des Ätzens der unteren Platte, wobei sämtliche Schichten 104, 110, 120 und 134 in einer BCl3/Cl2-Zusammensetzung geätzt werden. Die Ätzbehandlung ist so gestaltet, dass sie in Schicht 104 endet, welche sich wesentlich langsamer als die Nitridschicht 102 ätzen lässt.
  • Ein Abstand, welcher durch den Pfeil 154 gekennzeichnet ist, stellt den kleinsten zulässigen horizontalen Abstand zwischen dem vertikalen Rand der unteren Platte und einem Leiter (unteres Verdrahtungselement 20) in dem Fall dar, dass der Kondensator seine elektrischen Verbindungen zu der darüber liegenden Ebene aufweist. Dieser Abstand wird im Folgenden als kleinster Kondensator-Annäherungsabstand bezeichnet. Es kann einen möglichen Kriechweg von der oberen Platte 152 hinunter zu der unteren Platte 110 geben, welcher durch eine Plasmabeschädigung des Dielektrikums 120 beim Ätzen der oberen Platte verursacht wird.
  • Ein Abstand, welcher durch den Pfeil 155 gekennzeichnet ist, stellt den kleinsten zulässigen Abstand zwischen dem vertikalen Rand der oberen Platte und dem entsprechenden Rand der unteren Platte dar Dieser Abstand wird im Folgenden als kleinster Leckstrom-Annäherungsabstand bezeichnet. Der Abstand wird für die Steuerung des Leckstroms zwischen den Platten benötigt und beträgt in der bevorzugten Ausführungsform 1,0 μm. Die Ausdehnung der Bodenplatte kann auf einer oder mehreren Seiten vergrößert werden (über den kleinsten Leckstrom-Annäherungsabstand hinaus), um Bereiche für einen Kontakt mit der Bodenplatte unterzubringen.
  • 4 veranschaulicht das Ergebnis der Abscheidung des Zwischenschicht-Dielektrikums 140 (Oxid) um die Gruppe von Kondensatorplatten herum. Der untere Teil des Zwischenschicht-Dielektrikums 140, welcher durch die Klammer 146 gekennzeichnet ist und beispielhaft 300 nm beträgt, wird auf solche Weise abgeschieden, dass Hohlräume vermieden werden, welche einen Kriechweg bilden könnten (er wird zum Beispiel mit einer geringeren Geschwindigkeit abgeschieden). Der Begriff „Hohlraum" wird verwendet, um eine Öffnung von 20 nm oder mehr zu bezeichnen, um diese von der normalen Porosität des Oxids zu unterscheiden. Um die Cu-Doppel-Damaszener-Verarbeitung fortsetzen zu können, wird ein Planarisierungsverfahren wie CMP angewendet, um die erzeugte Topographie abzutragen.
  • 5 veranschaulicht das Ergebnis des Ätzens einer Gruppe von Metallleitungen 141 in das Oxid 140. In dem veranschaulichenden Beispiel werden die Verdrahtungen in einem Doppel-Damaszenerschema verwendet. Dies ist nicht zwingend erforderlich, es können auch andere Ansätze verfolgt werden.
  • 6 veranschaulicht das Ergebnis des Ätzens der Kontaktlöcher – 142 auf der rechten Seite, welches auf dem Oxid 120 endet, und 144 und 146, welche auf einem Teil des Weges durch die Nitridschichten enden. Beide Schichten 132' und 102 sollten dick genug sein, um einen angemessenen Spielraum zu ergeben, um ein Ätzen durch die darunter liegende Schicht zu verhindern. Der Zweck dieses teilweisen Ätzens ist es, das Kupfer 20 vor dem Oxid-Ätzmittel, welches im nächsten Schritt verwendet wird, und vor dem folgenden Resistablöseverfahren zu schützen.
  • Der Abstand, welcher mit 156 bezeichnet ist, stellt die engste zulässige Annäherung zwischen der oberen Platte und der nächsten Elektrode dar, beispielhaft 0,56 μm. Der in Frage stehende Kriechweg verläuft von der unteren rechten Ecke der oberen Platte 130 durch das Dielektrikum 120, welches durch das Plasmaätzen beschädigt ist.
  • 7 veranschaulicht das Ergebnis der Ablösung des restlichen Nitrids in den Öffnungen 144 und 146, wodurch in der Öffnung 146 Kupfer und in den Öffnungen 144 und 142 TiN freigelegt wird. Das Kontaktloch-Ätzverfahren muss derart ausgestaltet sein, dass in keinem Fall das gesamte TiN am Boden des Kontaktlochs entfernt wird.
  • Wahlweise könnten die in 6 und 7 dargestellten Schritte kombiniert werden, wobei in einem einzigen Ätzschritt unter Verwendung einer CHF3/O2-Zusammensetzung der gesamte Weg durch die Nitridschichten 132' und 102 geätzt wird, welcher an der unteren und der oberen Platte endet. Es sollte angemerkt werden, dass bei diesem Verfahren bis zu dem Schritt des Ablösens des Restes der Nitridabdeckung 134–132' kein Kupfer freigelegt wird.
  • 8 veranschaulicht das Ergebnis der Abscheidung einer herkömmlichen TiN-Deckschicht 162 und der Kupfer-Kondensatorverdrahtungselemente 160 und 165.
  • Auf der linken Seite der Figur handelt es sich bei der Verbindung zwischen dem Verdrahtungselement 20 der unteren Ebene und dem Verdrahtungselement 165 der oberen Ebene (und des Kondensators) um eine in der Kupfertechnologie herkömmliche Verbindung.
  • Das Ergebnis ist, dass die Kontakte zu den Kondensatorplatten von oben hergestellt werden, nicht von unten, und dass sich in beiden Fällen der Kontakt zwischen den Schichten aus TiN und TaN/Ta befindet. Das Maß des Eindringens in das TiN hängt von den Herstellungstoleranzen ab. Solange ein guter Kontakt hergestellt wird, ist kein bestimmter Wert erforderlich.
  • Bei der unteren Kondensatorplatte handelt es sich um eine zusammengesetzte Struktur, um den Widerstand gegen eine Ladung und Entladung zu verringern. Das obere TiN weist einen spezifischen Widerstand von etwa 55 Ohm/Quadrat auf, was zu einer RC-Zeitkonstante führen würde, welche für einige Zwecke zu groß wäre. Al weist einen spezifischen Widerstand von etwa 2 Ohm/Quadrat auf, so dass die Verwendung einer Al-Schicht, um für Leitfähigkeit zu sorgen, zusammen mit einer TiN-Schicht als Sperre attraktiv sein kann. Wahlweise könnte eine dickere untere TiN-Platte (ohne Al) verwendet werden, welche einen spezifischen Widerstand von etwa 40 Ohm/Quadrat aufweist. Ein Chipdesigner wird eine Einschätzung vornehmen müssen, ob die zusätzlichen Kosten für eine bestimmte Schaltung erforderlich sind.
  • Wahlweise, wenn die Struktur so hoch ist, dass der Erhalt der Planarität zu Schwierigkeiten führt, kann eine Ausnehmung in das Zwischenschicht-Dielektrikum geätzt und die untere Platte in der Ausnehmung gebildet werden.
  • Ferner kann der Kondensator sich an der höchsten Ebene der Verdrahtung befinden, so dass es nicht erforderlich ist, den Isolator 140 zu planarisieren. Ebenso könnte ein anderes Material, wie z.B. Aluminium, verwendet werden, um den Kontakt mit dem Kondensator herzustellen. Aluminium wird häufig als das Material verwendet, welches den Kontakt mit den externen Chipanschlüssen herstellt.
  • Die Abmessungen sind nur beispielhaft aufgeführt worden, und der Fachmann wird das angegebene Beispiel leicht an seine eigenen Erfordernisse anpassen können. Die minimalen Abstände, um den Leckstrom zu steuern, hängen zum Beispiel sowohl vom Widerstand der Materialien entlang dem relevanten Weg als auch von der Leckmenge ab, welche in einer bestimmten Schaltung tolerabel ist.
  • Obwohl die Erfindung über eine einzelne bevorzugte Ausführungsform beschrieben wurde, wird der Fachmann erkennen, dass die Erfindung in verschiedenen Versionen innerhalb des Umfangs der folgenden Patentansprüche ausgeübt werden kann.

Claims (5)

  1. Verfahren zur Herstellung eines Parallelplattenkondensators in einer integrierten Schaltung, in welcher Kupferverdrahtungen verwendet werden, wobei das Verfahren die folgenden Schritte umfasst: Bilden von Bauelementen und Verdrahtungen der unteren Ebenen der integrierten Schaltung, welche alle Verdrahtungen bis zu dem Plattenkondensator darstellen, von welchen zumindest einige aus Kupfer (20) gebildet werden, darunter eine Gruppe oberer Verdrahtungen der unteren Ebenen; Bilden eines anfänglichen Kondensatorstapels, umfassend eine erste Deckschicht (102) mit einer ersten Abdeckungsdicke, eine leitfähige untere Plattenschicht (110), welche sich über der ersten Deckschicht befindet, eine Kondensator-Dielektrikumsschicht (120), welche sich über der leitfähigen unteren Plattenschicht befindet, eine leitfähige obere Plattenschicht (130), welche sich über der Kondensator-Dielektrikumsschicht (120) befindet, und eine zweite Deckschicht (132) mit einer zweiten Abdeckungsdicke, welche sich über der leitfähigen oberen Plattenschicht (130) befindet; Ätzen der zweiten Deckschicht (132) und der oberen Plattenschicht (130), wobei man das Ätzen auf der Kondensator-Dielektrikumsschicht (120) beendet, um eine obere Kondensatorplatte (152) zu bilden, welche mit der zweiten Deckschicht (132) bedeckt ist, wobei sich die obere Kondensatorplatte (152) innerhalb eines Kondensatorbereichs befindet, welcher von einer nächsten der Gruppe von oberen Verdrahtungen der unteren Ebenen mindestens um einen minimalen Versatzabstand (7) versetzt ist; Bilden einer dritten Deckschicht (134) mit einer dritten Abdeckungsdicke, wodurch freiliegende Teile der Kondensator-Dielektrikumsschicht mit der dritten Deckschicht bedeckt werden und die leitfähige obere Platte mit einer Oberplatten-Deckschicht bedeckt wird, welche eine Oberplatten-Abdeckungsdicke aufweist, die im Wesentlichen genauso groß ist wie die Summe der Dicken der zweiten und der dritten Abdeckung; Ätzen der dritten Deckschicht (134), der Kondensator-Dielektrikumsschicht (120) und der unteren Plattenschicht (110), wodurch eine untere Kondensatorplatte gebildet wird, welche den Kondensatorbereich bedeckt und sich auf allen Seiten über die obere Kondensatorplatte hinaus erstreckt, wodurch alle Ränder der unteren Kondensatorplatte mindestens um einen Oberplatten-Versatzabstand seitlich von den entsprechenden Rändern der oberen Kondensatorplatte versetzt sind; Abscheiden einer Schicht eines Zwischenschicht-Dielektrikums (140); Bilden einer Gruppe von Kontaktloch-Öffnungen in dem Zwischenschicht-Dielektrikum, welche auf der ersten und dritten Deckschicht enden; Entfernen der gesamten dritten Deckschicht (134) in einem Unterplatten-Kontaktbereich über der unteren Platte und außerhalb der oberen Platte und Entfernen nur eines Teils der dritten Deckschicht (134) über der oberen Platte in einem Oberplatten-Kontaktbereich, wodurch eine Restdicke der dritten Deckschicht (134) in dem Oberplatten-Kontaktbereich verbleibt; Entfernen des Kondensator-Dielektrikums in dem Unterplatten-Kontaktbereich; Entfernen der gesamten Restdicke der dritten Deckschicht (134) in dem Oberplatten-Kontaktbereich; und Bilden von Kondensator-Verdrahtungselementen (160, 165) aus einer Gruppe von Verdrahtungen der oberen Ebenen, welche alle Verdrahtungen über dem Plattenkondensator darstellen, in dem Oberplatten-Kontaktbereich und dem Unterplatten-Kontaktbereich.
  2. Verfahren nach Anspruch 1, bei welchem die untere Plattenschicht eine zusammengesetzte Schicht ist, welche eine untere hochleitfähige Schicht und eine obere leitfähige Sperrschicht umfasst, und bei welchem bei dem Schritt des Entfernens des Kondensator-Dielektrikums in dem Unterplatten-Kontaktbereich nur in die obere leitfähige Sperrschicht eingedrungen wird.
  3. Verfahren nach Anspruch 1, bei welchem ein Decklagenmaterial in dem Oberplatten-Kontaktbereich und dem Unterplatten-Kontaktbereich abgeschieden wird; und eine Kupferschicht über dem Decklagenmaterial abgeschieden wird und strukturiert wird, um die Gruppe von Verdrahtungen der oberen Ebenen zu bilden.
  4. Verfahren nach Anspruch 1, in welchem: der Schritt des Bildens einer Gruppe von Kontaktloch-Öffnungen in dem Zwischenschicht-Dielektrikum das gleichzeitige Bilden von Kontaktloch-Öffnungen für die Gruppe von Verdrahtungen der oberen Ebenen beinhaltet; der Schritt des Entfernens nur eines Teils der dritten Deckschicht über der oberen Platte das gleichzeitige Entfernen nur eines Teils der dritten Deckschicht in den Kontaktloch-Öffnungen für die Gruppe von Verdrahtungen der oberen Ebenen beinhaltet; der Schritt des Entfernens der gesamten Restdicke der dritten Deckschicht in dem Oberplatten-Kontaktbereich das gleichzeitige Entfernen der gesamten Restdicke der dritten Deckschicht in den Kontaktloch-Öffnungen für die Gruppe von Verdrahtungen der oberen Ebenen beinhaltet; und der Schritt des Bilden von Kondensator-Verdrahtungselementen aus einer Gruppe von Verdrahtungen der oberen Ebenen in dem Oberplatten-Kontaktbereich und dem Unterplatten-Kontaktbereich das gleichzeitige Bilden von Kondensator-Verdrahtungselementen für die Gruppe von Verdrahtungen der oberen Ebenen beinhaltet.
  5. Verfahren nach Anspruch 1, in welchem es sich bei den Kondensator-Verdrahtungselementen um Aluminium handelt.
DE60218442T 2001-01-17 2002-01-16 Metall-isolator-metall-kondensator unter verwendung von kupfer Expired - Lifetime DE60218442T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/764,832 US6750113B2 (en) 2001-01-17 2001-01-17 Metal-insulator-metal capacitor in copper
US764832 2001-01-17
PCT/EP2002/001049 WO2002058117A2 (en) 2001-01-17 2002-01-16 Metal-insulator-metal capacitor in copper

Publications (2)

Publication Number Publication Date
DE60218442D1 DE60218442D1 (de) 2007-04-12
DE60218442T2 true DE60218442T2 (de) 2007-11-15

Family

ID=25071914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60218442T Expired - Lifetime DE60218442T2 (de) 2001-01-17 2002-01-16 Metall-isolator-metall-kondensator unter verwendung von kupfer

Country Status (11)

Country Link
US (1) US6750113B2 (de)
EP (1) EP1378002B8 (de)
JP (1) JP3962332B2 (de)
KR (1) KR100483389B1 (de)
CN (1) CN1295748C (de)
AT (1) ATE355614T1 (de)
DE (1) DE60218442T2 (de)
IL (2) IL156928A0 (de)
MY (1) MY127277A (de)
TW (1) TW557535B (de)
WO (1) WO2002058117A2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236890A1 (de) * 2002-08-12 2004-03-04 Infineon Technologies Ag Integrierte Schaltungsanordnungen, insbesondere Kondensatoranordnungen, und zugehörige Herstellungsverfahren
US6833300B2 (en) * 2003-01-24 2004-12-21 Texas Instruments Incorporated Method of forming integrated circuit contacts
US7355880B1 (en) * 2003-04-16 2008-04-08 Cypress Semiconductor Corporation Soft error resistant memory cell and method of manufacture
US7291897B2 (en) * 2003-10-30 2007-11-06 Texas Instruments Incorporated One mask high density capacitor for integrated circuits
US7282404B2 (en) 2004-06-01 2007-10-16 International Business Machines Corporation Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
US7301752B2 (en) * 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
FR2879815A1 (fr) 2004-12-16 2006-06-23 St Microelectronics Sa Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre
JP2006190889A (ja) * 2005-01-07 2006-07-20 Fujitsu Ltd 半導体装置とその製造方法
FR2884646B1 (fr) * 2005-04-19 2007-09-14 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
FR2884645B1 (fr) * 2005-04-19 2007-08-10 St Microelectronics Sa Procede de realisation d'un circuit integre comprenant un condensateur
US20070080455A1 (en) * 2005-10-11 2007-04-12 International Business Machines Corporation Semiconductors and methods of making
US7483258B2 (en) * 2005-12-13 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor in a copper damascene interconnect
US7863183B2 (en) 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
US7964470B2 (en) * 2006-03-01 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation
US20080174015A1 (en) * 2007-01-23 2008-07-24 Russell Thomas Herrin Removal of etching process residual in semiconductor fabrication
JP2009141237A (ja) * 2007-12-10 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
JP5446120B2 (ja) * 2008-04-23 2014-03-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US8878338B2 (en) 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69317940T2 (de) * 1992-06-12 1998-11-26 Matsushita Electronics Corp Halbleiterbauelement mit Kondensator
DE69433244T2 (de) * 1993-08-05 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
US6404003B1 (en) * 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JP2616569B2 (ja) * 1994-09-29 1997-06-04 日本電気株式会社 半導体集積回路装置の製造方法
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
JP3326088B2 (ja) * 1996-03-14 2002-09-17 株式会社東芝 半導体装置およびその製造方法
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
KR100200704B1 (ko) * 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
SG74643A1 (en) * 1997-07-24 2000-08-22 Matsushita Electronics Corp Semiconductor device and method for fabricating the same
US6236101B1 (en) * 1997-11-05 2001-05-22 Texas Instruments Incorporated Metallization outside protective overcoat for improved capacitors and inductors
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
JP2000174213A (ja) * 1998-12-10 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP3298553B2 (ja) * 1999-04-19 2002-07-02 日本電気株式会社 半導体装置の蓄積容量部の形成方法
KR100333669B1 (ko) * 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
JP2001177057A (ja) * 1999-12-17 2001-06-29 Tokyo Electron Ltd アナログ回路用キャパシタ及びその製造方法
JP3505465B2 (ja) * 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1378002A2 (de) 2004-01-07
US6750113B2 (en) 2004-06-15
JP2004523110A (ja) 2004-07-29
MY127277A (en) 2006-11-30
IL156928A (en) 2007-12-03
IL156928A0 (en) 2004-02-08
KR100483389B1 (ko) 2005-04-15
JP3962332B2 (ja) 2007-08-22
ATE355614T1 (de) 2006-03-15
KR20030070600A (ko) 2003-08-30
US20020094656A1 (en) 2002-07-18
DE60218442D1 (de) 2007-04-12
WO2002058117A3 (en) 2003-08-28
CN1295748C (zh) 2007-01-17
EP1378002B8 (de) 2007-04-18
WO2002058117A2 (en) 2002-07-25
EP1378002B1 (de) 2007-02-28
CN1568534A (zh) 2005-01-19
TW557535B (en) 2003-10-11

Similar Documents

Publication Publication Date Title
DE60218442T2 (de) Metall-isolator-metall-kondensator unter verwendung von kupfer
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
EP0304728A2 (de) Verfahren zum Herstellen einer aus Aluminium oder einer Aluminium-Legierung bestehenden niederohmigen planen Metallisierung
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102019108665A1 (de) Mim-kondensatorstruktur mit hoher dichte
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE112021004450T5 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
DE19835898A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102007057223A1 (de) Herstellungsverfahren zum Ausbilden einer integrierten Schaltungsvorrichtung und entsprechende integrierte Schaltungsvorrichtung
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102004029355A1 (de) Selbstausgerichtete Maske zum Verringern der Zellenlayoutfläche
DE19920970C2 (de) Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE19813741B4 (de) Halbleitervorrichtung mit einer oberen und einer unteren Leitungsschicht
DE4113775A1 (de) Interschicht-kontaktstruktur einer halbleitervorrichtung und verfahren zu ihrer herstellung
DE19927284C2 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition