DE60223662T2 - Abscheidungsverfahren auf mischsubstraten mittels trisilan - Google Patents

Abscheidungsverfahren auf mischsubstraten mittels trisilan Download PDF

Info

Publication number
DE60223662T2
DE60223662T2 DE60223662T DE60223662T DE60223662T2 DE 60223662 T2 DE60223662 T2 DE 60223662T2 DE 60223662 T DE60223662 T DE 60223662T DE 60223662 T DE60223662 T DE 60223662T DE 60223662 T2 DE60223662 T2 DE 60223662T2
Authority
DE
Germany
Prior art keywords
silicon
deposition method
film
deposition
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60223662T
Other languages
English (en)
Other versions
DE60223662D1 (de
Inventor
Michael A. Phoenix Todd
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM America Inc
Original Assignee
ASM America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM America Inc filed Critical ASM America Inc
Application granted granted Critical
Publication of DE60223662D1 publication Critical patent/DE60223662D1/de
Publication of DE60223662T2 publication Critical patent/DE60223662T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36Carbonitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/0251Graded layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02598Microstructure monocrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/127Quantum box structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Diese Anmeldung betrifft allgemein die Abscheidung von siliciumhaltigen Materialien und genauer gesagt die chemische Dampfabscheidung von siliciumhaltigen Filmen über gemischten Substraten.
  • Beschreibung des verwandten Standes der Technik
  • Es werden eine Reihe von Verfahren in der Industrie zur Halbleiterherstellung verwendet, um Materialien auf Oberflächen abzuscheiden. Zum Beispiel ist eines der am häufigsten verwendeten Verfahren die chemische Dampfabscheidung („CDA"), bei der Atome oder Moleküle, die in einem Dampf enthalten sind, sich auf einer Oberfläche abscheiden und aufbauen, um einen Film zu bilden. Von der Abscheidung von siliciumhaltigen („Si-haltigen") Materialien unter Verwendung konventioneller Siliciumquellen und Abscheidungsverfahren wird angenommen, dass sie in mehreren einzelnen Stadien stattfindet, siehe Peter Van Zant, „Microchip Fabrication", 4. Ausgabe, McGraw Hill, New York, (2000), S. 364–365. Die Keimbildung, das erste Stadium, ist sehr wichtig und wird stark von der Natur und Qualität der Substratoberfläche beeinflusst. Eine Keimbildung kommt zustande, wenn sich die ersten paar Atome oder Moleküle auf der Oberfläche abscheiden und Keime bilden. Während des zweiten Stadiums bilden die isolierten Keime kleine Inseln, die zu größeren Inseln anwachsen. In dem dritten Stadium beginnen die wachsenden Inseln zu einem kontinuierlichen Film zu koaleszieren. An diesem Punkt hat der Film typischerweise eine Dicke von einigen wenigen Hundert Angström und ist als ein „Übergangs"-film bekannt. Er hat im Allgemeinen chemische und physikalische Eigenschaften, die sich von dem dickeren Massefilm unterscheiden, der zu wachsen beginnt, nachdem der Übergangsfilm gebildet wurde.
  • Abscheidungsprozesse werden üblicherweise so konstruiert, um einen bestimmten Typ von Filmmorphologie in der Masse herzustellen, z. B. epitaktisch, polykristallin oder amorph. Wenn konventionelle Siliciumquellen und Abscheidungsprozesse verwendet werden, ist die Keimbildung sehr wichtig und hängt kritisch von der Qualität des Substrats ab. Zum Beispiel wird der Versuch, einen Film als Einkristall auf einem Wafer mit Inseln aus nicht entferntem Oxid wachsen zu lassen, in Regionen aus Polysilicium in der Filmmasse resultieren. Wegen dieser Keimbildungsprobleme ist die Abscheidung von siliciumhaltigen Materialien als dünner Film mit ähnlichen physikalischen Eigenschaften auf Substraten mit zwei oder mehreren Arten von Oberflächen unter Verwendung konventioneller Siliciumquellen und Abscheidungsverfahren problematisch.
  • Zum Beispiel sind Siliciumtetrachlorid (SiCl4), Silan (SiH4) und Dichlorsilan (SiH2Cl2) die am häufigsten verwendeten Siliciumquellen zur Abscheidung von Si-haltigen Filmen in der Industrie zur Halbleiterherstellung, siehe Peter Van Zant, „Mikrochip Fabrication", 4. Ausgabe, McGraw Hill, New York, (2000), S. 380–382. Jedoch ist die Abscheidung unter Verwendung dieser konventionellen Siliciumquellen im Allgemeinen schwer über gemischten Substraten zu steuern, wie Oberflächen, die sowohl Silicium als Einkristall wie auch Siliciumdioxid enthalten. Die Steuerung ist schwierig, weil die Morphologie und Dicke des resultierenden Si-haltigen Films sowohl von der Abscheidungstemperatur wie auch der Morphologie des darunter liegenden Substrats abhängt. Andere Abscheidungsparameter einschließlich des Reaktorgesamtdrucks, des Partialdrucks des Recktanten und der Fliesgeschwindigkeit des Recktanten können auch stark die Qualität der Abscheidungen über gemischten Substraten beeinflussen.
  • Zum Beispiel zeigt 1A schematisch einen Querschnitt eines Substrats 100 mit einer freiliegenden Oberfläche aus Siliciumdioxid („Oxid") 110 und einer freiliegenden Siliciumeinkristalloberfläche 120. 1B und 1C zeigen schematisch die Ergebnisse, die man bei Verwendung von Silan in einem chemischen Dampfabscheidungsprozess zur Abscheidung eines Siliciumfilms auf dem Substrat 100 erhält. Für Temperaturen von ungefähr 625°C und darunter können Abscheidungsbedingungen gewählt werden, die in einer geringen Fehlerrate, einem epitaktischen Siliciumfilm 130 über der epitaktischen Oberfläche 120 resultieren, aber unter solchen Bedingungen wird kein Film (1B) oder ein Film 140 mit schlechter Qualität (1C) über der Oxidoberfläche 110 abgeschieden. Von den Unterschieden in der Filmbildung wird angenommen, dass sie ein Ergebnis der Unterschiede in den Keimbildungsgeschwindigkeiten auf den zwei Oberflächen sind, wenn Silan als die Siliciumquelle verwendet wird. Konventionelle Siliciumvorläufer zeigen eine gut dokumentierte schlechte Keimbildung über dielektrischen Verbindungen wie Siliciumoxid. Zu dem Zeitpunkt zu dem fleckige Keimbildungsstellen auf dem Oxid konvergieren, ist die Abscheidung über benachbarten nicht dielektrischen Regionen deutlich fortgeschritten. Zudem tendiert die Abscheidung dazu, über dem Dielektrikum rau zu sein, da weit verstreute Keimbildungsstellen die Abscheidung unterstützen, während Bereiche dazwischen blank verbleiben. Oft ist die dargestellte „selektive" epitaktische Abscheidung erwünscht (1B); in anderen Fällen ist eine bessere Abscheidung von Silicium über der Oxidoberfläche 110 erwünscht, z. B. um einen späteren Kontakt an die epitaktische Region zu erleichtern.
  • In der Theorie könnten die Abscheidungsparameter eingestellt werden, um die Filmbildung über der Oxidoberfläche zu verbessern, aber in der Praxis ist dies selten eine Option, weil solch eine Einstellung wahrscheinlich einen negativen Einfluss auf die gewünschte Qualität des epitaktischen Films hätte. In vielen Fällen diktieren die gewünschten Leistungseigenschaften des resultierenden Halbleiterbauteils die Dicke, Morphologie, Temperatur der Abscheidung und mögliche Abscheidungsgeschwindigkeit des Si-haltigen Films, der über der epitaktischen Oberfläche abgeschieden wird. Die erforderliche Dicke und Morphologie wiederum diktiert die Abscheidungsbedingungen für den Film. Dies ist besonders für heteroepitaktische Filme der Fall, die gespannt auf Siliciumeinkristallsubstraten vorliegen. Daher hat der Hersteller im Allgemeinen wenig Freiraum bei der Einstellung der Bedingungen zur Änderung der Eigenschaften des Films über der Oxidoberfläche. Es werden auch ähnliche Probleme in Situationen beobachtet, die andere gemischte Substrate betreffen.
  • In der Vergangenheit sind Hersteller solche Probleme durch die Verwendung einer selektiven Abscheidung oder zusätzlicher Maskierungs- und/oder Prozess schritte angegangen. Zum Beispiel erwähnt das U.S. Patent Nr. 6,235,568 , dass man derzeit nicht in der Lage ist, zur gleichen Zeit selektiv einen Siliciumfilm auf Siliciumoberflächen vom p-Typ und n-Typ abzuscheiden. U.S. 6,235,568 behauptet, eine Lösung zu diesem Problem durch das Durchführen eines der Abscheidung vorangehenden Ionenimplantierungsschrittes mit niedriger Energie zur Verfügung zu stellen. Der genannte Zweck dieses zusätzlichen Schrittes ist es, die Oberfläche für einen anschließenden Abscheidungsprozess gleich aussehen zu lassen.
  • Jedoch sind im Allgemeinen zusätzliche Verfahrensschritte unerwünscht, da sie Kosten, Verunreinigungen und/oder Komplikationen vermehren können. Die Fähigkeit zur Abscheidung befriedigender Si-haltiger Filme mit gemischter Morphologie über gemischten Substraten würde einen lang andauernden Bedarf erfüllen und einen wesentlichen Fortschritt auf dem Gebiet der Herstellung von Halbleitern darstellen.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung betrifft ein Abscheidungsverfahren, umfassend:
    Bereitstellen eines Substrats, das innerhalb einer Kammer angeordnet ist, wobei das Substrat eine erste Oberfläche mit einer ersten Oberflächenmorphologie und eine zweite Oberfläche mit einer zweiten Oberflächenmorphologie aufweist, wobei die erste und zweite Oberflächenmorphologie jeweils unabhängig voneinander ausgewählt sind aus der Gruppe bestehend aus einkristallin, polykristallin, mikrokristallin, amorph und einer Mischung, die amorphes und kristallines Material enthält, unter der Voraussetzung, dass die zweite Oberflächenmorphologie sich von der ersten Oberflächenmorphologie unterscheidet, Einbringen von Trisilan in die Kammer und Abscheiden eines Si-haltigen Films gleichzeitig auf sowohl der ersten Oberfläche als auch der zweiten Oberfläche unter Verwendung von thermischer oder plasmaverstärkter chemischer Dampfphasenabscheidung bei einer Temperatur von 400°C bis 750°C.
  • Kurze Beschreibung der Zeichnungen
  • 1A bis 1C sind schematische Querschnitte, die die Probleme erläutern, die im Stand der Technik in Abscheidungsverfahren auf einem gemischten Substrat festgestellt werden.
  • 2A und 2B sind schematische Querschnitte, die die Abscheidung über einem gemischten Substrat unter Verwendung von Trisilan gemäß einer bevorzugten Ausführungsform erläutern.
  • 3A und 3B der Erfindung erläutern die Abscheidung über einem gemischten Substrat einschließlich einem Fenster zwischen Feldoxidregionen unter Verwendung von Trisilan gemäß einer bevorzugten Ausführungsform.
  • 4 zeigt eine SiGe-Basisstruktur für einen BiCMOS HBT(heterojunction bipolar resistor), der gemäß einer bevorzugten Ausführungsform hergestellt wird.
  • 5A bis 5D zeigen einen alternativen Prozessverlauf zur Abscheidung eines Si-haltigen Films auf einem gemischten Substrat.
  • 6 ist eine Reproduktion einer Rasterelektronenmikrophotographie, die einen SiGe-Film zeigt, der unter Verwendung von Silan und German abgeschieden wurde.
  • 7 ist eine Reproduktion einer Rasterelektronenmikrophotographie, die einen Querschnitt des SiGe-Films zeigt, der in 6 gezeigt wird.
  • 8 ist eine Reproduktion einer Rasterelektronenmikrophotographie, die einen SiGe-Film zeigt, der unter Verwendung von Trisilan und German gemäß einer bevorzugten Ausführungsform abgeschieden wurde.
  • 9 ist eine Reproduktion einer Rasterelektronenmikrophotographie, die einen Querschnitt des SiGe-Films zeigt, der in 8 gezeigt wird.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Es wurden nun Abscheidungsverfahren entdeckt, die viel weniger empfindlich gegenüber Keimbildungsphänomenen sind. Diese Verfahren setzen Trisilan (H3SiSiH2SiH3) ein, um die Abscheidung von hochqualitativen Si-haltigen Filmen über gemischten Substraten zu ermöglichen. 2A zeigt schematisch eine bevorzugte Struktur 200, die aus solch einem Abscheidungsverfahren resultiert. Verglichen mit 1B kann unter Verwendung von Trisilan eine erfolgreiche Abscheidung eines Si-haltigen Films 210 über beiden Typen der Substratoberfläche (der Halbleiteroberfläche als Einkristall 220 und der dielektrischen Oberfläche 230) bei Aufrechterhaltung der epitaktischen Kristallqualität und einer sehr ähnlichen Gesamtabscheidungsdicke erreicht werden. Die 2A und 2B werden unten in mehr Detail beschrieben.
  • Wie es hierin verwendet wird, ist ein „gemischtes Substrat" ein Substrat, das zwei oder mehrere unterschiedliche Typen von Oberflächenmorphologien aufweist. In den gezeigten Beispielen werden siliciumhaltige Schichten gleichzeitig über leitenden Halbleiterematerialien und dielektrischen Materialien gebildet. Beispiele von dielektrischen Materialien umfassen Siliciumdioxid, Siliciumnitrid, Metalloxid und Metallsilicat.
  • Die hierin beschriebenen Verfahren sind zur Abscheidung von Si-haltigen Filmen auf einer Reihe von gemischten Substraten mit gemischten Oberflächenmorphologien nützlich. Solch ein gemischtes Substrat umfasst eine erste Oberfläche mit einer ersten Oberflächenmorphologie und eine zweite Oberfläche mit einer zweiten Oberflächenmorphologie. In diesem Zusammenhang bezieht sich „Oberflächenmorphologie" auf die Kristallstruktur der Substratoberfläche. Amorph und kristallin sind Beispiele von verschiedenen Morphologien. Eine polykristalline Morphologie ist eine Kristallstruktur, die aus einer unregelmäßigen Anordnung von geordneten Kristallen besteht und somit einen mittleren Grad an Ordnung besitzt. Die Atome in einem polykristallinen Material haben eine weit reichende Ordnung in jedem der Kristalle, aber die Kristalle selbst haben keine weit reichende Ordnung in Bezug zueinander. Eine Einkristallmorphologie ist eine Kristallstruktur, die einen hohen Ordnungsgrad aufweist. Epitaktische Filme sind durch eine Kristall struktur und Orientierung gekennzeichnet, die identisch zu dem Substrat sind, auf dem sie wachsen. Die Atome in diesen Materialien sind in einer gitterartigen Struktur angeordnet, die über relativ lange Distanzen (in einem atomaren Maßstab) anhält. Eine amorphe Morphologie ist eine nichtkristalline Struktur mit einem niedrigen Ordnungsgrad, weil den Atomen eine eindeutige regelmäßige Anordnung fehlt. Andere Morphologien umfassen mikrokristallines und Mischungen aus amorphem und kristallinem Material.
  • Spezifische Beispiele von gemischten Substraten werden in den 1A (oben diskutiert) und 3A gezeigt. 3A zeigt ein Substrat 300 mit Feldisolationsregionen 310 über einem Halbleitersubstrat 320. Vorzugsweise ist das Halbleitersubstrat 320 ein Einkristallwafer (oder eine epitaktische Siliciumschicht, die auf solch einem Wafer abgeschieden ist) und die Isolationsbereiche 310 sind Siliciumdioxid. In der geschilderten Ausführungsform enthält das Substrat 300 eine erste Substratoberfläche mit einer aktiven Halbleiterfläche 340 mit einer Einkristalloberflächenmorphologie und eine zweite Substratoberfläche 330 mit einer amorphen Oberflächenmorphologie. Die aktive Siliciumfläche 340 und die Oberfläche der Isolationsregionen 330 unterscheiden sich morphologisch (kristallin vs amorph) und haben unterschiedliche elektrische Leitfähigkeiten (Leiter vs. Isolator). Die Fachleute auf dem Gebiet werden eine Reihe von Verfahren zur Herstellung solch einer Struktur 300 kennen, einschließlich der lokalen Oxidation von Silicium (LOCOS) und Einschnittisolationsprozesse, siehe Peter Van Zant, „Microchip Fabrication", 4. Ausgabe, McGraw Hill, New York, (2000), S. 522–526.
  • Unter den hierin gelehrten CVA-Bedingungen resultiert das Fördern von Trisilan auf die Oberfläche eines gemischten Substrats in der Bildung eines Si-haltigen Films. Das Fördern des Trisilans auf die gemischte oder gemusterte Substratoberflache wird durch das Einführen des Trisilans in eine geeignete Kammer mit einem darin angeordneten gemischten Substrat erreicht. Durch die Etablierung von CVA-Bedingungen in der Kammer und das Aufbringen von Trisilan auf die Oberfläche des gemischten Substrats kann ein hochqualitativer Si-haltiger Film auf dem gemischten Substrat über den verschiedenen Oberflächentypen abgeschieden werden. Die Abscheidung kann geeignet entsprechend den verschiedenen CVA-Verfahren, die den Fachleuten auf dem Gebiet bekannt sind, durchge führt werden, aber die größten Vorteile werden dann erhalten, wenn die Abscheidung gemäß den hierin gelehrten CVA-Verfahren durchgeführt wird. Die offenbarten Verfahren können geeignet durch das Einsetzen einer plasmaverstärkten chemischen Dampfabscheidung (PVCDA) oder einer thermischen CVA unter Verwendung von gasförmigem Trisilan zur Abscheidung eines Si-haltigen Films auf einem gemischten Substrat, das in einer CVA-Kammer enthalten ist, durchgeführt werden. Es ist die thermische CVA bevorzugt.
  • Die thermische CVA wird bei einer Substrattemperatur von 400°C bis 750°C durchgeführt, vorzugsweise ist die Temperatur wenigstens 450°C, mehr bevorzugt wenigstens 500°C. Die Abscheidung findet bei einer Temperatur von 750°C oder weniger, vorzugsweise 725°C oder weniger, am meisten bevorzugt 700°C oder weniger statt. Das Substrat kann durch eine Vielzahl von Verfahren, die auf dem Gebiet bekannt sind, erwärmt werden. Die Fachleute auf dem Gebiet können diese Temperaturbereiche anpassen, um die Realitäten der tatsächlichen Herstellung, z. B. die Einhaltung des Heizbudgets, der Abscheidegeschwindigkeit, etc., zu berücksichtigen. Die Abscheidetemperaturen hängen somit von der gewünschten Anwendung ab, liegen aber in dem Bereich von 400°C bis 750°C, vorzugsweise 425°C bis 725°C, mehr bevorzugt 450°C bis 700°C.
  • Trisilan wird vorzugsweise in die Kammer in der Form eines Gases oder als eine Komponente eines Fördergases eingeführt. Der Gesamtdruck in der CVA-Kammer liegt vorzugsweise in dem Bereich von 0,001 Torr bis 1.000 Torr, mehr bevorzugt in dem Bereich von 0,1 Torr bis 850 Torr, am meisten bevorzugt im Bereich von 1 Torr bis 760 Torr. Der Partialdruck von Trisilan liegt vorzugsweise in dem Bereich von 0,0001% bis 100% des Gesamtdrucks, mehr bevorzugt 0,001% bis 50% des Gesamtdrucks. Das Fördergas kann ein Gas (oder Gase), das nicht Trisilan ist, wie inerte Trägergase umfassen. Wasserstoff und Stickstoff sind bevorzugte Trägergase für die hierin beschriebenen Verfahren. Vorzugsweise wird Trisilan in die Kammer mittels eines Blasengeräts eingeführt, das mit einem Trägergas verwendet wird, um den Trisilandampf mitzureißen, mehr bevorzugt mittels eines temperaturgesteuerten Blasengeräts.
  • Es kann ein geeigneter Verteiler verwendet werden, um das Fördergas(e) zu der CVA-Kammer zu fördern. In den dargestellten Ausführungsformen ist der Gasfluss in der CVA-Kammer horizontal, am meisten bevorzugt ist die Kammer ein Einzelwafer-, Einzeldurchgangs-Reaktor mit laminarem horizontalen Gasfluss, der vorzugsweise durch Strahlung erwärmt wird. Geeignete Reaktoren dieses Typs sind käuflich verfügbar und bevorzugte Modelle umfassen die Epsilon®-Serie von Einzelwaferreaktoren, die von ASM America, Inc., aus Phoenix, Arizona, käuflich verfügbar sind. Obwohl die hierin beschriebenen Verfahren auch in alternativen Reaktoren wie einer Duschkopfanordnung eingesetzt werden können, haben sich die Vorteile einer besseren Uniformität und besserer Abscheidegeschwindigkeiten als besonders effektiv in der Einzeldurchgangsanordnung mit horizontalem laminaren Gasfluss der Epsilon®-Kammern bei Verwendung eines rotierenden Substrats insbesondere mit niedrigen Gasverweilzeiten herausgestellt. Es kann eine CVA durch das Einführen von Plasmaprodukten (in situ oder nachgelagert zu einem entfernten Plasmagenerator) in die Kammer durchgeführt werden, eine thermische CVA ist aber bevorzugt.
  • Das Fördergas kann auch andere Materialien enthalten, von denen den Fachleuten auf dem Gebiet bekannt ist, dass sie bei Bedarf zur Dotierung oder Legierungsbildung von Si-haltigen Filmen nützlich sind. Vorzugsweise enthält das Gas zusätzlich einen oder mehrere Vorläufer, ausgewählt aus der Gruppe bestehend aus einer Germaniumquelle, Kohlenstoffquelle, Borquelle, Galliumquelle, Indiumquelle, Arsenquelle, Phosphorquelle, Antimonquelle, Stickstoffquelle und Sauerstoffquelle. Spezifische Beispiele solcher Quellen umfassen: Silan, Disilan und Tetrasilan als Siliciumquellen; German, Digerman und Trigerman als Germaniumquellen; NF3, Ammoniak, Hydrazin und atomaren Stickstoff als Stickstoffquellen; verschiedene Kohlenwasserstoffe, z. B. Methan, Ethan, Propan, etc. als Kohlenstoffquellen; Monosilylmethan, Disilylmethan, Trisilylmethan und Tetrasilylmethan als Quellen für sowohl Kohlenstoff wie auch Silicium; N2O und NO2 als Quellen für sowohl Stickstoff als auch Sauerstoff und verschiedene Dotierungsvorläufer als Quellen von Dotierungsmitteln wie Antimon, Arsen, Bor, Gallium, Indium und Phosphor.
  • Das Einbringen von Dotierungsmitteln in Si-haltige Filme durch CVA unter Verwendung von Trisilan wird vorzugsweise durch eine in situ-Dotierung unter Verwendung von Dotierungsvorläufern erreicht. Vorläufer für elektrische Dotierungsmittel umfassen Diboran, deuteriertes Diboran, Phosphin, Arsendampf und Arsin. Silylphosphine [(H3Si)3PRx] und Silylarsine [(H3Si)3-xAsRx], worin x = 0 – 2 und Rx = H und/oder D, sind bevorzugte Vorläufer für Phosphor- und Arsendotierungsmittel. SbH3 und Trimethylindium sind jeweils bevorzugte Quellen für Antimon und Indium. Solche Dotierungsvorläufer sind zur Herstellung von bevorzugten Filmen, vorzugsweise Bor-, Phosphor-, Antimon-, Indium- und Arsen-dotierten Silicium-, SiC-, SiGe- und SiGeC-Filmen und Legierungen nützlich, wie es unten beschrieben wird. Wie es hierin verwendet wird, steht „SiC", „SiGe" und „SiGeC" für Materialien, die die gezeigten Elemente in verschiedenen Anteilen enthalten. Zum Beispiel ist „SiGe" ein Material, das Silicium, Germanium und optional andere Elemente, z. B. Dotierungsmittel, enthält. „SiC", „SiGe" und „SiGeC" sind keine chemischen stoichiometrischen Formeln per se und sind somit nicht auf Materialien beschränkt, die bestimmte Verhältnisse der gezeigten Elemente enthalten.
  • Die Menge des Dotierungsmittelvorläufers in dem Fördergas kann eingestellt werden, um die gewünschte Menge an Dotierungsmittel in dem Si-haltigen Film zur Verfügung zu stellen. Typische Konzentrationen in dem Fördergas können in dem Bereich von 1 ppb bis 1 Gew.-% bezogen auf das Gesamtgewicht des Fördergases liegen, obwohl manchmal höhere oder niedrigere Mengen bevorzugt sind, um die gewünschte Eigenschaft in dem resultierenden Film zu erreichen. In der bevorzugten Epsilon®-Serie von Reaktoren für Einzelwafer können verdünnte Mischungen eines Dotierungsmittelvorläufers in einem Trägergas in den Reaktor über eine Massenflusssteuerung mit festgelegten Punkten im Bereich von 10 bis 200 Standard-Kubikzentimeter pro Minute (sccm) abhängig von der gewünschten Konzentration des Dotierungsmittels und der Gaskonzentration des Dotierungsmittels gefördert werden. Die verdünnte Mischung wird vorzugsweise weiter durch das Mischen mit Trisilan und jedem geeigneten Trägergas verdünnt. Da die typischen Gesamtflussgeschwindigkeiten zur Abscheidung in den Reaktoren der bevorzugten Epsilon®-Serie oft im Bereich von 20 Standardlitern pro Minute (slm) bis 180 slm liegen, ist die Konzentration des Dotierungsmittelvorläufers, der in solch einem Verfahren verwendet wird, relativ zu dem Gesamtfluss gering.
  • Die Abscheidung der Si-haltigen Filme, die hierin beschrieben werden, wird vorzugsweise mit einer Geschwindigkeit von 5 Å pro Minute oder höher, vorzugsweise 10 Å pro Minute oder höher, am meisten bevorzugt 20 Å pro Minute oder höher durchgeführt. Eine bevorzugte Ausführungsform stellt ein Hochgeschwindigkeitsabscheideverfahren zur Verfügung, in dem Trisilan zu der Oberfläche des gemischten Substrats mit einer Fördergeschwindigkeit von wenigstens 0,001 Milligramm pro Minute pro Quadratzentimeter der Substratoberfläche, mehr bevorzugt wenigstens 0,003 Milligramm pro Minute pro Quadratzentimeter der Substratoberfläche gefördert wird. Unter CVA-Bedingungen und vorzugsweise bei einer Abscheidungstemperatur in dem Bereich von 450°C bis 700°C resultiert die Durchführung dieser Ausführungsform in einer relativ schnellen Abscheidung des Si-haltigen Materials (im Vergleich zu anderen Siliciumquellen), vorzugsweise mit einer Geschwindigkeit von 10 Å pro Minute oder mehr, mehr bevorzugt 25 Å pro Minute oder mehr, am meisten bevorzugt 50 Å pro Minute oder mehr. Vorzugsweise wird auch eine Germaniumquelle zusammen mit dem Trisilan zu der Oberfläche gefördert, um dadurch ein SiGe-haltiges Material als das Si-haltige Material abzuscheiden.
  • In einer bevorzugten Ausführungsform wird ein Si-haltiger Film mit gemischter Morphologie auf dem gemischten Substrat abgeschieden. Ein Film mit „gemischter Morphologie", wie er hierin verwendet wird, ist ein Film, der zwei oder mehrere verschiedene Morphologien in verschiedenen Lateralregionen des Substrats enthält. 2A zeigt solch einen Siliciumfilm mit gemischter Morphologie 210. Der Film 210 enthält eine nicht-epitaktische Region 240, die über der amorphen Oxidoberfläche 230 abgeschieden ist, sowie eine epitaktische Region 260, die über der Einkristalloberfläche 220 abgeschieden ist. In der dargestellten Ausführungsform umfasst der Film 210 auch eine Grenzregion 250, die über der Grenze 270 zwischen der Oxidoberfläche 230 und der Einkristalloberfläche 220 abgeschieden ist.
  • Die Morphologien des Films mit gemischter Morphologie hängen von der Abscheidungstemperatur, dem Druck, dem Partialdruck(en) des (der) Recktanten und den Fliesgeschwindigkeiten des (der) Recktanten sowie den Oberflächen morphologien des darunter liegenden Substrats ab. Bei Verwendung von Trisilan tendieren siliciumhaltige Materialien, die in der Lage sind, Einkristallfilme zu bilden, dazu, sich über korrekt hergestellten Einkristalloberflächen zu bilden, wohingegen Nicht-Einkristallfilme dazu tendieren, sich über Nicht-Einkristalloberflächen zu bilden. Die epitaktische Filmbildung ist für siliciumhaltige Materialien bevorzugt, die in der Lage sind, pseudomorphe Strukturen zu bilden, wenn die darunter liegende Einkristalloberfläche richtig behandelt wurde, z. B. durch ein ex situ Nassätzen von Oxidschichten gefolgt durch ein in situ Reinigen und/oder Wasserstoffbackschritte, und wenn die Wachstumsbedingungen solch ein Filmwachstum unterstützen. Solche Behandlungsverfahren sind den Fachleuten auf dem Gebiet bekannt, siehe Peter Van Zant, „Microchip Fabrication", 4. Ausgabe, McGraw Hill, New York, (2000), S. 385. Die Bildung eines polykristallinen und amorphen Films ist über amorphen und polykristallinen Oberflächen und über Einkristalloberflächen bevorzugt, die nicht behandelt wurden, um epitaktisches Filmwachstum zu ermöglichen. Die Bildung eines amorphen Films ist bei niedrigen Temperaturen über amorphen und polykristallinen Substratoberflächen bevorzugt, wohingegen polykristalline Filme dazu tendieren, sich bei relativ hohen Abscheidetemperaturen über amorphen und polykristallinen Oberflächen zu bilden.
  • In der dargestellten Ausführungsform, die in 2A gezeigt wird, wurde die Einkristalloberfläche 220 zuvor (nicht in 2A gezeigt) zur epitaktischen Abscheidung durch Ätzen mit HF-Säure zur Entfernung des natürlichen Oxids, Spülen mit ultrareinem Wasser und Trocknen unter ultrareinem Inertgas gefolgt durch das Backen unter einem Fluss ultrareinem Wasserstoffgas vorbereitet. Nachdem die Einkristalloberfläche 220 zu einer aktiven Fläche gemacht wurde, die zur epitaktischen Abscheidung geeignet ist, wird der Siliciumfilm mit gemischter Morphologie 210 dann bei einer Temperatur von ungefähr 575°C durch das Fördern von Trisilan auf die Einkristalloberfläche 220 und auf die amorphe Oberfläche 230 abgeschieden. Bei dieser Abscheidungstemperatur wird eine epitaktische Region 260 über der Einkristalloberfläche 220 und eine amorphe Siliciumregion 240 über der amorphen Fläche 230 abgeschieden. Obwohl die Oberflächen 220 und 230 schematisch als coplanar gezeigt werden, sind die offenbarten Abscheidungsverfahren auch auf gemischte Substrate anwendbar, bei denen verschiedene Oberflächen nicht coplanar sind.
  • Trisilan wird vorzugsweise auf die Oberfläche des gemischten Substrats für einen Zeitraum und mit einer Fördergeschwindigkeit abgegeben, die wirksam ist, um einen Si-haltigen Film mit der gewünschten Dicke zu bilden. Die Filmdicke über einer bestimmten Oberfläche kann abhängig von der Anwendung im Bereich von 10 Å bis 10 Mikron oder sogar mehr liegen. Vorzugsweise liegt die Dicke des Si-haltigen Films über einer bestimmten Oberfläche in dem Bereich von 50 Å bis 5.000 Å, mehr bevorzugt 250 Å bis 2.500 Å.
  • Für ein gemischtes Substrat, das eine erste Oberfläche mit einer ersten Oberflächenmorphologie und eine zweite Oberfläche mit einer zweiten Oberflächenmorphologie enthält, hat der Si-haltige Film, der auf diesem gemischten Substrat abgeschieden ist, vorzugsweise eine Dicke T1 über der ersten Oberfläche und eine Dicke T2 über der zweiten Oberfläche, so dass T1:T2 in dem Bereich von 10:1 bis 1:10, mehr bevorzugt 5:1 bis 1:5, sogar noch mehr bevorzugt 2:1 bis 1:2 und am meisten bevorzugt 1,3:1 bis 1:1,3 liegt. Überraschenderweise tendiert die Abscheidung von Trisilan unter den CVA-Bedingungen, die hierin beschrieben werden, dazu, einen Si-haltigen Film mit einer Dicke herzustellen, die ungefähr proportional zur Abscheidezeit und relativ unabhängig von der darunter liegenden Oberflächenmorphologie ist. Insbesondere ermöglicht Trisilan im Vergleich zu konventionellen Siliciumvorläufern eine schnelle Keimbildung und die Bildung eines glatten Films über dielektrischen Oberflächen. Vergleiche die 6 und 7 mit den 8 und 9, die unten diskutiert werden. Somit tendiert die Keimbildungszeit unter bevorzugten Abscheidebedingungen dazu, auf einer großen Vielzahl von Oberflächen sehr kurz zu sein und T1:T2 ist vorzugsweise ungefähr 1:1.
  • In einer bevorzugten Ausführungsform ist der Si-haltige Film eine Pufferschicht mit einer Dicke von 1.000 Å oder weniger, vorzugsweise einer Dicke in dem Bereich von 10 Å bis 500 Å, mehr bevorzugt in dem Bereich von 50 Å bis 300 Å. In diesem Zusammenhang ist eine „Pufferschicht" ein Si-haltiger Film, der auf einem Substrat für die Zwecke der Erleichterung der Abscheidung einer weiteren Schicht oder zum Schutz einer darunter liegenden Schicht abgeschieden wird. Wenn die Pufferschicht für den Zweck der Erleichterung der Keimbildung verwendet wird, dann kann sie auch als eine Keimbildungsschicht bezeichnet werden. Die oben beschriebenen Bereiche der Dicke beziehen sich auf eine Abscheidung über dem ganzen gemischten Substrat, z. B. über sowohl den kristallinen wie auch amorphen Oberflächen.
  • Zum Beispiel ist der Si-haltige Film 210 in 2B eine Pufferschicht, weil sie die anschließende Abscheidung eines darüber liegenden Films 280 erleichtert. In der dargestellten Ausführungsform ist der Film 280 ein Silicium-Germanium-haltiges („SiGe-haltiges") Material wie SiGe oder SiGeC. Vorzugsweise ist der darüber liegende Film 280 ein Film mit gemischter Morphologie mit einer epitaktischen Morphologie über der epitaktischen Region 260 und einer Nicht-Einkristallmorphologie über der Nicht-Einkristallregion 240.
  • Für den Zweck der Beschreibung der Pufferschicht 210 in 2B wird angenommen, dass die Abscheidung des darüber liegenden Films 280 auf dem gemischten Substrat (mit einer Siliciumoberfläche als Einkristall 220 und einer amorphen Oxidoberfläche 230, wie es in 2A gezeigt wird) problematisch ist, weil die Keimbildung auf der Oxidoberfläche 230 unter Bedingungen schwierig ist, die Einkristallwachstum mit geringer Fehlerrate über der Einkristalloberfläche 220 bei Temperaturen von 650°C oder darunter (siehe z. B. 1B und die oben geführte Diskussion) favorisieren. Solche Schwierigkeiten kann man zum Beispiel feststellen, wenn man versucht, einen SiGe-Film unter Verwendung einer Mischung aus einer konventionellen Siliciumquelle wie ein Silan und einer Germaniumquelle wie German abzuscheiden. Die Pufferschicht 210 verbessert die Abscheidung des darüber liegenden Films 280 (im Vergleich zur direkten Abscheidung auf der Einkristalloberfläche 220 und der Oxidoberfläche 230), obwohl die Region 240 polykristallin ist und die Region 260 ein Einkristall ist, da in diesem Stadium kein Oxid exponiert ist. In der dargestellten Ausführungsform ist die Pufferschicht 210 ein arsendotierter Siliciumfilm, der unter Verwendung von Trisilan und Trisilylarsin (ungefähr 50 ppm bezogen auf die Gesamtheit) bei einer Abscheidungstemperatur von 600°C abgeschieden wird. Die Region 260 ist vorzugsweise epitaktisch und die Region 240 ist vorzugsweise amorph oder polykristallin, um die SiGe-Abscheidung, wie es unten diskutiert wird, zu erleichtern.
  • Zusätzlich zum Erreichen einer Abscheidung über beiden Arten von Oberflächen per se ist es üblicherweise auch für den abgeschiedenen Film wünschenswert, dass er eine einheitliche Elementarzusammensetzung über beide Oberflächen aufweist. Zum Beispiel sind die relativen Mengen an Silicium und Germanium in dem darüber liegenden Film 280 vorzugsweise relativ konstant über den Film über beide der Regionen 240 und 260 verteilt. Jedoch tendiert die Zusammensetzung des abgeschiedenen Films zusätzlich zu dem Problem unterschiedlicher Abscheidegeschwindigkeiten über den zwei darunter liegenden Oberflächen auch dazu, zu variieren, wenn konventionelle Silicium- und Germaniumquellen verwendet werden. Zum Beispiel variieren, wenn Silan und German verwendet werden, um einen SiGe-Film direkt auf einem gemischten Substrat abzuscheiden, sowohl die Dicke wie auch die Zusammensetzung des resultierenden Films deutlich über den darunter liegenden gemischten Oberflächen.
  • Die Verwendung einer Pufferschicht ist besonders in Situationen wie denen hilfreich, bei denen der abgeschiedene Film zwei oder mehr Elemente enthält, weil die Abscheidung auf einer Pufferschicht vorzugsweise einen Film produziert, der einheitlicher in sowohl der Dicke wie auch der Zusammensetzung ist. Sogar bei der Verwendung konventioneller Quellen von Silicium und Germanium zur Abscheidung über der Pufferschicht 210 in 2B produzieren diese vorzugsweise einen SiGe-Film 280 mit einer einheitlicheren Zusammensetzung über sowohl den darunter liegenden Einkristall- wie auch amorphen Substratoberflächen 220 und 230, als man es bei Abwesenheit der Pufferschicht erreichen würde.
  • In einer bevorzugten Ausführungsform wird Trisilan in einem Verfahren zur Herstellung einer Basisstruktur für einen bipolaren Transistor verwendet. Das Verfahren zur Herstellung der Basisstruktur umfasst die Bereitstellung einer Substratoberflache, die eine aktive Fläche und einen Isolator enthält, und das Fördern von Trisilan zu der Substratoberfläche unter Bedingungen, die wirksam sind, einen siliciumhaltigen Film auf dem Substrat über sowohl der aktiven Fläche wie auch dem Isolator abzuscheiden.
  • In einer bevorzugten Ausführungsform wird der Si-haltige Film auf dem gemischten Substrat in der Form eines SiGe-haltigen Films, vorzugsweise eines SiGe- oder eines SiGeC-Films abgeschieden, der 0,1 Atom-% bis 80 Atom-%, vorzugsweise 1% Atom-% bis 60% Atom-% Germanium enthält. Der SiGe-haltige Film wird vorzugsweise durch das gleichzeitige Einführen einer Germaniumquelle und Trisilan in die Kammer, mehr bevorzugt durch Verwendung einer Mischung aus Trisilan und einer Germaniumquelle abgeschieden. Der SiGe-haltige Film kann auf einer Pufferschicht, wie es oben beschrieben wird, abgeschieden werden, vorzugsweise auf einer Silicium- oder dotierten Siliciumpufferschicht, oder direkt auf dem gemischten Substrat abgeschieden werden. Mehr bevorzugt ist die Germaniumquelle German oder Digerman. Die relativen Proportionen der Elemente in dem Film, z. B. Silicium, Germanium, Kohlenstoff, Dotierungsmittel, etc. werden vorzugsweise durch das Variieren der Zusammensetzung des Fördergases, wie es oben diskutiert wird, gesteuert. Die Konzentration an Germanium kann über die Dicke des Films konstant sein oder es kann ein gestufter Film durch das Variieren der Konzentration der Germaniumquelle in dem Fördergas während der Abscheidung hergestellt werden.
  • Eine bevorzugte Gasmischung zur Abscheidung von SiGe enthält ein Wasserstoffträgergas, German oder Digerman als die Germaniumquelle sowie Trisilan. Das Gewichtsverhältnis von Trisilan zur Germaniumquelle in dem Fördergas liegt vorzugsweise in dem Bereich von 10:90 bis 99:1, mehr bevorzugt 20:80 bis 95:5. Um eine bevorzugte hohe Abscheidegeschwindigkeit zu erreichen, wie es oben beschrieben wird, wird die Germaniumquelle vorzugsweise auf das gemischte Substrat mit einer Fördergeschwindigkeit von wenigstens 0,001 Milligramm pro Minute pro Quadratzentimeter der Oberfläche des gemischten Substrats, mehr bevorzugt wenigstens 0,003 Milligramm pro Minute pro Quadratzentimeter der Oberfläche des gemischten Substrats gefördert. Die Fördergeschwindigkeit der Germaniumquelle wird vorzugsweise abgestimmt mit der Fördergeschwindigkeit des Trisilans eingestellt, um die gewünschte Abscheidegeschwindigkeit und Filmzusammensetzung zu erreichen. Vorzugsweise wird die Fördergeschwindigkeit der Germaniumquelle variiert, um eine abgestufte Konzentration an Germanium in einem SiGe- oder SiGeC-Film herzustellen.
  • Vorzugsweise ist die Oberflächenmorphologie und Zusammensetzung von wenigstens einer Oberfläche des darunter liegenden gemischten Substrats wirksam, um ein gespanntes heteroepitaktisches Wachstum von SiGe-Filmen darauf zu ermöglichen. Eine „heteroepitaktisch" abgeschiedene Schicht ist ein epitaktischer Film, der eine zu dem Einkristallsubstrat, auf dem er abgeschieden wird, verschiedene Zusammensetzungen aufweist. Eine abgeschiedene epitaktische Schicht ist „gespannt", wenn sie gezwungen wird, eine Gitterstruktur in wenigstens zwei Dimensionen aufzuweisen, die gleich zu der des darunter liegenden Einkristallsubstrats ist, sich aber in ihrer inhärenten Gitterkonstante unterscheidet. Eine Gitterspannung ist vorhanden, weil die Atome von den Positionen abweichen, die sie normalerweise in der Gitterstruktur des frei stehenden Massenmaterials einnehmen würden, wenn der Film in solch einer Weise abgeschieden wird, dass dessen Gitterstruktur mit dem darunter liegenden Einkristallsubstrat übereinstimmt.
  • Eine CVA unter Verwendung von Trisilan und einer Germaniumquelle ermöglicht die Bildung von Si-haltigen Filmen wie SiGe oder SiGeC über gemischten Substraten. 3 zeigt die Vorteile, die man erhält, wenn man Trisilan in dem Kontext einer bevorzugten Ausführungsform verwendet, aber die Fachleute auf dem Gebiet werden erkennen, dass Variationen des bevorzugten Verfahrens gemäß den Lehren hierin ähnliche Vorteile bieten werden. 3A zeigt eine bevorzugte Struktur 300 mit Feldisolationsregionen 310 über einem Halbleitersubstrat 320. In der dargestellten Ausführungsform enthält das Halbleitersubstrat 320 epitaktisches Silicium, das über einem Einkristallwafer gebildet wurde, und die Isolationsregionen 310 sind Siliciumdioxid. Vor der Abscheidung wird das Substrat 320 zur epitaktischen Abscheidung durch Verfahren, die den Fachleuten auf dem Gebiet bekannt sind, vorbereitet, um eine aktive Fläche 340 mit oxidfreier Kristalloberfläche (epitaktisches Silicium) und einer amorphen Oberfläche 330 freizulegen.
  • Ein Gas, das Wasserstoff (Trägergas) enthält, und eine Mischung aus Trisilan und German werden zu der Oxidoberfläche 330 und der aktiven Oberfläche 340 unter CVA-Bedingungen gefördert. In einer alternativen Ausführungsform (die nicht in 3 gezeigt wird) wird das Gas zu der Oberfläche einer Pufferschicht gefördert, die zuvor über der Oxidoberfläche 330 und der aktiven Oberfläche 340, wie es oben beschrieben wird, abgeschieden wurde. Das Gewichtsverhältnis von Trisilan zu German in dem Gas ist 15:1. Das Substrat 300 ist vorzugsweise in einer CVA-Kammer enthalten und das Trisilan wird vorzugsweise in die Kammer durch Einblasen des Trägergases durch ein temperaturgesteuertes Blasengerät, das flüssiges Trisilan enthält, eingeführt. Die Abscheidetemperatur beträgt 600°C und die Abscheidung wird für einen Zeitraum weitergeführt, der wirksam ist, einen Si-Ge-Film 350 mit gemischter Morphologie mit einer mittleren Dicke von 2.500 Å abzuscheiden. Eine Region 360 des SiGe-Films 350 über der amorphen Oberfläche 330 hat eine nicht-epitaktische (z. B. polykristalline oder amorphe) Morphologie, wohingegen eine Region 370 über der Einkristalloberfläche 340 eine epitaktische Morphologie aufweist.
  • Es kann eine zusätzliche Si-haltige Deckschicht auf der Si-haltigen Schicht abgeschieden werden. Vorzugsweise wird die Abscheidung der Deckschicht unter Verwendung von Trisilan in einer hierin für die Abscheidung von Si-haltigen Filmen beschriebenen Weise durchgeführt. Zum Beispiel wird in der Ausführungsform, die in 3C dargestellt wird, eine bordotierte Siliciumdeckschicht 380 auf dem Film 350 unter Verwendung einer Gasmischung, die Trisilan und Diboran enthält (100 ppm bezogen auf die Gesamtheit), bei einer Abscheidetemperatur von 600°C abgeschieden. In der dargestellten Ausführungsform ist die Verwendung von Trisilan zur Abscheidung der Deckschicht 380 vorteilhaft, weil der SiGe-Film 350 ein gemischtes Substrat ist, das einen SiGe-Film mit gemischter Morphologie enthält. Vorzugsweise ist die Morphologie der Deckschicht 380 einkristallin über der epitaktisch abgeschiedenen Region 370 und kein Einkristall über den Nicht-Einkristallregionen 360.
  • Die Zusammensetzung und Dicke des abgeschiedenen Si-haltigen Films ist vorzugsweise relativ einheitlich. Mehr bevorzugt variiert der Siliciumgehalt über das Volumen des Films um 20% oder weniger, mehr bevorzugt um 10% oder weniger, am meisten bevorzugt um 2% oder weniger bezogen auf die mittlere Zusammensetzung. Die Filmzusammensetzung wird vorzugsweise unter Verwendung einer Sekundärionenmassenspektroskopie (SIMS) bestimmt. Zum Beispiel hat in der dargestellten Ausführungsform der SiGe-Film 350 ein Siliciumgehalt von 88% in der nicht epitaktischen Region 360 über der amorphen Oberfläche 330 und einen Siliciumgehalt von 92% in der epitaktischen Region 370 über der Einkristalloberfläche 340. Somit variiert im Vergleich zu dem mittleren Siliciumge halt in dem SiGe-Film 350 von ungefähr 90% der Siliciumgehalt in der dargestellten Ausführungsform über das Volumen des Films um 2%. Vorzugsweise variiert die Dicke des abgeschiedenen Films über der Oberfläche des Films um 50% oder weniger, mehr bevorzugt um 25% oder weniger, am meisten bevorzugt um 10% oder weniger bezogen auf die mittlere Dicke. Die Dicke des Films wird vorzugsweise durch das Nehmen eines Querschnitts einer Probe des Films und das Messen der Dicke durch Elektronenmikroskopie bestimmt. Zum Beispiel hat in der dargestellten Ausführungsform der Film 350 eine Dicke von 2.400 Å in der Region 360 über der amorphen Oberfläche 330 und eine Dicke von 2.600 Å in der Region 370 über der Einkristalloberfläche 340. Somit variiert im Vergleich zu der mittleren Filmdicke für den Film 350 von 2.500 Å die Dicke der dargestellten Ausführungsform über die Oberfläche des Films um 4% (± 100 Å) bezogen auf die mittlere Dicke.
  • Es wird nun auf 4 Bezug genommen, um ein bevorzugtes Verfahren zur Herstellung einer Basisstruktur für einen bipolaren Heteroübergangstransistor aus SiGe („SiGeHBT"; HBT, „heterojunction bipolar transistor") zu beschreiben, aber die Fachleute auf dem Gebiet werden verstehen, dass das dargestellte Verfahren auch auf andere Prozesse anwendbar ist. Die Struktur 400 in 4 wird durch das Abscheiden einer Serie von Filmen auf einem n+- Siliciumsubstrat als Einkristall 402 mit amorphen Feldisolationsregionen 404 hergestellt. Die Feldisolationsregionen 404 sind vorzugsweise Siliciumdioxid, können aber auch andere dielektrische Materialien wie Siliciumnitrid sein. Vor der Abscheidung wird die Oberfläche 408 des Substrats 402 in einer Weise, die den Fachleuten auf dem Gebiet bekannt ist, behandelt, um sie für eine anschließende epitaktische Abscheidung geeignet zu gestalten. Da das Substrat 402 n-dotiert ist, vorzugsweise mit Arsen, ist die dargestellte Ausführungsform für npn-Transistoren geeignet. Jedoch werden die Fachleute auf dem Gebiet erkennen, dass die beschriebenen Verfahren gleichfalls für die Herstellung von pnp-Vorrichtungen geeignet sind.
  • Ein zuerst abgeschiedener Film 410 ist eine optionale Pufferschicht, die vorzugsweise über der Einkristalloberfläche 408 und den Feldisolationsregionen 404 unter Verwendung von Trisilan bei einer Abscheidetemperatur in dem Bereich von 580°C bis 700°C in einer bevorzugten Dicke von 500 Å oder weniger abgeschie den wird. Die Pufferschicht ist optional unter Verwendung eines Dotierungsmittelvorläufers, vorzugsweise in situ, n-dotiert. In der dargestellten Ausführungsform ist die Pufferschicht 410 ein mit Arsen dotierter Film von 50 Å mit gemischter Morphologie mit einer epitaktischen Region 412 über der Einkristalloberfläche 408 und den polykristallinen Regionen 414 über den Feldisolationsregionen 404. Er wird durch CVA unter Verwendung von Trisilan und einer kleinen Menge an Trisilylarsin als ein Dotierungsmittelvorläufer bei einer Abscheidetemperatur von 600°C abgeschieden. Die Pufferschicht 410 wird verwendet, um die anschließende Abscheidung während der Herstellung zu erleichtern und die epitaktische Region 412 fungiert als Teil des Aufnehmers in der resultierenden Vorrichtung.
  • Ein zweiter Film 416 ist eine p+ SiGe-Schicht, die auf der Pufferschicht 410 unter Verwendung einer Mischung aus Trisilan und einer Germaniumquelle mit einer kleinen Menge eines p-Dotierungsmittelvorläufers vorzugsweise durch CVA bei einer Temperatur in dem Bereich von 580°C bis 700°C abgeschieden wird. Der SiGe-Film 416 hat eine epitaktische Region 420 über der Einkristalloberfläche 408 und polykristalline oder amorphe Regionen 418 über den Feldisolationsregionen 404, die jeweils der direkt darunter liegenden epitaktischen Region 412 und den nicht-epitaktischen Regionen 414 der Siliciumpufferschicht 410 entsprechen. Die Pufferschicht 410 (wenn sie verwendet wird) hat mehr bevorzugt eine Dicke von 100 Å oder weniger und erleichtert die gleichzeitige Abscheidung der epitaktischen Region 420 und der polykristallinen oder amorphen Regionen 418 ohne einen getrennten Maskierungsschritt. Vorzugsweise enthält die SiGe-Schicht 416 1 × 1016 bis 5 × 1022 Atome/cm3 eines p-Dotierungsmittels. Bor ist ein bevorzugtes p-Dotierungsmittel und Diboran ist ein bevorzugter Dotierungsmittelvorläufer.
  • Die epitaktische Region 420 der SiGe-Schicht 416 ist eine heteroepitaktische Schicht und dem entsprechend druckgespannt, d. h. sie hat eine Gittermassenkonstante, die nicht exakt zu der der darunter liegenden epitaktischen Region aus Silicium 412 passt. Um eine bessere Leistungsfähigkeit der Vorrichtung zur Verfügung zu stellen, ist es üblicherweise vorteilhaft, einen relativ hohen Germaniumgehalt in der SiGe-Schicht zu haben. Jedoch erhöhen größere Mengen an Germanium den Grad der Spannung. Wenn sich die Dicke der SiGe-Schicht über eine bestimmte Dicke erhöht, die die kritische Dicke genannt wird, dann wird die Bildung von Fehlverschiebungen an der Film/Substratgrenzfläche energetisch vorteilhaft. Solche Versetzungen führen zu einer verringerten Trägermobilität, Stromverlust, verringerter Leistung der Vorrichtung und sogar einem Versagen der Vorrichtung.
  • Zum Beispiel hat SiGe, das 10% Germanium enthält, eine kritische Dicke von 300 Å für einen gespannten (stabilen)-Film im Gleichgewicht und 2.000 Å für einen metastabilen gespannten Film bei Si <100>. Wenn die SiGe-Schicht dünner als 500 Å ist, dann können höhere Konzentrationen an Germanium verwendet werden, weil sie ohne das Bewirken von Fehlversetzen eingebaut werden können. Für einen Germaniumgehalt von 50% ist die kritische Dicke ungefähr 100 Å für einen metastabilen druckgespannten Film auf Si <100>. Wenn die SiGe-Schicht dicker als 1.000 Å ist, dann sind üblicherweise niedrigere Konzentrationen an Germanium bevorzugt, um das Risiko einer Fehlfunktion der Vorrichtung bedingt durch die Bildung von Fehlversetzungen zu verringern. Die SiGe-Schicht 416 enthält vorzugsweise Germanium in einer Menge in dem Bereich von 5 Atom-% bis 50 Atom-%, mehr bevorzugt 10 Atom-% bis 30 Atom-% und die Dicke liegt vorzugsweise in dem Bereich von 100 Å bis 1.500 Å. Die Konzentration an Germanium und die Dicke werden vorzugsweise gemeinsam eingestellt, um ein gespannte Struktur herzustellen, während man Fehlversetzungen in den so abgeschiedenen Strukturen vermeidet.
  • In der dargestellten Ausführungsform ist die epitaktische Region 420 der SiGe-Schicht 416 druckgespannt. Die epitaktische Region 420 der SiGe-Schicht 416 enthält 10 Atom-% Germanium und 1 × 1019 Atome/cm3 Bor und wird unter Verwendung von Trisilan und German (ungefähr 15:1 nach Volumen) mit einer kleinen Menge an Diboran als Dotierungsmittelvorläufer abgeschieden. Die resultierende mit Bor dotierte SiGe-Schicht 416 ist ein Film mit gemischter Morphologie mit einer Dicke von 1.000 Å. Die epitaktische Region 420 der SiGe-Schicht 416 fungiert als eine Basis in der resultierenden Vorrichtung.
  • Ein dritter Film 422 ist eine Deckschicht aus dotiertem Silicium, die auf dem Film 416 durch CVA unter Verwendung von Trisilan und optional einer kleinen Menge eines p-Dotierungsmittelvorläufers bei einer Abscheidungstemperatur im Bereich von 580°C bis 650°C abgeschieden wird. Die resultierende p-dotierte Deckschicht 422 hat vorzugsweise eine Dicke in dem Bereich von 300 Å bis 1.000 Å. Der Film 422 ist auch ein Film mit gemischter Morphologie mit einer epitaktischen Region 424 über der Einkristalloberfläche 408 und den polykristallinen Regionen 426 über den Feldisolationsregionen 404. In der dargestellten Ausführungsform ist der Film 422 mit Bor unter Verwendung von Diboran als ein in situ-Dotierungsmittelvorläufer dotiert, um einen Dotierungsgrad in dem Bereich von 1 × 1017 bis 1–1020 Atome/ccm3 zu erreichen. Er wird bei einer Abscheidetemperatur von ungefähr 600°C abgeschieden und hat eine Dicke von ungefähr 500 Å.
  • Die Deckschicht 422 hilft dabei, die metastabile Spannung der SiGe-Schicht während der anschließenden Verfahrensschritte aufrecht zu halten und erleichtert die Bildung des Emitterbasisübergangs in der gewünschten Tiefe innerhalb der Struktur. Wenn Trisilan als die Siliciumquelle verwendet wird, dann wird vorzugsweise eine größere Einheitlichkeit der Zusammensetzung über der Oberfläche des Substrats erreicht. Somit ist die Menge des p-Dotierungsmittels in den polykristallinen Regionen 418 und 426 vorzugsweise ungefähr die gleiche wie die Menge des p-Dotierungsmittels in der epitaktischen Basisregion 420. Zusätzliche Schichten, z. B. ein Emitter, können auf der Struktur, die in 4 gezeigt wird, abgeschieden werden, um die fertige Vorrichtung herzustellen, und zwar in einer Weise, die den Fachleuten auf dem Gebiet bekannt ist. Die anschließende elektrische Verbindung (nicht gezeigt) zu der epitaktischen Basisregion 420 wird vorzugsweise über Kontakte hergestellt, die sich durch die darüber liegenden isolierenden Schichten zu einer oder mehreren der dotierten polykristallinen Regionen 418 und 426 erstrecken.
  • Es ist aus dem zuvor Genannten offensichtlich, dass die Anzahl der Schritte in einem Herstellungsverfahren für Halbleiter vorteilhaft durch das Ersetzen einer konventionellen Siliciumquelle durch Trisilan verringert werden kann. Zum Beispiel kann der Schritt der Abscheidung einer Pufferschicht 414 ausgelassen werden, wenn Trisilan anstatt einer Siliciumquelle wie Silan, Disilan, Dichlorsilan, Trichlorsilan oder Tetrachlorsilan verwendet wird, um SiGe direkt auf beiden Oberflächen abzuscheiden. Zudem erleichtert Trisilan mit oder ohne der Pufferschicht 414 der bevorzugten Ausführungsformen die Abscheidung über heteroge nen Oberflächen in einem Schritt; im Gegensatz dazu beinhaltet die Verwendung einer konventionellen Siliciumquelle in einem Verfahren (siehe 5 unten und die beiliegende Beschreibung) typischerweise getrennte Schritte der Abscheidung eines Si-haltigen Films über den Feldisolationsregionen und den Fenstern aus aktiven Flächen, das Maskieren, Ätzen und dann das spätere Abscheiden der epitaktischen Basisschicht. Die getrennten Schritte zur Abscheidung eines Si-haltigen Films über Feldisolationsregionen können durch das Ersetzen der konventionellen Siliciumquelle durch Trisilan und Abscheiden des siliciumhaltigen Films 416 auf der Einkristalloberfläche 408 und dem nicht-epitaktischen Material 404 in dem gleichen Schritt eliminiert werden.
  • In einer bevorzugten Ausführungsform ist das Verfahren zur Herstellung einer Halbleitervorrichtung durch das Eliminieren eines Maskierungsschrittes modifiziert. Maskierungsschritte werden konventionell eingesetzt, um eine Abscheidung über heterogenen Oberflächen zu erreichen. Zum Beispiel wird in dem Verfahrensfluss, der in 5 dargestellt wird, ein polykristalliner Film 510 in 5A über einem gemischten Substrat, das eine Einkristalloberfläche 520 und eine nicht-epitaktische Oberfläche 530 enthält, unter Verwendung einer ersten Siliciumquelle wie Silan, Disilan, Dichlorsilan, Trichlorsilan oder Siliciumtetrachlorid abgeschieden. Bedingt durch die im Allgemeinen schwache Keimbildung über den Oxidoberflächen resultiert eine längere Abscheidung letztendlich in einer kontinuierlichen und akzeptablen einheitlichen Dicke, wobei der längere Prozess in einer übermäßigen Abscheidung über dem Fenster der aktiven Fläche 520 resultiert. Dem entsprechend muss die Region 550 maskiert, geätzt und durch eine getrennte Abscheidung ersetzt werden. Die Abscheidetemperatur wird so gewählt, um einen Film mit einer gewünschten nicht-epitaktischen (z. B. polykristallinen) Morphologie in den Regionen 540 über den nicht epitaxialen Oberflächen 530 zu haben. Diese Abscheidebedingungen tendieren auch dazu, eine polykristalline Morphologie in der Region 550 über der Einkristalloberfläche 520 zu produzieren, da der Arbeitsablauf nach einem Ätzen in dieser Region ruft.
  • Es werden eine Serie von Maskierungs- und Ätzschritte verwendet, um die unerwünschte polykristalline Morphologie in der Region 550 mit der gewünschten epitaktischen Morphologie zu ersetzen. Durch Verwendung bekannter Photolithogra phietechniken wird eine Photolackmaske 560 gebildet und gemustert, wie es in 5B gezeigt wird. Die exponierte Si-haltige Schicht in der Region 550 wird dann, wie es in 5C gezeigt wird, unter Verwendung bekannter Ätztechniken weggeätzt, was ein Fenster öffnet, um die darunter liegende Einkristalloberfläche 520 freizulegen. Während des Ätzens schützt die Photolackmaske 560 die darunter liegenden Polysiliciumregionen 540, die später dazu dienen, mit der Basisregion Kontakt herzustellen, die in dem Fenster 520 gebildet wird. Die Photolackmaske 560 wird dann entfernt und ein Abscheideverfahren unter Verwendung einer zweiten (möglicherweise der gleichen) Siliciumquelle scheidet einen akzeptablen epitaktischen Film 570 auf die Einkristalloberfläche 520 ab, wie es in 5D gezeigt wird. Solche konventionellen Abscheideverfahren sind auf dem Gebiet bekannt, wie es oben in Bezug auf 1B diskutiert wird.
  • Die Verfahren der bevorzugten Ausführungsformen involvieren die Verwendung von Trisilan zur Abscheidung eines Si-haltigen Films über beiden Oberflächen eines gemischten Substrats in einem einzelnen Schritt, wodurch das Maskieren, Ätzen und die getrennten Abscheideschritte von 5 vermieden werden und der Arbeitsablauf mehr wie in 4 ist. Die in 3B gezeigte Struktur ist für die bevorzugten Ausführungsformen erläuternd und kann in einem einzelnen Schritt durch das Modifizieren des Arbeitsablaufs, der in 5 dargestellt wird, hergestellt werden. Diese Modifikation wird vorzugsweise durch das Ersetzen einer Siliciumquelle wie Silan mit Trisilan und das Abscheiden des Si-haltigen Films über beiden Oberflächen in einem einzigen Schritt, wie es in 3 dargestellt wird, durchgeführt.
  • BEISPIEL 1
  • Es wurde ein Substrat zur Verfügung gestellt, das aus einer SiO2 („Oxid")-Beschichtung mit 1.500 Å, die auf einem Si(100)-Wafer abgeschieden ist, besteht. Das Substrat wurde gemustert, um ungefähr 20% der Oxidbeschichtung zu entfernen, um den darunter liegenden Si(100)-Wafer freizulegen, wodurch ein gemischtes Substrat mit einer Einkristalloberfläche und einer amorphen Oxidoberfläche hergestellt wurde. Das gemischte Substrat wurde dann in einer Lösung aus verdünnter Fluorwasserstoffsäure geätzt, gespült und getrocknet. Das gemischte Substrat wurde dann in ein Reaktorsystem Epsilon E2500® geladen und einem Backen mit Wasserstoff bei 900°C bei Atmosphärendruck unter einem Fluss von 80 slm von ultrareinem Wasserstoff für 2 Minuten ausgesetzt. Dem gemischten Substrat wurde dann ermöglicht, ein Wärmegleichgewicht bei 600°C bei 40 Torr Druck bei einem Fluss von 20 slm ultrareinem Wasserstoffgas zu erreichen. Die Schritte des Ätzens, Trocknens, Spülens und Backens machten die Einzelkristalloberflache für epitaktisches Filmwachstum aktiv.
  • Reines Wasserstoffgas wurde dann durch flüssiges Trisilan (das bei Raumtemperatur unter Verwendung eines Wasserbades um die Blasenvorrichtung, die das Trisilan enthält, gehalten wird) durchgeführt, um Trisilandampf auf das erhitzte Substrat zu fördern. Die Wasserstoff/Trisilan-Mischung zusammen mit einem Fluss von 90 sccm (eingespritzt) Trisilylarsin (100 ppm, 90 sccm gemischt mit 2 slm ultrareinem Wasserstoff) und 20 slm ultrareinem Wasserstoff wurde dann in den Reaktor mit einer Fliesgeschwindigkeit von 90 sccm für 15 Sekunden eingeführt. Es wurde ein kontinuierlicher mit Arsen dotierter amorpher Siliciumfilm mit einer Dicke von ungefähr 50 Å auf dem exponierten Oxid abgeschieden. Es wurde gleichzeitig ein mit Arsen dotierter epitaktischer Siliciumfilm mit hoher Kristallqualität mit einer Dicke von ungefähr 45 Å auf den freigesetzten aktiven Si <100> Flächen abgeschieden. Der Fluss des Trisilylarsins wurde dann beendet. Diese Abscheidung diente als eine Pufferschicht.
  • Ein mit Bor dotierter Film mit abgestufter Germaniumkonzentration wurde dann in mehreren aufeinander folgenden, ununterbrochenen Schritten unter Verwendung einer Trisilan/Wasserstofffliesgeschwindigkeit von 25 sccm abgeschieden. Als erstes wurde German (1,5% in ultrareinem H2) in den Reaktor unter Verwendung eines Flusses in Stufen von 0 sscm bis 30 sscm über 45 Sekunden eingeführt. Als zweites wurde der Fluss an German bei 30 sccm für 30 Sekunden konstant gehalten. Als drittes wurde der Fluss auf 20 sscm für 30 Sekunden geändert. Viertens wurde der Fluss auf 15 sccm für 10 Sekunden geändert, während auch ein Fluss von 90 sccm (eingespritzt) Diboran (100 ppm, 90 sccm, gemischt mit 2 slm ultrareinem Wasserstoff) in den Reaktor eingeführt wurde. Fünftens wurde der Fluss an Diboran konstant gehalten und der Fluss an German wurde auf 10 sccm für 30 Sekunden reduziert. Es wurde ein kontinuierlicher, glatter, stark einheitlicher, a morpher Silicium-Germanium-Film, der teilweise mit Bor dotiert ist, mit einer Gesamtdicke von 1.000 Å auf der amorphen Siliciumschicht abgeschieden, die in dem ersten Schritt abgeschieden wurde. Es wurde ein heteroepitaktischer SiGe-Film mit hoher Kristallqualität mit einer Gesamtdicke von 1.100 Å, der teilweise mit Bor dotiert ist, auf dem epitaktischen Siliciumfilm, der in dem ersten Schritt abgeschieden wurde, abgeschieden.
  • Es wurde dann eine mit Bor dotierte Deckschicht aus Silicium durch das Aufrechthalten des Diboranflusses, das Beenden des Germanfluss und das Erhöhen der Geschwindigkeit des Trisilan/Wasserstoffflusses auf 90 sccm für 150 Sekunden abgeschieden. Es wurde ein kontinuierlicher, glatter, mit Bor dotierter, amorpher Siliciumfilm mit einer Dicke von 490 Å auf der amorphen SiGe-Schicht abgeschieden, die während der zweiten Abscheidesequenz abgeschieden wurde. Es wurde ein heteroepitaktischer mit Bor dotierter Siliciumfilm mit hoher Kristallqualität mit einer Dicke von 475 Å auf der heteroepitaktischen SiGe-Schicht abgeschieden, die während der zweiten Abscheidesequenz abgeschieden wurde. Alle der physikalischen Eigenschaften des Films waren für alle Schichten sehr einheitlich in Bezug auf die Dicke und die Einheitlichkeit der Elementkonzentration über die gesamte Oberfläche hinweg.
  • Dieses Beispiel zeigt die Verwendung von Trisilan in einem isothermen, isobaren Abscheidungsprozess zur Abscheidung eines Si(As)/SiGe(B)-Filmstapels auf einem gemusterten dielektrischen Substrat, der ähnlich zu der Struktur ist, die in 4 gezeigt wird. Es wird betont, dass es nicht erforderlich war, die Siliciumpufferschicht zu maskieren/zu mustern, um einen Filmstapel mit hoher Qualität über beide Arten von Oberflächen abzuscheiden. Dies stellt eine wesentliche Einsparung an Herstellungskosten für die Abscheidung dieser Struktur bedingt durch das Eliminieren der Prozessschritte zur Verfügung, die verwendet werden, um die Pufferschicht abzuscheiden und zu mustern, sowie eine Erhöhung im Durchsatz des gesamten Arbeitsflusses zur Herstellung der Vorrichtung dar.
  • BEISPIEL 2 (ZUM VERGLEICH)
  • Ein Si-haltiger Film wurde auf einem SiO2-Substrat (ohne eine Keimbildungsschicht) bei einer Temperatur von 600°C unter Verwendung von Silan und German als Vorläufer abgeschieden. Die Rauheit der Oberfläche des resultierenden SiGe-Films (durch Rasterkraftmikroskopie gemessen) war 226 Å für eine Abtastfläche von 10 Mikron × 10 Mikron. Eine Scanning-Elektronenmikroskopie (SEM) des SiGe-Films zeigte pyramidale, facettierte Körner, die eine inselartige Abscheidung andeuten, wie es in den SEM-Mikrographien gezeigt wird, die in den 6 und 7 gezeigt werden. Diese inselartige Abscheidung zeigt, dass die Abscheidung durch einen Prozess voranschritt, bei dem isolierte Keime, die sich zuerst auf der Oberfläche bildeten, dann zusammenwuchsen, um die gezeigten Inseln zu bilden. Dies zeigt die Empfindlichkeit der Abscheidung gegenüber der Oberflächenmorphologie, wenn Silan verwendet wird, d. h. eine schlechte Keimbildung von abgeschiedenen Silanschichten auf Oxid und eine entsprechende Rauheit.
  • BEISPIELE 3 (NICHT TEIL DER ERFINDUNG
  • Ein Si-haltiger Film wurde bei 600°C, so wie es in Beispiel 2 beschrieben wird, abgeschieden, es wurden aber Trisilan und German anstelle von Silan und German als Vorläufer verwendet. Die Rauheit der Oberfläche des resultierenden Si-Ge-Films (durch Rasterkraftmikroskopie gemessen) war 18,4 Å für eine Abtastfläche von 10 Mikron × 10 Mikron. Eine SEM des SiGe-Films zeigte eine viel einheitlichere Oberfläche, wie es in den SEM-Mikrographien gezeigt wird, die in den 8 und 9 dargestellt werden (jeweils gleiche Vergrößerungen und Kippwinkel wie bei den 6 und 7). Der relative Mangel an inselartiger Abscheidung im Vergleich zu Silan zeigt, dass die Abscheidung gleichmäßig über die Oberfläche hinweg zustande kam und nicht durch den Keimbildungs- und Wachstumsmechanismus voranschritt, der oben in Beispiel 2 beschrieben wurde. Dies zeigt die relative Unempfindlichkeit der Abscheidung gegenüber der Oberflächenmorphologie, wenn Trisilan verwendet wird, d. h. eine exzellente Keimbildung der mit Trisilan abgeschiedenen Schichten und eine entsprechende Glätte.
  • BEISPIELE 4–21 (NICHT TEIL DER ERFINDUNG)
  • Es wurde eine Serie von Si-haltigen Filmen auf einem SiO2-Substrat (ohne eine Keimbildungsschicht) bei einem Druck von 40 Torr unter Verwendung von Trisilan und German abgeschieden. Die Fliesgeschwindigkeit des Trisilans war für die Beispiele von Tabelle 1 bei 77 sccm konstant (Wasserstoffträger, Blasengerät). Der Fluss des Germans (10% German, 90% H2) und die Abscheidetemperatur wurden so variiert, wie es in Tabelle 1 gezeigt wird. Die Konzentration an Germanium (Atom-%) und die Dicke der resultierenden SiGe-Filme wurden durch RBS bestimmt und die Rauheit der Oberfläche wurde durch Rasterkraftmikroskopie bestimmt. Die Ergebnisse, die in Tabelle 1 gezeigt werden, zeigen, dass hocheinheitliche Filme über einen Bereich von Temperaturen und Fliesgeschwindigkeitsbedingungen, insbesondere über einen Bereich der Konzentration des Germans hergestellt werden können, und zeigen zudem die relative Unempfindlichkeit der Abscheidung gegenüber einer Oberflächenmorphologie, wenn Trisilan verwendet wird. TABELLE 1
    Nr. Temp. (°C) Germanfluss (sccm) %-Ge Dicke (Å) Abscheidungsgeschwindigkeit (Å/Min.) Rauheit (Å)
    1 450 25 5,0 34* 8,5 3,2
    2 450 50 7,5 34* 11 4,1
    3 450 100 11 59* 15 3,7
    4 450 100 11 53* 13 nb
    5 500 25 6,0 190 63 7,8
    6 500 50 10 230 77 9,1
    7 500 100 13,5 290 97 8,3
    8 500 100 13,5 380* 127 7,2
    9 550 25 6,0 630 315 5,2
    10 550 50 9,5 670 335 13,6
    11 550 100 14 900 450 12,1
    12 550 100 14 1016 508 9,4
    13 600 25 7,0 1160 580 8,1
    14 600 50 13 1230 615 25,7
    15 600 100 19 1685 843 31,8
    16 650 25 11 630 630 23,3
    17 650 50 17 800 800 31,5
    18 650 100 27 1050 1050 50,2
    19 700 25 11 680 680 18,1
    20 700 50 18 835 835 37,8
    21 700 100 31 960 960 44,9
    • * Durch eine optische Technik bestimmte Dicke
    • nb: nicht bestimmt
  • Die Fachleute auf dem Gebiet werden erkennen, dass verschiedene Auslassungen, Zusätze und Variationen an den oben beschriebenen Zusammensetzungen und Verfahren ohne ein Abweichen von dem Umfang der Erfindung gemacht werden können und das alle solche Modifikationen und Änderungen dazu vorgesehen sind, in den Umfang der Erfindung, wie sie in den beigefügten Ansprüchen definiert wird, zu fallen.

Claims (19)

  1. Abscheidungsverfahren, umfassend: Bereitstellen eines Substrats, das innerhalb einer Kammer angeordnet ist, wobei das Substrat eine erste Oberfläche mit einer ersten Oberflächenmorphologie und eine zweite Oberfläche mit einer zweiten Oberflächenmorphologie aufweist, wobei die erste und zweite Oberflächenmorphologie jeweils unabhängig voneinander ausgewählt sind aus der Gruppe bestehend aus einkristallin, polykristallin, mikrokristallin, amorph und einer Mischung, die amorphes und kristallines Material enthält, unter der Voraussetzung, dass die zweite Oberflächenmorphologie sich von der ersten Oberflächenmorphologie unterscheidet, Einbringen von Trisilan in die Kammer und Abscheiden eines siliciumhaltigen Films gleichzeitig auf sowohl der ersten Oberfläche als auch der zweiten Oberfläche unter Verwendung von thermischer oder plasmaverstärkter chemischer Dampfphasenabscheidung bei einer Temperatur von 400°C bis 750°C.
  2. Abscheidungsverfahren nach Anspruch 1, wobei die erste Oberflächenmorphologie einkristallin ist.
  3. Abscheidungsverfahren nach Anspruch 2, wobei die zweite Oberflächenmorphologie amorph, polykristallin oder eine Mischung eines amorphen und kristallinen Materials ist.
  4. Abscheidungsverfahren nach Anspruch 2, das zusätzlich das Einbringen einer Germaniumquelle gleichzeitig mit dem Trisilan in die Kammer umfasst, wobei dadurch ein SiGe-Film als siliciumhaltiger Film abgeschieden wird.
  5. Abscheidungsverfahren nach Anspruch 4, wobei der SiGe-Film 0,1 bis 80 Atom-% Germanium enthält.
  6. Abscheidungsverfahren nach Anspruch 1, wobei die erste Oberfläche ein Halbleitermaterial aufweist und die zweite Oberfläche ein dielektrisches Material aufweist.
  7. Abscheidungsverfahren nach Anspruch 6, wobei das Halbleitermaterial Silicium und ein Dotierungsmittel, ausgewählt aus der Gruppe bestehend aus Arsen, Bor, Indium, Phosphor und Antimon, enthält.
  8. Abscheidungsverfahren nach Anspruch 6, wobei das dielektrische Material ein Material enthält, das ausgewählt ist aus der Gruppe bestehend aus Siliciumdioxid, Siliciumnitrid, Metalloxid und Metallsilicat.
  9. Abscheidungsverfahren nach Anspruch 1, wobei der siliciumhaltige Film eine Siliciumpufferschicht mit einer Dicke von 50 nm (500 Å) oder weniger ist.
  10. Abscheidungsverfahren nach Anspruch 9, das zusätzlich das Einbringen einer Germaniumquelle und einer Siliciumquelle in die Kammer und Abscheiden eines SiGe-Films auf der Pufferschicht umfasst.
  11. Abscheidungsverfahren nach Anspruch 10, wobei die Siliciumquelle Trisilan enthält.
  12. Abscheidungsverfahren nach Anspruch 1, wobei wenigstens ein Teil der ersten Oberfläche nicht coplanar mit wenigstens einem Teil der zweiten Oberfläche ist.
  13. Abscheidungsverfahren nach Anspruch 1, das zusätzlich das Einbringen eines Dotierungsmittelvorläufers in die Kammer und Abscheiden eines in situ dotierten siliciumhaltigen Films als siliciumhaltiger Film umfasst.
  14. Abscheidungsverfahren nach Anspruch 1, umfassend: Zuführen des Trisilans zu der Substratoberfläche mit einer Zuführgeschwindigkeit von wenigstens 0,001 mg/min/cm2 Substratoberfläche
  15. Abscheidungsverfahren nach Anspruch 14, wobei die Substratoberfläche ein exponiertes leitfähiges Material und ein exponiertes dielektrisches Material aufweist.
  16. Abscheidungsverfahren nach Anspruch 15, wobei das leitfähige Material einen kristallinen Halbleiter enthält.
  17. Abscheidungsverfahren nach Anspruch 16, wobei der kristalline Halbleiter ein Dotierungsmittel, ausgewählt aus der Gruppe bestehend aus Bor, Gallium, Indium, Phosphor, Arsen und Antimon, enthält.
  18. Abscheidungsverfahren nach Anspruch 14, das weiterhin das Zuführen einer Germaniumquelle zu der Substratoberfläche und Abscheiden eines SiGe-Materials als siliciumhaltiges Material umfasst.
  19. Abscheidungsverfahren nach Anspruch 18, wobei das Zuführen der Germaniumquelle zu der Substratoberfläche mit einer Zuführgeschwindigkeit von wenigstens 0,001 mg/min/cm2 Substratoberfläche durchgeführt wird.
DE60223662T 2001-02-12 2002-02-12 Abscheidungsverfahren auf mischsubstraten mittels trisilan Expired - Lifetime DE60223662T2 (de)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US26833701P 2001-02-12 2001-02-12
US268337P 2001-02-12
US27925601P 2001-03-27 2001-03-27
US279256P 2001-03-27
US31160901P 2001-08-09 2001-08-09
US311609P 2001-08-09
US32364901P 2001-09-19 2001-09-19
US323649P 2001-09-19
US33269601P 2001-11-13 2001-11-13
US332696P 2001-11-13
US33372401P 2001-11-28 2001-11-28
US333724P 2001-11-28
US34045401P 2001-12-07 2001-12-07
US340454P 2001-12-07
PCT/US2002/004750 WO2002065517A2 (en) 2001-02-12 2002-02-12 Deposition method over mixed substrates using trisilane

Publications (2)

Publication Number Publication Date
DE60223662D1 DE60223662D1 (de) 2008-01-03
DE60223662T2 true DE60223662T2 (de) 2008-10-30

Family

ID=27569531

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60227350T Expired - Lifetime DE60227350D1 (de) 2001-02-12 2002-02-12 Verbessertes abscheidungsverfahren von halbleiterschichten
DE60223662T Expired - Lifetime DE60223662T2 (de) 2001-02-12 2002-02-12 Abscheidungsverfahren auf mischsubstraten mittels trisilan

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60227350T Expired - Lifetime DE60227350D1 (de) 2001-02-12 2002-02-12 Verbessertes abscheidungsverfahren von halbleiterschichten

Country Status (8)

Country Link
US (15) US6900115B2 (de)
EP (3) EP1421607A2 (de)
JP (8) JP4866534B2 (de)
KR (5) KR101050377B1 (de)
AT (1) ATE400060T1 (de)
AU (2) AU2002306436A1 (de)
DE (2) DE60227350D1 (de)
WO (5) WO2002080244A2 (de)

Families Citing this family (750)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143631A (en) * 1998-05-04 2000-11-07 Micron Technology, Inc. Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP4029420B2 (ja) * 1999-07-15 2008-01-09 独立行政法人科学技術振興機構 ミリ波・遠赤外光検出器
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
FR2812763B1 (fr) * 2000-08-04 2002-11-01 St Microelectronics Sa Formation de boites quantiques
KR20030074591A (ko) * 2000-08-28 2003-09-19 어플라이드 머티어리얼스, 인코포레이티드 유리 기판의 예비 폴리코팅
US20020036780A1 (en) * 2000-09-27 2002-03-28 Hiroaki Nakamura Image processing apparatus
KR101050377B1 (ko) 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6596643B2 (en) * 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
JPWO2002099890A1 (ja) * 2001-06-05 2004-09-24 ソニー株式会社 半導体層及びその形成方法、並びに半導体装置及びその製造方法
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
JP2003077845A (ja) * 2001-09-05 2003-03-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
JP2003224204A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp キャパシタを有する半導体装置
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
JP3719998B2 (ja) * 2002-04-01 2005-11-24 松下電器産業株式会社 半導体装置の製造方法
US7439191B2 (en) * 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US7041335B2 (en) * 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US7601225B2 (en) * 2002-06-17 2009-10-13 Asm International N.V. System for controlling the sublimation of reactants
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US6740568B2 (en) * 2002-07-29 2004-05-25 Infineon Technologies Ag Method to enhance epitaxial regrowth in amorphous silicon contacts
US7399500B2 (en) * 2002-08-07 2008-07-15 Schott Ag Rapid process for the production of multilayer barrier layers
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP4358492B2 (ja) * 2002-09-25 2009-11-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
JP4065516B2 (ja) * 2002-10-21 2008-03-26 キヤノン株式会社 情報処理装置及び情報処理方法
US7092287B2 (en) * 2002-12-18 2006-08-15 Asm International N.V. Method of fabricating silicon nitride nanodots
KR20050084387A (ko) * 2002-12-20 2005-08-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치 제조 방법
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
WO2004064147A2 (en) * 2003-01-07 2004-07-29 Applied Materials, Inc. Integration of ald/cvd barriers with porous low k materials
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
JP5288707B2 (ja) * 2003-03-12 2013-09-11 エーエスエム アメリカ インコーポレイテッド シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
KR20050107510A (ko) * 2003-03-13 2005-11-11 에이에스엠 아메리카, 인코포레이티드 에피텍셜 반도체 증착 방법 및 구조
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
JP4954448B2 (ja) 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 有機金属化合物
JP4714422B2 (ja) 2003-04-05 2011-06-29 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置
JP4689969B2 (ja) * 2003-04-05 2011-06-01 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. Iva族およびvia族化合物の調製
US7005160B2 (en) * 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
EP1482069A1 (de) * 2003-05-28 2004-12-01 Interuniversitair Microelektronica Centrum Vzw Verfahren zur Herstellung einer zur Mikrobearbeitung geeigneten polykristallinen Silizium-Germanium-Schicht
US6909186B2 (en) * 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US7074630B2 (en) * 2003-05-20 2006-07-11 United Microelectronics Corp. Method of forming light emitter layer
US20040241948A1 (en) * 2003-05-29 2004-12-02 Chun-Feng Nieh Method of fabricating stacked gate dielectric layer
JP4158607B2 (ja) * 2003-06-09 2008-10-01 株式会社Sumco 半導体基板の製造方法
US7153772B2 (en) * 2003-06-12 2006-12-26 Asm International N.V. Methods of forming silicide films in semiconductor devices
US7122408B2 (en) 2003-06-16 2006-10-17 Micron Technology, Inc. Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7282738B2 (en) * 2003-07-18 2007-10-16 Corning Incorporated Fabrication of crystalline materials over substrates
KR20060056331A (ko) * 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 SiGe 증착
KR20060039915A (ko) * 2003-07-30 2006-05-09 에이에스엠 아메리카, 인코포레이티드 완화된 실리콘 게르마늄 층의 에피택셜 성장
KR20060054387A (ko) * 2003-08-04 2006-05-22 에이에스엠 아메리카, 인코포레이티드 증착 전 게르마늄 표면 처리 방법
US9532994B2 (en) 2003-08-29 2017-01-03 The Regents Of The University Of California Agents and methods for enhancing bone formation by oxysterols in combination with bone morphogenic proteins
DE10341806B4 (de) * 2003-09-10 2008-11-06 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung einer epitaktischen Silizium-Germanium Basisschicht eines heterobipolaren pnp Transistors
US7175966B2 (en) * 2003-09-19 2007-02-13 International Business Machines Corporation Water and aqueous base soluble antireflective coating/hardmask materials
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
JP4655578B2 (ja) * 2003-10-20 2011-03-23 東京エレクトロン株式会社 成膜装置及び成膜方法
US6987055B2 (en) * 2004-01-09 2006-01-17 Micron Technology, Inc. Methods for deposition of semiconductor material
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7329593B2 (en) 2004-02-27 2008-02-12 Asm America, Inc. Germanium deposition
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
FR2868203B1 (fr) * 2004-03-29 2006-06-09 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
US7084040B2 (en) * 2004-04-23 2006-08-01 Northrop Grumman Corp. Method for growth of group III-V semiconductor material on a dielectric
JP2007535147A (ja) * 2004-04-23 2007-11-29 エーエスエム アメリカ インコーポレイテッド インサイチュドープトエピタキシャルフィルム
US7202142B2 (en) * 2004-05-03 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for producing low defect density strained -Si channel MOSFETS
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
JP5383038B2 (ja) * 2004-05-20 2014-01-08 アクゾ ノーベル ナムローゼ フェンノートシャップ 固形化合物の蒸気を一定供給するためのバブラー
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
KR101176668B1 (ko) * 2004-06-10 2012-08-23 어플라이드 머티어리얼스, 인코포레이티드 Uv 방사를 이용한 실리콘-함유 막들의 저온 에피택셜 성장
US7396743B2 (en) 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
US7285503B2 (en) * 2004-06-21 2007-10-23 Applied Materials, Inc. Hermetic cap layers formed on low-k films by plasma enhanced chemical vapor deposition
JP3945519B2 (ja) * 2004-06-21 2007-07-18 東京エレクトロン株式会社 被処理体の熱処理装置、熱処理方法及び記憶媒体
TWI355389B (en) 2004-07-30 2012-01-01 Rinat Neuroscience Corp Antibodies directed against amyloid-beta peptide a
EP1789604B1 (de) * 2004-08-04 2011-09-28 Oerlikon Solar AG, Trübbach Haftschicht für dünnschichttransistor
DE102004056170A1 (de) * 2004-08-06 2006-03-16 Aixtron Ag Vorrichtung und Verfahren zur chemischen Gasphasenabscheidung mit hohem Durchsatz
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7253084B2 (en) * 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
US20060051975A1 (en) * 2004-09-07 2006-03-09 Ashutosh Misra Novel deposition of SiON dielectric films
JP4428175B2 (ja) * 2004-09-14 2010-03-10 株式会社Sumco 気相エピタキシャル成長装置および半導体ウェーハの製造方法
US7309660B2 (en) * 2004-09-16 2007-12-18 International Business Machines Corporation Buffer layer for selective SiGe growth for uniform nucleation
US7071125B2 (en) * 2004-09-22 2006-07-04 Intel Corporation Precursors for film formation
US7966969B2 (en) * 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
US7314513B1 (en) 2004-09-24 2008-01-01 Kovio, Inc. Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions
WO2006039503A2 (en) * 2004-09-30 2006-04-13 Aviza Technology, Inc. Method and apparatus for low temperature dielectric for deposition using monomolecular precursors
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US20060086950A1 (en) * 2004-10-13 2006-04-27 Matty Caymax Method for making a passivated semiconductor substrate
US7427571B2 (en) * 2004-10-15 2008-09-23 Asm International, N.V. Reactor design for reduced particulate generation
US7674726B2 (en) * 2004-10-15 2010-03-09 Asm International N.V. Parts for deposition reactors
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
JP4945072B2 (ja) * 2004-11-09 2012-06-06 株式会社東芝 半導体装置及びその製造方法
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
JP2006176811A (ja) * 2004-12-21 2006-07-06 Rikogaku Shinkokai 結晶性SiC膜の製造方法
KR100579860B1 (ko) * 2004-12-23 2006-05-12 동부일렉트로닉스 주식회사 원자층 증착법(ald) 및 ⅲ족 중금속을 이용한 반도체소자의 p형 폴리실리콘막 형성 방법
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7704896B2 (en) * 2005-01-21 2010-04-27 Asm International, N.V. Atomic layer deposition of thin films on germanium
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
US7772088B2 (en) * 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
UY29504A1 (es) 2005-04-29 2006-10-31 Rinat Neuroscience Corp Anticuerpos dirigidos contra el péptido amiloide beta y métodos que utilizan los mismos.
US7875556B2 (en) 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7473655B2 (en) * 2005-06-17 2009-01-06 Applied Materials, Inc. Method for silicon based dielectric chemical vapor deposition
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
EP1899497A1 (de) * 2005-06-29 2008-03-19 L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Verfahren zur abscheidung von ternären filmen
US20070031598A1 (en) * 2005-07-08 2007-02-08 Yoshikazu Okuyama Method for depositing silicon-containing films
US20070010072A1 (en) * 2005-07-09 2007-01-11 Aviza Technology, Inc. Uniform batch film deposition process and films so produced
US7195934B2 (en) * 2005-07-11 2007-03-27 Applied Materials, Inc. Method and system for deposition tuning in an epitaxial film growth apparatus
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US20070054048A1 (en) * 2005-09-07 2007-03-08 Suvi Haukka Extended deposition range by hot spots
WO2007035660A1 (en) * 2005-09-20 2007-03-29 Applied Materials, Inc. Method to form a device on a soi substrate
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
DE102005047221B4 (de) * 2005-10-01 2015-08-06 APSOL GmbH Halbleiterschichtstruktur, Bauelement mit einer solchen Halbleiterschichtstruktur, Halbleiterschichtstruktur-Scheiben und Verfahren zu deren Herstellung
JP5888831B2 (ja) * 2005-10-05 2016-03-22 シン フィルム エレクトロニクス エーエスエー 架橋済みポリマー及びその製造方法
US7294581B2 (en) * 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
US20070096091A1 (en) * 2005-11-03 2007-05-03 Chih-Chun Wang Layer structure and removing method thereof and mehod of testing semiconductor machine
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7439558B2 (en) 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
TWI329135B (en) 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US20070116888A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Method and system for performing different deposition processes within a single chamber
JP4792956B2 (ja) * 2005-12-13 2011-10-12 セイコーエプソン株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP4792957B2 (ja) * 2005-12-14 2011-10-12 セイコーエプソン株式会社 半導体基板の製造方法及び半導体装置の製造方法
WO2007075369A1 (en) * 2005-12-16 2007-07-05 Asm International N.V. Low temperature doped silicon layer formation
US7553516B2 (en) * 2005-12-16 2009-06-30 Asm International N.V. System and method of reducing particle contamination of semiconductor substrates
US20070154637A1 (en) * 2005-12-19 2007-07-05 Rohm And Haas Electronic Materials Llc Organometallic composition
US7312154B2 (en) * 2005-12-20 2007-12-25 Corning Incorporated Method of polishing a semiconductor-on-insulator structure
KR20080089403A (ko) 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
WO2007077917A1 (ja) * 2005-12-28 2007-07-12 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
WO2007081807A2 (en) * 2006-01-09 2007-07-19 International Rectifier Corporation Iii-nitride power semiconductor with a field relaxation feature
US20070178678A1 (en) * 2006-01-28 2007-08-02 Varian Semiconductor Equipment Associates, Inc. Methods of implanting ions and ion sources used for same
KR100745372B1 (ko) * 2006-02-06 2007-08-02 삼성전자주식회사 반도체 제조설비의 개스플로우량 감시장치 및 그 방법
EP1993558B1 (de) 2006-02-27 2014-07-30 The Regents of The University of California Oxysterolverbindungen und hedgehog-weg
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
JP2009532918A (ja) 2006-04-05 2009-09-10 シリコン ジェネシス コーポレーション レイヤトランスファプロセスを使用する太陽電池の製造方法および構造
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
EP2024531A2 (de) * 2006-05-01 2009-02-18 Applied Materials, Inc. Verfahren für eine ultrahohle verbindungformation mit kohlelegierter si-folie
DE102006020825A1 (de) * 2006-05-04 2007-11-08 Siltronic Ag Verfahren zur Herstellung einer Schichtenstruktur
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
WO2007133837A2 (en) * 2006-05-12 2007-11-22 Advanced Technology Materials, Inc. Low temperature deposition of phase change memory materials
US7875312B2 (en) 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
US7547621B2 (en) * 2006-07-25 2009-06-16 Applied Materials, Inc. LPCVD gate hard mask
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7588980B2 (en) * 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
DE112007001814T5 (de) 2006-07-31 2009-06-04 Applied Materials, Inc., Santa Clara Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
KR100753546B1 (ko) * 2006-08-22 2007-08-30 삼성전자주식회사 트랜지스터의 게이트 및 그 형성 방법.
US7521379B2 (en) * 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
KR101506136B1 (ko) 2006-10-24 2015-03-26 다우 코닝 코포레이션 네오펜타실란을 포함하는 조성물 및 이의 제조 방법
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
KR101279925B1 (ko) 2006-11-02 2013-07-08 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 cvd/ald용으로 유용한 안티몬 및 게르마늄 착체
US7642150B2 (en) * 2006-11-08 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Techniques for forming shallow junctions
US7837790B2 (en) * 2006-12-01 2010-11-23 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
US7741200B2 (en) * 2006-12-01 2010-06-22 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
US20080132039A1 (en) * 2006-12-01 2008-06-05 Yonah Cho Formation and treatment of epitaxial layer containing silicon and carbon
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US8110412B2 (en) * 2006-12-22 2012-02-07 Spansion Llc Integrated circuit wafer system with control strategy
US7901508B2 (en) * 2007-01-24 2011-03-08 Widetronix, Inc. Method, system, and apparatus for the growth of SiC and related or similar material, by chemical vapor deposition, using precursors in modified cold-wall reactor
US20080173239A1 (en) * 2007-01-24 2008-07-24 Yuri Makarov Method, system, and apparatus for the growth of SiC and related or similar material, by chemical vapor deposition, using precursors in modified cold-wall reactor
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
ITMI20070271A1 (it) * 2007-02-14 2008-08-15 St Microelectronics Srl Processo peer fabbricare un dispositivo tft con regioni di source e dain aventi un profilo di drogante graduale
JP2008218661A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 電界効果型半導体装置及びその製造方法
US8367548B2 (en) * 2007-03-16 2013-02-05 Asm America, Inc. Stable silicide films and methods for making the same
EP1973150A1 (de) * 2007-03-20 2008-09-24 S.O.I. Tec Silicon on Insulator Technologies S.A. (110)-ausgerichtetes Siliziumsubstrat und gebondetes Substratpaar mit diesem (110)-ausgerichteten Siliziumsubstrat sowie entsprechende Herstellungsverfahren dafür
US7456061B2 (en) * 2007-03-30 2008-11-25 Agere Systems Inc. Method to reduce boron penetration in a SiGe bipolar device
US20080246101A1 (en) * 2007-04-05 2008-10-09 Applied Materials Inc. Method of poly-silicon grain structure formation
US7629256B2 (en) * 2007-05-14 2009-12-08 Asm International N.V. In situ silicon and titanium nitride deposition
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
ES2331824B1 (es) * 2007-06-18 2010-10-22 Consejo Superior De Investigaciones Cientificas (Csic) Microcabidades opticas y esponjas fotonicas, procedimiento de producc ion y sus aplicaciones en la fabricacion de dispositivos fotonicos.
US8017182B2 (en) * 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
US7638170B2 (en) 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
JP5545872B2 (ja) * 2007-06-25 2014-07-09 サンディスク スリーディー,エルエルシー 炭素または窒素をドープされたダイオードを備える不揮発性メモリ素子およびその製造方法
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
KR100812089B1 (ko) * 2007-06-26 2008-03-07 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
US7799376B2 (en) * 2007-07-27 2010-09-21 Dalsa Semiconductor Inc. Method of controlling film stress in MEMS devices
JP5164465B2 (ja) * 2007-07-27 2013-03-21 株式会社アルバック 樹脂基板
US7851307B2 (en) 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7972898B2 (en) * 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7939447B2 (en) 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
KR101376336B1 (ko) 2007-11-27 2014-03-18 한국에이에스엠지니텍 주식회사 원자층 증착 장치
CA2707663C (en) 2007-12-03 2017-05-30 The Regents Of The University Of California Oxysterols for activation of hedgehog signaling, osteoinduction, antiadipogenesis, and wnt signaling
US7655543B2 (en) 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US7989360B2 (en) * 2008-01-07 2011-08-02 Micron Technology, Inc. Semiconductor processing methods, and methods for forming silicon dioxide
US8347814B2 (en) * 2008-01-22 2013-01-08 Raytheon Canada Limited Method and apparatus for coating a curved surface
US8318252B2 (en) 2008-01-28 2012-11-27 Air Products And Chemicals, Inc. Antimony precursors for GST films in ALD/CVD processes
US20090203197A1 (en) * 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
US8003957B2 (en) * 2008-02-11 2011-08-23 Varian Semiconductor Equipment Associates, Inc. Ethane implantation with a dilution gas
US20090200494A1 (en) * 2008-02-11 2009-08-13 Varian Semiconductor Equipment Associates, Inc. Techniques for cold implantation of carbon-containing species
US20090258151A1 (en) * 2008-04-10 2009-10-15 Raytheon Company Method and Apparatus for Coating Curved Surfaces
US7720342B2 (en) * 2008-04-15 2010-05-18 Hewlett-Packard Development Company, L.P. Optical device with a graded bandgap structure and methods of making and using the same
US7947552B2 (en) * 2008-04-21 2011-05-24 Infineon Technologies Ag Process for the simultaneous deposition of crystalline and amorphous layers with doping
EP2860279A1 (de) * 2008-04-25 2015-04-15 ASM International N.V. Synthese von Vorläufern für Atomlagenabscheidung von Tellur- und Selendünnschichten
US20090267118A1 (en) * 2008-04-29 2009-10-29 International Business Machines Corporation Method for forming carbon silicon alloy (csa) and structures thereof
US8398776B2 (en) * 2008-05-12 2013-03-19 Raytheon Canada Limited Method and apparatus for supporting workpieces in a coating apparatus
US8609799B2 (en) * 2008-05-29 2013-12-17 Ndsu Research Foundation Method of forming functionalized silanes
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
US8246748B2 (en) * 2008-07-09 2012-08-21 Raytheon Canada Limited Method and apparatus for coating surfaces
US8343583B2 (en) 2008-07-10 2013-01-01 Asm International N.V. Method for vaporizing non-gaseous precursor in a fluidized bed
JP5336956B2 (ja) * 2008-07-31 2013-11-06 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8252112B2 (en) * 2008-09-12 2012-08-28 Ovshinsky Innovation, Llc High speed thin film deposition via pre-selected intermediate
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8012876B2 (en) * 2008-12-02 2011-09-06 Asm International N.V. Delivery of vapor precursor from solid source
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
DE102008063402B4 (de) * 2008-12-31 2013-10-17 Advanced Micro Devices, Inc. Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
US7749917B1 (en) * 2008-12-31 2010-07-06 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
US20100178758A1 (en) * 2009-01-15 2010-07-15 Macronix International Co., Ltd. Methods for fabricating dielectric layer and non-volatile memory
JP2012516572A (ja) * 2009-01-30 2012-07-19 エイエムジー・アイデアルキャスト・ソーラー・コーポレーション シード層及びシード層の製造方法
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8486191B2 (en) 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
DE102009002758A1 (de) * 2009-04-30 2010-11-11 Evonik Degussa Gmbh Bandgap Tailoring von Solarzellen aus Flüssigsilan mittels Germanium-Zugabe
US20100279479A1 (en) * 2009-05-01 2010-11-04 Varian Semiconductor Equipment Associates, Inc. Formation Of Raised Source/Drain On A Strained Thin Film Implanted With Cold And/Or Molecular Carbon
DE102009032854B4 (de) * 2009-07-13 2015-07-23 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess
JP2011023718A (ja) * 2009-07-15 2011-02-03 Asm Japan Kk PEALDによってSi−N結合を有するストレス調節された誘電体膜を形成する方法
US20110020623A1 (en) * 2009-07-22 2011-01-27 Raytheon Company Method and Apparatus for Repairing an Optical Component Substrate Through Coating
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US9315896B2 (en) 2009-10-26 2016-04-19 Asm Ip Holding B.V. Synthesis and use of precursors for ALD of group VA element containing thin films
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8975429B2 (en) 2010-01-28 2015-03-10 Ndsu Research Foundation Method of producing cyclohexasilane compounds
US9028924B2 (en) 2010-03-25 2015-05-12 Novellus Systems, Inc. In-situ deposition of film stacks
US8741394B2 (en) * 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US20130157466A1 (en) * 2010-03-25 2013-06-20 Keith Fox Silicon nitride films for semiconductor device applications
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8728956B2 (en) 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
JP5692763B2 (ja) * 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
KR20130139844A (ko) * 2010-07-02 2013-12-23 매티슨 트라이-개스, 인크. Si-함유 재료 및 치환적으로 도핑된 결정성 si-함유 재료의 선택적 에피택시
US8466045B2 (en) * 2010-07-02 2013-06-18 Tokyo Electron Limited Method of forming strained epitaxial carbon-doped silicon films
US8263988B2 (en) 2010-07-16 2012-09-11 Micron Technology, Inc. Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
US9017486B2 (en) * 2010-09-09 2015-04-28 International Business Machines Corporation Deposition chamber cleaning method including stressed cleaning layer
US20120235058A1 (en) * 2010-09-15 2012-09-20 Ashwini Sinha Method for extending lifetime of an ion source
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
US20130251913A1 (en) * 2010-11-30 2013-09-26 Advanced Technology Materials, Inc. Ion implanter system including remote dopant source, and method comprising same
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
EP2474643B1 (de) 2011-01-11 2016-01-06 Imec Methode für die direkte Abscheidung von Germaniumschichten
DE102011009964A1 (de) * 2011-02-01 2012-08-02 Linde Aktiengesellschaft Verfahren zum Weich-, Hart- und Hochtemperaturlöten
DE102011009963A1 (de) * 2011-02-01 2012-08-02 Linde Aktiengesellschaft Verfahren zum Lichtbogenfügen und Schutzgasmischung
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US10043934B2 (en) * 2011-06-08 2018-08-07 International Business Machines Corporation Silicon-containing heterojunction photovoltaic element and device
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8778811B2 (en) * 2011-08-18 2014-07-15 Intermolecular, Inc. Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
KR102025441B1 (ko) 2012-04-06 2019-09-25 노벨러스 시스템즈, 인코포레이티드 증착 후 소프트 어닐링
CA2872751A1 (en) 2012-05-07 2013-11-14 The Regents Of The University Of California Oxysterol analogue oxy133 induces osteogenesis and hedgehog signaling and inhibits adipogenesis
US9117668B2 (en) * 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US9064924B2 (en) * 2012-05-24 2015-06-23 International Business Machines Corporation Heterojunction bipolar transistors with intrinsic interlayers
US8889529B2 (en) * 2012-05-24 2014-11-18 International Business Machines Corporation Heterojunction bipolar transistors with thin epitaxial contacts
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9064694B2 (en) * 2012-07-12 2015-06-23 Tokyo Electron Limited Nitridation of atomic layer deposited high-k dielectrics using trisilylamine
US9388491B2 (en) 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US8946035B2 (en) 2012-09-27 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement channels for semiconductor devices and methods for forming the same using dopant concentration boost
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
JP2014093345A (ja) * 2012-11-01 2014-05-19 Japan Advanced Institute Of Science & Technology Hokuriku 複数の基板上へシリコン膜を一括して形成する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9214630B2 (en) 2013-04-11 2015-12-15 Air Products And Chemicals, Inc. Method of making a multicomponent film
JP2016517888A (ja) 2013-05-02 2016-06-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 骨選択的骨形成のオキシステロール骨標的薬剤
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8895415B1 (en) 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
EP2978868A4 (de) * 2013-07-12 2017-01-04 Hewlett-Packard Development Company L.P. Amorphe dünnmetallschicht
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
WO2015047914A1 (en) 2013-09-27 2015-04-02 Antonio Sanchez Amine substituted trisilylamine and tridisilylamine compounds
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US20150171321A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
KR102195139B1 (ko) 2014-02-20 2020-12-24 삼성전자주식회사 반도체 장치의 제조 방법
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
JP2014166957A (ja) * 2014-04-24 2014-09-11 Sumitomo Electric Ind Ltd 炭化珪素半導体およびその製造方法と製造装置
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US10177310B2 (en) 2014-07-30 2019-01-08 Hewlett Packard Enterprise Development Lp Amorphous metal alloy electrodes in non-volatile device applications
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US20170226640A1 (en) * 2014-08-01 2017-08-10 3M Innovative Properties Company Substrate with amorphous, covalently-bonded layer and method of making the same
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9390925B1 (en) 2014-12-17 2016-07-12 GlobalFoundries, Inc. Silicon—germanium (SiGe) fin formation
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10403744B2 (en) * 2015-06-29 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices comprising 2D-materials and methods of manufacture thereof
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
WO2017040623A1 (en) 2015-09-01 2017-03-09 Silcotek Corp. Thermal chemical vapor deposition coating
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US20170211180A1 (en) * 2016-01-22 2017-07-27 Silcotek Corp. Diffusion-rate-limited thermal chemical vapor deposition coating
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP6575433B2 (ja) * 2016-05-23 2019-09-18 株式会社デンソー 半導体装置の製造方法
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
CN116190216A (zh) 2016-10-03 2023-05-30 应用材料公司 多通道流量比例控制器与处理腔室
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
WO2018125141A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Methods for incorporating stabilized carbon into silicon nitride films
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
RU2661320C1 (ru) * 2017-04-26 2018-07-13 Закрытое акционерное общество Научно-инженерный центр "ИНКОМСИСТЕМ" Способ гидрофобизации субстрата
JP2018199863A (ja) * 2017-05-02 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated タングステン柱を形成する方法
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
FR3073665B1 (fr) * 2017-11-15 2019-11-29 Centre National De La Recherche Scientifique Procede de fabrication de couche mince transferable
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー.ブイ. クリーン・ミニエンバイロメントを備える装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Asm Ip私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Asm 智慧財產控股公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
WO2020028028A1 (en) 2018-07-30 2020-02-06 Applied Materials, Inc. Method of selective silicon germanium epitaxy at low temperatures
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Asm 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) * 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
US11589572B2 (en) 2019-05-23 2023-02-28 Scott A. Butz Moving decoy support system
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
US11649560B2 (en) 2019-06-20 2023-05-16 Applied Materials, Inc. Method for forming silicon-phosphorous materials
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー.ブイ. 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202121506A (zh) 2019-07-19 2021-06-01 荷蘭商Asm Ip私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210035449A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Asm Ip控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Asm Ip私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
CN111074217A (zh) * 2019-12-24 2020-04-28 江苏杰太光电技术有限公司 一种掺杂非晶硅的靶材及太阳能电池制备方法
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Asm Ip私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Asm Ip私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US11551926B2 (en) 2021-01-22 2023-01-10 Micron Technology, Inc. Methods of forming a microelectronic device, and related systems and additional methods
CN117425745A (zh) * 2021-04-21 2024-01-19 恩特格里斯公司 硅前体化合物和形成含硅膜的方法
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
FR3131332A1 (fr) * 2021-12-23 2023-06-30 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Nouveaux dérivés de silyle et polysilyle inorganiques d’éléments du groupe v et procédés de synthèse de ceux-ci et procédés d’utilisation de ceux-ci pour un dépôt
WO2023121973A1 (en) * 2021-12-23 2023-06-29 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude New inorganic silyl and polysilyl derivatives of group v elements and methods of synthesizing the same and methods of using the same for deposition
EP4215649A1 (de) 2022-01-24 2023-07-26 Ivan Timokhin Herstellung von geformten kristallinen schichten durch verwendung der inneren form/oberfläche der ampulle als formgebende oberfläche
WO2024004998A1 (ja) * 2022-06-29 2024-01-04 株式会社日本触媒 シリコン膜の製造方法及びシリコン膜

Family Cites Families (351)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US117956A (en) * 1871-08-08 Improvement in barrel-pitching machines
US2002A (en) * 1841-03-12 Tor and planter for plowing
US495218A (en) * 1893-04-11 Elastic tire
US1217956A (en) * 1916-11-18 1917-03-06 Pittsburgh Plate Glass Co Pot for the manufacture of plate-glass, and the method of making the same.
US1268064A (en) * 1917-06-19 1918-05-28 Johnson & Johnson First-aid packet.
US2155225A (en) * 1936-04-11 1939-04-18 Westinghouse Air Brake Co Empty and load apparatus
US3185817A (en) * 1954-09-30 1965-05-25 North American Aviation Inc Gyroscope filtering and computing system
US3091239A (en) * 1958-08-25 1963-05-28 Moeller Wilhelm Apparatus for intravasal injection of gaseous and liquid media
US3187215A (en) * 1961-10-02 1965-06-01 Bendix Corp Spark gap device
US3292741A (en) * 1964-10-27 1966-12-20 Bendix Corp Parking mechanism for dual brake
DE2023992A1 (de) 1970-05-15 1971-12-02 Siemens Ag Verfahren zum Dotieren von Silicium- oder Germaniumkristallen mit Antimon und/ oder Wismut im Einzonenofen
US3900597A (en) * 1973-12-19 1975-08-19 Motorola Inc System and process for deposition of polycrystalline silicon with silane in vacuum
SE393967B (sv) 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
JPS6047202B2 (ja) 1976-01-13 1985-10-21 東北大学金属材料研究所長 超硬高純度の配向多結晶質窒化珪素
GB1573154A (en) * 1977-03-01 1980-08-13 Pilkington Brothers Ltd Coating glass
US4217374A (en) 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
US4200666A (en) 1978-08-02 1980-04-29 Texas Instruments Incorporated Single component monomer for silicon nitride deposition
US4223048A (en) 1978-08-07 1980-09-16 Pacific Western Systems Plasma enhanced chemical vapor processing of semiconductive wafers
FI57975C (fi) 1979-02-28 1980-11-10 Lohja Ab Oy Foerfarande och anordning vid uppbyggande av tunna foereningshinnor
US4237150A (en) 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
FR2464478A1 (fr) * 1979-09-04 1981-03-06 Suisse Horlogerie Detecteur d'avance d'un moteur pas a pas
US4411729A (en) * 1979-09-29 1983-10-25 Fujitsu Limited Method for a vapor phase growth of a compound semiconductor
US4363828A (en) * 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US4444812A (en) 1980-07-28 1984-04-24 Monsanto Company Combination gas curtains for continuous chemical vapor deposition production of silicon bodies
JPS57209810A (en) 1981-06-17 1982-12-23 Asahi Chem Ind Co Ltd Preparation of silicon nitride
US4452875A (en) 1982-02-15 1984-06-05 Canon Kabushiki Kaisha Amorphous photoconductive member with α-Si interlayers
JPH0635323B2 (ja) 1982-06-25 1994-05-11 株式会社日立製作所 表面処理方法
US4737379A (en) 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
JPS5958819A (ja) 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法
JPS5978918A (ja) 1982-10-26 1984-05-08 Mitsui Toatsu Chem Inc 広バンドギャップアモルファスシリコン膜の形成方法
JPS5978919A (ja) 1982-10-26 1984-05-08 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
JPS5989407A (ja) * 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
JPS6043485B2 (ja) 1982-12-08 1985-09-28 豊田株式会社 高速道路の安全対策装置車
JPS6043485A (ja) 1983-08-19 1985-03-08 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
US4557794A (en) 1984-05-07 1985-12-10 Rca Corporation Method for forming a void-free monocrystalline epitaxial layer on a mask
US4578142A (en) 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US4634605A (en) 1984-05-23 1987-01-06 Wiesmann Harold J Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof
US4592933A (en) 1984-06-29 1986-06-03 International Business Machines Corporation High efficiency homogeneous chemical vapor deposition
US4707197A (en) 1984-08-02 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Method of producing a silicide/Si heteroepitaxial structure, and articles produced by the method
US4631804A (en) 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
JPS61153277A (ja) 1984-12-27 1986-07-11 Agency Of Ind Science & Technol 微結晶シリコン薄膜の製造方法
JPS61191015A (ja) 1985-02-20 1986-08-25 Hitachi Ltd 半導体の気相成長方法及びその装置
US4615762A (en) 1985-04-30 1986-10-07 Rca Corporation Method for thinning silicon
US4695331A (en) 1985-05-06 1987-09-22 Chronar Corporation Hetero-augmentation of semiconductor materials
JPS61291410A (ja) * 1985-06-17 1986-12-22 Mitsubishi Chem Ind Ltd ケイ素の製造方法
US5769950A (en) * 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
JPH0650730B2 (ja) 1985-09-30 1994-06-29 三井東圧化学株式会社 半導体薄膜の製造方法
JPS6276812A (ja) 1985-09-30 1987-04-08 Toshiba Corp ヒステリシス回路
JPS6277612A (ja) 1985-10-01 1987-04-09 Nippon Atom Ind Group Co Ltd プラント異常診断方法
US4891092A (en) 1986-01-13 1990-01-02 General Electric Company Method for making a silicon-on-insulator substrate
EG18056A (en) 1986-02-18 1991-11-30 Solarex Corp Dispositif feedstock materials useful in the fabrication of hydrogenated amorphous silicon alloys for photo-voltaic devices and other semiconductor devices
JPS62253771A (ja) 1986-04-28 1987-11-05 Hitachi Ltd 薄膜形成方法
US4755481A (en) 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US4747367A (en) * 1986-06-12 1988-05-31 Crystal Specialties, Inc. Method and apparatus for producing a constant flow, constant pressure chemical vapor deposition
US4761269A (en) * 1986-06-12 1988-08-02 Crystal Specialties, Inc. Apparatus for depositing material on a substrate
JPS633414A (ja) 1986-06-24 1988-01-08 Agency Of Ind Science & Technol シリコン膜の製造方法
JP2592238B2 (ja) 1986-06-24 1997-03-19 セイコー電子工業株式会社 薄膜トランジスタの製造方法
DE3772659D1 (de) 1986-06-28 1991-10-10 Ulvac Corp Verfahren und vorrichtung zum beschichten unter anwendung einer cvd-beschichtungstechnik.
US4684542A (en) * 1986-08-11 1987-08-04 International Business Machines Corporation Low pressure chemical vapor deposition of tungsten silicide
US4720395A (en) 1986-08-25 1988-01-19 Anicon, Inc. Low temperature silicon nitride CVD process
US5082696A (en) 1986-10-03 1992-01-21 Dow Corning Corporation Method of forming semiconducting amorphous silicon films from the thermal decomposition of dihalosilanes
KR900007686B1 (ko) 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
US4854263B1 (en) 1987-08-14 1997-06-17 Applied Materials Inc Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films
EP0305143B1 (de) 1987-08-24 1993-12-08 Fujitsu Limited Verfahren zur selektiven Ausbildung einer Leiterschicht
JPH01134932A (ja) 1987-11-19 1989-05-26 Oki Electric Ind Co Ltd 基板清浄化方法及び基板清浄化装置
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
DE3803895C1 (de) * 1988-02-09 1989-04-13 Degussa Ag, 6000 Frankfurt, De
JPH01217958A (ja) 1988-02-26 1989-08-31 Toshiba Corp 寄生電流誤動作防止回路
JP2835723B2 (ja) 1988-02-26 1998-12-14 富士通株式会社 キャパシタ及びキャパシタの製造方法
EP0332101B1 (de) * 1988-03-11 1997-06-04 Fujitsu Limited Halbleiterbauelement mit einem über die Löslichkeitsgrenze dotierten Bereich
KR900015914A (ko) * 1988-04-13 1990-11-10 미다 가쓰시게 유기재료와 무기재료와의 적층구조체
JPH01268064A (ja) 1988-04-20 1989-10-25 Hitachi Ltd 多結晶シリコン薄膜の形成方法
US4933206A (en) 1988-08-17 1990-06-12 Intel Corporation UV-vis characteristic writing in silicon nitride and oxynitride films
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
JPH02225399A (ja) 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
JPH02155225A (ja) 1988-12-08 1990-06-14 Mitsui Toatsu Chem Inc 非晶質半導体薄膜の形成方法
JPH02235327A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd 半導体成長装置および半導体成長方法
US4963506A (en) 1989-04-24 1990-10-16 Motorola Inc. Selective deposition of amorphous and polycrystalline silicon
US5194398A (en) 1989-06-28 1993-03-16 Mitsui Toatsu Chemicals, Inc. Semiconductor film and process for its production
US5037666A (en) 1989-08-03 1991-08-06 Uha Mikakuto Precision Engineering Research Institute Co., Ltd. High-speed film forming method by microwave plasma chemical vapor deposition (CVD) under high pressure
JP2947828B2 (ja) 1989-09-04 1999-09-13 株式会社日立製作所 半導体装置の製造方法
US5214002A (en) * 1989-10-25 1993-05-25 Agency Of Industrial Science And Technology Process for depositing a thermal CVD film of Si or Ge using a hydrogen post-treatment step and an optional hydrogen pre-treatment step
US5068124A (en) 1989-11-17 1991-11-26 International Business Machines Corporation Method for depositing high quality silicon dioxide by pecvd
US5198387A (en) 1989-12-01 1993-03-30 Texas Instruments Incorporated Method and apparatus for in-situ doping of deposited silicon
JPH03187215A (ja) 1989-12-15 1991-08-15 Sharp Corp シリコン薄膜の製造方法
JPH03185817A (ja) 1989-12-15 1991-08-13 Seiko Epson Corp 半導体膜の形成方法
US4992299A (en) 1990-02-01 1991-02-12 Air Products And Chemicals, Inc. Deposition of silicon nitride films from azidosilane sources
JP3469251B2 (ja) 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JP2917392B2 (ja) 1990-04-10 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
US5316844A (en) 1990-04-16 1994-05-31 Hoya Electronics Corporation Magnetic recording medium comprising an aluminum alloy substrate, now magnetic underlayers, magnetic layer, protective layer, particulate containing protective layer and lubricant layer
US5250452A (en) 1990-04-27 1993-10-05 North Carolina State University Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer
US5071670A (en) 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
MY107855A (en) * 1990-07-06 1996-06-29 Tsubouchi Kazuo Metal film forming method.
JPH0485818A (ja) 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JP3193402B2 (ja) 1990-08-31 2001-07-30 株式会社日立製作所 半導体装置の製造方法
KR100209856B1 (ko) * 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
US5080933A (en) 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
DE69119354T2 (de) 1990-10-29 1996-09-19 Nec Corp DRAM Zelle mit Stapelkondensator
BR9106205A (pt) * 1990-10-31 1993-03-30 Baxter Int Dispositivo para implantacao em hospedeiro,processo de implantacao,dispositivo implantado,e recipiente de imunoisolamento
US6893906B2 (en) * 1990-11-26 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JPH10223911A (ja) 1990-11-16 1998-08-21 Seiko Epson Corp 薄膜半導体装置
DE69131570T2 (de) 1990-11-16 2000-02-17 Seiko Epson Corp Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5110757A (en) 1990-12-19 1992-05-05 North American Philips Corp. Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition
JPH0691249B2 (ja) * 1991-01-10 1994-11-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 変調ドープ形misfet及びその製造方法
JP3091239B2 (ja) 1991-01-28 2000-09-25 三菱レイヨン株式会社 プラスチック光ファイバコード
US5112773A (en) 1991-04-10 1992-05-12 Micron Technology, Inc. Methods for texturizing polysilicon utilizing gas phase nucleation
JP2907403B2 (ja) * 1991-03-22 1999-06-21 キヤノン株式会社 堆積膜形成装置
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH04299515A (ja) 1991-03-27 1992-10-22 Shin Etsu Chem Co Ltd X線リソグラフィ−マスク用x線透過膜およびその製造方法
JP3200863B2 (ja) * 1991-04-23 2001-08-20 セイコーエプソン株式会社 半導体装置の製造方法
JPH04332115A (ja) 1991-05-02 1992-11-19 Shin Etsu Chem Co Ltd X線リソグラフィ−マスク用x線透過膜
JP3670277B2 (ja) 1991-05-17 2005-07-13 ラム リサーチ コーポレーション 低い固有応力および/または低い水素含有率をもつSiO▲X▼フィルムの堆積法
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
JPH07187892A (ja) * 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
JPH0521385A (ja) * 1991-07-10 1993-01-29 Nippon Steel Corp アルミニウム合金薄膜の製造方法
US5510146A (en) * 1991-07-16 1996-04-23 Seiko Epson Corporation CVD apparatus, method of forming semiconductor film, and method of fabricating thin-film semiconductor device
JP3121131B2 (ja) 1991-08-09 2000-12-25 アプライド マテリアルズ インコーポレイテッド 低温高圧のシリコン蒸着方法
US5225032A (en) * 1991-08-09 1993-07-06 Allied-Signal Inc. Method of producing stoichiometric, epitaxial, monocrystalline films of silicon carbide at temperatures below 900 degrees centigrade
US5695819A (en) 1991-08-09 1997-12-09 Applied Materials, Inc. Method of enhancing step coverage of polysilicon deposits
US5614257A (en) 1991-08-09 1997-03-25 Applied Materials, Inc Low temperature, high pressure silicon deposition method
JP3181357B2 (ja) * 1991-08-19 2001-07-03 株式会社東芝 半導体薄膜の形成方法および半導体装置の製造方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JPH0562811A (ja) 1991-09-03 1993-03-12 Matsushita Electric Ind Co Ltd 機能トリミング方法
JPH0562911A (ja) * 1991-09-04 1993-03-12 Fujitsu Ltd 半導体超格子の製造方法
JP3118037B2 (ja) * 1991-10-28 2000-12-18 キヤノン株式会社 堆積膜形成方法および堆積膜形成装置
US5231056A (en) 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
US5352636A (en) 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5324684A (en) 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
JPH05315269A (ja) * 1992-03-11 1993-11-26 Central Glass Co Ltd 薄膜の製膜方法
JP2951146B2 (ja) * 1992-04-15 1999-09-20 キヤノン株式会社 光起電力デバイス
JP3156878B2 (ja) 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US5242847A (en) 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP2740087B2 (ja) 1992-08-15 1998-04-15 株式会社東芝 半導体集積回路装置の製造方法
JP3200197B2 (ja) 1992-09-24 2001-08-20 コマツ電子金属株式会社 気相成長装置及びその排気管
US6004683A (en) * 1992-11-04 1999-12-21 C. A. Patents, L.L.C. Plural layered metal repair tape
WO1994014154A1 (en) * 1992-12-10 1994-06-23 Westinghouse Electric Corporation Increased brightness drive system for an electroluminescent display panel
US5563093A (en) 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
JPH06302526A (ja) 1993-04-16 1994-10-28 Kokusai Electric Co Ltd アモルファスシリコン膜の形成方法
JPH06310493A (ja) 1993-04-23 1994-11-04 Kawasaki Steel Corp 半導体装置の製造装置
JP2508581B2 (ja) 1993-05-28 1996-06-19 日本電気株式会社 化学気相成長法
DE4419074C2 (de) 1993-06-03 1998-07-02 Micron Semiconductor Inc Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
US5648293A (en) 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5471330A (en) * 1993-07-29 1995-11-28 Honeywell Inc. Polysilicon pixel electrode
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
US5360986A (en) 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
US6083810A (en) 1993-11-15 2000-07-04 Lucent Technologies Integrated circuit fabrication process
US5413813A (en) 1993-11-23 1995-05-09 Enichem S.P.A. CVD of silicon-based ceramic materials on internal surface of a reactor
US5656531A (en) 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JPH07249618A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3494467B2 (ja) * 1994-04-28 2004-02-09 沖電気工業株式会社 半導体薄膜の形成方法
JP2630257B2 (ja) 1994-06-03 1997-07-16 日本電気株式会社 半導体装置の製造方法
CN1269196C (zh) 1994-06-15 2006-08-09 精工爱普生株式会社 薄膜半导体器件的制造方法
US20020009827A1 (en) * 1997-08-26 2002-01-24 Masud Beroz Microelectronic unit forming methods and materials
US6121081A (en) 1994-11-15 2000-09-19 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon
US5656819A (en) * 1994-11-16 1997-08-12 Sandia Corporation Pulsed ion beam source
FI97731C (fi) * 1994-11-28 1997-02-10 Mikrokemia Oy Menetelmä ja laite ohutkalvojen valmistamiseksi
JPH08213343A (ja) 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
KR0180779B1 (ko) 1995-02-27 1999-03-20 김주용 반도체소자의 캐패시터 제조방법
US5698771A (en) 1995-03-30 1997-12-16 The United States Of America As Represented By The United States National Aeronautics And Space Administration Varying potential silicon carbide gas sensor
JPH08306688A (ja) 1995-04-28 1996-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3169337B2 (ja) 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US5654589A (en) 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application
JP3708554B2 (ja) 1995-08-04 2005-10-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US6161498A (en) * 1995-09-14 2000-12-19 Tokyo Electron Limited Plasma processing device and a method of plasma process
JP3305929B2 (ja) 1995-09-14 2002-07-24 株式会社東芝 半導体装置及びその製造方法
JP3432059B2 (ja) 1995-09-25 2003-07-28 キヤノン株式会社 光起電力素子の形成方法
US5893949A (en) 1995-12-26 1999-04-13 Xerox Corporation Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
JPH09191117A (ja) * 1996-01-09 1997-07-22 Mitsui Toatsu Chem Inc 半導体薄膜
US5869389A (en) * 1996-01-18 1999-02-09 Micron Technology, Inc. Semiconductor processing method of providing a doped polysilicon layer
JP3109570B2 (ja) 1996-01-27 2000-11-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5786027A (en) * 1996-02-14 1998-07-28 Micron Technology, Inc. Method for depositing polysilicon with discontinuous grain boundaries
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789030A (en) 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate
JP4093604B2 (ja) * 1996-03-25 2008-06-04 純一 半那 導電性パターンの形成方法
JPH09270421A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 表面処理装置および表面処理方法
US5863598A (en) 1996-04-12 1999-01-26 Applied Materials, Inc. Method of forming doped silicon in high aspect ratio openings
JP2795313B2 (ja) 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
EP0814177A3 (de) * 1996-05-23 2000-08-30 Ebara Corporation Verdampfer und Vorrichtung mit diesem Verdampfer zum Aufdampfen von Schichten
US6013155A (en) * 1996-06-28 2000-01-11 Lam Research Corporation Gas injection system for plasma processing
US5930106A (en) 1996-07-11 1999-07-27 Micron Technology, Inc. DRAM capacitors made from silicon-germanium and electrode-limited conduction dielectric films
US5913921A (en) * 1996-07-12 1999-06-22 Glenayre Electronics, Inc. System for communicating information about nodes configuration by generating advertisements having era values for identifying time reference for which the configuration is operative
JPH1041321A (ja) 1996-07-26 1998-02-13 Sony Corp バイポーラトランジスタの製造方法
US5731238A (en) 1996-08-05 1998-03-24 Motorola Inc. Integrated circuit having a jet vapor deposition silicon nitride film and method of making the same
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
JP2954039B2 (ja) 1996-09-05 1999-09-27 日本電気株式会社 SiGe薄膜の成膜方法
US5763021A (en) 1996-12-13 1998-06-09 Cypress Semiconductor Corporation Method of forming a dielectric film
KR100236069B1 (ko) * 1996-12-26 1999-12-15 김영환 캐패시터 및 그 제조방법
TW471031B (en) * 1997-01-08 2002-01-01 Ebara Corp Vapor feed supply system
JPH10203895A (ja) * 1997-01-20 1998-08-04 Sony Corp シリコンゲルマニウム混晶の成膜方法
JP3050152B2 (ja) * 1997-01-23 2000-06-12 日本電気株式会社 半導体装置の製造方法
US5879459A (en) * 1997-08-29 1999-03-09 Genus, Inc. Vertically-stacked process reactor and cluster tool system for atomic layer deposition
JP3084395B2 (ja) * 1997-05-15 2000-09-04 工業技術院長 半導体薄膜の堆積方法
US6351039B1 (en) * 1997-05-28 2002-02-26 Texas Instruments Incorporated Integrated circuit dielectric and method
JP3408401B2 (ja) 1997-05-30 2003-05-19 シャープ株式会社 半導体記憶素子およびその製造方法
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
FR2765394B1 (fr) * 1997-06-25 1999-09-24 France Telecom Procede d'obtention d'un transistor a grille en silicium-germanium
JPH1174485A (ja) 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JPH1197692A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 多結晶および液晶表示装置
JPH1197667A (ja) * 1997-09-24 1999-04-09 Sharp Corp 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
KR100274603B1 (ko) 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6228181B1 (en) * 1997-10-02 2001-05-08 Shigeo Yamamoto Making epitaxial semiconductor device
US6027760A (en) * 1997-12-08 2000-02-22 Gurer; Emir Photoresist coating process control with solvent vapor sensor
KR100268936B1 (ko) 1997-12-16 2000-10-16 김영환 반도체 소자의 양자점 형성 방법
TW439151B (en) 1997-12-31 2001-06-07 Samsung Electronics Co Ltd Method for forming conductive layer using atomic layer deposition process
EP0928015A3 (de) 1997-12-31 2003-07-02 Texas Instruments Incorporated Verfahren zum Verhindern des Eindrigens von Bor
US6027705A (en) * 1998-01-08 2000-02-22 Showa Denko K.K. Method for producing a higher silane
US6042654A (en) * 1998-01-13 2000-03-28 Applied Materials, Inc. Method of cleaning CVD cold-wall chamber and exhaust lines
US5933761A (en) * 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JP3854731B2 (ja) * 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JPH11330463A (ja) * 1998-05-15 1999-11-30 Sony Corp 半導体装置および半導体装置の製造方法
US6148761A (en) 1998-06-16 2000-11-21 Applied Materials, Inc. Dual channel gas distribution plate
US6048790A (en) * 1998-07-10 2000-04-11 Advanced Micro Devices, Inc. Metalorganic decomposition deposition of thin conductive films on integrated circuits using reducing ambient
EP1097473A1 (de) 1998-07-10 2001-05-09 Applied Materials, Inc. Plasmaverfahren zur abscheidung von siliziumnitridschichten hoher qualität und niedrigem wasserstoffgehalt
JP2000038679A (ja) * 1998-07-21 2000-02-08 Canon Inc 堆積膜形成方法および堆積膜形成装置
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
US6188134B1 (en) * 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
JP3259690B2 (ja) 1998-08-26 2002-02-25 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US6027975A (en) 1998-08-28 2000-02-22 Lucent Technologies Inc. Process for fabricating vertical transistors
JP2000077658A (ja) 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
TW382787B (en) * 1998-10-02 2000-02-21 United Microelectronics Corp Method of fabricating dual damascene
US6268068B1 (en) 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
US6107147A (en) 1998-12-18 2000-08-22 Texas Instruments Incorporated Stacked poly/amorphous silicon gate giving low sheet resistance silicide film at submicron linewidths
JP4511739B2 (ja) * 1999-01-15 2010-07-28 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア マイクロ電子機械システムを形成するための多結晶シリコンゲルマニウム膜
KR100363083B1 (ko) * 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
US6235568B1 (en) 1999-01-22 2001-05-22 Intel Corporation Semiconductor device having deposited silicon regions and a method of fabrication
JP3754568B2 (ja) * 1999-01-29 2006-03-15 シャープ株式会社 量子細線の製造方法
JP3869572B2 (ja) 1999-02-10 2007-01-17 シャープ株式会社 量子細線の製造方法
JP4731655B2 (ja) 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000243831A (ja) * 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
JPH11317530A (ja) * 1999-02-22 1999-11-16 Semiconductor Energy Lab Co Ltd 半導体装置
US6153541A (en) 1999-02-23 2000-11-28 Vanguard International Semiconductor Corporation Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
US6281559B1 (en) 1999-03-03 2001-08-28 Advanced Micro Devices, Inc. Gate stack structure for variable threshold voltage
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
DE60037357T2 (de) 1999-03-18 2008-12-04 Kaneka Corp. Härtbare Zusammensetzung
US6365465B1 (en) 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
JP3443379B2 (ja) 1999-03-23 2003-09-02 松下電器産業株式会社 半導体膜の成長方法及び半導体装置の製造方法
US6207567B1 (en) 1999-04-12 2001-03-27 United Microelectronics Corp. Fabricating method of glue layer and barrier layer
US6197669B1 (en) 1999-04-15 2001-03-06 Taiwan Semicondcutor Manufacturing Company Reduction of surface defects on amorphous silicon grown by a low-temperature, high pressure LPCVD process
US6037258A (en) * 1999-05-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Method of forming a smooth copper seed layer for a copper damascene structure
JP2000323420A (ja) 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
US6346732B1 (en) 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6146517A (en) 1999-05-19 2000-11-14 Infineon Technologies North America Corp. Integrated circuits with copper metallization for interconnections
JP2000340684A (ja) 1999-05-31 2000-12-08 Sony Corp 半導体装置の製造方法
KR20010001543A (ko) 1999-06-05 2001-01-05 김기범 구리 배선 구조를 가지는 반도체 소자 제조 방법
JP2001007301A (ja) 1999-06-17 2001-01-12 Sony Corp 半導体装置およびその製造方法
JP4726369B2 (ja) 1999-06-19 2011-07-20 エー・エス・エムジニテックコリア株式会社 化学蒸着反応炉及びこれを利用した薄膜形成方法
EP1065728B1 (de) 1999-06-22 2009-04-22 Panasonic Corporation Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
KR100306812B1 (ko) * 1999-06-29 2001-11-01 박종섭 반도체 소자의 게이트 형성방법
JP2001015736A (ja) 1999-06-29 2001-01-19 Sony Corp 半導体装置の製造方法
JP3324573B2 (ja) * 1999-07-19 2002-09-17 日本電気株式会社 半導体装置の製造方法および製造装置
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
KR20010047128A (ko) 1999-11-18 2001-06-15 이경수 액체원료 기화방법 및 그에 사용되는 장치
US6373112B1 (en) * 1999-12-02 2002-04-16 Intel Corporation Polysilicon-germanium MOSFET gate electrodes
US6252284B1 (en) 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
JP3925780B2 (ja) 1999-12-15 2007-06-06 エー・エス・エムジニテックコリア株式会社 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
TW408653U (en) * 2000-02-03 2000-10-11 Hu Hou Fei Ratcheting tool
US6649496B2 (en) * 2000-03-23 2003-11-18 Matsushita Electric Industrial Co., Ltd. Production method for semiconductor crystal
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
JP2001284340A (ja) * 2000-03-30 2001-10-12 Hitachi Kokusai Electric Inc 半導体製造装置および半導体装置の製造方法
WO2001078123A1 (en) 2000-04-11 2001-10-18 Genitech Co., Ltd. Method of forming metal interconnects
KR100363088B1 (ko) * 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
US6342448B1 (en) * 2000-05-31 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
EP2293322A1 (de) 2000-06-08 2011-03-09 Genitech, Inc. Verfahren zur Abscheidung einer Metallnitridschicht
US6444512B1 (en) 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6252295B1 (en) * 2000-06-19 2001-06-26 International Business Machines Corporation Adhesion of silicon carbide films
US20040224504A1 (en) 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
US6368954B1 (en) * 2000-07-28 2002-04-09 Advanced Micro Devices, Inc. Method of copper interconnect formation using atomic layer copper deposition
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6274463B1 (en) 2000-07-31 2001-08-14 Hewlett-Packard Company Fabrication of a photoconductive or a cathoconductive device using lateral solid overgrowth method
WO2002013262A2 (en) * 2000-08-07 2002-02-14 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel mosfet devices
US6403981B1 (en) * 2000-08-07 2002-06-11 Advanced Micro Devices, Inc. Double gate transistor having a silicon/germanium channel region
JP4710187B2 (ja) 2000-08-30 2011-06-29 ソニー株式会社 多結晶シリコン層の成長方法および単結晶シリコン層のエピタキシャル成長方法
US6365479B1 (en) * 2000-09-22 2002-04-02 Conexant Systems, Inc. Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6372559B1 (en) 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET
US6613695B2 (en) 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6444495B1 (en) 2001-01-11 2002-09-03 Honeywell International, Inc. Dielectric films for narrow gap-fill applications
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
KR101050377B1 (ko) 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
US6770134B2 (en) * 2001-05-24 2004-08-03 Applied Materials, Inc. Method for fabricating waveguides
US6905542B2 (en) * 2001-05-24 2005-06-14 Arkadii V. Samoilov Waveguides such as SiGeC waveguides and method of fabricating the same
TWI307912B (en) 2001-05-30 2009-03-21 Asm Inc Low temperature load and bake
US6858196B2 (en) * 2001-07-19 2005-02-22 Asm America, Inc. Method and apparatus for chemical synthesis
US6820570B2 (en) * 2001-08-15 2004-11-23 Nobel Biocare Services Ag Atomic layer deposition reactor
JP2003068654A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
DE10211312A1 (de) 2002-03-14 2003-10-02 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur epitaktischen Beschichtung einer Halbleiterscheibe sowie epitaktisch beschichtete Halbleiterscheibe
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7077388B2 (en) * 2002-07-19 2006-07-18 Asm America, Inc. Bubbler for substrate processing
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US20040142558A1 (en) * 2002-12-05 2004-07-22 Granneman Ernst H. A. Apparatus and method for atomic layer deposition on substrates
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
US7601223B2 (en) 2003-04-29 2009-10-13 Asm International N.V. Showerhead assembly and ALD methods
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
TWI270986B (en) * 2003-07-29 2007-01-11 Ind Tech Res Inst Strained SiC MOSFET
US7208427B2 (en) * 2003-08-18 2007-04-24 Advanced Technology Materials, Inc. Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing
US7156380B2 (en) * 2003-09-29 2007-01-02 Asm International, N.V. Safe liquid source containers
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP2007535147A (ja) 2004-04-23 2007-11-29 エーエスエム アメリカ インコーポレイテッド インサイチュドープトエピタキシャルフィルム
US7253084B2 (en) * 2004-09-03 2007-08-07 Asm America, Inc. Deposition from liquid sources
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
US7396415B2 (en) 2005-06-02 2008-07-08 Asm America, Inc. Apparatus and methods for isolating chemical vapor reactions at a substrate surface
US8105908B2 (en) 2005-06-23 2012-01-31 Applied Materials, Inc. Methods for forming a transistor and modulating channel stress
JP2007188976A (ja) * 2006-01-11 2007-07-26 Shinko Electric Ind Co Ltd 発光装置の製造方法
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
JP2007319735A (ja) 2006-05-30 2007-12-13 Fuji Xerox Co Ltd マイクロリアクター装置及び微小流路の洗浄方法
US20080026149A1 (en) * 2006-05-31 2008-01-31 Asm America, Inc. Methods and systems for selectively depositing si-containing films using chloropolysilanes
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films

Also Published As

Publication number Publication date
US6900115B2 (en) 2005-05-31
WO2002065516A2 (en) 2002-08-22
US7585752B2 (en) 2009-09-08
JP2005503000A (ja) 2005-01-27
US7273799B2 (en) 2007-09-25
US20030068851A1 (en) 2003-04-10
AU2002306436A1 (en) 2002-10-15
JP2011228724A (ja) 2011-11-10
EP1421607A2 (de) 2004-05-26
US20020197831A1 (en) 2002-12-26
WO2002065516A3 (en) 2003-11-13
US20070102790A1 (en) 2007-05-10
KR100934169B1 (ko) 2009-12-29
US20020173113A1 (en) 2002-11-21
US20030068869A1 (en) 2003-04-10
JP2004523903A (ja) 2004-08-05
US20080073645A1 (en) 2008-03-27
US6716713B2 (en) 2004-04-06
WO2002064853A3 (en) 2003-11-20
KR101050377B1 (ko) 2011-07-20
US6716751B2 (en) 2004-04-06
JP2008252104A (ja) 2008-10-16
US8067297B2 (en) 2011-11-29
WO2002065516A8 (en) 2004-07-08
WO2002065517A3 (en) 2003-10-30
US7893433B2 (en) 2011-02-22
US6743738B2 (en) 2004-06-01
DE60223662D1 (de) 2008-01-03
JP5134358B2 (ja) 2013-01-30
JP2004525509A (ja) 2004-08-19
KR101027485B1 (ko) 2011-04-06
US20100012030A1 (en) 2010-01-21
JP4224847B2 (ja) 2009-02-18
US7186582B2 (en) 2007-03-06
WO2002065517A2 (en) 2002-08-22
US7285500B2 (en) 2007-10-23
ATE400060T1 (de) 2008-07-15
AU2002240403A1 (en) 2002-08-28
EP1374291A2 (de) 2004-01-02
KR20030076675A (ko) 2003-09-26
US20050250302A1 (en) 2005-11-10
WO2002080244A2 (en) 2002-10-10
EP1374291B1 (de) 2007-11-21
EP1374290B1 (de) 2008-07-02
KR20030076676A (ko) 2003-09-26
JP2004532511A (ja) 2004-10-21
KR100870507B1 (ko) 2008-11-25
KR20030076677A (ko) 2003-09-26
US20020168868A1 (en) 2002-11-14
JP4417625B2 (ja) 2010-02-17
US20030082300A1 (en) 2003-05-01
US6958253B2 (en) 2005-10-25
US20030022528A1 (en) 2003-01-30
WO2002080244A3 (en) 2004-03-18
KR20080104391A (ko) 2008-12-02
WO2002064853A2 (en) 2002-08-22
US20050208740A1 (en) 2005-09-22
US6962859B2 (en) 2005-11-08
KR20090052907A (ko) 2009-05-26
US20080014725A1 (en) 2008-01-17
JP2004529496A (ja) 2004-09-24
US6821825B2 (en) 2004-11-23
US20050048745A1 (en) 2005-03-03
JP2008098668A (ja) 2008-04-24
EP1374290A2 (de) 2004-01-02
WO2002080244A9 (en) 2004-04-22
JP4866534B2 (ja) 2012-02-01
US8360001B2 (en) 2013-01-29
WO2002065508A2 (en) 2002-08-22
US7547615B2 (en) 2009-06-16
DE60227350D1 (de) 2008-08-14
US20050064684A1 (en) 2005-03-24
WO2002065508A3 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
DE60223662T2 (de) Abscheidungsverfahren auf mischsubstraten mittels trisilan
US8921205B2 (en) Deposition of amorphous silicon-containing films
US7863163B2 (en) Epitaxial deposition of doped semiconductor materials
DE102008050511B4 (de) Selektive Bildung einer Silizium-Kohlenstoff-Epitaxialschicht
DE112012000962B4 (de) Selektives epitaxiales Anwachsen von Silicium bei niedriger Temperatur zur Integration von Einheiten
US7816236B2 (en) Selective deposition of silicon-containing films
US7785995B2 (en) Semiconductor buffer structures
KR20140089404A (ko) 반도체 박막의 선택적 에피택셜 형성
DE112016001675B4 (de) Verfahren zur Erhöhung der Wachstumsrate für ein selektives Expitaxialwachstum
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
EP0241204B1 (de) Herstellungsverfahren einer niedergeschlagenen Kristallschicht
CA1329756C (en) Method for forming crystalline deposited film
DE102004053307B4 (de) Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung
EP2130214B1 (de) Selektives wachstum von polykristallinem siliziumhaltigen halbleitermaterial auf siliziumhaltiger halbleiteroberfläche
EP2695180B1 (de) Verfahren zur herstellung eines iii/v-si-templats
DE4139159C2 (de) Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter
JPH0529234A (ja) エピタキシヤル成長法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
EP1887617A2 (de) Auftragungsverfahren auf gemischte Substrate unter Verwendung von Trisilan

Legal Events

Date Code Title Description
8364 No opposition during term of opposition