DE60304746T2

DE60304746T2 - Verfahren und Vorrichtung zur Verifikation eines Gate-Oxide Fuse-Elementes

Info

Publication number: DE60304746T2
Application number: DE60304746T
Authority: DE
Inventors: Myron J. Gilbert Buer; Douglas D. Mesa Smith
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2002-01-03
Filing date: 2003-01-02
Publication date: 2006-11-16
Anticipated expiration: 2023-01-03
Also published as: EP1326259A1; US7940593B2; US20030123314A1; EP1326259B1; US20040156224A1; US6704236B2; DE60304746D1

Description

Hintergrund der Erfindung
Die Erfindung betrifft ein Verfahren zum Überprüfen eines Zustandes einer Speichervorrichtung sowie eine Speichervorrichtung, die eine Speicherzelle umfasst.
Es gibt zwei Haupttypen von Speichervorrichtungen, die auf dem Gebiet der Datenspeicherung verwendet werden. Der erste Typ ist ein flüchtiger Speicher, in dem Informationen in einer bestimmten Speichervorrichtung gespeichert werden, wobei die Informationen in dem Moment verloren gehen, in dem die Energie abgeschaltet wird. Der zweite Typ ist eine nicht flüchtige Speichervorrichtung, in der die Informationen auch dann erhalten bleiben, wenn die Energie abgeschaltet wird. Bei dem zweiten Typ sehen manche Bauarten Multiprogramming (Mehrfachprogrammierung) vor, während andere Bauarten One-Time-Programming (Einmalprogrammierung) vorsehen. Die Herstellungstechniken, die zum Bauen solcher nicht flüchtigen Speicher verwendet werden, unterscheiden sich typischerweise ziemlich von den gängigen logischen Verfahren, wodurch die Komplexität und Chipgröße solcher Speicher dramatisch erhöht wird.
Einmal programmierbare (alternativ mit "OTP" (one-time programmable) bezeichnete) Speichervorrichtungen haben zahlreiche Anwendungsmöglichkeiten, insbesondere Langzeitanwendungsmöglichkeiten. OTP-Speichervorrichtungen können beispielsweise bei der Post-Package-Programmierung zum Speichern von Sicherheitscodes, Schlüsseln oder Kennungen verwendet werden. Diese Codes, Schlüssel oder Kennungen können nicht elektrisch verändert oder decodiert werden, ohne den Schaltungsaufbau zu zerstören. Des Weiteren können solche OTP-Speichervorrichtungen dazu verwendet werden, eine Vorrichtung in einzigartiger Weise an eine spezifische Anwendung anzupassen. Alternativ können solche Speichervorrichtungen als Speicherelemente in programmierbaren Logikelementen und ROM-Vorrichtungen (Festspeichern) verwendet werden.
Bekannte OTP-Speichervorrichtungen verwenden Speicherelemente in Kombination mit wieder verwendbaren Sicherungen (Poly-Fuses). Ein Nachteil von wieder verwendbaren Sicherungen besteht darin, dass das Widerstandsverhältnis ziemlich nahe beieinander liegt und sich der Wert nur um ungefähr eine Größenordnung unterscheidet. Mit anderen Worten, der Widerstand von wieder verwendbaren Sicherungen vor dem Durchbrennen und der Widerstand nach dem Durchbrennen liegen ziemlich nahe beieinander. Daher ist das Erfassen des Unterschieds zwischen einer durchgebrannten und einer nicht durchgebrannten wieder verwendbaren Sicherung schwierig. Ein weiterer Nachteil herkömmlicher wieder verwendbarer Sicherungen ist die Instabilität ihres programmierten Zustandswiderstands. Insbesondere neigt der Widerstand der programmierten, wieder verwendbaren Sicherungen dazu, mit der Zeit abzunehmen. Im schlimmsten Fall kann die programmierte, wieder verwendbare Sicherung tatsächlich vom programmieren Zustand in den nicht programmierten Zustand umschalten, was zu einem Schaltungsausfall führt.
Dicke, mit Oxid-Gates versehene Transistoren oder Sicherungen (d.h. Sicherungen, die in Übereinstimmung mit 0,35 μm-, 0,28 μm- oder anderen Dickschichtverfahrenstechniken hergestellt wurden) wurden anstelle von Speichervorrichtungen mit wieder verwendbaren Sicherungen verwendet. Das US-Patent Nr. 6,044,012 offenbart eine Technik zum Zerbrechen des Gate-Oxid-Transistors, wobei das Oxid ungefähr 40 bis 70 Å dick ist. Es wird davon ausgegangen, dass die zum Zerbrechen dieses dicken Oxids benötigte Spannung im Wesentlichen hoch ist und die Verwendung einer Ladungspumpenschaltung erfordert. Darüber hinaus wird angenommen, dass der endgültige programmierte Widerstand im oberen Kiloohm-Bereich liegt.
Eine Alternative besteht darin, eine OTP-CMOS-Speichervorrichtung mit dünnen Gate-Oxid-Transistoren oder -Sicherungen zu verwenden. Die gemeinschaftlich übertragene Anmeldung Nr. 09/739, 752 mit der Veröffentlichungsnummer WO02063689 offenbart den physikalischen Strom, der zum Zerbrechen, Durchschlagen oder Durchbrennen einer Gate-Oxid-Sicherung verwendet wird, wobei das Oxid eine Dicke von ungefähr 2,5 nm oder weniger hat (alternativ als "Dünn-Oxid-" oder "dünne(r) Gate-Oxid-Transistor oder -Sicherung" bezeichnet). Diese dünnen Gate-Oxid-Transistoren oder -Sicherungen integrieren sowohl NMOS- als auch PMOS-Transistoren auf einem Siliziumsubstrat. Der NMOS-Transistor besteht aus einem N-dotierten Polysilizium-Gate-Anschluss, einem Kanalleitbereich und Source-/Drain-Bereichen, die durch Diffusion eines N-Dotierungsmittels im Siliziumsubstrat gebildet wurden. Der Kanalbereich trennt den Source-Anschluss vom Drain-Anschluss in lateraler Richtung, während eine Schicht aus einem dielektrischen Material, das einen Stromfluss verhindert, den Polysilizium-Gate-Anschluss vom Kanal trennt. In ähnlicher Weise entspricht die PMOS-Transistorarchitektur der des vorstehend beschriebenen NMOS-Transistors, wobei jedoch ein P-Dotierungsmittel verwendet wird.
Das dielektrische Material, das den Polysilizium-Gate-Anschluss vom Kanalbereich trennt, besteht für gewöhnlich aus einem thermisch gewachsenen Oxidmaterial, z.B. Siliziumdioxid (SiO₂), wobei das Oxid eine Dicke von ungefähr 2,5 nm oder weniger hat. Hierbei hat das dünne Oxid äußerst geringe Kriechstromverluste unter Spannungsbeanspruchung, und zwar durch einen Fowler-Nordheim-Tunneln genannten Mechanismus. Wenn dieser dünne Gate-Oxid-Transistor oder diese dünne Gate-Oxid-Sicherung über ein kritisches elektrisches Feld hinaus beansprucht wird (angelegte Spannung geteilt durch die Dicke des Oxids) bricht das Oxid, wobei der Transistor oder die Sicherung zerstört wird (alternativ als "durchbrennen" bezeichnet). Wenn die Sicherung mit einem Speicherelement als Teil einer Speicherzelle verbunden oder gekoppelt ist, wie in der gemeinschaftlich übertragenen Anmeldung Nr. EP 02258706 , Veröffentlichungsnummer EP 1329901 , mit dem Titel "Memory Cell with Fuse Element" offenbart, wird durch das Durchbrennen des Transistors oder der Sicherung der Zustand des Speicherelements und somit der Speicherzelle festgelegt oder programmiert.
Ein Festlegen des Zustands oder Programmieren der Speichervorrichtung verändert effektiv ihre Parameter. Spezifischer ist das Festlegen des Zustands des Transistors oder der Sicherung ein destruktiver Vorgang, da die durchgebrannte Sicherung effektiv zerstört wird. Nach dem Programmieren einer Speichervorrichtung ist es vorteilhaft, eine solche Programmierung zu verifizieren. Mit anderen Worten, sobald der Zustand der Sicherung festgelegt worden ist, ist es vorteilhaft, zu überprüfen, ob ein derart festgelegter Zustand korrekt ist und sich während der Lebensdauer der Speicherzelle nicht verändert.
In dem Dokument US A-5 384 746, das den relevantesten Stand der Technik darstellt, ist ein System mit einer Schaltung zum Speichern und Wiedergewinnen von Daten beschrieben. Die Schaltung speichert Daten in einer Datensicherung. Die Werte der gespeicherten Daten können durch Vergleichen der Datensicherung mit einer Prüfsicherung unter Verwendung einer Speicher- und Erfassungsschaltung bestimmt werden. Die Sicherung kann Polysilizium umfassen, das dotiert wurde, um es leitfähig zu machen, oder eine Metallverbindung.
Weitere Einschränkungen und Nachteile herkömmlicher und traditioneller Vorgehensweisen gehen für Fachleute auf dem Gebiet aus einem Vergleich der vorstehend genannten Systeme mit der vorliegenden Erfindung hervor, die in der übrigen vorliegenden Anmeldung unter Bezugnahme auf die Zeichnungen dargelegt ist.
Erfindungsgemäß wird ein Verfahren zum Überprüfen eines Zustands einer Speichervorrichtung, wie durch den Gegenstand von Anspruch 1 dargelegt, und eine Speichervorrichtung bereitgestellt, wie durch den Gegenstand von Anspruch 9 dargelegt. Weitere vorteilhafte Merkmale der Erfindung sind in den Unteransprüchen enthalten.
Merkmale der vorliegenden Erfindung finden sich in einer einmal programmierbaren CMOS-Speichervorrichtung und einem Verfahren zum Überprüfen des programmierten Zustands einer in einer einmal programmierbaren CMOS-Speichervorrichtung verwendeten Gate-Oxid-Sicherung. Bei einer Ausführungsform umfasst die Speicherzelle oder -vorrichtung das Vergleichen des Widerstands einer programmierten Sicherung mit einem Referenzpegel, der anhand experimenteller Messungen von Referenzsicherungen bestimmt wird.
Eine Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren zum Überprüfen eines Zustands eines Elements, das wenigstens zwei Zustände aufweist. Das Verfahren umfasst das Bestimmen, ob der Zustand des Elements einem erwarteten Zustand entspricht, das Verwenden einer Prüfschaltung und das Ausgeben eines gültigen Signals, wenn der Zustand des Elements dem erwarteten Zustand entspricht.
Eine weitere Ausführungsform betrifft ein Verfahren zum Überprüfen eines Zustands einer Speichervorrichtung. Das Verfahren umfasst das Vergleichen eines Zustands einer ersten mit einem Gate-Anschluss versehenen Sicherung oder Gate-Sicherung mit einem ersten erwarteten Zustand und das Erzeugen eines ersten Signals. Ein Zustand einer zweiten Gate-Sicherung wird mit einem zweiten erwarteten Zustand verglichen und ein zweites Signal erzeugt. Ein gültiges Signal wird ausgegeben, sofern das erste und das zweite Signal gleich sind.
Eine Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren zum Überprüfen des Zustands eines Gate-Sicherungselements, das mit einer einmal programmierbaren CMOS-Speichervorrichtung verwendet wird. Ein erster erwarteter Zustand wird festgelegt und ein Zustand einer ersten Gate-Oxid-Sicherung erfasst. Der Zustand der ersten Gate-Oxid-Sicherung wird mit dem ersten erwarteten Zustand verglichen, um zu bestimmen, ob sie gleich sind, und ein erstes Signal erzeugt. Ein zweiter erwarteter Zustand wird festgelegt und ein Zustand einer zweiten Gate-Oxid-Sicherung erfasst. Der Zustand der zweiten Gate-Oxid-Sicherung wird mit dem zweiten erwarteten Zustand verglichen, um zu bestimmen ob sie gleich sind, und ein zweites Signal erzeugt. Ein gültiger Ausgang wird erzeugt, wenn sich sowohl das erste als auch das zweite Signal in einem korrekten Zustand befinden, z.B. wenn beide Signale high sind.
Bei einer anderen Ausführungsform betrifft die vorliegende Erfindung eine Prüfvorrichtung. Bei dieser Ausführungsform umfasst die Prüfvorrichtung wenigstens einen Stromverstärker, der durch einen Dateneingang modifiziert werden kann.
Bei einer weiteren Ausführungsform betrifft die vorliegende Erfindung eine Speichervorrichtung. Die Speicherorrichtung umfasst zumindest eine Speicherzelle mit wenigstens einer Gate-Sicherung und zumindest eine Referenzzelle. Mindestens eine Prüfschaltung, die sowohl mit der Speicher- als auch der Referenzzelle verbunden ist, ist dafür ausgelegt, den Zustand der Gate-Sicherung zu erfassen. Wenigstens ein exklusiver NOR-Gate-Anschluss ist mit der Prüfschaltung und ein logischer "UND"-Gate-Anschluss mit dem exklusiven "NOR"-Gate-Anschluss verbunden und dafür ausgelegt, ein gültiges Signal zu erzeugen.
Andere Aspekte, Vorteile und neuartige Merkmale der vorliegenden Erfindung sowie die Details einer dargestellten Ausführungsform derselben gehen aus der nachfolgenden Beschreibung und den Zeichnungen genauer hervor, wobei sich gleiche Bezugszeichen auf gleiche Teile beziehen.
Kurzbeschreibung verschiedener Ansichten der Zeichnungen
1 zeigt ein Blockdiagramm einer Speichervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung, die Gate-Sicherungen und einen Prüfschaltungsblock umfasst, der zum Überprüfen des Zustand der Gate-Sicherungen verwendet wird,
2 zeigt ein Schaltbild einer Speicherorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung, die der Speichervorrichtung gemäß 1 ähnlich ist,
3 zeigt ein Schaltbild von zwei OTP-Speicherzellen gemäß einer Ausführungsform der vorliegenden Erfindung, die den Speicherzellen gemäß 2 ähnlich sind,
4 zeigt ein Schaltbild eines Prüfschaltungsblocks gemäß einer Ausführungsform der vorliegenden Erfindung, der dem Prüfschaltungsblock gemäß 2 ähnlich ist,
5 zeigt ein Schaltbild eines exklusiven NOR-Gate-Anschlusses gemäß einer Ausführungsform der vorliegenden Erfindung, der dem in 2 gezeigten exklusiven NOR-Gate-Anschluss ähnlich ist,
6 zeigt eine Ausführungsform eines 6T-Speicherelements gemäß einer Ausführungsform der vorliegenden Erfindung, das dem in der in 2 gezeigten Speicherzelle enthaltenen Speicherelement ähnlich ist,
7 zeigt eine Ausführungsform einer MOSFET-Gate-Oxid-Sicherung mit tiefem N-Schacht, die den in 2 gezeigten Gate-Oxid-Sicherungen ähnlich ist,
8 zeigt eine weitere Ausführungsform einer Gate-Oxid-Sicherung, die der in 7 gezeigten Gate-Oxid-Sicherung ähnlich ist,
9 zeigt ein Widerstandsprüffenster für einen Prüfschaltungsblock gemäß einer Ausführungsform der vorliegenden Erfindung,
10 zeigt ein Flussdiagramm höherer Ebene zum Überprüfen des programmierten Zustands der Gate-Sicherungen gemäß einer Ausführungsform der vorliegenden Erfindung, und
11A, 11B und 11C zeigen detaillierte Flussdiagramme zum Überprüfen des programmierten Zustands der Gate-Sicherungen gemäß einer Ausführungsform der vorliegenden Erfindung.
Genaue Beschreibung der Erfindung
Das Festlegen des Zustands eines Transistors oder einer Sicherung ist ein destruktiver Vorgang. Nach dem Programmieren der Sicherung ist es vorteilhaft, den Zustand der Sicherung zu überprüfen. Es ist wichtig, die programmierte Sicherung innerhalb eines gewissen Rahmens zurücklesen zu können, um zu überprüfen, ob sie, sobald die Speichervorrichtung hergestellt worden ist und auf dem Gebiet eingesetzt wird, beim Einschalten immer zu dem programmierten Zustand zurückkehrt.
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Vorrichtung und ein Verfahren, die dafür ausgelegt sind, ein genaues Lesen der programmierten Gate-Oxid-Sicherungsspeicherzellen durchzuführen, um den programmierten Zustand der Sicherungen zu verifizieren. Es ist vorgesehen, dass die Speichervorrichtung nur eine Sicherungsspeicherzelle oder zwei oder mehrere eine Anordnung bildende Speicherzellen umfassen kann. Darüber hinaus ist vorgesehen, dass die Speicherzelle und die Prüfschaltung Teil einer Einheit oder Vorrichtung (d.h. der "Speichervorrichtung") oder separate Einrichtungen sind, die in einem oder mehreren integrierten Schaltungs-(d.h. "IC"-)Chips enthalten sein können. Es ist ferner vorgesehen, dass, obgleich die Prüfschaltung der vorliegenden Erfindung in Bezug auf eine dünne Oxid-Gate-OTP-Speicherzelle beschrieben ist, die Prüfschaltung mit jeder Vorrichtung verwendet werden kann, die ein Signal aufweist, das mit einem Referenzsignal verglichen werden kann (d.h. ein Differenzvergleich).
Eine Ausführungsform der vorliegenden Erfindung umfasst einen Prüfschaltungsblock, der mit einer Gate-Oxid-Sicherungsanordnung und über einen Spaltenauswahl-Multiplexer mit einem Vergleichsdateneingang verbunden ist. Der Prüfschaltungsblock führt ein Lesen der Gate-Oxid-Sicherungsanordnung durch, wobei ein solches Lesen genauer ist als beim Gebrauch in dem erwarteten Einsatzgebiet. Spezifischer zeigt 1 eine Speichervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Die Speichervorrichtung, die allgemein mit 10 bezeichnet ist, umfasst eine oder mehrere Speicherzellen 12 und eine Referenzzelle 14, die mit dem Prüf- oder Verifikationsschaltungsblock 16 verbunden oder gekoppelt sind oder anderweitig damit in Verbindung stehen. Bei dieser Ausführungsform ist die Prüfschaltung mit einem exklusiven NOR-Gate-Anschluss 18 (der alternativ auch als "XNOR"-Gate-Anschluss bezeichnet wird) gekoppelt, der einen Ausgang aufweist.
1 zeigt ferner, dass die Speichervorrichtung 10 eine oder mehrere Kopplungen oder Verbindungen aufweist. Wie gezeigt, ist jede der OTP-Speicherzellen 12 mit den gemeinsamen Lese-Bitleitungen (read bit lines) RBIT 20 und RBITB (nicht in 1 gezeigt) über NMOS-Durchlasstransistoren verbunden, die durch eine Wortleitung RWL 28 gesteuert werden. Obgleich nur eine OTP-Zelle 12 dargestellt ist, ist es vorgesehen, dass die Speichervorrichtung 10 zwei oder mehrere (d.h. eine Mehrzahl von) OTP-Speicherzellen umfassen kann. Des Weiteren ist der XNOR-Gate-Anschluss 18 mit einem gültigen Ausgang (VALID) 34 dargestellt.
2 zeigt ein Schaltbild einer Speichervorrichtung 100, die der Speichervorrichtung 10 gemäß 1 ähnlich ist. Wie gezeigt, besteht jede der Mehrzahl an OTP-Speicherzellen 112(0) bis 112(n) aus einem Speicherelement oder Kern 121(0) bis 121(n) und zwei dünnen Gate-Oxid-Sicherungen 122(0) bis 122(n) und 124(0) bis 124(n). Jede der OTP-Speicherzellen 112(0) bis 112(n) ist mit den gemeinsamen Lese-Bitleitungen RBIT 120 und RBITB 122 über zwei NMOS-Durchlasstransistoren 126(0) bis 126(n) bzw. 127(0) bis 127(n) verbunden, die jeweils durch die eine oder mehreren Wortleitungen RWL 128(0) bis 128(n) gesteuert werden.
Bei dieser Ausführungsform ist die Lese-Bitleitung RBIT 120 mit der Prüfschaltung INST A 116A verbunden, die den Zustand des Sicherungselements D 122(0) erfasst, wenn sich RWL(0) 128(0) in einem High-Zustand befindet. Dieser erfasste Zustand hängt vom Dateneingang (DI) 130 ab, der den ersten erwarteten Zustand des Sicherungselements D 122(0) festlegt. Der Ausgang der Prüfschaltung INST A 116A und von DI 130 wird einem ersten XNOR-Gate-Anschluss 118A zugeführt, an ihn übertragen oder übermittelt, der einen High-Zustand oder ein High-Signal erzeugt, wenn der erfasste Zustand des Sicherungselements D 122(0) dem Zustand des DI-Eingangs entspricht.
Wie gezeigt, ist die Lese-Bitleitung RBITB 122 mit der Prüfschaltung INST B 116B verbunden, die den Zustand des Sicherungselements C 124(0) erfasst, wenn sich RWL(0) 128(0) in einem High-Zustand befindet. Der durch die Prüfschaltung 116B erfasste Zustand hängt wiederum von dem Dateneingangsanschluss DI 130 ab, der einen zweiten erwarteten Zustand festlegt. Bei einer Ausführungsform ist der zweite erwartete Zustand die Umkehrung des ersten erwarteten Zustands. Spezifischer kehrt der Inverter 117 DI 130 um und bildet dadurch den zweiten erwarteten Zustand.
Der Ausgang der Prüfschaltung INST B wird dem zweiten XNOR-Gate-Anschluss 118B zusammen mit dem zweiten erwarteten Zustand zugeführt. Bei einer Ausführungsform erzeugt XNOR2 118B einen High-Zustand, wenn der Zustand des Sicherungselements C 124(0) dem zweiten erwarteten Zustand (d.h. der Umkehrung des Zustands des DI-Eingangs) entspricht. Schließlich werden die Ausgänge von XNOR1 118A und XNOR2 118B dem logischen UND1-Gate-Anschluss 132 zugeführt, der einen Ausgang VALID 134 erzeugt, wenn sich beide Sicherungselemente in einem korrekten Zustand befinden. Bei einer Ausführungsform wird ein gültiges Signal (VALID) erzeugt, wenn sich die beiden Ausgänge von XNOR1 118A und XNOR2 118B in demselben Zustand befinden, z.B. einem High-Zustand.
Die 3, 4 und 5 liefern genauere Details des Betriebs des Prüfschaltungsblocks und seiner Wechselwirkung mit der/den OTP-Speicherzelle(n) und XNOR-Gate-Anschlüssen. 3 zeigt eine OTP-Speicherzelle 212 mit einem Speicherelement oder Kern 221, wobei ein Schalter 223 mit einem oder mehreren dünnen Oxid- Gate-Sicherungselementen verbunden ist, z.B. der Sicherung 222. Bei einer Ausführungsform der vorliegenden Erfindung ist die Sicherung 222 durch den Schalter 223 vom Kern 221 getrennt. Die OTP-Speicherzelle oder Referenzzelle 212R ist mit einem Speicherelement oder Kern 221R dargestellt, wobei ein Schalter 223R mit einer oder mehreren dünnen Oxid-Gate-Referenzsicherungen 222R und einem Referenzwiderstand 235 verbunden ist. Bei einer Ausführungsform der vorliegenden Erfindung ist die Referenzsicherung 222R in isolierter Art und Weise mit dem Kern 221R verbunden.
Das Sicherungselement A 222 ist über den NMOS-Transistor 226, dessen Gate-Anschluss mit Lese-Wortleitung (read word live) RWL 228 verbunden ist, mit RBIT 220 verbunden. Wie in 4 gezeigt, ist das Sicherungselement A 222 über RBIT 220 mit den Gate- und Source-Anschlüssen des Transistors 240 und dem Gate-Anschluss des Transistors 242 verbunden. Der Strom im Transistor 240, der durch den Stromfluss in das Sicherungselement A 222 festgelegt wird, wird zum Transistor 242 gespiegelt.
Die Referenzsicherung 222R ist über den NMOS-Transistor 226R, dessen Gate-Anschluss mit VDD25 232 verbunden ist, mit REFIN 223 verbunden. Wie in 4 gezeigt, ist die Referenzsicherung 222R über REFIN 223 mit den Gate- und Source-Anschlüssen des Transistors 244 und dem Gate-Anschluss des Transistors 246 verbunden. Die Transistoren 244 und 246 sind an die Transistoren 242 und 240 angepasst und erfüllen dieselbe Funktion, indem sie den durch den Referenzwiderstand 235 festgelegten Referenzstrom und den Strom in dem offenen Sicherungselement, der Referenzsicherung 222R, spiegeln. Bei einer Ausführungsform stellt die Referenzzelle 212R einen Referenzstrom bereit und legt den Zustand der Transistoren 244 und 246 fest, wobei sie eine durchgebrannte Sicherung vortäuscht.
Bei einer Ausführungsform der vorliegenden Erfindung umfassen die programmierten Speicherzellen im Allgemeinen zwei Gate-Sicherungen, d.h. eine durchgebrannte Sicherung und eine nicht durchgebrannte oder unversehrte Sicherung. Die Prüfschaltung überprüft die Zustände der zwei Sicherungen. Bei dieser Ausführungsform besitzt der in 2 gezeigte Prüfschaltungsblock 116 zwei Vormagnetisierungspunkte, die auf einem Zustand von SENSDI 270 basieren. Wenn SENSDI 270 z.B. high ist (um zu bestimmen, ob sich die Sicherung in einem nicht durchgebrannten Zustand befindet), dann ist DATAB 279 aufgrund des die Transistoren 266 und 268 umfassenden Inverters low. DATA 278 ist dann aufgrund des die Transistoren 272 und 274 umfassenden Inverters high. Dies führt dazu, dass der Transistor 262 NVREF 257 und NVREFM 258 voneinander isoliert. Darüber hinaus wird NVREFM 258 durch den Transistor 276 low gehalten, wodurch der Transistor 260 abgeschaltet wird.
Auf diese Weise bilden die Transistoren 248 und 264 einen Spiegel, der 1/8 des Referenzstromes im Transistor 246 an den Transistor 264 überträgt. Wenn der Strom im Sicherungselement A 222 beispielsweise größer als 1/8 des Referenzstromes ist (festgelegt durch den Referenzwiderstand 235 und die Referenzsicherung 222R), wird dadurch bewirkt, dass SAOUTB 254 über die Schaltpunktspannung des durch die Transistoren 250 und 252 gebildeten Inverters steigt. Dies bewirkt, dass VERDO 256 in einen Low-Zustand übergeht. Wenn jedoch der Strom im Sicherungselement A 222 beispielsweise kleiner oder gleich 1/8 des Referenzstromes ist, bleibt SAOUTB 254 unter der Schaltpunktspannung des durch die Transistoren 250 und 252 gebildeten Inverters, wodurch bewirkt wird, dass VERDO 256 im High-Zustand verbleibt. Bei einer Ausführungsform umfasst die vorliegende Erfindung einen Stromspiegelungsverstärker, der die Transistoren 240, 242, 244, 246, 248, 264, 260 und 262 umfasst, die unter Verwendung von Programmierdaten programmiert werden können.
Wenn jedoch SENSDI 270 beispielsweise low ist (um zu bestimmen, ob die Sicherung durchgebrannt ist), dann ist DATAB 279 aufgrund des die Transistoren 266 und 268 umfassenden Inverters high. DATA 278 ist dann aufgrund des die Transistoren 272 und 274 umfassenden Inverters low. Dies führt dazu, dass der Transistor 262 zwischen NVREF 257 und NVREFM 258 einen Kurzschluss verursacht. Auf diese Weise bilden die Transistoren 248, 264 und 260 einen Spiegel, der 1/8 des Referenzstromes im Transistor 246 an den Transistor 264 und 7/8 des Referenzstromes im Transistor 246 an den Transistor 260 überträgt. An diesem Punkt muss der Strom in der Sicherung A 222 größer als der Referenzstrom sein (festgelegt durch den Referenzwiderstand 235 und die Referenzsicherung 222R), um zu bewirken, dass SAOUTB 254 über die Schaltpunktspannung des durch die Transistoren 250 und 252 gebildeten Inverters steigt. Dies bewirkt, das VERDO 256 in einen Low-Zustand übergeht. Wenn der Strom im Sicherungselement A 222 kleiner oder gleich dem Referenzstrom ist, bleibt SAOUTB 254 unter der Schaltpunktspannung des durch die Transistoren 250 und 252 gebildeten Inverters, wodurch bewirkt wird, dass VERDO 256 im High-Zustand verbleibt.
Die übrigen in 5 dargestellten Transistoren (Transistoren 280, 282, 290, 292, 298, 296, 312, 294, 310, 300, 320, 314, 322 und 323) sind miteinander verbunden oder gekoppelt und bilden eine Ausführungsform eines XNOR-Gate-Anschlusses, wie vorstehend beschrieben. Die Eingänge des XNOR-Gate-Anschlusses sind VERDO 256 und DATA 278 und der Ausgang ist VALID 324. VALID 324 bleibt in einem Low-Zustand, es sei denn sowohl VERDO als auch DATA befinden sich in einem korrekten Zustand. VALID befindet sich beispielsweise in einem High-Zustand, wenn sich sowohl VERDO als auch DATA in einem High-Zustand befinden.
Bezug nehmend auf 6 ist eine Ausführungsform eines Kerns dargestellt, der allgemein mit 312 bezeichnet ist (und den vorstehend beschriebenen Speicherelementen 12 und 212 ähnelt). Bei einem Beispiel ist der Kern 312 ein 6T-CMOS-SRAM-Speicherelement mit zwei PFET-Transistoren 350 und 352 und vier NFET-Transistoren 354, 356, 358 und 360. Ein PFET-Transistor wird durch eine logische 0 an seinem Gate-Anschluss eingeschaltet und ist dafür ausgelegt, eine logische 1 durchzulassen oder zu übertragen. Ein NFET-Transistor wird durch eine logische 1 an seinem Gate-Anschluss eingeschaltet und ist dafür ausgelegt, eine logische 0 durchzulassen oder zu übertragen. Der Kern kann bei einer Ausführungsform der vorliegenden Erfindung in Form von mehreren Reihen und Spalten ausgeführt sein.
Das Speicherelement 312 befindet sich entweder in einem gespeicherten Low- oder High-Speicherzustand. Wenn eine logische 0 gespeichert ist (d.h. das Speicherelement 312 befindet sich in einem gespeicherten Low-Zustand), wird durch das Aufzeichnen neuer und gegensätzlicher Informationen im Speicherelement eine logische 1 gespeichert (d.h. ein gespeicherter High-Zustand). Wenn eine logische 1 im Speicherelement 312 gespeichert ist (d.h. das Speicherelement 312 befindet sich in einem gespeicherten High-Zustand), wird durch das Aufzeichnen neuer und gegensätzlicher Informationen eine logische 0 gespeichert (d.h. der Zustand des Speicherelements wird in einen gespeicherten Low-Zustand abgeändert).
7 zeigt eine Ausführungsform eines Sicherungselements 400 (das den vorste hend beschriebenen Sicherungen 122, 124 und 222 ähnlich ist). Bei dieser Ausfüh rungsform ist das Sicherungselement 400 eine MOSFET-Gate-Oxid-Sicherung 400 mit tiefem N-Schacht, die eine Oxiddicke von ungefähr 2,5 nm oder weniger hat und mit einem Speicherelement gemäß einer Ausführungsform der vorliegenden Erfin dung verwendet wird. Die Sicherung 400 umfasst einen tiefen N-Schacht (DNW- deep N-well) 402. N3v5out ist so dargestellt, dass sie den Source-Anschluss 404 und den Drain-Anschluss 406 miteinander koppelt. Der Gate-Anschluss 408 ist mit vload (nicht gezeigt) verbunden. Dieser Niederspannungs-CMOS-Gate-Oxid- Sicherungstransistor wird durch gesteuerte Strompulse mit vorgegebener Amplitude
programmiert, um sein Gate-Oxid zu zerbrechen. Die elektrische Energie, die durch das Gate-Oxid fließt, kann eine gewisse Spannung und Dauer nicht überschreiten, um zu vermeiden, dass im Gate-Oxid ein Hohlraum gebildet wird.
Der Vorteil des tiefen N-Schachts 402 besteht darin, dass er die Speicherzelle isoliert, wodurch eine Vormagnetisierung des Schachts, des Source-Anschlusses und des Drain-Anschlusses auf –3,5 Volt ermöglicht wird. Während eines Schreibbetriebs werden über vload 2,5 Volt an den Gate-Anschluss angelegt, wodurch effektiv eine Spannungsdifferenz von weniger als ungefähr 6 Volt am Gate-Oxid 408 erzeugt wird, um es zu zerbrechen. Bei einer Ausführungsform beispielsweise wird eine Spannungsdifferenz von ungefähr 5 Volt am Gate-Oxid erzeugt, die es zerbricht.
Wenn das Gate-Oxid durchgebrannt ist, wird ein leitfähiger Pfad zwischen der Gate-Elektrode und den Source-/Drain-Bereichen des Gate-Oxid-Sicherungstransistors gebildet. Dieser Widerstand liegt, bei Verwvendung gesteuerter elektrischer Impulse, in einem Bereich von hunderten von Ohm oder weniger, was um 4 Größenordnungen niedriger als der Widerstand vor der Programmierung ist. Zum Anlegen der hohen Programmierspannung an das Gate-Oxid des Gate-Oxid-Sicherungstransistors werden die Drain- und Source-Bereiche des Transistors an Masse angeschlossen und eine Programmierspannung wird an den Gate-Anschluss des Sicherungstransistors angelegt, wie vorstehend beschrieben.
8 zeigt eine andere Ausführungsform des Sicherungselements 500, das den Sicherungselementen 122, 124 und 222 ähnlich ist. Bei dieser Ausführungsform weist die Gate-Oxid-Sicherung eine Oxiddicke von ungefähr 2,5 nm oder weniger auf, wobei kein Transistor mit tiefem N-Schacht verwendet wird. Der Gate-Anschluss des Transistors (als Kondensator 502 dargestellt) ist mit einer 1,2Volt-Erfassungsschaltung 504 und einem 5Volt-Toleranzschalter 506 verbunden. Der 5Volt-Toleranzschalter 506 besteht aus Ein-/Ausgangs-MOS-Einrichtungen mit einem dickeren Gate-Oxid.
9 zeigt ein Fenster einer Prüfschaltung, die gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird. Das Prüffenster stellt ein Beispiel für ein festes Verhältnis zwischen dem durchgebrannten und dem nicht durchgebrannten oder unversehrten Zustand der Sicherung dar. Bei dieser Ausführungsform stellt die Linie 910 einen Punkt dar, an dem die Sicherung als durchgebrannt betrachtet wird, z.B. 100 kOhm. Die Linie 912 stellt den Punkt dar, an dem die Sicherung als nicht durchgebrannt oder unversehrt betrachtet wird, z.B. 100 mOhm. Alles, was zwischen dem durchgebrannten und dem nicht durchgebrannten Zustand liegt, wird als das feste Verhältnis oder Prüffenster zum Überprüfen des Zustands der Sicherung bezeichnet. Im Allgemeinen bewegt sich, wenn sich eine der Linien, z.B. 910, aufgrund einer beliebigen Änderung des Verfahrens, der Temperatur oder der Spannung bewegt, die andere Linie um ungefähr denselben Betrag, da sie durch eine solche Änderung in ähnlicher Weise beeinflusst wird. Daher bleibt das Verhältnis zwischen den Linie 910 und 912 in etwa konstant. Dadurch wird im Allgemeinen ein fester Rahmen zum Überprüfen des Zustands der Sicherung bereitgestellt.
Eine Ausführungsform der vorliegenden Erfindung umfasst das Überprüfen des Zustands der dünnen Gate-Oxid-Sicherungen, die zum Einstellen einer einmal programmierbaren Speicherzelle verwendet werden. 10 zeigt ein Flussdiagramm höherer Ebene, das ein Verfahren zum Überprüfen oder Verifizieren des Zustands einer Gate-Sicherung darstellt, der gemäß einer Ausführungsform der vorliegenden Erfindung während Verfahrens-, Temperatur- und Spannungsänderungen sichergestellt wird. Das Verfahren umfasst das Erfassen des Zustands einer ersten Gate-Sicherung, wie durch den Block 1012 dargestellt. Das Verfahren umfasst ferner das Vergleichen des Zustands der ersten Sicherung mit einem erwarteten Zustand, wobei bestimmt wird, ob der Zustand der ersten Sicherung dem erwarteten Zustand entspricht, wie durch die Raute 1014 dargestellt. Wenn der Zustand der ersten Sicherung nicht dem erwarteten Zustand entspricht, wird ein erster Low-Zustand oder ein erstes Low-Signal erzeugt, wie durch den Block 1018 dargestellt. Wenn jedoch der Zustand der ersten Sicherung gleich dem erwarteten Zustand ist, wird ein erster High-Zustand oder ein erstes High-Signal erzeugt, wie durch den Block 1016 dargestellt.
Dann wird der Zustand der zweiten Sicherung erfasst, wie durch den Block 1020 dargestellt. Das Verfahren umfasst ferner das Vergleichen des Zustands der zweiten Sicherung mit einem erwarteten Zustand, wobei bestimmt wird, ob der Zustand der zweiten Sicherung dem erwarteten Zustand entspricht, wie durch die Raute 1022 dargestellt. Wenn der Zustand der zweiten Sicherung nicht dem erwarteten Zustand entspricht, wird ein zweiter High-Zustand oder ein zweites High-Signal erzeugt, wie durch den Block 1026 dargestellt. Wenn jedoch der Zustand der zweiten Sicherung gleich dem erwarteten Zustand ist, wird ein zweiter High-Zustand oder ein zweites High-Signal erzeugt, wie durch den Block 1024 dargestellt.
Das Verfahren bestimmt, ob der erste und der zweite Zustand korrekte Zustände sind, z.B. ob beide high sind, wie durch die Raute 1028 dargestellt. Wenn entweder der erste oder der zweite Zustand low oder beide Zustände low sind, wird ein Low-VALID-Ausgang erzeugt, wie durch den Block 1030 dargestellt. Wenn jedoch sowohl der erste als auch der zweite Zustand high sind, wird ein High-VALID-Ausgang erzeugt, wie durch den Block 1032 dargestellt.
Die 11A, 11B, 11C zeigen ein detailliertes Flussdiagramm zum Überprüfen des Zustands von Gate-Sicherungen, die mit der OTP-Speicherzelle in einer Speichervorrichtung verwendet werden. RWL wird auf high eingestellt, wie durch den Block 1110 dargestellt. RBIT wird mit INST A der Prüfschaltung verbunden, wie durch den Block 1112 dargestellt. Der erwartete Zustand der ersten Gate-Sicherung wird festgelegt. Bei einer Ausführungsform der vorliegenden Erfindung wird der erwartete Zustand der ersten Gate-Sicherung unter Verwendung von DI festgelegt, wie durch den Block 1114 dargestellt.
Der Zustand der ersten Gate-Sicherung wird erfasst, wie durch den Block 1116 dargestellt. Bei einer Ausführungsform der vorliegenden Ausführungsform wird der Zustand der ersten Gate-Sicherung unter Verwendung von gespiegeltem Strom erfasst. Die Prüfschaltung bestimmt, ob der Zustand der ersten Sicherung dem erwarteten Zustand entspricht, wie durch die Raute 1118 dargestellt. Wenn der Zustand der ersten Sicherung nicht dem erwarteten Zustand entspricht, wird ein erster Low-Zustand erzeugt, wie durch den Block 1122 dargestellt. Wenn jedoch der Zustand der ersten Sicherung gleich dem erwarteten Zustand ist, wird ein erster High-Zustand erzeugt, wie durch 1120 dargestellt. Dieser erste Zustand wird dann einem ersten XNOR-Gate-Anschluss zugeführt, wie durch den Block 1124 dargestellt.
RWL bleibt high oder wird, bei einer Ausführungsform, wieder auf high eingestellt, wie durch den Block 1126 dargestellt. RBITB wird mit INST B der Prüfschaltung verbunden, wie durch den Block 1128 dargestellt. Der erwartete Zustand der zweiten Gate-Sicherung wird festgelegt, wie durch den Block 1130 gezeigt. Bei einer Ausführungsform der vorliegenden Erfindung wird der erwartete Zustand unter Verwendung eines Inverters festgelegt, um den Zustand von DI umzukehren.
Der Zustand der zweiten Gate-Sicherung wird erfasst, wie durch den Block 1132 dargestellt. Bei einer Ausführungsform der vorliegenden Erfindung wird der Zustand der zweiten Sicherung unter Verwendung eines gespiegelten Stroms erfasst. Die Prüfschaltung bestimmt, ob der Zustand der zweiten Sicherung dem erwarteten Zustand entspricht, wie durch den Block 1134 dargestellt. Wenn der Zustand der zweiten Sicherung nicht dem erwarteten Zustand entspricht, wird ein zweiter Low-Zustand erzeugt, wie durch den Block 1138 dargestellt. Wenn jedoch der Zustand der zweiten Sicherung dem erwarteten Zustand entspricht, wird ein zweiter High-Zustand erzeugt, wie durch den Block 1136 dargestellt. Der zweite Zustand wird dann einem zweiten XNOR-Gate-Anschluss zugeführt, wie durch den Block 1140 dargestellt.
Die Prüfschaltung führt dann die Ausgänge des ersten und des zweiten XNOR-Gate-Anschlusses einem logischen UND-Gate-Anschluss zu, wie durch den Block 1142 dargestellt, um zu bestimmen, ob sich beide XNOR-Ausgänge in dem korrekten Zustand befinden. Der UND-Gate-Anschluss bestimmt, ob beide Ausgänge high sind, wie durch die Raute 1144 dargestellt. Wenn einer oder beide Ausgänge low sind, wird ein Low-VALID-Ausgang erzeugt, wie durch den Block 1146 dargestellt. Wenn jedoch beide Ausgänge high sind, wird ein High-VALID-Ausgang erzeugt, wie durch den Block 1148 dargestellt.
Angesichts der vorstehenden Lehren sind viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es versteht sich daher, dass die Erfindung innerhalb des Schutzumfangs der anhängigen Ansprüche auch anders als vorstehend ausgeführt in die Praxis umgesetzt werden kann.
Die vorliegende Erfindung kann mit verschiedenen Abwandlungen und Ersetzungen an den dargestellten Ausführungsformen ausgeführt werden. Die vorliegende Erfindung kann beispielsweise auf Substraten ausgeführt werden, die aus anderen Materialien als Silizium bestehen, wie etwa z.B. Gallium, Arsenid oder Saphir.

Claims

Verfahren zum Überprüfen eines Zustands einer Speichervorrichtung, die eine Speicherzelle (112) mit einer ersten und einer zweiten MOSFET-Sicherung (122, 124) aufweist, wobei das Verfahren umfasst: – das Vergleichen eines Zustands der ersten MOSFET-Sicherung (122) mit einem ersten erwarteten Zustand und das Erzeugen eines ersten Signals, – das Vergleichen eines Zustands der zweiten MOSFET-Sicherung (124) mit einem zweiten erwarteten Zustand und das Erzeugen eines zweiten Signals, wobei der zweite erwartete Zustand das Gegenteil des ersten erwarteten Zustands ist, und – das Ausgeben eines gültigen Signals (134), sofern das erste und das zweite Signal gleich sind.
Verfahren nach Anspruch 1, das das Ausgeben eines gültigen Signals (134) umfasst, sofern sowohl das erste als auch das zweite Signal high sind.
Verfahren nach Anspruch 1 oder 2, wobei die erste MOSFET-Sicherung (122) eine dünne Gate-Oxid-Sicherung ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite MOSFET-Sicherung (124) eine dünne Gate-Oxid-Sicherung ist.
Verfahren nach einem der vorhergehenden Ansprüche, das eine Bestimmung umfasst, ob der Zustand der ersten MOSFET-Sicherung (122) dem ersten erwarteten Zustand entspricht.
Verfahren nach einem der vorhergehenden Ansprüche, das eine Bestimmung umfasst, ob der Zustand der zweiten MOSFET-Sicherung (124) dem zweiten erwarteten Zustand entspricht.
Verfahren nach einem der vorhergehenden Ansprüche, das das Erzeugen eines ersten High-Signals umfasst, wenn der Zustand der ersten MOSFET-Sicherung (122) dem ersten erwarteten Zustand entspricht.
Verfahren nach einem der vorhergehenden Ansprüche, das das Erzeugen eines zweiten High-Signals umfasst, wenn der Zustand der zweiten MOSFET-Sicherung (124) dem zweiten erwarteten Zustand entspricht.
Speichervorrichtung, die eine Speicherzelle (112) mit einer ersten und einer zweiten MOSFET-Sicherung (122, 124) aufweist und ferner umfasst: – eine erste Prüfschaltung (116A), die dafür ausgelegt ist, einen Zustand der ersten MOSFET-Sicherung (122) mit einem ersten erwarteten Zustand zu vergleichen und ein erstes Signal zu erzeugen, – eine zweite Prüfschaltung (116B), die dafür ausgelegt ist, einen Zustand der zweiten MOSFET-Sicherung (124) mit einem zweiten erwarteten Zustand zu vergleichen und ein zweites Signal zu erzeugen, wobei der zweite erwartete Zustand das Gegenteil des ersten erwarteten Zustands ist, und – eine weitere Schaltung (132), die dafür ausgelegt ist, ein gültiges Signal (134) auszugeben, wenn der Zustand der ersten MOSFET-Sicherung (122) dem ersten erwarteten Zustand entspricht und der Zustand der zweiten MOSFET-Sicherung (124) dem zweiten erwarteten Zustand entspricht.