DE60305006T2 - Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips - Google Patents

Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips Download PDF

Info

Publication number
DE60305006T2
DE60305006T2 DE60305006T DE60305006T DE60305006T2 DE 60305006 T2 DE60305006 T2 DE 60305006T2 DE 60305006 T DE60305006 T DE 60305006T DE 60305006 T DE60305006 T DE 60305006T DE 60305006 T2 DE60305006 T2 DE 60305006T2
Authority
DE
Germany
Prior art keywords
chips
circuit
memory
module
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60305006T
Other languages
English (en)
Other versions
DE60305006D1 (de
Inventor
Siva Chennupati
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE60305006D1 publication Critical patent/DE60305006D1/de
Application granted granted Critical
Publication of DE60305006T2 publication Critical patent/DE60305006T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/50Peripheral circuit region structures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

  • Die vorliegende Erfindung bezieht sich auf ein Schaltungsmodul und insbesondere auf ein Schaltungsmodul, das einen Träger und Stapel von Schaltungschips, die auf dem Träger angeordnet sind, umfasst, wobei die Schaltungschips in verschiedenen Gruppen gruppiert sind, die zu unterschiedlichen Zeiten aktiv sind.
  • Eine konventionelle Struktur von Speichermodulen, beispielsweise DIMMs (DIMM = Dual In-Line Memory Module, Doppelreihenanschluss-Speichermodul), umfasst eine Modulkarte und Gruppen von Speicherchips, DRAM-Chips, die beispielsweise auf der Modulkarte angeordnet sind. Bei Speichermodulen mit hoher Dichte sind die Speicherchips auf der Modulkarte stapelweise angeordnet, wobei jeder Stapel mehrere Speicherchips enthält, die stapelweise übereinander angeordnet sind. Üblicherweise umfasst jeder Stapel zwei Speicherchips, wobei einer in einer ersten Schicht und einer in einer zweiten Schicht des Stapels angeordnet ist.
  • Bei einem derartigen Speichermodul des Standes der Technik sind die Speicherchips in zwei Bänke von Speicherchips gruppiert, wobei zu einem Zeitpunkt immer nur eine Bank von Speicherchips aktiv ist. Die Speicherchips der aktiven Bank werden mittels eines Bankauswahlsignals ausgewählt. Bei dem obigen bekannten Speichermodul ist die Anordnung der Speicherchips derart, dass die Speicherchips, die zu einer ersten Bank gehören, in der ersten Schicht (z. B. der unteren Schicht) der Stapel von Speicherchips angeordnet sind, wohingegen die zu der zweiten Bank gehörenden Speicherchips in der zweiten Schicht (z. B. der oberen Schicht) der Stapel von Speicherchips angeordnet sind.
  • Der Leistungsverlust ist bei derartigen Speichermodulen hoher Dichte sehr hoch. Bei der oben erläuterten Anordnung der Speicherchips, bei der Speicherchips, die zur selben Speicherbank gehören, in derselben Schicht angeordnet sind, ist die Wärmeabfuhr schwierig. Somit kann die Temperatur des Speichermoduls 80°C bis 90°C erreichen. Besonders wenn die Bank der unteren Chips aktiv ist, ist die Wärmekonvektion zur Umgebungsluft sehr schlecht. Dies kann zu einem Versagen von Speicherchips und somit des Speichermoduls führen.
  • Die US-B1-6,542,393 beschreibt ein Speichermodul, das eine Mehrzahl von Chips aufweist, die in Stapeln angeordnet sind. Chips, die zur selben Bank gehören, sind in derselben Schicht der Stapel angeordnet. Zu einem Zeitpunkt ist immer nur eine der Bänke aktiv.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein variables Schaltungsmodul zu liefern, das eine eine hohe Dichte aufweisende Anordnung von Schaltungschips aufweist.
  • Diese Aufgabe wird durch ein Schaltungsmodul gemäß Anspruch 1 gelöst.
  • Die vorliegende Erfindung liefert Ein Schaltungsmodul, das folgende Merkmale aufweist:
    einen Träger;
    Stapel von Schaltungschips, die auf einer Oberfläche des Trägers angeordnet sind und mehrere Schaltungschips umfassen, die in verschiedenen Schichten angeordnet sind,
    wobei die Schaltungschips in unterschiedlichen Gruppen gruppiert sind, wobei zu einem Zeitpunkt eine Gruppe aktiv ist,
    wobei die Schaltungschips derart angeordnet sind, dass Schaltungschips, die zur selben Gruppe gehören, in unterschiedlichen Schichten in benachbarten Stapeln angeordnet sind.
  • Die vorliegende Erfindung beruht auf der Erkenntnis, dass eine Anordnung von Schaltungschips eines Schaltungsmoduls, bei der benachbarte Schaltungschips in derselben Schicht nicht gleichzeitig aktiv sind, vorteilhafterweise verwendet werden kann, um den Leistungsverlust bei dem Schaltungsmodul gleichmäßiger zu machen.
  • Gemäß der erfindungsgemäßen Anordnung sind die Schaltungschips verschachtelt, so dass Chips, die in jedem Stapel zueinander benachbart sind, oder Chips, die in jeder Schicht zueinander benachbart sind, zu unterschiedlichen Gruppen gehören, die nicht gleichzeitig aktiv sind.
  • Somit sind gemäß der Erfindung Chips, die nicht aktiv sind, d. h. kühlere Chips, zwischen aktiven Chips angeordnet, so dass die Maximaltemperatur, auf die das Modul erwärmt wird, gesenkt werden kann.
  • Stapel von Schaltungschips können auf beiden Hauptoberflächen des Trägers, der durch eine Schaltungsplatine gebildet sein kann, angeordnet sein. In einem solchen Fall ist bevorzugt, dass diejenigen Schaltungschips, die einander gegenüber liegen, wobei die Schaltungsplatine zwischen denselben angeordnet ist, zu verschiedenen Gruppen gehören.
  • Gemäß bevorzugten Ausführungsbeispielen der Erfindung ist das Schaltungsmodul ein Speichermodul (beispielsweise ein DIMM), und die Schaltungschips sind Speicherchips (z. B. DRAMs). Bei einem solchen Speichermodul sind die Speicherchips in verschiedenen Speicherbänken (z. B. DRAM-Bänken) gruppiert. Zu einem Zeitpunkt ist immer nur eine der verschiedenen Speicherbänke aktiv, wobei die Speicherchips, die zu einer Speicherbank gehören, aktiviert sind, wobei ein Bankauswahlsignal verwendet wird, wenn die zugeordnete Speicherbank aktiv ist.
  • Somit ermöglicht die vorliegende Erfindung im Vergleich zu herkömmlichen Lösungen einen verbesserten Leistungsverlust an dem Schaltungsmodul, wobei eine spezielle Anordnung der Schaltungschips, die zur gleichen Zeit aktiv sind, verwendet wird. Dadurch wird der Leistungsverlust an dem Modul gleichmäßiger, und es ist genügend Fläche und Zeit für eine Wärmekonvektion an die Umgebungsluft vorhanden. Dies ermöglicht, dass ein bestimmtes Modul bei niedrigeren Temperaturen betrieben wird, was die Leistungsfähigkeit und die Fehlerrate des Schaltungsmoduls verbessert. Außerdem stellt die Anordnung gemäß dem bevorzugten Ausführungsbeispiel der Erfindung im Vergleich zu Lösungen des Standes der Technik keine zusätzlichen Kosten dar.
  • Hiernach wird unter Bezugnahme auf die beigefügte Zeichnung ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung beschrieben.
  • 1 zeigt eine schematische Ansicht eines Speichermoduls, das die vorliegende Erfindung verkörpert.
  • 1 zeigt eine schematische Ansicht eines Speichermoduls in Form eines ausgerichteten DIMM, das ein Schaltungsmodul gemäß der Erfindung darstellt. Das Speichermodul umfasst eine Modulkarte 10, die eine erste Hauptoberfläche 12 und eine der ersten Hauptoberfläche 12 gegenüberliegende zweite Hauptoberfläche 14 aufweist. Stapel 20 von Speicherchips sind auf der ersten Hauptoberfläche 12 gebildet, und Stapel 22 sind auf der zweiten Hauptoberfläche 14 gebildet. Im Einzelnen sind bei dem in 1 gezeigten Ausführungsbeispiel neun Stapel 20 auf der Hauptoberfläche 12 gebildet, und neun Stapel 22 sind auf der zweiten Hauptoberfläche 14 gebildet.
  • Jeder der Stapel 20 und 22 weist zwei Schaltungschips 24 und 26 auf. Die Schaltungschips 24 gehören zur ersten DRAM-Bank, DRAM-Bank 1, wohingegen die Speicherchips 26, die in 1 durch eine Schraffierung angegeben sind, zu einer zweiten DRAM-Bank, DRAM-Bank 2, gehören.
  • Die jeweiligen Stapel von Speicherchips können auf eine Fachleuten bekannte Art und Weise implementiert sein, derart, dass jeweilige Anschlüsse der Speicherchips, die in 1 schematisch gezeigt und mit dem Bezugszeichen 30 angegeben sind, mit jeweiligen Anschlüssen auf der Schaltungsplatine 10 verbunden sind, so dass die elektrischen Verbindungen zum Betreiben der Speicherchips erzielt werden. Überdies sind Register 40 und 42, die auf der ersten und auf der zweiten Hauptoberfläche 12 und 14 der Schaltungsplatine 10 angeordnet sind, in 1 gezeigt.
  • Wie man in 1 sehen kann, sind die zur DRAM-Bank 1 gehörenden Schaltungschips 24 gemäß der Erfindung abwechselnd in einer oberen Schicht 50 und einer unteren Schicht 52 der Stapel 20 angeordnet. Desgleichen sind die zu der DRAM-Bank 2 gehörenden Schaltungschips 26 abwechselnd in der oberen Schicht 50 und der unteren Schicht 52 angeordnet. Somit sind die Speicherchips zweier benachbarter Stapel, die zur selben Bank gehören, in unterschiedlichen Schichten angeordnet.
  • Auf dieselbe Weise sind die Schaltungschips 24 und 26 der Stapel 22, die auf der zweiten Hauptoberfläche 14 der Schaltungsplatine 10 angeordnet sind, abwechselnd in einer oberen Schicht 54 und einer unteren Schicht 56 der Stapel 22 angeordnet. Somit sind die Schaltungschips der Stapel 22 auf dieselbe Weise verschachtelt wie die Schaltungschips der Stapel. Überdies sind die Schaltungschips der Stapel 20 und 22, die einander gegenüberliegen, wobei die Modulkarte zwischen denselben angeordnet ist, so angeordnet, dass die einander direkt gegenüberliegenden Speicherchips zu unterschiedlichen DRAM-Bänken gehören. Somit ist die in 1 gezeigte verschachtelte Anordnung der Speicherchips erreicht, bei der in beiden Richtungen parallel zur Modulkarte 10 und senkrecht dazu jeweils benachbarte Speicherchips zu unterschiedlichen Speicherbänken gehören, so dass die vorteilhafte Wärmeabfuhr gemäß der Erfindung erreicht ist.
  • Im Betrieb ist die Steuerung der Speicherchips identisch mit der bekannter Speichermodule, die gestapelte Chips aufweisen, mit der Ausnahme, dass die Speicherchips gemäß der vorliegenden Erfindung derart gesteuert werden, dass die jeweiligen aktiven Chips, die zur selben Speicherbank gehören, auf die oben beschriebene Weise verschachtelt sind.
  • Die vorliegende Erfindung oben auch unter Bezugnahme auf Speichermodule beschrieben wurde, es ist klar, dass die vorliegende Erfindung auch in Verbindung mit anderen Schaltungsmodulen, die Stapel von Schaltungschips umfassen, verwendet werden kann. Ferner kann jeder Stapel von Schaltungschips mehr als zwei Schaltungschips aufweisen, die zu zwei oder mehr unterschiedlichen Gruppen von Schaltungschips gehören. In beiden Fällen ist die Anordnung der Schaltungschips derart, dass Speicherchips in derselben Schicht benachbarter Stapel zu einer anderen Gruppe gehören. Ferner ist die Anordnung derart, dass benachbarte Speicherchips in demselben Stapel zu verschiedenen Gruppen gehören, die nicht gleichzeitig aktiv sind. Da also benachbarte Chips immer zu unterschiedlichen Bänken gehören und die unterschiedlichen Bänke nicht gleichzeitig aktiv sind, wird die durch die Chips erzeugte Wärme gleichmäßig unter den Chips in den Stapeln verteilt, so dass die maximale Temperatur, auf die das Modul oder Teile des Moduls erwärmt wird bzw. werden, verringert werden kann.
  • 10
    Modulkarte
    12
    erste Hauptoberfläche
    14
    zweite Hauptoberfläche
    20, 22
    Stapel von Speicherchips
    24, 26
    Speicherchips
    30
    Verbindungen
    40, 42
    Register
    50, 54
    obere Schicht von Speicherchips
    52, 56
    untere Schicht von Speicherchips

Claims (7)

  1. Ein Schaltungsmodul, das folgende Merkmale aufweist: einen Träger (10); Stapel (20, 22) von Schaltungschips (24, 26), die auf einer Oberfläche (12, 14) des Trägers (10) angeordnet sind und mehrere Schaltungschips umfassen, die in verschiedenen Schichten (50, 52, 54, 56) angeordnet sind, wobei die Schaltungschips (24, 26) in unterschiedlichen Gruppen (DRAM-Bank 1, DRAM-Bank 2) gruppiert sind, wobei die Gruppen nicht gleichzeitig aktiv sind, dadurch gekennzeichnet, dass die Schaltungschips (24, 26) derart angeordnet sind, dass Schaltungschips, die zur selben Gruppe gehören, in unterschiedlichen Schichten in benachbarten Stapeln angeordnet sind.
  2. Schaltungsmodul gemäß Anspruch 1, bei dem Stapel von Schaltungschips (20, 22) auf einer ersten Oberfläche (12) und einer zweiten Oberfläche (14) des Trägers (10) angeordnet sind.
  3. Schaltungsmodul gemäß Anspruch 1 oder 2, bei dem das Schaltungsmodul ein Speichermodul ist und die Schaltungschips Speicherchips sind.
  4. Schaltungsmodul gemäß Anspruch 3, bei dem das Speichermodul ein DIMM ist und die Speicherchips DRAMs sind.
  5. Schaltungsmodul gemäß Anspruch 3 oder 4, bei dem die Gruppen, in die die Schaltungschips gruppiert sind, jeweilige Speicherbänke sind.
  6. Schaltungsmodul gemäß einem der Ansprüche 1 bis 5, das ferner eine Einrichtung aufweist, um die Schaltungschips (24, 26), die zur selben Gruppe gehören, zu aktivieren.
  7. Schaltungsmodul gemäß Anspruch 6, bei dem die Einrichtung zum Aktivieren der Schaltungschips, die zur selben Gruppe gehören, ein Bankauswahlsignal umfasst.
DE60305006T 2003-05-08 2003-05-08 Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips Expired - Lifetime DE60305006T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03010411A EP1475836B1 (de) 2003-05-08 2003-05-08 Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips

Publications (2)

Publication Number Publication Date
DE60305006D1 DE60305006D1 (de) 2006-06-08
DE60305006T2 true DE60305006T2 (de) 2006-11-02

Family

ID=32981841

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60305006T Expired - Lifetime DE60305006T2 (de) 2003-05-08 2003-05-08 Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips

Country Status (4)

Country Link
US (1) US6917100B2 (de)
EP (1) EP1475836B1 (de)
CN (1) CN100382199C (de)
DE (1) DE60305006T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005018001A1 (ja) * 2003-08-18 2005-02-24 Sanken Electric Co., Ltd. 半導体装置
US20080123305A1 (en) * 2006-11-28 2008-05-29 Smart Modular Technologies, Inc. Multi-channel memory modules for computing devices
TWI470762B (zh) * 2007-07-27 2015-01-21 尼康股份有限公司 Laminated semiconductor device
US8174103B2 (en) * 2008-05-01 2012-05-08 International Business Machines Corporation Enhanced architectural interconnect options enabled with flipped die on a multi-chip package
US8816494B2 (en) 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3321321A1 (de) * 1982-06-19 1983-12-22 Ferranti plc, Gatley, Cheadle, Cheshire Elektrische schaltungsanordnung
JPS59210668A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
IN188196B (de) * 1995-05-15 2002-08-31 Silicon Graphics Inc
JP3914651B2 (ja) * 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
US6683372B1 (en) * 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
TW524030B (en) * 2000-10-02 2003-03-11 Matsushita Electric Ind Co Ltd Card-type recording medium and its manufacture method
KR100389920B1 (ko) * 2000-12-12 2003-07-04 삼성전자주식회사 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
US6774475B2 (en) * 2002-01-24 2004-08-10 International Business Machines Corporation Vertically stacked memory chips in FBGA packages
US6542393B1 (en) * 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between

Also Published As

Publication number Publication date
EP1475836A1 (de) 2004-11-10
EP1475836B1 (de) 2006-05-03
CN1551221A (zh) 2004-12-01
DE60305006D1 (de) 2006-06-08
CN100382199C (zh) 2008-04-16
US20040222507A1 (en) 2004-11-11
US6917100B2 (en) 2005-07-12

Similar Documents

Publication Publication Date Title
DE19721967C2 (de) Speicherbaustein
DE102005055185B4 (de) Halbleiterspeichermodul
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE10066486B3 (de) Halbleitervorrichtung
DE102004004880A1 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen
DE2022834A1 (de) Verfahren zur Herstellung integrierter Schaltungen
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE102006051514A1 (de) Speichermodul und Verfahren zum Betreiben eines Speichermoduls
DE102007035180B4 (de) Speichermodul
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE102008003112A1 (de) Halbleiterpackung und Modulleiterplatte
DE102009052546A1 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE69920121T2 (de) Wortleitungstreiberschaltung mit ringförmiger Vorrichtung
DE60305006T2 (de) Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips
DE102005060081A1 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE10164606A1 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE102006017947B4 (de) Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
DE102006003377B3 (de) Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil
DE112013004102T5 (de) Halbleiterbauelement
DE4102718C2 (de) Integrierte Schaltung und Verfahren zur Generierung eines Layouts einer integrierten Schaltung
DE3917303C2 (de)
DE60118833T2 (de) Halbleiter-Speicher mit unterteilter Wortleitungstruktur
DE60207298T2 (de) Klappspeicherschichten
DE10142361B4 (de) Speichermodul
DE10101630A1 (de) Halbleiterspeicherbauelement mit Eingabe-/Ausgabeleitungsstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE