DE60311997T2

DE60311997T2 - Verfahren zur ersten Verschachtelung für einen Sender mit zwei Verschachtelern

Info

Publication number: DE60311997T2
Application number: DE60311997T
Authority: DE
Inventors: Daniel Pleasantville LANCU
Original assignee: Sandbridge Technologies Inc
Current assignee: Aspen Acquisition Corp
Priority date: 2002-06-07
Filing date: 2003-05-05
Publication date: 2007-11-22
Anticipated expiration: 2023-05-06
Also published as: DK1529344T3; AU2003234453A8; US7236480B2; EP1529344B1; AU2003234453A1; WO2003105393A3; TW200401523A; TWI303931B; DE60311997D1; US20030227885A1; WO2003105393A2; EP1529344A2; ATE354883T1

Description

HINTERGRUND UND ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung betrifft allgemein Kommunikationssysteme mit codierten Daten, und spezieller betrifft sie eine Verbesserung beim ersten Verschränker oder Verschachtler eines Senders mit zwei Verschachtlern.
Obwohl die Erfindung in Bezug auf ein Codemultiplex-Vielfachzugriffs(CDMA)-System beschrieben wird, kann dasselbe Verfahren bei anderen Verschachtlern in anderen Systemen verwendet werden. Allgemeine und spezielle Bezugnahmen erfolgen auch auf dem CDMA-Standard 3GPP TS 25.212: "Multiplexing and channel coding (FDD)".
Verschachteln ist eine wichtige Funktion, wie sie für die meisten digitalen Kommunikationsprotokolle spezifisch ist. Es sorgt für eine Maßnahme gegen das Burstrauschen, wie es häufig die Empfangsqualität bei digitalen Kommunikationssystemen beeinträchtigt, wie von K. S. Andrews, C. Heegard und D. Kozen in "A Theory of Interleavers", Technical Report TR97-1634, Department of Computer Science, Juni 1997; und von Chris Heegard und Stephen B. Wicker in "Turbo Coding", Kluwer Academic Publishers, 2000 beschrieben.
Bitweise arbeitende Blockverschachtler stellen eine enorme Herausforderung für programmierbare Mikrorechenmaschinen dar. Eine effiziente Softwareimplementierung für die Verschachtler bietet mehrere Vorteile, wie Umprogrammierbarkeit, Energie- und Rechen effizienz, kurze Entwicklungszeiten und das Beseitigen des Erfordernisses eines speziellen Hardwareblocks.
Für das CDMA-Kommunikationsprotokoll spezifisch ist es, dass es die erste Blockverschachtlerfunktion mit Blockgrößen zu tun hat, die eine variable Anzahl von Bits, abhängig von den Ausbreitungsbedingungen, enthalten. Obwohl im zweiten Verschachtler das Auffüllen von Bits gefolgt von einem Abschneiden üblich ist, existiert keine Erörterung betreffend Füllbits im ersten Verschachtler.
Zur Erfindung gehört das Auffüllen der Bitfolge im ersten Verschachtler. Durch das vorliegende Verfahren wird an ein Ende der Bitfolge eine ausreichende Anzahl L von Füllbits so angefügt, dass die Anzahl der Bits in der Bitfolge durch 16 teilbar ist. Nach dem Ausführen der Verschachtelung werden L Bits am Ende der verschachtelten Folge entfernt. Dies erlaubt es, das Verschachteln gleichzeitig mit 16-Bit-Segmenten auszuführen.
Zum Anfügen kann es gehören, zufällig abwechselnde 0- und 1-Bits hinzuzufügen. Die Anzahl L der Bits ist wie folgt bestimmt L = 16 – mod16 (N),wobei L = 0 gilt, wenn N ein Mehrfaches von 16 ist, und wobei mod₁₆ die Modulo-l6-Operation repräsentiert und N die Länge der Bitfolge ist.
Bei diesem Verfahren wird eine beliebige Blockgröße angewandt, und. es erfolgt eine Verschachtelungsausführung für 16 Bits oder Mehrfache von 16 Bits auf einmal. Das Verschachteln wird durch Software und ohne Ausbilden einer Matrix der Bitfolge ausgeführt. Der Tribut hierfür ist eine kleine Anzahl von durch dieses Verfahren eingeführten Fehlern. Die Fehler werden im Empfänger durch die Vorwärtsfehlerkorrektur(FEC)funktion korrigiert.
Diese und andere Gesichtspunkte der Erfindung werden aus der folgenden detaillierten Beschreibung derselben unter Berücksichtigung der beigefügten Zeichnungen ersichtlich werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm einer üblichen Multiplexstruktur gemäß dem Stand der Technik.
2 ist ein Flussdiagramm eines Verfahrens zur ersten Verschachtelung, das die Prinzipien der Erfindung enthält.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
In der 1 ist ein typischer Empfänger dargestellt. Durch eine Prüfung betreffend zyklische Redundanz (CRC) wird die Bitfolge A verarbeitet und eine Bitfolge B erzeugt. Nach einer Signalcodierung, die Folgen c und o erzeugt, erfolgen eine Transportblock(TrBk)verkettung und eine Codeblocksegmentierung. Durch eine Funkrahmenentzerrung wird eine Folge d erzeugt. Es ist ein erster Verschachtler vorhanden, dessen Ausgangssignal d durch eine Funkrahmensegmentierung und eine Ratenanpassung verarbeitet wird, wodurch Folgen e bzw. f erzeugt werden. Als Nächstes wird durch einen Transportkanal(TrCH)-Multiplexvorgang eine Folge s erzeugt, bei der es sich um einen codierten, zusammengesetzten Transportkanal (CCTrCH) handelt. Als Nächstes wird durch eine physikalische Kanalsegmentierung eine Folge u erzeugt, die über einen zweiten Verschachtler geschickt wird, um eine Folge v zu erzeugen. Schließlich wird eine Abbildung für den physikalischen Kanal ausgeführt, um physikalische Kanäle PhCH zu erzeugen.
Nun wird ein Verfahren für den ersten Verschachtler angegeben, das für eine effiziente Softwareimplementierung geeignet ist. Das Verfahren nutzt die Ganzzahleneinheit der Mikrorechenmaschi ne durch Ausführen einer 16-Bit-Verschachtelung auf einmal. Die Verschachtelung erfolgt in Software und ohne Ausbilden einer Matrix der Bitfolgen. Unter Verwendung dieses Verfahrens wird ein kleiner Fehler, umgekehrt proportional zur Anzahl der verschachtelten Bits, eingeführt. Am Empfängerende werden die Fehler durch die FEC(Vorwärtsfehlerkorrektur)-Einheit korrigiert.
Das Verfahren, wie es in der 2 veranschaulicht ist, beginnt mit der Bitfolge X_i bei Eingang 10. Als Erstes ist bei 12 eine Bestimmung der Anzahl der zur Folge X_i hinzuzufügenden Füllbits auszuführen. Die Anzahl L der hinzuzufügenden Bits bringt die Gesamtfolge auf eine Bitanzahl, die ohne Rest durch 16 teilbar ist. Wenn beispielsweise die Bitfolge X_i 324 Bits enthält, ist der Rest 4, wenn 324 durch 16 geteilt wird. Demgemäß ist die Anzahl der Füllbits 12 oder 16-4.
Als Nächstes werden L Füllbits bei 14 an das Ende der Bitfolge angefügt, um eine Bitfolge X_i + L zu erzeugen. Als Nächstes erfolgte eine der aufgefüllten Folge bei 16 ein Verschachteln, wodurch eine Folge Y_i erzeugt wird. Als Nächstes werden bei 18 L Bits vom Ende der Folge Y_i entfernt. Die sich ergebende Ausgangsbitfolge bei 20 ist Y_i – L. Die Folge wird gemäß dem Flussdiagramm der 1 weiter verarbeitet und dann gesendet.
Es sei darauf hingewiesen, dass die L Bits am Anfang oder am Ende der Folge an X_i hinzufügt werden können und die Anzahl L von Bits an jedem dieser Enden entfernt werden kann. Die entfernten Bits können am selben oder am anderen Ende der Folge, in Bezug auf dasjenige, bei dem das Hinzufügen zu X_i erfolgte, vorliegen. Dies macht keinen Unterschied, da die Ergebnisse dieselben sind. Es erfolgt kein Versuch, die zugefügten Bits am genauen Ort der Füllbits aus der Verschachtelungsfolge Y_i zu bereinigen. Durch das Bereinigen würden die Bits in der Verschachtelungsfolge Y_i dort entfernt werden, wo sie nach dem Verschachteln vorliegen. Dies benötigt Zeit und erfordert ein Umordnen der Datenbitfolge, um sie kontinuierlich zu machen, was Zeit und Rechenaufwand vergeuden würde.
Die Maximalanzahl L der Füllbits beträgt 15. Demgemäß existieren im ungünstigsten Fall 15 fehlerhafte Bits in der Ausgangsbitfolge Y_i – L. Wegen des Verschachtelungsprozesses, der die Füllbits von einem Ende der Bitfolge über die gesamte Bitfolge hinweg an andere Positionen verschiebt, ist es sehr unwahrscheinlich, dass alle Füllbits nach dem Entfernen von L Bits in der Verschachtelungsfolge verblieben sind. Die Füllbits sind vorzugsweise zufällig abwechselnde 0- und 1-Bits, was die mögliche Anzahl fehlerhafter Bits verringert. Als Füllbits können auch lauter 0- oder lauter 1-Bits verwendet werden. Statistisch gesehen, sind wahrscheinlich 8 der 15 fehlerhaft.
Die Anzahl L der Füllbits kann durch die folgende Formel ausgedrückt oder bestimmt werden: L = 16 – mod16(Xi)wobei mod₁₆ die Modulo-16-Operation repräsentiert und X_i die Eingangsbitfolge ist.
Unter Verwendung dieses Verfahrens wird ein kleiner Fehler, umgekehrt proportional zur Anzahl der verschachtelten Bits, eingeführt. Am Empfängerende werden die Fehler durch die FEC(Vorwärtsfehlerkorrektur)-Einheit korrigiert.
Die Verschachtleroperation im Schritt 16 kann dergestalt sein, wie es im CDMA-Standard 3GPP TS 25.212: "Multiplexing and channel coding (FDD)" wie folgt beschrieben ist.
Die Eingangsbitfolge in den Blockverschachtler wird durch x_1,1, x_1,2, x_1,3, ...,
bezeichnet, wobei i die Nummer des Transportkanals der CH ist und X_i die Anzahl der Bits ist. Hierbei ist es garantiert, dass X_i ein ganzzahliges Vielfaches der Anzahl von Funkrahmen bei TTI ist. Die Ausgangsbitfolge aus dem Blockverschachtler wird wie folgt hergeleitet:

(1) Auswählen der Anzahl C1 der Spalten aus der Tabelle 4 abhängig von der TTI. Die Spalten sind von links nach rechts mit 0, 1, C1-1 nummeriert.
(2) Die Anzahl R1 der Zeilen der Matrix wird wie folgt definiert: R1 = Xi/C1. Die Zeilen der Matrix werden von oben nach unten mit 0, 1, ..., R1-1 nummeriert.
(3) Die Eingangsbitfolge wird Zeile für Zeile ausgehend mit dem Bit x_I,1 in der Spalte 0 der Zeile 0, und endend mit dem Bit x_I,(R1×C1) in der Spalte C1-1 der Zeile R1-1 in die R1×C1-Matrix eingeschrieben:
Die Interspaltenpermutation für die Matrix wird auf Grundlage des in der Tabelle 1 angegebenen Musters ⟨P1_C1(j)⟩_{j∊{0,1,
..., C1-1}} ausgeführt, wobei P1_C1(j) die ursprüngliche Spaltenposition der j-ten permutierten Spalte ist. Nach der Permutation der Spalten werden die Bits mit y_ik gekennzeichnet:
(5) Es wird die Ausgangsbitfolge Y_i,1, y_i,2, y_i,3, ..., y_i,(C1×R1) aus dem Blockverschachtler spaltenweise aus der der Interspaltenpermutation unterzogenen R1×C1-Matrix gelesen. Das Bit Y_i,1 entspricht der Zeile 0 in der Spalte 0, und das Bit y_i,(R1×C1) entspricht der Zeile R1-1 in der Spalte C1-1.

Tabelle 1 Interspaltenpermutationsmuster für die 1. Verschachtelung
Zusammengefasst gesagt, ist das vorliegende Verfahren für den ersten Verschachtler für eine effiziente Softwareimplementierung geeignet. Das Verfahren nutzt die Ganzzahleneinheit der Mikrorechenmaschine durch Ausführen einer 16-Bit-Verschachtelung auf einmal. Unter Verwendung dieses Verfahrens wird ein kleiner Fehler eingeführt, der umgekehrt proportional zur Anzahl der verschachtelten Bits ist. Am Empfängerende werden die Fehler durch die FEC-Einheit korrigiert.
Obwohl die Erfindung detailliert beschrieben und veranschaulicht wurde ist es deutlich zu beachten, dass dies nur zur Veranschaulichung und als Beispiel erfolgte und nicht zur Beschränkung zu verwenden ist.

Claims

Verschränkungsverfahren für einen ersten Verschränker eines Zweiverschränker-Vorwärtsfehlerkorrektur-Senders, wobei die Verschränkung einer Bitfolge vorgenommen wird, dadurch gekennzeichnet, dass vor Verschränkung der Bitfolge einem Ende der Bitfolge eine ausreichende Anzahl L an Füllbits angefügt wird, so dass die Anzahl der Bits in der Bitfolge durch sechzehn teilbar ist, eine Verschränkung (16) der Bitfolge und eine Entfernung (18) der gleichen Anzahl L an Bits von einem Ende der Bitfolge nach Verschränkung ausgeführt wird.
Verfahren nach Anspruch 1, wobei die Verschränkung gleichzeitig in 16-Bit-Segmenten ausgeführt wird.
Verfahren nach Anspruch 1 oder 2, wobei das Anfügen (14) ein Anfügen von zufällig wechselnden Null- und Eins-Bits beinhaltet.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Anzahl L an Bits am gleichen Ende der Folge oder an entgegengesetzten Enden der Folge vor Verschränkung angefügt und nach der Verschränkung entfernt werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Verschränkung (16) in Software ausgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, das ohne Bildung einer Matrix der Bitfolge ausgeführt wird.
Vorrichtung mit einem Verschränker zur Ausführung des Verfahrens nach Anspruch 1.
Vorrichtung nach Anspruch 7, die Software zur Ausführung des Verfahrens nach Anspruch 1 enthält.
Vorrichtung nach Anspruch 7 oder 8, die zur Ausführung des Verfahrens nach Anspruch 1 ohne Bildung einer Matrix der Bitfolge eingerichtet ist.