DE60319557T2

DE60319557T2 - Verfahren zur Verminderung der Anzahl der Bits pro Softbit

Info

Publication number: DE60319557T2
Application number: DE60319557T
Authority: DE
Inventors: Eitan Tene; Dotan Intel Corporation SOKOLOV
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2002-10-22
Filing date: 2003-10-15
Publication date: 2009-03-19
Anticipated expiration: 2023-10-16
Also published as: US7260139B2; EP1554815A2; ATE388530T1; DE60319557D1; WO2004038946A3; CN1685625A; CN100423467C; US20040076184A1; AU2003287093A1; WO2004038946A2; EP1554815B1

Description

HINTERGRUND DER ERFINDUNG
Ein CDMA-(Code Division Multiple Access) oder ein WBCDMA-(Breitband-CDMA) Empfänger kann einen Rake-Empfänger umfassen, der mehrere Empfangselemente, die als Finger bezeichnet werden, enthält, die ein empfangenes Signal entspreizen. Ein Rake-Kombinierer kann Daten oder Informationen von den Fingern zur Bildung von Soft-Bits empfangen, die dann im Speicher zur Verarbeitung gespeichert werden.
Die Übertragung von Informationen im Empfangspfad, nach dem Rake-Kombinierer, kann die Verarbeitung von Bits umfassen. Entlang einem Empfangsdatenpfad in einem WBCDMA-System können zum Beispiel verschiedene Verarbeitungstechniken ausgeführt werden. Zum Beispiel können die gesendeten Daten durch einen oder mehrere Interleaver in einer regellosen Reihenfolge neu geordnet werden. Daher können an einem gewissen Punkt im Empfangspfad die Empfangsdaten unter Verwendung eines oder mehrerer Deinterleaver in der korrekten ursprünglichen Reihenfolge neu sortiert werden. Datenframes und -blöcke können gebildet werden und die Daten können durch verschiedene Verarbeitungstechniken, wie das Kanaldekodieren, ohne darauf beschränkt zu sein, verarbeitet werden.
Die Anzahl von Bits, die den Daten (Soft-Bits) am Rake-Kombinierer zugeordnet werden, können eine gewisse große Zahl n sein. Die große Anzahl von Bits könnte für die Datenpräzision und den dynamischen Bereich während der verschiedenen Verarbeitungsprozeduren notwendig sein. Eine Verarbeitung einer großen Anzahl von Bits könnte jedoch zum Beispiel hinsichtlich der Datenverwaltung, der Speicherung im Speicher und der Verarbeitungs-Hardware und -Software teuer und zeitaufwendig sei.
LEE Y K ET AL.: "Normalization, windowing and quantization of soft-decision Viterbi decoder inputs in CDMA systems", 1999 IEEE, 49^th Vehicular Technology Conference, 16–20 Mai 1999, Houston, US, S. 221–225, Band I, offenbart die Reduktion von Soft-Bits zwischen einem Rake-Empfänger und einem Kanaldekoder durch Normalisierung der quadratischen Mittelwerte jedes Symbols unter Verwendung der durchschnittlichen Potenz der Symbole in dem aktuellen Frame, gefolgt von einer gleichförmigen oder nicht-gleichförmigen Quantifizierung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Der Gegenstand, der als Erfindung angesehen wird, ist insbesondere im abschließenden Abschnitt der Beschreibung hervorgehoben und klar beansprucht. Die Erfindung jedoch, sowohl hinsichtlich Organisation wie auch Betriebsmethode, gemeinsam mit ihren Aufgaben, Merkmalen und Vorteilen, wird am besten unter Bezugnahme auf die folgende ausführliche Beschreibung verständlich, wenn diese mit den beiliegenden Zeichnungen gelesen wird, von welchen:
1 ein vereinfachtes Flußdiagramm eines Verfahrens zur Reduktion einer Menge an Datenbits in einer oder mehreren Stufen einer Datenübertragung in einem Kommunikationsempfangsdatenpfad gemäß einer Ausführungsform der Erfindung ist;
2 ein vereinfachtes Flußdiagramm eines Beispiels des Verfahrens von 1 gemäß einer Ausführungsform der Erfindung ist, das mit einem Kommunikationsempfangsdatenpfad verwendet wird, der Slots, Frames und Code-Blöcke umfassen kann;
3 ein vereinfachtes Blockdiagramm einer Vorrichtung gemäß einer Ausführungsform der Erfindung ist, wobei Datenbits in verschiedenen Stufen einer Datenübertragung in einem Kommunikationsempfangsdatenpfad reduziert werden, entsprechend der beispielhaften Ausführungsform von 2;
4 ein vereinfachtes Blockdiagramm eines Kommunikationssystems gemäß einer Ausführungsform der Erfindung ist, wobei Datenbits in verschiedenen Stufen einer Datenübertragung in einem Kommunikationsempfangsdatenpfad reduziert werden.
Es ist offensichtlich, daß der einfachen und klaren Darstellung wegen Elemente, die in den Figuren dargestellt sind, nicht unbedingt maßstabgetreu gezeichnet sind. Zum Beispiel können die Dimensionen einiger Elemente relativ zu anderen Elementen der Deutlichkeit wegen übertrieben sein. Des weiteren können Bezugszeichen, wenn dies als angemessen erscheint, in den Figuren wiederholt werden, um entsprechende oder analoge Elemente zu bezeichnen.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
In der folgenden ausführlichen Beschreibung werden für ein grundlegendes Verständnis der Erfindung zahlreiche spezifische Einzelheiten dargelegt. Für den Fachmann ist jedoch offensichtlich, daß die vorliegende Erfindung ohne diese spezifischen Einzelheiten durchgeführt werden kann. In anderen Fällen wurden allgemein bekannte Methoden, Prozeduren, Komponenten und Schaltungen nicht ausführlich beschrieben, um die vorliegende Erfindung nicht zu undeutlich zu machen.
Einige Abschnitte der folgenden ausführlichen Beschreibung sind als Algorithmen und symbolische Darstellungen von Operationen an Datenbits oder binären digitalen Signalen in einem Computerspeicher dargestellt. Diese algorithmischen Beschreibungen und Darstellungen können die Techniken sein, die von Fachleuten in der Datenverarbeitungstechnik angewendet werden, um die Substanz ihrer Arbeit anderen Fachleuten mitzuteilen.
Es wird nun auf 4 Bezug genommen, die ein Kommunikationssystem 60 gemäß einer Ausführungsform der Erfindung zeigt. Das Kommunikationssystem 60 kann eine Basisstation 70 und eine Mobilstation 71 umfassen, die miteinander über eine drahtlose Verbindung 69 mittels eines wechselseitigen Protokolls kommunikationsfähig sind, wie zum Beispiel, ohne aber darauf beschränkt zu sein, CDMA (Code Division Multiple Access), Breitband-CDMA (WCDMA) oder CDMA2000. Die Mobilstation 71 kann einen Prozessor 61 umfassen, der zur Reduktion einer Menge an Datenbits in einer oder mehreren Stufen einer Datenübertragung in einem Kommunikationsempfangsdatenpfad 62 ausgebildet ist. Beispiele für Verfahren zur Reduktion der Menge an Datenbits (Soff-Bits), wobei die Verfahren von einem Prozessor 61 ausgeführt werden können, sind in der Folge beschrieben. Ein Speichermedium 59, wie zum Beispiel, ohne aber darauf beschränkt zu sein, eine flüchtige oder nicht-flüchtige Speicheranordnung, z. B. ein Flash-Speicher, Nur-Lese-Speicher ("read-only memory" – ROM), oder ein elektrisch löschbarer Festwertspeicher ("electrically erasable read-only memory" – EEPROM), können zum Speichern von Anweisungen bereitgestellt sein, die dem Prozessor 61 ermöglichen, die Menge an Datenbits in dem Kommunikationsempfangsdatenpfad 62 zu reduzieren.
Die folgende Beschreibung bezieht sich auf das Beispiel eines Kommunikationssystems, das eine Basisstation 70 und eine Mobilstation 71 umfaßt, wobei die Mobilstation 71 ein Speichermedium 59, einen Prozessor 61 und einen Kommunikationsdatenpfad 62 umfaßt, und der Prozessor 61 Verfahren gemäß einigen Ausführungsformen der Erfindung ausführt. Es ist jedoch offensichtlich, daß einige Ausführungsformen der Erfindung gleichermaßen bei einem Kommunikationssystem anwendbar sind, das eine Mobilstation und eine Basisstation umfaßt, wobei die Basisstation das Speichermedium 59, den Prozessor 61 und den Kommunikationsdatenpfad 62 umfaßt.
Der Kommunikationsempfangsdatenpfad 62 kann, ohne Einschränkung, einen Datenpfad zwischen einem Rake-Empfänger 63 und einem Kanaldekoder 64 umfassen. Die Daten können in unterschiedlich großen Gruppen entlang dem Kommunikationsempfangsdatenpfad 62 gesammelt werden. Zum Beispiel können die Daten, die von einem oder mehreren Rake-Kombinierern 66 ausgegeben werden, in einem oder mehreren Slots 65 gesammelt werden. Die Daten von dem einen oder den mehreren Slots 65 können in einem oder mehreren Frames 67 gesammelt werden. Die Daten von dem einen oder den mehreren Frames 67 können in einem oder mehreren Code-Blöcken 68 gesammelt werden. Die Größe der Gruppe von Daten kann von einer Stufe zu einer folgenden Stufe zunehmen. Zum Beispiel kann die Größe des Code-Blocks 68 größer als die Größe des Frames 67 sein und die Größe des Frames 67 kann größer als die Größe des Slots 65 sein.
Der Prozessor 61 kann eine separate Einheit in Kommunikation mit einer der Komponenten des Kommunikationsempfangsdatenpfads 62 umfassen. Als Alternative kann der Prozessor 61 einige oder alle der Komponenten des Kommunikationsempfangsdatenpfads 62 in sich umfassen. Als weitere Alternative kann jede der Komponenten des Kommunikationsempfangsdatenpfads 62 in sich Abschnitte des Prozessors 61 oder den gesamten umfassen.
Es wird nun auf 1 Bezug genommen, die ein Verfahren gemäß einer Ausführungsform der Erfindung zur Reduktion der Menge an Datenbits (auch als Soft-Bits bezeichnet) in einer oder mehreren Stufen der Datenübertragung in einem Kommunikationsempfangsdatenpfad zeigt. Das Verfahren kann durch das System 60 von 4 ausgeführt werden. Die Menge an Datenbits (Soft-Bits) kann in einer, zwei oder mehreren Stufen der Datenübertragung (z. B. Empfang), zum Beispiel im Kommunikationsempfangsdatenpfad (z. B. zwischen Rake-Empfänger 63 und Kanaldekoder 64 von 4) reduziert werden, wie mit dem Bezugszeichen 100 in 1 dargestellt ist. Das Verfahren kann die Menge an Bits reduzieren, die von einem oder mehreren Rake- Kombinierern 66 zu einem oder mehreren Slots 66 und/oder zu einem oder mehreren Frames 67 und/oder zu einem oder mehreren Code-Blöcken 68 übertragen werden (Bezugszeichen 101). Daher kann das Verfahren das Sammeln von Datenbits in Gruppen von Daten an einer oder zwei oder mehr Stufen der Datenübertragung in dem Kommunikationsempfangsdatenpfad umfassen, wobei die Gruppe von Daten von einer Stufe zu einer folgenden Stufe an Größe zunimmt (z. B., von Slots zu Frames zu Code-Blöcken), sowie die Reduktion einer Menge der Datenbits an einer oder mehreren Stufen der Datenübertragung im Kommunikationsempfangsdatenpfad.
Die Reduktion kann die Durchführung einer Normalisierung und/oder Quantifizierung von Bits einer oder mehrerer Stufen der Datenübertragung beinhalten (Bezugszeichen 102). Wie unter Bezugnahme auf 2 ausführlicher beschrieben wird, kann das Verfahren zur Reduktion der Anzahl von Bits das Berechnen eines Skalierungsfaktors umfassen (Bezugszeichen 103) und kann auch das Berechnen eines korrigierenden Skalierungsfaktors umfassen (Bezugszeichen 104). Der korrigierende Skalierungsfaktor kann das Dividieren des Skalierungsfaktors der aktuellen Stufe der Datenübertragung durch einen oder mehrere Skalierungsfaktoren umfassen, die einer vorangehenden Stufe des Datenübertragungsempfangs zugeordnet sind. Die Bits der Stufen der Datenübertragung können dann mit dem korrigierenden Skalierungsfaktor (Bezugszeichen 105) pro Slot multipliziert werden. Die Daten in der aktuellen Stufe brauchen nicht alle unbedingt mit demselben Skalierungsfaktor multipliziert werden. Die Bits können dann quantifiziert (in der Anzahl reduziert) werden, so daß in der jeweiligen Stufe der Datenübertragung weniger Bits vorliegen als in einer vorangehenden Stufe der Datenübertragung (Bezugszeichen 106).
Es wird nun auf 2 Bezug genommen, die ein Beispiel des Verfahrens von 1 gemäß einer Ausführungsform der Erfindung zeigt, das in dem Kommunikationsempfangsdatenpfad 62 ausgeführt werden kann, der in 4 dargestellt ist. 3 ist ein vereinfachtes Blockdiagramm von Elementen des Kommunikationsempfangsdatenpfads 62 und von Elementen, die der Prozessor 61 umfassen könnte, um die Menge an Datenbits in einer oder mehreren Stufen der Datenübertragung im Kommunikationsempfangsdatenpfad 62 zu reduzieren.
Slots 65 (4) können vom Ausgang des Rake-Kombinierers oder der Rake-Kombinierer 66 (Bezugszeichen 200, 2) gesammelt werden. Die Anzahl von Bits in den Soft-Bits des Rake- Kombinierers 66 kann zum Beispiel 16 sein, obwohl die vorliegende Erfindung nicht auf diesen Wert beschränkt ist.
In einer ersten Stufe kann der Slot 65 normalisiert und/oder quantifiziert werden (Bezugszeichen 201). Beispiele für Normalisierungstechniken und Verfahren zum Berechnen von Skalierungsfaktoren sind in der Folge ausführlicher beschrieben.
Die Normalisierung der Slot-Soft-Bits kann, ohne Einschränkung, die Berechnung eines Slot-Skalierungsfaktors, die Multiplikation der Slot-Soft-Bits mit dem Slot-Skalierungsfaktor, gefolgt von einer Quantifizierung der Soft-Bits auf eine Anzahl von weniger Bits als die Bits des Rake-Kombinierers umfassen. Die Anzahl von Bits in den Soft-Bits der Slots kann zum Beispiel 8 sein, obwohl die vorliegende Erfindung nicht auf diesen Wert beschränkt ist.
Wie in 3 erkennbar ist, kann das Kommunikationssystem zum Beispiel M Kanäle umfassen, und für jeden Kanal kann die Anzahl von Bits in den Slots wie zuvor beschrieben reduziert werden. Die Daten in den Slots können verkettet und zu den Frames übertragen werden (Bezugszeichen 20 in 3).
Unter erneuter Bezugnahme auf 2 können in einer zweiten Stufe der Reduktion der Anzahl von Bits die Frames normalisiert und/oder quantifiziert werden (Bezugszeichen 202). Ein Frame-Skalierungsfaktor kann aus den Slot-Skalierungsfaktoren berechnet werden (berechnet aus den eingegeben quadratischen Mittelwerten (RMS) der Slots). Ein korrigierender Slot-Skalierungsfaktor kann dann für einen oder mehreren Slots berechnet werden, die zu einem Frame kombiniert sind. Zum Beispiel kann der korrigierende Slot-Skalierungsfaktor durch Dividieren des Frame-Skalierungsfaktors durch den Slot-Skalierungsfaktor berechnet werden. Die Soft-Bits in dem Frame können dann mit dem korrigierenden Slot-Skalierungsfaktor des jeweiligen Slots multipliziert werden. Mit anderen Worten, ein Soft-Bit in dem Frame kann mit dem Slot verbunden werden, aus dem es stammt, und mit dem korrigierenden Slot-Skalierungsfaktor dieses Slots multipliziert werden. Die Soft-Bits der Frames können kann zu einer Anzahl von weniger Bits als die Bits der Slots quantifiziert werden. Die Anzahl von Bits in den Soft-Bits der Frames kann zum Beispiel 5 sein, obwohl die vorliegende Erfindung nicht auf diesen Wert beschränkt ist.
Wie in 3 erkennbar ist, können die Daten nach der Frame-Normalisierung und -Quantifizierung entflochten werden, wobei sich die Reihenfolge der Bits ändern kann (Bezugszechen 22). Darauf können verschiedene Verarbeitungsprozeduren folgen, wie zum Beispiel, ohne aber darauf beschränkt zu sein, physische Kanalverkettung 24, Löschen 26 der DTX-(diskontinuierliche Sendung)Anzeigebits und Kanal-Demultiplexen 28. Dann können für einzelne Kanäle weitere Verarbeitungsprozeduren vorhanden sein, wie zum Beispiel, ohne aber darauf beschränkt zu sein, Radio-Frame-Sammlung 30, Entflechtung 32, wobei sich die Reihenfolge der Bits ändern kann, und Löschen 34 von DTX-Anzeigebits. Die Daten können dann zu den Code-Blöcken übertragen werden (Bezugszeichen 36).
Unter erneuter Bezugnahme auf 2 können in einer dritten Stufe zur Reduktion der Anzahl von Bits die Code-Blöcke normalisiert und/oder quantifiziert werden (Bezugszeichen 203). Ein Code-Block-Skalierungsfaktor kann aus den Frame-Skalierungsfaktoren berechnet werden (z. B. aus den Frames RMS). Ein korrigierender Frame-Skalierungsfaktor kann dann für einen oder mehrere der Frames im Code-Block berechnet werden. Zum Beispiel kann der korrigierende Frame-Skalierungsfaktor durch Dividieren des Code-Block-Skalierungsfaktors durch einen oder mehrere der Frame-Skalierungsfaktoren berechnet werden. Die Soft-Bits im Code-Block können dann mit dem korrigierenden Frame-Skalierungsfaktor des jeweiligen Frames multipliziert werden, wobei das Soft-Bit mit dem korrigierenden Skalierungsfaktor seines eigenen Frames multipliziert werden kann. Die korrigierenden Frame-Skalierungsfaktoren können in einer zyklischen Reihenfolge genommen werden, während sie mit den Code-Block-Soft-Bits multipliziert werden. Die Soft-Bits der Code-Blöcke können dann auf eine Anzahl von Bits quantifiziert werden, die kleiner oder gleich den Bits der Frames ist. Soft-Bits von verschiedenen Frames können auf dieselbe Referenzebene gesetzt werden.
Die Bits der Code-Blöcke können dann einer weiteren Verarbeitung unterzogen werden, wie in 3 dargestellt ist. Die Verarbeitung kann, ohne Einschränkung, ein Inverse-Rate-Matching 38, Kanaldekodieren 40 (Bezugszeichen 204 in 2), eine Track-Block-Trennung und/oder Code-Block-Segmentierung 42 und eine CRC (zyklische Redundanzprüfung) 44 umfassen.
Mit der vorliegenden Erfindung könnte es möglich sein, zum Beispiel zwei oder drei oder mehr Soft-Bits in einem Wort zu speichern, obwohl die vorliegende Erfindung nicht auf diese Werte beschränkt ist.
Zur Ausführung der Erfindung können verschiedene Normalisierungstechniken angewendet werden. In der Folge finden sich einige veranschaulichende Beispiele, aber die Erfindung ist nicht auf diese Beispiele beschränkt.
Die Normalisierung kann in die Berechnung des Skalierungsfaktors und die Normalisierung über die eingegebenen Soft-Bits unterteilt werden. Der Skalierungsfaktor kann aus den eingegebenen Soft-Bits und aus den Skalierungsfaktoren der vorangehenden Stufe berechnet werden.
Die Berechnung des Skalierungsfaktors aus den eingegebenen Datenbits kann wie folgt ausgeführt werden.
N ist die Anzahl von Soft-Bits im Eingang.
Wunsch-RMS kann eine Konstante sein, zum Beispiel 0,5.
Diese Berechnung kann in der Slot-Normalisierung, wie oben hierin erwähnt, erfolgen.
Die Berechnung des Skalierungsfaktors aus der vorangehenden Stufe kann unter Verwendung eines max/min-Algorithmus wie folgt durchgeführt werden:
M ist die Anzahl von Elementen von der vorangehenden Stufe (zum Beispiel die Anzahl von Slots in einem Frame in der Frame-Normalisierungs- und -Quantifizierungsstufe, oder die Anzahl von TTI (Transmission Time Intervals – Sendezeitintervallen) in der Code-Block-Normalisierungs- und -Quantifizierungsstufe).
RMS In[k] ist der Eingangs-RMS des k Slots in der Frame-Normalisierungs- und -Quantifizierungsstufe oder des k Frames in der Code-Block-Normalisierungs- und -Quantifizierungsstufe.
MaxRMS = max(RMS_In[k]); MinRMS = min(RMS_In[k])
ke(0, ..., M – 1) ke(0, ..., M – 1)
Zweiter Durchgang:
für jedes k, so daß
RMS_In[k] < Eingangs-RMS·Schwellenwert;
L ist die Zahl von k, für die die Gleichung gilt.
Schwellenwert kann konstant sein, zum Beispiel 1,3. Der Schwellenwert kann zur Multiplikation des Eingangs-RMS verwendet werden, der im ersten Durchgang berechnet wurde.
Max2MinVerhältnis kann konstant sein, zum Beispiel 7.
Dieser Berechnungspunkt kann entweder aus dem zweiten Durchgang oder aus dem ersten Durchgang erreicht werden, wenn kein zweiter Durchgang durchgeführt wurde.
SF[k] ist der Skalierungsfaktor des k Slots in der Frame-Normalisierungs- und -Quantifizierungsstufe oder des k Frames in der Code-Block-Normalisierungs- und -Quantifizierungsstufe.
Der zweite Durchgang kann in der Frame-Normalisierung durchgeführt werden. In der Code-Block-Normalisierung kann dieser Algorithmus ohne den zweiten Durchgang ausgeführt werden.
Ein Zweck des zweiten Durchgangs im max/min-Algorithmus könnte die Erfassung eines Falls sein, in dem eine große Differenz zwischen starken Soft-Bits und schwachen Soft-Bits vorhanden ist. Dies kann den schwachen Soft-Bits mehr Gewicht verleihen. Dies kann in der Frame-Normalisierungs- und -Quantifizierungsstufe erfolgen, während der RMS der Slots als Maß für die mittlere Stärke der Soft-Bits im Slot verwendet wird.
Diese Normalisierung kann Folgendes umfassen:
Slot-Normalisierung: NormalisiertesSB[i] = EingangsSB[i]·Skalierungsfaktor;
∀i ∈ {0, ..., N – 1}.
Frame-Normalisierung:
Für (j = 0; j<SlotsInFrame; j++)
Düe (l = 0; l<SBinSlot; l++=
NormalisiertesSB[j,l] = EingangsSB[j,l]·korrigierender_Skalierungsfaktor[j]
Die Slots können in sequenzieller Reihenfolge im Frame vor dem zweiten Deinterleaver (Bezugszeichen 22 in 3) angeordnet werden.
Die Code-Block-Normalisierung kann Folgendes umfassen:
j = 0
Für (l = 0; l<SBinCodeBlock; l++)
NormalisiertesSB[l] = EingangsSB[i]·korrigierender-Skalierungsfaktor[j]
j = (j + l)modTTI
Die Frames im Code-Block-Frame können nach dem ersten Deinterleaver (Bezugszeichen 32 in 3) gemischt werden. Die Reihenfolge kann so sein, daß das erste Soft-Bit von Frame #0 stammt, das zweite Soft-Bit von Frame #1 stammt, das dritte Soft-Bit von Frame #2 stammt, und so weiter. Die Reihenfolge der Frames kann das Inter-Spalten-Permutationsmuster im ersten Deinterleaver umfassen.
Eine Zusammenfassung des Normalisierungs- und Quantifizierungsverlaufs kann wie folgt sein:
Die Berechnung kann zwei Durchgänge (ersten Durchgang und zweiten Durchgang) verwenden. M ist die Anzahl von Slots, für die RMS_Slots[k] < RMS_Frame[l]·Schwellenwert gilt, wobei RMS_Frame[l] im ersten Durchgang berechnet wird.
Es können verschiedene Quantifizierungstechniken zur Ausführung der Erfindung verwendet werden. Die folgenden sind veranschaulichende Beispiele, aber die Erfindung ist nicht auf diese Beispiele beschränkt.
Die Quantifizierung kann unter Verwendung von Quantifizierungsebenen erfolgen, die eine nicht symmetrische, gleichförmige Sequenz einschließlich Null umfassen. Zum Beispiel können die Quantifizierungsebenen für 3 Bits {–4, –3, –2, –1, 0, 1, 2, 3} sein. Die Quantifizierungsgrenzwerte können die folgenden umfassen: Anzahl von Ebenen = 2Anzahl von QuanBits QuanStufe = 2Anzahl von Ebenen QuanGrenzwerte[k] = –1 + (k + 0,5)·QuanStufe
In dem Beispiel mit 3 Bits können die Quantifizierungsgrenzwerte {–0,875, –0,625, –0,375, –0,125, 0,125, 0,375, 0,625, 0,875} sein.
Die Quantifizierung kann auf folgende Weise erfolgen:
Die Quantifizierungsebene k QuanEbene[k] kann für das normalisierte Bit j NormBit[j] verwendet werden, wenn:
(NormBit[j] < QuanGrenzwert[k]) und (NormBit[j] > QuanGrenzwert[k – l]), mit den Ausnahmen
QuanEbene[l] kann verwendet werden, wenn (NormBit[j] < QuanGrenzwert[l]) und
QuanEbene[Anzahl von Ebenen] kann verwendet werden, wenn (NormBit[j] > QuanGrenzwert[Anzahl von Ebenen = 1].
Die Quantifizierung in der Slot-Quantifizierung kann eine Reduktion auf 8 Bits umfassen, in der Frame-Quantifizierung auf 5 Bits und in der Block-Code-Quantifizierung auf 5 Bits, wobei die Erfindung nicht auf diese Werte beschränkt ist.

Claims

Verfahren zum Empfangen einer Menge an Daten, bei dem durch einen Kommunikationsempfangsdatenweg (62) zwischen einem Rake-Empfänger (63) und einem Kanaldekoder (64) Soft-Bits mit einer ersten Menge Bits pro Soft-Bit empfangen werden; die Soft-Bits zu ersten Gruppen gesammelt werden; eine erste Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits innerhalb jeder der ersten Gruppen durchgeführt wird, um die Anzahl der Bits in jedem der Soft-Bits zu reduzieren; die ersten Gruppen zu einer zweiten Gruppe gesammelt werden und eine zweite Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits innerhalb der zweiten Gruppe durchgeführt wird, um die Anzahl der Bits in jedem der Soft-Bits weiter zu reduzieren.
Verfahren nach Anspruch 1, bei dem ferner: mehrere zweite Gruppen zu einer dritten Gruppe gesammelt werden und eine dritte Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in der dritten Gruppe durchgeführt wird.
Verfahren nach Anspruch 1, bei dem das Sammeln der ersten Gruppe in die zweite Gruppe das Sammeln von Slots (65) in einen Frame (67) umfaßt.
Verfahren nach Anspruch 2, bei dem das Sammeln der zweiten Gruppe in die dritte Gruppe das Sammeln von Frames (67) in einen Code-Block umfaßt.
Verfahren nach Anspruch 1, bei dem die Durchführung der ersten Normalisierungsstufe das Berechnen eines ersten Skalierungsfaktors umfaßt.
Verfahren nach Anspruch 1, bei dem die Durchführung der zweiten Normalisierungsstufe das Berechnen eines zweiten Skalierungsfaktors umfaßt.
Verfahren nach Anspruch 2, bei dem die Durchführung der dritten Normalisierungsstufe das Berechnen eines dritten Skalierungsfaktors umfaßt.
Verfahren nach Anspruch 2, bei dem die Durchführung der zweiten Normalisierungsstufe das Berechnen eines korrigierenden Skalierungsfaktors umfaßt.
Verfahren nach Anspruch 8, bei dem das Berechnen des korrigierenden Skalierungsfaktors das Teilen des zweiten Skalierungsfaktors durch den ersten Skalierungsfaktor umfaßt.
Verfahren nach Anspruch 8, bei dem ferner ein oder mehrere der Soft-Bits mit dem korrigierenden Skalierungsfaktor multipliziert werden.
Verfahren nach Anspruch 1, bei dem das Durchführen der Quantifizierung das Quantifizieren der Bits in jedem der Soft-Bits in einer Weise umfaßt, so daß nach der zweiten Stufe weniger Bits in jedem Soft-Bit vorliegen als in jedem Soft-Bit nach der ersten Stufe.
Verfahren nach Anspruch 6, bei dem das Durchführen der Normalisierung das Normalisieren der Soft-Bits in der zweiten Stufe umfaßt, indem der zweite Skalierungsfaktor als quadratische Mittelwertfunktion der Soft-Bits berechnet wird.
Verfahren nach Anspruch 1, bei dem ferner Daten, die von der ersten Stufe an die zweite Stufe übertragen werden, verkettet werden.
Verfahren nach Anspruch 17, bei dem ferner Daten, die von der ersten Stufe an die zweite Stufe übertragen werden, entflochten werden.
Vorrichtung zum Verarbeiten von Daten in einem Kommunikationsempfangsdatenweg (62), welche aufweist: einen Prozessor (61), der in Wirkbeziehung mit dem Kommunikationsempfangsdatenweg (62) zwischen einem Rake-Empfänger (63) und einem Kanaldekoder (64) gekoppelt ist, um Soft-Bits zu empfangen, wobei der Prozessor adaptiert ist, um die Soft-Bits in erste Gruppen zu sammeln, eine erste Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in jeder der ersten Gruppen durchzuführen, um die Anzahl der Bits in jedem der Soft-Bits zu reduzieren, die ersten Gruppen in eine zweite Gruppe zu sammeln und eine zweite Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in der zweiten Gruppe durchzuführen, um die Anzahl der Bits in jedem der Soft-Bits weiter zu reduzieren.
Vorrichtung nach Anspruch 15, bei der der Prozessor (61) mehrere zweite Gruppen zu einer dritten Gruppe sammelt und eine dritte Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in der dritten Gruppe durchführt.
Kommunikationssystem, welches aufweist: einen Kommunikationsempfangsdatenweg (62), der einen Rake-Empfänger (63) und einen Kanaldekoder (64) umfaßt; einen Prozessor (61), der adaptiert ist, um Soft-Bits zu empfangen, die Soft-Bits in erste Gruppen zu sammeln, um eine erste Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in jeder der ersten Gruppen durchzuführen, um die Anzahl der Bits in jedem der Soft-Bits zu reduzieren, die ersten Gruppen zu einer zweiten Gruppe zu sammeln und eine zweite Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in der zweiten Gruppe durchzuführen, um die Anzahl der Bits in jedem der Soft-Bits weiter zu reduzieren, und einen Flash-Speicher (59), der mit dem Prozessor (61) gekoppelt ist, um eine oder mehrere Anweisungen zu speichern, die von dem Prozessor (61) ausgeführt werden können.
System nach Anspruch 17, bei dem der Prozessor (61) mehrere zweite Gruppen zu einer dritten Gruppe sammelt und eine dritte Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in der dritten Gruppe durchführt.
System nach Anspruch 17, bei dem der Prozessor (61) die Bits in jedem der Soft-Bits in einer Weise quantifiziert, so daß nach der zweiten Stufe weniger Bits in jedem Soft-Bit vorliegen als in jedem Soft-Bit nach der ersten Stufe.
Speichermedium mit darauf gespeicherten Anweisungen, die bei Ausführung durch einen Prozessor (61) dazu führen, daß durch einen Kommunikationsempfangsdatenweg (62) zwischen einem Rake-Empfänger (63) und einem Kanaldekoder (64) Soft-Bits mit einer ersten Menge Bits pro Soft-Bit empfangen werden; die Soft-Bits zu ersten Gruppen gesammelt werden; eine erste Normalisierungs- und Quantifizierungsstufe der Soft-Bits innerhalb jeder der ersten Gruppen durchgeführt wird, um die Anzahl der Bits in jedem der Soft-Bits zu reduzieren; die ersten Gruppen zu einer zweiten Gruppe gesammelt werden und eine zweite Normalisierungs- und Quantifizierungsstufe der Soft-Bits innerhalb der zweiten Gruppe durchgeführt wird, um die Anzahl der Bits in jedem der Soft-Bits weiter zu reduzieren.
Speichermedium nach Anspruch 20, bei dem die Anweisungen ferner dazu führen, daß mehrere zweite Gruppen zu einer dritten Gruppe gesammelt werden und eine dritte Normalisierungs- und Quantifizierungsstufe mit den Soft-Bits in der dritten Gruppe durchgeführt wird.