DE69021788D1 - Anordnung und Verfahren zur Analyse von Fehlimpulssignalen in einem Logiksimulator. - Google Patents

Anordnung und Verfahren zur Analyse von Fehlimpulssignalen in einem Logiksimulator.

Info

Publication number
DE69021788D1
DE69021788D1 DE69021788T DE69021788T DE69021788D1 DE 69021788 D1 DE69021788 D1 DE 69021788D1 DE 69021788 T DE69021788 T DE 69021788T DE 69021788 T DE69021788 T DE 69021788T DE 69021788 D1 DE69021788 D1 DE 69021788D1
Authority
DE
Germany
Prior art keywords
arrangement
pulse signals
logic simulator
false pulse
analyzing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69021788T
Other languages
English (en)
Other versions
DE69021788T2 (de
Inventor
Prathima Agrawal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of DE69021788D1 publication Critical patent/DE69021788D1/de
Application granted granted Critical
Publication of DE69021788T2 publication Critical patent/DE69021788T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
DE69021788T 1989-06-23 1990-06-14 Anordnung und Verfahren zur Analyse von Fehlimpulssignalen in einem Logiksimulator. Expired - Fee Related DE69021788T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/370,934 US5091872A (en) 1989-06-23 1989-06-23 Apparatus and method for performing spike analysis in a logic simulator

Publications (2)

Publication Number Publication Date
DE69021788D1 true DE69021788D1 (de) 1995-09-28
DE69021788T2 DE69021788T2 (de) 1996-01-04

Family

ID=23461795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69021788T Expired - Fee Related DE69021788T2 (de) 1989-06-23 1990-06-14 Anordnung und Verfahren zur Analyse von Fehlimpulssignalen in einem Logiksimulator.

Country Status (4)

Country Link
US (1) US5091872A (de)
EP (1) EP0404444B1 (de)
JP (1) JPH077428B2 (de)
DE (1) DE69021788T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572708A (en) * 1989-02-28 1996-11-05 Nec Corporation Hardware simulator capable of dealing with a description of a functional level
JP2847310B2 (ja) * 1990-01-12 1999-01-20 東京エレクトロン株式会社 論理シミュレーション方法
KR0158887B1 (ko) * 1990-01-12 1999-02-18 이노우에 키요시 논리 모의실험기
US5500808A (en) * 1991-01-24 1996-03-19 Synopsys, Inc. Apparatus and method for estimating time delays using unmapped combinational logic networks
JP2680947B2 (ja) * 1991-09-12 1997-11-19 三菱電機株式会社 テストタイミングプログラム自動生成装置
EP0598149B1 (de) * 1992-11-12 2000-01-19 Fujitsu Limited Hardware Logiksimulator
AU6537294A (en) * 1993-03-31 1994-10-24 Alcatel N.V. Method for solving asynchronisms in digital logic simulators
US5422891A (en) * 1993-07-23 1995-06-06 Rutgers University Robust delay fault built-in self-testing method and apparatus
US5428626A (en) * 1993-10-18 1995-06-27 Tektronix, Inc. Timing analyzer for embedded testing
US5519848A (en) * 1993-11-18 1996-05-21 Motorola, Inc. Method of cell characterization in a distributed simulation system
FR2759826B1 (fr) * 1997-02-14 1999-12-17 Sgs Thomson Microelectronics Procede de simulation precise de circuits logiques
US6195628B1 (en) 1997-03-13 2001-02-27 International Business Machines Corporation Waveform manipulation in time warp simulation
US6141631A (en) * 1998-03-25 2000-10-31 Lsi Logic Corporation Pulse rejection circuit model program and technique in VHDL
GB9808609D0 (en) 1998-04-22 1998-06-24 Automatic Parallel Designs Ltd Method and apparatus for designing sequential circuits
US6718479B1 (en) * 2000-09-08 2004-04-06 International Business Machines Corporation Method, system, program, and data structures for managing hierarchical timing wheels
US7007252B2 (en) * 2003-04-09 2006-02-28 Synopsys, Inc. Method and apparatus for characterizing the propagation of noise through a cell in an integrated circuit
US7231336B2 (en) * 2003-08-25 2007-06-12 Legend Design Technology, Inc. Glitch and metastability checks using signal characteristics
US7542880B2 (en) * 2006-04-06 2009-06-02 Advanced Micro Devices, Inc. Time weighted moving average filter
US8909576B2 (en) * 2011-09-16 2014-12-09 International Business Machines Corporation Neuromorphic event-driven neural computing architecture in a scalable neural network
US9558443B2 (en) 2013-08-02 2017-01-31 International Business Machines Corporation Dual deterministic and stochastic neurosynaptic core circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715573A (en) * 1971-04-14 1973-02-06 Ibm Failure activity determination technique in fault simulation
US4306286A (en) * 1979-06-29 1981-12-15 International Business Machines Corporation Logic simulation machine
US4656580A (en) * 1982-06-11 1987-04-07 International Business Machines Corporation Logic simulation machine
US4787061A (en) * 1986-06-25 1988-11-22 Ikos Systems, Inc. Dual delay mode pipelined logic simulator
US4787062A (en) * 1986-06-26 1988-11-22 Ikos Systems, Inc. Glitch detection by forcing the output of a simulated logic device to an undefined state
JPS63204441A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 論理シミユレ−シヨン専用プロセツサの処理方式
US4827427A (en) * 1987-03-05 1989-05-02 Hyduke Stanley M Instantaneous incremental compiler for producing logic circuit designs

Also Published As

Publication number Publication date
JPH077428B2 (ja) 1995-01-30
EP0404444A1 (de) 1990-12-27
JPH03116382A (ja) 1991-05-17
EP0404444B1 (de) 1995-08-23
US5091872A (en) 1992-02-25
DE69021788T2 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
DE69021788T2 (de) Anordnung und Verfahren zur Analyse von Fehlimpulssignalen in einem Logiksimulator.
DE69119608D1 (de) Verfahren und vorrichtung zum auswerten von fetalzuständen
DE3856188D1 (de) Vorrichtung und Verfahren zum Sortieren von Münzen
DE69614989T2 (de) Verfahren und Vorrichtung zur Feststellung der Sprachaktivität in einem Sprachsignal und eine Kommunikationsvorrichtung
DE69230720T2 (de) Gerät und Verfahren zum Entwurf, zur Analyse oder zur Simulation von Signalverarbeitungsfunktionen
DE3382507D1 (de) Anordnung von strichen in undeutlichkeitsgruppen in einem verfahren und eine vorrichtung zur mustererkennung.
DE68913621T2 (de) Vorrichtung und Verfahren zum Sortieren und Zählen von Münzen.
DE69521552D1 (de) Reagenz zur Analyse von Leukozyten und ein Verfahren zum Klassifizieren von Leukozyten
DE3750207T2 (de) Verfahren und Vorrichtung zum Feststellen von Bewegung in einem Fernsehsignal.
DE68925547T2 (de) Vorrichtung und Verfahren zur Zeichenbegrenzungsermittlung in einem seriellen codierten Datenstrom
DE69023107T2 (de) Verfahren und Vorrichtung zur Teilchenanalyse.
DE59408193D1 (de) Verfahren und Anordnung zum Ermitteln von Wörtern in einem Sprachsignal
DE59406812D1 (de) Verfahren und Anordnung zum Erfassen und Auswerten analoger photometrischer Signale in einem Testträger-Analysesystem
DE69215735D1 (de) Verfahren und Vorrichtung zur Analyse von Teilchen
DE68924719T2 (de) Vorrichtung und Verfahren zur Ausführung eines Unterprogramms in einem Datenverarbeitungssystem mit Blockumschaltung.
DE68915522D1 (de) Verfahren und Vorrichtung zur Durchführung akustischer Untersuchungen in einem Bohrloch.
DE69728116D1 (de) Verfahren und Vorrichtung zum Senden und Empfangen von Information in einem Pulsradar
DE69021196D1 (de) Verfahren und vorrichtung zur kompandierung eines signals.
ATA151289A (de) Verfahren und vorrichtung zum sortieren von holzspaenen
DE3675117D1 (de) Vorrichtung und verfahren zur analyse von teilchen in einem mittel.
DE69006634T2 (de) Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem.
DE69020438T2 (de) Verfahren und Vorrichtung zum Prüfen von Aussagelogiktheoremen in der Systemanalyse.
DE68916773D1 (de) Verfahren und Anordnung zur Detektion von Übermodulation für die Signalanalyse.
DE59003229D1 (de) Verfahren und Vorrichtung zum Erkennen von Gefahrenzuständen in einem Raum.
DE69025277D1 (de) Verfahren und Anordnung zur Kalibrierung von Ausgangssignalen für einen Wellenformanalyse-Apparat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee