DE69034167T2 - Fernsehgerät - Google Patents

Fernsehgerät Download PDF

Info

Publication number
DE69034167T2
DE69034167T2 DE69034167T DE69034167T DE69034167T2 DE 69034167 T2 DE69034167 T2 DE 69034167T2 DE 69034167 T DE69034167 T DE 69034167T DE 69034167 T DE69034167 T DE 69034167T DE 69034167 T2 DE69034167 T2 DE 69034167T2
Authority
DE
Germany
Prior art keywords
signal
picture
circuit
video signal
interlace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69034167T
Other languages
English (en)
Other versions
DE69034167D1 (de
Inventor
Yasuhiro Nara-shi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1152526A external-priority patent/JP2736441B2/ja
Priority claimed from JP1197779A external-priority patent/JP2951669B2/ja
Priority claimed from JP1264681A external-priority patent/JP2690790B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of DE69034167D1 publication Critical patent/DE69034167D1/de
Publication of DE69034167T2 publication Critical patent/DE69034167T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones

Description

  • Beschreibung des Stands der Technik
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf Scan- bzw. Abtastzeilenanzahlumwandlungsvorrichtungen für Videosignale und Abwärtskonvertierer und Bild-in-Bild-TV- bzw. -Fernsehempfänger, welche dieselben verwenden. Insbesondere bezieht sich die vorliegende Erfindung auf eine Abtastzeilenanzahlumwandlungsvorrichtung, welche die Scan- bzw. Abtastzeilenanzahl eines empfangenen Videosignals reduziert bzw. vermindert, und auf einen Abwärtskonvertierer bzw. -umwandler, welcher unter Verwendung der Abtastzeilenanzahlumwandlungsvorrichtung ein hoch aufgelöstes TV-Signal bzw. ein TV-Signal mit einer hohen Auflösung mit einer großen Anzahl von Scan- bzw. Abtastzeilen in ein Videosignal, z. B. ein NTSC-Signal, umwandelt bzw. konvertiert und einen Bild-in-Bild-Fernsehempfänger, welcher ebenfalls unter Verwendung der Abtastzeilenanzahlumwandlungsvorrichtung ein Videosignal mit einer verminderten Anzahl von Abtastzeilen auf einen gewöhnlichen TV-Bildschirm projiziert, um zwei Bilder anzuzeigen.
  • Beschreibung des Stands der Technik
  • Eine Abtastzeilenanzahlumwandlungsvorrichtung, welche ordnungsgemäß ein verschachteltes bzw. interlacetes eingegebenes Fernsehsignal, bzw. ein eingegebenes Fernsehsignal im Zeilensprungverfahren verarbeitet, um ein Fern sehsignal auszugeben, welches eine Anzahl von Abtastzeilen aufweist, welche verschieden ist von derjenigen des eingegebenen Signals, wurde im Allgemeinen in eine Vielzahl von Vorrichtungen eingearbeitet, welche bestimmte Zwecke ausbilden, welche beispielsweise aus der US-A-4,249,213 und aus der US-A-4,809,069 bekannt sind, auf welchen die Oberbegriffe von Ansprüchen 1 und 2 basieren. Als solche Vorrichtungen mit bestimmten Zwecken sind z. B. ein Bild-in-Bild-TV-Empfänger (siehe "Nikkei Electronics", 14. April 1980, Japanische Patentpublikation Nr. 59-37913, Japanisches offengelegtes Patent Nr. 62-269482 usw.) und ein TV/NTSC-Abwärtskonvertierer bzw. -umwandler mit hoher Auflösung (siehe z. B. japanische Patentanmeldung Nr. 1-120128) bekannt.
  • Die vorstehend erwähnten Vorrichtungen umfassen alle eine Abtastzeilenanzahlumwandlungsvorrichtung. Solch eine Abtastzeilenanzahlumwandlungsvorrichtung ist gemäß den Zwecken der Verwendung eines Geräts, in welches die Vorrichtung eingebaut ist, ausgestaltet. Die Abtastzeilenanzahlumwandlungsvorrichtung ist im Allgemeinen jedoch ausgestaltet, um eine derartige Umwandlung bzw. Konversion durchzuführen, dass die Abtastzeilenanzahl eines ausgegebenen Signals geringer ist als die eines eingegebenen Signals.
  • Zunächst wird der Stand der Technik solch einer Abtastzeilenanzahlumwandlungsvorrichtung beschrieben.
  • Eine Abtastzeile wird im Allgemeinen betrachtet als eine Vertikalrichtungsabtastung beim zweidimensionalen Abtasten einer TV-Bildebene. Ein Vorgang zum Vermindern der Abtastzeilenanzahl ist somit gleich demjenigen des Verminderns der Abtastfrequenz in der vertikalen Richtung der TV-Bildebene. Solch ein Vorgang kann implementiert werden durch Funktionen der nachfolgenden zwei Komponenten.
  • Eine ist ein Bandbegrenzungsfilter, welcher eine vertikale Raumfrequenzkomponente einer TV-Bildebene auf weniger als 1/2 einer reduzierten Vertikalrichtungsabtastfrequenz begrenzt. Die andere ist ein Abtastzeilenausdünnungsschaltkreis, welcher Abtastzeilen ausdünnt, um die Vertikalrichtungsabtastfrequenz einer TV-Bildebene zu vermindern. Die Funktionen dieser Komponenten sind in Übereinstimmung mit dem Abtasttheorem und ihre Betriebsprinzipien sind offensichtlich.
  • 1A ist ein Diagramm, welches die Abtastzeilenposition eines Interlace-Signals für jedes Feld f1, f2 zeigt. In dem Diagramm zeigt "o" eine Abtastzeile, deren Position in der vertikalen Richtung um eine Zeile verschoben ist von einem Feld zum anderen. 1B ist ein Diagramm, welches die Abtastzeilenposition eines Nichtinterlace-Signals für jedes Feld zeigt. In dem Diagramm zeigen "o" und "x" zusammen Abtastzeilen an. Jedoch ist "o" eine, welche dem verschachtelten Signal entspricht, während "x" eine ist, welche ordnungsgemäß durch Interpolieren des Interlace-Signals erzeugt wurde. Des weiteren sind die Abtastzeilen in derselben Position für alle Felder angeordnet.
  • In 1A und 1B repräsentiert die Abszisse eine Zeitbasis mit einem Feldzyklus als eine Einheit und die Ordinate repräsentiert die vertikale Richtung mit einem Abtastzeilenintervall als eine Einheit.
  • 2 ist ein Diagramm, welches eine Basisstruktur einer Vorrichtung zeigt, welche solch ein Inrterlace-Signal empfängt, um ihre Abtastzeilenanzahl umzuwandeln. 3 ist ein Diagramm zum Erklären des Betriebs der in 2 gezeigten Abtastzeilenanzahlumwandlungsvorrichtung.
  • Ein an einen Eingabeanschluss 500 angelegtes Signal wird im Band durch einen Vertikalraumfrequenzbegrenzungstiefpassfilter 501 begrenzt und dann zu einem Ausdünnungsschaltkreis 502 zugeführt. In dem Ausdünnungsschaltkreis 502 werden die Abtastzeilen wie in 3 gezeigt ausgedünnt, so dass Abtastzeilensignale, welche den Zeichen "x" entsprechen, von einem Ausgabeanschluss 503 ausgegeben werden.
  • In 3 stellt "o" eine Abtastzeile dar, welche einem Eingabesignal entspricht und "x" stellt eine dar, welche einem Ausgabesignal entspricht. Des Weiteren stellt "
    Figure 00040001
    " einen Abgriffs- bzw. Ausgabebereich des Vertikalraumfrequenzbegrenzungstiefpassfilters dar.
  • Ein in solch eine Abtastzeilenanzahlumwandlungsvorrichtung eingegebenes TV-Signal ist ein interlacetes Signal. Deshalb wurde das in 3 gezeigte Ausgabesignal, welches eine verminderte Anzahl von Abtastzeilen aufweist, ebenfalls interlacet.
  • Währenddessen verarbeitet ein Gerät umfassend eine Abtastzeilenanzahlumwandlungsvorrichtung, welche solch ein Signal ausgibt, das Signal entsprechend seinen Verwendungszwecken weiter.
  • In solch einem Fall, da das zu verarbeitende Signal interlacet bzw. im Zeilensprungverfahren abgetastet wurde, ist es oft notwendig, eine Bestimmung bezüglich der Interlacesequenz bzw. Zeilensprungsequenz unter Verwendung einer Feldbestimmungseinrichtung durchzuführen. Im Stand der Technik war das Gerät deshalb derart ausgestaltet, dass eine Feldbestimmung für das interlacete bzw. im Zeilensprungverfahren abgetastete Signal durchgeführt wird, um die nachfolgenden Signalverarbeitungen basierend auf den Bestimmungsergebnissen durchzuführen.
  • Im Folgenden werden Gründe, warum eine Feldbestimmung benötigt wird, für Signalverarbeitungen, in Verbindung mit den vorstehenden zwei Geräten beschrieben.
  • Als Erstes wird eine Beschreibung auf einem Bild in Bildfernseher durchgeführt.
  • Die grundlegende Struktur eines Bild-in-Bild-Fernsehers ist beschrieben in "Nikkei Electronics", 14. April 1980. Das heißt, der Bild-in-Bild-Fernseher umfasst einen Bildspeicher zum Absorbieren der Zeitdifferenz bzw. des Zeitunterschieds zwischen einem Videosignal für ein Hauptbild und demjenigen für ein Unterbild und ist derart ausgestaltet, dass das Videosignal für das Unterbild in den Bildspeicher in Synchronisation mit einem Synchronisationssignal, welches in ihm selbst beinhaltet ist, geschrieben wird und ausgelesen wird in Synchronisation mit demjenigen, welches in dem Videosignal für das Hauptbild beinhaltet ist, um das Unterbild in einer vorbestimmten Position in dem Hauptbild anzuzeigen.
  • Der derart ausgestaltete Bild-in-Bild-Fernseher beinhaltet zwei Probleme bezüglich der Technik. Im Stand der Technik wurde eine Feldbestimmungseinrichtung eingesetzt, um diese Probleme zu lösen.
  • Beide Probleme sind im Allgemeinen bewirkt durch ein Nichtübereinstimmen der Signalphase zwischen dem Videosignal für das Hauptbild und demjenigen für das Unterbild.
  • Erstens, wenn keine Entsprechung des Interlace- bzw. Zeilensprungverhältnisses zwischen dem Videosignal für das Hauptbild und demjenigen für das Unterbild besteht, da der vorstehende Bildspeicher üblicherweise auf einer Feld-zu-Feld-Basis gesteuert bzw. geregelt wird, kann das Interlaceverhältnis des dargestellten Unterbilds unerwünschterweise invertiert sein (Problem des unvollständigen Zeilensprungs bzw. Interlace).
  • Wenn das Interlaceverhältnis auf solch eine Weise invertiert ist, können ein intensives Zeilenflimmern, eine Doppelbildstörung oder ähnliches auf dem Unterbild auftreten.
  • Zweitens, wenn die Vertikalsynchronisiersignalphasen des Videosignals für das Hauptbild und desjenigen für das Unterbild nicht in einem bestimmten Verhältnis übereinstimmen, wird das Videosignal für das Unterbild, welches aus dem Bildspeicher ausgelesen wurde, wieder hineingeschrieben bzw. überschrieben durch eine andere Information für das nachfolgende Feld, so dass Bilder von verschiedenen Feldern an den oberen und unteren Seiten der Grenze zwischen dem Hauptbild und dem Unterbild dargestellt werden können (Grenz- bzw. Randproblem).
  • Wenn Bilder von verschiedenen Feldern an den oberen und unteren Seiten der Grenze zwischen dem Hauptbild und dem Unterbild angezeigt werden, werden Abtastzeilen an bzw. auf der Grenze klar wahrgenommen, insbesondere für sich bewegende Bilder, was visuelle Störungen bewirkt. Des Weiteren, da das Interlaceverhältnis zwischen den oberen und unteren Seiten der Grenze invertiert ist, werden nicht nur die Abtastzeilen an der Grenze beobachtet, aber gleichzeitig tritt das vorstehend beschriebene erste Problem auf. Das heißt, ein normales Bild kann nur entweder an der oberen oder unteren Seite der Grenze dargestellt werden und Zeilenflimmern, Doppelbildstörungen und ähnliches wird auf der verbleibenden Seite auftreten.
  • Diese zwei Probleme sind grundlegende, welche gelöst werden müssen, um die Bildqualität des Bild-in-Bild-Fernsehens zu erhöhen und für welche ein Verfahren, welches Feldbestimmungseinrichtungen verwendet, vorgeschlagen wurde.
  • Für das erste Problem wird eine Feldbestimmung zunächst auf beiden Videosignalen des Haupt- und Unterbildes durchgeführt. Das Videosignal für das Unterbild wird in einen vorbestimmten Bereich des Bildspeichers geschrieben, basierend auf dem Ergebnis der Feldbestimmung für sich selbst. Des Weiteren wird das Videosignal für das Unterbild ausgelesen mit einer geeigneten Startphase basierend auf dem Ergebnis der Feldbestimmung für das Hauptbildvideosignal. Somit wird eine Korrespondenz bzw. Entsprechung bzw. Übereinstimmung der Interlaceverhältnisse zwischen dem Videosignal für das Hauptbild und demjenigen für das Unterbild erreicht, wie in der japanischen Patentveröffentlichung Nr. 59-37913 vorgeschlagen wurde.
  • Für das zweite Problem wird der Bildspeicher in vier Bereiche aufgeteilt, wobei zwei Bereiche einem ersten Feld und die anderen zwei einem zweiten Feld zugewiesen sind. Des Weiteren ist ein Passierverhinderungsschaltkreis (engl.: passing prevention circuit) vorgesehen, um eine Steuerung bzw. Regelung durchzuführen derart, dass Lesen und Schreiben nicht gleichzeitig auf denselben Bereich angewendet werden. Somit kann das so genannte "Passieren", bei welchem das Videosignal für das Unterbild, welches aus dem Bildspeicher ausgelesen ist, durch andere Information des nachfolgenden Felds neu beschrieben bzw, überschrieben wird, verhindert werden, wie in der japanischen Patentveröffentlichung Nr. 62-269482 vorgeschlagen wurde.
  • Mehr im Einzelnen wird das Videosignal für das Unterbild in einen vorbestimmten Bereich des Bildspeichers geschrieben, basierend auf dem Ergebnis der Feldbestimmung für sich selbst. Des Weiteren führt der Passierverhinderungsschaltkreis eine Feldbestimmung bezüglich des Videosignals des Hauptbilds durch und liest dann das Unterbildvideosignal aus aus einem erstgeschriebenen aus den zwei Bereichen, welche Feldinformation aufweisen entsprechend dem Bestimmungsergebnis. Somit werden Lesen und Schreiben auf jedes Feld des Bildspeichers auf eine First-In-First-Out-Weise angewendet, was es erlaubt, dass Lesen einer Feldinformation dem Schreiben einer anderen Feldinformation vorangeht, so dass "Passieren" wie vorstehend beschrieben verhindert werden kann.
  • Die ersten und zweiten Probleme können deshalb individuell gelöst werden unter Verwendung der Feldbestimmungseinrichtung. Des Weiteren, wenn die Steuerfunktion, welche als eine Lösung zu dem ersten Problem beschrieben wurde, und welche eine Entsprechung der Interlaceverhältnisse zwischen dem Videosignal für das Hauptbild und demjenigen für das Unterbild zustande bringen kann, zu dem Passierverhinderungsschaltkreis, welcher als eine Lösung zu dem zweiten Problem beschrieben wurde, hinzugefügt wird, können die zwei Probleme gleichzeitig gelöst werden.
  • Deshalb ist es offensichtlich, dass die Feldbestimmungseinrichtung unentbehrlich ist für die Bild-in-Bild-TV-Technologie.
  • Nachfolgend wird eine Beschreibung auf einem Hochauflösungs-TV/NTSC-Abwärtskonvertierer gegeben.
  • Ein Hochauflösungs-TV/NTSC-Abwärtskonvertierer konvertiert ein interlacetes hochaufgelöstes TV-Signal einer Feldrate von 60,00 Hz, welches 1125 Abtastzeilen pro Bild aufweist, in ein interlacetes Fernsehsignal einer Feldrate von 59,94 Hz mit 525 Abtastzeilen pro Bild.
  • Der Konverter hat deshalb zwei Punkte, welche beachtet werden sollten: einer ist Rahmenraten- bzw. Bildfrequenzkonvertierung bzw. -umwandlung und der andere ist Scan- bzw. Abtastzeilenanzahlkonvertierung bzw. -umwandlung.
  • Unter diesen können die Probleme, welche in der Bildfrequenzumwandlung vorhanden sind, als dieselben betrachtet werden, wie diejenigen, welche die Phasenkorrespondenz zwischen dem Haupt- und den Unterbildern begleiten, wie sie in Verbindung mit dem Bild-in-Bild-TV beschrieben wurden. Deshalb kann erwartet werden, dass Grenzprobleme aufgrund einer Passierung auftreten können.
  • Diese Probleme können jedoch mit der Anwendung der Feldbestimmungseinrichtung und durch Verwendung der in der japanischen Patentveröffentlichung Nr. 62-269482 beschriebenen Verfahren gelöst werden.
  • Jedoch führen viele der gegenwärtig verfügbaren Abwärtskonvertierer nicht die Umwandlung der Bildfrequenz durch. Deshalb, während herausgestellt wurde, dass das Grenzproblem in einer zukünftigen Bildfrequenzumwandlung auftreten wird, sind zu lösende Probleme an sich in der Realität noch nicht aufgetreten.
  • Bezüglich der Abtastzeilenanzahlumwandlung sind bestimmte Beispiele in der vorher erwähnten japanischen Patentanmeldung Nr. 1-120128 und ähnlichen beschrieben.
  • Nun wird eine Beschreibung auf dem Hochauflösungs-TV/NTSC-Abwärtskonvertierer gegeben. Der Hochauflösungs-TV/NTSC-Abwärtskonvertierer umfasst Feldbestimmungseinrichtungen bzw. eine Feldbestimmungseinrichtung zum Durchführen einer Bestimmung auf einem interlaceten Eingabesignal ob das vorliegende bzw. gegenwärtige Feld gerade oder ungerade ist, Abtastzeilenanzahlumwandlungseinrichtungen bzw. eine Abtastzeilenanzahlumwandlungseinrichtung zum Bewirken, dass ein ungerades Feld und ein gerades Feld des interlaceten Videosignals jeweils 525 Abtastzeilen beinhaltet und eine Registrier- bzw. Positioniereinrichtung zum Positionieren von Abtastzeilensignalen von entweder einem ungeraden Feld oder einem geraden Feld, welche von der Umwandlungseinrichtung ausgegeben wurden, in Registrierung bzw. Positionierung mit denjenigen des anderen, und wandelt das interlacete Eingabesignal in ein nicht interlacetes TV-Signal um mit 525 Abtastzeilen pro Rahmen bzw. Bild.
  • Da das von der Abtastzeilenanzahlumwandlungseinrichtung ausgegebene Signal interlacet bzw. im Zeilensprungverfahren abgetastet wurde, unterscheidet sich die Position der Abtastzeilen von einem Feld zum anderen. Deshalb ist der Abwärtskonvertierer ausgelegt, um basierend auf dem Ergebnis der Feldbestimmung Abtastzeilen von einem der Felder in Registration bzw. Positionierung mit denjenigen des anderen zu positionieren, wobei verhindert wird, dass ein Zeilenflimmern stattfindet.
  • Die Feldbestimmungseinrichtung ist deshalb eines der unverzichtbaren Elemente, um das Auftreten des Zeilenflimmerns zu verhindern.
  • Wie mit Bezug auf die zwei Geräte beschrieben wurde, setzt ein herkömmliches Gerät umfassend eine Abtastzeilenanzahlumwandlungsvorrichtung die Feldbestimmungseinrichtung als ein unverzichtbares Element ein zum Erreichen seiner Zwecke.
  • Wenn ein Gerät wie vorstehend beschrieben ausgelegt ist und einen ordnungsgemäßen Betrieb der Feldbestimmungseinrichtung erlaubt, können sowohl die Abtastzeilenanzahlumwandlungsvorrichtung und das Gerät selbst ordnungsgemäß wirken bzw. operieren, wobei jegliche mögliche Probleme verhindert werden.
  • Wenn ein reproduziertes Videosignal von z. B. einem Heimvideogerät angelegt wird, ist es jedoch möglich, dass das Gerät nicht ordnungsgemäß funktioniert. Dies ist aufgrund der Tatsache, dass die Feldbestimmungseinrichtung, welche als eine Lösung für die Probleme verwendet wird, möglicherweise fehlerhaft funktioniert bezüglich des Videosignals, welches durch das Heimvideogerät reproduziert wird.
  • Solch eine Fehlfunktion bzw. Störung der Feldbestimmungseinrichtung in Verwendung mit dem durch das Heimvideogerät reproduzierte Videosignal kann einem Rauschen zugeordnet werden, welches in der Nachbarschaft des Vertikalsynchronisierungssignals gemischt wurde aufgrund des Umschaltens bzw. Tauschens von Köpfen. Da die Feldbestimmungseinrichtung eine Bestimmung bezüglich der Feldsequenz im Allgemeinen durch Vergleichen der Phase des Horizontalsynchronisiersignals und des Vertikalsynchronisiersignals durchführt, kann es eine fehlerhafte Feldbestimmung durchführen, wenn solch ein Rauschen in der Nachbarschaft des Vertikalsynchronisiersignals gemischt wurde, wie vorstehend beschrieben. Solch eine Fehlfunktion tritt mit einer hohen Wahrscheinlichkeit auf in dem Fall von bestimmten Reproduktionen bzw. Wiedergaben, wie Bildsuche oder langsame Wiedergabe.
  • Des Weiteren wird solch eine Fehlfunktion nicht nur für das durch das Heimvideogerät wiedergegebene Videosignal auftreten aber für diejenigen Signale von einem Fotospieler bzw. -player für statische Bilder oder einem TV-Spielgerät. Fehlfunktionen, welche durch solche Videosignale erwirkt werden, treten jedoch nicht aufgrund des vorstehend beschriebenen Rauschens auf, aber aufgrund der Ausgabevideosignale selber, welche nicht ursprünglich interlacet wurden.
  • Der Betrieb der Feldbestimmungseinrichtung für solche nicht interlacete Videosignale kann im Allgemeinen überhaupt nicht definiert werden. Zum Beispiel ist es vollkommen ungewiss, ob Bestimmungsausgaben von entweder dem ersten oder zweiten Feld weiterhin ausgegeben werden sollten oder ob Bestimmungsausgaben des ersten und zwei ten Felds unregelmäßig ausgegeben werden sollten. Wenn die vorstehend beschriebenen Lösungen für das erste und zweite Problem auf solche Ausgaben angewendet werden sollen, besteht nur eine 50 : 50 Wahrscheinlichkeit, dass die Probleme wirksam gelöst werden können. Anders gesagt, besteht eine Möglichkeit, dass die Probleme nicht wirksam gelöst werden können.
  • Somit, wenn die Fehlfunktion der Feldbestimmungseinrichtung in Betracht gezogen wird, haben solche Signalverarbeitungen bezüglich bzw. in Abhängigkeit von der Feldbestimmungseinrichtung Grenzen.
  • Das vorstehend Beschriebene zusammenfassend, können die nachfolgenden Konsequenzen erhalten werden. Das heißt, in einer herkömmlichen Abtastzeilenanzahlumwandlungsvorrichtung und einem solch eine Vorrichtung umfassenden Gerät wurde die Feldbestimmungseinrichtung verwendet als ein unverzichtbares Element zum Erreichen ihrer Zwecke der Verwendung. Jedoch kann die Feldbestimmungseinrichtung eine Fehlfunktion durchführen und die sich daraus ergebende fehlerhafte Bestimmung wird das Erreichen der gesamten Zwecke des Geräts, welches die Abtastzeilenanzahlumwandlungsvorrichtung umfasst, behindern, wie in dem Auftreten von Zeilenflimmern z. B. gesehen werden kann.
  • Solche Probleme können verhindert werden durch Bewirken, dass die Abtastzeilenanzahlumwandlungsvorrichtung nicht interlacete Signale ausgibt. Bezüglich eines Nichtinterlace-Signales gibt es keinen derartigen Begriff wie "Feld". Deshalb, wird durch Verwenden des Nichtinterlace-Signals eine Feldbestimmungseinrichtung benötigt, sogar in einem Gerät, welches eine Abtastzeilenanzahlumwandlungsvorrichtung umfasst.
  • Phillips Research Reports, Vol. 28, 1973, Eindhoven, Seiten 377 bis 390, M. C. W. van Buul et al.: "Standards conversion of a TV signal with 625 lines into a video phone signal with 313 lines" offenbart eine Abtastzeilenanzahlumwandlungsvorrichtung, bei welcher es notwendig ist, zwischen den zwei Feldern des eingegebenen Interlacesignals zu unterscheiden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird ein Fernseher bzw. ein Fernsehgerät bereitgestellt, welcher die Funktion des Bereitstellens einer Bild-in-Bild-Anzeige aufweist, wobei das Fernsehgerät umfasst: einen Speicher; eine Scan- bzw. Abtastzeilenanzahlumwandlungsvorrichtung bzw. Abtastzeilenanzahlkonvertiervorrichtung, welche betreibbar bzw. betätigbar ist, um die Vertikalrichtungsabtastfrequenz bzw. Vertikalrichtungssamplingfrequenz bzw. die Abtastfrequenz in der vertikalen Richtung des Videosignals zu vermindern bzw. verringern durch Ausdünnen von Scan- bzw. Abtastzeilen in der Vertikalrichtung und Schreiben des sich ergebenden Signals in den Speicher, dadurch gekennzeichnet, dass das Fernsehgerät ebenfalls die Funktion des nach unten Umwandelns bzw. Abwärtskonvertierens eines hochaufgelösten bzw. Hochauflösungs-TV- bzw. Fernsehsignals bzw. eines TV-Signals mit hoher Auflösung in ein Standardauflösungsfernsehsignal aufweist, der Speicher ein Rahmen- bzw. Bildspeicher bzw. Framespeicher ist, die Abtastzeilenanzahlumwandlungsvorrichtung ausgestaltet ist, um Abtastzeilen eines verschachtelten bzw. im Zeilensprungverfahren abgetasteten bzw. interlaceten Videosignals zu zählen und betreibbar ist, um die Ausdünnung entsprechend der Abtastzeilenzählung bzw. -anzahl auszu führen und eine Umschalteinrichtung vorgesehen ist zum Umschalten zwischen einem Abwärtskonvertierungsmodus und einem Bild-in-Bild-Modus; wobei in dem Abwärtskonvertierungsmodus die Abtastzeilenanzahlumwandlungsvorrichtung das hochaufgelöste bzw. Hochauflösungs-Fernsehsignal verarbeitet, um ein nicht im Zeilensprungverfahren abgetastetes bzw. nicht verschachteltes bzw. nicht interlace abwärtsumgewandeltes Signal zu erzeugen, und in dem Bild-in-Bild-Modus dieselbe Abtastzeilenanzahlumwandlungsvorrichtung ein zweites bzw. Hilfsbildvideosignal verarbeitet, um ein Nicht-interlace-Unter- bzw. Subbildvideosignal zu erzeugen; und wobei das Fernsehgerät Einrichtungen bzw. eine Einrichtung beinhaltet, welche in sowohl dem Abwärtskonvertierungsmodus und dem Bild-in-Bild-Modus betreibbar ist, zum Schreiben des Nicht-interlace-Signals, welches durch die Abtastzeilenanzahlumwandlungsvorrichtung erzeugt wurde, in den Bildspeicher. In dem beschriebenen Bild-in-Bild-Fernsehgerät, welches die Abtastzeilenanzahlumwandlungsvorrichtung gemäß der vorliegenden Erfindung verwendet, wird ein zweites Videosignal mit Abtastzeilen, welche durch die Abtastzeilenanzahlumwandlungsvorrichtung ausgedünnt wurden, in den Bildspeicher auf eine nicht interlacete Weise geschrieben. Das zweite in den Bildspeicher geschriebene Signal wird ausgelesen unter Verwendung eines Clock- bzw. Taktsignals mit höherer Geschwindigkeit als in dem Schreiben, wobei dessen Zeitbasis dann komprimiert ist. Eine Feldbestimmung wird auf dem zweiten Videosignal bezüglich eines ersten Videosignals durchgeführt. Entsprechend dem Bestimmungsergebnis wird das zweite Videosignal aus dem Bildspeicher ausgelesen während es einer Interlaceumwandlung bzw. -konvertierung von dem nicht interlaceten Zustand unterzogen wird, derart, dass das zweite Videosig nal eine ordnungsgemäße Interlace- bzw. Zeilensprungsequenz bezüglich dem ersten Videosignal annimmt.
  • In dem Bild-in-Bild-Fernsehgerät gemäß diesem Aspekt der vorliegenden Erfindung kann deshalb die Feldbestimmung beim Schreiben nicht notwendig gemacht werden.
  • Zeilenanzahlumwandlungsvorrichtung, welche betätigbar ist, um die Vertikalrichtungsabtastfrequenz des Videosignals zu verringern, durch Ausdünnen von Abtastzeilen in der vertikalen Richtung und Schreiben des sich daraus ergebenden Signals in den Speicher; dadurch gekennzeichnet, dass das Fernsehgerät ebenfalls die Funktion eines Abwärtskonvertierens eines Hochauflösungs-TV-Signals aufweist, der Speicher ein Bildspeicher ist, die Abtastzeilenanzahlumwandlungsvorrichtung ausgelegt ist, um Abtastzeilen eines interlaceten Videosignals zu zählen und betreibbar ist, um das Ausdünnen entsprechend der Abtastzeilenzählung bzw. -anzahl durchzuführen und eine Umschalteinrichtung vorgesehen ist zum Umschalten zwischen einem Abwärtskonvertierungsmodus und einem Bild-in-Bild-Modus; wobei in dem Abwärtskonvertierungsmodus die Abtastzeilenanzahlumwandlungsvorrichtung das hochaufgelöste TV-Signal verarbeitet, um ein Nicht-interlacetes abwärts konvertiertes Signal zu erzeugen, und in dem Bild-in-Bild-Modus dieselbe Abtastzeilenanzahlumwandlungsvorrichtung ein sekundäres Bildvideosignal verarbeitet, um ein Nicht-interlace-Unterbildvideosignal zu erzeugen; und wobei der Fernseher Einrichtungen beinhaltet, welche in sowohl dem Abwärtskonvertierungsmodus und dem Bild-in-Bild-Modus betreibbar sind zum Schreiben des Nicht-interlace-Signals, welches durch die Abtastzeilenanzahlumwandlungsvorrichtung erzeugt wurde, in den Bildspeicher.
  • In dem Bild-in-Bild-Fernsehgerät gemäß diesem Aspekt der vorliegenden Erfindung kann deshalb die Feldbestimmung beim Schreiben unnötig gemacht werden.
  • Dementsprechend, sogar wenn ein Videosignal, welches von einem Heimvideobandrecorder wiedergegeben wird auf das zweite Videosignal für das Unterbild angelegt wird, wird das Problem des unvollständigen Interlace aufgrund einer fehlerhaften Feldbestimmung oder das Grenzproblem nicht auftreten, wodurch eine gute Anzeige des Unterbilds ohne jegliche Bildverschlechterung erlaubt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist ein Diagramm, welches eine Abtastzeilenstruktur eines Interlacesignals zeigt.
  • 1B ist ein Diagramm, welches eine Abtastzeilenstruktur eines Nicht-Interlacesignals zeigt.
  • 2 ist ein schematisches Blockdiagramm, welches eine herkömmliche Abtastzeilenanzahlumwandlungsvorrichtung zeigt, welche ein Interlacesignal empfängt um seine Abtastzeilenanzahl umzuwandeln.
  • 3 ist ein Diagramm zum Erklären des Betriebs der in 2 gezeigten Abtastzeilenanzahlumwandlungsvorrichtung.
  • 4 ist ein schematisches Blockdiagramm eines Schaltkreises, welcher angepasst werden soll für eine Bild-in-Bild-TV-Signalverarbeitung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 5A ist ein Diagramm, welches eine Abtastzeilenstruktur eines Videosignals SVs zeigt, und
  • 5B ist ein Diagramm, welches eine Abtastzeilenstruktur eines Nicht-Interlacesignals, welches in den in 4 gezeigten Bildspeicher geschrieben ist, zeigt.
  • 6A, 6B, 7A und 7B sind Diagramme zum Erklären einer Interlacingweise in dem Fall einer 1/2-Abtastzeilenanzahl.
  • 8 ist ein schematisches Blockdiagramm, welches einen Ausdünnungsschaltkreis und einen Ausdünnungsregel- bzw. -steuerschaltkreis in dem Fall einer 1/2-Abtastzeilenanzahl zeigt.
  • 9A bis 17B sind Diagramme zum Erklären einer Interlacingweise in dem Fall einer 1/3-Abtastzeilenanzahl.
  • 18 ist ein schematisches Blockdiagramm, welches einen Ausdünnschaltkreis und einen Ausdünnungsregel- bzw. -steuerschaltkreis in dem Fall eines 1/3-Abtastzeilenanzahl zeigt.
  • 19 ist ein Blockdiagramm, welches den in 4 gezeigten Schreibregel- bzw. -steuerschaltkreis zeigt.
  • 20 ist ein Diagramm, welches einen geschriebenen Zustand des Bildspeichers zeigt.
  • 21 und 22 sind Diagramme zum Erklären eines Betriebs des Bestimmens, ob ein Feld gerade oder ungerade ist.
  • 23 ist ein schematisches Blockdiagramm, welches den in 4 gezeigten Leseregel- bzw. -steuerschaltkreis zeigt.
  • 24 ist ein schematisches Blockdiagramm, welches einen Ausdünnungsschaltkreis und einen Ausdünnungsregel- bzw. -steuerschaltkreis in einem Bild-in-Bild-Fernsehgerät in dem Fall einer 1/2-Abtastzeilenanzahl zeigt.
  • 25 ist ein Zeitgabediagramm zum Erklären des Betriebs des in 24 gezeigten Ausdünnungsschaltkreises.
  • 26 ist ein Blockdiagramm, welches einen Ausdünnungsschaltkreis und einen Ausdünnungsregel- bzw. -steuerschaltkreis in einem Bild-in-Bild-Fernsehgerät in dem Fall einer 1/3-Abtastzeilenanzahl zeigt.
  • 27 ist ein schematisches Blockdiagramm eines Leseregel- bzw. -steuerschaltkreises in einem Bild-in-Bild-Fernsehgerät.
  • 28A bis 28C sind Blockdiagramme, welche einen Teil eines Funktionsregel- bzw. -steuerabschnitts zeigen.
  • 29 ist ein Blockdiagramm, welches eine Struktur eines Bild-in-Bild-Fernsehgeräts gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt.
  • 30 ist ein Blockdiagramm, welches ein Beispiel des in 29 gezeigten Haupt- und Interpoliersignalerzeugungsschaltkreises zeigt.
  • 31 ist ein Blockdiagramm, welches ein Beispiel des in 29 gezeigten Bild-in-Bild-TV-Signalverarbeitungsabschnitts zeigt.
  • Beschreibung der bevorzugten Ausführungsformen
  • 4 ist ein Blockdiagramm einer Ausführungsform gemäß der vorliegenden Erfindung. Bezug nehmend auf das Diagramm, empfängt ein Eingabeanschluss 1 ein Videosignal SVm, z. B. ein NTSC-Signal, als Referenzsignal. Das Videosignal SVm wird an einen festen Anschluss m eines Auswahlschalters 2 gekoppelt.
  • Da das Videosignal SVm einer Synctrennung bzw. Syncseparation bzw. Synchronisier- bzw. Synchronosiersignaltrennung, welche als Zeitgabereferenz für ein Ausgabesignal von einem Abwärtskonvertierer bzw. -umwandler, wie später beschrieben wird, unterzogen wird, ist es überhaupt nicht wichtig, welche Art von Bild das Signal repräsentiert.
  • Des Weiteren empfängt ein anderer Eingabeanschluss 3 ein Videosignal SVs, z. B. ein hochaufgelöstes TV-Signal bzw. TV-Signal mit hoher Auflösung. Das Videosignal SVs wird in ein digitales Signal umgewandelt bzw. konvertiert durch einen A/D-Konverter bzw. Umwandler 4 bevor es einem Ausdünnungsschaltkreis 5 zugeführt wird. Der Ausdünnungsschaltkreis 5 ist vorgesehen zum Ausdünnen von Abtastzeilen bzw. Scanzeilen und sein Betrieb wird durch einen Ausdünnungsregel- bzw. -steuerschaltkreis 6 gesteuert bzw. geregelt.
  • Ein Ausgabesignal des Ausdünnungsschaltkreises 5 wird als ein Schreibsignal zu einem Rahmenspeicher bzw. Bildspeicher bzw. Framespeicher (engl: frame memory) 7, welcher z. B. ein RAM bzw. einen Schreib-/Lesespeicher umfasst, zugeführt. Ein Schreibvorgang in diesem Bildspeicher 7 wird gesteuert bzw. geregelt durch einen Schreibregelbzw. -steuerschaltkreis 8.
  • Das bei dem Eingabeanschluss 3 empfangene Videosignal SVs wird ebenfalls zu einem Syncseparationsschaltkreis bzw. Synctrennschaltkreis 9 zugeführt, in welchem ein Vertikalsynchronisiersignal WVD und ein Horizontalsynchronisiersignal WHD getrennt werden, um zu dem Ausdünnungssteuerschaltkreis 6 und dem Schreibsteuerschaltkreis 8 zugeführt zu werden.
  • Des Weiteren ist ein Schreibtakterzeugungsschaltkreis 10 ausgebildet aus z. B. einem PLL-Schaltkreis. Ein Takt bzw. Clock WCK, welcher von dem Schreibtakterzeugungsschaltkreis 10 ausgegeben wird, wird zu dem A/D-Umwandler 4, dem Ausdünnungsschaltkreis 5 und dem Ausdünnungssteuerschaltkreis 6 zugeführt.
  • In dem vorstehend erwähnten Ausdünnungsschaltkreis 5 wird eine Verringerung in der Vertikalrichtungsabtastfrequenz durchgeführt durch Ausdünnen von Abtastzeilen in der vertikalen Richtung. Um die Abtastfrequenz zu verringern, wird ein Tiefpassfilter, welcher an die verringerte Frequenz angepasst ist, im Vorfeld eingeführt, um jegliche Signalkomponente oberhalb der Nyquist-Frequenz zu eliminieren. Neben der Verringerung der Abtastfrequenz interpoliert der Ausdünnungsschaltkreis 5 Abtastzeilensignale um Nicht-Interlacesignale bzw. nicht im Zeilensprungverfahren abgetastete Signale auszubilden.
  • Die Verringerung der Abtastfrequenz und die Ausbildung von Nicht-Interlacesignalen werden im Folgenden im Detail beschrieben.
  • Hier werden diejenigen Fälle beispielhaft dargestellt, in welchen die Abtastzeilenanzahl in einem Feld eines Ausgabesignals auf 1/2, 1/3 und 1/4 derjenigen in einem Rahmen bzw. Bild eines Eingabesignals eingestellt wird. Wenn Kombinationen unter diesen Fällen durchgeführt werden, kann fast jede Anzahl von Abtastzeilen realisiert werden.
  • Was hier beachtet werden sollte ist die Verringerung der Abtastfrequenz in der vertikalen Richtung und die Ausbildung von Nicht-Interlacesignalen ohne Verwendung einer Feldbestimmungseinrichtung. Deshalb wird die nachfolgende Beschreibung durchgeführt, wobei diese zwei Punkte im Mittelpunkt stehen.
  • Erstens wird der Fall beschrieben, in welchem die Anzahl der Abtastzeilen in einem Feld eines Ausgabesignals derart eingestellt ist, dass sie 1/2 derjenigen in einem Rahmen eines Eingabevideosignals ist.
  • Unter der Annahme aus Gründen der Bequemlichkeit, dass die Zeilenanzahl in einem Feld des Videosignals SVs ln, wird die Zeilenanzahl in einem Feld des Nicht-Interlace signals, welches ausgegeben werden soll, wie folgt ausgedrückt: ln ÷ 2·2 = ln (Zeilen)
  • Im vorstehenden Ausdruck gibt "÷ 2" an, dass die Anzahl von Abtastzeilen 1/2 gemacht wird und "·2" zeigt an, dass die Zeilenanzahl verdoppelt wird aufgrund des Nicht-Interlacings.
  • Auf diese Weise wird die in einem Feld auszugebende Zeilenanzahl gleich zu derjenigen in einem Feld des Videosignals SVs, so dass das Nicht-Interlacing bzw. Non-Interlacing wie folgt implementiert wird.
  • Wenn die Zeilenanzahl in einem Bild des Videosignals SVs gerade ist, wird das Videosignal SVs selber betrachtet als ein Nicht-Interlacesignal. Alle Abtastzeilensignale in jedem Feld des Videosignals SVs selber werden für Abtastzeilensignale in jedem Feld des Nicht-Interlacesignals zugewiesen.
  • Des Weiteren, wenn die Zeilenanzahl in einem Rahmen des Videosignals SVs ungerade ist, oder 2n + 1 (n ist eine positive ganze Zahl), werden die nachfolgenden Verarbeitungen in jeder Bildperiode durchgeführt unter Verwendung eines Bildpulses als Referenz, welcher erhalten wird durch 1/2-Frequenzteilung des Vertikalsynchronisiersignals WVD.
  • Die ersten n Abtastzeilensignale des Videosignals SVs werden für Abtastzeilensignale eines Felds des Nicht-Interlacesignals zugewiesen. Nachfolgend werden die verbleibenden n + 1 Abtastzeilensignale des Videosignals SVs verwendet, um interpolierte bzw. Interpolierabtastzeilensignale auszubilden, derart, dass die Abtastzeilen in derselben Position angeordnet sind wie die vorstehend erwähnten n Abtastzeilen. Die interpolierten Abtastzeilensignale werden für Abtastzeilensignale von anderen Feldern des Nicht-Interlacesignals zugewiesen.
  • 5A zeigt das Videosignal SVs, wobei "o" eine Abtastzeile darstellt. 5B zeigt das in den Bildspeicher 7 geschriebene Nicht-Interlacesignal, wobei "x" eine Abtastzeile darstellt, welche aus einem interpolierten Abtastzeilensignal ausgebildet wird.
  • Das interpolierte Abtastzeilensignal wird z. B. ausgebildet durch Bilden des arithmetischen Durchschnitts zwischen angrenzenden oberen und unteren Zeilen. Das heißt, für die verbleibenden n + 1 Zeilen werden zwei Abtastzeilen kombiniert, wie mit einer durchgehenden Linie in 6A eingekreist, unter Verwendung des Bildpulses als Referenz, und addiert mit einem Verhältnis von 1/2 zueinander, wodurch ein interpoliertes Abtastzeilensignal ausgebildet wird.
  • 6B zeigt ein Nicht-Interlacesignal, welches wie vorstehend beschrieben ausgebildet wurde. In diesem Diagramm ist die Position einer jeden Abtastzeile in der vertikalen Richtung in Registration bzw. Übereinstimmung mit derjenigen in 6A gezeigt, um deutlich zu machen, zu welcher Position des Videosignals SVs jede Abtastzeile entspricht.
  • Mehr im Einzelnen wird das Nicht-Interlacesignal ausgebildet durch Ausführen eines Vorgangs derart, dass eine Abtastzeile l1 des Nicht-Interlacesignals einer Position l1 des Videosignals SVs entspricht, eine Abtastzeile l2 des Nicht-Interlacesignals einer Position l3 des Videosignals SVs und so weiter entspricht.
  • In der vorstehenden Beschreibung wurde der Bildpuls als Referenz verwendet. Wenn der Bildpuls in der Phase invertiert ist, wird jedoch das interpolierte Abtastzeilensignal wie in 7A gezeigt ausgebildet und das Nicht-Interlacesignal wird wie in 7B gezeigt ausgebildet. In diesem Fall entspricht die Abtastzeile l1 des Nicht-Interlacesignals einer Position l2 des Videosignals SVs, die Abtastzeile l2 des Nicht-Interlacesignals einer Position l4 des Videosignals SVs usw. Somit, wenn mit dem in 6A und 6B gezeigten Fall verglichen, wird die Position der Abtastzeilen um eine Zeile verschoben aber für jedes Feld fixiert.
  • Deshalb wird das Nicht-Interlacesignal auf dieselbe Weise ausgebildet.
  • Während in 5A bis 7B die Zeilenanzahl in einem Bild des Videosignals SVs als 11 angenommen wird, wird das Nicht-Interlacesignal im Allgemeinen auf dieselbe Weise ausgebildet, wenn nur die Anzahl ungerade ist.
  • 8 ist ein Diagramm, welches eine bestimmte Struktur des Ausdünnungsschaltkreises 5 und des Ausdünnungssteuerschaltkreises 6 zum Durchführen der vorstehend beschriebenen Verarbeitungen zeigt.
  • In 8 wird das Videosignal SVs von dem AD-Umwandler 4 zu einem festen Anschluss an einer a-Seite eines Auswahl schalters 51v zugeführt. Ebenfalls wird das Videosignal SVs zu einem Addierer 52v durch einen Zeilenspeicher 53v, welcher als ein Verzögerungselement zum Bereitstellen einer Verzögerungszeit von einer horizontalen Periode zugeführt sowie direkt zu dem Addierer 52v. Der Addierer 52v bildet zusammen mit dem Zeilenspeicher 53v einen Tiefpassfilter. In dem Addierer 52v werden zwei Signale mit einem Verhältnis von 1/2 zueinander addiert und sein Ausgabesignal wird zu einem anderen festen Anschluss an der b-Seite des Auswahlschalters 51v als ein interpoliertes Abtastzeilensignal zugeführt.
  • Das Vertikalsynchronisiersignal WVD von dem Synctrennschaltkreis 9 wird zu einem Rahmen- bzw. Bildsequenzschaltkreis 61, welcher ein T-Flipflop, einen Gate- bzw. Gatterschaltkreis und ähnliches umfasst, zugeführt. In dem Bildsequenzschaltkreis 61 wird ein Rahmen- bzw. Bildpuls WFP ausgebildet durch 1/2-Frequenzteilen des Vertikalsynchronisiersignals WVD und gleichzeitig wird ein Signal SFP ausgebildet, welches angibt, ob ein Feld diesen Bildpuls WFP enthält oder nicht.
  • Der Bildpuls WFP von dem Bildsequenzschaltkreis 61 wird zu einem Zeilenzähler bzw. -zählschaltkreis 62 zugeführt, welcher einen Zähler oder ähnliches umfasst, welcher ebenfalls das Horizontalsynchronisiersignal WHD von dem Synctrennschaltkreis 9 empfängt, um die Zeilenanzahl in einem Rahmen bzw. Bild zu zählen. Zeilenanzahldaten für ein Bild von diesem Zählschaltkreis 62 werden zu einem Statusbestimmungsschaltkreis 63 zugeführt, in welchem eine Bestimmung durchgeführt wird, ob die Zeilenanzahl in einem Bild gerade oder ungerade ist.
  • Des Weiteren wird der Bildpuls WFP von dem Bildsequenzschaltkreis 61 zu einem Zeilenzeitgeberanzeigeschaltkreis 64 zugeführt, welcher einen Zähler oder ähnliches umfasst, welcher ebenfalls das Horizontalsynchronisiersignal WHD von dem Synctrennschaltkreis 9 empfängt. In diesem Zeitgabeanzeigeschaltkreis 64 wird die Nummer bzw. Anzahl der gegenwärtigen Zeile von dem Bildpuls WFP gezählt.
  • Das Signal SFP von dem vorstehend erwähnten Bildsequenzschaltkreis 61, ein Bestimmungssignal von dem Statusbestimmungsschaltkreis 63 und Zähldaten von dem Zeitgabeanzeigeschaltkreis 64 werden zu dem Auswahlschalter 51v des Ausdünnungsschaltkreises 5 als Umschaltsteuer- bzw. -regelsignale zugeführt.
  • Mehr im Einzelnen verbleibt der Auswahlschalter 51v auf der a-Seite, wenn die Zeilenanzahl in einem Bild gerade ist. Andererseits, wenn die Zeilenanzahl in einem Bild ungerade ist, wird der Auswahlschalter 51v an der a-Seite angeordnet, während des Zeitraums von dem Bildpuls zu der n-ten Zeile, und an der b-Seite, während des Zeitraums für die verbleibenden n + 1 Zeilen.
  • Auf diese Weise wird ein Nicht-Interlacesignal mit einer 1/2-Abtastzeilenanzahl von dem Auswahlschalter 51v ausgegeben.
  • In dem Ausdünnungssteuerschaltkreis 6 werden das Signal SVP von dem Bildsequenzschaltkreis 61, das Bestimmungssignal von dem Statusbestimmungsschaltkreis 63 und die Zähldaten von dem Zeitgabeanzeigeschaltkreis 63 zu einem Zeilenadressregel- bzw. -steuerschaltkreis 65 zugeführt. Der Zeilenadresssteuerschaltkreis 65 führt ein Inkrement signal INC für die Zeilenadresse zu dem Schreibsteuerschaltkreis 8 zu. Dieses Inkrementsignal INC wird ebenfalls als ein Freigabe- bzw. Enablesignal WE zugeführt, wie später beschrieben wird.
  • Zweitens wird der Fall beschrieben, in welchem die Abtastzeilenanzahl 1/3 ist.
  • Unter der Annahme zum Zwecke der Bequemlichkeit, dass die Zeilenanzahl eines Felds des Videosignals SVs ln ist, wir die Zeilenanzahl in einem Feld des Nicht-Interlacesignals, welches ausgegeben werden soll, wie folgt ausgedrückt. ln ÷ 3·2 = 2ln ÷ 3 (Zeilen)
  • In dem vorstehenden Ausdruck gibt "÷ 3" an, dass die Abtastzeilenanzahl 1/3 gemacht wird und "·2" gibt an, dass die Abtastzeilenanzahl verdoppelt wird aufgrund des Nicht-Interlacing.
  • Auf diese Weise, da die Zeilenanzahl in einem Feld, welches ausgegeben werden soll, 2/3 derjenigen in einem Feld des Videosignals SVs gemacht wird, wird das Nicht-Interlacing implementiert in Abhängigkeit von der Zeilenanzahl in einem Bild bzw. Rahmen des Videosignals SVs wie nachstehend beschrieben.
  • Wenn die Zeilenanzahl in einem Bild des Videosignals SVs gerade ist (z. B. 526, 626, 1050 und 1250) wird das Videosignal SVs selber als ein Nicht-Interlacesignal betrachtet. In diesem Fall werden für jedes Feld des Videosignals SVs zwei Abtastzeilensignale aus 3n + 0-ten, 3n + 1-ten und 3n + 2-ten Abtastzeilensignalen, welche für Abtastzeilensignale von jedem Feld des Nicht-Interlacesignals zugewiesen werden sollen, ausgebildet. Zum Beispiel wird für jede drei Zeilen die nachfolgende Steuerung bzw. Regelung wiederholt.
  • Für die 3n + 0-ten Zeilen werden das gegenwärtige Abtastzeilensignal und dasjenige der Zeile vorher addiert mit einem Verhältnis von 1/2 zueinander, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Für die 3n + 1-ten Zeilen wird kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet.
  • Für die 3n + 2-ten Zeilen wird das gegenwärtige Abtastzeilensignal und diejenigen von einer Zeile und zwei Zeilen vorher zusammenaddiert mit einem Verhältnis von 1/4, 1/2 bzw. 1/4, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Des Weiteren, wenn die Zeilenanzahl in einem Bild des Videosignals SVs 6k + 3 ist (k ist eine positive ganze Zahl, z. B. 525, 627 und 1125, wird die Steuerung wiederholt unter Verwendung des Bildpulses, welcher erhalten wird durch 1/2 Frequenzteilen des Vertikalsynchronisiersignals WVD als Referenz, für jede drei Zeilen in jeder Bildperiode, um Abtastzeilensignale aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • 9A ist ein Diagramm, welches das Videosignal SVs zeigt, wobei "o" eine Abtastzeile darstellt. 9B ist ein Diagramm, welches das ausgegebene Nicht-Interlacesignal darstellt, wobei "x" eine Abtastzeile darstellt. In diesem Fall werden alle Abtastzeilensignale aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet durch Verarbeiten einer Vielzahl von Abtastzeilensignale des Videosignals SVs.
  • Zum Beispiel wird die nachfolgende Steuerung bzw. Regelung für jede drei Zeilen in jeder Bildperiode wiederholt.
  • Für die 3n + 0 (0, 3, 6, ...)-ten Zeilen des Bildpulses, werden das gegenwärtige Abtastzeilensignal und dasjenige der Zeile davor, welche zusammen gestrichelt in 10A eingekreist sind, mit einem Verhältnis von 1/2 zueinander addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Für die 3n + 1 (1, 4, 7, ...)-ten Zeilen, wird kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet.
  • Für die 3n + 2 (2, 5, 8, ...)-ten Zeilen werden das gegenwärtige Abtastzeilensignal und diejenigen von einer Zeile und zwei Zeilen davor, welche zusammen mit einer durchgehenden Linie in 10A eingekreist sind, mit einem Verhältnis von 1/4, 1/2 bzw. 1/4 addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Währenddessen ist in 10A "⨂" (x = 0 bis 14) eine Abtastzeile.
  • In 10B ist das Nicht-Interlacesignal gezeigt, welches ausgebildet wird durch Wiederholen der vorstehend beschriebenen Steuerung, wobei "x" eine Abtastzeile darstellt. In dem Diagramm ist die Position einer jeden Abtastzeile in der vertikalen Richtung in Registration bzw. Übereinstimmung mit derjenigen in 10A gezeigt, um deutlich zu machen, zu welcher Position des Videosignals SVs jede Abtastzeile entspricht.
  • Mehr im Einzelnen, wird das Nicht-Interlacesignal ausgebildet durch Durchführen eines Vorgangs derart, dass eine Abtastzeile l1 des Nicht-Interlacesignals einer Position l2 des Videosignals SVs entspricht, eine Abtastzeile l2 des Nicht-Interlacesignals einer Position l3' des Videosignals SVs usw.
  • In der vorstehenden Beschreibung wurde der Bildpuls als Referenz verwendet. Wenn der Bildpuls in der Phase invertiert wird, werden Verarbeitungen wie in 11A durchgeführt, um ein Nicht-Interlacesignal, wie in 11B gezeigt, auszubilden. In diesem Fall entspricht die Abtastzeile l1 des Nicht-Interlacesignals der Position l1 des Videosignals SVs, die Abtastzeile l2 des Nicht-Interlacesignals der Position l2' des Videosignals SVs usw. Somit, wenn mit dem in 10A und 10B gezeigten Fall verglichen, ist die Position der Abtastzeilen um zwei Zeilen verschoben, aber für jedes Feld fixiert. Deshalb wird das Nicht-Interlacesignal auf dieselbe Weise ausgebildet.
  • Während in 9A bis 11B die Beschreibung unter der Annahme gemacht wurde, dass die Abtastzeilenanzahl des Videosignals SVs 15 ist, wird das Nicht-Interlacesignal im Allgemeinen auf dieselbe Weise ausgebildet, wenn die Abtastzeilenanzahl 6k + 3 z. B. 525, 627 und 1125 ist.
  • Wenn die Zeilenanzahl in einem Bild des Videosignals SVs 6k + 1 (k ist eine positive ganze Zahl, z. B. 523, 625, 1123 usw.) ist, wird die Steuerung bzw. Regelung für jede drei Zeilen wiederholt, um Abtastzeilensignale aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden. In diesem Fall wird die Steuerung gewechselt zwischen einem Feld, welches den Bildpuls, welcher erhalten wurde, durch 1/2 Frequenzteilen des Vertikalsynchronisiersignals WVD erhalten wurde, enthält, und einem Feld, welches keinen solchen Puls enthält.
  • 12A ist ein Diagramm, welches das Videosignal SVs zeigt, wobei "o" eine Abtastzeile darstellt. 12B ist ein Diagramm, welches das ausgegebene Nicht-Interlacesignal zeigt, wobei "x" eine Abtastzeile darstellt. In diesem Fall werden alle Abtastzeilensignale aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet durch Verarbeiten einer Vielzahl von Abtastzeilensignalen des Videosignals SVs.
  • Zum Beispiel werden die nachfolgenden Steuerungen bzw. Regelungen für jede drei Zeilen eines Felds, welches den Bildpuls enthält, und desjenigen, welches keinen Bildpuls enthält, wiederholt.
  • In 13A wird nun angenommen, dass ein Feld f1 den Bildpuls enthält. In diesem Feld f1 werden für die 3n + 0 (0, 3, 6, ...)-ten Zeilen des Bildpulses, das gegenwärti ge Abtastzeilensignal und diejenigen von einer Zeile und zwei Zeilen vorher, welche zusammen mit einer durchgehenden Linie in 13A eingekreist sind, zusammenaddiert mit einem Verhältnis von 1/4, 1/2 bzw. 1/4, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Für die 3n + 1 (1, 4, 7, ...)-ten Zeilen wird kein Abtastzeilensignal ausgebildet für das Nicht-Interlacesignal.
  • Für die 3n + 2 (2, 5, 8, ...)-ten Zeilen werden die Abtastzeilensignale eine Zeile und zwei Zeilen vorher, welche zusammen mit einer gestrichelten Linie in 13A eingekreist sind, mit einem Verhältnis von 1/2 miteinander addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Des Weiteren in einem Feld f2, welches keinen Bildpuls enthält, werden für die 3n + 0 (12, 15, 18, ...)-ten Zeilen des Bildpulses das gegenwärtige Abtastzeilensignal und dasjenige von einer Zeile vorher, welche zusammen mit einer gestrichelten Linie in 13A eingekreist sind, mit einem Verhältnis 1/2 miteinander addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Für die 3n + 1 (13, 16, 19, ...)-ten Zeilen wird kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet.
  • Für die 3n + 2 (11, 14, 17, ...)-ten Zeilen werden das gegenwärtige Abtastzeilensignal und diejenigen von einer Zeile und zwei Zeilen vorher, welche mit einer durchge henden Linie in 13A eingekreist sind, mit einem Verhältnis von 1/4, 1/2 bzw. 1/4 addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Währenddessen ist in 13A "⨂" (x = 0 bis 18) eine Abtastzeile.
  • 13B ist ein Diagramm, welches das Nicht-Interlacesignal zeigt, welches ausgebildet wird durch Wiederholen der vorstehend beschriebenen Steuerung, wobei "x" eine Abtastzeile darstellt. In diesem Diagramm ist die Position einer jeden Abtastzeile in der vertikalen Richtung in Registrierung bzw. Übereinstimmung mit derjenigen in 13A gezeigt, um deutlich zu machen, zu welcher Position des Videosignals SVs jede Abtastzeile entspricht.
  • Mehr im Einzelnen, wird das Nicht-Interlacesignal ausgebildet durch Durchführen eines Vorgangs derart, dass eine Abtastzeile l1 des Nicht-Interlacesignals einer Position l1' des Videosignals SVs entspricht, eine Abtastzeile l2 des Nicht-Interlacesignals einer Position l3 des Videosignals SVs usw.
  • Während in der vorstehenden Beschreibung für die 3n + 1-ten Zeilen eines Felds, welches den Bildpuls enthält, kein Abtastzeilensignal aus dem bzw. für das Nicht-Interlacesignal ausgebildet wird, aber für die 3n + 2-ten Zeilen, ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet wird aus dem Abtastzeilensignal von einer Zeile und zwei Zeilen vorher, können die Abtastzeilensignale auf eine andere Weise ausgebildet werden. Zum Beispiel kann es ebenfalls möglich sein, ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals aus dem gegenwärtigen Abtastzeilensignal und demjenigen von einer Zeile vorher für die 3n + 1-ten Zeilen auszubilden und kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals für die 3n + 2-ten Zeilen auszubilden.
  • Währenddessen, wenn der Bildpuls in der Phase invertiert wird, werden die Verarbeitungen, wie in 14A gezeigt, durchgeführt, um das Nicht-Interlacesignal, wie in 14B gezeigt, auszubilden. In diesem Fall entspricht die Abtastzeile l1 des Nicht-Interlacesignals der Position l2 des Videosignals SVs, die Abtastzeile l2 des Nicht-Interlacesignals der Position l3' des Videosignals SVs usw. Somit, wenn mit dem in 13A und 13B gezeigten Fall verglichen, ist die Position der Abtastzeilen um eine Zeile verschoben, aber für jedes Feld fixiert. Deshalb kann das Nicht-Interlacesignal auf dieselbe Weise ausgebildet werden.
  • Während in 12A bis 14B die Beschreibung unter der Annahme gemacht wurde, dass die Abtastzeilenanzahl des Videosignals SVs 19 ist, kann das Nicht-Interlacesignal im Allgemeinen auf dieselbe Weise ausgebildet werden, wenn die Abtastzeilenanzahl 6k + 1, z. B. 523 und 625 ist.
  • Des Weiteren, wenn die Zeilenanzahl in einem Rahmen bzw. Bild des Videosignals SVs 6k + 5 (k ist eine positive ganze Zahl, z. B. 527, 623, 1127 und ähnliches) ist, wird die Regelung bzw. Steuerung für jede drei Zeilen wiederholt, um Abtastzeilensignale aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden. Wie in dem Fall, in welchem ein Bild 6k + 1 Zeilen enthält, wird die Steuerung gewechselt zwischen einem Feld, welches den Bildpuls, welcher durch 1/2 Frequenzteilung des Vertikalsynchronisiersignals WVD erhalten wurde, enthält und einem Feld, welches keinen solchen Puls enthält.
  • 15A ist ein Diagramm, welches das Videosignal SVs zeigt, wobei "o" eine Abtastzeile darstellt. 15B ist ein Diagramm, welches das ausgegebene Nicht-Interlacesignal zeigt, wobei "x" eine Abtastzeile darstellt. In diesem Fall werden alle Abtastzeilensignale aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet durch Verarbeiten einer Vielzahl von Abtastzeilensignalen des Videosignals SVs.
  • Zum Beispiel werden die nachfolgenden verschiedenen Steuerungen bzw. Regelungen für jede drei Zeilen durchgeführt in einem Feld, welches den Bildpuls enthält und in einem Feld, welches keinen solchen Puls enthält.
  • In 16A wird nun angenommen, dass ein Feld f1 den Bildpuls enthält bzw. beinhaltet. In diesem Feld f1 werden für die 3n + 0 (0, 3, 6, ...)-ten Zeilen des Bildpulses das gegenwärtige Abtastzeilensignal und dasjenige von einer Zeile vorher, welche mit einer durchgehenden Linie in 16A zusammen eingekreist sind, mit einem Verhältnis von 1/2 miteinander addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Für die 3n + 1 (1, 4, 7, ...)-ten Zeilen wird kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet.
  • Für die 3n + 2 (2, 5, 8, ...)-ten Zeilen werden das gegenwärtige Abtastzeilensignal und diejenigen von einer Zeile und zwei Zeilen vorher, mit gestrichelten Linien in 16A eingekreist, miteinander addiert mit einem Verhältnis von 1/4, 1/2 bzw. 1/4, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Währenddessen werden in einem Feld f2, welches keinen Bildpuls enthält, für die 3n + 0 (9, 12, 15, ...)-ten Zeilen des Bildpulses das gegenwärtige Abtastzeilensignal und dasjenige von einer Zeile und zwei Zeilen vorher, mit gestrichelter Linie in 16A eingekreist, miteinander addiert mit einem Verhältnis von 1/4, 1/2 bzw. 1/4, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Für die 3n + 1 (10, 13, 16, ...)-ten Zeilen, wird kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet.
  • Des Weiteren werden für die 3n + 2 (11, 14, ...)-ten Zeilen die Abtastzeilensignale von einer Zeile und zwei Zeilen vorher, in 16A mit durchgehender Linie eingekreist, miteinander mit einem Verhältnis von 1/2 addiert, um ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals auszubilden.
  • Währenddessen ist in 16A "⨂" (x = 0 bis 16) eine Abtastzeile.
  • 16B ist ein Diagramm, welches das Nicht-Interlacesignal zeigt, welches ausgebildet wird durch Wiederholen der vorstehend beschriebenen Steuerung, wobei "x" eine Abtastzeile darstellt. In diesem Diagramm ist die Position einer jeden Abtastzeile in der vertikalen Richtung in Übereinstimmung mit derjenigen in 16A gezeigt, um deutlich zu machen, zu welcher Position des Videosignals SVs jede Abtastzeile entspricht.
  • Mehr im Einzelnen, wird das Nicht-Interlacesignal ausgebildet durch Durchführen eines Vorgangs derart, dass eine Abtasteile l1 des Nicht-Interlacesignals einer Position l2 des Videosignals SVs entspricht, eine Abtastzeile l2 des Nicht-Interlacesignals einer Position l3' des Videosignals SVs usw.
  • Während in der vorstehenden Beschreibung kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals in den 3n + 1-ten Zeilen eines Felds, welches keinen Bildpuls enthält, ausgebildet wird und ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet wird aus den Abtastzeilensignalen von einer Zeile und zwei Zeilen vorher in den 3n + 2-ten Zeilen in solch einem Feld, können die Abtastzeilensignale auf eine unterschiedliche Weise ausgebildet werden. Zum Beispiel kann ein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals ausgebildet werden aus dem gegenwärtigen Abtastzeilensignal und demjenigen von einer Zeile vorher für die 3n + 1-ten Zeilen und kein Abtastzeilensignal aus dem Nicht-Interlacesignal bzw. des Nicht-Interlacesignals kann in den 3n + 2-ten Zeilen ausgebildet werden.
  • Wenn der Bildpuls in der Phase invertiert wird, werden die in 17A gezeigten Verarbeitungen durchgeführt, um das Nicht-Interlacesignal, wie in 17B gezeigt, aus zubilden. In diesem Fall entspricht die Abtastzeile l1 des Nicht-Interlacesignals einer Position l2' des Videosignals SVs, die Abtastzeile l2 des Nicht-Interlacesignals einer Position l4 des Videosignals SVs usw. Somit, wenn verglichen mit dem in 16A und 16B gezeigten Fall ist die Position der Abtastzeilen um Eins verschoben aber für jedes Feld fixiert. Deshalb kann das Nicht-Interlacesignal auf dieselbe Weise ausgebildet werden.
  • Während in 15A bis 15B die Beschreibung gemacht wurde unter der Annahme, dass die Abtastzeilenanzahl des Videosignals SVs 17 ist, kann das Nicht-Interlacesignal im Allgemeinen auf dieselbe Weise ausgebildet werden, wenn die Abtastzeilenanzahl 6k + 5 z. B. 527, 623, 1127 usw., ist.
  • 18 zeigt eine bestimmte Struktur des Ausdünnungsschaltkreises 5 und des Ausdünnungssteuerschaltkreises 6 für die Verarbeitungen, wenn die Abtastzeilenanzahl 1/3 gemacht wird.
  • In 18 wird das Videosignal SVs von dem A/D-Umwandler 4 zu einem Serienschaltkreis von Zeilenspeichern 54v und 55v zugeführt, welche jeweils ein Verzögerungselement ausbilden, welches eine Verzögerungszeit von einer horizontalen Periode bereitstellen. Ausgabesignale der Zeilenspeicher 54v und 55v werden zu einem Addierer 56v zugeführt, um mit einem Verhältnis von 1/2 miteinander addiert zu werden, bevor sie zu einem festen Anschluss an der c-Seite eines Auswahlschalters 57v zugeführt werden. Des Weiteren werden das Videosignal SVs von dem A/D-Umwandler 4 und die Ausgabesignale von den Zeilenspeichern 54v und 55v zu einem anderen Addierer 58v zugeführt, um miteinander addiert zu werden mit einem Verhältnis von 1/4, 1/2 bzw. 1/4, bevor sie zu einem anderen festen Anschluss an der b-Seite des Auswahlschalters 57v zugeführt werden. Das Videosignal SVs von dem A/D-Umwandler 4 und das Ausgabesignal des Zeilenspeichers 54v werden ebenfalls zu einem anderen Addierer 59v zugeführt, um mit einem Verhältnis von 1/2 miteinander addiert zu werden, bevor sie einem anderen festen Anschluss an einer a-Seite des Auswahlschalters 57v zugeführt werden.
  • In dem Statusbestimmungsschaltkreis 63 in dem Ausdünnungssteuerschaltkreis 6 wird bestimmt, unter welche Gruppe unter diesen von gerader Anzahl, 6k + 1, 6k + 3 und 6k + 5 die Abtastzeilenanzahl fällt. Das heißt, eine Bestimmung wird durchgeführt basierend auf der Zeilenanzahl- bzw. Zeilennummerdaten für einen Rahmen bzw. ein Bild von dem Zeilenzählerschaltkreis 62, ob die Zeilenanzahl gerade ist oder nicht, und gleichzeitig, wenn sie ungerade ist, wird der Rest einer Division durch 6 bestimmt. Dieser Statusbestimmungsschaltkreis 63 kann ausgebildet sein aus Hardware, aber kann auf einfache Weise durch ein ROM bzw. Nurlesespeicher implementiert werden.
  • Unter der Annahme, dass die Standardabtastzeilenanzahl etwa 525 ist, ist die Kapazität von solch einem ROM 2 K Bit, wie nachfolgend beschrieben wird. Zunächst benötigt es 10 Bits, um die Zeilenanzahldaten zu Adressen in dem ROM zuzuführen. Des Weiteren kann der Status, welcher insgesamt vier Typen aufweist, durch zwei Bits dargestellt werden. Entsprechend ist die Kapazität des ROM: 210·2 = 2 K Bits.
  • In dem Zeilenzeitgabeanzeigeschaltkreis 64 des Ausdünnungssteuerschaltkreises 6 wird die Nummer bzw. Anzahl der vorliegenden Zeile von dem Rahmen bzw. Bildpuls WFP oder dem Vertikalsynchronisiersignal WVD gezählt und der sich daraus ergebende Wert wird durch 3 geteilt, um den Rest auszugeben. Die andere Struktur dieser Schaltkreise ist auf dieselbe Weise wie in 8 ausgestaltet.
  • Das Signal SFP des Bildsequenzschaltkreises 61, das Bestimmungssignal des Statusbestimmungsschaltkreises 63 und das Ausgabesignal des Zeitgabeanzeigeschaltkreises 64 werden zu dem Auswahlschalter 57v des Ausdünnungsschaltkreises 5 und ebenfalls zu dem Zeilenadresssteuerschaltkreis 65 zugeführt, um das Schalten des Auswahlschalters 57v und somit die Signalausgabe von demselben zu regeln bzw. zu steuern.
  • Mehr im Einzelnen, wenn die Abtastzeilenanzahl in einem Bild bzw. Rahmen gerade ist, wird die nachfolgende Regelung bzw. Steuerung ausgeführt. Für die 3n + 0-ten Zeilen in jedem Feld wird der Auswahlschalter 57v an die a-Seite angeordnet und gleichzeitig wird das Inkrementsignal INC von dem Zeilenadresssteuerschaltkreis 65 ausgegeben, was eine Ausgabe eines Signals von dem Auswahlschalter 57v erlaubt. Für die 3n + 1-ten Zeilen wird der Auswahlschalter 57v ausgesetzt bzw. suspendiert im Zustand und gleichzeitig wird das Inkrementsignal INC nicht ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei die Ausgabe eines jeden anderen Signals gehemmt bzw. gesperrt wird. Des Weiteren, für die 3n + 2-ten Zeilen wird der Auswahlschalter 57v an die b-Seite angeordnet und gleichzeitig wird das Inkrementsignal INC ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei eine Ausgabe eines Signals von dem Auswahlschalter 57v erlaubt wird.
  • Wenn die Abtastzeilenanzahl in einem Bild 6k + 1 ist, wird die nachfolgende Steuerung bzw. Regelung ausgeführt. Wenn ein Feld den Bildpuls enthält, für die 3n + 0-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v auf die b-Seite angeordnet und gleichzeitig wird das Inkrementsignal von dem Zeilenadresssteuerschaltkreis 65 ausgegeben, um Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v ausgesetzt im Zustand und kein Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei die Ausgabe jeglicher Signale gehemmt wird. Des Weiteren, für die 3n + 2-ten Zeilen wird der Auswahlschalter 57v an die c-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben.
  • Andererseits, wenn ein Feld einen Bildpuls nicht enthält, wird für die 3n + 0-ten Zeilen von dem Bildpuls der Auswahlschalter 57v an die a-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v ausgesetzt im Zustand und kein Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei die Ausgabe jeglicher Signale gehemmt wird. Für die 3n + 2-ten Zeilen wird der Auswahlschalter 57v an die b-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben.
  • Währenddessen kann in einem Feld, welches den Bildpuls enthält, die nachfolgende Steuerung bzw. Regelung ausgeführt werden. Für die 3n + 0-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v an die b-Seite angeordnet und das Inkrementsignal wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls wird der Auswahlschalter 57v an die a-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 2-ten Zeilen von dem Bildpuls wird der Auswahlschalter 57v ausgesetzt im Zustand und kein Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei die Ausgabe jeglicher Signale gehemmt wird.
  • Des Weiteren, wenn die Abtastzeilenanzahl in einem Bild 6k + 3 ist, wird die nachfolgende Steuerung bzw. Regelung ausgeführt. Für die 3n + 0-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v an die a-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v im Zustand ausgesetzt und kein Inkrementsignal INC wird von dem Zeilenadresssteuerschaltkreis 65 ausgegeben, wobei die Ausgabe jeglicher Signale gehemmt wird. Für die 3n + 2-ten Zeilen wird der Auswahlschalter 57v an die b-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um die Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben.
  • Des Weiteren, wenn die Abtastzeile in einem Rahmen bzw. Bild 6k + 5 ist, wird die nachfolgende Steuerung bzw. Regelung ausgeführt. Wenn ein Feld den Bildpuls enthält, wird für die 3n + 0-ten Zeilen von dem Bildpuls der Auswahlschalter 57v an die a-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls wird der Auswahlschalter 57v ausgesetzt im Zustand und kein Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei die Ausgabe eines jeglichen Signals gehemmt wird. Für die 3n + 2-ten Zeilen wird der Auswahlschalter 57v an die b-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben.
  • Währenddessen, wenn ein Feld keinen Bildpuls enthält, wird für die 3n + 0-ten Zeilen von dem Bildpuls der Auswahlschalter 57v an die b-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls wird der Auswahlschalter 57v ausgesetzt im Zustand und kein Inkrementsignal INC wird von dem Zeilenadresssteuerschaltkreis 65 ausgegeben, wobei die Ausgabe eines jeden Signals gehemmt wird. Für die 3n + 2-ten Zeilen wird der Auswahlschalter 57v an die c-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um eine Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben.
  • Währenddessen, in einem Feld, welches keinen Bildpuls enthält, kann die nachfolgende Steuerung bzw. Regelung ausgeführt werden. Das heißt, für die 3n + 0-ten Zeilen von dem Bildpuls, wird der Steuerschalter 57v an die b-Seite angeordnet und das Inkrementsignal INC wird von dem Zeilenadresssteuerschaltkreis 65 ausgegeben, um Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 1-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v an die a-Seite angeordnet und das Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, um Ausgabe eines Signals von dem Auswahlschalter 57v zu erlauben. Für die 3n + 2-ten Zeilen von dem Bildpuls, wird der Auswahlschalter 57v ausgesetzt im Zustand und kein Inkrementsignal INC wird ausgegeben von dem Zeilenadresssteuerschaltkreis 65, wobei die Ausgabe eines jeglichen Signals gehemmt wird.
  • Drittens wird eine Beschreibung gegeben für den Fall, in welchem die Abtastzeilenanzahl 1/4 ist.
  • In diesem Fall ist die für die Abtastzeilenanzahl von 1/2 entwickelte Diskussion anwendbar. Das heißt, da die Abtastzeilenanzahl von 1/2 nur weiter 1/2 gemacht werden muss, wird ein Nicht-Interlacesignal zuerst unter derselben Steuerung für die Abtastzeilenanzahl von 1/2 ausgebildet und dann wird der arithmetische Mittelwert erhalten aus jeden zwei Zeilen, um die Abtastzeilenanzahl 1/2 zu machen.
  • Damit werden der Ausdünnungsschaltkreis 5 und der Ausdünnungssteuerschaltkreis 6 für die Verarbeitungen in dem Fall der Abtastzeilenanzahl von 1/2 mit einem zusätzlichen Schaltkreis konfiguriert zum Erhalten des arithmetischen Mittelwerts aus jeweils zwei Zeilen, welcher vorge sehen ist zum Beispiel in der nachfolgenden Stufe des in 8 gezeigten Auswahlschalters 51v. Solch eine Struktur erlaubt eine Ausbildung eines guten Nicht-Interlacesignals sogar in dem Fall der Abtastzeilenanzahl von 1/4.
  • Auf diese Weise kann der als ein Beispiel in 8 gezeigte Schaltkreis verwendet werden für sowohl die Abtastzeilenanzahlen von 1/2 und 1/4.
  • Währenddessen kann in dem Fall der Abtastzeilenanzahl 1/4 das Nicht-Interlacesignal erhalten werden durch direktes Reduzieren der Zeilenanzahl auf 1/2 wie in dem Fall von 1/2.
  • Wie vorstehend beschrieben wurde, kann wie auch immer das Videosignal SVs ausgestaltet ist, ein Nicht-Interlacesignal ausgebildet werden mit dem Ausdünnungsschaltkreis 5, wenn nur die Abtastzeilenanzahl eine aus 1/2, 1/3 und 1/4 ist.
  • Des Weiteren, mit der Verwendung derselben Struktur wie vorstehend beschrieben, kann ein vollständiges Nicht-Interlacesignal ebenfalls in anderen Fällen ausgebildet werden, in welchen die Abtastzeilenanzahl die Beziehung von 1/2n oder 1/3n (n ist eine natürliche Zahl) erfüllt.
  • In der vorstehend beschriebenen Steuerung kann das Nicht-Interlacesignal ausgebildet werden in einem guten Zustand unabhängig von der Phase des Bildpulses. Das bedeutet, dass die Steuerung mit jedem Feld beginnen kann, unabhängig davon, ob es gerade oder ungerade ist. Die Folge ist, dass ohne dem Durchführen einer Feldbestimmung des Videosignals SVs beim Schreiben ein Interlacesignal in ein Nicht-Interlacesignal umgewandelt werden kann.
  • Wenn das Referenzvideosignal SVm ein NTSC-Signal ist und das Videosignal SVs ein Hochauflösungs-TV-Signal ist, wie in der vorliegenden Ausführungsform, kann jedoch die Abtastzeilenanzahl von 1/2 wünschenswerterweise eingesetzt werden. Dies ist aufgrund des Unterschieds in dem Bildformat bzw. Aspektverhältnis zwischen dem NTSC und dem Hochauflösungsfernsehen.
  • Wenn ein Hochauflösungs-TV-Bild eines Bildformats von etwa 5 : 3 auf einen NTSC-Monitor eines Bildformats von 4 : 3 projiziert wird, wobei deren Breiten übereinstimmen, ist die Anzahl von effektiven Abtastzeilen in dem Bild etwa 380. Mit der Verwendung einer Abtastzeilenanzahlumwandlungsvorrichtung, welche die Abtastzeilenanzahl 1/3 macht, kann ein Nicht-Interlacehochauflösungs-TV-Signal mit 375 Abtastzeilen pro Feld erhalten werden.
  • Deshalb ist die Abtastzeilenanzahl von 1/3 wünschenswert.
  • Zurückgehend zu 4 wird der Schreibvorgang des Abtastzeilensignals in den Bildspeicher 7 beschrieben. Jedes Abtastzeilensignal des Nicht-Interlacesignals, welches von dem Ausdünnungsschaltkreis 5 ausgegeben wird, wird in den Bildspeicher 7 geschrieben.
  • Wie vorstehend beschrieben, wird die Feldbestimmung des Videosignals SVs nicht in dem Schreiben gemacht, so dass, wenn das Videosignal SVs ein Interlacesignal ist, erfolgt keine Spezifizierung, welches Feld des Signals in welchen Feldabschnitt des Bildspeichers 7 geschrieben wird. Da das Ausgabesignal des Ausdünnungsschaltkreises 5 selber ein Nicht-Interlacesignal ist, ist jedoch der Begriff von geraden und ungeraden Feldern nicht notwendig für den Bildspeicher 7 und führt deshalb nicht zu Problemen.
  • Ein Passierbestimmungsschaltkreis (Englisch: passing determination circuit) 11 untersucht basierend auf MSB-Daten von Zeilenadressen von dem Schreibsteuerschaltkreis 8 und dem Lesesteuerschaltkreis 12 wie nachstehend beschrieben wird, auf welchem Feldbereich in dem Bildspeicher Schreiben bzw. Lesen angewendet werden und gibt ein Invertiersignal INV aus, um ein Schreibfeld zu invertieren. Das Invertiersignal INV wird zu dem Schreibsteuerschaltkreis 8 zugeführt, um ein Feld in dem Schreiben zu invertieren, so dass Schreiben und Lesen nicht gleichzeitig auf denselben Feldbereich in dem Bildspeicher 7 angewendet werden können.
  • Neben den vorstehend beschriebenen Synchronisiersignalen WHD und WVD fängt bzw. erhält der Schreibsteuerschaltkreis 8 einen Schreibtakt WCK' (später beschrieben) von dem Ausdünnungsschaltkreis 5, das Inkrementsignal INC für Zeilenadressen von dem Ausdünnungssteuerschaltkreis 6 und das Invertiersignal INV von dem Passierbestimmungsschaltkreis 11 und basierend auf diesen Signalen bildet er eine Schreibadresse für den Bildspeicher 7.
  • 19 ist ein Blockdiagramm, welches eine bestimmte Struktur des Schreibsteuerschaltkreises 8 zeigt.
  • In 19 wird ein Schreibtakt WCK von einem Schreibtakterzeugungsschaltkreis 10 zu einem Zähler 81 zugeführt, welcher ebenfalls das Horizontalsynchronisiersignal WHD von dem Synctrennschaltkreis 9 als ein Zurücksetz- bzw. Resetsignal empfängt. Die Zähler- bzw. Zähl ausgabe dieses Zählers 81 wird zu dem Bildspeicher 7 als eine horizontale Adresse zugeführt.
  • Des Weiteren wird das Horizontalsynchronisiersignal WHD von dem Synctrennschaltkreis 9 zu einem anderen Zähler 82 als Takt zugeführt, welcher ebenfalls das Vertikalsynchronisiersignal WVD von dem Synctrennschaltkreis 9 als ein Zurücksetz- bzw. Resetsignal empfängt. Dieser Zähler 82 empfängt ebenfalls das Inkrementiersignal INC von dem Ausdünnungssteuerschaltkreis 6 als ein Zählerfreigabesignal bzw. Zähler-Enable-signal. Zähler- bzw. Zählausgaben MSB-1 bis LSB des Zählers 82 werden zu dem Bildspeicher 7 als MSB-1 bis LSB einer Zeilenadresse (vertikalen Adresse) zugeführt.
  • Die Zähler- bzw. Zählausgabe MSB des Zählers 82 wird zu einem Eingabeanschluss eines EXOR-Schaltkreises 83 zugeführt, welcher das Invertiersignal INV von dem Passierbestimmungsschaltkreis 11 an dem anderen Eingabeanschluss empfängt. Ein Ausgabesignal des EXOR-Schaltkreises 83 wird zu dem Bildspeicher 7 als MSB der Zeilenadresse zugeführt.
  • In diesem Fall, wenn das Invertiersignal INV von dem Passierbestimmungsschaltkreis 11 zugeführt wird, wird das Ausgabesignal des EXOR-Schaltkreises 83 oder MSB-Status der Zeilenadresse invertiert, wodurch ein Feld in dem Schreiben invertiert wird. Des Weiteren, wenn das Inkrementiersignal INC von dem Ausdünnungssteuerschaltkreis 6 zugeführt wird, wird der Zähler 82 in den zählbaren Zustand gebracht und inkrementiert die Zeilenadresse. Zu diesem Zeitpunkt wird ein Schreibfreigabesignal bzw. Schreibenablesignal bzw. Writeenablesignal WE zu dem Bildspeicher 7 zugeführt, so dass der Bildspeicher 7 in den schreibbaren Zustand gebracht wird.
  • Die Zähler- bzw. Zählausgabe MSB des Zählers 82 wird zu dem Passierbestimmungsschaltkreis 11 zugeführt, um mit einer Lesezeilenadresse verglichen zu werden zum Ausbilden des Invertiersignals INV, wie später beschrieben wird.
  • Während in dem in 19 gezeigten Schreibsteuerschaltkreis 8 der Bildspeicher 7 ausgestaltet ist unter Verwendung eines herkömmlichen Schreib-/Lesespeichers bzw. RAM, kann der Bildspeicher 7 auf einfachere Weise implementiert werden unter Verwendung eines integrierten Schaltkreises bzw. IC speziell für Feldspeicher.
  • Gemäß den Schreibadressen, welche in dem Schreibsteuerschaltkreis 8 wie vorstehend beschrieben ausgebildet werden, wird das Nicht-Interlacesignal in jedes Feld des Bildspeichers 7, wie in 20 gezeigt, geschrieben. 20 zeigt ein Feld, welches aus Gründen der Einfachheit neun Zeilen enthält.
  • Ein Lesevorgang des Nicht-Interlacesignals, welches in den Bildspeicher 7 auf diese Weise geschrieben ist, wird nachstehend beschrieben.
  • In 4 wird ein Lesetakterzeugungsschaltkreis 13 ausgestaltet unter Verwendung eines PLL-Schaltkreises und ähnlichem. Die Frequenz des in diesem Takterzeugungsschaltkreis 13 erzeugten Lesetakts RCK hat Einfluss auf die horizontale Länge eines angezeigten Bilds.
  • Diese Frequenz wird bestimmt unter Inbetrachtziehen des Bildverhältnisses eines Hochauflösungs-TV-Bilds und des NTSC-Fernsehmonitors und ähnlichem. Zum Beispiel kann sie derart eingestellt werden, dass sei gleich oder ein geeignete konstante Anzahl Mal die Frequenz des Schreibtakts WCK für den Bildspeicher 7 ist. Zu diesem Zeitpunkt wirkt der Bildspeicher 7 als eine Zeitbasisveränderungseinrichtung derart, dass Schreiben und Lesen auf asynchrone Weise ausgeführt werden.
  • Beim Schreiben aus dem Bildspeicher 7 wird das Videosignal SVm als Referenz verwendet. Das Videosignal SVm wird zu einem Synctrennschaltkreis 14 zugeführt durch den Eingabeanschluss 1, wo die Vertikal- und Horizontalsynchronisiersignale RVD und RHD getrennt werden.
  • Des Weiteren wird das Videosignal SVm zu einem Überwachungs- bzw. Kontrollempfänger bzw. Monitor (engl. monitoring receiver) 18 zugeführt, um dessen Schirm zu maskieren bzw. überdecken, während einer Zeitdauer, wenn ein abwärts konvertiertes Hochauflösungs-TV-Signal nicht an den Überwachungsempfänger 18 durch einen festen Anschluss an einer s-Seite eines Auswahlschalters 2 angelegt wird.
  • Wie vorstehend beschrieben, da ein abwärts konvertiertes Hochauflösungs-TV-Signal nur etwa 375 Abtastzeilen aufweist, existiert kein Hochauflösungs-TV-Signal während einer Periode für die verbleibende Anzahl von Abtastzeilen des NTSC-Monitors, was erhalten wird durch Subtrahieren der Abtastzeilenanzahl des Hochauflösungs-TV-Signals von denjenigen des NTSC-Monitors oder 525. Nur während dieser Periode wird deshalb ein aus dem Videosignal SVm ausgebildetes Bild auf dem Schirm des Überwachungsempfän gers 18 projiziert, wobei unnötige Abschnitte auf dem Schirm maskiert werden.
  • Wenn ein Signal zum Maskieren getrennt erzeugt werden soll, kann der Eingabeanschluss 1 und der Synctrennschaltkreis 14 in 4 entfernt werden und RHD und RVD können direkt erzeugt werden.
  • Währenddessen kann beim Lesen von Signalen aus dem Bildspeicher 7 entweder die Interlacingweise oder die Nicht-Interlacingweise verwendet bzw. eingesetzt werden. Der Bildspeicher 7 weist Signale, welche in dem nicht-interlaceten Zustand geschrieben sind, auf. Wenn die Signale auf die Nicht-Interlacingweise ausgelesen werden, ist es deshalb nur nötig, sie sequentiell auszulösen unter Verwendung von RHD und RVD und keine andere komplizierte Steuerung ist notwendig.
  • Im Nachfolgenden wird eine Struktur zur Auslesen von interlaceten Signalen beschrieben.
  • Beim Lesen von interlaceten Signalen werden die Synchronisiersignale RVD und RHD zu einem Feldbestimmungsschaltkreis 15 zugeführt. In dem Feldbestimmungsschaltkreis 15 wird eine Bestimmung durchgeführt, basierend auf der Phase der Synchronisiersignale RVD und RHD, ob das Referenzsignal SVm in einem geraden oder ungeraden Feld ist. Zum Beispiel, wie in 21A und 21B gezeigt, wenn das Horizontalsynchronisiersignal RHD und das Vertikalsynchronisiersignal RVD einander in Phase in einem Feld entsprechen, wird bestimmt, dass das Feld ungerade ist. Andererseits, wie in 21C und 21D gezeigt, wenn das Horizontalsynchronisiersignal RHD und das Vertikalsynchronisiersignal RVD in der Phase zueinander verschoben sind nur durch eine 1/2 horizontale Periode (H/2) in einem Feld, wird bestimmt, dass das Feld gerade ist. In diesem Fall wird angenommen, dass die Abtastzeile von einem geraden Feld über der entsprechenden eines ungeraden Felds liegt, wie in 22 gezeigt. Währenddessen zeigt 22 einen Fall, in welchem ein Bild neun Zeilen enthält.
  • Ein Bestimmungssignal FD von dem Feldbestimmungsschaltkreis 15 wird zugeführt zu einem Lesesteuer- bzw. -regelschaltkreis 16. Der Lesesteuerschaltkreis 16 empfängt ebenfalls die Synchronisiersignale RVD und RHD, welche in dem Synctrennschaltkreis 14 getrennt wurden, und den Lesetakt RCK von dem Takterzeugungsschaltkreis 13. Leseadressen für den Bildspeicher 7 werden ausgebildet basierend auf diesen Signalen und das in den Bildspeicher 7 geschriebene Nicht-Interlacesignal wird in ein Interlacesignal konvertiert, entsprechend eine Interlacesequenz des Referenzvideosignals SVm und dann ausgelesen.
  • Es sollte hier beachtet werden, dass in den Bildspeicher 7 das Abtastzeilensignal entsprechend der ersten Zeile eines geraden Felds nicht eingeschrieben wird, wie in 22 gezeigt.
  • Insbesondere, um zu bewirken, dass das Interlacesignal mit der Interlacesequenz des Videosignals SVm übereinstimmt, ist es nötig, in ungeraden Feldern Abtastzeilensignale von 1, 3, 5, ... in 20 auszulesen und in geraden Feldern Abtastzeilensignale von 2, 4, 6, ... auszulösen. In diesem Fall, da der Bildspeicher 7 das Nicht-Interlacesignal von zwei Feldern darin geschrieben aufweist, können die Feldabschnitte willkürlich zu den Feldern des Videosignals SVm zugewiesen werden. Deshalb werden die Signale auf die vorstehend beschriebene Weise aus einem der zwei Feldabschnitte in dem Bildspeicher 7 alternativ bzw. alternierend ausgelesen, entsprechend der Bestimmungsergebnisse bezüglich des Felds des Videosignals SVm.
  • 23 ist ein Blockdiagramm, welches eine bestimmte Struktur des Lesesteuerschaltkreises 16 zeigt.
  • In 23 wird der Lesetakt RCK von dem Lesetakterzeugungsschaltkreis 13 zu einem Zähler 161 zugeführt. Der Zähler 161 empfängt ebenfalls das Horizontalsynchronisiersignal RHD von dem Synctrennschaltkreis 14 durch einen Verzögerungsschaltkreis 162 als ein Zurücksetz- bzw. Resetsignal. Die Zähler- bzw. Zählausgabe dieses Zählers 161 wird zu dem Bildspeicher 7 als eine horizontale Adresse zugeführt.
  • In diesem Fall wird das Horizontalsynchronisiersignal RHD nur um eine Zeit verzögert, welche in einem Horizontalpositionsanpassschaltkreis eingestellt wurde, bevor es zu dem Zähler 161 zugeführt wird, um ihn zurückzusetzen. Das heißt, ein horizontales Lesen in dem Bildspeicher 7 wird begonnen zu der Zeitgabe dieses Zurücksetzens und ein Anzeigestartpunkt in der horizontalen Richtung wird bestimmt.
  • Währenddessen, ist der Lesesteuerschaltkreis 16 derart ausgelegt, dass eine Verzögerungsmenge angepasst ist unter Verwendung eines Zyklus des Lesetakts RCK als Einheit zum Beispiel. Wenn die Verzögerungsmenge größer wird, wird die Anzeigeposition auf dem Schirm näher an der rechten Seite eingestellt.
  • Das Horizontalsynchronisiersignal RHD von dem Synctrennschaltkreis 14 wird zu einem anderen Zähler 164 als Takt zugeführt. Der Zähler 164 empfängt ebenfalls das Vertikalsynchronisiersignal RVD von dem Synctrennschaltkreis 14 durch den Verzögerungsschaltkreis 162 als ein Lastsignal. Des Weiteren wird das Feldbestimmungssignal FD von dem Feldbestimmungsschaltkreis 15 zu dem Zähler 164 zugeführt als LSV von Lastdaten. Die anderen Bits der Lastdaten werden eingestellt zum Beispiel auf den niedrigen Pegel "0". Obwohl nicht vorher beschrieben, nimmt das Feldbestimmungssignal FD zum Beispiel den niedrigen Pegel "0" in einem ungeraden Feld und den hohen Pegel "1" in einem geraden Feld an. Zähler- bzw. Zählausgaben des Zählers 164 werden zu dem Bildspeicher 7 als MSB-1 bis LSB + 1 einer Zeilenadresse (Vertikaladresse) zugeführt.
  • Des Weiteren wird das Feldbestimmungssignal FD von dem Feldbestimmungsschaltkreis 15 zu einem Inverter 166 zugeführt, dessen Ausgabesignale zu dem Bildspeicher 7 als MSB und LSB der Zeilenadresse zugeführt werden.
  • In diesem Fall, da der Status von MSB der Zeilenadresse sich verändert in Abhängigkeit von dem Feldbestimmungssignal FD, wird ein Lesen alternierend in den zwei Feldabschnitten des Bildspeichers 7 durchgeführt in Abhängigkeit davon, ob das Videosignal SVm in einem ungeraden oder geraden Feld ist.
  • In dem Fall eines ungeraden Felds werden die zwei Bits des niedrigeren Rangs der Zeilenadresse anfänglich "01" und LSB wird auf "1" festgesetzt, so dass die Abtastzeilensignale von 1, 3, 5, ... sequentiell bzw. nacheinander ausgelesen werden. Andererseits, in dem Fall eines geraden Felds, werden die zwei Bits niedrigeren Rangs der Zeilenadresse anfänglich "10" und LSB wird auf "0" fixiert, so dass die Abtastzeilensignale von 2, 4, 6 nacheinander ausgelesen werden.
  • Ebenfalls in diesem Fall wird das Vertikalsynchronisiersignal RVD nur um eine Zeit verzögert, welche in einem Vertikalpositionsanpassschaltkreis 167 eingestellt wurde, bevor es zu dem Zähler 164 zugeführt wird, um ein Laden von Lastdaten darin zu erlauben. Das heißt, ein vertikales Lesen in dem Bildspeicher 7 wird begonnen zu der Zeitgabe dieses Ladens, wobei ein Anzeigestartpunkt in der vertikalen Richtung des Schirms bestimmt wird.
  • Das Horizontalsynchronisiersignal RHD, welches durch den Verzögerungsschaltkreis 162 verzögert wurde, wird zu einem Hochauflösungs-TV-Bildlängenerzeugungsschaltkreis 168 zugeführt, von welchem ein Signal ausgegeben wird, welches zum Beispiel den hohen Pegel "1" nur erreicht, während einer Periode, wenn ein Bild zu den Zeitgaben des Horizontalsynchronisiersignals RHD angezeigt wird und abfällt auf den niedrigen Pegel "0" für die anderen Perioden. Das Ausgabesignal des Erzeugungsschaltkreises 168 wird zu einem OR- bzw. ODER-Schaltkreis 160 zugeführt.
  • Das Vertikalsynchronisiersignal RVD, welches durch den Verzögerungsschaltkreis 165 verzögert wurde, wird zu einem Hochauflösungs-TV-Bild-Höhenerzeugungsschaltkreis 169 zugeführt, von welchem ein Signal ausgegeben wird, welches zum Beispiel den Hochpegel "1" nur während einer Periode erreicht, wenn ein Bild angezeigt wird zu den Zeitgaben des Vertikalsynchronisiersignals RVD und abfällt auf den niedrigen Pegel "0" für die anderen Perioden. Das Ausgabesignal des Erzeugungsschaltkreises 169 wird zu dem ODER- bzw. OR-Schaltkreis 160 zugeführt.
  • Des Weiteren wird MSB der Lesezeilenadresse, welche von dem Inverter 166 ausgegeben wurde, zu dem Passierbestimmungsschaltkreis 11 zugeführt.
  • Obwohl nicht vorstehend beschrieben, überwacht der Passierbestimmungsschaltkreis 11 ständig MSBs der Lesezeilenadresse und der Schreibzeilenadresse (Ausgabe des Zählers 82) und wenn sie dieselbe Polarität aufweisen, gibt er ein Invertiersignal INV des hohen Pegels "1" aus, um ein Schreibfeld zu invertieren.
  • Während in dem in 23 gezeigten Lesesteuerschaltkreis 16 der Bildspeicher 7 als ein herkömmlicher Schreib-/Lesespeicher bzw. RAM ausgestaltet ist, kann es auf einfachere Weise mit der Verwendung eines ICs, welcher spezifisch für Feldspeicher ist, konfiguriert werden.
  • Nun zurückgehend zu 4, wird das Videosignal für ein Hochauflösungs-TV-Bild, welches aus dem Bildspeicher 7 auf die vorstehend beschriebene Weise ausgelesen wurde, in ein analoges Signal durch einen D/A-Wandler 17 umgewandelt, bevor es zu dem festen Anschluss an der s-Seite des Auswahlschalters 2 zugeführt wird.
  • Der Auswahlschalter 2 empfängt ebenfalls ein Ausgabesignal des ODER-Schaltkreises 160 in dem Lesesteuerschaltkreis 16 als ein Umschaltsteuer- bzw. -regelsignal. Der Auswahlschalter 2 wird auf die s-Seite angeordnet, wenn das Ausgabesignal des ODER-Schaltkreises 160 von dem hohen Pegel "1" ist, während es auf der m-Seite angeordnet wird, wenn es von dem niedrigen Pegel "0" ist. Wie vorstehend beschrieben, ist das Ausgabesignal des ODER-Schaltkreises 160 bei dem Hochpegel "1" für eine Anzeige dauer bzw. -periode des Hochauflösungs-TV-Bilds. Nur während dieser Periode wird der Auswahlschalter 2 auf die s-Seite angeordnet, so dass das Videosignal für das Hochauflösungs-TV-Bild, welches aus dem Bildspeicher 7 ausgelesen wurde, in das Referenzvideosignal SVm eingefügt.
  • Des Weiteren wird das Ausgabesignal des Auswahlschalters 2 zu dem Überwachungsempfänger 18 zugeführt, wo ein Hochauflösungs-TV-Bild in gutem Zustand projiziert wird, anstelle eines NTSC-Bilds, entsprechend dem Videosignal, welches in das Referenzvideosignal SVm eingefügt wurde.
  • Der Überwachungsempfänger 18 kann ausgestaltet bzw. implementiert werden durch einen Empfänger, welcher kompatibel ist mit IDTV, EDTV oder ähnlichem (z. B. siehe "A high resolution TV with digital technology, highly expected as a pillar of the next generation domestic electrification" in "Nikkei Electronics", 8. September 1986) sowie als ein existierender Fernsehempfänger. In dem ersten Fall, kann eine höhere Bildqualität erwartet werden, wenn ein Signal ausgelesen wird auf die Nicht-Interlacingweise unter Verwendung von RHD und RVD und zu dem Überwachungsempfänger 18, wie vorstehend beschrieben, zugeführt wird.
  • Nachfolgend wird eine Beschreibung gegeben auf einem Bild-in-Bild-Fernseher unter Verwendung der Abtastzeilenanzahlumwandlungsvorrichtung. In dem Bild-in-Bild-Fernsehgerät ist es notwendig, die Abtastraten in den Vertikal- und Horizontalrichtungen zu vermindern gemäß einem Anzeigeflächenverhältnis zwischen dem Unterbild bezüglich des Hauptbilds. Für die vertikale Richtung werden die Abtastzeilen ausgedünnt, während für die horizontale Richtung abgetastete Bildelemente ausgedünnt werden.
  • 24 ist ein Blockdiagramm, welches einen Ausdünnungsschaltkreis und einen Ausdünnungs-Steuer- bzw. Regelschaltkreis zeigt, welche ausgelegt sind, um nicht nur Abtastzeilen aber ebenfalls abgetastete Bildelemente in der horizontalen Richtung auszudünnen. 25 ist ein Zeitgabediagramm zum Erklären des Bildelementausdünnungsvorgangs in der horizontalen Richtung, welche durch den in 24 gezeigten Ausdünnungsschaltkreis durchgeführt wird.
  • Zusätzlich zu dem in 8 gezeigten Ausdünnungsschaltkreis weist die Ausführungsform von 24 einen Tiefpassfilter 51h, D-Typ Flip-Flops 52h und 53h und einen Frequenzteilschaltkreis 54h dazu vorgesehen auf, zum Ausdünnen von Bildelementen in der horizontalen Richtung. Der Tiefpassfilter 51h begrenzt das Ausgabesignal des Auswahlschalters 51v im Band bzw. der Bandbreite. Das Signal, welches durch den Tiefpassfilter 51h passiert ist, wird an den D-Eingabeanschluss des Flip-Flops 52h angelegt.
  • Das Schreibtaktsignal WCK, welches durch den bzw. von dem Schreibtakterzeugungsschaltkreis 10 erzeugt wurde, wird an einen Taktpulseingabeanschluss des Flip-Flops 52h angelegt, wie in 25(a) gezeigt und ebenfalls an den Frequenzteilschaltkreis 54h, wo es 1/2-frequenzgeteilt wird, wie in 25(c) gezeigt. Das so frequenzgeteilte Taktsignal WCK' wird an einen Taktpulseingabeanschluss des Flip-Flops 53h und ebenfalls an den Schreibsteuerschaltkreis 8 angelegt. Das Flip-Flop 52h klinkt ein bzw. latched die Ausgabe des Tiefpassfilters 51h in Antwort auf das Schreibtaktsignal WCK und legt seine Q-Ausgabe an den D-Eingabeanschluss des Flip-Flops 53h an, wie in 25(b) gezeigt. Das Flip-Flop 53h klinkt ein bzw. latched die Q-Ausgabe des Flip-Flops 52h in Antwort auf das frequenzgeteilte Schreibtaktsignal WCK' um ein Abtast- bzw. Samplesignal von einem Q-Ausgang auszugeben, wie in 25(d) gezeigt. Deshalb gibt das Flip-Flop 53h von dem Q-Ausgang ein Bildelementsignal aus, welches in der horizontalen Richtung abgetastet wurde und um die Hälfte ausgedünnt wurde.
  • 26 ist ein Blockdiagramm eines Ausdünnungsschaltkreises und eines Ausdünnungssteuerschaltkreises in dem Fall eines 1/9-Anzeigebereichsverhältnisses. Die in 26 gezeigte Ausführungsform ist dieselbe wie diejenige in 18, außer dass die Abtastrate bzw. -frequenz in der Horizontalrichtung auf 1/3 reduziert wurde. Um die Abtastrate in der Horizontalrichtung auf 1/3 zu reduzieren, sind ein Tiefpassfilter 51h, D-Typ-Flip-Flops 52h und 53h und ein Frequenzteilschaltkreis 58h vorgesehen. Der Frequenzteilschaltkreis 58h ist zum 1/3-Frequenzteilen des Schreibtaktsignals WCK. In Antwort auf das 1/3-frequenzgeteilte Taktsignal WCK', latched das Flip-Flop 53h den Q-Ausgang bzw. die Q-Ausgabe des Flip-Flops 52h, so dass die in der Horizontalrichtung abgetasteten Bildelemente auf 1/3 reduziert werden können.
  • 27 ist ein Blockdiagramm eines Lesesteuerschaltkreises in dem Bild-in-Bild-Fernsehgerät. Der in 27 gezeigte Lesesteuerschaltkreis ist auf dieselbe Weise wie derjenige von 23 ausgestaltet, außer den nachfolgenden Punkten. Das heißt, das Horizontalsynchronisiersignal RHD wird um eine Zeit verzögert, welche in einem Unterbildhorizontalpositionsanpassschaltkreis 173 eingestellt wurde, und wird dann an einen Zähler 161 angelegt, um diesen zurückzusetzen. Ein Lesen des Bildspeichers 7 in der Horizontalrichtung wird zu der Zeitgabe dieses Zurücksetzens gestartet und eine Anzeigestartposition in der Horizontalrichtung des Unterbilds wird bestimmt. Währenddessen ist der Lesesteuerschaltkreis derart ausgestaltet, dass die Verzögerungsmenge angepasst werden kann unter Verwendung z. B. eines Zyklus des Lesetakts RCK als eine Einheit. Wenn die Verzögerungsmenge größer wird, wird die Anzeigeposition des Unterbilds näher an der rechten Seite eingestellt.
  • Das Horizontalsynchronisiersignal RHD, welches durch den Verzögerungsschaltkreis 162 verzögert wurde, wird an einen Unterbildlängenerzeugungsschaltkreis 178 angelegt. Der Unterbildlängenerzeugungsschaltkreis 178 gibt ein Signal aus, welches den Hochpegel "1" für eine Periode annimmt, wenn das Unterbild angezeigt wird zu den Zeitgaben des Horizontalsynchronisiersignals RHD, z. B. für H/2 in dem Fall eines 1/4 Anzeigebereichsverhältnisses und für H/3 in dem Fall eines 1/9 Anzeigebereichsverhältnisses und fällt auf den niedrigen Pegel "0" für die anderen Perioden. Das Ausgabesignal des Unterbildlängenerzeugungsschaltkreises 178 wird an einen Umschaltschaltkreis 2 durch einen ODER- bzw. OR-Schaltkreis 160 angelegt.
  • Das Vertikalsynchronisiersignal RVD, welches durch den Verzögerungsschaltkreis 165 verzögert wurde, wird an einen Unterbildhöhenerzeugungsschaltkreis 179 angelegt. Der Unterbildhöhenerzeugungsschaltkreis 179 gibt ein Signal aus, welches den hohen Pegel "1" annimmt, für eine Periode, wenn das Unterbild angezeigt wird zu den Zeitgaben des Vertikalsynchronisiersignals RVD, z. B. für eine 1/2 Feldperiode in dem Fall eines 1/4 Anzeigebereichsverhältnisses und für eine 1/3 Feldperiode in dem Fall eines 1/9 Anzeigebereichsverhältnisses, und fällt auf den nied rigen Pegel "0" für die anderen Perioden. Das Ausgabesignal des Unterbildhöhenerzeugungsschaltkreises 179 wird an den Umschaltschaltkreis 2 durch den ODER-Schaltkreis 160 angelegt. Die anderen Verarbeitungen werden auf dieselbe Weise wie diejenigen durch den in 23 gezeigten Schaltkreis durchgeführt.
  • In dem Bild-in-Bild-Fernsehen, wird das Videosignal für das Unterbild von dem in 4 gezeigten Bildspeicher 7 ausgelesen und durch den D/A-Wandler 17 in ein analoges Signal umgewandelt, bevor es zu dem festen Anschluss an der s-Seite des Auswahlschalters 2 zugeführt wird. Der Auswahlschalter 2 empfängt das Ausgabesignal des ODER-Schaltkreises 160 in dem in 27 gezeigten Lesesteuerschaltkreis als ein Umschaltsteuer- bzw. -regelsignal. Der Auswahlschalter 2 wird auf die s-Seite angeordnet, wenn der ODER-Schaltkreis 160 das Hochpegelsignal "1" ausgibt, und an der m-Seite, wenn der ODER-Schaltkreis 160 das Niedrigpegelsignal "0" ausgibt. Das Ausgabesignal des ODER-Schaltkreises 160 erreicht den hohen Pegel "1" während einer Anzeigeperiode eines Unterbilds. Nur während dieser Periode wird der Auswahlschalter 2 an der s-Seite angeordnet, was es erlaubt, dass das aus dem Bildspeicher 7 ausgelesene Videosignal für das Unterbild in das Videosignal SVm des Hauptbilds eingefügt wird.
  • Das Ausgabesignal des Auswahlschalters 2 wird dem Überwachungsempfänger 18 zugeführt. Da für das Videosignal des Unterbilds, welches in das Videosignal SVm des Hauptbilds eingefügt wurde, das Grenzproblem oder das Problem des unverständigen Interlace nicht auftreten wird, wie vorstehend beschrieben, wird das Unterbild in einem guten Zustand in einem Teil des Hauptbilds bei dem Überwachungsempfänger 18 angezeigt.
  • Wie vorstehend beschrieben, wird gemäß der vorliegenden Ausführungsform das Videosignal SVs für das Unterbild in jedem Feldabschnitt des Bildspeichers 7 in dem nicht-interlaceten Zustand geschrieben, unabhängig davon, ob es interlacet wurde oder nicht. Das Videosignal für das Unterbild wird dann ausgelesen aus dem Bildspeicher 7 während es der Interlace-Umwandlung unterzogen wird, derart, dass basierend auf Feldbestimmungsergebnissen des Videosignals SVm des Hauptbilds, das Videosignal für das Unterbild eine ordnungsgemäße Interlacesequenz bezüglich des Videosignals SVm des Hauptbilds aufweist.
  • Gemäß der vorliegenden Ausführungsform kann deshalb eine Korrespondenz bzw. Entsprechung des Interlaceverhältnisses immer erreicht werden zwischen dem Videosignal SVm des Hauptbilds und demjenigen des Unterbilds, was Zeilenflimmern, Doppelbildstörungen und ähnliches verhindert, aufgrund einer fehlerhaften Feldbestimmung des Videosignals SVs für das Unterbild, wie häufig im herkömmlichen Fall gesehen wurde.
  • Des Weiteren ist es gemäß der vorliegenden Ausführungsform, da jedes Feld des Bildspeichers das Videosignal des Unterbilds in dem nicht-interlaceten Zustand geschrieben aufweist, nicht notwendigerweise benötigt, eine Korrespondenz bzw. Entsprechung zwischen Schreibfeldern des Bildspeichers 7 und Feldern des Videosignals SVs des Unterbilds zu erreichen. Es wird untersucht, auf welches Feld des Bildspeichers 7 Schreiben bzw. Lesen angewendet werden, um das Feld beim Schreiben zu invertieren, wodurch ein gleichzeitiges Lesen aus demselben Feld des Bildspeichers 7 verhindert werden kann. Dementsprechend wird das Grenzproblem aufgrund einer fehlerhaften Feldbe stimmung des Videosignals SVs für das Unterbild wie in dem herkömmlichen Fall nicht auftreten. Deshalb ist es nicht notwendig, beim Schreiben eine Feldbestimmung des Videosignals SVs für das Unterbild durchzuführen. Die Folge ist, dass sogar wenn ein wiedergegebenes Videosignal von einem Heimvideorecorder verwendet wird als das Videosignal SVs für das Unterbild, kann das Unterbild in einem guten Zustand angezeigt werden, ohne dass eine Verschlechterung der Bildqualität aufgrund einer fehlerhaften Feldbestimmung auftritt.
  • Als eine Ausführungsform der vorliegenden Erfindung wird ein Fernsehempfänger beschrieben werden, welcher sowohl die Funktion eines Hochauflösungsfernsehens mit einem darin enthaltenen Abwärtskonvertierer als auch eines Bild-in-Bild-Fernsehers aufweist. Wenn der Konvertierer, welche enthalten ist für die Funktion des Hochauflösungsfernsehens ebenfalls verwendet wird als ein Signalverarbeitungsschaltkreis für die Funktion des Bild-in-Bild-Fernsehens ist es notwendig, die Frequenz des Schreibtakts WCK, Schreib- und Lesebereiche in dem Bildspeicher und ähnliches zu verändern. Der Grund, dass die Frequenz des Schreibtakts WCK verändert werden muss, ist dass das Unterbild immer einen kleineren Anzeigebereich aufweist als das Hauptbild. Zum Beispiel, wenn die horizontale Länge des Unterbilds 1/3 derjenigen des Hauptbilds ist, ist die Anzahl der Bildelemente in der horizontalen Richtung des Unterbilds ebenfalls 1/3 derjenigen des Hauptbilds.
  • Entsprechend muss die Frequenz des Schreibtakts WCK verändert werden. In dem vorstehenden Fall ist z. B. die Frequenz des Schreibtakts WCK derart eingestellt, dass sie 1/3 derjenigen des Lesetakts RCK ist. Solch eine Veränderung kann auf einfache Weise realisiert werden durch Verändern der Konstante des Schreibtakterzeugungsschaltkreises 10.
  • Nachfolgend wird die Regelung bzw. Steuerung der Schreib- und Lesebereiche in dem Bildspeicher 7 beschrieben. Wie vorstehend beschrieben, wenn ein Hochauflösungsfernseher verwendet wird als ein Bild-in-Bild-Fernseher, wird die Frequenz des Schreibtakts WCK als z. B. 1/3 derjenigen des Lesetakts RCK ausgewählt. Des Weiteren muss die Abtastzeilenanzahl, welche durch die Abtastzeilenanzahlumwandlungseinrichtung konvertiert wurde, ebenfalls verändert werden entsprechend der vertikalen Länge des Unterbilds auf 1/3 derjenigen des Hauptbilds. Folglich wird die Gesamtbildelementanzahl des Unterbilds 1/9 derjenigen des Hauptbilds. Dies bedeutet ebenfalls, dass die Anzahl der Bildelemente, welche in der Praxis geschrieben werden in und ausgelesen werden aus dem Bildspeicher 7 nur 1/9 derjenigen des Hauptbilds ist. Das heißt, eine Steuerung bzw. Regelung wird durchgeführt auf solch eine Weise, dass nur diejenigen Bildelemente, welche in der Praxis benötigt werden, geschrieben werden in und ausgelesen werden aus einem vorbestimmten Bereich des Bildspeichers 7. Solch eine Steuerung wird ausgeführt durch den in 4 gezeigten Funktionssteuerabschnitt 19.
  • 28a bis 28c sind Diagramme, welche einen Teil des Funktionssteuerabschnitts 19 zeigen. 28a zeigt eine Struktur zum Verändern der Taktfrequenz. Die Taktfrequenz wird bestimmt in Abhängigkeit der Struktur des Schreibtakterzeugungsschaltkreises 10. Es wird hier angenommen, dass jedoch ein geeigneter Spannungssteueroszillator verwendet wird. Deshalb sind ein Auswahlschalter 231, welcher entsprechend Zwecken eines Nutzers geschaltet werden kann, und feste Spannungsquellen 232 und 233, welche feste Spannungen zum Verändern der Oszillationsfrequenz erzeugen, vorgesehen. Ein Ausgabesignal des Auswahlschalters 231 wird an den Schreibtakterzeugungsschaltkreis 10 als ein Steuer- bzw. Regelsignal angelegt.
  • Des Weiteren, wenn der Fernsehempfänger als ein Bild-in-Bild-Fernseher verwendet wird, ist es notwendig, den Hochauflösungs-TV-Bildlängenerzeugungsschaltkreis 168, den Hochauflösungs-TV-Bildhöhenerzeugungsschaltkreis 169, den Hochauflösungs-TV-Bildhorizontalpositionsanpassschaltkreis 163 und den Hochauflösungs-TV-Bildvertikalpositionsanpassschaltkreis 167 in dem in 23 gezeigten Lesesteuerschaltkreis 16 derart zu regeln bzw. zu steuern, dass eine Zeitgabe des Lesens aus dem Bildspeicher 7 und ein Umschalten des Auswahlschalters 2 gemäß der Position des Unterbild gesteuert werden. Deshalb, wie in 28b und 28c gezeigt, ist der Funktionssteuerabschnitt 19 versehen mit einer Funktion des Steuerns bzw. Regelns des Bildlängenerzeugungsschaltkreises 168 und des Bildhöhenerzeugungsschaltkreises 169.
  • Der Bildlängenerzeugungsschaltkreis 168 und der Bildhöhenerzeugungsschaltkreis 169 umfassen Zähler, welche mit Lastdaten 235 bis 238, welche durch Auswahlschalter 234 und 239 ausgewählt wurden, belastet bzw. beladen werden. Die Lastdaten 235 entsprechen der Bildlänge in dem Bildin-Bild-Fernseher und die Lastdaten 236 entsprechen der Bildlänge in dem Hochauflösungsfernseher. Die Lastdaten 237 entsprechen der Bildhöhe in dem Bild-in-Bild-Fernseher und die Lastdaten 238 entsprechen der Bildhöhe in dem Hochauflösungsfernseher.
  • Die Auswahlschalter 231, 234 und 239 werden auf eine verbundene Weise entsprechend den Zwecken eines Nutzers geschaltet. Zum Beispiel, wenn der Fernseher als ein Bild-in-Bild-Fernseher genutzt wird, werden die Auswahlschalter 231, 234 und 239 an die a-Seite angeordnet, und wenn er als ein Abwärtskonvertierer verwendet wird, werden sie auf die b-Seite geschaltet. Währenddessen sind die Schaltkreise zum Steuern bzw. Regeln des Bildhorizontalpositionsanpassschaltkreises 163 und des Bildvertikalpositionsanpassschaltkreises 167 zum Beispiel auf dieselbe Weise wie diejenige in 28b und 28c ausgestaltet.
  • 29 ist ein Blockdiagramm, welches eine andere Ausführungsform des Bild-in-Bild-Fernsehers zeigt, und 30 ist ein Blockdiagramm, welches ein Beispiel des in 29 gezeigten Haupt- und Interpoliersignalerzeugungsschaltkreises zeigt.
  • In 29 empfängt ein Eingabeanschluss 71 z. B. ein NTSC-Farbvideosignal SV, welches durch einen A/D-Umwandler 72 in ein digitales Signal umgewandelt wird, bevor es einem bewegungsadaptiven Luminanzsignal/Chrominanzsignaltrennschaltkreis (als Y/C-Trennschaltkreis im Folgenden bezeichnet) 73 zugeführt wird. Der Y/C-Trennschaltkreis 73 führt eine Y/C-Trennung aus durch Zwischenzeilenverarbeitung (Englisch: interline processing) unter Verwendung eines Signals einer Horizontalperiode vorher und führt eine andere Y/D-Trennung aus durch Zwischenbildverarbeitung (Englisch: interframe processing) unter Verwendung eines Signals einer Bildperiode vorher.
  • Das Ausgabesignal des A/D-Wandlers 72 wird einem Bewegungserfassungsschaltkreis 74 zugeführt. Der Bewegungserfassungsschaltkreis 74 gibt Bewegungsinformation K aus Differenzsignalen aus, z. B. zwischen 14 Bildern. Die Bewegungsinformation K erreicht den hohen Pegel "1" für einen statischen Bildabschnitt und fällt auf den niedrigen Pegel "0" für einen sich bewegenden Bildabschnitt zum Beispiel. Die Bewegungsinformation K von dem Bewegungserfassungsschaltkreis 74 wird dem Y/C-Trennschaltkreis 73 zugeführt, welcher ein Luminanzsignal Y und ein Chrominanzsignal C, welche durch die Zwischenbildverarbeitung getrennt wurden aus, wenn die Bewegungsinformation K sich auf dem hohen Pegel "1" befindet, und gibt ein Luminanzsignal Y und ein Chrominanzsignal C, welche durch die Zwischenzeilenverarbeitung getrennt wurden, aus, wenn die Bewegungsinformation K sich auf dem niedrigen Pegel "0" befindet.
  • Das Luminanzsignal Y, welches von dem Y/C-Trennschaltkreis 73 ausgegeben wurde, wird dem Haupt- und Interpoliersignalerzeugungsschaltkreis 75 zugeführt, wo ein Interpolierabtastzeilensignal bzw. interpoliertes Abtastzeilensignal ausgebildet wird aus einem Hauptabtastzeilensignal des Luminanzsignals Y. Das Interpolierabtastzeilensignal wird ausgebildet durch Feldzeilenverarbeitung und die Zwischenfeldverarbeitung (Englisch: interfield processing). In der Feldzeilenverarbeitung wird z. B. ein Durchschnittswert zwischen den Hauptabtastzeilensignalen von benachbarten bzw. angrenzenden oberen und unteren Zeilen in demselben Feld als ein Interpolierabtastzeilensignal genommen. Andererseits, wird in der Interfeldverarbeitung z. B. ein Durchschnittswert zwischen Hauptabtastzeilensignalen in derselben vertikalen Position von zwei aufeinander folgenden Feldern als ein inerpoliertes bzw. Interpolierabtastzeilensignal genommen.
  • Nachfolgend, Bezug nehmend auf 30, wird der Haupt- und Interpoliersignalerzeugungsschaltkreis 75 beschrieben. In 30 ist nur ein Teil des Schaltkreises gezeigt, welcher das Luminanzsignal behandelt. Das Luminanzsignal Y von dem Y/C-Trennschaltkreis 73 wird an einen Serienschaltkreis eines Feldspeichers 91 angelegt, welcher ein Verzögerungselement ausbildet, welches eine Verzögerungszeit von einer Feldperiode (262 Horizontalperioden) ausbildet, einen Zeilenspeicher 92, welcher ein Verzögerungselement ausbildet, welches eine Verzögerungszeit von einer horizontalen Periode bereitstellt, und einen Feldspeicher 93, welcher ein Verzögerungselement ausbildet, welches eine Verzögerungszeit von einer Feldperiode (262 Horizontalperioden) bereitstellt. Ausgabesignale des Feldspeichers 91 und des Zeilenspeichers 92 werden zusammen addiert und nachfolgend wird deren Mittelwert genommen durch einen Addierer 94. Das sich daraus ergebende Additionsdurchschnittssignal wird an einen festen Anschluss m eines Auswahlschalters 95 angelegt, als ein interpoliertes Abtastzeilensignal, welches durch die Feldzeilenverarbeitung erhalten wurde.
  • Das Luminanzsignal Y von dem Y/C-Trennschaltkreis 73 und das Ausgabesignal des Feldspeichers 93 werden addiert und deren Mittelwert wird erhalten durch den Addierer 96. Das Addierdurchschnittswertsignal wird an den anderen festen Anschluss s des Auswahlschalters 95 angelegt als ein interpoliertes Abtastzeilensignal, welches durch die Interfeldverarbeitung erhalten wurde. Der Auswahlschalter 95 empfängt die Bewegungsinformation K von dem Bewegungserfassungsschaltkreis 74 und wird auf die Seite des festen Anschlusses s angeordnet für einen statischen Bildabschnitt mit der Bewegungsinformation K auf dem hohen Pegel "1" und auf die Seite des festen Anschlusses m für einen sich bewegenden Bildabschnitt mit der Bewegungsinformation K auf dem niedrigen Pegel "0". Mehr im Einzelnen, wenn sich die Bewegungsinformation K auf dem hohen Pegel "1" befindet, wird das interpolierte Abtastzeilensignal, welches durch die Zwischenfeldverarbeitung ausgebildet wurde, ausgewählt, und wenn die Bewegungsinformation K sich auf dem niedrigen Pegel "0" befindet, wird das interpolierte Abtastzeilensignal, welches durch die Feldzeilenverarbeitung ausgebildet wurde, ausgewählt. Das Ausgabesignal des Auswahlschalters 95 wird als ein interpoliertes Abtastzeilensignal Yi ausgegeben. Währenddessen wird das Ausgabesignal des Feldspeichers 91 als ein Hauptabtastzeilensignal Yr ausgegeben.
  • Zurückgehend zu 29 wird das Chrominanzsignal C, welches von dem Y/C-Trennschaltkreis 73 ausgegeben wurde, einem Chrominanzdemodulator 76 zugeführt. Ein Rote-Farbe-Differenzsignal bzw. Differenzsignal für rote Farbe R-Y und ein Blaue-Farbe-Differenzsignal bzw. Differenzsignal für blaue Farbe B-Y, welche von dem Chrominanzdemodulator 76 ausgegeben werden, werden dem Haupt- und Interpoliersignalerzeugungsschaltkreis 75 zugeführt, um ein punktsequentielles Signal (Englisch: dot sequential signal) R-Y/B-Y aus diesen Farbdifferenzsignalen auszubilden.
  • Das Hauptabtastzeilensignal Yr und das interpolierte Abtastzeilensignal Yi, welche von dem Haupt- und Interpoliersignalerzeugungsschaltkreis 75 ausgegeben werden, und das punktsequentielle Signal R-Y/B-Y der Farbdifferenzsignale, werden dem festen Anschluss m des Auswahlschalters 83 als Videosignale für das Hauptbild zugeführt. Des Weiteren empfängt der Eingabeanschluss 84 z. B. das NTSC-Farbvideosignal SVs, welches einem Bild-in-Bild-Fernsehsignalverarbeitungsabschnitt 85 zugeführt wird. Dieser Bild-in-Bild-Fernsehsignalverarbeitungsabschnitt 85 gibt ein Hauptabtastzeilensignal yr und ein interpoliertes Abtastzeilensignal yi eines Luminanzsignals und ein punktsequentielles Signal r-y/b-y von Farbdifferenzsignalen aus. Diese Signale von yr, yi und r-y/b-y, werden dem festen Anschluss s des Auswahlschalters 83 als Videosignale für das Unterbild zugeführt.
  • Das Umschalten des Auswahlschalters 83 wird gesteuert bzw. geregelt durch ein Umschaltsteuer- bzw. -regelsignal SW, welches von dem Signalverarbeitungsabschnitt 85 ausgegeben wird. Das heißt, der Auswahlschalter 83 wird auf die s-Seite angeordnet, während einer Periode, wenn das Unterbild angezeigt werden soll, und auf die m-Seite während einer Periode, wenn das Hauptbild angezeigt werden soll. Auf diese Weise wird der Auswahlschalter 83 auf die s-Seite während einer Anzeigeperiode des Unterbilds angeordnet, so dass Videosignale für das Unterbild in diese für das Hauptbild eingeführt werden. Das Ausgabesignal des Auswahlschalters 83 wird einem Sequentiellabtastumwandlungsschaltkreis 77 zugeführt, wo ein Differenzsignal für rote Farbe r-y und ein Differenzsignal für blaue Farbe b-y von dem Punktsequentiellsignal r-y/b-y getrennt werden. Sequentielle Abtasttypfarbdifferenzsignale R'-Y' und B'-Y' mit einer Horizontalperiode von H/2 werden ausgebildet durch zweifaches Wiederholen der entsprechenden Farbdifferenzsignale in derselben Abtastperiode. Des Weiteren wird ein Luminanzsignal Y' ausgegeben von dem Punktsequentialabtastumwandlungsschaltkreis 77 und zusammen mit diesen Farbdifferenzsignalen zu einem Matrixschaltkreis 78 zugeführt. Der Matrixschaltkreis 78 gibt Sequentiellabtasttypprimärfarbsignale von Rot, Grün und Blau oder R', G' und B' aus, welche in analoge Signa le durch einen D/A-Wandler 79 umgewandelt werden, bevor sie einer Farbbildröhre 80 zugeführt werden.
  • Das Videosignal SV, welches bei dem Eingabeanschluss 71 empfangen wurde, wird dem Synctrennschaltkreis 81 zugeführt, wo ein Horizontalsynchronisiersignal PH und ein Vertikalsynchronisiersignal PV getrennt werden, um zusammen einem Ablenkungs- bzw. Deflektionsschaltkreis 82 zugeführt zu werden. Der Ablenkungsschaltkreis 82 führt eine Horizontal- und Vertikalablenkungssteuerung bzw. -regelung der Farbbildröhre 80 durch, auf deren Schirm ein Nicht-Interlacebild angezeigt wird.
  • 31 ist ein Blockdiagramm, welches eine Ausführungsform eines in 29 gezeigten Bild-in-Bild-Fernsehsignalverarbeitungsabschnitts zeigt. Der in 31 gezeigte Signalverarbeitungsabschnitt ist auf dieselbe Weise wie derjenige in 4 ausgestaltet außer den nachfolgenden Punkten. Das heißt, das Videosignal SVs wird durch den A/D-Wandler 4 in ein digitales Signal umgewandelt, bevor es einem Y/C-Trennschaltkreis 20 zugeführt wird. Der Y/C-Trennschaltkreis 20 trennt ein Luminanzsignal Y und ein Chrominanzsignal C von dem Videosignal und führt das Luminanzsignal Y einem Ausdünnungsschaltkreis 5 und das Chrominanzsignal C einem Chrominanzdemodulator 21 zu. Der Chrominanzdemodulator 21 demoduliert das Chrominanzsignal C und legt ein Punktsequentiellsignal R-Y/B-Y eines Differenzsignals für rote Farbe R-Y und eines Differenzsignals für blaue Farbe B-Y an den Ausdünnungsschaltkreis 5 an. Der Ausdünnungsschaltkreis ist auf dieselbe Weise wie derjenige in 18 ausgestaltet. Der Ausdünnungsschaltkreis 5 reduziert die Abtastrate bzw. Abtastfrequenz in der Vertikalrichtung entsprechend eines Anzeigebereichsverhältnisses zwischen dem Hauptbild und dem Unterbild. Dies bedeutet, dass der Ausdünnungsschaltkreis 5 die Abtastzeilen ausdünnt. Das Ausgabesignal des Ausdünnungsschaltkreises 5 wird in den Bildspeicher 7 geschrieben unter Steuerung des Schreibsteuerschaltkreises 8. Das Videosignal für das Unterbild, welches das Luminanzsignal yi und das Punktsequentiellfarbdifferenzsignal r-y/b-y, welche in dem Bildspeicher 7 geschrieben sind, umfasst, wird in einen Verzögerungsschaltbereich 22 angelegt. Wenn das Anzeigebereichsverhältnis des Unterbilds bezüglich dem Hauptbild 1/9 ist, ist der Verzögerungsschaltkreis 22 ausgebildet aus einer Verzögerungszeile, welche eine Verzögerungszeit von etwa 1/3 einer horizontalen Periode bereitstellt.
  • Das Luminanzsignal yi, welches aus dem Bildspeicher 7 ausgelesen wurde, wird einem Ausgabeanschluss 166 als ein interpoliertes Abtastzeilensignal yi zugeführt, während das Luminanzsignal yr, welches durch den Verzögerungsschaltkreis 22 verzögert wurde, einem anderen Ausgabeanschluss 167 als ein Hauptabtastzeilensignal yr zugeführt wird. Das Punktsequentiellfarbdifferenzsignal, welches durch den Verzögerungsschaltkreis 22 verzögert wurde, wird an einen Ausgabeanschluss 168 als ein Punktsequentiellsignal r-y/b-y zugeführt.
  • Diese Signale von yi, yr und r-y/b-y werden im festen Anschluss s des in 29 gezeigten Auswahlschalters 83 zugeführt und in die Videosignale Yi, Yr und R-Y/B-Y für das Hauptbild eingefügt, um weiter dem Punktsequentiellabtastumwandlungsschaltkreis 77 zugeführt zu werden.
  • Wie vorstehend beschrieben wurde, weist gemäß der vorliegenden Ausführungsform ein Fernsehempfänger, welcher ein Hochauflösungs-Fernsehsignal in ein NTSC-Fernsehsignal umwandelt, einen Bild-in-Bild-Fernsehsignalverarbeitungsschaltkreis, welcher darin vorgesehen ist, auf und die Funktion einer Abtastzeilenumwandlungsvorrichtung wird umgeschaltet, so dass es nicht weiter notwendig ist, zwei Signalverarbeitungsschaltkreise von verschiedenen Funktionen vorzusehen und eine Verminderung der Kosten erreicht werden kann.
  • Die Erfindung kann in anderen bestimmten Formen ausgestaltet sein ohne eine Entfernung aus dem Umfang davon.

Claims (2)

  1. Fernsehgerät, welches die Funktion des Bereitstellens einer Bild-in-Bild-Anzeige aufweist, wobei das Fernsehgerät umfasst: einen Speicher (7); eine Abtastzeilenanzahlumwandlungsvorrichtung (5, 6), welche betreibbar ist, um die Vertikalrichtungsabtastfrequenz des Videosignals zu vermindern durch Ausdünnen von Abtastzeilen in der vertikalen Richtung und Schreiben des sich ergebenden Signals in den Speicher; dadurch gekennzeichnet, dass das Fernsehgerät ebenfalls die Funktion des Abwärts-Konvertierens eines hoch aufgelösten Fernsehsignals in ein Standardauflösungsfernsehsignal aufweist, der Speicher ein Bildspeicher ist, die Abtastzeilenanzahlumwandlungsvorrichtung ausgestaltet ist, um Abtastzeilen eines interlaceten Videosignals zu zählen und betreibbar ist, um die Ausdünnung entsprechend der Abtastzeilenzählung auszuführen, und eine Umschalteinrichtung (231, 234, 239) vorgesehen ist zum Umschalten zwischen einem Abwärts-Konvertierungsmodus und einem Bild-in-Bild-Modus; wobei in dem Abwärts-Konvertierungsmodus die Abtastzeilenanzahlumwandlungsvorrichtung das hoch aufgelöste Fernsehsignal verarbeitet, um ein nicht-interlacetes abwärts-konvertiertes Signal zu erzeugen, und in dem Bild-in-Bild-Modus dieselbe Abtastzeilenanzahlumwandlungsvorrichtung ein zweites bzw. Hilfsbildvideosignal verarbeitet, um ein nicht-interlacetes Unter- bzw. Subbildvideosignal zu erzeugen; und wobei das Fernsehgerät Einrichtungen (8, 19) beinhaltet, welche in sowohl dem nach unten Konvertierungsmodus und dem Bild-in-Bild-Modus betreibbar sind, zum Schreiben des nicht-interlaceten Signals, welches durch die Abtastzeilenanzahlumwandlungsvorrichtung erzeugt wurde, in den Bildspeicher (7).
  2. Fernsehgerät gemäß Anspruch 1, wobei in dem Bild-in-Bild-Modus eine Feldbestimmung zum Auslesen des Unterbildvideosignals durchgeführt wird bezüglich eines Hauptbildvideosignals, und das Unterbildvideosignal ausgelesen wird aus dem Bildspeicher während es einer Interlaceumwandlung von dem nicht-interlaceten Zustand unterzogen wird, derart, dass das Unterbildvideosignal eine richtige Interlacesequenz annimmt bezüglich des Hauptbildvideosignals.
DE69034167T 1989-06-15 1990-06-15 Fernsehgerät Expired - Lifetime DE69034167T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1152526A JP2736441B2 (ja) 1989-06-15 1989-06-15 ２画面テレビ
JP15252689 1989-06-15
JP19777989 1989-07-29
JP1197779A JP2951669B2 (ja) 1989-07-29 1989-07-29 映像信号処理装置
JP26468189 1989-10-11
JP1264681A JP2690790B2 (ja) 1989-10-11 1989-10-11 テレビジョン受像機

Publications (2)

Publication Number Publication Date
DE69034167D1 DE69034167D1 (de) 2004-10-28
DE69034167T2 true DE69034167T2 (de) 2005-09-08

Family

ID=27320290

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69034167T Expired - Lifetime DE69034167T2 (de) 1989-06-15 1990-06-15 Fernsehgerät
DE69033421T Expired - Lifetime DE69033421T2 (de) 1989-06-15 1990-06-15 Fernsehgerät
DE69030408T Expired - Lifetime DE69030408T2 (de) 1989-06-15 1990-06-15 Vorrichtung zur Umwandlung der Abtastzeilenanzahl für ein Videosignal und Abwärtsumwandler und Bild-in-Bild-Fernsehempfänger unter Anwendung derselben

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE69033421T Expired - Lifetime DE69033421T2 (de) 1989-06-15 1990-06-15 Fernsehgerät
DE69030408T Expired - Lifetime DE69030408T2 (de) 1989-06-15 1990-06-15 Vorrichtung zur Umwandlung der Abtastzeilenanzahl für ein Videosignal und Abwärtsumwandler und Bild-in-Bild-Fernsehempfänger unter Anwendung derselben

Country Status (5)

Country Link
US (1) US5043811A (de)
EP (3) EP0933931B1 (de)
KR (1) KR930004307B1 (de)
CA (1) CA2018880C (de)
DE (3) DE69034167T2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088674B2 (ja) * 1989-07-11 1996-01-29 シャープ株式会社 表示装置
KR920005018B1 (ko) * 1989-07-20 1992-06-22 삼성전자 주식회사 텔레비젼수상기에 있어서 동작적응형 수직윤곽 보상회로
JPH03204283A (ja) * 1989-12-29 1991-09-05 Nec Corp 子画面情報記憶回路
EP0454115B1 (de) * 1990-04-26 1996-08-28 Canon Kabushiki Kaisha Einrichtung zur Fernsehsignalumwandlung
EP0471878B1 (de) * 1990-08-23 1996-04-10 Siemens Aktiengesellschaft Verfahren zur Bild-im-Bild-Einblendung und Einrichtung zur Durchführung des Verfahrens
JP2502829B2 (ja) * 1991-03-22 1996-05-29 松下電器産業株式会社 画像表示装置
US5488389A (en) * 1991-09-25 1996-01-30 Sharp Kabushiki Kaisha Display device
US5497237A (en) * 1991-10-29 1996-03-05 Hitachi, Ltd. Method of converting a field of a regenerative signal a VTR and apparatus employing the same
US5614943A (en) * 1991-12-19 1997-03-25 Olympus Optical Co., Ltd. Dissimilar endoscopes usable with a common control unit
JP2732772B2 (ja) * 1992-05-19 1998-03-30 松下電器産業株式会社 デジタル信号処理回路
JP3348917B2 (ja) * 1993-06-11 2002-11-20 富士写真フイルム株式会社 画像信号処理装置
JP2705547B2 (ja) * 1993-12-16 1998-01-28 日本電気株式会社 画像縮小装置
JP3429061B2 (ja) * 1994-05-19 2003-07-22 富士写真フイルム株式会社 電子スチルカメラ
US5528301A (en) * 1995-03-31 1996-06-18 Panasonic Technologies, Inc. Universal video format sample size converter
JP3188135B2 (ja) * 1995-05-19 2001-07-16 三洋電機株式会社 映像信号処理回路
JPH0983893A (ja) * 1995-09-08 1997-03-28 Matsushita Electric Ind Co Ltd テレビジョン受像機
GB2307129B (en) * 1995-11-09 2000-01-26 Sony Uk Ltd Video down-conversion
US6836295B1 (en) 1995-12-07 2004-12-28 J. Carl Cooper Audio to video timing measurement for MPEG type television systems
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
US5894329A (en) * 1996-06-20 1999-04-13 International Business Machines Corporation Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
JP3449142B2 (ja) * 1996-12-06 2003-09-22 松下電器産業株式会社 画像縮小装置およびその制御方法
US6118486A (en) * 1997-09-26 2000-09-12 Sarnoff Corporation Synchronized multiple format video processing method and apparatus
JP3178665B2 (ja) * 1997-12-02 2001-06-25 日本電気株式会社 画像サイズ変換方法とそのための装置
JP3172491B2 (ja) * 1998-05-29 2001-06-04 三洋電機株式会社 ディジタルカメラ
JP2000048189A (ja) * 1998-07-30 2000-02-18 Fujitsu Ltd 画像処理装置
KR100385968B1 (ko) * 1998-12-09 2003-07-16 삼성전자주식회사 디스플레이 포맷 및/또는 프레임 레이트가 서로 다른 신호들을동시에 표시하는 수신기와 그 표시방법
KR20020040303A (ko) * 2000-11-24 2002-05-30 구자홍 티브이의 부화면 처리장치
KR20030063425A (ko) * 2000-12-20 2003-07-28 톰슨 라이센싱 소시에떼 아노님 비월주사에서 순차주사로 변환하기 위한 디코딩 정보
US7006695B2 (en) * 2000-12-27 2006-02-28 Ricoh Company, Ltd. Image compression/decompression system employing pixel thinning-out and interpolation scheme
JP4685465B2 (ja) * 2005-02-01 2011-05-18 パナソニック株式会社 監視記録装置
CN110519530B (zh) * 2019-06-13 2021-07-16 眸芯科技（上海）有限公司 基于硬件的画中画显示方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105920A (en) * 1978-02-07 1979-08-20 Matsushita Electric Ind Co Ltd Picture display device
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
JPS5763972A (en) * 1980-10-06 1982-04-17 Toshiba Corp Televison picture receiver of multiscreen display
US4698664A (en) * 1985-03-04 1987-10-06 Apert-Herzog Corporation Audio-visual monitoring system
US4791487A (en) * 1985-06-28 1988-12-13 Canon Kabushiki Kaisha Picture signal conversion device
US4870489A (en) * 1987-07-23 1989-09-26 Ducret Robert P NTSC compatible HDTV transmission system
US4809069A (en) * 1988-03-10 1989-02-28 North American Philips Corporation Multifunction memory for digital television
GB2223141A (en) * 1988-09-21 1990-03-28 Sony Corp Slow motion video signal generator with motion compensated interpolation

Also Published As

Publication number Publication date
DE69030408T2 (de) 1997-10-09
EP0715455A2 (de) 1996-06-05
EP0403297A3 (de) 1992-01-22
EP0403297B1 (de) 1997-04-09
KR910002272A (ko) 1991-01-31
EP0715455A3 (de) 1996-07-31
US5043811A (en) 1991-08-27
DE69030408D1 (de) 1997-05-15
EP0933931B1 (de) 2004-09-22
CA2018880C (en) 1995-05-30
DE69033421T2 (de) 2000-05-25
EP0933931A3 (de) 1999-08-25
CA2018880A1 (en) 1990-12-15
EP0715455B1 (de) 2000-01-12
DE69033421D1 (de) 2000-02-17
DE69034167D1 (de) 2004-10-28
KR930004307B1 (ko) 1993-05-22
EP0403297A2 (de) 1990-12-19
EP0933931A2 (de) 1999-08-04

Similar Documents

Publication Publication Date Title
DE69034167T2 (de) Fernsehgerät
DE4191157C2 (de) Zeilenspeicher mit Steuersystem
DE69732014T2 (de) Signalverarbeitungsverfahren und -schaltung zum Umwandeln des Formats eines Bildsignals
DE69637276T2 (de) Bildanzeigegerät
DE69635970T2 (de) Schaltung und Verfahren zur Umwandlung eines Fernsehsignals
DE3910052C2 (de)
DE69333475T2 (de) Verarbeitungseinrichtung für die Bilddatenumwandlung
DE4219307C2 (de) Mehrbildanzeigeschaltung
DE69734176T2 (de) Fernsehapparat mit Textdatenverarbeitungsfunktion
DE4231158C5 (de) Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern
DE69731334T2 (de) Videosignalumsetzer und Fernsehsignalverarbeitungsvorrichtung
DE2919493C2 (de) Schaltungsanordnung zur Erzeugung einer digitalen Video-Mischsignalfolge, die ein aus mehreren Fernsehbildern zusammengesetztes Bild darstellt
DE10212911A1 (de) Elektroendoskopsystem mit Elektroendoskopen mit verschiedenen Pixelanzahlen
DE3740826A1 (de) Fernsehempfaenger mit einer einrichtung zur unterdrueckung von flimmerstoerungen
DE2914022A1 (de) Schaltungsanordnung zur verarbeitung von videosignalen
DE4300043A1 (en) Wide-screen TV picture-within-picture horizontal deflection system - transfers succession of lines of smaller picture from memory with delay variable for selected horizontal position.
AT395667B (de) Farbfernsehwiedergabegeraet
DE60123146T2 (de) Videosignalwiedergabeanlage
DE69433392T2 (de) Videodatenprozessor und Videosignaldatenverarbeitung
DE69637189T2 (de) Mehrnormen-Fernsehempfänger
DD248916A5 (de) Darstellungssystem mit fortschreitender abtastung und korrektur fuer nicht normgemaesse signale
DE19757748B4 (de) Automatische Bildformatwandlervorrichtung für Fernsehempfänger
DE4424702A1 (de) Erzeugungsvorrichtung für ein dreidimensionales Videosignal und dreidimensionale Videoanzeigevorrichtung
DE69938024T2 (de) Bildverarbeitungsvorrichtung, Bildverarbeitungsverfarhen und Bereitstellungsmedium mit einem Programm für die Ausführung des Verfahrens
DE3542102A1 (de) Fernsehgeraet mit fortlaufender abtastung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition