DE69133311T2 - Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung - Google Patents

Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung Download PDF

Info

Publication number
DE69133311T2
DE69133311T2 DE69133311T DE69133311T DE69133311T2 DE 69133311 T2 DE69133311 T2 DE 69133311T2 DE 69133311 T DE69133311 T DE 69133311T DE 69133311 T DE69133311 T DE 69133311T DE 69133311 T2 DE69133311 T2 DE 69133311T2
Authority
DE
Germany
Prior art keywords
electronic components
data
substrate
integrated circuit
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69133311T
Other languages
English (en)
Other versions
DE69133311D1 (de
Inventor
Amr M. Saratoga Mohsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mentor Graphics Corp
Original Assignee
Aptix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aptix Corp filed Critical Aptix Corp
Application granted granted Critical
Publication of DE69133311D1 publication Critical patent/DE69133311D1/de
Publication of DE69133311T2 publication Critical patent/DE69133311T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G01R31/318538—Topological or mechanical aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits

Description

  • Die Erfindung bezieht sich auf ein Verbindungssubstrat mit auf dem Substrat montierten Schaltungen zur elektrischen Programmierung auf dem Gebiet von Verdrahtungen auf dem Substrat und zur Prüfung der Unversehrtheit der Verdrahtungen, der elektronischen Komponenten auf dem Substrat und der Systemfunktion für Hybridschaltungen und Mehrfachchipmodule.
  • Hybridschaltungen und Mehrfachchipmodule werden allgemein verwendet, um elektronische Komponenten zur Verwendung in Instrumenten, Computern, Fernmeldeeinrichtungen und Konsumelektronikprodukten zu verbinden, die eine höhere Dichte und Leistung erfordern als es mit gedruckten Leiterplatten möglich ist. Typischerweise wird ein Techniker eine Hybridschaltung oder ein Mehrfachchipmodul so konzipieren, dass sie die Arten von elektronischen Komponenten (einschließlich integrierter Schaltungen, Transistoren und diskreter Bauelemente, wie z. B. Widerstände, Kondensatoren und Induktoren) tragen, die nötig sind, um die gewünschte elektronische Funktion zu realisieren und in den Raum passen, der für das Produkt zur Verfügung steht. Folglich ist jede Hybridschaltung oder jedes Mehrfachchipmodul typischerweise kundenspezifisch gestaltet. Die Gestaltung einer kundenspezifischen Hybridschaltung oder eines Mehrfachchipmoduls ist teuer, braucht Zeit und erfordert kundenspezifische Bearbeitung und die Herstellung von Prototyp-Verbindungssubstraten. Wenn Fehler in den Prototypen gefunden werden, dann muss das Verbindungssubstrat neu konzipiert werden. Ein derartiges Verfahren verzögert oft die geplante Einführung eines neuen Produktes. Zur Bereitstellung hoher Dichte werden Leerscheiben, oberflächenmontierte Kompaktbaugruppen und elektronische Komponenten mit Hybridschaltungen und Mehrfachchipmodulen verwendet. Kürzere Verbindungsbahnen führen zu geringeren Kapazitäten bei der Steuerung kürzerer Signallaufverzögerungen und höherer Leistung. Die Prüfung der Unversehrtheit der Verbindungen und elektronischen Komponenten in den Hybridschaltungen und Mehrfachchipmodulen ist ziemlich schwierig. Die Befestigung der Sonden von Oszilloskopen und Logikanalysegeräten zur Beobachtung der Wellenformen auf den verschiedenen Stiften der elektronischen Komponenten während des Betriebs erfordert die Mikrosondierung feiner Leitungen und Felder, was schwierig ist. Viele der zu prüfenden Verbindungen sind eingebettet und schwierig zu prüfen. Die Verwendung von Prüffeldern für den Zugang zu manchen der eingebetteten Bahnen braucht Fläche und übersieht oft versehentlich wichtige Bahnen. Prüfung, Diagnose und Fehlerbeseitigung bei Hybridschaltungen und Mehrfachchipmodulen sind kompliziert, zeitaufwendig und verzögern oft die geplante Produkteinführung.
  • Im Stand der Technik sind universelle Verbindungssubstrate, die zur Bereitstellung jedes gewünschten Verbindungsmusters programmiert werden können, in den US-Patenten Nr. 4,458,297, Nr. 4,467,400, Nr. 4,487,737 und Nr. 4,479,088 beschrieben. Die universellen Substrate des Standes der Technik verwendeten eine Verbindungsarchitektur, die nicht von externen Leitungen aus programmiert oder geprüft werden konnte und die Sondierung interner Felder erforderten, um die Anschlüsse zu programmieren oder die Unversehrtheit der Verbindungen oder die elektronischen Komponenten auf dem Substrat zu prüfen. Um die Anzahl von internen Feldern zur Programmierung und Prüfung der Verbindungen zu optimieren, weist die Architektur des Standes der Technik Verbindungen mit Überlängen und Störkapazitäten auf, was die Geschwindigkeit der Anschlüsse auf den Substraten reduzierte. Die Schwierigkeiten beim Prüfen und Programmieren solcher universeller Substrate sind zeitaufwendig und erhöhen oft die Produktentwicklungszeit und Ausgaben. Anderer Stand der Technik (ein Artikel mit dem Titel "Active Substrate System Integration" von Wooley et al, Center for Integrated Systems an der Universität Stanford, urheberrechtlich geschützt 1987 durch die IEEE) zeigt die potentielle Verwendung von aktiven Schaltungen in dem Substrat auf, um Treiber, Empfänger, Verstärker und Leistungsverteilerschaltungen zu realisieren. Solche Schaltungen sind für jeden Fall kundenspezifisch gestaltet und während des Betriebs der elektronischen Komponenten und Chips auf dem Substrat aktiv, um die gewünschte Funktion zu realisieren.
  • In der früheren europäischen Patentanmeldung Nr. 90 310 252.3, eingereicht am 19. September 1990 und veröffentlicht als EP-A-419 232, ist eine gedruckte Leiterplatte von einzigartiger Konfiguration offenbart, die mit einem oder mehr besonderen programmierbaren IC-Chips (oft "programmierbare Verbindungschips" oder "PICs" genannt) kombiniert ist, um eine vom Benutzer programmierbare gedruckte Leiterplatte bereitzustellen, die in der Lage ist, zur Bereitstellung einer beliebigen einer Vielzahl von Funktionen verwendet zu werden. Die aktiven Schaltungen in den programmierbaren Verbindungschips stellen auch Prüfanschlüsse bereit, die leistungsfähige Konstruktionen zur Prüfung der Unversehrtheit der Verbindungen, elektronischen Komponenten und Systemfunktion anbieten.
  • Die in der EP-A-419 232 beschriebene feldprogrammierbare gedruckte Leiterplatte reduziert weitgehend die mit der Entwicklung komplexer elektronischer Systeme verbundenen Kosten durch Bereitstellen einer Standard-PC-Platinenkonfiguration, die leicht und wirtschaftlich gefertigt ist. Wie in der EP-A-419 232 offenbart, wird der Konstrukteur von elektronischen Systemen, welche die darin beschriebene standardprogrammierbare PC-Platine verwenden, auch computerunterstützte Gestaltungssoftware verwenden, um die optimale Platzierung der elektronischen Komponenten auf der programmierbaren PC-Platine zu bestimmen und die Konfiguration des oder der programmierbaren Verbindungschips zu bestimmen, um die elektronischen Komponenten ordnungsgemäß zu verbinden und so das gewünschte elektronische System zu liefern.
  • Die internationale Patentveröffentlichung WO 90/04233 offenbart eine Verbindungsstruktur, in der auf einer oder mehr Leiterplatten montierte Logikchips durch Verbindungschips programmierbar miteinander verbunden sind, um eine gewünschte elektronische Konstruktion zu simulieren. Die Verbindungsstruktur enthält Stimulatoren und Abtaster. Ein Stimulator ist ein Speicherbit, das von einem Host-Computer gesteuert wird, um ein Netz in dem gerade simulierten Entwurf zu steuern. Ein Abtaster ist ein Speicherbit, das von dem Host-Computer gesteuert wird, um ein Netz in dem Entwurf zu empfangen. Die Simulatoren und Abtaster sind mit Kippschaltungen ausgebildet, die in den Logikchips enthalten sind.
  • In der vorliegenden Anmeldung sind Verbindungssubstrate für Hybridschaltungen und Mehrfachchipmodule mit auf dem Substrat montierten Schaltungen offenbart. Diese Schaltungen ermöglichen es dem Techniker, durch Verwendung externer Leitungen die Verbindungen im Feld elektrisch zu programmieren und beliebige Mengen von Knoten auf dem Substrat an externe Prüfanschlüsse anzuschließen, um die Unversehrtheit der Verbindungen und die elektronischen Komponenten auf dem Substrat und die Systemfunktion zu prüfen. Diese Schaltungen stellen die Vorteile der feldprogrammierbaren gedruckten Leiterplatten für Anwendungen bereit, die die Dichte und Leistung von Mehrfachchipmodulen und Hybridschaltungen benötigen. Im Normalbetrieb können diese auf dem Substrat montierten Schaltungen gesperrt werden, und die Anschlüsse der Verbindungen auf dem Substrat stellen die gewünschte Funktion bereit.
  • Gemäß dieser Erfindung wird eine Konstruktion bereitgestellt, die umfasst:
    • – ein Verbindungssubstrat;
    • – eine Vielzahl von Komponentenkontakten, die zur Aufnahme elektronischer Komponenten über dem Verbindungssubstrat ausgebildet sind;
    • – eine Vielzahl von elektrisch leitenden Bahnen, die über dem Verbindungssubstrat ausgebildet sind, wobei jede Leiterbahn mit einem entsprechenden der Komponentenkontakte elektrisch verbunden ist; und
    • – wenigstens eine programmierbare integrierte Schaltung, die über einem ausgewählten Abschnitt des Verbindungssubstrats montiert ist, wobei die oder jede programmierbare integrierte Schaltung beinhaltet:
    • (a) eine Vielzahl von elektrisch leitenden Drähten, die jeweils mit einer entsprechenden der Leiterbahnen elektrisch verbunden sind,
    • (b) programmierbare Mittel zum selektiven elektrischen Verbinden der leitenden Drähte, um ausgewählte der Leiterbahnen programmierbar zusammenzuschalten, und
    • (c) aktive Prüfgeräte zum Prüfen der leitenden Drähte und/oder der Leiterbahnen und/oder der von den Komponentenkontakten aufgenommenen elektronischen Komponenten, wobei die aktiven Prüfgeräte Abtastmittel zum Abtasten von Prüfdaten umfassen, die von den elektronischen Komponenten bereitgestellt werden.
  • Die Erfindung stellt demzufolge eine Architektur von Verbindungen auf einem Substrat bereit, das für Hybridschaltungen und Mehrfachchipmodule geeignet ist, wobei Schaltungen auf dem Substrat montiert sind, um dem Benutzer eine elektrische Programmierung der Verbindungen in dem Feld mit externen Leitungen und ohne die Notwendigkeit der Verwendung feiner Sonden für den Zugang zu internen feinen Leitungen oder Feldern auf dem Substrat zu erlauben. Auf dem Substrat montierte Schaltungen ermöglichen den Anschluss jeder beliebigen Menge von Knoten auf dem Substrat an einen Prüfanschluss zur Prüfung der Funktion jeder beliebigen Komponente auf der feldprogrammierbaren Hybridschaltung oder dem Mehrfachchipmodul sowie zur Prüfung der internen Knoten und des Betriebs des Moduls und der Verbindungsunversehrtheit der feldprogrammierten Hybridschaltung oder des Mehrfachchipmoduls. Die Feldprogrammierbarkeits- und Prüffähigkeitsmerkmale und Anschlüsse der resultierenden Hybridschaltung oder des Mehrfachchipmoduls werden durch Montieren programmierbarer Verbindungschips ("PICs") auf dem Substrat aktiviert, das Mehrlagenverbindungen und Felder beinhaltet. Diese Schaltungen werden bei Bedarf eingeschaltet, um die Programmierung in dem Feld oder die Prüffunktionen zu implementieren. Im Normalbetrieb können diese aktiven Schaltungen gesperrt werden.
  • Eine Ausführungsform der Erfindung verwendet ein Verbindungssubstrat, das aus einem beliebigen einer Reihe von Materialien geformt ist und eine Vielzahl von Leiterbahnen beinhaltet, die zu einem Abschnitt des Verbindungssubstrats geleitet sind, auf dem ein oder mehr programmierbare Verbindungschips montiert werden sollen. Das Verbindungssubstrat kann beispielsweise einen Halbleiter-Werkstoff wie z. B. Silicium, Metall (mit angemessen darauf ausgebildeten Isolierschichten) oder Keramik umfassen. Die Konstruktion der auf dem Verbindungssubstrat ausgebildeten Leiterbahnen ist, wie in der EP-A-419 232 beschrieben. Das Verbindungssubstrat kann eine einzige oder mehrere Lagen beinhalten, wie in der EP-A-419 232 beschrieben. Der auf dem Verbindungssubstrat montierte PIC führt die Funktionen Programmieren und Prüfen durch.
  • Die Verbindungsfelder auf dem Substrat sind in einem regelmäßigen Muster verteilt, damit die Verbindungsfelder möglichst vielseitig mit unterschiedlichen Scheiben und elektronischen Komponenten verwendet werden können. Darüber hinaus ist die Feldauslegung unabhängig von Plättchenbefestigung und Verbindungsschemata (beispielsweise Drahtanschluss, Löthöcker oder TAB).
  • Die Erfindung wird ferner nachstehend beispielhaft mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen:
  • 1 eine Verbindungsstruktur in Übereinstimmung mit der Erfindung zur Verwendung bei der Realisierung programmierbarer Hybridschaltungen und Mehrfachchipmodule darstellt; und
  • 2a und 2b den PIC mit aktiven Schaltungen zur Realisierung einer softwaregesteuerten Nagelbett-Prüfkonstruktion zur schaltungsinternen Prüfung bzw. Realisierung einer eingebetteten Logikanalysegerät-Prüfkonstruktion darstellen.
  • Die folgende Beschreibung ist nur illustrativ und nicht einschränkend. Angesichts dieser Beschreibung werden andere Ausführungsformen der Erfindung für den Fachmann auf diesem Gebiet offenkundig sein.
  • 1 stellt eine Ausführungsform des Verbindungssubstrats 1001 der Erfindung dar, wo die aktiven Schaltungen zur elektrischen Programmierung und Prüfung der Verbindungen mit einem darauf montierten programmierbaren Verbindungschip ("PIC") 1005 realisiert sind. Die Konstruktion dieses Verbindungssubstrats ist in Anordnung und Funktion genauso, wie in 1 der oben genannten EP-A-419 232 gezeigt. Das Substrat 1001 könnte irgendeines einer Anzahl von Materialien umfassen, wie z. B. Silicium, Metall oder Keramik, vorausgesetzt die Materialien würden eine elektrische Isolierung der elektrischen Leitungen 1003-r,c voneinander und dadurch Vermeidung von Kurzschlüssen oder anderen ungewollten elektrischen Verbindungen zwischen den Leitungsdrähten 1003-r,c erlauben (wobei r gleich der Anzahl von Reihen der leitenden Felder auf dem Verbindungssubstrat und c gleich der Anzahl von Spalten der leitenden Felder auf dem Verbindungssubstrat ist). Typischerweise kann das Substrat 1001 eine einzige Lage oder mehrere Lagen Trägermaterial umfassen. In 1 sind zwei Lagen 1001-1 und 1001-2 Trägermaterial gezeigt; auf Wunsch können andere Anzahlen von Lagen verwendet werden. Jede Lage 1001-1 ist beispielsweise aus einem biegesteifen Trägermaterial hergestellt, wie z. B. einem Keramikwerkstoff, einem Metall mit Ausbildung einer angemessenen Isolierung auf der Oberfläche oder Silicium mit Ausbildung einer angemessenen Isolierungsschicht auf der Oberfläche. Die Leitungen 1003-r,c umfassen irgendein geeignetes leitendes Material wie z. B. ein Metall, ein Silicid, dotiertes leitendes Silicium oder ein anderes geeignetes leitendes Material.
  • In der Mitte des Substrats 1001 oder an einer passenden Stelle auf dem Verbindungssubstrat 1001 ist der programmierbare Verbindungschip 1005 geformt. Der Chip 1005 beinhaltet eine Vielzahl von Bausteinen (beispielsweise programmierbare Bausteine, Dioden oder Transistoren), die von einem Benutzer programmiert werden können, um ausgewählte der Leitungen 1003-r,c miteinander zu verbinden, so dass die auf dem Verbindungssubstrat 1001 montierten Komponenten ordnungsgemäß zu dem gewünschten Schaltkreis zusammengeschaltet werden. Der PIC-Chip 1005 kann irgendeine passende Anzahl von Verbindungsstrukturen enthalten und kann tatsächlich einer von mehreren solcher PIC-Chips sein. Eine detailliertere Beschreibung dieses Chips ist in der oben genannten EP-A-419 232 gegeben.
  • 2a und 2b stellen den PIC 1005 nach 1 mit Beispielen von Schaltungen und Konstruktionen zum Prüfen der Unversehrtheit der leitenden Verbindungen, elektronischen Komponenten und Systemfunktion dar.
  • 2a zeigt das Blockdiagramm und aktive Schaltungen auf dem PIC 1005 zur Implementierung einer software-gesteuerten Nagelbett-Prüfkonstruktion. Es ist eine typische Speicherzelle 406-s,t auf dem PIC 1005 mit einer Konfiguration von Feldern 407-m gezeigt. Jedes Feld 407-m ist an ein entsprechendes leitendes Segment 409-m angeschlossen. Ebenfalls im PIC 1005 ausgebildete aktive Transistoren 403-m und Auswahl/ Multiplexschaltungen 405B wählen beliebige Mengen von Feldern 407 aus und schließen sie an einen internen Bus 414 an. In 2a sind Strichlinien eingeschlossen, um anzudeuten, dass der PIC 1005 nur teilweise mit der Klarheit halber entfernten Innenabschnitten des PIC 1005 gezeigt ist. Demzufolge können die an den Steueranschluss angelegten Signale beliebige Mengen von Feldern 407 auswählen und sie mit den externen Leitungen des Prüfanschlusses verbinden. Folglich kann der Benutzer die Echtzeit-Wellenformen oder Leistungseingangssignale an beliebigen Mengen von Feldern beobachten, die an den Prüfanschluss angeschlossen sind, was ihn gleichbedeutend mit einer software-gesteuerten Nagelbett-Prüfkonstruktion macht.
  • 2b zeigt das Blockdiagramm und aktive Schaltungen auf dem PIC 1005 zur Implementierung einer eingebetteten Logikanalysegerät-Prüfkonstruktion. Gemäß der an den Steueranschluss des PIC 1005 angelegten Signale werden vom Benutzer gelieferte Schlüsselinformationen im Triggerdatenregister 441 gespeichert. Wenn die von den Feldern 407 unter Ansprechen auf das Abtasttaktsignal auf der Leitung 445 durch die Abtastgatter 440 abgetasteten Daten sich mit den Schlüsselinformationen im Triggerdatenregister 441 vergleichen lassen, löst der Vergleicher 442 die Speichersteuereinheit 444 aus, um den Speicheradresszähler 446 für den Arbeitsspeicher 443 zu starten und die abgetasteten Daten von den Feldern 407 durch die Abtastgatter 440 zu speichern. Nachdem geeignete abgetastete Daten im Speicher 443 gespeichert sind, werden die Daten durch den Prüfanschluss zur Anzeige und Analyse nach draußen geschoben.
  • Obwohl Leitungsdrähte in unterschiedlichen Lagen miteinander verbunden sein können, wird der Fachmann auf diesem Gebiet erkennen, dass Leitungsdrähte in derselben Lage unter Verwendung einer Gegensicherungstechnik zusammengeschlossen werden können. Dazu kann ein leitender Draht, der in zwei oder mehr Segmente aufgeteilt wurde, durch Anlegen einer Programmierspannung zwischen den Anschlüssen eines Programmierelementes, wie z. B. einer an die Enden der Segmente der Leiterbahn angeschlossene Gegensicherung, wieder zusammengeschlossen werden. Diese Programmierspannung würde dann bewirken, dass das Programmierelement einen leitenden Pfad zwischen diesen zwei Enden der leitenden Spur bildet. Alternativ können verschiedene Segmente benachbarter Leitungsdrähte durch Programmierelemente miteinander verbunden werden, die zwischen Abschnitte dieser benachbarten Segmente geschaltet sind. Diese Programmierelemente können in einer Ausführungsform aus Abschnitten von Segmenten bestehen, die bewusst nahe zusammen geformt sind, beispielsweise durch Einfügen von Kurven oder Biegungen in die Leitungen.
  • Wie oben festgestellt, verwendet eine Ausführungsform der Erfindung ein Verbindungssubstrat, das aus einem beliebigen einer Anzahl von Materialien geformt ist und eine Vielzahl von Leiterbahnen enthält, die zu einem Abschnitt des Verbindungssubstrats geleitet sind, auf denen ein oder mehr programmierbare Verbindungschips (PICs) montiert werden sollen. Das Verbindungssubstrat kann beispielsweise Silicium (eigenleitend oder entsprechend mit einer Isolierschicht umhüllt), Metall (mit entsprechend darauf ausgebildeten Isolierschichten) oder Keramik umfassen. Die Konstruktion der auf dem Verbindungssubstrat ausgebildeten Leiterbahnen ist, wie in der EP-A-419 232 beschrieben. Das Verbindungssubstrat kann eine einzige oder mehrere Lagen von Leiterbahnen beinhalten, wie in der EP-A-419 232 beschrieben. Der auf dem Verbindungssubstrat montierte PIC führt die Funktionen Programmieren und Prüfen durch.
  • Der PIC, typischerweise eine integrierte Schaltung, besteht aus Leitungsdrähten und Programmierelementen, wie z. B. Gegensicherungen, zur Verbindung ausgewählter Leitungen. Der PIC kann auch zusätzlich Transistoren und andere Schaltungskomponenten zur Unterstützung der Programmierung einschließen, aber diese Transistoren und anderen Schaltungskomponenten können ausgeschlossen werden, um den PIC zu vereinfachen und die Kosten dafür zu reduzieren.
  • Obwohl die Erfindung in Verbindung mit einem PIC beschrieben wurde, der eine erste Ebene von Leitungsdrähten und eine zweite Ebene von Leitungsdrähten oder lediglich eine einzige Ebene von Leitungsdrähten enthält, kann natürlich jede beliebige Anzahl von Leitungsdrahtebenen verwendet werden, die geeignet und mit der Verfahrenstechnologie vereinbar ist. Obwohl eine erste Menge von Leitungsdrähten und eine zweite Menge von Leitungsdrähten typischerweise weitgehend orthogonal zueinander platziert sind, sollte verständlich sein, dass die erste und die zweite Anzahl von Leitungen auf Wunsch auch in einer weitgehend unterschiedlichen Richtung als weitgehend orthogonal zueinander ausgerichtet sein können und die Erfindung dann immer noch zur Realisierung geeignet ist.
  • Angesichts dieser Beschreibung werden andere Ausführungsformen der Erfindung für den Fachmann auf diesem Gebiet offenkundig sein.

Claims (6)

  1. Konstruktion, die umfasst: ein Verbindungssubstrat (1001); eine Mehrzahl von Komponentenkontakten (1002-1,1 bis 1002-6,1), die zum Aufnehmen elektronischer Komponenten über dem Verbindungssubstrat ausgebildet sind; eine Vielzahl von elektrisch leitenden Bahnen (1003-1,1 bis 1003-6,1), die über dem Verbindungssubstrat (1001) ausgebildet sind, wobei jede Leiterbahn mit einem entsprechenden der Komponentenkontakte (1002-1,1 bis 1002-6,1) elektrisch verbunden ist; und wenigstens eine programmierbare integrierte Schaltung (1005), die über einem ausgewählten Abschnitt des Verbindungssubstrats (1001) montiert ist, wobei die oder jede programmierbare integrierte Schaltung (1005) beinhaltet: (a) eine Mehrzahl von elektrisch leitenden Drähten, die jeweils mit einer entsprechenden der Leiterbahnen (1003-1,1 bis 1003-6,1) elektrisch verbunden sind, (b) programmierbare Mittel zum selektiven elektrischen Verbinden der leitenden Drähte, um ausgewählte der Leiterbahnen programmierbar zusammenzuschalten, und (c) aktive Prüfgeräte (440–446) zum Prüfen der leitenden Drähte und/oder der Leiterbahnen (1003-1,1 bis 1003-1,6) und/oder der von den Komponentenkontakten aufgenommenen elektronischen Komponenten, wobei die aktiven Prüfgeräte Abtastmittel (440, 445) zum Abtasten von Prüfdaten umfassen, die von den elektronischen Komponenten bereitgestellt werden.
  2. Konstruktion nach Anspruch 1, bei der die aktiven Prüfgeräte (440–446) ferner Mittel (441–444, 446) zum Verarbeiten der abgetasteten Prüfdaten umfassen.
  3. Konstruktion nach Anspruch 1 oder 2, bei der wenigstens einer der leitenden Drähte in wenigstens zwei separate leitende Segmente in einer Linie miteinander unterteilt ist.
  4. Konstruktion nach einem der Ansprüche 1 bis 3, die ferner die von den Komponentenkontakten aufgenommenen elektronischen Komponenten beinhaltet.
  5. Konstruktion nach einem der Ansprüche 1 bis 4; wobei in einer der wenigstens einen programmierbaren integrierten Schaltung die Abtastmittel (440 und 445) die Aufgabe haben, ausgewählte der elektronischen Komponenten abzutasten, um die Zustände der gewählten elektronischen Komponenten zu ermitteln, und in dieser programmierbaren integrierten Schaltung die aktiven Prüfgeräte ferner umfassen: ein erstes Mittel (441) zum Speichern von Daten, die von einem Benutzer in diese programmierbare integrierte Schaltung eingegeben wurden; Mittel (442) zum Vergleichen der Daten, die von den ausgewählten elektronischen Komponenten abgetastet wurden, mit den Daten, die in dem ersten Mittel (441) zum Speichern von Daten gespeichert sind, um zu ermitteln, ob eine Übereinstimmung zwischen den abgetasteten und den gespeicherten Daten aufgetreten ist; ein zweites Mittel (443) zum Speichern der Daten, die von den ausgewählten elektronischen Komponenten zur Verfügung stehen, als Reaktion darauf, dass eine Übereinstimmung zwischen den Daten, die in dem ersten Mittel (441) zum Speichern gespeichert sind, und den abgetasteten Daten erfasst wird; und Mittel zum Ausgeben der in dem zweiten Mittel gespeicherten Daten zum Speichern.
  6. Konstruktion nach einem der Ansprüche 1 bis 5, bei der es mehrere Lagen der Leiterbahnen (1003-1,1 bis 1003-6,1) gibt.
DE69133311T 1990-10-15 1991-10-14 Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung Expired - Lifetime DE69133311T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59841790A 1990-10-15 1990-10-15
US598417 1990-10-15

Publications (2)

Publication Number Publication Date
DE69133311D1 DE69133311D1 (de) 2003-10-23
DE69133311T2 true DE69133311T2 (de) 2004-06-24

Family

ID=24395463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69133311T Expired - Lifetime DE69133311T2 (de) 1990-10-15 1991-10-14 Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung

Country Status (4)

Country Link
US (6) US5371390A (de)
EP (1) EP0481703B1 (de)
JP (1) JP3247898B2 (de)
DE (1) DE69133311T2 (de)

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5377124A (en) * 1989-09-20 1994-12-27 Aptix Corporation Field programmable printed circuit board
EP0481703B1 (de) * 1990-10-15 2003-09-17 Aptix Corporation Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
US5528600A (en) 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
WO1993006559A1 (en) * 1991-09-23 1993-04-01 Aptix Corporation Universal interconnect matrix array
EP0940851B1 (de) 1992-07-31 2005-10-05 Hughes Electronics Corporation Sicherheitssystem für eine integrierte Schaltung und Verfahren mit implantierten Verbindungen
US5490042A (en) * 1992-08-10 1996-02-06 Environmental Research Institute Of Michigan Programmable silicon circuit board
JP3256603B2 (ja) * 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
FR2741475B1 (fr) * 1995-11-17 2000-05-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif de micro-electronique comportant sur un substrat une pluralite d'elements interconnectes
US5757212A (en) * 1995-12-21 1998-05-26 Cypress Semiconductor Corp. Method and apparatus for providing a pin configurable architecture for frequency synthesizers
US5759871A (en) * 1996-07-26 1998-06-02 Advanced Micro Devices, Inc. Structure for testing junction leakage of salicided devices fabricated using shallow trench and refill techniques
US6541709B1 (en) * 1996-11-01 2003-04-01 International Business Machines Corporation Inherently robust repair process for thin film circuitry using uv laser
JPH10200050A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp 半導体集積装置
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5821776A (en) * 1997-01-31 1998-10-13 Actel Corporation Field programmable gate array with mask programmed analog function circuits
US6150837A (en) 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6694464B1 (en) * 1997-05-30 2004-02-17 Quickturn Design Systems, Inc. Method and apparatus for dynamically testing electrical interconnect
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
JPH1164425A (ja) 1997-08-25 1999-03-05 Nec Corp 電子部品における導通検査方法及び装置
KR100254564B1 (ko) * 1997-12-20 2000-05-01 윤종용 반도체 장치
US6026221A (en) * 1998-02-18 2000-02-15 International Business Machines Corporation Prototyping multichip module
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
DE19808664C2 (de) 1998-03-02 2002-03-14 Infineon Technologies Ag Integrierte Schaltung und Verfahren zu ihrer Prüfung
US6093933A (en) 1998-03-16 2000-07-25 Micron Technology, Inc. Method and apparatus for fabricating electronic device
US7389487B1 (en) 1998-04-28 2008-06-17 Actel Corporation Dedicated interface architecture for a hybrid integrated circuit
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US5955751A (en) * 1998-08-13 1999-09-21 Quicklogic Corporation Programmable device having antifuses without programmable material edges and/or corners underneath metal
US6163867A (en) * 1998-08-28 2000-12-19 Hewlett-Packard Company Input-output pad testing using bi-directional pads
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
JP3484365B2 (ja) * 1999-01-19 2004-01-06 シャープ株式会社 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
US6820046B1 (en) * 1999-01-19 2004-11-16 Texas Instruments Incorporated System for electrically modeling an electronic structure and method of operation
US6380729B1 (en) * 1999-02-16 2002-04-30 Alien Technology Corporation Testing integrated circuit dice
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
US7825491B2 (en) 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
AU6531600A (en) 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7695644B2 (en) * 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US6458630B1 (en) * 1999-10-14 2002-10-01 International Business Machines Corporation Antifuse for use with low k dielectric foam insulators
US6396368B1 (en) 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
JP3483130B2 (ja) * 1999-11-29 2004-01-06 松下電器産業株式会社 集積回路の検査方法
US6464513B1 (en) 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6407566B1 (en) 2000-04-06 2002-06-18 Micron Technology, Inc. Test module for multi-chip module simulation testing of integrated circuit packages
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
AU2001262953A1 (en) * 2000-04-28 2001-11-12 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6462977B2 (en) 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
US7283381B2 (en) 2000-08-17 2007-10-16 David Earl Butz System and methods for addressing a matrix incorporating virtual columns and addressing layers
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
JP4022040B2 (ja) * 2000-10-05 2007-12-12 松下電器産業株式会社 半導体デバイス
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
US6590225B2 (en) * 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6791191B2 (en) 2001-01-24 2004-09-14 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations
JP2002270759A (ja) 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体チップ及びマルチチップモジュール
US6707684B1 (en) 2001-04-02 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for direct connection between two integrated circuits via a connector
US20020172197A1 (en) * 2001-05-18 2002-11-21 Dale Michele Zampetti System interconnect with minimal overhead suitable for real-time applications
US6774413B2 (en) 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
US6740942B2 (en) 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
DE10130864A1 (de) * 2001-06-21 2003-01-02 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte Chips
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US6613988B2 (en) * 2001-08-23 2003-09-02 Dirk Powers Circuit board system with raised interconnects of conductive circuit traces
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
US6525982B1 (en) * 2001-09-11 2003-02-25 Micron Technology, Inc. Methods of programming and circuitry for a programmable element
US6624515B1 (en) * 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6753482B1 (en) * 2002-05-06 2004-06-22 Micron Technology, Inc. Semiconductor component with adjustment circuitry
US6897535B2 (en) 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
JPWO2004023552A1 (ja) * 2002-09-05 2006-01-05 株式会社ルネサステクノロジ マルチチップ半導体装置およびテスト方法並びにシステム用基板
US6700196B1 (en) 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US6922049B2 (en) * 2003-02-04 2005-07-26 Mitac International Corp. Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission
US6765295B1 (en) * 2003-04-23 2004-07-20 Hewlett-Packard Development Company, L.P. Multiplexing system and method for crossing signals on a single metal layer of an integrated circuit
US6927474B1 (en) * 2003-05-01 2005-08-09 National Semiconductor Corporation Method of programming an antifuse
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7095253B1 (en) 2003-07-21 2006-08-22 Xilinx, Inc. Programmable multi-chip module
WO2005038240A1 (ja) * 2003-10-17 2005-04-28 Nihon Computer Co., Ltd. 半導体チップのフレキシブル経路構造
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US7622951B2 (en) * 2004-02-14 2009-11-24 Tabula, Inc. Via programmable gate array with offset direct connections
US7078792B2 (en) * 2004-04-30 2006-07-18 Atmel Corporation Universal interconnect die
US7640155B2 (en) * 2004-06-01 2009-12-29 Quickturn Design Systems, Inc. Extensible memory architecture and communication protocol for supporting multiple devices in low-bandwidth, asynchronous applications
US7440866B2 (en) * 2004-06-01 2008-10-21 Quickturn Design Systems Inc. System and method for validating an input/output voltage of a target system
US7606697B2 (en) * 2004-06-01 2009-10-20 Quickturn Design Systems, Inc. System and method for resolving artifacts in differential signals
US7721036B2 (en) * 2004-06-01 2010-05-18 Quickturn Design Systems Inc. System and method for providing flexible signal routing and timing
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US7301242B2 (en) * 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US7530044B2 (en) * 2004-11-04 2009-05-05 Tabula, Inc. Method for manufacturing a programmable system in package
US7301368B2 (en) 2005-03-15 2007-11-27 Tabula, Inc. Embedding memory within tile arrangement of a configurable IC
US7242216B1 (en) * 2004-11-08 2007-07-10 Herman Schmit Embedding memory between tile arrangement of a configurable IC
US7958294B1 (en) * 2004-11-19 2011-06-07 Xilinx, Inc. Integrated circuit having data transceivers and method of positioning circuits on an integrated circuit
US8201124B1 (en) 2005-03-15 2012-06-12 Tabula, Inc. System in package and method of creating system in package
US7224182B1 (en) * 2005-03-15 2007-05-29 Brad Hutchings Hybrid configurable circuit for a configurable IC
US7825684B2 (en) 2005-03-15 2010-11-02 Tabula, Inc. Variable width management for a memory of a configurable IC
US7298169B2 (en) * 2005-03-15 2007-11-20 Tabula, Inc Hybrid logic/interconnect circuit in a configurable IC
US7262633B1 (en) 2005-11-11 2007-08-28 Tabula, Inc. Via programmable gate array with offset bit lines
KR20080084812A (ko) 2005-11-22 2008-09-19 쇼킹 테크놀로지스 인코포레이티드 과전압 보호를 위해 전압 변환가능 재료를 포함하는 반도체디바이스
US7494842B2 (en) * 2005-11-23 2009-02-24 Lsi Corporation Programmable nanotube interconnect
US7689960B2 (en) * 2006-01-25 2010-03-30 Easic Corporation Programmable via modeling
US7797497B1 (en) 2006-03-08 2010-09-14 Tabula, Inc. System and method for providing more logical memory ports than physical memory ports
US7694083B1 (en) 2006-03-08 2010-04-06 Tabula, Inc. System and method for providing a virtual memory architecture narrower and deeper than a physical memory architecture
US7981325B2 (en) 2006-07-29 2011-07-19 Shocking Technologies, Inc. Electronic device for voltage switchable dielectric material having high aspect ratio particles
US8049249B1 (en) 2006-09-14 2011-11-01 Marvell International Ltd. Integrated circuit devices with ESD protection in scribe line, and methods for fabricating same
EP2084748A4 (de) 2006-09-24 2011-09-28 Shocking Technologies Inc Formulierungen für ein spannungsumschaltbares dielektrisches material mit einem abgestuften spannungsansprechverhalten und herstellungsverfahren dafür
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US7930666B1 (en) 2006-12-12 2011-04-19 Tabula, Inc. System and method of providing a memory hierarchy
US7587697B1 (en) 2006-12-12 2009-09-08 Tabula, Inc. System and method of mapping memory blocks in a configurable integrated circuit
US8124429B2 (en) 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7793236B2 (en) 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US9208930B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductive core shelled particles
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
JP5475674B2 (ja) * 2008-10-14 2014-04-16 株式会社アドバンテスト 試験装置
US8362871B2 (en) 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
US8968606B2 (en) 2009-03-26 2015-03-03 Littelfuse, Inc. Components having voltage switchable dielectric materials
US8390035B2 (en) * 2009-05-06 2013-03-05 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8513722B2 (en) 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8898607B2 (en) 2012-11-07 2014-11-25 Integreight, Inc. Method and system for using a breadboard
DE102014208177A1 (de) * 2014-04-30 2015-11-05 Robert Bosch Gmbh Bilden eines logischen Mikrocontrollers durch wenigstens zwei physikalische Mikrocontrollern auf einem gemeinsamen Halbleitersubstrat
US10808519B2 (en) 2018-04-25 2020-10-20 Baker Hughes Holdings Llc Electrical assembly substrates for downhole use

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
US4124899A (en) * 1977-05-23 1978-11-07 Monolithic Memories, Inc. Programmable array logic circuit
US4183460A (en) * 1977-12-23 1980-01-15 Burroughs Corporation In-situ test and diagnostic circuitry and method for CML chips
US4241307A (en) * 1978-08-18 1980-12-23 International Business Machines Corporation Module interconnection testing scheme
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US4354228A (en) * 1979-12-20 1982-10-12 International Business Machines Corporation Flexible processor on a single semiconductor substrate using a plurality of arrays
US4327355A (en) * 1980-06-23 1982-04-27 Burroughs Corporation Digital device with interconnect matrix
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4486705A (en) * 1981-01-16 1984-12-04 Burroughs Corporation Method of testing networks on a wafer having grounding points on its periphery
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4433331A (en) * 1981-12-14 1984-02-21 Bell Telephone Laboratories, Incorporated Programmable logic array interconnection matrix
US4509008A (en) * 1982-04-20 1985-04-02 International Business Machines Corporation Method of concurrently testing each of a plurality of interconnected integrated circuit chips
JPS59161839A (ja) * 1983-03-07 1984-09-12 Ricoh Co Ltd 配線アレイチツプ
US4649413A (en) * 1983-08-29 1987-03-10 Texas Instruments Incorporated MOS integrated circuit having a metal programmable matrix
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4703436A (en) * 1984-02-01 1987-10-27 Inova Microelectronics Corporation Wafer level integration technique
EP0174950A4 (de) * 1984-02-21 1988-02-05 Mosaic Systems Inc Packungssystem auf halbleiterscheibenskala und leiter und verfahren zum herstellen derselben.
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
FR2567709B1 (fr) * 1984-07-11 1990-11-09 Nec Corp Ensemble a paillette comprenant un substrat de cablage multi-couche
US4642487A (en) * 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
JPH073838B2 (ja) * 1985-02-28 1995-01-18 株式会社東芝 半導体集積回路
US4963768A (en) * 1985-03-29 1990-10-16 Advanced Micro Devices, Inc. Flexible, programmable cell array interconnected by a programmable switch matrix
DE3587944T2 (de) * 1985-04-17 1995-04-20 Xilinx Inc Konfigurierbare logische Matrix.
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
US4807183A (en) * 1985-09-27 1989-02-21 Carnegie-Mellon University Programmable interconnection chip for computer system functional modules
US4813017A (en) * 1985-10-28 1989-03-14 International Business Machines Corportion Semiconductor memory device and array
US4949084A (en) * 1985-10-29 1990-08-14 Ohio Associated Enterprises, Inc. Programmable integrated crosspoint switch
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
US4729124A (en) * 1985-12-19 1988-03-01 Concurrent Computer Corporation Diagnostic system
GB2188175B (en) * 1986-03-18 1990-02-07 Stc Plc Data processing arrangement
US4866432A (en) * 1986-04-25 1989-09-12 Exel Microelectronics, Inc. Field programmable matrix circuit for EEPROM logic cells
US4717988A (en) * 1986-05-05 1988-01-05 Itt Defense Communications Division Of Itt Corporation Universal wafer scale assembly
US4758745B1 (en) * 1986-09-19 1994-11-15 Actel Corp User programmable integrated circuit interconnect architecture and test method
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4786904A (en) * 1986-12-15 1988-11-22 Zoran Corporation Electronically programmable gate array having programmable interconnect lines
US4817093A (en) * 1987-06-18 1989-03-28 International Business Machines Corporation Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US4894605A (en) * 1988-02-24 1990-01-16 Digital Equipment Corporation Method and on-chip apparatus for continuity testing
DE3810486A1 (de) * 1988-03-28 1989-10-19 Kaleto Ag Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen
US5144548A (en) * 1988-07-15 1992-09-01 Iris Technologies, Inc. Routing switcher
EP0437491B1 (de) * 1988-10-05 1995-12-13 Quickturn Systems Inc Verfahren zur verwendung einer elektronisch wiederkonfigurierbaren gatterfeld-logik und dadurch hergestelltes gerät
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
US5295082A (en) * 1989-02-22 1994-03-15 The Boeing Company Efficient method for multichip module interconnect
US5253181A (en) * 1989-04-27 1993-10-12 Kawasaki Steel Corporation Programmable one-board computer, and methods of verification of logic circuit and alteration to actual circuit using the programmable one-board computer
US5255203A (en) * 1989-08-15 1993-10-19 Advanced Micro Devices, Inc. Interconnect structure for programmable logic device
US5231588A (en) * 1989-08-15 1993-07-27 Advanced Micro Devices, Inc. Programmable gate array with logic cells having symmetrical input/output structures
EP0481703B1 (de) * 1990-10-15 2003-09-17 Aptix Corporation Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
CA2054883A1 (en) * 1990-12-04 1992-06-05 David B. Parlour Structure and method for testing antifuse resistance and circuit speed
US5107146A (en) * 1991-02-13 1992-04-21 Actel Corporation Mixed mode analog/digital programmable interconnect architecture
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture

Also Published As

Publication number Publication date
US5654564A (en) 1997-08-05
US5973340A (en) 1999-10-26
JPH07170038A (ja) 1995-07-04
DE69133311D1 (de) 2003-10-23
EP0481703A2 (de) 1992-04-22
US20020163019A1 (en) 2002-11-07
US5504354A (en) 1996-04-02
EP0481703A3 (en) 1992-08-05
US6160276A (en) 2000-12-12
JP3247898B2 (ja) 2002-01-21
EP0481703B1 (de) 2003-09-17
US5371390A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
DE69133311T2 (de) Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
DE19721967C2 (de) Speicherbaustein
US5608335A (en) Method for the testing of integrated circuit chips and corresponding integrated circuit device
DE102009030524A1 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chiplagen
DE2758140A1 (de) Monolithisch integrierte halbleiterschaltungen tragender modul
DE19603802A1 (de) Spannungssonde mit Vielfachanschlußleitungen
DE10053878A1 (de) Halbleiterprüfsystem
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
DE10060438A1 (de) Testanordnung zum parallelen Test einer Mehrzahl von integrierten Schaltkreisen und Testverfahren
EP1088239B1 (de) Einrichtung zur vermessung und analyse von elektrischen signalen eines integrierten schaltungsbausteins
DE102005060930A1 (de) Speicheranwendungstester mit vertikal montierter Hauptplatine
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE19808664C2 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE2938567C2 (de) Gehäuse für hochintegrierte Schaltkreise
DE102022203866A1 (de) Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems
EP0494436A2 (de) Prüfvorrichtung
DE102005056279A1 (de) Test-Vorrichtung und Verfahren zum Testen von elektronischen Bauelementen
EP0638185B1 (de) Verfahren zum prüfen von mit einer vielzahl von unterschiedlichen bausteinen bestückten baugruppen
DE3724144A1 (de) Anordnung zum pruefen von auf einem baustein integrierten schaltungen
DE19843435C2 (de) Burn-In-Testvorrichtung
DE102006010944A1 (de) Integrierter Baustein zum vereinfachten parallelen Testen, Testboard zum Testen von mehreren integrierten Bausteinen sowie Testsystem und Testereinheit
DE102005007580B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
DE10119869B4 (de) Schaltungsanordnung und Verfahren zum selektiven Übertragen von Informationen zu Chips auf einem Wafer
DE102004042074A1 (de) Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MENTOR GRAPHICS CORP., WILSONVILLE, OREG., US

8328 Change in the person/name/address of the agent

Representative=s name: EINSEL UND KOLLEGEN, 38102 BRAUNSCHWEIG