DE69133468T3 - Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe - Google Patents

Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe Download PDF

Info

Publication number
DE69133468T3
DE69133468T3 DE69133468.4T DE69133468T DE69133468T3 DE 69133468 T3 DE69133468 T3 DE 69133468T3 DE 69133468 T DE69133468 T DE 69133468T DE 69133468 T3 DE69133468 T3 DE 69133468T3
Authority
DE
Germany
Prior art keywords
chip
contacts
plate
terminals
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69133468.4T
Other languages
English (en)
Other versions
DE69133468D1 (de
DE69133468T2 (de
Inventor
Igor Y. Khandros
Thomas H. DiStefano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27079801&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69133468(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from US07/586,758 external-priority patent/US5148266A/en
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of DE69133468D1 publication Critical patent/DE69133468D1/de
Publication of DE69133468T2 publication Critical patent/DE69133468T2/de
Anticipated expiration legal-status Critical
Application granted granted Critical
Publication of DE69133468T3 publication Critical patent/DE69133468T3/de
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft die Technik der Gehäuseherstellung bei elektronischen Teilen, genauer gesagt, Halbleiterchips enthaltende Anordnungen sowie Verfahren und Komponenten, die beim Herstellen derartiger Anordnungen von Nutzen sind.
  • TECHNISCHES GEBIET
  • Moderne elektronische Geräte nutzen Halbleiterchips, die allgemein als ”integrierte Schaltungen” bezeichnet werden, die zahlreiche elektronische Elemente enthalten. Diese Chips werden auf Substraten montiert, die sie körperlich halten und jeden Chip elektrisch mit anderen Elementen der Schaltung verbinden. Das Substrat kann Teil eines diskreten Chipbausteins sein, der dazu verwendet wird, einen einzelnen Chip aufzunehmen, und der mit Anschlüssen zur Verbindung mit externen Schaltelementen versehen ist. Derartige Substrate können an einer externen Leiterplatte oder einem Chassis angebracht werden. Alternativ werden bei einer sogenannten ”Hybridschaltung” ein oder mehrere Chips direkt auf einem Substrat montiert, das eine Schaltkreisplatte bildet, die so ausgebildet ist, dass sie die Chips und die anderen Schaltungselemente, die auf dem Substrat montiert sind, miteinander verbindet. In jedem Fall muss der Chip sicher auf dem Substrat gehalten werden, und er muss mit zuverlässigen elektrischen Verbindungen mit diesem verbunden sein. Die wechselseitige Verbindung zwischen dem Chip selbst und dem ihn tragenden Substrat wird üblicherweise als Aufbau ”der ersten Ebene” oder als Chipverbindung bezeichnet, im Unterschied zur wechselseitigen Verbindung zwischen dem Substrat und den größeren Elementen der Schaltung, die allgemein als Verbindung ”auf einer zweiten Ebene” bezeichnet wird.
  • Die Strukturen, die dazu verwendet werden, für die Verbindung der ersten Ebene zwischen dem Chip und dem Substrat zu sorgen, müssen alle erforderlichen elektrischen Verbindungen zum Chip wahrnehmen. Die Anzahl der Verbindungen zu externen Schaltungselementen, die allgemein als ”Eingangs-Ausgangs”- oder ”I/O”-Verbindungen bezeichnet werden, ist durch die Struktur und die Funktion des Chips bestimmt. Fortschrittliche Chips, die zahlreiche Funktionen ausführen können, können erhebliche Anzahl von I/O-Verbindungen benötigen.
  • Die Größe des Aufbaus bzw. der Anordnung aus dem Chip und dem Substrat ist ein Hauptgesichtspunkt. Die Größe jedes derartigen Aufbaus beeinflusst die Größe des gesamten elektronischen Bauteils. Kompaktere Aufbauten, mit kleineren Abständen zwischen Chips, sorgen für kleinere Signalübertragungsverzögerungen und erlauben damit einen schnelleren Betrieb des Bauteils.
  • Verbindungsstrukturen der ersten Ebene, die einen Chip mit einem Substrat verbinden, unterliegen normalerweise erheblichen Belastungen, zu denen es durch Wärmezyklen kommt, da sich Temperaturen innerhalb des Bauteils während des Betriebs ändern. Die innerhalb des Chips freigesetzte elektrische Energie hat die Tendenz, den Chip und das Substrat zu erwärmen, so dass die Temperaturen des Chips und des Substrats jedesmal dann ansteigen, wenn das Bauteil eingeschaltet wird, während sie jedesmal dann abfallen, wenn es ausgeschaltet wird. Da der Chip und das Substrat normalerweise aus verschiedenen Materialien mit verschiedenen Wärmeexpansionskoeffizienten bestehen, erfahren der Chip und das Substrat normalerweise Expansionen und Kontraktionen in verschiedenen Ausmaßen. Dies bewirkt, dass sich die elektrischen Kontakte auf dem Chip relativ zu den elektrischen Kontaktflecken auf dem Substrat bewegen, wenn sich die Temperatur des Chips und des Substrats ändert. Diese Relativbewegung verformt die elektrischen Verbindungen zwischen dem Chip und dem Substrat und setzt sie unter mechanische Spannungen. Diese Spannungen wirken bei wiederholtem Betrieb des Bauteils in wiederholter Weise, und sie können zu einer Zerstörung der elektrischen Verbindungen führen. Belastungen aus einem Wärmezyklus können selbst dann auftreten, wenn der Chip und das Substrat aus ähnlichen Materialien mit ähnlichen Wärmeexpansionskoeffizienten bestehen, da die Temperatur des Chips schneller als diejenige des Substrats ansteigen kann, wenn Spannung zunächst an den Chip angelegt wird.
  • Die Kosten des Aufbaus aus dem Chip und dem Substrat sind ebenfalls ein Hauptgesichtspunkt. Alle diese Gesichtspunkte bilden zusammengenommen eine gewaltige Herausforderung an die Ingenieurkunst. Bisher erfolgten verschiedene Versuche, Primärverbindungsstrukturen und -Verfahren zu schaffen, die diesen Gesichtspunkten genügen, jedoch ist keine bzw. keines derselben in jeder Hinsicht wirklich zufriedenstellend. Derzeit sind die am verbreitetsten verwendeten Primärverbindungsverfahren das Drahtbonden, das automatische Bonden mittels eines Bandträgers oder ”TAB (tape automated bonding)” und das Flip-Chip-Bonden.
  • Beim Drahtbonden verfügt das Substrat über eine Oberfläche mit einer Vielzahl elektrisch leitender Kontaktflecke oder erhabener Bereiche, die in einem ringförmigen Muster angeordnet sind. Der Chip wird im Zentrum des ringförmigen Musters an der Oberfläche des Substrats befestigt, so dass der Chip von den Kontaktflecken auf dem Substrat umgeben ist. Der Chip wird mit der Oberseite nach oben montiert, wobei die Rückseite des Chips der Oberseite des Substrats zugewandt ist, wobei die Vorderseite des Chips nach oben, vom Substrat weg zeigt, so dass elektrische Kontakte an der Vorderseite freiliegen. Zwischen den Kontakten an der Vorderseite des Chips und die Kontaktflecke auf der Oberseite des Substrats sind feine Drähte angeschlossen. Diese Drähte erstrecken sich ausgehend vom Chip zu den umgebenden Kontaktflecken auf dem Substrat nach außen. Bei Drahtbondaufbauten ist die vom Chip, den Drähten und den Kontaktflecken des Substrats auf dem Substrat belegte Fläche wesentlich größer als die Oberfläche des Chips selbst.
  • Beim automatischen Bonden mittels eines Bandträgers ist ein Polymerband mit dünnen Schichten eines metallischen Materials versehen, die Leiter auf einer ersten Fläche des Bands bilden. Diese Leiter sind im Wesentlichen in einem ringförmigen Muster angeordnet, und sie erstrecken sich im Wesentlichen radial, zum Zentrum des ringförmigen Musters hin und von diesem weg. Der Chip wird mit einer Anordnung mit einer Seite nach unten auf dem Band positioniert, wobei Kontakte an der Vorderseite des Chips den Leitern auf der ersten Fläche des Bands gegenüberstehen. Die Kontakte auf dem Chip werden mit den Leitern auf dem Band verbunden. Normalerweise sind zahlreiche Leitermuster entlang der Länge des Bands angeordnet, und ein Chip wird mit jedem dieser individuellen Muster verbunden, so dass die Chips, wenn sie einmal mit dem Band verbunden sind, dadurch durch aufeinanderfolgende Bearbeitungsstationen vorgeschoben werden können, dass das Band vorgeschoben wird. Nachdem jedes Chip mit den ein Muster bildenden metallischen Leitern verbunden wurde, werden der Chip und die unmittelbar angrenzenden Abschnitte des Musters eingekapselt, und die äußersten Abschnitte der metallischen Leiter werden an zusätzlichen Zuleitungsdrähten und am eigentlichen Substrat befestigt. Durch automatischen Bonden mittels eines Bandträgers kann der Aufbau mit guter Beständigkeit gegen thermische Belastungen versehen werden, da die dünnen metallischen Zuleitungsdrähte auf der Bandoberfläche ziemlich flexibel sind und sie sich bei einer Ausdehnung des Chips leicht verbiegen, ohne dass es zu wesentlichen Belastungen am Übergang zwischen dem Zuleitungsdraht und dem Kontakt auf dem Chip kommt. Da sich jedoch die bei automatischem Bonden mittels eines Bandträgers verwendeten Zuleitungsdrähte mit einem radialen, ”auffächernden” Muster ausgehend vom Chip erstrecken, ist der Aufbau viel größer als der Chip selbst.
  • Bei Flip-Chip-Bonden sind Kontakte an der Vorderseite des Chips mit Löthöckern versehen. Das Substrat verfügt über Kontaktflecke, die in einem Array angeordnet sind, das dem Array der Kontakte am Chip entspricht. Der Chip, mit den Löthöckern, wird so umgedreht, dass seine Vorderseite der Oberseite des Substrats zugewandt ist, wobei jeder Kontakt und Löthöcker auf dem Chip auf dem geeigneten Kontaktfleck des Substrats positioniert werden. Dann wird der Aufbau erwärmt, um das Lot zu verflüssigen und jeden Kontakt auf dem Chip mit dem gegenüberstehenden Kontaktfleck des Substrats zu verbinden. Da die Flip-Chip-Anordnung keine in herausfächerndem Muster angeordneten Zuleitungsdrähte benötigt, sorgt sie für einen kompakten Aufbau. Die von den Kontaktflecken belegte Fläche des Substrats entspricht ungefähr der Größe des Chips selbst. Darüber hinaus ist die Vorgehensweise des Flip-Chip-Bondens nicht auf Kontakte am Umfang des Chips begrenzt. Vielmehr können die Kontakte auf dem Chip in einem sogenannten ”Flächenarray” angeordnet werden, das im Wesentlichen die gesamte Vorderseite des Chips bedeckt. Daher ist Flip-Chip-Bonden gut zur Verwendung bei Chips mit einer großen Anzahl von I/O-Kontakten geeignet. Jedoch sind durch Flip-Chip-Bonden hergestellte Aufbauten ziemlich anfällig für thermische Belastungen. Die Lötverbindungen sind relativ unflexibel, und sie können bei einer Differenzexpansion des Chips und des Substrats sehr hohen Belastungen unterliegen. Diese Schwierigkeiten sind bei relativ großen Chips besonders ausgeprägt. Darüber hinaus ist es schwierig, Chips mit einem Flächenarray von Kontakten vor dem Anbringen des Chips am Substrat zu testen und zu betreiben oder ”einzubrennen”. Außerdem erfordert es das Flip-Chip-Bonden im Allgemeinen, dass die Kontakte auf dem Chip in einem Flächenarray angeordnet sind, um für angemessene Beabstandung der Löthöcker zu sorgen. Flip-Chip-Bonden kann normalerweise nicht bei Chips angewandt werden, die ursprünglich für Drahtbonden oder automatisiertes Bonden mit einem Bandträger konzipiert sind und die über Reihen dicht beabstandeter Kontakte am Umfang des Chips verfügen.
  • Das Dokument US-A-4878098 beschreibt ein Halbleiterbauteil mit integrierter Schaltung, bei dem eine Isolierschicht aus z. B. Kunstharz oder Siliciumoxid oder Siliciumnitrid auf der Oberfläche eines Chips vorhanden ist. Auf der Isolierschicht sind langgestreckte Zuleitungen ausgebildet. Jedes Ende jeder Zuleitung ist mit einem entsprechenden Chipkontakt verbunden, und das andere Ende bildet einen Anschlusspunkt. Auf der ersten Isolierschicht ist eine zweite Isolierschicht ausgebildet, die mit Öffnungen versehen ist, durch die die Kontaktpunkte freiliegen, um eine Kontaktierung zu ermöglichen.
  • Das Dokument US-A-4893172 beschreibt eine Verbindungsstruktur in Form einer Federanordnung mit einer Anzahl flacher, leitender Federn, die von einer isolierenden Folie getragen werden. Das freie Ende jeder Feder wird mit einem Kontakt eines Chips verbunden, während das andere Ende jeder Feder mit einem starren Substrat verbunden wird. Diese Anordnung erlaubt eine individuelle Bewegung mehrerer auf demselben starren Substrat montierter Chips in vertikaler Richtung.
  • Das Dokument EP-A-0329317 beschreibt ein Halbleiterbauteil, bei dem eine isolierende Folie aus einem filmbildenden Harz auf die Hauptfläche eines Halbleiterchips geklebt ist und innere Zuleitungsabschnitte eines Leiterrahmens an die isolierende Folie gebonded sind.
  • Das Dokument US-A-4954878 beschreibt einen IC-Chipaufbau mit einem Chip und einem Substrat mit jeweiligen Flächen mit Arrays freiliegender Kontakte und einem nachgiebigen Einfügestück mit freiliegenden Kontakten an entgegengesetzten Flächen, das so zwischen dem Chip und dem Substrat positioniert ist, dass Kontakte an den entgegengesetzten Seiten des Einfügestücks mit Kontakten am Chip bzw. Substrat in Eingriff stehen. Ein Wärmeübertragungselement steht mit der entgegengesetzten Fläche des Chips in Kontakt und in Eingriff mit dem Substrat, um das Einfügestück zusammenzudrücken, um für eine elektrische Verbindung niedriger Induktivität und für guten Wärmekontakt zu sorgen.
  • EP-A-0332747 beschreibt ein Gehäuse für automatisches Fan-Out-Tape-Bonden (TAB), in dem ein dielektrischer Träger, der zur Aufnahme einer integrierten Schaltung verwendet wird, unterteilt wird, um die Spannungsversorgungsleitungen und die Signalleitungen auf verschiedene Teile des Trägers aufzuteilen.
  • Entsprechend einem ersten Gesichtspunkt der Erfindung ist eine Halbleiterchipanordnung vorgesehen, so wie sie in Patentanspruch 1 beschrieben ist.
  • Das plattenähnliche Element und die Anschlüsse bzw. Anschlusspunkte können über der Vorderseite des Chips liegen. Alternativ können das plattenähnliche Element und die Anschlusspunkte über der Hinter- oder Unterseite des Chips liegen. Die Anschlusspunkte auf der flexiblen Schicht können mit Kontaktflecken auf einem Substrat, z. B. durch Lötmittelbonden, verbunden werden. Da die Anschlusspunkte, und demgemäss die Kontaktflecken auf dem Substrat, die Vorder- oder Rückseite des Chips überlagern, ist der Aufbau kompakt.
  • In einem Ausführungsbeispiel beinhaltet das plattenähnliche Element außerdem eine elastische Einrichtung, um eine Bewegung der über dem Chip liegenden Anschlüsse zum Chip hin zuzulassen.
  • In einem Ausführungsbeispiel weist die elastische Einrichtung eine nachgiebige Schicht auf, die zwischen den Anschlüssen und dem Chip angeordnet ist und unter Bewegung der Anschlüsse zum Chip hin komprimierbar ist.
  • Die nachgiebige Schicht kann in die flexible Schicht eingebaut sein, oder sie kann gesondert von dieser ausgebildet sein. Die Kontakte sind typischerweise auf der Vorder- oder der Oberseite des Chips angeordnet. Die Fähigkeit, Bewegungen der Anschlüsse zur Oberseite des Chips hin aufzunehmen, erleichtert die zeitweilige Kopplung der Anschlusspunkte mit einer Testeinrichtung und erleichtert demgemäß das Testen und ”Einbrennen” des Aufbaus, bevor dieser auf einem Substrat montiert wird. Bei einer Ausführungsform der Erfindung enthält die nachgiebige Schicht Materialansammlungen von nachgiebigem Material vermischt mit Löchern. In wünschenswerter Weise ist jede derartige Materialansammlung mit einem der Anschlusspunkte ausgerichtet.
  • Ein weiterer Gesichtspunkt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleiterchipanordnung, so wie es in Patentanspruch 29 beschrieben ist.
  • Der Chip kann durch Herstellen eines vorübergehenden elektrischen Kontakts zwischen mehreren Testsonden und den genannten Anschlüssen und durch Verwendung des vorübergehenden elektrischen Kontakts zur Betätigung des Chips geprüft werden.
  • Das Verfahren kann auch beinhalten, dass die Anordnung mit einer elastischen Einrichtung versehen wird, um eine Bewegung der Anschlüsse zur Oberfläche des Chips hin zuzulassen.
  • Dieser Schritt kann beinhalten, dass zwischen dem Chip und den Anschlüssen eine nachgiebige Schicht vorgesehen wird, um die elastische Einrichtung bereitzustellen.
  • Die nachgiebige Schicht erlaubt während des Schritts zur Herstellung eines vorübergehenden elektrischen Kontakts den Versatz mindestens einiger der mittleren Anschlüsse zum Chip hin. Der Schritt zur Herstellung des vorübergehenden elektrischen Kontakts beinhaltet vorzugsweise einen Schritt zum gleichzeitigen Herstellen eines vorübergehenden Kontakts zwischen mehreren Anschlüssen und mehreren starr an einem Prüfhalter befestigten Prüfsonden.
  • Bei einer Ausführungsform verfügt der Halbleiterchip über eine Vorderseite und eine Anzahl von Kontakten, die in einem Muster auf dieser angeordnet sind, wobei das Muster ein Kontaktmustergebiet, das hier als 'Kontaktmustergebiet' bezeichnet wird, auf der Vorderseite umschließt, wobei das plattenähnliche Element die Vorderseite des Chips überlagert und dieses plattenähnliche Element (nachfolgend auch als 'Einfügestück' oder 'Zwischenstück' bezeichnet) eine erste, dem Chip zugewandte Fläche und eine zweite, vom Chip abgewandte Fläche aufweist, wobei ein Gebiet des plattenähnlichen Elements das Kontaktmustergebiet des Chips überlagert, und das plattenähnliche Element Öffnungen aufweist, die sich von der ersten zur zweiten Fläche erstrecken, wobei die Anschlusspunkte in einem Muster auf dem plattenähnlichen Element angeordnet sind und zumindest einige, bevorzugt die meisten oder alle der Anschlusspunkte im Gebiet des plattenähnlichen Elements angeordnet sind, das das Kontaktmustergebiet überlagert. Den Anschlusspunkten sind die Kontakte auf dem Chip zugeordnet, und die flexiblen, leitenden Zuleitungen erstrecken sich vorzugsweise durch die Öffnungen zwischen den Anschlusspunkten und den zugehörigen Kontakten, wobei jede Zuleitung über ein mit einem Kontakt verbundenes Kontaktende und ein mit dem zugehörigen Anschlusspunkt verbundenes Anschlusspunktende verfügt.
  • Bei einer Ausführungsform erlaubt es die Flexibilität der Zuleitungen und des Einfügestücks, dass sich die Kontaktenden der Zuleitungen relativ zu den Anschlusspunkten zumindest in demjenigen Ausmaß bewegen können, das dazu erforderlich ist, eine Wärmeexpansionsdifferenz der Komponenten zu kompensieren.
  • Ein ein Ausführungsbeispiel der Erfindung verkörpernder Aufbau mit dem Chip, dem Einfügestück, den Anschlusspunkten und den Zuleitungen kann in einen größeren Aufbau oder eine Struktur mit einem Substrat mit einer Oberseite eingebaut sein, die der zweiten Fläche des Einfügestücks zugewandt ist.
  • Bevorzugte Chipaufbauten gemäß dieser Erscheinungsform der Erfindung sind kompakt, und sie können bei Chips mit einer großen Anzahl von Eingangs-Ausgangs-Verbindungen verwendet werden. Die Anschlusspunkte auf dem plattenähnlichen Element und die entsprechenden Kontaktflecke auf dem Substrat sind wünschenswerterweise in Gebieten mit im Wesentlichen derselben Größe wie dem Kontaktmustergebiet auf dem Chip selbst angeordnet.
  • Die flexiblen Zuleitungen können einstückig mit den Anschlusspunkten auf dem plattenähnlichen Element ausgebildet sein, oder sie können gesondert ausgebildete feine Drähte sein. Die Zuleitungen sind wünschenswerterweise gekrümmt, um für erhöhte Flexibilität zu sorgen. Das plattenähnliche Element ist wünschenswerterweise eine dünne, flexible Lage aus einem Polymermaterial wie Polyamid, einem Fluorpolymer, einem thermoplastischen Polymer oder einem Elastomer. Bei dieser Anordnung erleichtert ein Verbiegen des Einfügestücks die Bewegung der Kontaktenden der Zuleitungen relativ zu den Anschlusspunkten und trägt so zur Fähigkeit des Aufbaus bei, Wärmezyklen standzuhalten. Der Aufbau kann auch eine nachgiebige dielektrische Umhüllung mit niedrigem Elastizitätsmodul, wie eine elastomere Umhüllung, beinhalten, die die flexiblen Zuleitungen ganz oder teilweise bedeckt. Die Umhüllung kann in Form einer Schicht vorhanden sein, mit Löchern in der Umhüllungsschicht, die mit den Anschlusspunkten auf der zweiten Fläche des Einfügestücks ausgerichtet sind. Die Verbindungen zwischen den Anschlusspunkten und den Kontaktflecken des Substrats erstrecken sich durch diese Löcher. Die Umhüllung schützt die relativ empfindlichen Zuleitungen während der Handhabung und während des Betriebs, verhindert jedoch kein Verbiegen der Zuleitungen oder das Auffangen einer Relativbewegung des Chips und des Substrats während der Wärmeexpansion durch die Zuleitungen.
  • Bei einer anderen Ausführungsform weist der Halbleiterchip eine Vorderseite auf, die die Oberseite des Chips definiert, wobei die Vorderseite einen zentralen Bereich und einen den zentralen Bereich umschließenden, peripheren Bereich umfasst, und der Halbleiterchip weist eine Vielzahl von in dem peripheren Bereich angeordneten, peripheren Kontakten auf, und das plattenähnliche Element überdeckt den zentralen Bereich der Halbleiterchipvorderseite und weist eine erste dem Chip zugewandte und eine zweite vom Chip abgewandte Oberfläche sowie Ränder auf, die so ausgerichtet sind, dass sie auf die peripheren Kontakte zeigen; eine Vielzahl der Anschlusspunkte, die auf dem plattenähnlichen Element angeordnet sind, überdeckt den zentralen Bereich der Chipvorderseite; und die elektrischen Verbindungen umfassen eine Vielzahl an peripheren Kontaktzuleitungsdrähten, die mindestens einen der peripheren Kontakte und mindestens einen der zentralen Anschlusspunkte verbinden, wobei jeder der peripheren Kontaktzuleitungsdrähte ein zentrales Anschlussende, welches das plattenähnliche Element überlagert und mit einem der zentralen Anschlusspunkte verbunden ist, sowie ein Kontaktende aufweist, welches über einen der Ränder des plattenähnlichen Elements nach außen ragt und mit einem der peripheren Kontakte verbunden ist, wobei jede der peripheren Kontaktzuleitungen von den peripheren Kontakten nach innen in Richtung auf einen der zentralen Anschlusspunkte des plattenähnlichen Elements verläuft.
  • Die Flexibilität der peripheren Kontaktzuleitungsdrähte und des Einfügestücks erlaubt es den zentralen Anschlusspunkten, sich in Bezug auf die peripheren Kontakte zu bewegen, um eine Bewegung aufzufangen, wie sie durch eine Wärmeexpansionsdifferenz hervorgerufen wird. Hier kann der Aufbau erneut wahlweise eine nachgiebige Schicht aufweisen, wie oben erörtert. Wünschenswerterweise enthalten die peripheren Kontaktzuleitungen gebogene Abschnitte.
  • Bei diesem Ausführungsbeispiel sorgen die peripheren Kontaktzuleitungen und die zentralen Anschlusspunkte für eine ”zusammenlaufende” (fan-in) Anordnung, bei der die Kontaktpunkte auf dem Einfügestück innerhalb des durch die peripheren Kontakte auf dem Chip umgebenen Bereichs angeordnet sind. Typischerweise sind die peripheren Kontakte auf dem Chip in einer oder zwei Reihen entlang jedem Rand des Chips mit im Wesentlichen rechteckigem Muster angeordnet, so dass die Kontakte auf dem Chip nahe beieinander liegen. Demgegenüber können die Anschlusspunkte auf dem Einfügestück im Wesentlichen gleichmäßig auf der zweiten Fläche desselben verteilt sein. Die zentralen Anschlusspunkte können mit einem sogenannten ”Flächenarray” angeordnet sein. Demgemäß kann der Abstand zwischen benachbarten Anschlusspunkten beträchtlich größer als der Abstand zwischen benachbarten Kontakten auf dem Chip sein. Die Abstände zwischen benachbarten Anschlusspunkten auf dem Einfügestück können ausreichend groß dafür sein, Lötbonden und ähnliche Prozesse zuzulassen, die erhebliche Abstände zwischen benachbarten Bondstellen benötigen.
  • Einige der oder alle peripheren Kontaktzuleitungen können nach außen gehende Fortsätze aufweisen, die nach außen über die peripheren Kontakte des Chips überstehen. Der Aufbau kann eine Sicherungseinrichtung zum Halten dieser nach außen gehenden Fortsätze aufweisen. Z. B. können ein oder mehrere Sicherungselemente außerhalb der peripheren Kontakte angeordnet sein, und jedes derartige Sicherungselement kann körperlich mit mehreren der nach außen gehenden Fortsätze auf den peripheren Kontaktzuleitungen verbunden sein. Jedes derartige Sicherungselement kann ein im Wesentlichen ebener Streifen aus dielektrischem Material mit einem innengelegenen Rand sein, der sich im Wesentlichen parallel zu einem der Ränder des Einfügestücks erstreckt, so dass jedes Paar paralleler Ränder zwischen jedem derartigen Sicherungselement und dem Einfügestück einen länglichen Schlitz bildet, wobei sich jede periphere Kontaktzuleitung über einen dieser Schlitze hinweg erstrecken kann. Bei dieser Anordnung können die peripheren Kontakte des Chips mit den Schlitzen zwischen den Sicherungselementen und dem Einfügestück ausgerichtet sein. Das Sicherungselement kann körperlich mit dem Einfügestück z. B. durch Brückenelemente verbunden sein, die sich zwischen den Sicherungselementen und dem Einfügestück an voneinander beabstandeten Stellen um den Umfang der Vorderseite des Chips herum erstrecken. Die Sicherungselemente, Brückenelemente und das Einfügestück können einstückig miteinander als einzelne, plattenähnliche Einheit ausgebildet sein. Die Sicherungselemente sorgen für eine körperliche Verstärkung der peripheren Kontaktzuleitungen während Herstellvorgängen und im Betrieb. Außerdem können Anschlusspunkte, die hier als ”äußere” Anschlusspunkte bezeichnet werden, auf den Sicherungselementen angeordnet sein, und sie können durch äußere Anschlusszuleitungen, die sich über die Schlitze hinweg erstrecken, mit einigen der peripheren Kontakte auf dem Chip verbunden sein, wobei die inneren Enden der äußeren Anschlusszuleitungen am Einfügestück befestigt sind, so dass der Schlitz und das Einfügestück zusammenwirkend auch für eine Verstärkung der äußeren Anschlusszuleitungen sorgen.
  • In einem Ausführungsbeispiel umfasst ein Verfahren, durch das diese Aufbauten hergestellt werden können, Folgendes: Zusammenbauen des flexiblen blatt- oder lageförmigen Elements oder Einfügestücks mit dem Chip in solcher Weise, dass das Einfügestück den zentralen Bereich der Vorderseite des Chips überlagert, wobei die Ränder des Einfügestücks innerhalb der peripheren Kontakte des Chips so angeordnet sind, dass eine erste Fläche des Einfügestücks nach unten zum Chip zeigt und eine zweite Fläche des Einfügestücks nach oben weg vom Chip zeigt, mehrere zentrale Anschlusspunkte auf dem Einfügestück den zentralen Bereich der Vorderseite des Chips überlagern, mehrere periphere flexible Kontaktzuleitungen zwischen mindestens einigen der peripheren Kontakte des Chips und mindestens einigen der zentralen Anschlusspunkte auf dem Einfügestück vorhanden sind, so dass sich jede derartige periphere Kontaktzuleitung nach innen ausgehend von einem der peripheren Kontakte auf dem Chip zu einem der zentralen Anschlusspunkte auf dem Einfügestück erstreckt. Das Verfahren kann ferner den Schritt des Zusammenbauens eines Substrats mit mehreren Kontaktflecken mit dem zusammengebauten Einfügestück und dem Chip und des Verbindens jedes der zentralen Anschlusspunkte auf dem Einfügestück mit einem der Kontaktflecke auf dem Substrat beinhalten.
  • Das Einfügestück kann darauf angebrachte vorgefertigte Zuleitungen enthalten, die mit den zentralen Anschlusspunkten verbunden werden, bevor das Einfügestück mit dem Chip zusammengebaut wird. In diesem Fall werden die vorgefertigten Kontaktzuleitungen auf dem Chip positioniert, wenn das Einfügestück mit dem Chip zusammengebaut wird. Derartige vorgefertigte Kontaktzuleitungen können durch Thermokompressionsbonden oder ähnliche Prozesse elektrisch mit den Kontakten des Chips verbunden werden. Alternativ können die peripheren Kontaktzuleitungen hergestellt werden, nachdem das Einfügestück auf den Chip gebracht wurde, wie bei einem Drahtbondschritt, bei dem ein feiner Draht ausgegeben und zu einer Zuleitung geformt wird, die den Kontakt und den Anschlusspunkt verbindet. Vorzugsweise sind Sicherungselemente vorhanden, wie oben unter Bezugnahme auf die Chipanordnung erörtert, und die Sicherungselemente werden mit dem Einfügestück verbunden, bevor dieses auf dem Chip plaziert wird. In diesem Fall können die Sicherungselemente die vorgefertigten Zuleitungen während des Schritts des Plazieren des Einfügestücks auf dem Chip abstützen.
  • Bei einer anderen Ausführungsform verfügt das plattenähnliche Element über ein Verstärkungselement, das unter oder hinter dem Chip liegt und eine dem Chip zugewandte Oberseite und eine vom Chip wegzeigende Unterseite aufweist, wobei dieses Verstärkungselement einen mit dem Chip ausgerichteten zentralen Bereich aufweist und mindestens einige der Anschlusspunkte im zentralen Bereich der Unterseite angeordnet sind; außerdem erstrecken sich die flexiblen Zuleitungen entlang Rändern des Chips, und sie verbinden die Kontakte auf der Vorderseite des Chips und die Anschlusspunkte auf der Unterseite des plattenähnlichen Elements.
  • Erneut erlaubt es die Flexibilität des Verstärkungselements und der flexiblen Zuleitungen, dass sich die Anschlusspunkte auf dem Verstärkungselement in Bezug auf die Chipkontakte auf der Vorderseite des Chips in Richtungen parallel zur Ebene der Ober- und der Unterseite des Chips bewegen können. Das Verstärkungselement und die Zuleitungen sorgen für einen Anschluss an den Chip auf der Rückseite, so dass der Chip mit der Oberseite nach oben auf einem Substrat montiert werden kann. Jedoch können, da die Anschlusspunkte auf dem Verstärkungselement im zentralen Bereich angeordnet und mit dem Chip selbst ausgerichtet sind, die Verbindungen zum Substrat im Gebiet unterhalb des Chips erfolgen. Daher muss der Aufbau nicht wesentlich größer als der Chip selbst sein.
  • Die Fähigkeit, eine Relativbewegung zwischen dem Chip und den Anschlusspunkten auf dem Verstärkungselement aufzufangen, erlaubt es, dass der Aufbau Wärmeexpansionsdifferenzen zwischen dem Chip und dem Substrat auffängt. Wünschenswerterweise sind die Anschlusspunkte auf den Verstärkungselementen auch relativ zum Chip in Richtungen zur Unterseite desselben beweglich, wie oben erörtert, und der Aufbau kann eine zurückfedernde Einrichtung aufweisen, um eine Bewegung der Anschlusspunkte zur Unterseite zu erlauben, wobei jedoch dieser Bewegung entgegengewirkt wird. Z. B. kann der Aufbau eine Schicht aus nachgiebigem Material aufweisen, die zwischen der Unterseite des Chips und den Anschlusspunkten angeordnet ist.
  • Bei dieser Ausführungsform ist es am wünschenswertesten, dass das plattenähnliche Element mindestens einen im Wesentlichen plattenähnlichen Flügel aufweist, der mit dem Verstärkungselement verbunden ist und sich nach oben zur Vorderseite des Chips hin, weg vom Verstärkungselement entlang einem Rand des Chips erstreckt. Jede der oben genannten Zuleitungen verfügt wünschenswerterweise über ein Flügelteil, das sich entlang einem dieser Flügel erstreckt. Die Flügel können einstückig mit dem Verstärkungselement ausgebildet sein. Wünschenswerterweise verfügen sowohl die Flügel als auch das Verstärkungselement über elektrisch leitende Schichten und eine zwischen diesen und den Zuleitungen angeordnete dielektrische Schicht, um für eine kontrollierte Impedanz in den Zuleitungen zu sorgen. Aufbauten dieser Art sind besonders gut zur Verwendung bei Chips mit Kontakten geeignet, die in Reihen angrenzend an den Umfang der Vorderseite des Chips angeordnet sind. Wünschenswerterweise erstreckt sich jeder Flügel bis in die Nähe mindestens einer Kontaktreihe. Die Flügelteile der Zuleitungen auf jedem derartigen Flügel sind mit der benachbarten Kontaktreihe verbunden. Eine derartige Verbindung kann z. B. durch Drahtbonden oder durch direkte Verbindungen zwischen den Flügelteilen der Zuleitungen und den Kontakten auf dem Chip erfolgen. Selbst wenn Drahtbonden verwendet wird, sind jedoch die sich zwischen den Chipkontakten und den Flügelteilen der Zuleitungen erstreckenden Drähte kurz. Derartige kurze Bonddrähte können leicht angebracht werden, und sie weisen eine relativ niedrige Induktivität auf.
  • Am bevorzugtesten kann der Chipaufbau ein oder mehrere Unterstützungselemente aufweisen, die zwischen den Flügeln und den Rändern des Chips angeordnet sind. Die Unterstützungselemente können zusammenwirkend einen den Chip umgebenden Ring oder eine Box bilden. Die Box kann auch ein Bodenelement aufweisen, das unter der Rückseite des Chips zwischen dieser und dem Verstärkungselement angeordnet ist. Wenn der Aufbau ein Bodenelement unter der Rückseite des Chips aufweist, kann zwischen dem Bodenelement und den Anschlusspunkten eine nachgiebige Schicht angebracht sein, z. B. zwischen dem Bodenelement und dem Verstärkungselement. Diese Anordnungen sorgen für eine mechanische Abstützung der Flügel und einen Schutz der Verbindungen. Ferner kann Schutz durch Vergießen der Anordnung erzielt werden.
  • Bei einer Ausführungsform können Komponenten vorhanden sein, die Unterbaugruppen des plattenähnlichen Elements mit einem Verstärkungselement, Zuleitungen und einem Unterstützungselement beinhalten. Vorzugsweise beinhalten diese Komponenten Unterstützungselemente, die eine Box bilden, und sie beinhalten Flügel, die einstückig mit dem Verstärkungselement ausgebildet sind, mit Erstreckung nach oben entlang den Seiten der Box. Die sich entlang den Flügeln erstreckenden Leiter sind benachbart zu den oberen Rändern der Wände der Box vorpositioniert. Beim Herstellen des Aufbaus kann der Chip innerhalb der Box plaziert werden, und die Leiter können mit den Chipanschlusspunkten verbunden werden.
  • Die oben erörterten Aufbauten können in einem größeren Aufbau oder einer Konstruktion mit einem Substrat mit Kontaktflecken enthalten sein, wobei die Kontaktflecke des Substrats zu den Anschlüssen auf dem Verstärkungselement ausgerichtet und mit diesen verbunden sind. Eine derartige Verbindung kann z. B. durch Materialanhäufungen elektrisch leitenden Bondmaterials erfolgen, die zwischen den Anschlusspunkten und den Kontaktflecken des Substrats angeordnet sind.
  • Ein die Erfindung realisierender Schaltungsaufbau kann eine Anzahl von Chipaufbauten oder ein plattenähnliches Element mit einem Verstärkungselement, wie oben erörtert, aufweisen. Die Chipaufbauten können in einem Stapel, einer auf dem anderen, so angeordnet sein, dass jeder Chipaufbau außer dem untersten über einem anderen, direkt darunter benachbarten Chipaufbau liegt. Die Unterseite des Verstärkungselements in jedem oberhalb liegenden Chipaufbau ist der zweiten Fläche des Einfügestücks des unmittelbar darunter benachbarten Chipaufbaus zugewandt. Am bevorzugtesten können mindestens einige der inneren Anschlusspunkte auf dem Verstärkungselement jedes derartigen oben liegenden Chipaufbaus mit den zentralen Anschlusspunkten auf dem Einfügestück des unmittelbar darunter benachbarten Chipaufbaus verbunden sein, so dass die Chips der verschiedenen Chipaufbauten elektrisch miteinander verbunden sind.
  • Weitere Gesichtspunkte, Merkmale und Vorteile der Erfindung werden aus der nachfolgend dargelegten detaillierten Beschreibung von Ausführungsformen in Verbindung mit den beigefügten Zeichnungen leichter ersichtlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische, perspektivische Ansicht eines Chipaufbaus gemäß einer Ausführungsform der Erfindung.
  • 2 ist eine Teilschnittansicht entlang einer Linie 2-2 in der 1.
  • 3 ist eine Teilansicht, mit vergrößertem Maßstab, des in der 2 gekennzeichneten Gebiets.
  • 4 ist ein Layoutdiagramm, das die räumliche Beziehung bestimmter Komponenten beim Aufbau der 1 zeigt.
  • 5A und 5B sind schematische, perspektivische Teilansichten, die bestimmte Vorgänge bei der Herstellung einer Komponente veranschaulichen, wie bei der Baugruppe der 1 verwendet.
  • Jede der 6, 7 und 8 ist eine schematische, perspektivische Teilansicht, die bestimmte Vorgänge beim Herstellprozess für den Aufbau gemäß der 1 veranschaulichen.
  • 9 ist eine schematische, perspektivische Teilansicht ähnlich der der 7, wobei sie jedoch Komponenten und Prozessschritte gemäß einer weiteren Ausführungsform der Erfindung zeigt.
  • Jede der 10A bis 10E ist eine schematische, perspektivische Teilansicht, die ein Stadium bei einem weiteren Komponentenherstellprozess gemäß der Erfindung veranschaulicht.
  • 11 ist eine schematische Draufsicht eines Halbleiterchips, der in eine Ausführungsform der Erfindung eingebaut ist.
  • 12 ist eine der 11 ähnliche Ansicht, jedoch zeigt sie den Chip in Verbindung mit zusätzlichen Komponenten.
  • 13 ist eine perspektivische, teilgeschnittene Teilansicht mit vergrößertem Maßstab, die Teile der in der 12 dargestellten Komponenten zeigt.
  • 14 ist eine schematische Teilschnittansicht, die die in der 13 dargestellten Komponenten gemeinsam mit zusätzlichen Komponenten und Prozessausrüstung zeigt.
  • 15 ist eine schematische Teilschnittansicht, die einen Zusammenbauvorgang gemäß einer weiteren Ausführungsform der Erfindung veranschaulicht.
  • 16 ist eine schematische, perspektivische, teilgeschnittene Teilansicht, die einen Aufbau gemäß einer weiteren Ausführungsform der Erfindung zeigt.
  • 17 ist eine schematische Draufsicht, die den Aufbau der 16 zeigt.
  • 18 ist eine schematische Draufsicht, die einen Aufbau gemäß noch einer anderen Ausführungsform der Erfindung zeigt.
  • 19 ist eine Teildraufsicht, die bestimmte beim Aufbau gemäß den 16 und 17 verwendete Komponenten zeigt.
  • 20 ist eine perspektivische Teilansicht ähnlich der 16, die jedoch Teile irgendeines Aufbaus gemäß einer weiteren Ausführungsform der Erfindung zeigt.
  • 21 ist eine schematische Draufsicht einer Komponente.
  • 22 ist eine Teilschnittansicht mit vergrößertem Maßstab entlang Linien 22-22 in der 21.
  • 23 ist eine schematische, perspektivische Ansicht einer weiteren Komponente, die bei den Komponenten der 21–22 verwendet ist.
  • 24 ist eine Teilschnittansicht entlang Linien 24-24 in der 23.
  • 25 ist eine schematische, perspektivische Ansicht, die Komponenten der 21–24 in einem Zwischenstadium eines Zusammenbauprozesses zeigt.
  • 26 ist eine perspektivische teilgeschnittene Teilansicht, die einen abschließenden Aufbau mit den Komponenten der 21–25 zeigt.
  • 27 und 28 sind perspektivische, teilgeschnittene Teilansichten, die Komponenten gemäß zusätzlichen Ausführungsformen der Erfindung zeigen.
  • 29 und 30 sind schematische Schnittansichten, die noch weitere Ausführungsformen zeigen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Jeder Chipaufbau gemäß einer Ausführungsform der Erfindung verfügt über ein starres Substrat 20 mit einer Oberseite 22 und auf dieser angeordneten Kontaktflecken 24. Das Substrat 20 ist auch mit Leitern 26 versehen, die bestimmte der Kontaktflecke 24 verbinden. Die Kontaktflecke 24 sind in einem Muster auf der Oberseite des Substrats angeordnet, das im Wesentlichen dem Muster von Verbindungen zu Bauteilen wie Halbleiterchips 28 und 30 und diskreten, auf dem Substrat montierten Komponenten 32 entspricht. Die Leiter 26 sind so angeordnet, dass sie die verschiedenen Kontaktflecke 24 mit den gewünschten Mustern verbinden, um die Chips 28 und 30 zu verbinden, wenn dieselben auf dem Substrat montiert sind, und auch diese Chips mit den diskreten Komponenten 32 und den externen Verbindern 34 auf geeignete Weise zum Funktionieren der speziellen Schaltung zu verbinden. Obwohl in der 1 nur einige wenige Kontaktflecke 24, Leiter 26 und externe Verbindungen 34 dargestellt sind, kann das Substrat 24 über eine unbegrenzte Anzahl von Kontaktflecken 24, Leitern 26 und externen Verbindungen 34 verfügen. Bei jedem Substrat sind typischerweise Hunderte oder Tausende dieser Elemente vorhanden.
  • Der Chip 28 verfügt über eine im Wesentlichen ebene Rückseite 36 und eine im Wesentlichen ebene Vorderseite 38 mit darauf angebrachten elektrischen Kontakten 40 (2). Die elektrischen Kontakte 40 sind elektrisch mit den internen elektronischen Komponenten (nicht dargestellt) des Chips 28 verbunden. Der Chip 28 ist mit einer Ausrichtung mit der Vorderseite nach unten auf dem Substrat 20 montiert, wobei die Vorderseite 38 des Chips der Oberseite 22 des Substrats zugewandt ist. Zwischen dem Chip und dem Substrat ist ein flexibles, plattenähnliches, dielektrisches Einfügestück 42 angeordnet. Das Einfügestück 42 verfügt über eine erste im Wesentlichen ebene Fläche 44, die dem Chip 28 zugewandt ist, und eine zweite im Wesentlichen ebene Fläche 46, die in der entgegengesetzten Richtung, weg vom Chip 28, zeigt. Das Einfügestück 42 kann über eine oder mehrere Schichten verfügen. Vorzugsweise verfügt es über eine nachgiebige, kompressible Schicht, wie es unten weiter erörtert wird. Das Einfügestück 42 verfügt auf seiner zweiten Fläche 46 über mehrere Anschlusspunkte 48. Jedem derartigen Anschlusspunkt ist einer der Kontakte 40 auf dem Chip 28 zugeordnet, und er ist durch eine flexible Zuleitung 50 mit einem solchen Kontakt verbunden. Jedem Anschlusspunkt 48 ist auch ein Kontaktfleck 24 auf dem Substrat 20 zugeordnet, und jeder Anschlusspunkt ist über eine Materialanhäufung 52 aus elektrisch leitendem Verbindungsmaterial wie einem Lot oder einem leitenden Polymer mit dem zugeordneten Kontaktfleck verbunden. So sind die Kontakte auf dem Chip 40 über Zuleitungen 50, Anschlusspunkte 48 und Materialanhäufungen 52 mit den Kontaktflecken 24 auf dem Substrat verbunden.
  • Das Einfügestück 42 verfügt über Öffnungen 54, die sich von seiner ersten Fläche 44 zu seiner zweiten Fläche 46 durch es hindurch erstrecken. Jede Öffnung ist mit einem Kontakt 40 auf dem Chip 28 ausgerichtet. Jeder Anschlusspunkt 48 ist benachbart zu einer der Öffnungen 54 angeordnet. Die jedem Anschlusspunkt zugeordnete Zuleitung 50 verfügt über ein in der zugehörigen Öffnung 54 angeordnetes Kontaktende 56, das mit dem zugehörigen Kontakt 40 auf dem Chip verbunden ist. Jede Zuleitung 50 verfügt auch über ein Anschlussende 58, das mit dem zugehörigen Anschlusspunkt 48 verbunden ist. Bei der Struktur der 2 sind die Zuleitungen 50 einstückig mit den Anschlusspunkten 48 ausgebildet, so dass das Anschlussende 58 jeder Zuleitung mit dem zugehörigen Anschlusspunkt 48 vereinigt ist. Wie es am besten aus der 2 erkennbar ist, ist jede Zuleitung 50 zwischen ihrem Kontaktende 56 und ihrem Anschlussende 58 gekrümmt. Die Krümmung verläuft in der Richtung rechtwinklig zu den Flächen 46 und 48 des Einfügestücks. In den Öffnungen 54 ist eine elastomere, dielektrische Einhüllung 60 so angeordnet, dass sie die Kontaktenden 56 der Zuleitungen 50 bedeckt und demgemäß die Verbindungsstellen der Zuleitungen mit den Kontakten 40 bedeckt.
  • Das Kontaktende 56 jeder Zuleitung 50 ist in Bezug auf den zugehörigen Anschlusspunkt 48 beweglich. Wie es am besten aus der 3 erkennbar ist, kann das Kontaktende 56a der Zuleitung 50a gegenüber seiner normalen, nicht verformten Stellung (mit durchgezogenen Linien dargestellt) in den Richtungen parallel zu den Flächen 44 und 46 des Einfügestücks 42 und parallel zur Vorderseite 38 des Chips 28 ausgelenkt werden. Z. B. kam das Kontaktende 56a zur Stellung ausgelenkt werden, die bei 56a' mit gestrichelten Linien dargestellt ist. Diese Auslenkung ist durch die Flexiblität der Zuleitung 50 und durch Verwölben und Faltenbildung des Einfügestücks 42 möglich. Die Einhüllung 60 ist nachgiebig, und sie behindert das Verbiegen der Zuleitungen 50 und das Aufwölben und die Faltenbildung des Einfügestücks 42 nicht wesentlich. Die in der 3 dargestellte Auslenkung, von der normalen, nicht ausgelenkten Stellung 56a in die ausgelenkte Stellung 56a' versetzt die Zuleitung 50 in Kompression. D. h., dass sich das Anschlussende 56a im Wesentlichen zum zugehörigen Anschluss 48 bewegt, wenn es sich von der Stellung 56a in die Stellung 56a' bewegt. Eine Bewegung in dieser Richtung wird durch das Verwölben der Zuleitung 50 besonders gut aufgefangen. Das Kontaktende jeder Zuleitung kann sich auch in anderen Richtungen bewegen, wie in der entgegengesetzten Richtung, von der Stellung 56a weg vom zugehörigen Anschluss 48, und in Richtungen rechtwinklig zu diesen Richtungen, in die Zeichnungsebene, wie in der 3 gesehen, hinein und aus ihr heraus. Vorgefertigte, auf dem Einfügestück ausgebildete Zuleitungen können in Richtungen parallel zur Fläche des Einfügestücks und parallel zur Ebene der Vorderseite des Chips gekrümmt sein. Dies sorgt für erhöhte Flexibilität der Zuleitungen. Wünschenswerterweise liegt der gekrümmte Abschnitt jeder Zuleitung über einer Öffnung im Einfügestück. So wird der gekrümmte Abschnitt der Zuleitung nicht mit dem Einfügestück verbunden. Dieser Abschnitt der Zuleitung kann sich verbiegen, um eine Relativbewegung des Kontakts und des Anschlusspunkts ohne Verformung des Einfügestücks aufzufangen.
  • Wie es am besten aus der 4 erkennbar ist, sind die Kontakte 40 auf dem Chip 28 (jeweils durch einen Punkt in der 4 symbolisiert) in einem Muster auf der Vorderseite des Chips 28 angeordnet. Die Kontakte 40 umschließen gemeinsam ein Kontaktmustergebiet 62 auf der Vorderseite des Chips 28. Die Grenze des Kontaktmustergebiets ist in der 4 durch eine gestrichelte Linie B veranschaulicht. Die Grenze des Kontaktmustergebiets kann als kürzeste Kombination imaginärer Liniensegmente entlang der Vorderseite des Chips aufgefasst werden, die gemeinsam alle Kontakte 40 umschließen. Beim in der 4 dargestellten speziellen Beispiel liegt diese Grenze im Wesentlichen in Form eines Rechtecks vor. Kontakte 40 sind über das gesamte Kontaktmustergebiet 62 an Stellen angeordnet, die durch die Innenstruktur des Chips 28 bestimmt sind. Das Kontaktmustergebiet 62 beinhaltet einen zur Grenze B benachbarten Randbereich und einen zentralen Bereich angrenzend an das geometrische Zentrum 64 des Kontaktmustergebiets. Kontakte 40 sind sowohl im Randbereich als auch im zentralen Bereich angeordnet. Typischerweise sind die Kontakte 40, was jedoch nicht erforderlich ist, mit im Wesentlichen gleichen Abständen über die Gesamtheit des Kontaktmustergebiets 62 angeordnet. Die Anschlusspunkte 48, die in der 4 jeweils durch ein X symbolisiert sind, sind mit ähnlichem Muster auf der zweiten Fläche 46 des Einfügestücks 42 angeordnet. Zumindest einige der Anschlusspunkte 40 sind im Gebiet der Fläche 46 des Einfügestücks über dem Kontaktmustergebiet 62 angeordnet. Die Anschlusspunkte 64 umschließen ein Anschlussmustergebiet 66 auf der zweiten Fläche 46 des Einfügestücks. Die Grenze des Anschlussmustergebiets 66 ist in der 4 durch die gestrichelte Linie T veranschaulicht. Die Grenze des Anschlussmustergebiets kann als kürzeste Kombination imaginärer Liniensegmente aufgefasst werden, die gemeinsam alle Anschlüsse auf der zweiten Fläche des Einfügestücks einschließen. Das geometrische Zentrum des Anschlussarraygebiets 66 fällt wünschenswerterweise zumindest näherungsweise mit dem geometrischen Zentrum 64 des Kontaktarraygebiets zusammen. Wünschenswerterweise ist das Anschlussmustergebiet 66 nicht wesentlich größer als das Kontaktmustergebiet 62. D. h., dass der Umfang des Anschlussgebiets vorzugsweise weniger als ungefähr das 1,2-Fache, am bevorzugtesten ungefähr das 1,0-Fache des Umfangs des Kontaktmustergebiets 62 ist. Anders gesagt, liegen die äußersten Anschlusspunkte 48 wünschenswerterweise innerhalb der Grenze B des Kontaktarraygebiets 62, oder dicht bei dieser. Das innerhalb des Anschlussmustergebiets 66 umschlossene Gesamtgebiet ist wünschenswerterweise weniger als ungefähr das 1,4-Fache, eher erwünscht ungefähr das 1,0-Fache des innerhalb des Kontaktmustergebiets 62 umschlossenen Gesamtgebiets. So zeigen die die Kontakte 48 mit Anschlusspunkten 40 verbindenden Zuleitungen 50 kein ”Auseinanderlaufen”, weg vom geometrischen Zentrum 64 des Kontaktmustergebiets. Typischerweise ist der mittlere Abstand der Anschlusspunkte 48 vom geometrischen Zentrum 64 des Kontaktmustergebiets, gemessen in der Richtung parallel zu den Flächen des Chips und des Einfügestücks, weniger als ungefähr das 1,1-, typischerweise ungefähr das 1,0-Fache des mittleren Abstands der Chipkontakte 40 vom Zentrum 64.
  • Das Einfügestück und die Zuleitungen, wie sie beim Aufbau der 1–4 verwendet sind, können durch einen Prozess hergestellt werden, wie er schematisch durch die 5A–5B veranschaulicht ist. Bei dieser Prozedur können die Anschlusspunkte 48 und die Zuleitungen 50 durch herkömmliche Herstelltechniken für gedruckte Schaltkreise auf der zweiten Oberfläche 46 des plattenähnlichen Einfügestücks abgeschieden werden, bevor Öffnungen 54 hergestellt werden. So können die Zuleitungen und die Anschlusspunkte entweder durch einen aditiven Prozess hergestellt werden, bei dem Metall mit dem gewünschten Muster durch Plattieren abgeschieden wird, oder andernfalls durch einen substraktiven Prozess, der mit einem Laminat beginnt, das sowohl das plattenähnliche Einfügestück 42 als auch eine volle Metallschicht enthält, und bei dem das Metall außer in den Gebieten, in denen die Anschlusspunkte und die Zuleitungen erwünscht sind, entfernt wird, um eine Lage zu ergeben, bei denen die Anschlusspunkte und die Zuleitungen positioniert sind (5A). Nach der Herstellung der Anschlusspunkte und der Zuleitungen werden Öffnungen 54 in Ausrichtung mit den Kontaktenden 56 der Zuleitungen 50 (5B) durch Ätzen durch das Einfügestück von der ersten Fläche 44 hindurch oder dadurch hergestellt, dass Strahlungsenergie angewandt wird, wie ein Laserstrahl, der auf geeignete Punkte auf der ersten Fläche 44 fokussiert wird.
  • Ein weiteres Verfahren zum Herstellen einer Komponente mit dem Einfügestück, Anschlusspunkten und Zuleitungen ist in den 10A–10E veranschaulicht. Bei diesem Verfahren werden die Öffnungen 54 im Einfügestück 42 hergestellt, und das Einfügestück mit Öffnungen wird auf seiner zweiten Fläche 46 mit einer Kleberschicht 302 versehen. Auf die erste Fläche des Einfügestücks wird eine leitende Lage, wie eine Kupferlage 304, so aufgetragen, dass sich die Lage 304 über dem Kleber 302 und den Öffnungen 54 befindet. Eine erste Fläche 306 der Lage 304 ist denn Einfügestück 42 zugewandt und steht der zweiten Fläche 46 desselben gegenüber, wobei dazwischen die Kleberschicht 302 angeordnet ist. Eine zweite Fläche 302 der leitenden Lage zeigt vom Einfügestück weg. Eine Schicht 310 aus einer fotoempfindlichen Resistzusammensetzung wird auf die zweite Fläche 308 der leitenden Schicht 304 aufgetragen. Eine zweite Resistzusammensetzung 312 wird innerhalb der Öffnungen 54 so untergebracht, dass der Resist 312 die erste Fläche 306 der leitenden Schicht 304 innerhalb der Öffnungen 54 bedeckt. Wünschenswerterweise wird der Resist 312 dadurch aufgetragen, dass eine Schicht der zweiten Resistzusammensetzung auf die erste Fläche 44 des Einfügestücks 42 aufgetragen wird, wie es in der 10B dargestellt ist. Beide Resistzusammensetzungen 310 und 312 können aus einem sogenannten ”Trockenresist” bestehen, d. h. einem Film aus einer Resistzusammensetzung, die auf die anderen Strukturen auflaminiert werden kann. Die Resistzusammensetzung 312 wird unter Druck auf die erste Fläche 44 des Einfügestücks 42 laminiert, so dass die Resistzusammensetzung in die Öffnungen 44 fließt und diese im Wesentlichen auffüllt.
  • Im nächsten Stadium des Prozesses, wie in der 10C veranschaulicht, wird die erste Resistschicht 310 selektiv gehärtet und ungehärtete Abschnitte werden entfernt, um den gehärteten Resist mit einem Muster zu belassen, das den gewünschten Muster leitender Materialien beim fertiggestellten Erzeugnis entspricht. Derartiges selektives Härten und Entfernen einer Resistschicht können durch bekannte fotografische Techniken realisiert werden. Das verbliebene Resistmuster auf der zweiten Fläche 308 der leitenden Schicht 304 beinhaltet längliche Zuleitungsgebiete 314 und Anschlussgebiete 316, die mit den Zuleitungsgebieten zusammenhängen. Zumindest ein Teil jedes Zuleitungsgebiets 314 liegt über einer der Öffnungen 54 im Einfügestück, wohingegen die Anschlussgebiete 316 nicht über den Öffnungen liegen. Der Abschnitt jedes Zuleitungsgebiets 314 über einer Öffnung ist kleiner als die Öffnung, so dass jedes Zuleitungsgebiet nur über einem Teil der zugehörigen Öffnung 54 liegt. Wünschenswerterweise steht jedes Zuleitungsgebiet 54 in der Längsrichtung über die Öffnung 54 über, wie es in der 10C veranschaulicht ist. Auch das zweite Resistmaterial 312 innerhalb der Öffnungen 54 ist wünschenswerterweise ausgehärtet. Da das zweite Resistmaterial insgesamt ausgehärtet werden kann und nicht selektiv mit vorbestimmten Muster ausgehärtet werden muss, kann das zweite Resistmaterial von einem Typ sein, der durch Wärmeaussetzung oder ein anderes nichtselektives Härtungsverfahren ausgehärtet werden kann. Alternativ kann das zweite Resistmaterial 312 fotografisch gehärtet werden. Im nächsten Stadium des Prozesses, das in der 10D veranschaulicht ist, wird der Aufbau in ein Ätzmittel eingetaucht, das das leitende Material in der Schicht 304 auflösen kann, wobei das Ätzmittel mit dieser Schicht in Kontakt steht. Während des Ätzvorgangs schützt der erste Resist im Zuleitungsgebiet 314 und den Anschlussgebieten 316 die zweite Fläche 308 der leitenden Schicht 304. Das Einfügestück 42 schützt die erste Fläche 306 der Schicht 304 in den Anschlussgebieten 316 und denjenigen Teilen der Zuleitungsgebiete 314, die nicht über Öffnungen 54 liegen. Der zweite Resist 312 schützt die erste Fläche 306 in denjenigen Teilen der Zuleitungsgebiete 314, die über Öffnungen 54 liegen. Daher greift das Ätzmittel diese durch die Zuleitungsabschnitte 314 und die Anschlussabschnitte 316 der ersten Resistschicht 310 bedeckten Abschnitte der leitenden Schicht 304 nicht an. Dann werden die erste Resistschicht 310 und der zweite Resist 312 durch herkömmliche Resistzersetzungsprozesse entfernt, wie dadurch, dass sie Lösungsmitteln ausgesetzt werden, die den Resist angreifen. Dadurch werden die nicht angegriffenen Teile der leitenden Schicht 304 als Zuleitungsleitungen 50 und Anschlusspunkte 48 auf der zweiten Fläche 46 es Einfügestücks 42 zurückgelassen, wobei das Kontaktende 56 jeder Zuleitung 50 über die zugehörige Öffnung 54 übersteht und das Anschlussende 58 jeder Zuleitung mit dem zugehörigen Anschlusspunkt 48 verbunden ist.
  • Dieser Prozess kann modifiziert werden. Z. B. kann die Kleberschicht 302 weggelassen werden, wobei die leitende Schicht eine zufriedenstellende Verbindung zum Material des Einfügestücks herstellt. Auch muss das Muster des ersten Resist 310 nicht durch einen subtraktiven Prozess ausgebildet werden, wie oben erörtert, sondern es kann statt dessen durch einen aditiven Prozess geschaffen werden, bei dem der Resist nur in den Gebieten zum Herstellen des Musters aufgetragen wird, wie durch Siebdruck. Das Herstellen der Zuleitungen 50 und des Anschlusspunkts 48 durch diese Art eines Ätzprozesses ist von besonderem Nutzen, wenn feine Zuleitungen in guter Ausrichtung mit Öffnungen 54 hergestellt werden. Auch werden die Öffnungen 54 vorab hergestellt, so dass keine Möglichkeit einer Beschädigung der Zuleitungen während der Herstellung der Öffnungen besteht.
  • Der Aufbau aus dem Einfügestück und den Anschlusspunkten und Kontakten wird als im Wesentlichen kontinuierliche Lage oder kontinuierliches Band hergestellt. Wie es in der 6 dargestellt ist, können die Einfügestücke in Form eines kontinuierlichen Bands 70 vorhanden sein, wobei mehrere Einfügestücke 42 in Längsrichtung entlang des Bands angeordnet sind und jedes derartige Einfügestück Anschlusspunkte 48 und Zuleitungen 50 trägt. Das Band 70 kann in Form einer einzelnen Lage des für die Einfügestücke 42 verwendeten Materials vorliegen, oder es kann andernfalls gesonderte Stücke eines solchen Materials enthalten, wobei jedes ein Einfügestück oder mehrere bildet, die auf einem Träger oder dergleichen befestigt sind. Das Band 70 kann Zahnlöcher (nicht dargestellt) oder andere Merkmale aufweisen, wie sie üblicherweise bei Bändern zum automatischen Bonden mittels eines Bandträgers für Halbleiterchips verwendet werden.
  • Bei einem Zusammenbauverfahren gemäß der Erfindung wird das Band 70 in der Stromabwärtsrichtung (nach rechts in der 6) vorwärts bewegt, und Chips 28 werden nach dem Zusammenbau jedes Chips mit einem Einfügestück 42 und den zugehörigen Anschlusspunkten und Zuleitungen mit dem Band verbunden. Die Chips werden anschließend mit dem Band stromabwärts durch weitere Abläufe transportiert, wie unten erörtert.
  • Wie es am besten aus der 7 erkennbar ist, wird jedes Einfügestück, mit den Anschlusspunkten 48 und den Zuleitungen 50 auf ihm, einem Chip 28 gegenüberstehend angeordnet, und der Chip wird so mit dem Einfügestück ausgerichtet, dass jede Öffnung 54 mit einem Kontakt 40 des Chips ausgerichtet wird. Das Einfügestück 42 und der Chip 28 werden so aneinander gebracht, dass die erste Fläche 44 des Einfügestücks auf der Vorderseite 38 des Chips liegt und die Kontakte in den Öffnungen 54 des Einfügestücks aufgenommen sind. Das Kontaktende 56 jeder Zuleitung 50 liegt zunächst im Wesentlichen in der Ebene der zweiten Fläche 46 des Einfügestücks. Ein Werkzeug 54 wird in Eingriff mit dem Kontaktende 56 jeder Zuleitung vorgeschoben, um das Kontaktende 56 nach unten in die Öffnung 54 darunter und zum zugehörigen Kontakt 40 zu verformen. Das Werkzeug 44 kann ein im Wesentlichen herkömmliches Thermo-, Thermoschall-, Ultraschall-, Kompressions-Bondwerkzeug oder dergleichen von Typen sein, wie sie üblicherweise beim automatischen Bonden mittels eines Bandträgers oder beim Drahtbonden verwendet werden. Durch Vorschieben des Werkzeugs 74 in jede Öffnung 54 werden die Kontaktenden der Zuleitungen innerhalb der Öffnungen gehandhabt und mit den Kontakten 40 auf dem Chip verbunden. Obwohl in der 7 nur ein einzelnes Werkzeug 74 dargestellt ist, kann der Bondvorgang als Mehrfachvorgang ausgeführt werden, bei dem viele oder alle Zuleitungen 50 auf einmal mit den zugehörigen Kontakten verbunden werden.
  • Nachdem die Kontakte und Zuleitungen miteinander verbunden wurden, werden das Einfügestück und der Chip in eine weitere Station vorwärts bewegt, in der die Umhüllung 60 innerhalb jeder Öffnung 54 aufgetragen wird. Die Umhüllung 60 kann tropfenweise durch eine herkömmliche Tropfenauftrageinrichtung aufgetragen werden. Wie es am besten aus der 8 erkennbar ist, bedeckt jeder Tropfen der Umhüllung 60 das Kontaktende 56 der zugehörigen Zuleitungen, lässt jedoch den zugehörigen Kontakt 48 unbedeckt. Die Umhüllung schützt die relativ empfindlichen Kontaktenden 56 der Zuleitungen und die relativ empfindlichen Verbindungsstellen zu den Anschlusspunkten 40. Wenn die Umhüllung einmal aufgetragen ist, wird der Aufbau aus dem Einfügestück, den Zuleitungen, den Anschlusspunkten und den Chips in eine Teststation vorwärtsgeschoben. Wie es in der 8 veranschaulicht ist, kann der Aufbau, einschließlich dem Chip 28, getestet werden. Zum Test kann es gehören, dass der Chip über die Anschlusspunkte 48 mit einer externen elektronischen Testvorrichtung (nicht dargestellt) verbunden wird. Die Testvorrichtung kann so ausgebildet sein, dass sie den Chip für eine nennenswerte Periode unter Spannung betreibt, um ihn ”einzubrennen” und irgendwelche latenten Mängel zu erkennen. Typischerweise sollten gleichzeitig zahlreiche Verbindungen zum Chip erstellt werden. Wie es in der 8 dargestellt ist, kann dies dadurch bewerkstelligt werden, dass Prüfspitzen 76 auf Anschlusspunkte 48 aufgesetzt werden. Die Prüfspitzen 46 können sogenannte ”nicht nachgiebige” Prüfspitzen sein. D. h., dass die Prüfspitzen so angeordnet sein können, dass sie sich gemeinsam in den Richtungen auf den Chip 28 zu und von diesem wegbewegen (nach oben und unten in der 8). Die Prüfspitzen 76 sind an einer gemeinsamen Befestigung (nicht dargestellt) so angebracht, dass die Vertikalpositionen der Prüfspitzen relativ zueinander fixiert sind. Dieser Typ eines ”nicht nachgiebigen” Prüfspitzenarrays ist dann besonders zweckdienlich, wenn die erforderlichen Abstände zwischen den Prüfspitzen (die Abstände zwischen den Anschlusspunkten 48) relativ klein sind. Jedoch können Unregelmäßigkeiten der Abmessungen der Prüfspitzen 76 und/oder der Abmessungen der Anschlusspunkte 48 oder des Chips 28 dazu führen, dass eine oder mehrere Prüfspitzen 76 mit dem zugehörigen Anschlusspunkt 48 in Kontakt treten, bevor die anderen Prüfspitzen mit ihren Anschlusspunkten in Kontakt getreten sind. Wünschenswerterweise ist das Einfügestück 42 nachgiebig, so dass jeder Anschlusspunkt 48 durch die zugehörige Prüfspitze 76 geringfügig in der Richtung zum Chip 28 ausgelenkt werden kann. Der Bereich des Einfügestücks 42 unter jedem Anschlusspunkt 48 wird geringfügig zusammengedrückt, um eine derartige Auslenkung aufzufangen. Dies erlaubt es, dass alle Prüfspitzen 76 mit den zugehörigen Kontakten 48 in Kontakt treten, ohne dass auf irgendeine Prüfspitze eine übermäßige Belastung wirkt. Die Anschlusspunkte 48 können größer als die Kontakte auf dem Chip sein, um für eine relativ große Kontaktfläche durch jeden Kontakt 76 zu sorgen und um so ein vernünftigtes Ausmaß an Fehlausrichtung der Kontakte in Richtungen parallel zu den Flächen des Einfügestücks aufzufangen. Da auf diese Weise jeder Chip vor dem Zusammenbau mit dem Substrat getestet werden kann, können Fehler in den Chips, den Anschlusspunkten und den Zuleitungen in Zusammenhang mit dem Einfügestück und an den Verbindungsstellen zwischen den Zuleitungen und den Chipkontakten erkannt werden, bevor der Chip mit dem Substrat vereinigt wird.
  • Nach dem Testvorgang werden der Chip und das Einfügestück mit dem Substrat vereinigt. Der Aufbau aus dem Chip und dem Einfügestück wird so ausgerichtet, dass die zweite Fläche des Einfügestücks und die Anschlusspunkte 48 der Oberseite des Substrats zugewandt sind und jeder Anschlusspunkt 48 einen Kontaktfleck 24 auf dem Substrat gegenübersteht. Zwischen die einander gegenüberstehenden Anschlusspunkte 48 und Kontaktflecke 24 werden Materialansammlungen eines Lots aufgetragen und mit einem ”Lotaufschmelz”-Vorgang geschmolzen, damit das Lot zwischen dem Kontaktfleck und dem Anschlusspunkt eine feste Verbindung bildet und die Materialanhäufungen des Lots den Aufbau aus dem Chip und dem Einfügestück auf dem Substrat 20 mit der in der 2 dargestellten Ausrichtung halten. Das Auftragen des Lots und der Aufschmelzvorgang können im Wesentlichen auf dieselbe Weise wie das Auftragen eines Lots und der Aufschmelzvorgang beim herkömmlichen Flip-Chip-Bonden erfolgen. So können die Materialanhäufungen aus dem Lot zunächst auf die Kontaktflecke 24 des Substrats aufgetragen werden, bevor der Aufbau aus dem Chip und dem Einfügestück mit dem Substrat vereinigt wird. Alternativ kann das Lot auf die Anschlusspunkte 48 aufgetragen werden und beim Aufschmelzvorgang mit den Kontaktflecken 24 verbunden werden. Typischerweise wird beim Lotaufschmelzvorgang ein Flussmittel verwendet. Da die Materialanhäufungen aus dem Lot den Aufbau aus dem Chip und der Fläche des Einfügestücks auf dem Substrat halten, besteht zwischen dem Einfügestück und dem Substrat ein Zwischenraum 80. Aus dem Aufbau können Flussrückstände dadurch ausgespült werden, dass durch diesen Zwischenraum eine Spülflüssigkeit hindurchgeführt wird.
  • Bei einem Zusammenbauverfahren gemäß einer weiteren Ausführungsform der Erfindung ist das Einfügestück 42 nicht mit Zuleitungen versehen, bevor es mit dem Chip 28 vereinigt wird. Statt dessen werden Zuleitungen 50' durch Bonden gesondert hergestellter feiner Drahtstücke auf die Anschlusspunkte 48 und mit den Kontakten 40 nach dem Zusammenbauen des Einfügestücks mit dem Chip aufgebracht. Die Zuleitungen 50' sind flexibel und gekrümmt, und sie sind so angeordnet, dass sie sich auf die oben erörterte Weise so verformen, dass sich jeder Kontakt 40 und das zugehörige Kontaktende der Zuleitung 50' relativ zum zugehörigen Anschlusspunkt 48 bewegen können, um eine Wärmeausdehnung aufzufangen. Bei der in der 9 veranschaulichten Ausführungsform ist zwischen der ersten Fläche des Einfügestücks und der Oberseite des Chips eine Schicht aus einem Kleber 81 angeordnet.
  • Der in der 9 dargestellte Unteraufbau kann ferner mit einer Umhüllung (nicht dargestellt) in Form einer Schicht versehen sein, die im Wesentlichen die gesamte zweite Fläche 46 des Einfügestücks 42 bedeckt und demgemäß die Öffnungen 54 auffüllt und die Zuleitungen 50' bedeckt. Die Schicht ist mit Löchern in Ausrichtung mit den Anschlusspunkten 48 versehen. Diese Löcher können durch Ätzen der Einhüllungsschicht dadurch hergestellt werden, dass diese Schicht durch einen selektiven Beschichtungsprozess wie Siebdruck oder dergleichen aufgetragen wird oder die Umhüllungsschicht bei einem selektiven Aushärtprozess aufgetragen wird. So kann die Umhüllung durch Ultraviolett- oder andere Strahlung gehärtet werden. Die Umhüllung kann auf dem gesamten Einfügestück und auf den Anschlusspunkten 48 abgeschieden werden. Nach dem Auftragen der Umhüllung kann Strahlungsenergie selektiv aufgebracht werden, so dass die Gebiete der Schicht über den Anschlusspunkten 48 ungehärtet verbleiben. Diese Schichten werden dann durch Waschen oder durch einen relativ milden Ätzvorgang entfernt, wodurch Löcher in Ausrichtung mit Anschlusspunkten 48 verbleiben. Alternativ kann die Umhüllungsschicht nicht selektiv gehärtet werden, und dann können Teile dadurch entfernt werden, dass Strahlungsenergie, wie Laserlicht, in Ausrichtung mit Anschlusspunkten 48 angewandt wird. In diesen Löchern in der Umhüllungsschicht werden Materialanhäufungen elektrisch leitenden Bondmaterials abgeschieden. Diese Materialanhäufungen treten dann mit den Kontaktflecken (nicht dargestellt) des Substrats in Kontakt, und sie werden erwärmt, so dass das Bondmaterial zwischen jedem Anschlusspunkt 48 und dem zugehörigen Kontaktfleck auf dem Substrat eine Verbindung herstellt, auf ähnliche Weise wie bei den Lötverbindungen des in der 2 dargestellten Aufbaus.
  • Ein Chip kann Kontakte aufweisen, die gemäß einer Umfangsanordnung angeordnet sind, d. h. bei der alle Kontakte angrenzend an den Rand des Chips und demgemäß angrenzend an den Rand des Kontaktmustergebiets angeordnet sind. Die zentrale Zone des Kontaktmustergebiets, die an das geometrische Zentrum des Kontaktarrays angrenzt, kann frei von Kontakten sein. Bei einem derartigen Chip können die Anschlusspunkte auf dem Einfügestück mit einem ”zusammenlaufenden” Muster angeordnet sein, d. h. dass der mittlere Abstand vom geometrischen Zentrum des Kontaktarrays zu den Anschlusspunkten auf dem Einfügestück kleiner als der mittlere Abstand von diesem geometrischen Zentrum zu den Kontakten auf dem Chip ist. Einige der Anschlusspunkte sind im Gebiet des Einfügestücks über der zentralen, kontaktfreien Zone des Kontaktmustergebiets angeordnet. Diese Anordnung kann für eine im Wesentlichen gleichmäßige Verteilung von Anschlusspunkten über ein Gebiet sorgen, das dem Kontaktmustergebiet entspricht. Dies sorgt für einen Abstand zwischen benachbarten Anschlusspunkten, der größer als der Abstand zwischen benachbarten Kontakten ist. Eine derartige Anordnung erlaubt eine Verbindung von Chips mit peripheren Kontaktarrays zu Gebietsarrays von Kontaktflecken auf dem Substrat. So können Chips, die ursprünglich für herkömmliche Bondprozesse wie automatisches Bonden mittels eines Bandträgers vorgesehen sind, leicht und wirtschaftlich an Substrate mit kompakten Kontaktfleckenarrays, ähnlich wie denen, die beim Flip-Chip-Bonden verwendet werden, angepasst werden.
  • Chips können in Form eines Wafers vorhanden sein, der eine Vielzahl von Chips enthält, die alle dasselbe Design oder verschiedene Designs haben. Auf den den Wafer bildenden einzelnen Chips können individuelle, getrennte Einfügestücke positioniert werden, und die Einfügestücke können wie oben erörtert, mit den Chips zusammengebaut werden. Bei diesem Vorgang werden die Kontakte auf jedem Chip mit den Zuleitungen und den Anschlusspunkten jedes Einfügestücks verbunden. Nachdem die Einfügestücke an den Chips angebracht wurden, und wünschenswerterweise nach einem Einhüllen der Verbindungsstellen zwischen den Zuleitungen jedes Einfügestücks und den Kontakten jedes Chips, werden die einzelnen Chips vom Wafer und voneinander getrennt, wie durch Zerschneiden des Wafers unter Verwendung einer herkömmlichen Waferzerlege- oder ”Zerteil”-Einrichtung, wie sie allgemein dazu verwendet wird, einzelne Chips ohne Einfügestücke abzutrennen. Diese Prozedur ergibt eine Vielzahl von Unteraufbauten von Chips und Einfügestücken, die jeweils an einem einzelnen Substrat angebracht werden können.
  • Alternativ kann ein Wafer mit einer Vielzahl von Chips mit einer Lage zusammengebaut werden, die eine Vielzahl von Einfügestücken enthält. Wiederum werden die Kontakte auf jedem Chip mit den Anschlusspunkten und den Zuleitungen eines individuellen Einfügestücks über den speziellen Chip verbunden. Der Wafer und die Lage werden nach diesem Vorgang zertrennt, wünschenswerterweise nach einem Umhüllen der Zuleitungen, um für einzelne Unteraufbauten mit jeweils einem Chip und einem Einfügestück zu sorgen.
  • Einfügestücke können auch in Form einer Lage bereitgestellt werden, die mehrere Einfügestücke, wie ein Einfügestück, enthält, an vorbestimmten Relativpositionen entsprechend den Positionen von Chips bei einem fertiggestellten Aufbau mit einem Substrat. Chips können an den einzelnen Einfügestücken angebracht werden, und der Gesamtaufbau aus mehreren Chips und der Lage mit mehreren Einfügestücken können an einem Substrat angebracht werden. Jedes Einfügestück in einem derartigen Aufbau enthält wünschenswerterweise ein Muster von Anschlusspunkten und Zuleitungen, wie oben erörtert. Diese Variante der Zusammenbauprozeduren sorgt für eine Vereinigung mehrerer Chips zu einem größeren Unteraufbau, bevor ein Verbinden mit dem Substrat erfolgt.
  • Ein bei einer weiteren Ausführungsform der Erfindung verwendeter Halbleiterchip 820 verfügt über eine im Wesentlichen ebene Vorderseite 822 (die in die 11 erkennbare Seite) mit einem zentralen Bereich 824 angrenzend an das geometrische Zentrum der Seite sowie einem Randbereich 826 angrenzend an die die Seite 822 begrenzenden Ränder 828. Die Vorderseite oder kontakttragende Seite 822 des Chips soll die Oberseite des Chips bilden. So ist, wenn Richtungen spezifiziert werden, die aus der Vorderseite 822 heraus und vom Chip wegzeigende Seite, d. h. die Richtung, die in der 11 aus der Zeichenebene zum Betrachter zeigt, die Richtung nach oben. Die Richtung nach unten ist die entgegengesetzte Richtung. Wie bei der vorliegenden Offenbarung in Zusammenhang mit einem Halbleiterchipaufbau verwendet, sollen derartige Begriffe so verstanden werden, dass sie auf dieser Übereinkunft beruhen, und sie sollen nicht so verstanden werden, dass sie irgendwelche speziellen Richtungen in Bezug auf den normalen Schwerkraft-Bezugsrahmen beinhalten sollen. Der Chip 820 verfügt auch über mehrere in Reihen 832 angeordnete Randkontakte 830, wobei eine derartige Reihe an jeden Rand 828 des Chips angrenzt. Die Reihen 832 schneiden einander nicht, sondern sie enden statt dessen mit nennenswerten Abständen von den Ecken des Chips, so dass die Ecken 834 frei von Randkontakten 830 sind. Auch der zentrale Bereich 824 der Chipvorderseite 822 ist frei von Kontakten. Die Kontakte 830 in jeder Reihe 832 sind mit sehr engen Abständen beabstandet, mit typischerweise ungefähr 100 bis ungefähr 250 Mikrometern vom Zentrum zum Zentrum. Dieser Abstand vom Zentrum zum Zentrum ist für Drahtbonden oder automatisiertes Bonden mittels eines Bandträgers angemessen. Diese Chipkonfiguration ist für Chips mit einer hohen Anzahl von I/O-Anschlüssen typisch, wie ursprünglich zur Verwendung bei Drahtbondsystemen oder Systemen mit automatischem Bonden mittels eines Bandträgers vorgesehen.
  • Bei einem Zusammenbauverfahren gemäß einer Ausführungsform der Erfindung wird ein plattenähnliches, dielektrisches Einfügestück 836 mit einem Chip 820 zusammengebaut. Das Einfügestück 836 verfügt über eine flexible obere Schicht 838 (13) aus einer dünnen Lage eines Materials mit relativ hohem Elastizitätsmodul sowie einer nachgiebigen unteren Schicht 840 aus einem Material mit relativ niedrigem Elastizitätsmodul. Das Material der oberen Schicht 838 mit hohem Modul kann ein Polymer wie ein Polyimid oder ein anderes wärmehärtendes Polymer, ein Fluorpolymer oder ein thermoplastisches Polymer sein. Das nachgiebige Material der unteren Schicht 840 mit niedrigem Modul kann ein Elastomer sein. Wünschenswerterweise verfügt das Material mit niedrigem Modul über elastische Eigenschaften (einschließlich des Elastizitätsmoduls), die mit denen von Weichkautschuk vergleichbar sind, mit einer durch ein Härteprüfgeräts gemessenen Härte von ungefähr 20 bis 70 Shore A. Das Einfügestück 836 verfügt über eine durch die untere Schicht 840 gebildete erste oder Unterseite 842 und eine durch die obere Schicht 838 gebildete zweite oder Oberseite 844. Die untere, nachgiebige Schicht 840 verfügt über Löcher oder Hohlräume 841 zwischen Materialanhäufungen 843 des Materials mit niedrigem Modul.
  • Das Einfügestück 836 verfügt über Ränder 846, die die Flächen 842 und 844 begrenzen und sich zwischen diesen erstrecken. Das Einfügestück verfügt auch über eine Vielzahl zentraler Anschlusspunkte 848, die über die zweite oder Oberseite 844 verteilt sind. Die Anschlusspunkte 848 sind mit im Wesentlichen gleichen Zwischenräume so auf der Fläche 844 verteilt, dass sie ein ”Flächenarray” bilden. Die Abmessungen des Einfügestücks 836 in der Ebene der Oberseite 844 sind kleiner als die entsprechenden Abmessungen des Chips 820 in der Ebene der Vorderseite 822. Die Anzahl der zentralen Anschlusspunkte 848 kann ungefähr der Anzahl peripherer Kontakte 830 auf dem Halbleiterchip entsprechen. Jedoch ist der lineare Mitte-Mitte-Abstand zwischen benachbarten zentralen Anschlusspunkten 848 wesentlich größer als der Mitte-Mitte-Abstand zwischen benachbarten peripheren Kontakten 830 auf dem Chip, da die zentralen Kontakte 848 im Wesentlichen gleichmäßigen verteilt sind, anstatt dass sie nur auf einige wenige Reihen konzentriert wären. Jeder zentrale Anschlusspunkt 848 ist mit einer der Materialanhäufungen 843 des Materials mit niedrigem Modul in der nachgiebigen Schicht 840 ausgerichtet, wohingegen die Löcher 841 in der nachgiebigen Schicht nicht mit den zentralen Anschlusspunkten 848 ausgerichtet sind. Bei einer Variation dieser Ausführungsform können die Löcher mit Anschlusspunkten 848 ausgerichtet sein. Bei einer weiteren Variation können die Löcher zusammenhängend ausgebildet sein, wohingegen die Materialanhäufungen des Materials mit niedrigem Modul gesonderte Stäbe oder Säulen bilden, die ganz von derartigen kontinuierlichen Löchern umgeben sind.
  • Wie es am besten aus der 13 erkennbar ist, ist jeder zentrale Anschlusspunkt 848 mit einer Teilzuleitung 50 und einem Bondanschlusspunkt 852 verbunden, die einstückig mit dem zentralen Anschlusspunkt ausgebildet sind. Zentrale Anschlusspunkte 848, Teilzuleitungen 50 und Bondanschlusspunkte 852 können aus im wesentlichen jedem beliebigen elektrisch leitenden Material bestehen, jedoch bestehen sie vorzugsweise aus einem metallischen Material wie Kupfer und Kupferlegierungen, Edelmetallen und Edelmetallegierungen. Diese Komponenten werden typischerweise durch herkömmliche fotolithografische Ätz- oder Abscheidungstechniken auf der Ober- oder zweiten Seite 844 des Einfügestücks 836 hergestellt. Die Bondanschlusspunkte 832 sind in Reihen 54 angrenzend an die Ränder 846 des Einfügestücks angeordnet. Wie es am besten aus der 12 erkennbar ist, existieren vier derartige Reihen 54 von Bondanschlusspunkten, wobei eine benachbart zu jedem Rand des Einfügestücks liegt.
  • Beim Zusammenbauverfahren gemäß dieser Ausführungsform der Erfindung wird das Einfügestück 836 mit den vorgefertigten Anschlusspunkten 848, den Teilzuleitungen 50 und den Bondanschlusspunkten 852 darauf so auf den Chip 820 positioniert, dass die erste Seite 842 des Einfügestücks der Vorderseite 822 des Chips zugewandt ist und die Ränder 846 des Einfügestücks innerhalb der Reihen 832 der Randkontakte 830 auf dem Chip angeordnet sind. Bondkontaktanschlüsse 832 werden durch einen herkömmlichen Drahtbondvorgang elektrisch mit Kontakten 830 auf dem Chip verbunden. Die Anordnung der Bondanschlusspunkte 852 in Reihen parallel zu den Reihen von Randkontakten 830 auf dem Chip, benachbart zu diesen, erleichtert den Drahtbondprozess erheblich. Die beim Drahtbondvorgang aufgebrachten feinen, flexiblen Bonddrähte 856 verschmelzen mit den Bondanschlusspunkten 852 und den Teilzuleitungen 50 auf dem Einfügestück, um zusammengesetzte Zuleitungen zu bilden, die sich von den Randkontakten des Chips zu den zentralen Anschlusspunkten auf dem Einfügestück erstrecken. Wie es am besten unter Bezugnahme auf die 13 erkennbar ist, erstreckt sich jede derartige zusammengesetzte Zuleitung von einem Randkontakt 830 auf zentrale Weise zu einem zugehörigen zentralen Anschlusspunkt 848. Jede derartige zusammengesetzte Zuleitung erstreckt sich über den Rand 846 des Einfügestücks.
  • Im nächsten Stadium des Prozesses wird ein dielektrisches Umhüllungs- oder Lotmaskierungsmaterial mit niedrigem Elastizitätsmodul wie ein Silikonkautschuk oder ein anderes gießbares Polymer 858 (14) auf das Einfügestück und den Chip und auf die Bonddrähte 856 aufgetragen. Die Umhüllung wird so aufgetragen, dass Löcher 860 in Ausrichtung mit jedem der zentralen Anschlusspunkte 848 auf dem Einfügestück verbleiben. Dies kann so bewerkstelligt werden, wie es oben unter Bezugnahme auf den Aufbau der 9 erörtert wurde. In diesem Stadium ist der Aufbau relativ stabil und kann leicht gehandhabt werden. So sind die Drähte 856 durch die Umhüllung vollständig geschützt.
  • Entweder vor oder nach dem Auftragen der Umhüllung 858 können der Chip und alle innerhalb des Aufbaus hergestellten Verbindungen dadurch getestet werden, dass zeitweilige elektrische Verbindungen mit den zentralen Anschlusspunkten 848 hergestellt werden. Da die zentralen Anschlusspunkte 848 mit erheblichen Mitte-Mitte-Abständen vorliegen, können sie leicht mit Prüfspitzen wie dem schematisch in der 14 dargestellten Satz 862 mit mehreren Prüfspitzen kontaktiert werden. Darüber hinaus ist, da die untere Schicht 840 des Einfügestücks nachgiebig ist, jeder zentrale Anschlusspunkt 848 zur Vorderseite 822 des Chips 820 hin, und von dieser weg, auslenkbar. So kann die untere Schicht durch die Spitzen 864 des Satzes 862 von Prüfspitzen zusammengedrückt werden. Dies erleichtert es sehr, guten elektrischen Kontakt zwischen einer Vielzahl von Prüfspitzen und einer Vielzahl von zentralen Anschlusspunkten gleichzeitig herzustellen, und dies erleichtert demgemäß stark das elektrische Testen des Chips und der anderen Komponenten des Aufbaus. Die Konfiguration der nachgiebigen Schicht 840 trägt zu diesem Vorgang bei. Jede Materialanhäufung 843 des Materials mit niedrigem Modul sorgt für eine Unterstützung und Halterung der ausgerichteten Anschlusspunkte 848. Da die Spitzen 864 des Satzes 862 von Prüfspitzen mit den Anschlusspunkten in Kontakt stehen, wird jede Materialanhäufung 843 in der vertikalen Richtung zusammengedrückt und zeigt daher die Tendenz, in horizontaler Richtung, parallel zur Ebene des Chips, aufzuwölben. Löcher 841 sorgen für Raum für ein derartiges Aufwölben. Jeder Anschlusspunkt 848 kann sich im Wesentlichen unabhängig von den anderen Anschlusspunkten nach unten zum Chip hin bewegen. Die nachgiebige Schicht 840 muss nur für eine ausreichende Abwärtsbewegung von Anschlusspunkten 848 sorgen, um Toleranzen der Komponenten und der Testeinrichtung dadurch aufzufangen, dass Differenzen der Vertikalposition zwischen benachbarten Anschlusspunkten und/oder Prüfspitzen aufgefangen werden. Typischerweise reicht eine Nachgiebigkeit von ungefähr 0,125 mm oder weniger aus. Z. B. kann die nachgiebige Schicht 840 ungefähr 0,2 mm dick sein.
  • Obwohl der Satz 862 von Prüfspitzen schematisch so dargestellt ist, dass er nur einige wenige Spitzen 864 enthält, kann er tatsächlich eine vollständige Besetzung von Spitzen 864 mit einer Anzahl entsprechend der Anzahl von Anschlusspunkten 848 aufweisen, so dass alle Anschlusspunkte 848 gleichzeitig kontaktiert werden können. Die Spitzen des Satzes 862 von Prüfspitzen können stabil an einem gemeinsamen Halter 865 angebracht sein. Daher kann der Satz von Prüfspitzen stabil, zuverlässig und beständig sein. Die spezielle Form der Spitzen 864 ist nicht kritisch. Jedoch können die Spitzen 864 wünschenswerterweise als kleine Metallkugeln ausgebildet sein, die durch Lötverbindung mit dem Halter 865 verbunden sind. Der Halter 865 kann seinerseits ein Keramikkörper mit geeigneten Innenzuleitungen sein, ähnlich einem herkömmlichen Halbleitersubstrat. Da der Satz von Prüfspitzen gleichzeitige Verbindungen mit allen Anschlusspunkten im Unteraufbau herstellen kann, und da der Satz von Prüfspitzenabmessungen und eine Konfiguration ähnlich einem tatsächlichen Substrat aufweisen kann, kann die unter Verwendung der Prüfspitze hergestellte zeitweilige elektrische Verbindung für einen realistischen Test des Unteraufbaus aus dem Chip und dem Einfügestück sorgen. Insbesondere enthält der Satz von Prüfspitzen keine langen Zuleitungen, die zu unerwünschten Induktivitäten und/oder Kapazitäten führen können. Demgemäß kann der Satz von Prüfspitzen dazu verwendet werden, den Chip mit voller Geschwindigkeit zu testen und zu betreiben. Da der Satz von Prüfspitzen eine einfache, wirtschaftliche Vorrichtung bilden kann, können viele derartige Sätze von Prüfspitzen in einer Herstellanlage bereitgestellt werden, so dass jeder Chip für eine längere Periode getestet werden kann.
  • Im nächsten Stadium des Zusammenbauvorgangs nach dem Testen wird der Unteraufbau aus dem Chip und dem Einfügestück einem Substrat gegenüber angeordnet, das elektrische Kontaktflecke trägt. Der Aufbau wird so auf dem Substrat positioniert, dass die zentralen Anschlusspunkte 848 auf die elektrischen Kontaktflecke auf dem Substrat zuweisen und jeder zentrale Anschlusspunkt 848 mit einem Kontaktfleck ausgerichtet ist. Zwischen den zentralen Anschlusspunkten und den Kontaktflecken des Substrats können Materialanhäufungen aus einem elektrisch leitenden Bondmaterial wie einem Lot oder einem elektrisch leitenden Kleber angebracht werden. Es wird dann dafür gesorgt, dass diese Materialanhäufungen fließen und eine Verbindung mit den zentralen Anschlusspunkten 848 und den Kontaktflecken herstellen, um dadurch mechanische und elektrische Verbindungen zwischen den zentralen Anschlusspunkten und den Kontaktflecken zu bilden. Dieses Stadium des Prozesses kann im Wesentlichen dieselben Techniken nutzen, wie sie bei einer Oberflächenmontage-Technik zum Aufbauen von Komponenten auf gedruckten Leiterplatten verwendet werden. Da die zentralen Anschlusspunkte 848 mit erheblichen Mitte-Mitte-Abständen angeordnet sind, können standardmäßige Oberflächenmontagetechniken ohne Schwierigkeit verwendet werden. Z. B. kann eine hohe Anzahl von I/O-Anschlüssen mit Mitte-Mitte-Abständen von 10 bis 25 Mil (250 bis 625 Mikrometer) erzielt werden. Bei einer alternativen Ausführungsform kann jeder Kontaktfleck auf dem Substrat ein trennbarer Mikrominiaturverbinder wie eine Buchsenanordnung sein, und an jedem Anschlusspunkt kann ein passender trennbarer Verbinder vorhanden sein. Z. B. kann jeder Anschlusspunkt 848 einen Miniaturstift aufweisen, der so ausgebildet ist, dass er in eine derartige Buchse eingreift. In diesem Fall dienen die Stifte als Maßnahme zum Verbinden von Anschlusspunkten 848 mit den Kontaktflecken des Substrats. Die Umhüllungs- oder Lötmaskierungsschicht kann mit Metallringen versehen sein, die jedes Loch 860 und demgemäß jeden Anschlusspunkt 848 umgeben. Jeder derartige Ring bildet einen vorbestimmten Bereich, der durch Lot benetzt werden kann und so das Lot an jeder Verbindungsstelle auf ein vorbestimmtes Gebiet eingrenzt. Auch können kleine Stummel, Kugeln oder Stifte in den Löchern der Lotmaskierungsschicht in elektrischem Kontakt mit den Anschlusspunkten 848 positioniert sein, und diese Stummel können an ein Substrat gelötet werden.
  • Insoweit jeder Randkontakt 830 auf dem Chip mit einem der zentralen Anschlusspunkte 848 auf dem Einfügestück verbunden wird und jeder derartige zentrale Anschlusspunkt mit einem der Kontaktflecke auf dem Substrat verbunden wird, wird jeder Randkontakt 830 mit einem der Kontaktflecke auf dem Substrat verbunden. Der Substratkontaktfleck kann selbstverständlich durch herkömmliche Verbindungen (nicht dargestellt) im Substrat mit anderen Elementen einer elektrischen Schaltung verbunden werden. Z. B. kann das Substrat eine Leiterplatte, eine Schalttafel oder ein Hybridschaltungssubstrat mit verschiedenen elektronischen Elementen zusätzlich zum Chip 820 sein.
  • Die Verbindungen zwischen dem Chip und dem Substrat (zwischen Randkontakten 830 und Kontaktflecken) sind im Gebiet des Chips selbst untergebracht, d. h. innerhalb des vom Chip 820 belegten Gebiets auf dem Substrat. So wird kein Raum auf der Fläche des Substrats durch ein herkömmliches ”auseinanderlaufendes” Muster vom Verbindungen vergeudet. Darüber hinaus ist der Aufbau gegen Wärmezyklen im Wesentlichen beständig. Jede der zusammengesetzten Zuleitungen, die einen der Chip-Randkontakte und einen der zentralen Anschlusspunkte 848 auf dem Einfügestück verbinden, ist flexibel. So sind die Teilzuleitungen 50 (13) auf der Oberfläche des Einfügestücks selbst vorzugsweise flexibel, und es sind auch die feinen Bonddrähte 856 flexibel. Das Einfügestück selbst und insbesondere die obere Schicht 838 und die untere nachgiebige Schicht 840 können flexibel sein. Demgemäß kann eine erhebliche Bewegung von Anschlusspunkten 848 auf dem Einfügestück relativ zu Kontakten 830 auf dem Chip in Richtungen parallel zur Vorderseite des Chips auftreten. Eine derartige Bewegung kann aufgefangen werden, ohne dass wesentliche Kräfte auf die Verbindungsstellen zwischen den Zuleitungen und den Chipkontakten wirken. Während des Gebrauchs des Aufbaus können Wärmeexpansionsdifferenzen zwischen dem Chip 820 und dem Substrat zu einer merklichen Auslenkung der Kontaktflecke auf dem Substrat relativ zu Randkontakten 830 auf dem Chip führen. Insoweit die zentralen Anschlusspunkte 848 des Einfügestücks durch relativ steife, nicht nachgiebige leitende Materialanhäufungen mit den Kontaktflecken des Substrats verbunden sind, zeigen die zentralen Anschlüsse die Tendenz, sich mit den Kontaktflecken zu bewegen. Jedoch wird eine derartige Bewegung leicht aufgefangen und führt demgemäß nicht zu erheblichen Belastungen an den Verbindungen zwischen den zentralen Anschlüssen und Kontaktflecken.
  • Der in der 15 dargestellte Aufbau verfügt über ein Einfügestück 836' ähnlich dem oben unter Bezugnahme auf die 11 bis 14 erörterten Einfügestück. Jedoch weisen die vorgefertigten, den Anschlusspunkten 848' zugeordneten Zuleitungen 850' äußere oder Kontaktabschnitte 854' auf, die sich über den Rand 846' des Einfügestücks nach außen erstrecken. Wenn die vorgefertigten Zuleitungen 850' auf der oberen Schicht 838' des Einfügestücks angeordnet werden, überqueren die vorgefertigten Zuleitungen den Rand 846' des Einfügestücks in beachtlicher Höhe über der ersten oder Unterseite 842' des Einfügestücks. Die vorstehenden äußeren Abschnitte 854' sind nach unten zur ersten Fläche 842' des Einfügestücks gekrümmt. Diese Krümmung wird wünschenswerterweise während der Herstellung des Einfügestücks und der Zuleitungen hergestellt, bevor das Einfügestück mit dem Chip zusammengebaut wird. Beim Zusammenbauvorgang wird das Einfügestück 836', auf dem die Zuleitungen 850' und die Anschlusspunkte 848' bereits montiert sind, so auf dem Chip 820' positioniert, dass die äußeren Abschnitte 854' mit den Kontakten 830' des Chips ausgerichtet sind. Die Krümmung der Zuleitungen liegt unter den äußeren oder Kontaktabschnitten 854' in enger Nachbarschaft zu den Chipkontakten 830'. Dann wird ein Werkzeug 855 zur Einwirkung auf die äußeren Abschnitte 854' gebracht, um diese einer Kraft aufzusetzen, um so die Zuleitungen 854' in Eingriff mit den Chipkontakten 830' zu drücken, um die äußeren Abschnitte 854 der Zuleitungen 850' direkt mit den Chipkontakten zu verbinden. Typischerweise wird durch das Werkzeug 855 Druck gemeinsam mit Wärme und/oder Ultraschallenergie ausgeübt. Dieses Stadium des Prozesses kann herkömmliche Thermokompressions- oder Ultraschallbondtechniken verwenden, wie sie herkömmlicherweise dazu verwendet werden, innere Zuleitungen bei einem automatisierten Bondvorgang mittels eines Bandträgers oder einem ”TAB”-Vorgang anzubonden. Dieser Bondvorgang sorgt für eine Verbindung zwischen jedem Chipkontakt 850' und einem der Anschlusspunkte 848' auf dem Einfügestück, ohne dass irgendein dazwischenliegender Drahtbondvorgang erforderlich wäre. Wenn einmal die Kontakte und die Anschlusspunkte auf diese Weise verbunden sind, kann der sich ergebende Unteraufbau im Wesentlichen auf dieselbe Weise, wie sie oben erörtert ist, vergossen und mit einem Substrat verbunden werden. Da die Zuleitungen 850' flexibel sind, sind die Anschlusspunkte 848' in Bezug auf die Kontakte 830' beweglich, um eine Wärmeausdehnung zu kompensieren.
  • Die bei dieser Struktur verwendeten Anschlusspunkte 848' und Zuleitungen 850' können durch Fotolithografietechniken hergestellt werden. Z. B. kann das Einfügestück zunächst durch eine massive Kupferfolie oder ein anderes Metall, das die zweite Fläche 844' bedeckt und sich über die Ränder 846' hinaus erstreckt, hergestellt werden. Die sich über die Ränder des Einfügestücks erstreckenden Abschnitte der Metallfolie können ausgebaucht werden, um zur Wirkung einer Abwärtskrümmung zu führen. Die Oberfläche der Metallschicht, die nach oben hin weg vom Einfügestück zeigt (die nach oben in der Zeichnung in der 15 zeigt), kann durch ein herkömmliches Fotoresistmuster so bedeckt werden, dass der Fotoresist die den Anschlusspunkten 848' und den Zuleitungen 850' entsprechenden Gebiete bedeckt. Die entgegengesetzte Fläche der Folie kann in den Gebieten, die sich über die Ränder 846' des Einfügestücks hinaus erstrecken, mit einem weiteren Fotoresist bedeckt werden. Dann kann die Folie einer Ätzlösung ausgesetzt werden, um die nicht durch den Fotoresist bedeckten Gebiete auf der Oberseite zu entfernen, d. h. alle Gebiete der Metallfolie außer den Anschlusspunkten 848' und den Zuleitungen 850' zu entfernen. Der Fotoresist kann entfernt werden, wobei das Einfügestück mit den Anschlusspunkten und den Zuleitungen auf ihm verbleibt. Die der Metallfolie durch Ausbauchen verliehene Krümmung sorgt für die gewünschte Abwärtskrümmung in den äußeren Abschnitten 854' der Zuleitungen. Alternativ können die Zuleitungen nach dem Ätzen unter Verwendung eines Formungsstempels umgebogen werden. Bei einem noch anderen Verfahren zur Zuleitungsherstellung kann das dielektrische Einfügestück, oder eine der im Wesentlichen ebenen dielektrischen Schichten, die das Einfügestück bilden, mit Merkmalen versehen sein, die aus der Ebene der Schichten vorstehen, wie Höckern oder länglichen Rippen. Die Zuleitungen können durch Abscheiden von Metall oder einem anderen leitenden Material so hergestellt werden, dass Zuleitungen gebildet sind, die sich über die vorstehenden Merkmale hinweg erstrecken, wobei dann diejenigen Teile der dielektrischen Schicht oder des Einfügestücks, die die vorstehenden Merkmale bilden, entfernt werden, wie durch selektives Ätzen der dielektrischen Schicht, wodurch Zuleitungen zurückbleiben, die aus der Ebene heraus gekrümmt sind. Der Schritt des Abscheidens des leitenden Materials zum Herstellen der Zuleitungen kann durch selektives Abscheiden des leitenden Materials unter Verwendung herkömmlicher Techniken oder durch Abscheiden eines leitenden Materials und durch selektives Ätzen oder anderes Entfernen desselben vor dem Ätzen der dielektrischen Schicht ausgeführt werden.
  • Eine alternative, im Wesentlichen ähnliche Anordnung, verfügt über ein Einfügestück mit einer flexiblen oberen Schicht, ähnlich der oberen Schicht 838 beim oben unter Bezugnahme auf die 11–14 erörterten Einfügestück. Anschlusspunkte und Zuleitungen sind auf der ersten oder Unterseite dieser Schicht so positioniert, dass die Anschlusspunkte zum Chip zeigen, wenn die Schicht auf dem Chip positioniert ist. Das Einfügestück kann auch eine gesonderte nachgiebige untere Schicht enthalten, die zwischen der oberen Schicht und der Vorderseite des Chips angeordnet ist und auch unterhalb Anschlusspunkten, d. h. zwischen diesen und dem Chip angeordnet ist. Die nachgiebige Schicht kann auf der Chipfläche positioniert werden, bevor die obere Schicht und die Anschlusspunkte auf der nachgiebigen Schicht positioniert werden. In diesem Fall kann die nachgiebige Schicht auf ihrer Ober- und ihrer Unterseite Kleber tragen, um die obere Schicht mit dem Chip zu verbinden. Da die nachgiebige Schicht weich ist, verbleibt die obere Schicht selbst dann flexibel, wenn sie über die nachgiebige Schicht mit dem Chip verbunden ist, und die Anschlusspunkte sind immer noch in Bezug auf die Kontakte in einer Richtung parallel zur Fläche des Chips beweglich. Alternativ kann die nachgiebige Schicht aus einem teilgehärteten Elastomer, wie einen sogenannten Silikonelastomer der ”Stufe B” hergestellt sein. Nach dem Aufbau der oberen Schicht kann dieses teilweise gehärtete Material vollständig gehärtet werden, wie durch Erwärmung, was bewirkt, dass sich das Elastomer mit der oberen Schicht und der Chipoberfläche verbindet. Bei dieser Anordnung sind die Anschlusspunkte unter der oberen Schicht angeordnet. Um für Zugriff auf die Anschlusspunkte von der zweiten oder Oberseite des Einfügestücks her zu sorgen, wird die obere Schicht des Einfügestücks durchlöchert, wie durch Einstrahlen von Strahlungsenergie von einer Strahlungsenergiequelle wie einem Laser, und zwar in Ausrichtung mit den Anschlusspunkten, um dadurch Löcher in Ausrichtung mit diesen zu erzeugen. Wenn die Löcher einmal ausgebildet sind, kann der sich ergebende Unteraufbau auf dieselbe Weise wie oben erörtert, mit einem Substrat verbunden werden. Diese Löcher können hergestellt werden, bevor das Einfügestück mit dem Chip verbunden wird, und tatsächlich können sie hergestellt werden, bevor die Anschlusspunkte auf dem Einfügestück positioniert werden. Bei einer weiteren alternativen Anordnung können die Anschlusspunkte und die Zuleitungen auf der nachgiebigen Schicht selbst angebracht werden.
  • Der in der 16 dargestellte Aufbau ist demjenigen der 15 ähnlich. Jedoch verfügen die außenliegenden Abschnitte 8354 von Zuleitungen 8350 über äußere Fortsätze, die sich über periphere bzw. Randkontakte 8330 des Chips hinaus erstrecken. Diese äußeren Fortsätze sind an einem Befestigungs- bzw. Sicherungselement 8361 befestigt. Obwohl in der 16 nur ein Sicherungselement 8361 erkennbar ist, ist deutlich zu beachten, dass an jedem Rand eines Einfügestücks 8336, wie in der 17 erkennbar, ein ähnliches Sicherungselement 8361 vorhanden ist. Jedes Sicherungselement dient dazu, die äußeren Abschnitte der Zuleitungen zu verstärken und abzustützen und ein unerwünschtes Verbiegen der Zuleitungen in Richtungen parallel zu den Flächen des Einfügestücks und des Chips während des Zusammenbaus zu verhindern. Die zentralen Anschlusspunkte 8348 und die Randkontakt-Zuleitungen 8350, die dem Einfügestück 8336 zugeordnet sind, sind auf der ersten oder dem Chip zugewandten Fläche 8342 der oberen Schicht 8338 des Einfügestücks angeordnet. Wie es am besten aus der 17 erkennbar ist, sind die Sicherungselemente 8361 durch Brückenelemente 8363 mit dem Einfügestück 8336 verbunden. Die Brückenelemente sind an voneinander beabstandeten Stellen um den Umfang des Einfügestücks herum angeordnet. Vorzugsweise sind das Einfügestück, die Sicherungselemente und die Brückenelemente als einstückige Einheit ausgebildet. Alle diese Komponenten können Teile einer einstückigen Lage aus einem dielektrischen Material sein. So können das Einfügestück 8336, die Brückenelemente 8363 und die Sicherungselemente 8361 alle als Teil eines langgestreckten Bands 8381 (17) ausgebildet sein, das mehrere Einfügestücke 8336 aufweisen kann, von denen jedes über zugeordnete Sicherungselemente und Brückenelemente verfügt. Das Band kann auch Abfall- oder Beschneidungsgebiete 8383 aufweisen. Während der verschiedene Zusammenbau- und Handhabungsvorgänge können die Einfügestücke und die Chips durch den Prozess des Vorschiebens des Bands vorgeschoben werden.
  • Brückenelemente 8363 sind an den Ecken des Einfügestücks angeordnet. Der bei diesem Aufbau verwendete Chip 8320 verfügt über vier Reihen 8332 von Randkontakten 8330, wobei die Reihen ein im Wesentlichen rechteckiges Muster bilden. Jedoch enden die Reihen der Randkontakte kurz vor den Ecken dieses Rechteckmusters, so dass die Eckbereiche des Musters im Wesentlichen frei von Kontakten 8330 sind. Brückenelemente 8363 liegen über diesen Eckbereichen, und sie bedecken demgemäß keinen der Kontakte 8330.
  • Jedes Sicherungselement 8361 verfügt über eine obere Schicht 8301 (16). Jedes Sicherungselement verfügt über einen inneren Rand 8365, der sich im Wesentlichen parallel zu einem Rand 8346 des Einfügestücks erstreckt, so dass diese parallelen Ränder einen länglichen Schlitz 8367 zwischen dem Sicherungselement und dem Einfügestück bilden. Schlitze 8367 sind mit den Reihen 8332 der Chip-Randkontakte 8330 ausgerichtet. Die Randkontakt-Zuleitungen 8350 erstrecken sich über die Schlitze 8367, wobei die äußeren Fortsätze 8354 dieser Zuleitungen an den Sicherungselementen 8361 angebracht sind, so dass jede Randkontakt-Zuleitung 8350 sowohl durch das Einfügestück als auch das Sicherungselement gehalten wird.
  • Jedes Sicherungselement 8361 verfügt über eine einzelne Reihe äußerer Anschlusspunkte 8372, die sich im Wesentlichen parallel zum benachbarten Schlitz 8367 erstrecken. Die äußeren Anschlusspunkte 8372 sind auf der ersten oder dem Chip zugewandten Fläche 8369 der oberen Schicht 8301 jedes Sicherungselements 8361 angeordnet. Äußere Anschlusszuleitungen 8374 (16) erstrecken sich von den äußeren Anschlusspunkten 8372 über die Schlitze 8367 nach innen. Jede derartige äußere Anschlusszuleitung verfügt über ein inneres Ende 8367, das am Einfügestück 8336 befestigt ist. So erstrecken sich sowohl die äußeren Anschlusszuleitungen 8372 als auch die Randkontakt-Zuleitungen 8350 über den Schlitz 8367. Diese Zuleitungen liegen entlang der Länge jedes Schlitzes 8367 vermischt vor.
  • Im Einfügestück und in der oberen Schicht jedes Sicherungselements sind Löcher 8360 in Ausrichtung mit den zentralen Anschlusspunkten 8348 und den äußeren Anschlusspunkten 8372 vorhanden, so dass die zentralen und die äußeren Anschlusspunkte von den zweiten Flächen des Einfügestücks und der Sicherungselemente her, d. h. von der vom Chip wegzeigenden Fläche, zugänglich sind.
  • Das Einfügestück 8336 verfügt über eine nachgiebige untere Schicht 8340, und jedes Sicherungselement 8361 kann eine nachgiebige untere Schicht 8303 (16) aufweisen. Alle diese nachgiebigen Schichten können den oben erörterten nachgiebigen Schichten ähnlich sein, und sie können zum Erhöhen ihrer Nachgiebigkeit Löcher (nicht dargestellt) beinhalten. Die nachgiebigen Schichten des Einfügestücks und der Sicherungselemente können gesondert von diesen Komponenten hergestellt und zusammengebaut werden, oder sie können in das Band 8381 eingeschlossen sein.
  • Die Zuleitungen und die Anschlusspunkte können vor Ort auf dem Einfügestück und den Sicherungselementen durch einen Ätzprozess, ähnlich den oben beschriebenen, ausgebildet werden. Auf die dielektrische Lage, die schließlich die obere Schicht 8338 des Einfügestücks und die oberen Schichten 8301 der Sicherungselemente bildet, kann eine Kupfer- oder andere Metallfolie auflaminiert werden und dann mit einem Fotoresistmuster bedeckt und geätzt werden, um die verschiedenen Anschlusspunkte und Zuleitungen zu bilden. Löcher 8360 und Schlitze 8367 können nach den Anschlusspunkten und Zuleitungen durch selektives Aufbringen von Strahlungsenergie wie Laserstrahlung auf die Folie zum selektiven Entfernen von Abschnitten der Folie ausgebildet werden. Alternativ können die Schlitze und Löcher vor den Zuleitungen und Anschlusspunkten ausgebildet werden, wie durch Ätzen oder mechanisches Stanzen der dielektrischen Lage. Dann können die Zuleitungen und Anschlusspunkte durch Auftragen und selektives Ätzen einer Metallschicht hergestellt werden. In diesem Fall sollten die Löcher und Schlitze in der dielektrischen Lage zeitweilig mit einem Resist gefüllt werden, um ein unerwünschtes Ätzen der Zuleitungen und der Anschlusspunkte durch ein Ätzmittel zu verhindern, das durch die Löcher und die Schlitze eindringt. Die Randkontakt-Zuleitungen 8350 und die äußeren Anschlusszuleitungen 8374 werden innerhalb der Schlitze 8367 zur Unterseite des Einfügestücks nach unten umgebogen. Die Abwärtskrümmung dieser Zuleitungen kann dadurch hergestellt werden, dass die zum Herstellen dieser Zuleitungen verwendete Folie eingebaucht wird. So erstreckt sich jede derartige Zuleitung zur Unterseite des Einfügestücks, obwohl sich jede Zuleitung 8350 und 8374 von oberhalb der unteren Schichten 83083 und 340 der Sicherungselemente und des Einfügestücks in den Schlitz 8367 erstreckt. Bevor das Einfügestück mit dem Chip zusammengebaut wird, wird ein Satz von Unterstützungselementen 8307 dem Chip 8320 gegenüberstehend so angeordnet, dass ein derartiges Unterstützungselement entlang jedem Rand 8309 des Chips liegt. Wie es am besten aus der 19 erkennbar ist, können Unterstützungselemente 8307 als einstückiger rechteckiger Ring oder als Box 8311, die die Ränder des Chips eng umgeben kann, vorhanden sein. Jedes Unterstützungselement verfügt über eine Oberseite 8313 (16), die so angeordnet ist, dass sie im Wesentlichen koplanar mit der Vorder- oder Oberseite 8322 des Chips liegt. So können der Chip 8320 und die Unterstützungselemente 8307 auf einem planaren Träger 8315 angeordnet sein, und die Dicke der Unterstützungselemente kann im Wesentlichen der Dicke des Chips entsprechen.
  • Beim Zusammenbauen des Einfügestücks mit dem Chip wird das Einfügestück mit den darauf vorhandenen verschiedenen Anschlusspunkten und Zuleitungen so auf dem Chip positioniert, dass die Schlitze, und demgemäß die Zuleitungen, mit den Randkontakten auf dem Chip ausgerichtet sind. Jedes Sicherungselement 8361 liegt über einem Unterstützungselement 8307 und wird zumindest teilweise durch ein solches Element abgestützt. Dann wird in jeden Schlitz 8367 ein Bondwerkzeug eingeführt und mit den Randkontakt-Zuleitungen 8350 und den äußeren Anschlusszuleitungen 8372 in Eingriff gebracht, um jede derartige Zuleitung in Kontakt mit einem der Randkontakte 8330 auf dem Chip zu drücken. Durch das Werkzeug können Wärme, Druck und Ultraschallenergie zugeführt werden, um den Bondvorgang zu fördern. Die Anordnung der Zuleitungen innerhalb des Schlitzes erleichtert den Bondvorgang erheblich. Das Bondwerkzeug 8355 kann in einen der Schlitze 8367 eingeführt werden und entlang der Länge desselben verschoben werden, um alle Zuleitungen mit allen in diesem Schlitz ausgerichteten Randkontakten 8330 zu verbinden. Dieser Prozess kann für jeden Schlitz 8367 wiederholt werden. Das Werkzeug kann gleichzeitig mit vielen Zuleitungen in Kontakt treten und diese anbonden.
  • Nachdem die Zuleitungen an die Kontakte angebondet wurden, wird eine dielektrische Umhüllung (nicht dargestellt) mit niedrigem Modul aufgetragen. Bei einem alternativen Zusammenbauprozess können die nachgiebigen Schichten 8340 und 8303 durch die Umhüllung hergestellt werden. So kann die Umhüllung so aufgetragen werden, dass sie zwischen das Einfügestück (nicht dargestellt) und den Chip eindringt, um dazwischen eine nachgiebige Schicht 8340 auszubilden. Die Umhüllung kann auch zwischen Sicherungselementen 8361 und Unterstützungselementen 8307 eindringen, um nachgiebige Schichten 8303 zu bilden, und sie kann in Schlitze 8367 eindringen, die Zuleitungen 8374 und 8350 zu bedecken. Die Umhüllung kann unter Druck in flüssigem oder fließfähigem Zustand eingebracht und dann gehärtet werden. Das Einfügestück, der Chip und zugehörige Elemente können während dieses Prozesses in einem Formwerkzeug angeordnet werden, und das Formwerkzeug kann die Abfallgebiete 8383 der Lage oder des Bands (17) abklemmen, um den Fluss der Umhüllung zu begrenzen. Die Umhüllung kann unter Verwendung einer Standard-Spritzgießtechnik unter Druck eingespritzt werden. Nach dem Vergießen kann der in den 16 und 17 dargestellte Aufbau vom Band getrennt werden und im Wesentlichen auf dieselbe Weise wie die oben erörterten Aufbauten an einem Substrat montiert werden. So können sowohl die äußeren Anschlusspunkte 8372 als auch die zentralen Anschlusspunkte 8348 mit Kontaktflecken auf dem Substrat verbunden werden.
  • Der in den 16 und 17 dargestellte Aufbau sorgt für eine gute Verstärkung der Zuleitungen während der Herstellung. Auch sorgen die äußeren Anschlusspunkte für erhöhte Verbindungskapazität. Obwohl sich die Sicherungselemente und die äußeren Anschlusspunkte nach außen über die Randkontakte auf dem Chip erstrecken, ist diese Erstreckung nach außen oder das ”Auffächern” minimal. Vorzugsweise belegt der Aufbau mit Sicherungselementen und äußeren Anschlusspunkten ein Gebiet in der Ebene parallel zur Chipfläche, das nicht größer als ungefähr das 1,5-Fache, wünschenswerterweise nicht mehr als ungefähr das 1,2-Fache, des vom Chip selbst belegten Gebiets ist.
  • Wie es in der 18 dargestellt ist, ist ein Einfügestück 8436 gemäß einer weiteren Ausführungsform der Erfindung mit Sicherungselementen 8461, Schlitzen 8467 und äußeren Anschlusspunkten 8472 ähnlich den entsprechenden Komponenten versehen, die oben unter Bezugnahme auf die 16 und 17 erörtert wurden. Äußere Anschlusspunkte 8472 sind auf der zweiten Fläche jedes Sicherungselements angeordnet, d. h. auf der Fläche, die vom Halbleiterchip 8420 weg zeigt. Das Einfügestück 8436 verfügt auch über zentrale Anschlusspunkte 8448 auf seiner zweiten Fläche. Jeder zentrale Anschlusspunkt 8448 ist mit einer Teilzuleitung 8450 und einem Bondanschlusspunkt 8452 verbunden. In ähnlicher Weise ist jeder äußere Anschlusspunkt 8472 mit einer ähnlichen Teilzuleitung 7475 und einem Bondanschlusspunkt 8477 verbunden. Zu beiden Seiten jedes Schlitzes 8467 existieren Reihen von Bondanschlusspunkten 8452 und 8477. Die Bondanschlusspunkte werden durch einen Drahtbondvorgang ähnlich demjenigen, der oben unter Bezugnahme auf die 13 erörtert wurde, mit den Randkontakten 8430 auf dem Chip 8420 verbunden. Hierbei erleichtert wiederum die Anordnung der Bondanschlusspunkte in Reihen den Drahtbondvorgang.
  • Der Chip 8420 verfügt auch über zentrale Kontakte 8431, die im zentralen Bereich der Chipvorderseite angeordnet sind. Das Einfügestück 8436 verfügt über eine diese zentralen Kontakte umgebendes Loch 8480. Einige der Bondanschlusspunkte 8452, die bestimmten zentralen Anschlusspunkten 8448 zugeordnet sind, sind angrenzend an die Ränder des Lochs 8480 angeordnet. Diese Bondanschlusspunkte werden durch Drahtbonden mit den zentralen Kontakten 8431 des Chips verbunden, so dass diese und die Randkontakte 8430 über die zentralen Anschlusspunkte 8448 des Einfügestücks mit dem Substrat verbunden werden.
  • Erfindungsgemäße Aufbauten können zusätzliche Elemente zum mechanischen und elektrischen Schutz beinhalten. So kann im Einfügestück eine dünne, elektrisch leitende Erdungsschicht, wie eine Metallschicht, enthalten sein, um die Anschlusspunkte elektrisch gegen den Chip zu isolieren und für eine bessere Kontrolle von Impedanzen in Zuleitungen zu sorgen, die sich entlang dem Einfügestück erstrecken. Eine derartige leitende Schicht muss durch eine dielektrische Schicht von den Anschlusspunkten getrennt sein. Das Einfügestück selbst kann mehrere Schichten von Anschlusspunkten und Zuleitungen enthalten, die durch dielektrische Zwischenschichten voneinander getrennt sind. Eine derartige Anordnung erlaubt es, dass die Zuleitungen auf dem Einfügestück einander schneiden, ohne miteinander in Kontakt zu treten, und sie erlaubt mehr Zuleitungen und/oder breitere Zuleitungen in einem vorgegebenen Gebiet. Die obersten Schichten eines derartigen mehrschichtigen Einfügestücks können über Löcher verfügen, die mit den Anschlusspunkten der unteren Schichten ausgerichtet sind, um für Zugang zu diesen Anschlusspunkten der unteren Schichten zu sorgen und Anschluss an ein Substrat zu erlauben.
  • Die in der 20 dargestellten Komponenten sind denen ähnlich, die in den 16 und 17 dargestellt sind. So verfügt die Struktur über ein Einfügestück 8736 und Sicherungselemente 8761, die zwischen sich Schlitze 8767 bilden, wobei in der 20 nur ein derartiges Sicherungselement und ein Schlitz erkennbar sind. Die äußeren Anschlusszuleitungen und die peripheren Zuleitungen verfügen über Abschnitte 8754, die sich über die Schlitze erstrecken. Jeder derartige Zuleitungsabschnitt erstreckt sich von oberhalb der nachgiebigen Schicht 8703 des zugehörigen Sicherungselements und oberhalb der nachgiebigen Schicht 8740 des Einfügestücks in den Schlitz. Beim in der 16 dargestellten Zustand, vor dem Anbonden von Zuleitungsabschnitten 8754 an Anschlusspunkte 8730 des Chips, sind diese Zuleitungsabschnitte im Wesentlichen eben. D. h., dass sie sich in einer Ebene im Wesentlichen parallel zur Ebene des Einfügestücks 8736 und demgemäß parallel zur Ebene der Chipvorderseite 8722 erstrecken, wenn das Einfügestück über dem Chip liegt. Jede derartige Zuleitung ist in dieser horizontalen Ebene in der Erstreckungsrichtung des Schlitzes gekrümmt. So verfügt jede derartige Zuleitung über Endabschnitte 8780 und 8782 an den Rändern des Schlitzes, angrenzend an das Sicherungselement 8781 bzw. das Einfügestück 8736. Jeder Zuleitungsabschnitt 8754 verfügt ferner über einen mittleren Abschnitt 8784 angrenzend an das Zentrum des Schlitzes, über einem der Randkontakte 8730 auf dem Chip 8720. Jeder derartige mittlere Abschnitt 8784 ist gegen die imaginäre Achse versetzt, die die Enden 8780 und 8782 verbindet. Wie es in der 20 dargestellt ist, liegt der Versatz in der Erstreckungsrichtung des Schlitzes 8767. Während des Zusammenbauprozesses wird ein Werkzeug 8786 in den Schlitz 8767 eingeschoben, um den Zuleitungsabschnitt 8754 mit dem Randkontakt 8730 des Chips zu verbinden. Das Werkzeug greift am mittleren Abschnitt 8784 jedes Zuleitungsabschnitts an und drückt den mittleren Abschnitt nach unten in Kontakt mit dem Chipkontakt 8730. Da der mittlere Abschnitt gegen die die Enden 8780 und 8782 verbindende Achse versetzt ist, kann diese Abwärtsbewegung des mittleren Abschnitts durch eine kontrollierte Verdrillbewegung der Enden aufgefangen werden. Der mittlere Abschnitt 8784 kann auch in gewissem Ausmaß nach unten umgebogen werden. Diese Konstruktion sorgt für eine kontrollierte Abwärtsbewegung des mittleren Abschnitts 8784. Da jeder Zuführungsabschnitt 8754 während dieses Vorgangs an den Enden 8780 und 8782 festgehalten wird, verbleiben die Abschnitte an den gewünschten Positionen und werden demgemäß korrekt zum Chipkontakt 8730 ausgerichtet. Da alle mittleren Abschnitte 8784 in derselben Richtung versetzt sind, erhöhen die Versätze der Zuleitungsabschnitte die erforderlichen Abstände zwischen Zuleitungsabschnitten 8754 entlang der Länge des Schlitzes 8767 nicht. Darüber hinaus können diese Versätze, die in der Ebene des Einfügestücks liegen, ohne gesonderten Ausbauchungs- oder Biegevorgang beim selben Ätzvorgang erzeugt werden, der zum Ausbilden der Zuleitungen verwendet wird. Das Bondwerkzeug kann gleichzeitig mit den mittleren Abschnitten mehrerer Zuleitungen in Eingriff treten und diese Anbonden.
  • Wie es in den 21 und 22 dargestellt ist, beinhaltet eine Verbindungskomponente 930 zur Verwendung beim Anbringen von Anschlusspunkten an der Rück- oder Unterseite eines Chips eine im Wesentlichen kreuzförmige, einstückige Lage mit einem im Wesentlichen rechteckigen Verstärkungselement 932 und Flügeln 932, die von den Rändern desselben vorstehen. Die Lage verfügt über Schichtstruktur mit einer leitenden Schicht 936, einer Isolierschicht 938 und einer weiteren Isolierschicht 940 auf der entgegengesetzten Seite der leitenden Schicht 936. Die Schicht 938 bildet eine erste Fläche 942 der Verbindungskomponente, wohingegen die Schicht 940 eine zweite Fläche 944 bildet. Auf der ersten Fläche 942 der Verbindungskomponente ist in einem zentralen Bereich des Verstärkungselements 932 ein Satz von Anschlusspunkten 946 angeordnet. Diese Anschlusspunkte können in einem rechteckigen, gitterförmigen Array angeordnet sein. Obwohl in der 31 der Deutlichkeit der Darstellung halber nur einige wenige Anschlusspunkte dargestellt sind, können auf einer typischen Komponente einige Hundert Anschlusspunkte vorhanden sein.
  • Zuleitungen 948 sind auch auf der ersten Fläche 942 der Verbindungskomponente 930 ausgebildet, wobei jede derartige Zuleitung einstückig mit einem Anschlusspunkt 946 ausgebildet und elektrisch mit diesem verbunden ist. Zuleitungen 948 erstrecken sich nach außen, vom Verstärkungselement 932 auf den Flügeln 934 weg, und sie stehen zu den Enden der Flügel vor. So verfügt jede derartige Zuleitung 948 über einen sich entlang dem zugehörigen Flügel erstreckenden Flügelabschnitt und einen zentralen Abschnitt, der sich ausgehend vom Innenrand des Flügels zum zugehörigen Anschlusspunkt 946 erstreckt. Die Dicke der die Verbindungskomponente 930 bildenden verschiedenen Schichten ist in der 22 der Deutlichkeit der Darstellung halber stark übertrieben. In der Praxis weist jede dieser Schichten die minimale Dicke auf, die dazu erforderlich ist, die elektrischen Bedingungen zu erfüllen. Wünschenswerterweise weisen die Isolierschichten 938 und 940 die minimale Dicke auf, die dazu erforderlich ist, für Freiheit feiner Löcher und Unterbrechungen in der Isolation zu sorgen, wohingegen die leitende Schicht 936 und die Zuleitungen 948 die minimale Dicke aufweisen, die für elektrische Kontinuität sowie dazu erforderlich ist, für einen Strompfad mit relativ niedrigem Widerstand zu sorgen. Vorzugsweise ist jede der Isolierschichten weniger als ungefähr 9,5 mm dick, bevorzugter weniger als ungefähr 9,25 mm dick, wohingegen die leitende Schicht 936 vorzugsweise weniger als ungefähr 0,1 mm dick ist und jede der Zuleitungen 948 vorzugsweise weniger als ungefähr 0,1 mm dick ist. Die Verbindungskomponente 930 kann aus im Wesentlichen denselben Materialien und auf im Wesentlichen dieselbe Weise wie das Band hergestellt werden, das für Prozesse mit automatischem Bonden mittels eines Bandträgers verwendet wird. So können die Isolierschichten 938 und 940 herkömmliche dielektrische Polymermaterialien wie Polyimid beinhalten, wohingegen die Schicht 936, die Leiter 948 und die Anschlusspunkte 946 aus Kupfer oder anderen Metallen bestehen können. Das Muster der Anschlusspunkte und der Leiter können durch fotochemisches Ätzen oder durch Abscheidungstechniken, ähnlich denen, die bei der Herstellung von Bändern für automatisches Bonden mittels eines Bandträgers sowie flexibler gedruckter Schaltungen verwendet werden, hergestellt werden.
  • Die Komponente 930 kann mit einem boxförmigen Element 950 verwendet werden, wie es in den 23 und 24 dargestellt ist. Das boxförmige Element 950 verfügt über vier Unterstützungselemente oder Wände 952, die so angeordnet sind, dass sie einen im Wesentlichen rechteckigen Ring bilden, und ein Bodenelement 954, das sich über das Innere des Rings hinweg erstreckt, so dass die Wände 952 und das Bodenelement 954 zusammenwirkend eine rechteckige Box mit geschlossenem Boden und einem nach oben (in der 23 sichtbare Seite) offenen Innenraum 956 bilden. Die Box verfügt über die Länge l und die Breite w, die geringfügig größer als die entsprechenden Abmessungen des Chips 920 sind, wohingegen die Tiefe d dieser Box wünschenswerterweise geringfügig größer als die Dicke des Chips 920 ist, d. h. geringfügig größer als der Abstand zwischen den Flächen 922 und 924 des Chips. Jedes Unterstützungselement oder jede Wand 952 verfügt über einen sich nach unten, unter das Bodenelement 954 erstreckenden Vorsprung 958, so dass die Vorsprünge 958 und das Bodenelement 954 zusammenwirkend einen weiteren offenen Innenraum 960 an der Unterseite des Bodenelements 954 bilden. Das Bodenelement verfügt über mehrere Löcher oder Öffnungen 962 durch es hindurch zwischen den Räumen 956 und 960. Der Raum 960 ist flacher als der Raum 956. Das Boxelement 950 kann aus im Wesentlichen starren Materialien hergestellt werden, wie thermoplastischen oder wärmehärtenden Polymeren, keramischen und glaskeramischen Materialien, Verbundstoffen mit Polymermatrix und Verbundstoffen mit Metallmatrix sowie Metallen, wobei Metalle und Polymere bevorzugt sind.
  • Bei einem Herstellprozess gemäß einer Erscheinungsform der Erfindung wird eine zurückfedernde, nachgiebige Schicht 964 (25) aus einem Material mit relativ niedrigem Elastizitätsmodul im unteren oder nach unten zeigenden Raum 960 des Boxelements 950 angebracht. Vorzugsweise verfügt dieses Material mit niedrigem Modus über Elastizitätseigenschaften (einschließlich des Elastizitätsmoduls, die mit denen von weichem Kautschuk vergleichbar sind, mit von einem Härteprüfgerät gemessenen ungefähr 20 bis ungefähr 70 Shore A. Die nachgiebige Schicht 964 verfügt über Löcher 966 verteilt mit Materialanhäufungen 968 des Materials mit niedrigem Modul. Die Schicht 964 kann aus einer Lage eines massiven Elastomers dadurch hergestellt werden, dass diese gestanzt oder perforiert wird, um Löcher 966 zu bilden, und die dann in den unteren Raum 960 des Boxelements 950 eingesetzt und am Ort durch ein Klebermaterial 970 befestigt wird, dass sich durch Löcher 962 im Bodenelement 954 des Boxelements 950 erstreckt. Ein Teil dieses Klebermaterials kann teilweise oder vollständig die Oberseite des Bodenelements 954 beschichten, um für ein gewisses Ausmaß an Oberflächenhaftung oder Klebrigkeit an der Oberseite des Bodenelements zu sorgen. Alternativ kann die nachgiebige Schicht 964 durch Verguss am Ort innerhalb des unteren Raums des Boxelements hergestellt werden. So kann das elastomere Material in flüssigem Zustand eingeleitet werden und chemisch oder durch Wärme in einen elastischen Zustand gehärtet werden. Wenn die nachgiebige Schicht 964 auf diese Weise hergestellt wird, kann ein Teil des elastomeren Materials auf dieselbe Weise wie das Klebermaterial 970 durch die Löcher 962 dringen. Dies dient zum Befestigen der nachgiebigen Schicht an der Unterseite des Bodenelements. Die nachgiebige Schicht kann auch durch Siebdruck aufgebracht werden. Bei noch einer anderen alternativen Prozedur kann die nachgiebige Schicht einfach im unteren Raum des Boxelements positioniert werden, ohne dass sie an ihm befestigt wird.
  • Im nächsten Stadium des Zusammenbauprozesses wird die Verbindungskomponente 930 so mit dem Boxelement 950 zusammengefügt, dass die zweite Fläche 44 der Verbindungskomponente der freiliegenden oder Unterseite der nachgiebigen Schicht 964 zugewandt ist und das Verstärkungselement 932 mit dem Bodenelement 954 und der nachgiebigen Schicht 964 ausgerichtet ist. In diesem Stadium des Prozesses steht jeder Flügel 934 der Verbindungskomponente 930 über die Wände 952 nach außen vor und erstreckt sich über das untere Ende eines Vorsprungs 958 hinweg. So ist der zentrale Bereich des Anschlusspunkte 946 tragenden Verstärkungselements mit der nachgiebigen Schicht 964 ausgerichtet, wobei die Anschlusspunkte nach unten, weg von der nachgiebigen Schicht und vom Bodenelement 954 zeigen. Die Anordnung von Materialanhäufungen 968 in der nachgiebigen Schicht 964 wird so ausgewählt, dass sie zur Anordnung der Anschlusspunkte 946 passt. Wie es am besten in der 26 dargestellt ist (die ein späteres Stadium des Prozesses veranschaulicht), ist jeder Anschlusspunkt 946 mit einer Materialanhäufung 968 des Materials mit niedrigem Modul ausgerichtet, wohingegen die Löcher 966 in der Schicht 964 mit den Zwischenräumen zwischen Anschlusspunkten 946 ausgerichtet sind.
  • Im nächsten Stadium des Herstellprozesses werden Flügel 934 nach oben entlang den Wänden oder der Unterstützungselemente 952 des Boxelements 950 umgebogen. So erstrecken sich jeder Flügel 934 und die Flügelabschnitte 48 der Leiter an einem derartigen Flügel entlang der zugehörigen Wand 952 nach oben. Das Ende jedes Flügels ist nach innen über den obersten Rand der zugehörigen Wand 952 umgebogen. So ist, wie es aus der 25 erkennbar ist, das Ende des Flügels 934a am oberen Ende der Wand 952a nach innen umgebogen. In ähnlicher Weise erstreckt sich der Flügel 934b entlang der Seitenwand 952b nach oben, wie es in der 26 dargestellt ist, und er ist über das oberste Ende der Wand 952b nach innen umgebogen. So sind die äußersten Enden der Leiter 948 benachbart zu den Rändern der Flügel entlang den oberen Rändern der Wände 952, entfernt vom Bodenelement 954 um die obere Öffnung des Raums 956 herum angeordnet. Leiter 948 erstrecken sich entlang den Wänden des Boxelements zu Anschlusspunkten 946, die unterhalb des Boxelements angeordnet sind, nach unten. Da das Verbindungselement 930 und damit die Flügel 934 flexibel sind, kann der Umbiegevorgang leicht ausgeführt werden. Die äußersten Enden der Flügel, die über den oberen Rändern der Wände 950 liegen, sind mit den Oberseiten der Wände verbunden.
  • Eine Schicht aus einem vorzugsweise flexiblen dielektrischen Material wird als Lötmaskenschicht 972 aufgebracht, die die nach unten zeigende erste Fläche des Verstärkungselements 932 bedeckt. Die Lötmaskenschicht 972 ist mit Öffnungen 974 versehen, die mit Anschlusspunkten 946 des Verstärkungselements ausgerichtet sind. Diese Lötmaskenschicht kann durch Gießen oder selektives Härten eines elastomeren Materials hergestellt werden. Z. B. kann das Material in fließfähigem, ungehärtetem Zustand aufgebracht und dann durch Strahlungsenergie gehärtet werden. Die Strahlungsenergie kann selektiv aufgebracht werden, um alle Teile der Schicht mit Ausnahme derjenigen über den Anschlusspunkten 946 zu härten. Folgend auf dieses selektive Härten können die ungehärteten Teile entfernt werden. Alternativ kann die Lötmaske als massive Schicht aufgetragen und mit Löchern versehen werden, um Anschlusspunkte 946 freizulegen. Wie weiter unten näher erörtert, kann die Lötmaskenschicht 972 in bestimmten Fällen weggelassen werden.
  • Der Aufbau bildet in diesem Stadium ein Behältnis, das zum Aufnehmen eines Halbleiterchips ausgebildet ist. Diese Behältnisse können durch Massenherstellung vorgefertigt und an Halbleiterchip-Hersteller und -Anwender verteilt werden. Alternativ kann das Behältnis unmittelbar vor seiner Vereinigung mit einem Halbleiterchip hergestellt werden.
  • Das Behältnis wird dadurch mit einem Halbleiterchip 920 vereinigt, dass als Erstes der Chip 920 (26) in den oben liegenden oder oberen Raum 956 des Boxelements 950 so eingesetzt wird, dass die Vorderseite 922 des Chips nach oben, weg vom Bodenelement 954 und vom Verstärkungselement 932 zeigt. Der Chip 920 kann zeitweilig durch den Kleber 970 an der Oberseite des Bodenelements 954 an seiner Position innerhalb des Behältnisses gehalten werden. In dieser Position stehen die Ränder 926 des Chips den Unterstützungselementen oder den Wänden 952 des Boxelements gegenüber. Der Chip 920 ist im Wesentlichen vom selben Typ, wie er in der 11 veranschaulicht ist. Dieser Chip 920 verfügt über an seiner Vorderseite 922 angeordnete Kontakte 928, die benachbart zu den Rändern 926 des Chips in Reihen angeordnet sind. Flügel 934, und demgemäß Zuleitungsabschnitte 948 an denselben, erstrecken sich entlang Rändern 926 des Chips nach oben, so dass sich die Zuleitungen auf jedem derartigen Flügel bis in die Nähe einer Reihe von Kontakten 928 auf dem Chip erstrecken. Jede Reihe von Kontakten 928 ist unmittelbar benachbart zu den äußersten Enden von Zuleitungen 948 auf einem der Flügel 934 positioniert. Die Vorderseite 922 des Chips, und damit die Kontakte 928, sind ungefähr auf derselben Höhe über dem Bodenelement 954 wie die äußersten Enden der Zuleitungen 948 angeordnet, obwohl die äußersten Enden der Zuleitungen geringfügig über der Fläche 922 angehoben sein können.
  • Während sich der Chip in dieser Position befindet, werden die Kontakte 928 dadurch elektrisch mit Zuleitungen 948 verbunden, dass die Kontakte durch Drahtbonden an den benachbarten äußersten Enden der Zuleitungen angebracht werden. Beim Drahtbondvorgang werden feine Drähte 974 zwischen Kontakten 928 und Zuleitungsabschnitten 948 angeschlossen, um dadurch jeden Zuleitungsabschnitt 948 elektrisch mit einem Kontakt 928 in der benachbarten Kontaktreihe zu verbinden. Tatsächlich verschmelzen die Drähte 974 mit den Zuleitungsabschnitten 948, um eine zusammengesetzte Zuleitung zu bilden, die sich ausgehend von einem Anschlusspunkt 928 um ein Wandelement 952 und nach unten entlang dem Rand 926 des Chips zu einem Anschlusspunkt 946 auf dem Verstärkungselement 932 erstreckt. Der Prozess des Drahtbondens für sich ist in der Elektroniktechnik gut bekannt und muss hier nicht detailliert beschrieben werden. Kurz gesagt, nutzt dieser Prozess einen Spender- und Bondkopf für einen beweglichen Draht. Der Kopf wird mit einem der zu verbindenen Elemente in Kontakt gebracht, und ein Ende eines feines Drahts wird mit einem derartigen Element verbunden. Dann wird der Kopf verstellt, während der Draht ausgegeben wird, bis er das andere anzuschließende Element erreicht, woraufhin der Draht mit einem derartigen anderen Element verbunden und durchgeschnitten wird, wodurch der Draht am Ort verbleibt. Drahtbondprozesses werden typischerweise dadurch kontrolliert, dass die Relativposition und die Ausrichtung der zu verbindenden Komponenten erfasst werden und dann der Drahtbondkopf entsprechend gesteuert wird, um die Drähte in Kontakt mit den gewünschten Elementen zu bringen. Dies erlaubt es, die gewünschten Verbindungen selbst dann herzustellen, wenn die Relativpositionen der zu verbindenden Komponenten von den Nennpositionen abweichen. Typischerweise werden die Relativpositionen und die Ausrichtungen der Komponenten durch ein visuelles Robotersystem, wie Mustererkennungssysteme auf Fernseherbasis, erfasst. Diese Techniken werden wünschenswerterweise beim Drahtbondschritt des vorliegenden Verfahrens verwendet. Wenn derartige Techniken verwendet werden, ist es nicht erheblich, für große Genauigkeit beim Positionieren des Chips 920 oder beim Positionieren der Zuleitungsabschnitte 948 zu sorgen. Dies minimiert das Erfordernis einer engen Kontrolle des oben erörterten Biegevorgangs.
  • Nachdem die Bonddrähte 974 angebracht wurden, wird ein Kontaktfleck 975 aus weichem, wärmeleitendem Material, wie Silikon mit einem wärmeleitenden Füllstoff, auf der Vorderseite 922 des Chips angebracht. Der Kontaktfleck bedeckt den zentralen Teil der Vorderseite des Chips, entfernt von den Kontakten 918 und den Drähten 974. Auf der Vorderseite 922 des Chips wird eine Schicht aus einer Umhüllung 976 aufgetragen. Die Umhüllung, die wünschenswerterweise ein weiches, dielektrisches Material ist, bedeckt die Bonddrähte 974, die Kontakte 928 und die äußersten Enden der Zuleitungsabschnitte 948, die auf den Wänden 952 angeordnet sind. Die Umhüllung dringt wünschenswerterweise auch in Räume zwischen den Rändern 926 des Chips und der zugewandten Wände 952 des Boxelements ein und füllt diese zumindestens teilweise aus. Dann wird auf der Oberseite des Aufbaus eine Abdeckung 978 angebracht. Die Abdeckung 978 kann ein boxähnliches metallisches Element sein, das allgemein als ”Chipbecher” bezeichnet wird, oder sie kann vor Ort aus einem polymeren Material wie einem Epoxid auf den Aufbau gegossen werden. Die Abdeckung 978 kann mit dem Umfang der Lötmassenschicht 972 vereint werden, um den Aufbau gegen anschließende Verunreinigung abzudichten. Die Umhüllung 976 steht mit der Vorderseite 922 des Chips und auch der Abdeckung 978 in Kontakt, um so für einen Pfad zur Wärmeübertragung vom Chip zur Abdeckung zu sorgen. Dies erleichtert die Wärmeübertragung vom Chip zur Umgebung, außerhalb des Aufbaus, während des Betriebs des Chips. Die Abdeckung 978 steht auch mit Schichten 975 in Kontakt, was die Wärmeübertragung weiter erleichtert.
  • Der Aufbau wird vor der Verwendung als Teil eines größeren Aufbaus wünschenswerterweise getestet. Der Aufbau wird wünschenswerterweise auf im Wesentlichen dieselbe Weise wie oben erörtert, unter Verwendung eines elektrischen Testhalters mit zahlreichen Stiften oder Prüfspitzen, die mit einer geeigneten Testschaltung verbunden sind und stabil auf einem gemeinsamen Halter oder Träger montiert sind, getestet. Um für einen zuverlässigen Test zu sorgen, müssen die zahlreichen Stifte oder Prüfspitzen auf dem Testhalter gleichzeitig mit den jeweiligen Anschlusspunkten 946 in Kontakt gehalten werden. Auch bei dieser Anordnung können Anschlusspunkte 946 unabhängig zum Chip 922 hin ausgelenkt werden. Eine derartige Auslenkung erlaubt eine fortgesetzte Bewegung des Testhalters und des Aufbaus aufeinander zu, bis alle Stifte mit ihren jeweiligen Anschlusspunkte 946 in Eingriff stehen. Jeder Anschlusspunkt 946 wird durch die Elastizität der nachgiebigen Schicht gegen den zugehörigen Stift des Testhalters vorbelastet. Dies sorgt für zuverlässigen Kontakt und einen zuverlässigen Test. Wie oben erörtert, trägt die Konfiguration der nachgiebigen Schicht 964 zu diesem Vorgang bei. Jede Materialanhäufung 968 aus dem Material mit niedrigem Modul sorgt für eine Verstärkung und Unterstützung des damit ausgerichteten Anschlusspunkts 946. Wenn die Stifte des Texthalters die Anschlusspunkte kontaktieren, wird jede Materialanhäufung 968 in der vertikalen Richtung zusammengedrückt, weswegen sie die Tendenz zeigt, sich in horizontalen Richtungen, parallel zur Ebene des Chips, auszuwölben. Die Löcher 966 schaffen Raum für ein derartiges Auswölben. Die nachgiebige Schicht 964 muss nur für eine ausreichende Bewegung der Anschlusspunkte 946 sorgen, um Toleranzen bei der Testausrüstung und dem Aufbau selbst aufzufangen. Typischerweise reicht eine Nachgiebigkeit von ungefähr 0,0005 Zoll (0,125 mm) oder weniger aus. Z. B. kann die nachgiebige Schicht 964 ungefähr 0,008 Zoll (0,2 mm) dick sein.
  • Nach dem Testen wird der Aufbau unter Verwendung von Techniken ähnlich den oben erörterten, die zum Montieren der Aufbauten verwendet werden, auf einem Substrat 988 (26) mit elektrischen Kontaktflecken 990 montiert. Z. B. kann der Aufbau so auf dem Substrat plaziert werden, dass die Öffnungen 974 in der Lötmassenschicht 972 und Anschlusspunkte 946 mit den Kontaktflecken 990 des Substrats ausgerichtet sind. Zwischen den Anschlusspunkten 946 und den Kontaktflecken 990 des Substrats können Materialanhäufungen aus einem elektrischen leitenden Bondmaterial 991 wie einem Lot oder einem elektrisch leitenden Kleber angebracht werden. Diese Materialanhäufungen können auf dieselbe Weise wie oben erörtert zum Fliesen und zum Verbinden mit den Anschlusspunkten und Kontaktflecken gebracht werden.
  • Da Anschlusspunkte 946 mit erheblichen Mitte-Mitte-Abständen angeordnet sind, können Standard-Oberflächenmontagetechniken ohne Schwierigkeit verwendet werden. In dieser Hinsicht ist zu beachten, dass Anschlusspunkte 946 über eine Fläche verteilt sind, die ungefähr der Gesamtfläche der Unterseite 924 des Chips entsprechen. Demgegenüber sind die Kontakte 928 des Chips selbst in Reihen um den Umfang konzentriert. So können die Mitte-Mitte-Abstände zwischen den Anschlusspunkten 946 wesentlich größer als die Mitte-Mitte-Abstände zwischen Kontakten 928 sein. Bei typischen Anwendungen können elektrisch Verbindungen für einen Chip mit einer erheblichen Anzahl von Eingangs- und Ausgangsanschlüssen, allgemein als ”I/O-Anzahl” bezeichnet, mit Mitte-Mitte-Abständen von 10 bis 15 Mil (250 bis 625 Mikrometer) erzielt werden.
  • Die zusammengesetzten Zuleitungen mit Zuleitungsabschnitten 948 und Bonddrähten 974 sorgen für zuverlässige Verbindungen zwischen Kontakten 928 und Anschlusspunkten 946. Da sich die elektrisch leitende Schicht 936 des Verbindungselements 930 mit Zuleitungsabschnitten 948 nach oben, entlang dem Chip erstreckt, weisen die Zuleitungsabschnitte 948 eine vorhersagbare, kontrollierte Impedanz auf. Dieses zuverlässige elektrische Funktionsvermögen ist noch durch die vorhersagbare geometrische Konfiguration der Zuleitungsabschnitte 948 verstärkt. Jeder Zuleitungsabschnitt 948 verfügt über eine vorbestimmte Breite, und er befindet sich an einer vorbestimmten Position in Bezug auf die benachbarten Zuleitungsabschnitte. Diese Relativpositionen und die Breiten werden festgelegt, wenn das Verbindungselement 930 hergestellt wird. Obwohl die zusammengesetzten Zuleitungen Bonddrähte 974 enthalten, sind diese so kurz, dass sie zu keiner nennenswerten nicht vorhersagbaren Kapazität oder Induktivität führen.
  • So sorgt der Aufbau für eine kompakte, stabile und wirtschaftliche Chipmontage. Der Gesamtaufbau belegt geringfügig mehr Fläche (in der Chipebene) als der Chip selbst. Da sich die Zuleitungen und Flügel entlang dem Chip in enger Nachbarschaft zu den Rändern desselben erstrecken, vergrößern sie die vom Aufbau belegte Fläche nicht wesentlich. Auch kann hohe Qualität dadurch gewährleistet werden, dass der Aufbau vor der Montage auf dem Substrat vorab getestet werden kann. Die oben erörterten Verfahren und der Aufbau können auf zahlreiche Arten variiert werden. Auch kann die Lötmaskenschicht 972 in jedem Stadium des Prozesses aufgetragen werden. Falls erwünscht, könnte diese Schicht als Teil des Verbindungselements 930 hergestellt werden, oder sie könnte nach den restlichen Komponenten des Aufbaus aufgetragen werden, wie durch Aufgießen vor Ort, so dass die Lötmaskenschicht 932 die Abdeckung 978 kontaktiert.
  • Die Konfiguration des Boxelements 950 kann ausgehend von der veranschaulichten variiert werden. Das Bodenelement 954 kann vollständig weggelassen werden, oder andernfalls kann es nur kleine Nasen aufweisen, die nach innen ausgehend von den Wänden 952 vorstehen, um den Chip nur an seinen Rändern oder Ecken zu halten. In jedem Fall befindet sich die nachgiebige Schicht 964 in direktem Eingriff mit der Unterseite des Chips und mit dem Verstärkungselement. Alternativ können die Löcher 962 im Bodenelement 954 weggelassen werden. Die nach unten stehenden Vorsprünge 958 der Wände 952 können weggelassen werden, so dass die Wände fluchtend mit dem Bodenelement oder fluchtend mit der Unterseite des Chips enden, wenn das Bodenelement weggelassen ist. Die Unterränder der Wände können mit Abschrägungen oder Radien versehen sein, um eine Beschädigung der Verbindungskomponente 930 zu verhindern, wenn die Flügel nach oben umgebogen werden. Das Boxelement kann mit Trägern versehen sein, wie Beinen in seinen Ecken, die nach unten vorstehen, um mit dem Substrat in Eingriff zu treten. In diesem Fall dient das Boxelement zum Halten des Chips über dem Substrat, um dadurch ein Zerstören der Lötverbindungsstellen während Herstellprozeduren oder im Gebrauch zu verhindern. Diese Anordnung ist dann von besonderem Nutzen, wenn eine Wärmesenke zwangsweise in Eingriff mit der Vorderseite des Chips gehalten wird. Auch kann das Boxelement als Teil einer hermetischen Abdichtungsanordnung um den Chip herum verwendet werden.
  • Die benachbart zum Verstärkungselement angeordnete nachgiebige Schicht 964 kann sich nach außen zu den Außenseiten der Wände oder Unterstützungselemente 952 erstrecken, so dass ein Teil der nachgiebigen Schicht zwischen dem Unterrand jeder derartigen Wand oder Unterstützungselement und dem Verstärkungselement eingefügt ist. Diese Anordnung ist dann von besonderem Nutzen, wenn einige der Anschlusspunkte 946 auf demjenigen Teil des Verstärkungselements angeordnet sind, der mit den Unterrändern der Wände ausgerichtet ist.
  • Wenn sich der Wärmeexpansionskoeffizient des Boxelements wesentlich von demjenigen des Chips unterscheidet, können sich die Bonddrähte 974 verbiegen, um eine Relativbewegung des Chips und der Zuleitungsabschnitte an den Enden der Flügel, über den Oberrändern der Wände, zu kompensieren. In diesen Fällen, in denen die Flügelabschnitte von Zuleitungen 908 und 40 direkt mit den Kontakten auf dem Chip verbunden werden, wie unten erörtert, können diese Flügelabschnitte der Zuleitungen flexibel sein, um für eine ähnliche Kombination zu sorgen. Wenn der Wärmeexpansionskoeffizient des Boxelements wesentlich von dem des Substrats verschieden ist, wird das Verstärkungselement vorzugsweise nicht mit dem Boden des Boxelements, außer über die nachgiebige Schicht, verbunden. Dies ermöglicht es den Flügeln, sich zu verbiegen, und das Verstärkungselement kann sich relativ zum Boxelement bewegen und Wärmeexpansionsdifferenzen absorbieren.
  • Die Konfiguration der Wärmetransportelemente kann beträchtlich variiert werden. So kann der thermisch leitende Kontaktfleck oder die Schicht 975 einen Metallstab aufweisen, der mit der Vorder- oder der Oberseite des Chips verbunden ist. Eine derartige metallische Wärmesenke kann Rippen, Platten oder Vorsprünge aufweisen, um die Wärmeübertragung weiter zu erleichtern. Mehrere Chips können mit derselben Wärmesenke in Kontakt stehen. Im Wesentlichen kann jede Wärmesenke verwendet werden, die bei herkömmlichen Chipaufbauten mit der Oberseite nach oben verwendet werden können.
  • Das Verstärkungselement und die Flügel können mehr als eine Schicht von Zuleitungen enthalten, um besonders komplizierten Verbindungserfordernissen zu genügen. Auch kann an jedem Rand des Verstärkungselements mehr als ein Flügel vorhanden sein, und diese mehreren Flügel können sich in überlagerter Beziehung entlang dem Rand des Chips oder entlang der Wand des Boxelements erstrecken.
  • Wie es in der 27 dargestellt ist, kann das Boxelement weggelassen werden. So können die Flügel 2134 des Verbindungselements 9130 nach oben, entlang den Rändern 9126 des Chips 9120 umgebogen werden, ohne dass Wandelemente dazwischen liegen. Auch kann die nachgiebige Schicht 9164 direkt zwischen dem Verstärkungselement 9132 und der Unter- oder Rückseite 9124 des Chips 9120 angeordnet sein, ohne dass irgendein Bodenelement dazwischen liegt. Bei der in der 27 dargestellten Anordnung erstreckt sich jeder Flügel 9134 nicht nur nach oben entlang der Seite des Rands 9126 des Chips, sondern er erstreckt sich auch nach innen über einen Randabschnitt der Chipvorderseite 9122 angrenzend an den Rand 9126. Jeder Flügel verfügt über einen Schlitz 9137 über einer Reihe von Kontakten 9128 auf dem Chip. Die äußersten Enden 9149 der Zuleitungsabschnitte 9148 erstrecken sich über diesen Schlitz hinweg und liegen demgemäß über den Chipkontakten 9128. Beim Zusammenbauprozess können die äußersten Enden 9149 durch Techniken ähnlich denen, wie sie oben unter Bezugnahme auf die 16 und 20 erörtert wurden, direkt mit Anschlusspunkten 9128 verbunden werden. Um den Bondvorgang zu erleichtern, können die äußersten Enden 9149 in Richtungen parallel zur Länge des Schlitzes 9137 umgebogen werden, damit sie nach unten umgelenkt werden können und unter dem Einfluss eines Bondwerkzeugs 9151 leichter mit den Kontakten 9128 in Kontakt treten. Beim Herstellprozess werden das Verbindungselement 9130 und die nachgiebige Schicht 9164 mit dem Chip 9120 zusammengebaut, und die Flügel 9134 des Verbindungselements werden direkt nach oben, entlang den Rändern 9126 des Chips umgebogen. Die äußersten Enden der Flügel werden dann über die Vorderseite des Chips nach innen umgebogen. Der in der 27 dargestellte Aufbau kann auch mit einer Lötmaskenschicht, einem Gehäuse und einer Umhüllung, wie oben erörtert, versehen sein.
  • Die Anordnung der 28 ist derjenigen ähnlich, die oben unter Bezugnahme auf die 27 erläutert wurde, und zwar dahingehend, dass die äußersten Enden der Flügel 9234 über die Vorderseite 9222 des Chips umgebogen sind, um dadurch die äußersten 9249 der Zuleitungsabschnitte 9248 über Kontakten 228 auf dem Chip zu positionieren. Hierbei verfügt jedoch das Verbindungselement über Durchführungen 9251, die sich von unterhalb jedes Zuleitungsendes 9249 zur zweiten Fläche 9244 des Flügels, d. h. der Fläche entgegengesetzt zur ersten oder eine Zuleitung tragenden Fläche 9242 erstreckt. Jede derartige Durchführung ist mit einem elektrisch leitenden Bondmaterial wie einer Legierung 9253 für Thermokompressionsbonden gefüllt. Das Bondmaterial 9253 wird durch Wärme oder Druck unter Verwendung herkömmlicher Bondtechniken aktiviert, um jedes Zuleitungsende 9249 mit einem Kontakt 9228 auf dem Chip zu verbinden. Die elektrisch leitende Schicht 9236 des Verbindungselements endet entfernt von den Durchführungen 9251, so dass die elektrisch leitende Schicht keine elektrische Verbindung zum leitenden Material 9253 herstellt. Falls erwünscht, kann die leitende Schicht 9236 bis zu einer oder einigen wenigen Durchführungen 9251 verlängert werden, um für eine Masseverbindung zur Schicht 9236 zu sorgen. D. h., dass eine der Zuleitungen 9248 mit einem Anschlusspunkt (nicht dargestellt) verbunden sein kann, der seinerseits mit Masse auf dem Substrat verbunden ist, und die Schicht 9236 kann über diese Zuleitung geerdet werden.
  • Als Alternative zu Thermokompressions- oder anderen herkömmlichen Bondtechniken können die Zuleitungen unter Verwendung eines sogenannten ”Z-leitenden” Klebers mit Kontakten auf dem Chip verbunden werden. Derartige Materialien enthalten normalerweise elektrisch leitende Teilchen, die so ausgewählt werden, dass sie dann, wenn das Material mit einer dünnen Schicht aufgetragen wird, eine beträchtliche elektrische Leitfähigkeit in der Richtung durch die Schicht, jedoch nur eine unwesentliche Leitfähigkeit in Richtungen parallel zur Schicht aufweisen. Z-leitende Kleber können auch dazu verwendet werden, die oben erörterten Zuleitungen der Einfügestücke mit den Kontakten der Chips zu verbinden.
  • Wie es in der 29 dargestellt ist, kann ein Unteraufbau gemäß der Erfindung auf einen anderen Chip montiert werden. Z. B. werden, wie es in der 29 dargestellt ist, Kontakte 9328 an der Vorderseite 9322 des Chips 9320 über Anschlusspunkte 9346 mit Kontakten 9391 eines Halbleiterchips 9393 verbunden. So dient der Chip 9393 selbst als Substrat zum Montieren des den Chip 9320 enthaltenden Aufbaus. Der Chip 9393 wird seinerseits über herkömmliche Drahtbondleitungen 9395 mit einem weiteren Substrat und damit anderen elektronischen Elementen verbunden. Umgekehrt wird ein weiterer Chip 9377 so montiert, dass er über der Vorderseite des Chips 9320 liegt. Ein Einfügestück 9379 wird an der Vorderseite 9322 des Chips angeordnet. Dieses Einfügestück verfügt über Anschlusspunkte 9381, die über flexible Zuleitungen mit einigen der Kontakte 9328 an der Vorderseite des Chips verbunden sind. Das Einfügestück selbst ist flexibel und es beinhaltet eine nachgiebige Schicht 9383, die zwischen Anschlusspunkten 9381 angebracht ist. Diese Anschlusspunkte werden ihrerseits mit Anschlusspunkten 9356 eines weiteren Unteraufbaus verbunden, der seinerseits mit Kontakten 9338 des Chips 9377 verbunden wird. So sind die Chips 9320 und 9377 in einem Stapelschaltungsaufbau miteinander verbunden, der seinerseits auf einem Chip 9393 montiert ist. Jede Anzahl von Chips kann bei einem derartigen Stapelaufbau miteinander verbunden werden.
  • Bei einem Aufbau gemäß einer weiteren Ausführungsform der Erfindung, die in der 30 veranschaulicht ist, ist die Ausrichtung der plattenähnlichen Verbindungskomponente umgekehrt. D. h., dass die Zuleitungen tragende oder erste Fläche 9442 zum Chip 9420 zeigt. Anschlusspunkte 9446 liegen durch Löcher 9473 hindurch frei, die sich durch die Isolierschichten 9440 und 9438 erstrecken. Die zwischen diesen Isolierschichten angeordnete leitende Schicht 9436 endet entfernt von Löchern 9473, so dass die zwei Isolierschichten an den Grenzen der Löcher miteinander verschmelzen und die Löcher gegen die Schicht 9436 isolieren. So kann Bondmaterial in Löcher 9437 eingefüllt werden, um Anschlusspunkte 9446 mit einem Substrat zu verbinden. Auch bei dieser Anordnung werden die äußersten Enden 9435 von Flügeln 9434 vom Chip web nach außen umgebogen, und die Wände oder Unterstützungselemente 9452 sind außerhalb der Flügel angeordnet. D. h., dass die Flügel zwischen Unterstützungselementen 9452 und dem Chip liegen. Die nachgiebige Schicht 9464 liegt unmittelbar unter Anschlusspunkten 9446.
  • Bei einer weiteren Variante (nicht dargestellt) können die Unterstützungselemente oder Wände einstückig mit dem Verbindungselement ausgebildet sein, und insbesondere können sie einstückig mit den Flügeln vorliegen. So kann das Verbindungselement über relativ steife Bereiche, die die Flügel bilden, und einen flexiblen Bereich verfügen, der das zentrale oder Verstärkungselement bildet. Die die Flügel bildenden steifen Bereiche können nach oben umgebogen werden, um eine selbsthaltende Konstruktion zu bilden. Wie bei der oben erörterten Anordnung sorgt dies für eine im Wesentlichen boxähnliche oder becherähnliche Struktur mit offener Oberseite mit Zuleitungsabschnitten, die um den Umfang der Öffnung herum angeordnet sind, um einen Chip aufzunehmen und mit diesem verbunden zu werden. Wie es leicht ersichtlich ist, können zahlreiche weitere Variationen und Kombinationen der oben erörterten Merkmale genutzt werden, ohne von der durch die Ansprüche definierten Erfindung abzuweichen. Bei einer derartigen Variante (nicht dargestellt) ist das Verstärkungselement im Wesentlichen so vorhanden, wie es oben erörtert ist, jedoch sind die Flügel und die Zuleitungsabschnitte auf diesen weggelassen. Bei dieser Anordnung bilden die Bonddrähte den Hauptteil jeder Zuleitung. Die Bonddrähte erstrecken sich entlang den Rändern des Chips nach unten zum Verstärkungselement, und sie vereinigen sich mit dem Verstärkungselement angrenzend an die Rück- oder Unterseite des Chips. Bei dieser Anordnung bilden die Bonddrähte die Zuleitungen, die sich entlang den Rändern des Chips erstrecken. Diese Anordnung ist deutlich weniger bevorzugt, da sie nicht dasselbe Ausmaß an Kontrolle über die Zuleitungsimpedanz bietet wie die oben erörterten anderen Anordnungen. So soll die vorstehende Beschreibung der bevorzugten Ausführungsformen nur zur Veranschaulichung statt zur Beschränkung der durch die Ansprüche definierten Erfindung verwendet werden.

Claims (38)

  1. Halbleiterchipanordnung, die Folgendes umfasst: einen Halbleiterchip (28) mit mehreren Flächen (36, 38); mehrere Kontakte (40) auf einer der genannten mehreren Flächen des genannten Halbleiterchips; ein plattenähnliches Element (42), das eine der genannten mehreren Flächen des genannten Halbleiterchips berührt, mehrere Anschlüsse (48) zur Verbindung mit mehreren Kontaktstellen eines Substrats, an dem die Anordnung befestigt werden soll, wobei die genannten Anschlüsse mit Abstand voneinander auf dem plattenähnlichen Element angeordnet sind und mindestens einige der genannten Anschlüsse so über einer der genannten mehreren Flächen des Halbleiterchips liegen, dass sich diese Anschlüsse innerhalb des Umfangs der einen Fläche befinden und durch das plattenähnliche Element mit Abstand und von ihm isoliert gehalten sind; und mehrere elektrische Verbindungen, die die genannten mehreren Anschlüsse mit den genannten mehreren Kontakten des Halbleiterchips verbinden; wobei die genannten mehreren elektrischen Verbindungen flexible Leitungen (50) aufweisen und wobei das plattenähnliche Element (42) und die flexiblen Leitungen (50) so angeordnet sind, dass sie eine Bewegung der über dem Chip liegenden genannten Anschlüsse (48) relativ zu den Chipkontakten (40) erlauben, so dass eine solche Bewegung einen Wärmeausdehnungsunterschied des Chips und eines Substrats, an dem die Anordnung im Einsatz befestigt ist, kompensiert und somit zur Fähigkeit der Anordnung beiträgt, Wärmezyklen zu widerstehen, wenn die Anordnung an einem Substrat befestigt ist.
  2. Chipanordnung nach Anspruch 1, wobei das genannte plattenähnliche Element außerdem ein elastisches Mittel aufweist, um den über dem Chip liegenden Anschlüssen (48) eine Bewegung zu dem genannten Chip (28) hin zu erlauben.
  3. Chipanordnung nach Anspruch 2, wobei das genannte elastische Mittel eine zwischen den genannten Anschlüssen (48) und dem genannten Chip (28) angeordnete und durch Bewegung der genannten Anschlüsse zu dem genannten Chip hin nachgiebige Schicht beinhaltet.
  4. Chipanordnung nach Anspruch 3, wobei die genannte nachgiebige Schicht aus einem Elastomermaterial gebildet ist.
  5. Chipanordnung nach Anspruch 3, wobei das genannte plattenähnliche Element eine flexible Schicht beinhaltet, wobei die genannte nachgiebige Schicht relativ zu dem Element der flexiblen Schicht einen niedrigen Elastizitätsmodul aufweist und zwischen der flexiblen Schicht und dem Chip angeordnet ist.
  6. Chipanordnung nach Anspruch 5, wobei die genannte nachgiebige Schicht Materialanhäufungen (843) und mit den genannten Materialanhäufungen durchsetzte Löcher (841) aufweist und die genannten Materialanhäufungen auf die genannten Anschlüsse (48) ausgerichtet sind, während die genannten Löcher (841) in der genannten nachgiebigen Schicht nicht auf die genannten Anschlüsse ausgerichtet sind.
  7. Chipanordnung nach Anspruch 1, wobei die genannten Kontakte (40) auf einer Frontfläche des genannten Chips angeordnet sind und das genannte plattenähnliche Element (42) und die genannten Anschlüsse (48) über der genannten Frontfläche (38) des genannten Chips (28) liegen.
  8. Halbleiterchipanordnung nach Anspruch 7, wobei die genannte Frontfläche eine Mittelregion (824) und eine die genannte Mittelregion umgebende Umfangsregion (826) aufweist, wobei der genannte Chip mehrere in der genannten Umfangsregion der genannten Frontfläche angeordnete periphere Kontakte (830) aufweist, das genannte plattenähnliche Element (836) über der genannten Mittelregion (824) der genannten Frontfläche (822) des Chips liegt; mehrere der auf dem genannten plattenähnlichen Element angeordneten genannten Anschlüsse (848) über der genannten Mittelregion (824) der genannten Frontfläche des Chips liegen und die genannten flexiblen Leitungen mehrere periphere Kontaktleitungen (850) beinhalten, die mindestens einige der genannten peripheren Kontakte (830) und mindestens einige der genannten mittleren Anschlüsse (848) beinhalten, wobei jede genannte periphere Kontaktleitung (850) ein zentrales Anschlussende (852), das über dem genannten plattenähnlichen Element (836) liegt und mit einem der genannten mittleren Anschlüsse (848) verbunden ist, und ein Kontaktende hat, das mit einem der genannten peripheren Kontakte (830) verbunden ist, wobei jede genannte periphere Kontaktleitung (850) von einem der genannten peripheren Kontakte (830) zu einem der genannten mittleren Anschlüsse (848) auf dem genannten plattenähnlichen Element nach innen verläuft.
  9. Chipanordnung nach Anspruch 8, wobei das genannte plattenähnliche Element innerhalb der genannten peripheren Kontakte angeordnete Ränder (8336) aufweist und die Anordnung ferner ein außerhalb der genannten peripheren Kontakte (8330) angeordnetes Befestigungselement (8361) beinhaltet, das jeweils einen allgemein parallel zu einem (8346) der genannten Ränder des genannten plattenähnlichen Elements verlaufenden Innenrand (8365) aufweist, so dass solche parallelen Ränder einen länglichen Schlitz (8367) zwischen jedem genannten Befestigungselement (8361) und dem genannten plattenähnlichen Element definieren.
  10. Chipanordnung nach Anspruch 9, wobei wenigstens einige der genannten peripheren Kontaktleitungen (8350) Verlängerungen (8354) aufweisen, die über mindestens einen genannten Schlitz (8367) verlaufen, wobei die genannten Verlängerungen mit mindestens einem genannten Befestigungselement verbunden sind.
  11. Chipanordnung nach Anspruch 10, die ferner Brückenelemente (8363) aufweist, die zwischen jedem genannten Befestigungselement (8361) und dem genannten plattenähnlichen Element (8336) verlaufen, wobei die genannten Brückenelemente voneinander beabstandet sind, wobei die genannten Schlitze (8367) zwischen den genannten Brückenelementen verlaufen, wobei die genannten Befestigungselemente (8361) und das genannte plattenähnliche Element integral miteinander ausgebildet sind.
  12. Chipanordnung nach Anspruch 10, wobei mindestens ein Abschnitt jedes genannten Befestigungselements (8361) über den Umfang des genannten Chips hinaus verläuft, wobei die Anordnung außerdem mindestens ein Stützelement (8307) aufweist, das entlang des genannten Chips (8320) auf das genannte mindestens eine Befestigungselement (8361) ausgerichtet angeordnet ist, wobei jedes genannte Stützelement (8307) eine einem der genannten Befestigungselemente zugewandte und dieses stützende Frontfläche aufweist.
  13. Chipanordnung nach Anspruch 9, die ferner mehrere an dem genannten mindestens einen Befestigungselement befestigte Außenanschlüsse (8360) sowie Außenanschlussleitungen (8374) umfasst, die zwischen den genannten Außenanschlüssen (8360) und einigen der genannten peripheren Kontakten (8330) auf dem genannten Chip verlaufen.
  14. Chipanordnung nach Anspruch 9, wobei eine nachgiebige Schicht (8340) unter den genannten Mittelanschlüssen (8348) angeordnet ist und eine weitere nachgiebige Schicht unter den genannten Außenanschlüssen (8360) angeordnet ist.
  15. Chipanordnung nach Anspruch 7, wobei die genannte Frontfläche des genannten Chips eine Mittelregion und in der genannten Mittelregion angeordnete Mittelkontakte (8431) aufweist, wobei das genannte plattenähnliche Element (8436) ein die genannten Mittelkontakte aufnehmendes Loch (8480) aufweist, wobei mindestens einige der genannten Leitungen mit den genannten Mittelkontakten innerhalb des genannten Lochs verbunden sind.
  16. Chipanordnung nach Anspruch 1, wobei der genannte Chip (28) eine Frontfläche und eine Rückfläche aufweist, die in entgegengesetzte Richtungen weisen, die genannten Kontakte auf der genannten Frontfläche angeordnet sind und das genannte plattenähnliche Element (932) über einer Rückfläche des genannten Chips liegt und die genannten Anschlüsse (946) über der genannten Rückfläche des Chips liegen, wobei die genannten Anschlüsse von dem genannten Chip weg gewandt sind.
  17. Chipanordnung nach Anspruch 16, die ferner ein Zwischenstück (9379) umfasst, das über der Frontfläche des genannten Chips liegt, wobei auf dem genannten Zwischenstück (9379) Anschlüsse liegen, die elektrisch mit dem genannten Chip oder den genannten Anschlüssen auf dem genannten plattenähnlichen Element (932) verbunden sind.
  18. Chipanordnung nach einem der vorherigen Ansprüche, wobei die genannten flexiblen Leitungen (50) in einer Ebene lotrecht zu der genannten einen Fläche des Chips gekrümmt sind.
  19. Chipanordnung nach einem der vorherigen Ansprüche, wobei die genannten flexiblen Leitungen (50) in einer Ebene parallel zu der genannten einen Fläche des Chips gekrümmt sind.
  20. Halbleiterchipanordnung nach Anspruch 1, wobei der genannte Halbleiterchip (28) eine Frontfläche (38) und mehrere in einem Muster auf der genannten Frontfläche angeordnete Kontakte (40) aufweist, wobei das genannte Muster einen Kontaktmusterbereich auf der genannten Frontfläche einschließt, wobei das genannte plattenähnliche Element (42) über der genannten Frontfläche des genannten Chips liegt, wobei das genannte plattenähnliche Element eine dem genannten Chip (28) zugewandte erste Fläche und eine von dem genannten Chip abgewandte zweite Fläche aufweist, wobei ein Bereich des genannten plattenähnlichen Elements über dem genannten Kontaktmusterbereich des genannten Chips liegt, wobei das genannte plattenähnliche Element Öffnungen (54) aufweist, die von der genannten ersten Fläche zu der genannten zweiten Fläche verlaufen, wobei die genannten Anschlüsse (48) in einem Muster auf dem genannten plattenähnlichen Element angeordnet sind, wobei mindestens einige der genannten Anschlüsse (48) in dem genannten Bereich des genannten plattenähnlichen Elements angeordnet sind, das über dem genannten Kontaktmusterbereich liegt, wobei jeder solcher Anschluss mit einem der genannten Kontakte (40) auf dem genannten Chip (28) assoziiert ist, wobei die genannten flexiblen leitfähigen Leitungen (50) zwischen den genannten Anschlüssen (48) und assoziierten der genannten Kontakte (40) durch die genannten Öffnungen (54) verlaufen, wobei jede genannte Leitung (50) ein mit einem zugeordneten Kontakt (40) verbundenes Kontaktende und ein mit einem zugeordneten Anschluss (48) verbundenes Anschlussende aufweist.
  21. Chipanordnung nach Anspruch 20, wobei jeder genannte Anschluss (48) neben einer der genannten Öffnungen (54) in dem genannten plattenähnlichen Element (42) angeordnet ist und jede genannte Leitung (50) von einem genannten Anschluss (48) durch die in der Nähe befindliche Öffnung (54) zu einem der Kontakte (40) auf dem genannten Chip (28) verläuft.
  22. Chipanordnung nach einem der Ansprüche 20 bis 21, wobei die genannten Anschlüsse (50) im Wesentlichen gleichförmig über einen Bereich des genannten plattenähnlichen Elements (42) verteilt sind, der über der genannten Frontfläche (38) des genannten Chips (28) liegt.
  23. Chipanordnung nach Anspruch 1, wobei die genannten Leitungen als längliche Metallstreifen, die von den genannten Anschlüssen auf dem genannten plattenähnlichen Element ausgehen, integral mit den genannten Anschlüssen ausgebildet sind.
  24. Chipanordnung nach Anspruch 1, wobei die genannten Leitungen Teilleitungen, die integral mit den genannten Anschlüssen ausgebildet sind und von den genannten Anschlüssen auf dem genannten plattenähnlichen Element ausgehen, und Bonddrähte enthalten, die zwischen den genannten Teilleitungen und den genannten Kontakten auf dem genannten Chip verlaufen.
  25. Chipanordnung nach Anspruch 1, wobei das genannte plattenähnliche Element (42) ein Haftmittel in Kontakt mit der genannten einen der genannten mehreren Flächen des genannten Halbleiters aufweist.
  26. Struktur mit einer Chipanordnung nach einem der Ansprüche 1 bis 17, 20 bis 21 und 23 bis 25 und einem Substrat (20, 988), das dem genannten plattenähnlichen Element (42, 932) zugewandt ist, wobei das Substrat mehrere Kontaktstellen (24, 990) aufweist, die in einem Muster entsprechend dem Muster der genannten Anschlüsse (48, 946) angeordnet ist, so dass die genannten Stellen (24, 990) den genannten Anschlüssen (48, 990) auf dem genannten plattenähnlichen Element gegenüberliegen, wobei die genannten Kontaktstellen (24, 990) auf dem genannten Substrat (20, 988) an die genannten Anschlüsse (48, 990) auf dem genannten plattenähnlichen Element (42, 932) gebondet sind.
  27. Struktur nach Anspruch 26, wobei die genannten Anschlüsse (48, 946) mittels einer entsprechenden Materialanhäufung (52, 991) aus elektrisch leitfähigem Bondmaterial, das zwischen jedem genannten Anschluss (48, 946) und der zugeordneten Kontaktstelle (24, 990) des genannten Substrats (20, 988) angeordnet ist, an die genannten Kontaktstellen (24, 990) des genannten Substrats (20, 988) gebondet sind.
  28. Struktur nach Anspruch 27, wobei die genannten Leitungen an die genannten Kontakte gebondet sind.
  29. Verfahren zur Herstellung einer Halbleiterchipanordnung, das Folgendes beinhaltet: Bereitstellen eines Halbleiterchips (28), der mehrere Flächen (36, 38) und Kontakte (40) auf mindestens einer der genannten Flächen aufweist, mit einem plattenähnlichen Element, das mehrere diskrete Anschlüsse (48) zur Verbindung mit mehreren diskreten Kontaktstellen eines Substrats aufweist, an dem die genannte Anordnung befestigt werden soll, so dass mindestens einige der Anschlüsse (48) über mindestens einer der genannten Flächen des genannten Chips liegen und diese Anschlüsse innerhalb des Umfangs der einen Fläche liegen, und so dass das plattenähnliche Element mindestens eine der genannten Flächen berührt und als Abstandshalter zwischen den Anschlüssen und dem Chip wirkt, um die Anschlüsse von dem Chip zu trennen, und elektrisches Verbinden der genannten mehreren Anschlüsse mit den genannten mehreren Kontakten (40) des Halbleiterchips mittels flexibler Leitungen (50), die mit den genannten Kontakten und den genannten Anschlüssen verbunden sind, wobei das plattenähnliche Element (42) so vorgesehen wird, dass das plattenähnliche Element und die flexiblen Leitungen (50) eine Bewegung der Anschlüsse (48) relativ zu den Chipkontakten (40) erlauben, so dass eine solche Bewegung einen Wärmeausdehnungsunterschied des Chips und eines Substrats, an dem die Anordnung im Einsatz befestigt ist, kompensiert und somit zur Fähigkeit der Anordnung beiträgt, Wärmezyklen zu widerstehen, wenn die Anordnung an einem Substrat befestigt ist.
  30. Verfahren nach Anspruch 29, das ferner das Versehen der Anordnung mit einem elastischen Mittel beinhaltet, um eine Bewegung der genannten Anschlüsse (48) zu der genannten Fläche des genannten Chips (28) hin zu erlauben.
  31. Verfahren nach Anspruch 30, wobei der Schritt des Versehens der Anordnung mit dem genannten elastischen Mittel beinhaltet, dass zwischen dem genannten Chip (28) und den genannten Anschlüssen (48) eine nachgiebige Schicht vorgesehen wird, um das elastische Mittel bereitzustellen.
  32. Verfahren nach Anspruch 30 oder 31, das ferner den Schritt des Prüfens des Chips (28) durch Herstellen eines vorübergehenden elektrischen Kontakts zwischen mehreren Prüfsonden (76) und den genannten Anschlüssen (48) beinhaltet, wobei das genannte elastische Mittel während des genannten Schritts der Herstellung eines vorübergehenden elektrischen Kontakts einen Versatz mindestens einiger der Mittelanschlüsse (48) zu der genannten Chipfläche hin erlaubt.
  33. Verfahren nach Anspruch 32, wobei der genannte Schritt des Herstellens eines vorübergehenden elektrischen Kontakts den Schritt des gleichzeitigen Herstellens eines vorübergehenden elektrischen Kontakts zwischen mehreren der genannten Anschlüsse (48) und mehreren Prüfsonden (76) beinhaltet, die starr mit einer Prüfvorrichtung verbunden sind.
  34. Verfahren nach einem der Ansprüche 29 bis 33, das ferner das Verbinden der genannten flexiblen Leitungen (50) mit den genannten Kontakten (4) beinhaltet, so dass die genannten flexiblen Leitungen (50) zwischen den Kontakten (40) und Anschlüssen (48) durch Öffnungen (54) in dem genannten plattenähnlichen Element (42) verlaufen.
  35. Verfahren nach Anspruch 34, wobei mindestens Abschnitte der genannten flexiblen Leitungen (50) vorgefertigt und vor dem Zusammenfügen mit dem genannten Chip auf dem plattenähnlichen Element positioniert werden.
  36. Verfahren nach Anspruch 35, das das Verbinden der genannten flexiblen Leitungen (50) mit den genannten Kontakten durch Bonden der genannten vorgefertigten Leitungen an die genannten Kontakte (40) auf dem genannten Chip (28) in den genannten Öffnungen (54) beinhaltet, indem ein Werkzeug in jede genannte Öffnung eingeführt wird.
  37. Verfahren nach einem der Ansprüche 29 bis 36, das ferner das Zusammenfügen eines Substrats mit dem genannten plattenähnlichen Element beinhaltet, so dass Kontaktstellen auf dem genannten Substrat gegenüber den Anschlüssen auf dem genannten plattenähnlichen Element liegen, und Bonden der genannten Anschlüsse an die genannten Stellen.
  38. Verfahren nach Anspruch 29, wobei das genannte plattenähnliche Element so bereitgestellt wird, dass ein darin befindliches Haftmittel in dem genannten plattenähnlichen Element die genannte wenigstens eine der genannten Flächen berührt.
DE69133468.4T 1990-09-24 1991-09-24 Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe Expired - Lifetime DE69133468T3 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US07/586,758 US5148266A (en) 1990-09-24 1990-09-24 Semiconductor chip assemblies having interposer and flexible lead
US586758 1990-09-24
US673020 1991-03-21
US07/673,020 US5148265A (en) 1990-09-24 1991-03-21 Semiconductor chip assemblies with fan-in leads
EP01200301.8A EP1111672B2 (de) 1990-09-24 1991-09-24 Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe

Publications (3)

Publication Number Publication Date
DE69133468D1 DE69133468D1 (de) 2005-07-07
DE69133468T2 DE69133468T2 (de) 2005-10-13
DE69133468T3 true DE69133468T3 (de) 2016-12-29

Family

ID=27079801

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69133558T Expired - Lifetime DE69133558T2 (de) 1990-09-24 1991-09-24 Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69133468.4T Expired - Lifetime DE69133468T3 (de) 1990-09-24 1991-09-24 Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69132880T Expired - Lifetime DE69132880T2 (de) 1990-09-24 1991-09-24 Halbleiterchipanordnungen, herstellungsmethoden und komponenten für dieselben

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69133558T Expired - Lifetime DE69133558T2 (de) 1990-09-24 1991-09-24 Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69132880T Expired - Lifetime DE69132880T2 (de) 1990-09-24 1991-09-24 Halbleiterchipanordnungen, herstellungsmethoden und komponenten für dieselben

Country Status (11)

Country Link
US (7) US5148265A (de)
EP (3) EP1353374B1 (de)
JP (1) JP2924923B2 (de)
KR (1) KR970005709B1 (de)
AT (3) ATE211305T1 (de)
AU (1) AU8731291A (de)
CA (1) CA2091438C (de)
DE (3) DE69133558T2 (de)
DK (2) DK0551382T3 (de)
ES (3) ES2167313T3 (de)
WO (1) WO1992005582A1 (de)

Families Citing this family (599)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5852326A (en) * 1990-09-24 1998-12-22 Tessera, Inc. Face-up semiconductor chip assembly
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
KR930008891A (ko) * 1991-10-30 1993-05-22 정몽헌 온-칩 디카플링 캐패시터 구성방법
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
AU4782293A (en) * 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5414298A (en) * 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
CN1516251A (zh) 1994-03-18 2004-07-28 �������ɹ�ҵ��ʽ���� 半导体组件的制造方法及半导体组件
US6232152B1 (en) 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US6359335B1 (en) 1994-05-19 2002-03-19 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US6486003B1 (en) 1996-12-13 2002-11-26 Tessera, Inc. Expandable interposer for a microelectronic package and method therefor
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6499216B1 (en) 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6191368B1 (en) 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
US6690186B2 (en) 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5706174A (en) * 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6169328B1 (en) 1994-09-20 2001-01-02 Tessera, Inc Semiconductor chip assembly
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US7204848B1 (en) 1995-03-01 2007-04-17 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5821608A (en) 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
EP0956745A1 (de) 1995-09-18 1999-11-17 Tessera, Inc. Mikroeletronische anschlussstruktur mit dielektrischen lagen
US5766987A (en) * 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5966592A (en) 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US5714800A (en) * 1996-03-21 1998-02-03 Motorola, Inc. Integrated circuit assembly having a stepped interposer and method
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
WO1998018164A1 (fr) * 1996-10-17 1998-04-30 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication, plaquette de circuit et substrat souple
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP3612155B2 (ja) 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
EP0886313A4 (de) 1996-12-04 2001-02-28 Shinko Electric Ind Co Harzversiegelte halbleitervorrichtung und herstellungsverfahren
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6686015B2 (en) 1996-12-13 2004-02-03 Tessera, Inc. Transferable resilient element for packaging of a semiconductor chip and method therefor
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6083837A (en) 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US5989939A (en) * 1996-12-13 1999-11-23 Tessera, Inc. Process of manufacturing compliant wirebond packages
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
JP3593833B2 (ja) * 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JP3499392B2 (ja) 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
TW392262B (en) 1997-03-10 2000-06-01 Seiko Epson Corp Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2924854B2 (ja) 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5994781A (en) * 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
WO1999007014A1 (en) * 1997-08-01 1999-02-11 Minnesota Mining And Manufacturing Company Interposer/adhesive composite
JP3622435B2 (ja) 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6335222B1 (en) * 1997-09-18 2002-01-01 Tessera, Inc. Microelectronic packages with solder interconnections
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6586829B1 (en) * 1997-12-18 2003-07-01 Si Diamond Technology, Inc. Ball grid array package
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6468830B1 (en) * 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6309915B1 (en) 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
EP0948048A1 (de) * 1998-03-20 1999-10-06 Caesar Technology Inc. Gehäuse in Chipgrösse
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6465744B2 (en) 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6196042B1 (en) 1998-04-03 2001-03-06 Tessera, Inc. Coining tool and process of manufacturing same for making connection components
US6001661A (en) * 1998-04-06 1999-12-14 Motorola, Inc. Integrated circuit interconnect method and apparatus
US6080932A (en) 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US6300254B1 (en) 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6309910B1 (en) 1998-05-18 2001-10-30 Tessera Inc. Microelectronic components with frangible lead sections
US5990566A (en) 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6218213B1 (en) 1998-06-03 2001-04-17 Tessera, Inc. Microelectronic components with frangible lead sections
US5951305A (en) * 1998-07-09 1999-09-14 Tessera, Inc. Lidless socket and method of making same
US6492201B1 (en) 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6489183B1 (en) * 1998-07-17 2002-12-03 Micron Technology, Inc. Method of manufacturing a taped semiconductor device
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
WO2000008685A1 (fr) * 1998-08-03 2000-02-17 Shinko Electric Industries Co., Ltd. Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur
US6248656B1 (en) 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6197664B1 (en) 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6348742B1 (en) * 1999-01-25 2002-02-19 Clear Logic, Inc. Sacrificial bond pads for laser configured integrated circuits
US6356958B1 (en) 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US6334942B1 (en) 1999-02-09 2002-01-01 Tessera, Inc. Selective removal of dielectric materials and plating process using same
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
DE19909505C2 (de) * 1999-03-04 2001-11-15 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6492251B1 (en) 1999-03-10 2002-12-10 Tessera, Inc. Microelectronic joining processes with bonding material application
JP4322347B2 (ja) 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
TW432650B (en) 1999-04-16 2001-05-01 Cts Comp Technology System Cor Semiconductor chip device and the manufacturing method thereof
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
WO2000079589A1 (de) * 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP1061574A1 (de) * 1999-06-17 2000-12-20 Ming-Tung Shen Halbleiteranordnung und Herstellungsverfahren dafür
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6524381B1 (en) * 2000-03-31 2003-02-25 Flex Products, Inc. Methods for producing enhanced interference pigments
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
US7118493B2 (en) * 1999-11-01 2006-10-10 Callaway Golf Company Multiple material golf club head
US6291884B1 (en) 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
DE19954888C2 (de) 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
US6784024B2 (en) * 2000-01-18 2004-08-31 Micron Technology, Inc. Die attach curing method for semiconductor device
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP2001291822A (ja) * 2000-02-04 2001-10-19 Seiko Epson Corp 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001230341A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6890847B1 (en) * 2000-02-22 2005-05-10 Micron Technology, Inc. Polynorbornene foam insulation for integrated circuits
JP2001237348A (ja) 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
US6380060B1 (en) 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6586955B2 (en) 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6580031B2 (en) 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
DE10012882C2 (de) 2000-03-16 2002-06-20 Infineon Technologies Ag Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6664621B2 (en) 2000-05-08 2003-12-16 Tessera, Inc. Semiconductor chip package with interconnect structure
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6323735B1 (en) 2000-05-25 2001-11-27 Silicon Laboratories, Inc. Method and apparatus for synthesizing high-frequency signals utilizing on-package oscillator circuit inductors
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US6875640B1 (en) * 2000-06-08 2005-04-05 Micron Technology, Inc. Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6822469B1 (en) 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100336481B1 (ko) * 2000-08-11 2002-05-15 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6657286B2 (en) 2000-09-21 2003-12-02 Tessera, Inc. Microelectronic assembly formation with lead displacement
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6589819B2 (en) 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6686657B1 (en) * 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
TW482328U (en) * 2000-12-13 2002-04-01 Via Tech Inc IC tray to prevent the IC encapsulant from being placed in wrong direction
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6469909B2 (en) * 2001-01-09 2002-10-22 3M Innovative Properties Company MEMS package with flexible circuit interconnect
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
DE10101359A1 (de) * 2001-01-13 2002-07-25 Conti Temic Microelectronic Verfahren zur Herstellung einer elektronischen Baugruppe
SG94734A1 (en) * 2001-01-15 2003-03-18 Chuen Khiang Wang Packaging of a microchip device
TW567562B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
SG99333A1 (en) * 2001-01-15 2003-10-27 Chuen Khiang Wang Packaging of a microchip device
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6377475B1 (en) 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
US6808958B2 (en) 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
US6632733B2 (en) 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads
US6694609B2 (en) 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US6722896B2 (en) * 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6472251B1 (en) * 2001-04-09 2002-10-29 Delphi Technologies, Inc. Method for integrated circuit packaging
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
JP2002343478A (ja) 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6534392B1 (en) 2001-09-14 2003-03-18 Tessera, Inc. Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
US7074481B2 (en) 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US6784555B2 (en) 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6897565B2 (en) * 2001-10-09 2005-05-24 Tessera, Inc. Stacked packages
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US8089142B2 (en) 2002-02-13 2012-01-03 Micron Technology, Inc. Methods and apparatus for a stacked-die interposer
US6575766B1 (en) * 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US6992399B2 (en) * 2002-05-24 2006-01-31 Northrop Grumman Corporation Die connected with integrated circuit component for electrical signal passing therebetween
KR101136719B1 (ko) * 2002-06-17 2012-04-20 헨켈 코포레이션 층간 절연 물질 및 미리 도포되는 다이 부착 접착제 물질
US7129115B2 (en) * 2002-06-19 2006-10-31 United Test & Assembly Center Limited Packaging of a microchip device
US20040089930A1 (en) * 2002-06-25 2004-05-13 Tessera, Inc. Simplified stacked chip assemblies
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6867065B2 (en) * 2002-07-03 2005-03-15 Tessera, Inc. Method of making a microelectronic assembly
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2004034434A2 (en) * 2002-10-11 2004-04-22 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
US7176044B2 (en) * 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
WO2004055891A1 (ja) * 2002-12-17 2004-07-01 Fujitsu Limited 半導体装置および積層型半導体装置
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
DE10261876B4 (de) * 2002-12-20 2004-12-09 Solarc Innovative Solarprodukte Gmbh Herstellungsverfahren für Solarmodule mittels Leitkleber-Bonding und Solarmodule mit Leitkleberbrücken
US7179286B2 (en) 2003-02-21 2007-02-20 Boston Scientific Scimed, Inc. Stent with stepped connectors
DE10308095B3 (de) 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
JP2006518944A (ja) * 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
DE602004012235T2 (de) * 2003-03-07 2009-03-19 Nxp B.V. Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US6905342B2 (en) * 2003-04-01 2005-06-14 Hewlett-Packard Development Company, L.P. Protected electrical interconnect assemblies
US6913343B2 (en) * 2003-04-30 2005-07-05 Hewlett-Packard Development Company, L.P. Methods for forming and protecting electrical interconnects and resultant assemblies
US7083267B2 (en) * 2003-04-30 2006-08-01 Hewlett-Packard Development Company, L.P. Slotted substrates and methods and systems for forming same
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
WO2005031862A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making sealed capped chips
US8489196B2 (en) * 2003-10-03 2013-07-16 Medtronic, Inc. System, apparatus and method for interacting with a targeted tissue of a patient
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
WO2005048348A1 (en) * 2003-11-10 2005-05-26 Henkel Corporation Electronic packaging materials for use with low-k dielectric-containing semiconductor devices
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US20050110131A1 (en) * 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20050163966A1 (en) * 2004-01-23 2005-07-28 Chengalva Mahesh K. Surface mounting of components
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
ATE541312T1 (de) 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
JP2005347299A (ja) * 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
DE102004027787A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbauteile mit Kunststoffgehäuse und Verfahren zur Herstellung derselben
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US7208820B2 (en) * 2004-12-29 2007-04-24 Tessera, Inc. Substrate having a plurality of I/O routing arrangements for a microelectronic device
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US7456046B2 (en) * 2005-02-23 2008-11-25 International Business Machines Corporation Method to create flexible connections for integrated circuits
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
JP4548264B2 (ja) * 2005-08-01 2010-09-22 株式会社デンソー 車両用交流発電機
EP1953819A4 (de) * 2005-11-15 2010-09-29 Nec Corp Halbleiterkapselung, elektronische teile und elektronische einrichtung
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7679201B2 (en) * 2005-12-20 2010-03-16 Intel Corporation Device package
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI329917B (en) * 2006-04-04 2010-09-01 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof
US20070290321A1 (en) * 2006-06-14 2007-12-20 Honeywell International Inc. Die stack capacitors, assemblies and methods
EP2054932A2 (de) 2006-08-17 2009-05-06 Nxp B.V. Halbleiterbauelement und -baugruppe mit schutzelektrode
US8063401B2 (en) 2006-08-17 2011-11-22 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7988720B2 (en) 2006-09-12 2011-08-02 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
JP5048420B2 (ja) * 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
DE102007042593B4 (de) * 2007-09-07 2018-10-31 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
KR101388538B1 (ko) 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
KR100794191B1 (ko) 2007-12-12 2008-01-11 주식회사 파이컴 탄성 변위에 따른 다수 개의 접속 소자의 정렬 방법
WO2009117345A2 (en) * 2008-03-17 2009-09-24 Henkel Corporation Adhesive compositions for use in die attach applications
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US20120009406A1 (en) * 2008-05-20 2012-01-12 E.I. Du Pont De Nemours And Company Thermally and dimensionally stable polyimide films and methods relating thereto
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8212346B2 (en) * 2008-10-28 2012-07-03 Global Foundries, Inc. Method and apparatus for reducing semiconductor package tensile stress
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8837164B2 (en) * 2009-01-22 2014-09-16 Kyocera Corporation Substrate for mounting device and package for housing device employing the same
EP2242094A1 (de) 2009-04-17 2010-10-20 Nxp B.V. Folie und Verfahren für eine Verbindung auf Basis dieser Folie sowie ein daraus resultierendes Gehäuse
US8227918B2 (en) * 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
US20110123796A1 (en) 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
EP2502280B1 (de) 2009-11-20 2014-03-05 E. I. du Pont de Nemours and Company Anordnungen mit einer polyimidfolie und einer elektrode sowie verfahren in diesem zusammenhang
US8698320B2 (en) * 2009-12-07 2014-04-15 Henkel IP & Holding GmbH Curable resin compositions useful as underfill sealants for use with low-k dielectric-containing semiconductor devices
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
TWM397596U (en) * 2010-03-22 2011-02-01 Mao Bang Electronic Co Ltd Integrated circuit chip card
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8830689B2 (en) 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8854072B2 (en) * 2011-06-03 2014-10-07 Hai Dau High temperature-low leakage probe apparatus and method of manufacturing same
US8525338B2 (en) 2011-06-07 2013-09-03 Tessera, Inc. Chip with sintered connections to package
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
EP2764544A1 (de) 2011-10-03 2014-08-13 Invensas Corporation Ansatz zur minimierung von multichip-drahtverbindungen mit parallelen fenstern
EP2766928A1 (de) 2011-10-03 2014-08-20 Invensas Corporation Endstückminimierung mit abschlussgitterversatz vom zentrum der packung
WO2013052080A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
WO2013052347A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Memory module in a package and its pin configuration
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR20140081856A (ko) 2011-10-03 2014-07-01 인벤사스 코포레이션 패키지 기판으로의 와이어 본드 없이 어셈블리에서 신호 단자의 복제 세트를 이용한 스터브 최소화
DE102011115886B4 (de) * 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8637992B2 (en) 2011-11-30 2014-01-28 Invensas Corporation Flip chip package for DRAM with two underfill materials
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2013258044A (ja) * 2012-06-12 2013-12-26 Molex Inc コネクタ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
EP2880685A1 (de) 2012-08-02 2015-06-10 Tessera Interconnect Materials, Inc. Nach unten zeigende mehrfachchipstapelung für zwei oder mehr chips
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
SG11201503242WA (en) * 2012-11-05 2015-05-28 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9165906B2 (en) 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8907500B2 (en) 2013-02-04 2014-12-09 Invensas Corporation Multi-die wirebond packages with elongated windows
US8786069B1 (en) 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9154972B2 (en) * 2013-06-12 2015-10-06 Apple Inc. Methods and apparatus for testing electronic devices with antenna arrays
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
JP6215755B2 (ja) 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9754910B2 (en) * 2014-06-05 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9543277B1 (en) 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
USD887998S1 (en) * 2017-02-17 2020-06-23 Stat Peel Ag Chip
US11652031B2 (en) * 2018-12-13 2023-05-16 Intel Corporation Shrinkable package assembly
TWI700499B (zh) * 2019-07-17 2020-08-01 美商第一檢測有限公司 晶片測試系統
TWI743907B (zh) * 2020-07-28 2021-10-21 華烽科技股份有限公司 預燒測試高電流提昇裝置

Family Cites Families (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35119A (en) * 1862-04-29 Improvement in corn-sh ellers
US3302067A (en) * 1967-01-31 Modular circuit package utilizing solder coated
DE1238459B (de) 1961-04-27 1967-04-13 Hoechst Ag Verfahren zur Herstellung von Carbonsaeureestern von ungesaettigten Alkoholen
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3474297A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Interconnection system for complex semiconductor arrays
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3680206A (en) * 1969-06-23 1972-08-01 Ferranti Ltd Assemblies of semiconductor devices having mounting pillars as circuit connections
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3683105A (en) * 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3680037A (en) * 1970-11-05 1972-07-25 Tech Wire Prod Inc Electrical interconnector
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3724068A (en) * 1971-02-25 1973-04-03 Du Pont Semiconductor chip packaging apparatus and method
US3772575A (en) * 1971-04-28 1973-11-13 Rca Corp High heat dissipation solder-reflow flip chip transistor
US3670091A (en) 1971-05-20 1972-06-13 Sqrague Electric Co Encapsulated electrical components with protective pre-coat containing collapsible microspheres
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
CA954635A (en) * 1972-06-06 1974-09-10 Microsystems International Limited Mounting leads and method of fabrication
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3952404A (en) * 1973-07-30 1976-04-27 Sharp Kabushiki Kaisha Beam lead formation method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
UST955008I4 (en) * 1974-08-19 1977-02-01 International Business Machines Corporation Flip chip structure including a silicon semiconductor element bonded to an Si3 N4 base substrate
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS5379335A (en) † 1976-12-24 1978-07-13 Hitachi Ltd Memory unit
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
DE2745571A1 (de) 1977-10-11 1979-04-19 Klippan Nv Vorrichtung zum buendeln von waren
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
FR2439478A1 (fr) 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4225900A (en) 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4268848A (en) 1979-05-07 1981-05-19 Motorola, Inc. Preferred device orientation on integrated circuits for better matching under mechanical stress
US5861670A (en) 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
SU1003396A1 (ru) 1980-02-08 1983-03-07 Институт коллоидной химии и химии воды АН УССР Электрический соединитель
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4549247A (en) 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
CA1183280A (en) 1981-02-09 1985-02-26 Francis N. Sinnadurai Integrated circuit chip carrier
US4525921A (en) 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
US4536469A (en) * 1981-11-23 1985-08-20 Raytheon Company Semiconductor structures and manufacturing methods
FR2521350B1 (fr) 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
US4638348A (en) 1982-08-10 1987-01-20 Brown David F Semiconductor chip carrier
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치
US4672737A (en) 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4574470A (en) * 1984-03-19 1986-03-11 Trilogy Computer Development Partners, Ltd. Semiconductor chip mounting system
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
KR890004820B1 (ko) 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
GB8412674D0 (en) 1984-05-18 1984-06-27 British Telecomm Integrated circuit chip carrier
US4631820A (en) 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPS6159860A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体集積回路装置の製造方法
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4655524A (en) * 1985-01-07 1987-04-07 Rogers Corporation Solderless connection apparatus
US4649415A (en) * 1985-01-15 1987-03-10 National Semiconductor Corporation Semiconductor package with tape mounted die
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4628406A (en) * 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
DE3675321D1 (de) 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPS6253000A (ja) 1985-08-31 1987-03-07 日本電気株式会社 半導体の実装構造
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4949224A (en) 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4686998A (en) 1985-11-12 1987-08-18 Mediscan Research Limited Patient temperature and heartbeat rate monitoring system
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
US4700276A (en) 1986-01-03 1987-10-13 Motorola Inc. Ultra high density pad array chip carrier
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4890152A (en) 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
FR2604029B1 (fr) * 1986-09-16 1994-08-05 Toshiba Kk Puce de circuit integre possedant des bornes de sortie ameliorees
JPH0777247B2 (ja) 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4884122A (en) * 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
GB8626828D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Pressure contact interconnect from tape
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US4801992A (en) 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4990948A (en) 1986-12-27 1991-02-05 Canon Kabushiki Kaisha Flexible printed circuit board
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US4874722A (en) 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4953005A (en) 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4862249A (en) 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4933810A (en) 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector
KR880014671A (ko) 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP2567870B2 (ja) * 1987-09-17 1996-12-25 株式会社日立製作所 半導体記憶装置
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4967261A (en) * 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US5016138A (en) 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
JPH01129431A (ja) 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
JP2706077B2 (ja) * 1988-02-12 1998-01-28 株式会社日立製作所 樹脂封止型半導体装置及びその製造方法
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US4829405A (en) † 1988-03-14 1989-05-09 International Business Machines Corporation Tape automated bonding package
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4937707A (en) * 1988-05-26 1990-06-26 International Business Machines Corporation Flexible carrier for an electronic device
US4987100A (en) 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
FR2634340B1 (fr) * 1988-07-13 1994-06-17 Thomson Csf Dispositif d'interconnexion entre un circuit integre et un circuit electrique, application du dispositif a la connexion d'un circuit integre notamment a un circuit imprime, et procede de fabrication du dispositif
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US4939316A (en) 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5192716A (en) 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
JPH07114223B2 (ja) † 1989-03-07 1995-12-06 日本電気株式会社 半導体装置
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US4953060A (en) 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
US5089880A (en) 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
US5072075A (en) 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
US5217916A (en) 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5006673A (en) * 1989-12-07 1991-04-09 Motorola, Inc. Fabrication of pad array carriers from a universal interconnect structure
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5006922A (en) 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
EP0454447A3 (en) 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
KR930701561A (ko) * 1990-06-08 1993-06-12 게리 엘. 그리스울드 전자 용품용 재처리가능한 접착제
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5173766A (en) 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
WO1992003035A1 (en) 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5377077A (en) 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5475920A (en) 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
CA2050091C (en) 1990-10-03 1999-06-15 Richard C. Eden Electronic circuit and method with thermal management
US5117275A (en) 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5136366A (en) 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5225966A (en) 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5252857A (en) 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5227583A (en) 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5161090A (en) * 1991-12-13 1992-11-03 Hewlett-Packard Company Heat pipe-electrical interconnect integration for chip modules
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5282312A (en) 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
JPH05218281A (ja) 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5210939A (en) 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5414298A (en) 1993-03-26 1995-05-09 Tessera, Inc. Semiconductor chip assemblies and components with pressure contact
EP0637070B1 (de) 1993-07-28 1997-09-24 The Whitaker Corporation Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5431571A (en) 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
KR100218996B1 (ko) 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
US6190509B1 (en) 1997-03-04 2001-02-20 Tessera, Inc. Methods of making anisotropic conductive elements for use in microelectronic packaging
US5994166A (en) 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JP3644662B2 (ja) 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Also Published As

Publication number Publication date
CA2091438A1 (en) 1992-03-25
EP1353374B1 (de) 2007-01-24
CA2091438C (en) 2000-08-08
KR970005709B1 (ko) 1997-04-19
ES2242704T5 (es) 2017-02-10
EP0551382B1 (de) 2001-12-19
DK1353374T3 (da) 2007-05-21
EP0551382A4 (en) 1993-09-01
EP1111672A3 (de) 2002-09-18
ES2242704T3 (es) 2005-11-16
US5347159A (en) 1994-09-13
US6392306B1 (en) 2002-05-21
ATE297054T2 (de) 2005-06-15
DK0551382T3 (da) 2002-04-15
ES2167313T3 (es) 2002-05-16
JP2924923B2 (ja) 1999-07-26
US5148265A (en) 1992-09-15
US20020011663A1 (en) 2002-01-31
DE69133468D1 (de) 2005-07-07
EP1111672B2 (de) 2016-08-03
DE69132880D1 (de) 2002-01-31
EP0551382A1 (de) 1993-07-21
JPH06504408A (ja) 1994-05-19
AU8731291A (en) 1992-04-15
ATE211305T1 (de) 2002-01-15
EP1353374A1 (de) 2003-10-15
ES2281598T3 (es) 2007-10-01
DE69132880T2 (de) 2002-09-12
US6372527B1 (en) 2002-04-16
WO1992005582A1 (en) 1992-04-02
EP1111672B1 (de) 2005-06-01
US6465893B1 (en) 2002-10-15
DE69133558D1 (de) 2007-03-15
EP1111672A2 (de) 2001-06-27
ATE352870T1 (de) 2007-02-15
DE69133468T2 (de) 2005-10-13
DE69133558T2 (de) 2007-11-29
US6433419B2 (en) 2002-08-13
US6133627A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69432968T2 (de) Gehäuse für elektronische Bauelemente
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112014002322T5 (de) Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10016135A1 (de) Gehäusebaugruppe für ein elektronisches Bauteil
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102008034159A1 (de) Elektronikbauelement und Verfahren zu seiner Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung